JPH06164277A - 信号処理装置 - Google Patents

信号処理装置

Info

Publication number
JPH06164277A
JPH06164277A JP31810092A JP31810092A JPH06164277A JP H06164277 A JPH06164277 A JP H06164277A JP 31810092 A JP31810092 A JP 31810092A JP 31810092 A JP31810092 A JP 31810092A JP H06164277 A JPH06164277 A JP H06164277A
Authority
JP
Japan
Prior art keywords
signal
time constant
input
level
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31810092A
Other languages
English (en)
Other versions
JP3037002B2 (ja
Inventor
Mitsuyoshi Fukuda
光芳 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP4318100A priority Critical patent/JP3037002B2/ja
Publication of JPH06164277A publication Critical patent/JPH06164277A/ja
Application granted granted Critical
Publication of JP3037002B2 publication Critical patent/JP3037002B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】 【目的】 デジタル処理により所定の特性の入力レベル
検出を行う。 【構成】 入力レベル検出部10において、入力レベル
を検出し、これを時定数の異なる第1、第2積分回路2
1、22で積分し、両者の差をとる。これによって、レ
ベル変化が大きい時に値大きくなる波形の信号を得るこ
とができる。そして、この信号に基づいて、第3積分回
路25の時定数を制御することによって、入力信号の変
化量が大きい時に速く追従し、小さい時にゆっくり追従
する特性を持つ入力レベルの検出を行うことができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、オーディオ機器等にお
ける信号処理装置、特に入力信号のレベルに応じて処理
を変更するものに関する。
【0002】
【従来の技術】デジタル処理技術の進歩に伴い、各種分
野においてデジタル処理が採用されるようになってきて
おり、オーディオ機器においてもデジタル処理が採用さ
れるようになってきている。
【0003】一方、音声信号の処理においては、入力信
号のレベルに応じて処理の内容を変更しなければならな
い場合が各種ある。例えば、オーディオアンプにおける
ダイナミックレンジのコンプレッサは、入力レベルが0
dBで入力信号をそのまま出力し、入力レベルが−60
dBで入力信号を6dBアップして出力し、0dB〜−
60dBでは、ゲイン量を連続的に変化させ、オーディ
オ機器からの出力を聴きやすいものにしている。
【0004】そして、このようなコンプレッサのゲイン
量の変更は、入力信号の変化状態に応じて、その追従状
態を変更している。すなわち、入力信号が低レベルから
高レベルに大きく変化した際(アタック時)において
は、追従を速くし、入力信号が高レベルから低レベルに
変化した際(リリース時)においては追従を遅くしてい
る。
【0005】さらに、アタック時において、入力信号レ
ベルの変動量が大きいほど追従を速くすることも行われ
ている。そして、この入力レベル変動への追従をアナロ
グで行う場合には、抵抗とコンデンサからなる積分回路
の抵抗にダイオードを並列接続することで達成できる。
【0006】一方、デジタル回路において、このような
特性を得ようとした場合には、時定数の異なるローパス
フィルタを複数用意し、入力レベルの変化量に応じて切
り替えることになる。
【0007】
【発明が解決しようとする課題】しかし、このようなロ
ーパスフィルタ切り換えの処理は複雑であり、各種の問
題があった。すなわち、DSP(デジタル・シグナル・
プロセッサ)でこのような処理する行う場合、プログラ
ムが長くなり、またローパスフィルタの時定数設定のた
めのテーブルが大きくなってしまうという問題点があっ
た。さらに、時定数の数には限界があるため、時定数を
スムーズに変化させることができず、また係数切り換え
時に切り換えノイズが発生するという問題点もあった。
【0008】
【課題を解決するための手段】本発明は、入力信号に対
する信号処理を入力信号のレベルに応じて変更する信号
処理装置において、入力信号を第1の時定数で積分する
第1積分回路と、入力信号を第2の時定数で積分する第
2積分回路と、この第1および第2積分回路の両方に基
づいた制御信号を生成する制御信号生成手段と、得られ
た制御信号に応じて決定された時定数で入力信号をフィ
ルタリングするフィルタと、このフィルタの出力に応じ
た特性で入力信号を処理するメイン信号処理手段とを有
することを特徴とする。
【0009】
【作用】このように、時定数の異なる第1および第2積
分回路の出力に基づいて、制御信号を得るため、入力信
号のレベル変化に対応した信号を得ることができる。そ
こで、入力信号のレベル変化に対応した時定数をもって
変化する入力レベル信号を得ることができ、この信号を
用いて所望の信号処理を行うことができる。特に、デジ
タル処理において、簡易な回路により、時定数の連続的
に変換させることができる。
【0010】
【実施例】以下、本発明の実施例について、図面に基づ
いて説明する。図1は、実施例の全体構成を示すブロッ
ク図であり、入力信号のレベルを検出する入力レベル検
出部10、入力レベル検出部10において検出した入力
レベルから入力レベルの変動に応じて時定数で応答する
制御信号を生成する時定数制御部20および時定数制御
部20からの制御信号に応じて入力信号を処理するメイ
ン信号処理部30からなっている。
【0011】入力レベル検出部10は、絶対値回路1
2、積分回路14、対数変換回路16からなっており、
入力信号の絶対値を積分し、対数変換することによっ
て、入力信号の振幅に対応する入力レベル信号を出力す
る。
【0012】時定数制御部20は、基本的には、第1積
分回路21、第2積分回路22、減算器23、絶対値回
路24および第3積分回路25からなっており、時定数
の異なる第1および第2積分回路21、22の出力の差
を減算器23で計算し、この減算結果の絶対値に応じて
第3積分回路25の時定数を制御する。そして、このよ
うにして時定数が決定された第3積分回路25の出力が
制御信号として出力される。
【0013】メイン信号処理部30は、例えば入力信号
に対しダイナミックレンジの圧縮処理を施すコンプレッ
サであり、この圧縮処理の内容を制御信号に応じて変化
させる。
【0014】図2に時定数制御部20の具体的構成を示
す。このように、第1〜第3積分回路21、22、25
はそれぞれ1次のIIRローパスフィルタから構成され
ている。すなわち、入力信号は係数乗算器aを介し加算
器bに入力されると共に、遅延回路cおよび係数乗算器
dを介し加算器bに入力される。また、加算器bの出力
は遅延回路eおよび係数乗算器fを介し、加算器bにフ
ィードバック入力される。そして、各積分回路は係数乗
算器a、d、fにおいて乗算する係数α、β、γの設定
によって、それぞれの積分(ローバスフィルタ)の時定
数が設定される。
【0015】すなわち、各積分回路の係数α、β、γ
は、 α=β , γ=1−2α の関係に設定され、0<α<1である。
【0016】そして、αが0に近いと時定数が大きく、
1に近いと時定数が小さい。そこで、第1積分回路21
における係数αを第2積分回路22の係数αに比較して
大きく(1に近く)設定することにより、図3に示すよ
うに、入力レベルがステップ状に立ち上がった際に、第
1積分回路21の出力は比較的速く立ち上がり、第2積
分回路22の出力はゆっくり立ち上がる。そして、減算
器23において両者の差をとることにより、ステップ状
の立ち上がりに対し、一旦値が上昇した後、0に戻る波
形を得ることができる。
【0017】ここで、この減算器23の出力は、入力の
レベル変化に応じた立ち上がり量を有するものになって
いる。そこで、この減算器23の出力を利用して第3積
分回路25における時定数を変化させれば、入力信号の
レベル変化量に応じた時定数での積分(ローパスフィル
タ)が達成できる。なお、絶対値回路24は、リリース
時においても正の値を得、これを用いて時定数制御を行
うためのものである。
【0018】そして、第3積分回路25の時定数を制御
するためには、ここにおける係数乗算器の係数aを絶対
値回路24の出力に応じて変化させれば良い。但し、絶
対値回路24の出力は必ずしも0〜1の値を取るとは限
らないため、図2に示すように係数kを乗算する係数乗
算器26を設け、これによって値の大きさを調整する。
そして、この係数乗算器26の出力αを第3積分回路2
5における2つの係数乗算器a、dに供給すると共に、
1−kα演算器27を介しもう1つの係数乗算器fに供
給することによって、第3積分回路25は入力信号の変
化量が大きい時に時定数が小さく、入力信号の変化量が
小さいときに時定数が大きくなる。そこで、第3積分回
路25の出力は、入力信号の大きさに対応したものであ
ると共に、レベル信号の変化量が大きい時には速く追従
し、変化量が小さい時にはゆっくり追従する入力レベル
検出信号となる。
【0019】従って、この第3積分回路25の出力をメ
イン信号処理部30に制御信号として供給し、ここでこ
の制御信号に応じてダイナミックレンジの圧縮処理を行
えば、所望の特性のダイナミックレンジの圧縮処理を行
うことができる。
【0020】なお、このダイナミックレンジの圧縮処理
は、従来例において記載したように、入力信号レベルが
0dBで入力信号をそのまま出力し、入力レベルが−6
0dBで入力信号を6dBアップして出力し、0dB〜
−60dBでは、ゲイン量を連続的に変化させるもので
あり、入力の変化に応じて、ゲインを調整するものであ
る。
【0021】また、本実施例によれば、第1積分回路2
1と第2積分回路22の時定数を変更したり、係数乗算
器26の係数を変更することで、第3積分回路25にお
ける時定数の変化幅を簡単に変更することができる。従
って、各種調整を非常に簡単に行うことができる。
【0022】さらに、アタック時の時定数は入力レベル
の変化量に応じて変更するが、リリース時の時定数は比
較的長い1つの時定数に固定する場合、上述の絶対値回
路24に代えて閾値回路を設けると良い。すなわち、図
4に示すように、減算器23からの出力が一定値以下の
場合所定の閾値の値を固定する。このようにすると、リ
リースの場合には、減算器23の出力は負になるため、
必ず閾値以下であり、時定数は閾値に設定されることに
なる。そこで、第3積分回路25のリリース時の時定数
を1つの時定数に固定することができ、アタック時に
は、上述と同様に入力レベルの変化量に応じて時定数が
変化することになる。
【0023】このように、本実施例によれば、デジタル
回路において、入力信号の変化量に応じた時定数で入力
信号レベルの検出が行え、このレベル信号を用いて、所
望の信号処理を行うことができる。なお、他の信号処理
においても、このような特性が必要であれば、利用でき
ることはいうまでもない。
【0024】
【発明の効果】以上説明したように、本発明に係る信号
処理装置によれば、デジタル信号処理において、入力信
号レベルの変化量に応じた時定数でのレベル検出が行
え、これを利用して、好適な信号処理を行うことができ
る。特に、簡易な回路により、時定数の連続的に変換さ
せることができる。
【図面の簡単な説明】
【図1】実施例の全体構成を示すブロック図。
【図2】時定数制御部20の構成を示すブロック図。
【図3】各部の波形を示す説明図。
【図4】閾値設定による処理の説明図。
【符号の説明】
10 入力レベル検出部 20 時定数制御部 30 メイン信号処理部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 入力信号に対する信号処理を入力信号の
    レベルに応じて変更する信号処理装置において、 入力信号を第1の時定数で積分する第1積分回路と、 入力信号を第2の時定数で積分する第2積分回路と、 この第1および第2積分回路の両方に基づいた制御信号
    を生成する制御信号生成手段と、 得られた制御信号に応じて決定された時定数で入力信号
    をフィルタリングするフィルタと、 このフィルタの出力に応じた特性で入力信号を処理する
    メイン信号処理手段と、 を有することを特徴とする信
    号処理装置。
JP4318100A 1992-11-27 1992-11-27 信号処理装置 Expired - Fee Related JP3037002B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4318100A JP3037002B2 (ja) 1992-11-27 1992-11-27 信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4318100A JP3037002B2 (ja) 1992-11-27 1992-11-27 信号処理装置

Publications (2)

Publication Number Publication Date
JPH06164277A true JPH06164277A (ja) 1994-06-10
JP3037002B2 JP3037002B2 (ja) 2000-04-24

Family

ID=18095492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4318100A Expired - Fee Related JP3037002B2 (ja) 1992-11-27 1992-11-27 信号処理装置

Country Status (1)

Country Link
JP (1) JP3037002B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7003468B2 (en) 2000-06-27 2006-02-21 Matsushita Electric Industrial Co., Ltd. Method, apparatus, and program for envelope generation, audio compression, and audio expansion
JP2007529764A (ja) * 2004-03-09 2007-10-25 エレクトロラックス ホーム プロダクツ,インク. 機器のオーディオ通知装置
JP2011066604A (ja) * 2009-09-16 2011-03-31 Clarion Co Ltd 音量制御装置
US8045720B2 (en) 2002-03-26 2011-10-25 Oticon A/S Method for dynamic determination of time constants, method for level detection, method for compressing an electric audio signal and hearing aid, wherein the method for compression is used
WO2013016325A3 (en) * 2011-07-28 2013-03-21 Waller James K Audio dynamics processing control system with exponential release response

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7003468B2 (en) 2000-06-27 2006-02-21 Matsushita Electric Industrial Co., Ltd. Method, apparatus, and program for envelope generation, audio compression, and audio expansion
US8045720B2 (en) 2002-03-26 2011-10-25 Oticon A/S Method for dynamic determination of time constants, method for level detection, method for compressing an electric audio signal and hearing aid, wherein the method for compression is used
JP2007529764A (ja) * 2004-03-09 2007-10-25 エレクトロラックス ホーム プロダクツ,インク. 機器のオーディオ通知装置
JP2011066604A (ja) * 2009-09-16 2011-03-31 Clarion Co Ltd 音量制御装置
WO2013016325A3 (en) * 2011-07-28 2013-03-21 Waller James K Audio dynamics processing control system with exponential release response
US8842852B1 (en) 2011-07-28 2014-09-23 James K. Waller, Jr. Audio dynamics processing control system with exponential release response

Also Published As

Publication number Publication date
JP3037002B2 (ja) 2000-04-24

Similar Documents

Publication Publication Date Title
JP3193032B2 (ja) 車載用自動音量調整装置
EP0297461B1 (en) Amplitude compressing/Expanding circuit
US8150067B2 (en) Bass enhancing method, signal processing device, and audio reproducing system
GB2455742A (en) A dynamic range controller with an adaptively controlled attack rate
US5923767A (en) Digital audio processing
JP3037002B2 (ja) 信号処理装置
US5923768A (en) Digital audio processing
EP1675258A1 (en) Three-channel state-variable compressor circuit
JPH0537819A (ja) 振幅制御回路
CN114094966A (zh) 动态范围控制电路、音频处理芯片及其音频处理方法
JP3278864B2 (ja) デジタルオートゲインコントローラ
JP2953923B2 (ja) 音場制御システム
JPH06164275A (ja) 信号処理装置
JP2786643B2 (ja) ハウリング防止装置
JP3687096B2 (ja) 音響信号コンプレッサ装置
JPH07106883A (ja) デジタル音量調整装置およびデジタルミキシング装置
JPH05219406A (ja) ビデオ信号のレベル調整回路
JPH03222508A (ja) 増幅器回路
JP2674027B2 (ja) 振幅圧縮伸長回路
JP2004112414A (ja) オーディオコンプレッサ
JPH07176966A (ja) 信号処理装置
JPH06303690A (ja) マイクロホン装置
JPH09258780A (ja) デジタル音声処理方式
JPH0728198B2 (ja) オクタ−ブ多重フイルタ
JPH04117874A (ja) 映像信号処理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees