JP3278864B2 - デジタルオートゲインコントローラ - Google Patents
デジタルオートゲインコントローラInfo
- Publication number
- JP3278864B2 JP3278864B2 JP14262991A JP14262991A JP3278864B2 JP 3278864 B2 JP3278864 B2 JP 3278864B2 JP 14262991 A JP14262991 A JP 14262991A JP 14262991 A JP14262991 A JP 14262991A JP 3278864 B2 JP3278864 B2 JP 3278864B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- level
- output
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、例えばオーディオ信
号のレベルをコントロールする際に有用なデジタルオー
トゲインコントローラに関するものである。
号のレベルをコントロールする際に有用なデジタルオー
トゲインコントローラに関するものである。
【０００２】
【従来の技術】テープレコーダ等でオーディオ信号を記
録する際は、入力音響信号のレベルをコントロールして
磁気テープに対する記録信号レベルが最適となるように
ＡＧＣ（Automatic gain Control）回路を介して供給す
ることが行われている。
録する際は、入力音響信号のレベルをコントロールして
磁気テープに対する記録信号レベルが最適となるように
ＡＧＣ（Automatic gain Control）回路を介して供給す
ることが行われている。
【０００３】この場合、特に、テープレコーダが、例え
ば、ＤＡＴ（Digital Audio Tape Recorder ）とされて
いるときは、その広いダイナミックレンジを有効に利用
するために、高い分解能を有すると共に、最適な応答を
示すような自動レベルコントロール回路が必要になる。
ば、ＤＡＴ（Digital Audio Tape Recorder ）とされて
いるときは、その広いダイナミックレンジを有効に利用
するために、高い分解能を有すると共に、最適な応答を
示すような自動レベルコントロール回路が必要になる。
【０００４】そこで、可変利得増幅器の出力を検出し
て、その出力が所定の記録電流となるように異なるレベ
ル検出器と、異なる時定数を有する積分回路をフィード
バック回路に設け、細かなゲイン設定を行うＡＧＣ回路
が開発されている。
て、その出力が所定の記録電流となるように異なるレベ
ル検出器と、異なる時定数を有する積分回路をフィード
バック回路に設け、細かなゲイン設定を行うＡＧＣ回路
が開発されている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うなＡＧＣ回路において閉ループ線形制御を適用し、そ
の制御特性を向上させる、つまり帰還コントロールのゲ
インを出来るだけ高くしようとすると、オ−トゲインコ
ントロ−ラの出力値が外乱（ノイズ）等の影響によって
微振動を繰り返すようになる。又、ＡＧＣ回路をアナロ
グ的に構成すると、回路構成が複数になり、実装部品点
数の増加によってコストアップを招くという問題があっ
た。
うなＡＧＣ回路において閉ループ線形制御を適用し、そ
の制御特性を向上させる、つまり帰還コントロールのゲ
インを出来るだけ高くしようとすると、オ−トゲインコ
ントロ−ラの出力値が外乱（ノイズ）等の影響によって
微振動を繰り返すようになる。又、ＡＧＣ回路をアナロ
グ的に構成すると、回路構成が複数になり、実装部品点
数の増加によってコストアップを招くという問題があっ
た。
【０００６】
【課題を解決するための手段】本発明は、かかる問題点
を解消するため、可変利得手段と、該可変利得手段のゲ
インをコントロールするゲイン設定手段と、前記可変利
得手段の出力レベルに基づいて、前記ゲイン設定手段の
設定値を定めるレベル検出手段を備えているオートゲイ
ンコントローラにおいて、ゲイン設定手段として、少な
くとも３個の時定数の異なるデジタルローパスフィルタ
と、この各デジタルローパスフィルタに供給される各検
出信号のレベルが独立して変化できるようなフィルタユ
ニット手段を設けている。そして、前記可変利得手段の
出力レベルを所定のタイミングでサンプルした値を、前
記フィルタユニット手段に供給し、デジタル的な信号処
理によって出力レベルが所望のレベル特性でコントロー
ルされるようにしたものである。
を解消するため、可変利得手段と、該可変利得手段のゲ
インをコントロールするゲイン設定手段と、前記可変利
得手段の出力レベルに基づいて、前記ゲイン設定手段の
設定値を定めるレベル検出手段を備えているオートゲイ
ンコントローラにおいて、ゲイン設定手段として、少な
くとも３個の時定数の異なるデジタルローパスフィルタ
と、この各デジタルローパスフィルタに供給される各検
出信号のレベルが独立して変化できるようなフィルタユ
ニット手段を設けている。そして、前記可変利得手段の
出力レベルを所定のタイミングでサンプルした値を、前
記フィルタユニット手段に供給し、デジタル的な信号処
理によって出力レベルが所望のレベル特性でコントロー
ルされるようにしたものである。
【０００７】
【作用】レベルコントロ−ル回路全体が、デジタル信号
系のフィードバック回路によって構成されているため、
部品点数が少なくなり、経時変化や、環境変化に対して
安定性のあるレベルコントロ−ルが安価に提供すること
ができる。
系のフィードバック回路によって構成されているため、
部品点数が少なくなり、経時変化や、環境変化に対して
安定性のあるレベルコントロ−ルが安価に提供すること
ができる。
【０００８】
【実施例】図１は、本発明のオートゲインコントローラ
のブロック図を示したもので、１０は可変利得回路であ
り、アナログ信号のレベルを調整してデジタル信号に変
更するＡＤゲイン変換部１０Ａと、乗算器により構成さ
れているＤＳＰゲイン変換部１０Ｂを備えている。
のブロック図を示したもので、１０は可変利得回路であ
り、アナログ信号のレベルを調整してデジタル信号に変
更するＡＤゲイン変換部１０Ａと、乗算器により構成さ
れているＤＳＰゲイン変換部１０Ｂを備えている。
【０００９】ＡＤゲイン変換部１０Ａは特に入力端子Ｔ
inより供給されているオーディオソースの入力信号レベ
ルを粗調整するために設けられており、このＡＤゲイン
変換部１０Ａでディジタル化された信号は、次のＤＳＰ
ゲイン変換部１０Ｂに供給され、このＤＳＯゲイン変換
部１０Ｂに入力されているは乗算係数によって、例えば
0.1 〜0.2 dB位の細かなレベル調整を行うようになされ
ている。
inより供給されているオーディオソースの入力信号レベ
ルを粗調整するために設けられており、このＡＤゲイン
変換部１０Ａでディジタル化された信号は、次のＤＳＰ
ゲイン変換部１０Ｂに供給され、このＤＳＯゲイン変換
部１０Ｂに入力されているは乗算係数によって、例えば
0.1 〜0.2 dB位の細かなレベル調整を行うようになされ
ている。
【００１０】１１はレベル調整された出力信号の最大値
を所定のタイミングで検出している最大値検出部であ
り、ステレオ信号の場合は、左信号Ｌ、右信号Ｒのいず
れか大きい方の値を検出している。そして、検出された
この最大値は次の対数変換部１２に供給され、人間の聴
感に対応するようにレベル圧縮処理が施されている。
を所定のタイミングで検出している最大値検出部であ
り、ステレオ信号の場合は、左信号Ｌ、右信号Ｒのいず
れか大きい方の値を検出している。そして、検出された
この最大値は次の対数変換部１２に供給され、人間の聴
感に対応するようにレベル圧縮処理が施されている。
【００１１】１３は後で述べるようにバックラッシュ機
能を付加しても、その影響がループ内に生じないように
するための逆バックラッシュデータ付加回路を示し、こ
の逆バックラッシュデ−タ付加回路１３の出力データは
ゲイン設定部１４に供給されている。
能を付加しても、その影響がループ内に生じないように
するための逆バックラッシュデータ付加回路を示し、こ
の逆バックラッシュデ−タ付加回路１３の出力データは
ゲイン設定部１４に供給されている。
【００１２】ゲイン設定部１４には後で詳述するよう
に、デジタル信号処理部１７に送出される出力信号のレ
ベル変化に対してを低速（10〜100 秒）で応答する第１
のフィルタユニット１４Ａと、中速（1 〜10秒）で応答
する第２のフィルタユニット１４Ｂ、及び急速（0.1 秒
以下）で応答する第３のフィルタユニット１４Ｃが設け
られ、これら各フィルタユニットの出力が加算器１４Ｄ
で統合されて、ＡＧＣ回路の利得を設定する制御データ
を形成するようになされている。
に、デジタル信号処理部１７に送出される出力信号のレ
ベル変化に対してを低速（10〜100 秒）で応答する第１
のフィルタユニット１４Ａと、中速（1 〜10秒）で応答
する第２のフィルタユニット１４Ｂ、及び急速（0.1 秒
以下）で応答する第３のフィルタユニット１４Ｃが設け
られ、これら各フィルタユニットの出力が加算器１４Ｄ
で統合されて、ＡＧＣ回路の利得を設定する制御データ
を形成するようになされている。
【００１３】ちなみに、第１のフィルタユニット１４Ａ
は入力されたオーディオソースのレベル差に対応するよ
うなゲインコントロール信号を形成し、第３のフィルタ
ユニット１４Ｃは急激に立ち上がる高レベルのピーク値
が生じてダイナミックレンジを越えるような信号を抑圧
するゲインコントロール信号を形成する。又、第２のフ
ィルタユニット１４Ｂは、中レベル以上の信号に応答
し、通常のＡＧＣ回路におけるゲインコントロール信号
を形成するものになる。
は入力されたオーディオソースのレベル差に対応するよ
うなゲインコントロール信号を形成し、第３のフィルタ
ユニット１４Ｃは急激に立ち上がる高レベルのピーク値
が生じてダイナミックレンジを越えるような信号を抑圧
するゲインコントロール信号を形成する。又、第２のフ
ィルタユニット１４Ｂは、中レベル以上の信号に応答
し、通常のＡＧＣ回路におけるゲインコントロール信号
を形成するものになる。
【００１４】１５は前回のタイミングで出力されたゲイ
ンコントロール指令値Ｙn-1 と今回のタイミングで得ら
れたゲイン設定手段１４の制御データＸn を比較して、
外乱等による微振動が抑圧されるようなゲインコントロ
−ル指令値Ｙn を形成するバックラッシュ回路であり、
このゲインコントロール指令値Ｙn によって前記した可
変利得回路１０のゲインを設定するゲインコントロール
データがインタフェース１６を介して供給されるように
なされている。
ンコントロール指令値Ｙn-1 と今回のタイミングで得ら
れたゲイン設定手段１４の制御データＸn を比較して、
外乱等による微振動が抑圧されるようなゲインコントロ
−ル指令値Ｙn を形成するバックラッシュ回路であり、
このゲインコントロール指令値Ｙn によって前記した可
変利得回路１０のゲインを設定するゲインコントロール
データがインタフェース１６を介して供給されるように
なされている。
【００１５】バックラッシュ回路１５の動作は図６のフ
ローチャートに示されているように、現在のタイミング
で得られた制御データＸn と前回のタイミングで出力さ
れた可変利得回路１０のゲインコントロール指令値Ｙ
n-1 の差を演算し、この差出力が或る一定値Ｚより大き
いか否かによって、次に出力されるゲイン指令値Ｙn の
値を決定している。
ローチャートに示されているように、現在のタイミング
で得られた制御データＸn と前回のタイミングで出力さ
れた可変利得回路１０のゲインコントロール指令値Ｙ
n-1 の差を演算し、この差出力が或る一定値Ｚより大き
いか否かによって、次に出力されるゲイン指令値Ｙn の
値を決定している。
【００１６】つまり｜Ｘn −Ｙn-1 ｜がＺより小さいと
きは、次に出力されるゲインコントロール指令値は、前
回のゲインコントロール指令値Ｙn-1 のままである。
又、｜Ｘn −Ｙn-1 ｜がＺより大きいときは、もし、Ｘ
n −Ｙn-1 が正であるときに、次に出力されるゲイン指
令値Ｙn は、「Ｘn −Ｚ」として出力するが、Ｘn −Ｙ
n-1 が負となっているときは、次に出力されるゲイン指
令値Ｙn は「Ｘn ＋Ｚ」となるように出力する。
きは、次に出力されるゲインコントロール指令値は、前
回のゲインコントロール指令値Ｙn-1 のままである。
又、｜Ｘn −Ｙn-1 ｜がＺより大きいときは、もし、Ｘ
n −Ｙn-1 が正であるときに、次に出力されるゲイン指
令値Ｙn は、「Ｘn −Ｚ」として出力するが、Ｘn −Ｙ
n-1 が負となっているときは、次に出力されるゲイン指
令値Ｙn は「Ｘn ＋Ｚ」となるように出力する。
【００１７】したがって、本発明のオートゲインコント
ローラは、外乱ノイズ等による出力レベルの微振動はバ
ックラッシュ値となるＺのレベル範囲内（不感帯レベル
内）で抑圧されたものになり、クリックノイズの原因を
除去することができる。
ローラは、外乱ノイズ等による出力レベルの微振動はバ
ックラッシュ値となるＺのレベル範囲内（不感帯レベル
内）で抑圧されたものになり、クリックノイズの原因を
除去することができる。
【００１８】ところで、上記バックラッシュ制御は非線
形の閉ループ制御系となるため、この非線形動作を打ち
消す方向にゲイン設定部１４の出力値Ｘnが例えば図７
に示されている様に変動する。そこで、本発明ではこの
不要な動きを抑圧するために前述した逆バックラッシュ
回路１３を閉ループ内に挿入して、例えば、｜Ｘn −Ｙ
n ｜＞Ｚのときの（Ｘn −Ｙn ）値を逆バックラッシュ
回路にフィードバックして、時定数を有するゲイン設定
部に対してバックラッシュを施したために生じた非線形
な動作がないように擬性させている。
形の閉ループ制御系となるため、この非線形動作を打ち
消す方向にゲイン設定部１４の出力値Ｘnが例えば図７
に示されている様に変動する。そこで、本発明ではこの
不要な動きを抑圧するために前述した逆バックラッシュ
回路１３を閉ループ内に挿入して、例えば、｜Ｘn −Ｙ
n ｜＞Ｚのときの（Ｘn −Ｙn ）値を逆バックラッシュ
回路にフィードバックして、時定数を有するゲイン設定
部に対してバックラッシュを施したために生じた非線形
な動作がないように擬性させている。
【００１９】図２は前述したゲイン設定部１４を形成す
る第１，第２、及び第３のフィルタユニット１４（Ａ，
Ｂ，Ｃ）の構成ブロック図を示したもので、Ｃ1 は図３
に示すように、例えば回転ドラムに記録されるオ−ディ
オ信号の１トラック分に対応するタイミング（Ｔ＝20ｍ
ｓ）毎に取込まれた出力レベルＳのピーク値Ｐ1 ，Ｐ
2 ，Ｐ3 ・・・・が供給される入力端子、２１Ａ，２１
Ｂは負側のスレッショルドレベルＥ（−）、及び正側の
スレッショルドレベルＥ（＋）によって前記出力信号の
基準レベルを決定するオフセット回路、２２Ａ，２２Ｂ
は正側及び負側の出力を得るためのスライス回路、２３
Ａ，２３Ｂはそれぞれ正側及び負側のループゲインを設
定するアンプ、２４は加算器を示す。
る第１，第２、及び第３のフィルタユニット１４（Ａ，
Ｂ，Ｃ）の構成ブロック図を示したもので、Ｃ1 は図３
に示すように、例えば回転ドラムに記録されるオ−ディ
オ信号の１トラック分に対応するタイミング（Ｔ＝20ｍ
ｓ）毎に取込まれた出力レベルＳのピーク値Ｐ1 ，Ｐ
2 ，Ｐ3 ・・・・が供給される入力端子、２１Ａ，２１
Ｂは負側のスレッショルドレベルＥ（−）、及び正側の
スレッショルドレベルＥ（＋）によって前記出力信号の
基準レベルを決定するオフセット回路、２２Ａ，２２Ｂ
は正側及び負側の出力を得るためのスライス回路、２３
Ａ，２３Ｂはそれぞれ正側及び負側のループゲインを設
定するアンプ、２４は加算器を示す。
【００２０】減算器２５、係数器２６Ａ，２６Ｂ、加算
器２７、及び１サンプル遅延回路２８は、正及び負の信
号をその極性に沿って積分するようなデジタルローパス
フィルタを形成するものであって、図示しない回路より
供給される切換信号Ｓi により、スイッチＳ1 ，Ｓ2 が
切り換わり、例えば、ディジタルローパスフイルタの演
算結果が負となっているときは接点ａが選択され、正と
なっているときは接点ｂが選択されるように制御され
る。
器２７、及び１サンプル遅延回路２８は、正及び負の信
号をその極性に沿って積分するようなデジタルローパス
フィルタを形成するものであって、図示しない回路より
供給される切換信号Ｓi により、スイッチＳ1 ，Ｓ2 が
切り換わり、例えば、ディジタルローパスフイルタの演
算結果が負となっているときは接点ａが選択され、正と
なっているときは接点ｂが選択されるように制御され
る。
【００２１】このデジタルローパスフィルタは図５の
（ａ）に示すようにｎサンプルにおける入力データＸn
に対する出力データＹn は Ｙn ＝（Ｘn −Ｙn-1 ）τ＋Ｙn-1 ＝Ｘn ・τ＋Ｙn-1 （１−τ） である。
（ａ）に示すようにｎサンプルにおける入力データＸn
に対する出力データＹn は Ｙn ＝（Ｘn −Ｙn-1 ）τ＋Ｙn-1 ＝Ｘn ・τ＋Ｙn-1 （１−τ） である。
【００２２】したがって、その等価回路は図５の（ｂ）
に示すように書き替えられが、図５の（ａ）の場合は１
回の乗算によって出力データが得られるため、演算時間
を短縮することができる。時定数を示すτは、τ＜１で
あり、τが小さい程、前回の出力データの影響が大きく
なり、時定数の大きい積分回路となる。
に示すように書き替えられが、図５の（ａ）の場合は１
回の乗算によって出力データが得られるため、演算時間
を短縮することができる。時定数を示すτは、τ＜１で
あり、τが小さい程、前回の出力データの影響が大きく
なり、時定数の大きい積分回路となる。
【００２３】このようなフィルタユニット入力は、可変
利得回路１０の出力が所定タイミング周期Ｔ毎に最大値
検出部１１で図３のように検出され、対数変換部１２で
ピークレベルデータが聴感に合うように圧縮される。そ
して、逆バックラッシュ回路１３を介して供給されるこ
とになるが、この出力レベルデータは第１のフィルタユ
ニット１４Ａにおいてスライス回路２１Ａ，２１Ｂ、整
流回路２２Ａ，２２Ｂ、及びアンプ２３Ａ，２３Ｂにお
いて、図４の（ａ）に示すような入−出力特性で処理さ
れる。ここで原点は、基準入力時における基準利得値を
表している。
利得回路１０の出力が所定タイミング周期Ｔ毎に最大値
検出部１１で図３のように検出され、対数変換部１２で
ピークレベルデータが聴感に合うように圧縮される。そ
して、逆バックラッシュ回路１３を介して供給されるこ
とになるが、この出力レベルデータは第１のフィルタユ
ニット１４Ａにおいてスライス回路２１Ａ，２１Ｂ、整
流回路２２Ａ，２２Ｂ、及びアンプ２３Ａ，２３Ｂにお
いて、図４の（ａ）に示すような入−出力特性で処理さ
れる。ここで原点は、基準入力時における基準利得値を
表している。
【００２４】すなわち、第１のフィルタユニット１４Ａ
ではスレッショルドレベルＥ1 （−），Ｅ2 （＋）共基
準レベルであり、アンプ２３Ａ，２３Ｂのゲインを示す
角度θ1 （＋）、θ1 （−）は比較的小さい。又、同様
な構成とされている第２のフィルタユニット１４Ｂで
は、図４の（ｂ）に示されている様にスライス回路２１
Ａ，２１ＢのスレッショルドレベルがＥ2 （−），及び
Ｅ2 （＋）となるように設定され、Ｅ2 （＋）よりさら
に大きい出力データに対してゲインθ2 （＋）で変換さ
れ、Ｅ2 （−）よりさらに小さい出力データに対してゲ
インθ2 （−）で変換される。
ではスレッショルドレベルＥ1 （−），Ｅ2 （＋）共基
準レベルであり、アンプ２３Ａ，２３Ｂのゲインを示す
角度θ1 （＋）、θ1 （−）は比較的小さい。又、同様
な構成とされている第２のフィルタユニット１４Ｂで
は、図４の（ｂ）に示されている様にスライス回路２１
Ａ，２１ＢのスレッショルドレベルがＥ2 （−），及び
Ｅ2 （＋）となるように設定され、Ｅ2 （＋）よりさら
に大きい出力データに対してゲインθ2 （＋）で変換さ
れ、Ｅ2 （−）よりさらに小さい出力データに対してゲ
インθ2 （−）で変換される。
【００２５】さらに、同様な構成とされている第３のフ
ィルタユニット１４Ｃでは、図４の（ｃ）に示されてい
る様に＋側の出力レベルデータのみに対してスレッショ
ルドレベルＥ3 （＋）が設定され、このＥ3 （＋）より
大きい出力レベルデータに対してのみゲインθ3 （＋）
となる大きな利得で変換されるようになされている。
ィルタユニット１４Ｃでは、図４の（ｃ）に示されてい
る様に＋側の出力レベルデータのみに対してスレッショ
ルドレベルＥ3 （＋）が設定され、このＥ3 （＋）より
大きい出力レベルデータに対してのみゲインθ3 （＋）
となる大きな利得で変換されるようになされている。
【００２６】次に、第１のフィルタユニット１４Ａを構
成するデジタルフィルタの積分時定数は10〜100 Ｓｅｃ
の低いものであり、ユーザがマニュアル操作で行うよう
なスピード変化で出力データを形成する。
成するデジタルフィルタの積分時定数は10〜100 Ｓｅｃ
の低いものであり、ユーザがマニュアル操作で行うよう
なスピード変化で出力データを形成する。
【００２７】第２のフィルタユニット１４Ｂに構成され
ているデジタルフィルタの積分時定数は1 〜10 Secに選
定される。この時定数は、一般のテープレコーダの録音
レベル自動設定回路（ＡＧＣ回路）におけるレベル変化
を示すものであるが、前述した図４の（ｂ）に示すよう
に小レベルの信号データに対しては応答しないようにさ
れている。
ているデジタルフィルタの積分時定数は1 〜10 Secに選
定される。この時定数は、一般のテープレコーダの録音
レベル自動設定回路（ＡＧＣ回路）におけるレベル変化
を示すものであるが、前述した図４の（ｂ）に示すよう
に小レベルの信号データに対しては応答しないようにさ
れている。
【００２８】さらに、本発明の実施例では第３のフィル
タユニット１４Ｃ内に高速で応答する早い積分時定数0.
1 Ｓ以下のデジタルフィルタを設けることによって、瞬
間的に生じる高レベルの信号を抑圧する。この場合に、
デジタルフィルタが応答するレベルは、例えば図４の
（ｃ）に示した様に正のスレッショルドレベルＥ3
（＋）以上の信号であり、このレベルを越える急峻な信
号に対して、強い抑圧作用を与えるようにしている。
タユニット１４Ｃ内に高速で応答する早い積分時定数0.
1 Ｓ以下のデジタルフィルタを設けることによって、瞬
間的に生じる高レベルの信号を抑圧する。この場合に、
デジタルフィルタが応答するレベルは、例えば図４の
（ｃ）に示した様に正のスレッショルドレベルＥ3
（＋）以上の信号であり、このレベルを越える急峻な信
号に対して、強い抑圧作用を与えるようにしている。
【００２９】以上の実施例からなるゲイン設定部１４
は、例えば、瞬間的に入力される大入力のオーディオ信
号に対しては、主に第３のフィルタユニット１４Ｃが対
応して、出力レベルを抑圧すると共に、その直後の小さ
いオーディオ入力レベルに対して第２のフィルタユニッ
ト１４Ｂが対応して、瞬間的なレベル低下にも対応する
ことができる。又、平均的なレベル変動に対しては第１
のフィルタユニット１４Ａが対応して、適正なレベルの
出力をデジタル信号処理部１７に供給することができ
る。
は、例えば、瞬間的に入力される大入力のオーディオ信
号に対しては、主に第３のフィルタユニット１４Ｃが対
応して、出力レベルを抑圧すると共に、その直後の小さ
いオーディオ入力レベルに対して第２のフィルタユニッ
ト１４Ｂが対応して、瞬間的なレベル低下にも対応する
ことができる。又、平均的なレベル変動に対しては第１
のフィルタユニット１４Ａが対応して、適正なレベルの
出力をデジタル信号処理部１７に供給することができ
る。
【００３０】又、各フィルタユニットの時定数τ(f) ，
τ(r) 及びスレッショルドレベルＥ(+) Ｅ(-) 、θ(+)
θ(-) 等は個別に設定することが容易であるから、ユー
ザの好みに応じて、適宜ＡＧＣ回路の応答特性を定める
ことができる。又、帰還ループのゲインを高くすること
によって、入力レベルの細かな調整が可能になり、磁気
テープに対して最適な記録レベルを与えることができ
る。
τ(r) 及びスレッショルドレベルＥ(+) Ｅ(-) 、θ(+)
θ(-) 等は個別に設定することが容易であるから、ユー
ザの好みに応じて、適宜ＡＧＣ回路の応答特性を定める
ことができる。又、帰還ループのゲインを高くすること
によって、入力レベルの細かな調整が可能になり、磁気
テープに対して最適な記録レベルを与えることができ
る。
【００３１】
【発明の効果】以上説明したように、本発明のデジタル
オートレベルコントローラは、入力されたオーディオ信
号をデジタル信号に変換したのち、可変利得回路に供給
し、所定のタイミングで検出された出力レベルのピーク
値に対して、３種数の応答特性を有するフィルタユニッ
トによってゲインコントロ−ル信号を形成するようにし
ているため、回路全体を、例えばマイクロプロセッサに
よるプログラムに沿ってコントロールできるようなＡＧ
Ｃ回路にすることができる。
オートレベルコントローラは、入力されたオーディオ信
号をデジタル信号に変換したのち、可変利得回路に供給
し、所定のタイミングで検出された出力レベルのピーク
値に対して、３種数の応答特性を有するフィルタユニッ
トによってゲインコントロ−ル信号を形成するようにし
ているため、回路全体を、例えばマイクロプロセッサに
よるプログラムに沿ってコントロールできるようなＡＧ
Ｃ回路にすることができる。
【００３２】特に、フィードバック回路系が分割された
複数帯域処理系統で行われるため、入力信号のあらゆる
変化に対して、適正なレベルコントロールを行うことが
できるという利点がある。又、デジタル的な信号処理と
しているため、経年変化や環境変化に優れており、ＡＧ
Ｃ回路の特性を変更することも容易にできると共に、回
路のコストダウン、省スペース化が可能になるという効
果がある。
複数帯域処理系統で行われるため、入力信号のあらゆる
変化に対して、適正なレベルコントロールを行うことが
できるという利点がある。又、デジタル的な信号処理と
しているため、経年変化や環境変化に優れており、ＡＧ
Ｃ回路の特性を変更することも容易にできると共に、回
路のコストダウン、省スペース化が可能になるという効
果がある。
【図１】本発明のデジタルオートゲインコントローラの
全体図である。
全体図である。
【図２】出力レベルを検出してゲインを設定するフィル
タユニットの具体例を示すブロック図である。
タユニットの具体例を示すブロック図である。
【図３】ピークレベル検出点の説明波形図である。
【図４】３個のデジタルフィルタに供給される出力レベ
ルのゲイン特性図である。
ルのゲイン特性図である。
【図５】デジタルフィルタの等価回路図である。
【図６】バックラッシュを付加するためのフローチャー
トである。
トである。
【図７】非線形ル−プ内の回路に生じる制御デ−タの変
動を示す図である。
動を示す図である。
１０利得可変回路 １１ 最大値検出部 １２ 対数圧縮回路 １３ 逆バックラッシュ付加回路 １４Ａ 第１のフィルタユニット １４Ｂ 第２のフィルタユニット １４Ｃ 第３のフィルタユニット
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−136310（ＪＰ，Ａ) 実開 昭56−142123（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 1/00 - 3/34
Claims (1)
- 【請求項１】 可変利得手段と、前記可変利得手段の出
力信号の所定のタイミング単位毎のピーク値を検出する
ピーク検出手段と、 各々異なる時定数を持つ複数のフィルタ手段と、 前記ピーク検出手段の出力信号を前記複数のフィルタ手
段毎に独立してレべルを設定して入力するレべル設定手
段とを備え、 前記複数のフィルタ手段の出力を統合して前記可変利得
手段を制御することを 特徴とするデジタルオートゲイン
コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14262991A JP3278864B2 (ja) | 1991-05-20 | 1991-05-20 | デジタルオートゲインコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14262991A JP3278864B2 (ja) | 1991-05-20 | 1991-05-20 | デジタルオートゲインコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04343508A JPH04343508A (ja) | 1992-11-30 |
| JP3278864B2 true JP3278864B2 (ja) | 2002-04-30 |
Family
ID=15319789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14262991A Expired - Fee Related JP3278864B2 (ja) | 1991-05-20 | 1991-05-20 | デジタルオートゲインコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3278864B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4814861B2 (ja) * | 2007-11-12 | 2011-11-16 | 日本電信電話株式会社 | 音量調整装置、方法及びプログラム |
-
1991
- 1991-05-20 JP JP14262991A patent/JP3278864B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04343508A (ja) | 1992-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4553257A (en) | Automatic sound volume control device | |
| US4628526A (en) | Method and system for matching the sound output of a loudspeaker to the ambient noise level | |
| US4466119A (en) | Audio loudness control system | |
| GB2274958A (en) | Video camera microphone circuits | |
| GB1584631A (en) | Systems for reducing noise transients | |
| JP3278864B2 (ja) | デジタルオートゲインコントローラ | |
| US4471318A (en) | Circuit for noise reduction particularly useful with signal recording/reproducing apparatus | |
| JP3037002B2 (ja) | 信号処理装置 | |
| GB2037127A (en) | Electronic switching system for reducing noise transients | |
| JPH06338746A (ja) | オーディオ機器のａｇｃ回路 | |
| US5220287A (en) | Voice processing apparatus | |
| JPH0936683A (ja) | 自動音量調整回路 | |
| JP3298111B2 (ja) | オートゲインコントローラ | |
| JPH0348591B2 (ja) | ||
| EP1401238B1 (en) | Sound reproducing system | |
| JP3155760B2 (ja) | 音声処理装置 | |
| JP3084547B2 (ja) | デジタル記録装置の録音レベル制御装置 | |
| JPH0447486B2 (ja) | ||
| JPH0522416B2 (ja) | ||
| JP2640552B2 (ja) | 音声信号出力装置 | |
| JP2611233B2 (ja) | 振幅圧縮伸長回路 | |
| JPH10270962A (ja) | 自動音声出力可変装置 | |
| KR200151759Y1 (ko) | 브이 씨 알의 디지탈 그래픽 이퀄라이저 | |
| JP3757494B2 (ja) | 信号レベル制御装置及び方法 | |
| JP3011959B2 (ja) | 信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |