JP4178712B2 - 利得調整装置 - Google Patents
利得調整装置 Download PDFInfo
- Publication number
- JP4178712B2 JP4178712B2 JP2000102656A JP2000102656A JP4178712B2 JP 4178712 B2 JP4178712 B2 JP 4178712B2 JP 2000102656 A JP2000102656 A JP 2000102656A JP 2000102656 A JP2000102656 A JP 2000102656A JP 4178712 B2 JP4178712 B2 JP 4178712B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- control
- circuit
- voltage
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 102
- 230000007423 decrease Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 244000145845 chattering Species 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012887 quadratic function Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3078—Circuits generating control signals for digitally modulated signals
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の属する技術分野】
本発明は、受信信号に対して利得調整を行う利得調整装置に関し、特にパケット信号の受信に対して好適なるものである。
【0002】
【従来の技術および発明が解決しようとする課題】
コンピュータネットワークの整合性をとるため、タイムスロットによる通信(予め信号の送受信のタイミングが決まっている通信)にかわり、パケットによる通信(ランダムなタイミングで突然信号がやってくる通信)が検討されている。
【0003】
また、伝送速度を上げるために、QAMやOFDMのような振幅変動の激しい通信方式が注目されている。
【0004】
ディジタル受信機では、信号はA/D変換器によりサンプリングする。良好に信号をとるためには、A/D変換器のダイナミックレンジを十分に活用することが望ましい。
【0005】
一方、特に移動体通信では、端末間の距離に応じて受信電力が大きく変わるため、上記したダイナミックレンジを活用するには、A/D変換器の入口で、受信電力によらず一定電力に制御できる利得調整装置が必要である。
【0006】
パケット通信に対応させるためには、いつ受信するかわからないパケット信号を検出し、直ちに一定電力に利得制御できる高速の制御が必要である。また、振幅変動の激しい方式の信号を利得制御する場合には、信号の振幅変動に追従すると、信号波を乱してしまうため、制御をある程度低速にする必要がある。
【0007】
特開平9−307601号公報には、QAMの送信波を利得制御する場合に、送信波の包絡線検波成分(電力に比例した電圧値)を、サンプルホールドし、積分して利得制御するものが記載されている。また、このものでは、送信を開始した直後は、上記サンプルホールドの周期を短くし、等価的に制御速度を高速にし、しばらくした後にサンプルホールドの周期を粗くして、制御速度を低速にする技術が記載されている。
【0008】
この公報に記載された技術は、送信波に限定されている。送信波でなら自分が送信するタイミングを知っているため、制御が容易である。これをそのまま受信に利用しようとしても、特にパケット通信の場合、いつ信号が受信されるかが不明であるため、そのままでは適用できない。また、一旦、サンプルホールドして階段状の波形にしてから、積分回路を通すことにより制御信号を生成しているため、連続波を積分する場合に比べ、量子化誤差が発生し、制御の精度が下がるという問題がある。
【0009】
本発明は上記問題に鑑みたもので、パケット通信を行う受信機において、パケット信号を受信したときに高速で利得制御でき、その後、信号波を乱すことなく安定した電力での出力を行うことができる。
【0010】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、制御電圧に応じた利得で、入力信号を増幅する可変利得増幅器(1)と、可変利得増幅器(1)の入力電力または出力電力に応じた電圧を出力する電力検出器(2)と、電力検出器(2)の出力電圧に基づき、可変利得増幅器(1)の出力電力を目標値に制御するための制御電圧を出力する制御回路(3)と、電力検出器(2)の出力電圧によりパケット信号を検出してパケット検出信号を出力するパケット検出回路(4)と、パケット検出回路(4)からパケット検出信号が出力されてから所定時間経過後にタイミング信号を出力するタイミング生成回路(5)と、タイミング生成回路(5)から出力されたタイミング信号により、制御回路(3)から出力された制御電圧をサンプルホールドするサンプルホールド回路(6)と、タイミング生成回路(5)からタイミング信号が出力されるまでは制御回路(3)からの制御電圧を可変利得増幅器(1)に供給し、タイミング信号が出力されると、サンプルホールド回路(6)でホールドされた制御電圧を可変利得増幅器(1)に供給するスイッチ回路(7)とを有することを特徴としている。
【0011】
この発明によれば、パケット信号を検出すると、高速の利得制御で直ちに安定した電力に移行させ、その後、固定した利得とすることで、信号波を乱すことなく安定した電力での出力を行うことができる。
【0012】
請求項2に記載の発明では、制御電圧に応じた利得で、入力信号を増幅する可変利得増幅器(1)と、可変利得増幅器(1)の出力電力に応じた電圧を出力する電力検出器(2)と、電力検出器(2)の出力電圧に基づき、可変利得増幅器(1)の出力電力を目標値に制御するための制御電圧を出力する制御回路(3)と、電力検出器(2)の出力電圧によりパケット信号を検出してパケット検出信号を出力するパケット検出回路(4)と、電力検出器(2)の出力電圧が所定の閾値を超え、その後収束状態になっていることを検出して収束検出信号を出力する収束検出回路(8)と、パケット検出回路(4)からパケット検出信号が出力され、かつ収束検出回路(8)から収束検出信号が出力されたときにタイミング信号を出力するタイミング生成回路(51)と、タイミング生成回路(51)から出力されたタイミング信号により、制御回路(3)から出力された制御電圧をサンプルホールドするサンプルホールド回路(6)と、タイミング生成回路(51)からタイミング信号が出力されるまでは制御回路(3)からの制御電圧を可変利得増幅器(1)に供給し、タイミング信号が出力されると、サンプルホールド回路(6)でホールドされた制御電圧を可変利得増幅器(1)に供給するスイッチ回路(7)とを有することを特徴としている。
【0013】
この発明によっても、請求項1と同様、パケット信号を検出すると、高速の利得制御で直ちに安定した電力に移行させ、その後、固定した利得とすることで、信号波を乱すことなく安定した電力での出力を行うことができる。
【0014】
請求項3に記載の発明では、制御電圧に応じた利得で、入力信号を増幅する可変利得増幅器(1)と、可変利得増幅器(1)の入力電力または出力電力に応じた電圧を出力する電力検出器(2)と、電力検出器(2)の出力電圧に基づき、可変利得増幅器(1)の出力電力を高速で目標値に制御するための第1の制御電圧を出力する第1の制御回路(31)と、電力検出器(2)の出力電圧に基づき、可変利得増幅器(1)の出力電力を低速で目標値に制御するための第2の制御電圧を出力する第2の制御回路(32)と、電力検出器(2)の出力電圧によりパケット信号を検出してパケット検出信号を出力するパケット検出回路(4)と、パケット検出回路(4)からパケット検出信号が出力されてから所定時間が経過するまでは、第1の制御回路(31)からの第1の制御電圧を可変利得増幅器(1)に供給し、所定時間が経過すると、第2の制御回路(32)からの第2の制御電圧を可変利得増幅器(1)に供給する回路手段(5、7)とを有することを特徴としている。
【0015】
この発明によれば、パケット信号を検出してから所定時間が経過するまでは高速制御モードとして利得調整を行い、所定時間が経過すると低速制御モードとして利得調整を行っているから、パケット信号を検出すると高速の利得制御で直ちに安定した電力に移行させ、その後、低速の利得制御とすることで、信号波を乱すことなく安定した電力での出力を行うことができる。
【0016】
この請求項3に記載の回路手段(5、7)としては、請求項4に記載の発明のように、パケット検出回路(4)からパケット検出信号が出力されてから所定時間経過後にタイミング信号を出力するタイミング生成回路(5)と、タイミング生成回路(5)からタイミング信号が出力されるまでは第1の制御回路(31)からの第1の制御電圧を可変利得増幅器(1)に供給し、タイミング信号が出力されると、第2の制御回路(32)からの第2の制御電圧を可変利得増幅器(1)に供給するスイッチ回路(7)とを有するものとすることができる。
【0017】
請求項5に記載の発明では、制御電圧に応じた利得で、入力信号を増幅する可変利得増幅器(1)と、可変利得増幅器(1)の出力電力に応じた電圧を出力する電力検出器(2)と、電力検出器(2)の出力電圧に基づき、可変利得増幅器(1)の出力電力を高速で目標値に制御するための制御電圧を出力する第1の制御回路(31)と、電力検出器(2)の出力電圧に基づき、可変利得増幅器(1)の出力電力を低速で目標値に制御するための制御電圧を出力する第2の制御回路(32)と、電力検出器(2)の出力電圧によりパケット信号を検出してパケット検出信号を出力するパケット検出回路(4)と、電力検出器(2)の出力電圧が所定の閾値を超え、その後収束状態になっているを検出して収束検出信号を出力する収束検出回路(8)と、パケット検出回路(4)からパケット検出信号が出力され、かつ収束検出信号が出力されたときにタイミング信号を出力するタイミング生成回路(51)と、タイミング生成回路(51)からタイミング信号が出力されるまでは第1の制御回路(31)からの第1の制御電圧を可変利得増幅器(1)に供給し、タイミング信号が出力されると、第2の制御回路(32)からの第2の制御電圧を可変利得増幅器(1)に供給するスイッチ回路(7)とを有することを特徴としている。
【0018】
この発明においても、請求項3に記載の発明と同様、パケット信号を検出すると高速の利得制御で直ちに安定した電力に移行させ、その後、低速の利得制御とすることで、信号波を乱すことなく安定した電力での出力を行うことができる。
【0019】
請求項6に記載の発明では、制御電圧に応じた利得で、入力信号を増幅する可変利得増幅器(1)と、可変利得増幅器(1)の入力電力または出力電力に応じた電圧を出力する電力検出器(2)と、電力検出器(2)の出力電圧に基づき、可変利得増幅器(1)の出力電力を制御定数に応じた速度で目標値に制御するための制御電圧を出力する制御回路(33)と、電力検出器(2)の出力電圧によりパケット信号を検出してパケット検出信号を出力するパケット検出回路(4)と、パケット検出回路(4)からパケット検出信号が出力されてから所定時間が経過するまでは制御定数を大きな値に調節し、所定時間が経過後は、制御定数を小さな値に調節する制御定数調節回路(9)とを有することを特徴としている。
【0020】
この発明によれば、パケット信号を検出してから所定時間が経過するまでは大きな制御定数で高速に利得調整を行い、所定時間が経過すると制御定数を低下させて低速で利得調整を行っているから、パケット信号を検出すると高速の利得制御で直ちに安定した電力に移行させ、その後、低速の利得制御とすることで、信号波を乱すことなく安定した電力での出力を行うことができる。
【0021】
請求項7に記載の発明では、制御電圧に応じた利得で、入力信号を増幅する可変利得増幅器(1)と、可変利得増幅器(1)の出力電力に応じた電圧を出力する電力検出器(2)と、電力検出器(2)の出力電圧に基づき、可変利得増幅器(1)の出力電力を制御定数に応じた速度で目標値に制御するための制御電圧を出力する制御回路(33)と、電力検出器(2)の出力電圧に応じ、電力検出器(2)の出力電圧が上昇すると制御定数を増加させ、電力検出器(2)の出力電圧が下降すると制御定数を低下させるように、制御定数を調節する制御定数調節回路(91)とを有することを特徴としている。
【0022】
この発明によれば、パケット信号の受信により可変利得増幅器(1)の出力電力がオーバーシュートしてもそれに追従して高速の利得制御を行うため直ちに安定した電力に移行させることができ、その後、可変利得増幅器(1)の出力電力の変化の収束に応じて低速で利得制御を行うため、信号波を乱すことなく安定した電力での出力を行うことができる。
【0023】
請求項1、3、4、6に記載の所定時間としては、請求項8に記載の発明のように、プリアンブルの受信時間より短く、かつ可変利得増幅器(1)の出力電力が目標値に収束するよりも長い時間であるのが好ましい。この場合、請求項9に記載の発明のように、その所定時間は、得調整用のプリアンブル部の受信時間より短い時間であるのが好ましい。
【0024】
請求項10に記載の発明では、制御電圧に応じた利得で、入力信号を増幅する可変利得増幅器(1)と、可変利得増幅器(1)の入力電力または出力電力に応じた電圧を出力する電力検出器(2)と、電力検出器(2)の出力電圧に基づき、可変利得増幅器(1)の出力電力を目標値に制御するための制御電圧を出力する制御回路(34)と、制御回路(34)からの制御電圧に基づいて、可変利得増幅器(1)の出力電力を安定化させるように可変利得増幅器(1)の出力電力を補正する回路手段(10、11、12、13)とを有することを特徴としている。
【0025】
この発明によれば、パケット信号の受信に対し信号波を制御電圧で補正することによって、安定した信号波を得ることができる。
【0026】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【0027】
【発明の実施の形態】
(第1実施形態)
図1に、本発明の第1実施形態に係る利得調整装置の構成を示す。この利得調整装置は、移動体通信における受信機に備えられ、QAMやOFDMのような振幅変動の激しい通信方式で送信された信号を、例えばミキサでIF信号にし、そのIF信号の利得を調整する装置として用いられる。この利得調整装置で利得調整された出力電圧は、図示しないA/D変換器を介して例えばベクトル復調器に入力される。なお、この利得調整装置の前段と、後段に接続されるものは、上記したミキサ、ベクトル復調器以外のものでも可能であり、例えば前段を復調器、後段をディジタル復調器とすることもできる。
【0028】
この利得調整装置は、パケット信号を受信したときに、パケット信号の利得を調整するに適した構成となっている。パケット信号は、プリアンブルとデータから構成されており、プリアンブルには、利得調整用のプリアンブル部と周波数制御用のプリアンブル部、タイミング調整用のプリアンブル部などから構成され、利得調整用のプリアンブル部がプリアンブルの先頭に配置されている。
【0029】
次に、図1に示す利得調整装置の具体的な構成について説明する。この利得調整装置は、可変利得増幅器1と、電力検出器2と、制御回路3と、パケット検出回路4と、タイミング生成回路5と、サンプルホールド回路6と、スイッチ回路7とを有して構成されている。
【0030】
可変利得増幅器1は、制御電圧に応じた利得で、入力信号を増幅する。電力検出器2は、可変利得増幅器1の出力電力に応じた電圧Vpを出力する。制御回路3は、電力検出器2の出力電圧Vpを目標電圧と比較し、可変利得増幅器1の出力電力を目標値に制御するための制御電圧Vgを出力する。
【0031】
パケット検出回路4は、電力検出器2の出力電圧Vgを所定の閾値(以下、第1の閾値という)と比較してパケット信号を検出するもので、電力検出器2の出力電圧Vgが第1の閾値を超えている間ハイレベルのパケット検出信号を出力する。タイミング生成回路5は、時間を計測する回路を有しており、パケット検出回路4からパケット検出信号が出力されてからの時間を計測し、所定時間tdが経過するとハイレベルのタイミング信号を出力し、パケット検出回路4からパケット検出信号が出力されている間、タイミング信号の出力を継続する。
【0032】
サンプルホールド回路6は、タイミング生成回路5からタイミング信号が出力されると、制御回路3から出力された制御電圧Vgをサンプルホールドする。スイッチ回路7は、タイミング生成回路5からタイミング信号が出力されるまでは制御回路3からの制御電圧Vgを可変利得増幅器1に供給し、タイミング信号が出力されると、サンプルホールド回路6でホールドされた制御電圧Vgを可変利得増幅器1に供給するもので、例えば半導体式のスイッチで構成することができる。
【0033】
次に、上記した構成の作動について説明する。図2に、各部信号のタイミングチャートを示す。(a)はこの利得調整装置への入力信号を示し、(b)はパケット検出回路4の出力信号を示し、(c)はタイミング生成回路5の出力信号を示し、(d)は電圧検出器2の出力電圧Vp(可変利得増幅器1の出力電力に相当)を示す。
【0034】
パケット信号が受信されていないときは、電力電圧器2から出力される電圧Vpは低電圧レベルにある。このため、制御回路3は、電力検出器2の出力電圧Vpに基づき、可変利得増幅器1の出力電力を目標値に制御するための制御電圧Vgを出力する。この状態では、パケット検出回路4は、パケット信号を検出していないため、スイッチ回路7は、制御回路3からの制御電圧Vgを可変利得増幅器1に供給する。このようなフィードバックループにより、可変利得増幅器1は高利得で増幅を行っている。
【0035】
この後、パケット信号が受信されると、可変利得増幅器1の出力電力が上昇する。このため、電力電圧器2から出力される電圧Vpも上昇し、電圧Vpが第1の閾値を超えると、パケット検出回路4からパケット検出信号が出力される。このパケット検出信号の出力によってタイミング生成回路5は、時間の計測を開始する。その時間が所定時間tdになるまでは、タイミング生成回路5はタイミング信号を出力しない。このため、制御回路3からの制御電圧Vgがスイッチ回路7を介して可変利得増幅器1に供給され、可変利得増幅器1が高利得で制御される。このとき、可変利得増幅器1の出力電力は、オーバーシュートするように変化する(図2(d)参照)。
【0036】
上記した所定時間tdは、利得調整用のプリアンブル部の受信時間より短く、かつ可変利得増幅器1の出力電力が目標値に収束するよりも長い時間に設定されている。従って、所定時間tdが経過するまでには、可変利得増幅器1の出力電力は、オーバーシュートが収束した状態になっている。なお、所定時間tdは、利得調整用のプリアンブル部を超えて他のプリアンブル部にかかるような時間であっても、他のプリアンブル部の復調に影響がないのであれば、利得調整用のプリアンブル部より長くてもよい。但し、プリアンブルの受信時間より短い時間である必要がある。
【0037】
そして、所定時間tdが経過すると、タイミング生成回路5からタイミング信号が出力される。このタイミング信号によって、サンプルホールド回路6は、制御回路3から出力されている制御電圧Vgをサンプルホールドし、スイッチ回路7は、サンプルホールド回路6にてホールドされた制御電圧Vgを可変利得増幅器1に供給するようにスイッチ切り換えを行う。従って、この後は、可変利得増幅器1は、固定した利得で増幅を行う。
【0038】
その後、パケット信号が受信されなくなると、可変利得増幅器1の出力電力が低下し、電力電圧器2から出力される電圧Vpが低下する。このため、パケット検出回路4からパケット検出信号が出力されなくなり、タイミング生成回路5からタイミング信号が出力されなくなる。その結果、スイッチ回路7は、制御回路3からの制御電圧Vgを可変利得増幅器1に供給するようにスイッチ切り換えを行う。従って、この後は、可変利得増幅器1は、パケット信号を受信する前の状態に戻る。
【0039】
従って、この第1実施形態によれば、パケット信号を検出すると高速で利得制御を行う利得制御モードとし、その後、所定時間tdが経過すると利得を固定する固定利得モードとしているから、パケット信号を検出すると高速の利得制御で直ちに安定した電力に移行させ、その後、固定した利得とすることで、信号波を乱すことなく安定した電力での出力を行うことができる。
(第2実施形態)
図3に、本発明の第2実施形態に係る利得調整装置の構成を示す。
【0040】
上記した第1実施形態では、パケット信号を検出してから所定時間tdが経過すると利得制御モードから固定利得モードに移行させるものを示したが、この第2実施形態では、所定時間tdの計測を行わず、電力検出器2の出力電圧が所定の閾値(第1の閾値より高い閾値で、以下、第2の閾値Vthという)を超えた後、その閾値を下回って収束状態になっていることを検出して、利得制御モードから固定利得モードに移行させるようにしている。
【0041】
このため、この第2実施形態に係る利得調整装置は、電力検出器2の出力電圧が第2の閾値Vthを超えた後、第2の閾値Vthを下回る収束タイミングを検出し、電力検出器2の出力電圧が第2の閾値Vthより低い第3の閾値以上である間、収束検出信号を出力する収束検出回路8を備えている。
【0042】
この収束検出回路8としては、例えば、電力検出器2の出力電圧を第2の閾値Vthと比較し電力検出器2の出力電圧が第2の閾値Vth以上であるときにハイレベル信号を出力する第1のコンパレータと、電力検電力検出器2の出力電圧を第3の閾値と比較し電力検出器2の出力電圧が第3の閾値以上であるときにハイレベル信号を出力する第2のコンパレータと、第1のコンパレータの出力がハイレベルからローレベルに変化した後、第2のコンパレータの出力がハイレベルである間、収束検出信号を出力する回路によって構成することができる。なお、第1のコンパレータは、チャタリングによる誤動作をなくすため、ヒステリシス付きのコンパレータとするのが好ましい。
【0043】
また、タイミング生成回路51は、パケット検出回路4からパケット検出信号が出力され、かつ収束検出回路8から収束検出信号が出力されているときにタイミング信号を出力するように構成されている。このタイミング生成回路51としては、例えばAND回路を用いて構成することができる。
【0044】
次に、上記した構成の作動について説明する。図4に、各部信号のタイミングチャートを示す。(a)はこの利得調整装置への入力信号を示し、(b)はパケット検出回路4の出力信号を示し、(c)は電圧検出器2の出力電圧(可変利得増幅器1の出力電力に相当)を示し、(d)はタイミング生成回路5の出力信号を示す。
【0045】
パケット信号が受信されていないときは、可変利得増幅器1、電力検出器2、制御回路3によるフィードバックループによって、可変利得増幅器1の利得が制御されている。そして、パケット信号が受信されると、上記したフィードバックループによって、可変利得増幅器1の利得が制御される。このため、可変利得増幅器1の出力電力は、オーバーシュートし、その後、収束する(図4(c)参照)。
【0046】
この収束した状態を、電力検出器2からの出力電圧に基づいて収束検出回路8が検出し、収束検出回路8から収束検出信号が出力されると、タイミング生成回路51からタイミング信号が出力される。このことによって、第1実施形態と同様、利得制御モードから固定利得モードに移行する。
(第3実施形態)
図5に、本発明の第3実施形態に係る利得調整装置の構成を示す。
【0047】
上記した第1実施形態では、パケット信号を検出してから所定時間tdが経過するまでは利得制御モードとし、所定時間tdが経過すると固定利得モードとするものを示したが、この第3実施形態では、パケット信号を検出してから所定時間tdが経過するまでは、制御定数を高速にした高速制御モードとし、所定時間tdが経過すると、制御定数を低速にした低速制御モードとしている。
【0048】
このため、この第2実施形態に係る利得調整装置は、電力検出器2の出力電圧に基づき、可変利得増幅器1の出力電力を高速で目標値に制御するための第1の制御電圧Vg1を出力する第1の制御回路31と、電力検出器2の出力電圧に基づき、可変利得増幅器1の出力電力を低速で目標値に制御するための第2の制御電圧Vg2を出力する第2の制御回路32とを備えている。
【0049】
上記した制御回路31、32は、時定数フィルタを有して構成されている。制御回路31は、時定数フィルタの時定数が小さく(すなわちカットオフ周波数が大きく)なっており、可変利得増幅器1の出力電力を高速で目標値に制御するための第1の制御電圧Vg1を出力する。また、制御回路32は、時定数フィルタの時定数が大きく(すなわちカットオフ周波数が小さく)なっており、可変利得増幅器1の出力電力を低速で目標値に制御するための第2の制御電圧Vg2を出力する。
【0050】
また、この実施形態では、第1実施形態と同様のパケット検出回路4、タイミング生成回路5、スイッチ回路7を備えているが、サンプルホールド回路6は備えられていない。
【0051】
次に、上記した構成の作動について説明する。図6に、各部信号のタイミングチャートを示す。(a)はこの利得調整装置への入力信号を示し、(b)はパケット検出回路4の出力信号を示し、(c)はタイミング生成回路5の出力信号を示し、(d)は電圧検出器2の出力電圧(可変利得増幅器1の出力電力に相当)を示す。
【0052】
パケット信号が受信されていないときは、タイミング生成回路5からタイミング信号が出力されていないため、スイッチ回路7は、第1の制御回路31からの第1の制御電圧Vg1を可変利得増幅器1に供給する。このことにより、可変利得増幅器1は高速で利得制御されている。
【0053】
この後、パケット信号が受信されると、パケット検出回路4からパケット検出信号が出力されるが、タイミング生成回路5は、パケット検出信号が出力されてから所定時間tdが経過するまでは、タイミング信号を出力しない。このため、可変利得増幅器1は、第1の制御回路31からの第1の制御電圧Vg1によって高速で利得制御されている。
【0054】
この後、所定時間tdが経過すると、タイミング生成回路5からタイミング信号が出力されるため、スイッチ回路7は、第2の制御回路32からの第2の制御電圧Vg2を可変利得増幅器1に供給する。このことにより、可変利得増幅器1は、第2の制御回路32からの第2の制御電圧Vg2によって低速で利得制御される。
【0055】
従って、この第3実施形態によれば、パケット信号を検出してから所定時間tdが経過するまでは高速制御モードとして利得調整を行い、所定時間tdが経過すると低速制御モードとして利得調整を行っているから、パケット信号を検出すると高速の利得制御で直ちに安定した電力に移行させ、その後、低速の利得制御とすることで、信号波を乱すことなく安定した電力での出力を行うことができる。
(第4実施形態)
図7に、本発明の第4実施形態に係る利得調整装置の構成を示す。
【0056】
上記した第3実施形態では、パケット信号を検出してから所定時間tdが経過すると高速制御モードから低速制御モードに移行させるものを示したが、この第4実施形態では、電力検出器2の出力電圧が第2の閾値Vthを超えた後、その閾値を下回って収束状態になっていることを検出して、高速制御モードから低速制御モードに移行させるようにしている。
【0057】
このため、この第4実施形態に係る利得調整装置は、第2実施形態と同様、収束検出回路8とタイミング生成回路51を備えている。
【0058】
この第4実施形態では、パケット信号が受信されていないとき、可変利得増幅器1、電力検出器2、第1の制御回路31によるフィードバックループにより、可変利得増幅器1の利得が高速で制御されている。そして、パケット信号が受信されると、上記したフィードバックループによって、可変利得増幅器1の利得が高速で制御されるため、可変利得増幅器1の出力電力は、オーバーシュートし、その後、収束する。
【0059】
この収束した状態を、電力検出器2からの出力電圧に基づいて収束検出回路8が検出すると、収束検出回路8から収束検出信号が出力されるため、タイミング生成回路51からタイミング信号が出力される。このことによって、スイッチ回路7が経路切り換えを行い、第2の制御回路32からの第2の制御電圧Vg2が可変利得増幅器1に供給され、可変利得増幅器1の利得が低速で制御される。
(第5実施形態)
図8に、本発明の第4実施形態に係る利得調整装置の構成を示す。
【0060】
上記第3実施形態では、2つの制御回路31、32により高速制御モードから低速制御モードに移行させるものを示したが、この第5実施形態では、1つの制御回路を用い、その制御定数を変化させることで、可変利得増幅器1の利得制御を高速から低速に変化させるようにしている。
【0061】
このため、この第5実施形態に係る利得調整装置は、制御回路33の制御定数を調節するための制御定数調節用電圧Vctlを出力する制御定数調節回路9を備えている。また、この実施形態における制御回路33は、制御定数調節用電圧Vctlに応じて制御電圧Vgを出力するように構成されている。
【0062】
図9に、制御回路33の具体的な構成を示す。この制御回路33は、電力検出器2の出力電圧Vpと目標電圧の差を求める引算器331と、引算器331の出力を増幅する誤差増幅器332と、制御定数調節回路9からの制御定数調節用電圧Vctlによって制御定数が設定される電圧制御フィルタ(VCF:Voltage Controlled Filter)333と、その出力電圧のレベルを変換するレベル変換器334を有して構成されている。なお、第1ないし第4実施形態で示した制御回路3、31、32は、図10に示す電圧制御フィルタ333の部分が、固定の制御定数(時定数)を有する時定数フィルタとなっている。
【0063】
制御定数調節回路9は、パケット検出回路4からパケット検出信号が出力されると、図10に示すパターンで制御定数調節用電圧Vctlを出力する。すなわち、パケット検出回路4からパケット検出信号が出力されてから、所定時間tdが経過するまでは、制御定数調節用電圧Vctlを高電圧レベルにし、所定時間tdが経過すると、制御定数調節用電圧Vctlを除々に低下させ、その後低電圧レベルにする。つまり、制御定数調節回路9は、パケット信号が出力されてから所定時間tdが経過するまでは制御回路33の制御定数を大きな値に調節し、所定時間tdが経過すると、除々に制御回路33の制御定数を小さな値に調節する。
【0064】
従って、この第5実施形態によれば、パケット信号を検出してから所定時間tdが経過するまでは大きな制御定数で高速に利得調整を行い、所定時間tdが経過すると除々に制御定数を低下させて低速で利得調整を行っているから、パケット信号を検出すると高速の利得制御で直ちに安定した電力に移行させ、その後、低速の利得制御とすることで、信号波を乱すことなく安定した電力での出力を行うことができる。
(第6実施形態)
図11に、本発明の第6実施形態に係る利得調整装置の構成を示す。
【0065】
上記した第5実施形態では、パケット信号の検出に基づいて制御回路33の制御定数を変化させるものを示したが、この実施形態では、電力検出器2の出力電圧Vpに応じて制御回路33の制御定数を変化させるようにしている。
【0066】
このため、この実施形態では、電力検出器2の出力電圧Vpに応じた制御定数調節用電圧Vctlを出力する制御定数調節回路91を備えている。この制御定数調節回路91は、電力検出器2の出力電圧Vpに応じ、電圧Vpが上昇すると制御定数調節用電圧Vctlを上昇させ、また電圧Vpが下降すると制御定数調節用電圧Vctlを下降させるように、制御定数調節用電圧Vctlを変化させる。この場合、制御定数調節用電圧Vctlは、電圧Vpから所定の関数(例えば、1次関数、2次関数、対数関数など)を用いて求めることができる。
【0067】
この第6実施形態によれば、パケット信号の受信により可変利得増幅器1の出力電力がオーバーシュートしてもそれに追従して高速の利得制御を行うため直ちに安定した電力に移行させることができ、その後、可変利得増幅器1の出力電力の変化の収束に応じて低速で利得制御を行うため、信号波を乱すことなく安定した電力での出力を行うことができる。
(第7実施形態)
図12に、本発明の第7実施形態に係る利得調整装置の構成を示す。
【0068】
この実施形態では、可変利得増幅器1の出力電力を電力検出器2で検出し、この電力検出器2の出力電圧Vpに基づいて高速制御回路34が高速で利得制御を行うための制御電圧Vgを可変利得増幅器1に供給する。このようなフィードバックループにより、可変利得増幅器1の出力電力は、入力信号の変動に追従した電圧となる。
【0069】
このようなフィードバックループにおいて、可変利得増幅器1から出力される信号波の波形と高速制御回路34の出力電圧Vgの波形を測定したところ、図13に示す結果が得られた。この結果から、信号波が低下するにつれて制御電圧Vgは大きくなり、また信号波が上昇するにつれて制御電圧Vgが小さくなっていることがわかる。従って、信号波を制御電圧Vgで補正するようにすれば、安定した信号波を得ることができる。
【0070】
このため、この実施形態では、可変利得増幅器1の出力電力をディジタル信号に変換する第1のA/D変換器10と、高速制御回路34からの制御電圧Vgをディジタル信号に変換する第2のA/D変換器11と、第2のA/D変換器11の出力に基づいて補正値を演算する補正値演算回路12と、この補正値演算回路12で得られた補正値により、第1のA/D変換器10の出力を補正するように乗算する乗算器13とを有し、この乗算器13から安定した電力の信号波を出力させるようにしている。
【0071】
上記した補正値演算回路12での補正値の演算について説明する。
【0072】
可変利得増幅器1の増幅率をGとすると、可変利得増幅器1の出力電力P1は入力電力P0に対し数式1で表される。
【0073】
【数1】
P1=G・P0
また、増幅率Gは、制御電圧Vgにより関数fで数式2のように表される。
【0074】
【数2】
G=f(Vg)
数式2を数式1に代入して数式3が得られる。
【0075】
【数3】
P1=f(Vg)・P0
このP1は、第1のA/D変換器10でサンプリングした信号波の波形と対応している。
【0076】
ここで、可変利得増幅器1の利得制御が、信号波の振幅変動に追従しないようにするためには、制御電圧Vgが図13のように変動せず、時間に対して一定値である必要がある。この一定値は、電力検出器2、高速制御回路34によるフィードバック系が収束した後の制御電圧Vgの平均値とすればよい。制御電圧VgをVmとすると、Vmは数式4で求めることができる。
【0077】
【数4】
【0078】
ここで、t1はフィードバック系が目標値に制御できるまでの時間tdよりも長く設定し、t2−t1は、信号波形の振幅変動周期よりも十分長くする。上記したVmを用いれば、信号波の振幅変動に追従せずに、固定利得で増幅した場合と同様となる。このときの波形P’は数式5で表すことができる。
【0079】
【数5】
P’=f(Vm)・P0
この数式5と数式3から、数式6となる。
【0080】
【数6】
【0081】
ここで、f(Vg)が補正値となり、上記した補正値演算回路12の演算で求められる。
【0082】
なお、可変利得増幅器1が例えばリニアな可変利得アンプの場合、増幅率Gは数式7で表すことができる。
【0083】
【数7】
G=f(Vg)=α・Vg+β
また、可変利得増幅器1が、制御電圧Vgに対しdBで利得が変わるような場合には、増幅率Gは数式8で表すことができる。
【0084】
【数8】
G=f(Vg)=γ10ε・Vg
なお、数式7、8におけるα、β、γ、εは、可変利得増幅器1固有の定数であり、その特性表から求められるが、予めVgとGの関係を実測して求めるようにしてもよい。
(その他の実施形態)
上記した第1、第3、第5実施形態における所定時間tdは、固定の値でなく可変となる値であってもよい。例えば、電力検出器2が検出する可変利得増幅器1の出力電力に応じてtdを調整するようにしてもよい。具体的には、可変利得増幅器1の出力電力と目標値の差が大きくなった場合にはtdを長く、逆に差が小さい場合にはtdを短く設定する。
【0085】
また、上記した第1、第3、第5、第7実施形態において、電力検出器2を可変利得増幅器1の後段に配置して可変利得増幅器1の出力電力を検出し、フィードバックループ(クローズドループ)で利得制御を行うものを示したが、電力検出器2を可変利得増幅器1の前段に配置して可変利得増幅器1の入力電力を検出し、オープンループで利得制御を行うようにしてもよい。これに対し、上記した第2、第4、第6実施形態においては、可変利得増幅器1の出力電力をオーバーシュートさせる必要があるため、フィードバックループで利得制御を行う。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る利得調整装置の構成を示す図である。
【図2】本発明の第1実施形態における各部信号のタイミングチャートである。
【図3】本発明の第2実施形態に係る利得調整装置の構成を示す図である。
【図4】本発明の第2実施形態における各部信号のタイミングチャートである。
【図5】本発明の第3実施形態に係る利得調整装置の構成を示す図である。
【図6】本発明の第3実施形態における各部信号のタイミングチャートである。
【図7】本発明の第4実施形態に係る利得調整装置の構成を示す図である。
【図8】本発明の第5実施形態に係る利得調整装置の構成を示す図である。
【図9】図8中の制御回路33の具体的な構成を示す図である。
【図10】図8中の制御定数調節回路9から出力される制御定数調節用電圧Vctlのパターンを示す図である。
【図11】本発明の第6実施形態に係る利得調整装置の構成を示す図である。
【図12】本発明の第7実施形態に係る利得調整装置の構成を示す図である。
【図13】本発明の第7実施形態において可変利得増幅器1から出力される信号波の波形と高速制御回路34の出力電圧Vgの波形を示す図である。
【符号の説明】
1…可変利得増幅器、2…電力検出器、
3、31、32、33、34…制御回路、4…パケット検出回路、
5、51…タイミング生成回路、6…サンプルホールド回路、
7…スイッチ回路、8…収束検出回路、9、91…制御定数調節回路、
10、11…A/D変換器、12…補正値演算回路、13…乗算器。
Claims (10)
- 制御電圧に応じた利得で、入力信号を増幅する可変利得増幅器(1)と、
前記可変利得増幅器(1)の入力電力または出力電力に応じた電圧を出力する電力検出器(2)と、
前記電力検出器(2)の出力電圧に基づき、前記可変利得増幅器(1)の出力電力を目標値に制御するための制御電圧を出力する制御回路(3)と、
前記電力検出器(2)の出力電圧によりパケット信号を検出してパケット検出信号を出力するパケット検出回路(4)と、
前記パケット検出回路(4)からパケット検出信号が出力されてから所定時間経過後にタイミング信号を出力するタイミング生成回路(5)と、
前記タイミング生成回路(5)から出力されたタイミング信号により、前記制御回路(3)から出力された制御電圧をサンプルホールドするサンプルホールド回路(6)と、
前記タイミング生成回路(5)から前記タイミング信号が出力されるまでは前記制御回路(3)からの制御電圧を前記可変利得増幅器(1)に供給し、前記タイミング信号が出力されると、前記サンプルホールド回路(6)でホールドされた制御電圧を前記可変利得増幅器(1)に供給するスイッチ回路(7)と
を有することを特徴とする利得調整装置。 - 制御電圧に応じた利得で、入力信号を増幅する可変利得増幅器(1)と、
前記可変利得増幅器(1)の出力電力に応じた電圧を出力する電力検出器(2)と、
前記電力検出器(2)の出力電圧に基づき、前記可変利得増幅器(1)の出力電力を目標値に制御するための制御電圧を出力する制御回路(3)と、
前記電力検出器(2)の出力電圧によりパケット信号を検出してパケット検出信号を出力するパケット検出回路(4)と、
前記電力検出器(2)の出力電圧が所定の閾値を超え、その後収束状態になっていることを検出して収束検出信号を出力する収束検出回路(8)と、
前記パケット検出回路(4)からパケット検出信号が出力され、かつ前記収束検出回路(8)から収束検出信号が出力されたときにタイミング信号を出力するタイミング生成回路(51)と、
前記タイミング生成回路(51)から出力されたタイミング信号により、前記制御回路(3)から出力された制御電圧をサンプルホールドするサンプルホールド回路(6)と、
前記タイミング生成回路(51)から前記タイミング信号が出力されるまでは前記制御回路(3)からの制御電圧を前記可変利得増幅器(1)に供給し、前記タイミング信号が出力されると、前記サンプルホールド回路(6)でホールドされた制御電圧を前記可変利得増幅器(1)に供給するスイッチ回路(7)と
を有することを特徴とする利得調整装置。 - 制御電圧に応じた利得で、入力信号を増幅する可変利得増幅器(1)と、
前記可変利得増幅器(1)の入力電力または出力電力に応じた電圧を出力する電力検出器(2)と、
前記電力検出器(2)の出力電圧に基づき、前記可変利得増幅器(1)の出力電力を高速で目標値に制御するための第1の制御電圧を出力する第1の制御回路(31)と、
前記電力検出器(2)の出力電圧に基づき、前記可変利得増幅器(1)の出力電力を低速で目標値に制御するための第2の制御電圧を出力する第2の制御回路(32)と、
前記電力検出器(2)の出力電圧によりパケット信号を検出してパケット検出信号を出力するパケット検出回路(4)と、
前記パケット検出回路(4)からパケット検出信号が出力されてから所定時間が経過するまでは、前記第1の制御回路(31)からの第1の制御電圧を前記可変利得増幅器(1)に供給し、前記所定時間が経過すると、前記第2の制御回路(32)からの第2の制御電圧を前記可変利得増幅器(1)に供給する回路手段(5、7)と
を有することを特徴とする利得調整装置。 - 前記回路手段(5、7)は、前記パケット検出回路(4)からパケット検出信号が出力されてから所定時間経過後にタイミング信号を出力するタイミング生成回路(5)と、
前記タイミング生成回路(5)から前記タイミング信号が出力されるまでは前記第1の制御回路(31)からの第1の制御電圧を前記可変利得増幅器(1)に供給し、前記タイミング信号が出力されると、前記第2の制御回路(32)からの第2の制御電圧を前記可変利得増幅器(1)に供給するスイッチ回路(7)と
を有することを特徴とする請求項3に記載の利得調整装置。 - 制御電圧に応じた利得で、入力信号を増幅する可変利得増幅器(1)と、
前記可変利得増幅器(1)の出力電力に応じた電圧を出力する電力検出器(2)と、
前記電力検出器(2)の出力電圧に基づき、前記可変利得増幅器(1)の出力電力を高速で目標値に制御するための制御電圧を出力する第1の制御回路(31)と、
前記電力検出器(2)の出力電圧に基づき、前記可変利得増幅器(1)の出力電力を低速で目標値に制御するための制御電圧を出力する第2の制御回路(32)と、
前記電力検出器(2)の出力電圧によりパケット信号を検出してパケット検出信号を出力するパケット検出回路(4)と、
前記電力検出器(2)の出力電圧が所定の閾値を超え、その後収束状態になっているを検出して収束検出信号を出力する収束検出回路(8)と、
前記パケット検出回路(4)からパケット検出信号が出力され、かつ前記収束検出信号が出力されたときにタイミング信号を出力するタイミング生成回路(51)と、
前記タイミング生成回路(51)から前記タイミング信号が出力されるまでは前記第1の制御回路(31)からの第1の制御電圧を前記可変利得増幅器(1)に供給し、前記タイミング信号が出力されると、前記第2の制御回路(32)からの第2の制御電圧を前記可変利得増幅器(1)に供給するスイッチ回路(7)と
を有することを特徴とする利得調整装置。 - 制御電圧に応じた利得で、入力信号を増幅する可変利得増幅器(1)と、
前記可変利得増幅器(1)の入力電力または出力電力に応じた電圧を出力する電力検出器(2)と、
前記電力検出器(2)の出力電圧に基づき、前記可変利得増幅器(1)の出力電力を制御定数に応じた速度で目標値に制御するための制御電圧を出力する制御回路(33)と、
前記電力検出器(2)の出力電圧によりパケット信号を検出してパケット検出信号を出力するパケット検出回路(4)と、
前記パケット検出回路(4)からパケット検出信号が出力されてから所定時間が経過するまでは前記制御定数を大きな値に調節し、前記所定時間が経過後は、前記制御定数を小さな値に調節する制御定数調節回路(9)と
を有することを特徴とする利得調整装置。 - 制御電圧に応じた利得で、入力信号を増幅する可変利得増幅器(1)と、
前記可変利得増幅器(1)の出力電力に応じた電圧を出力する電力検出器(2)と、
前記電力検出器(2)の出力電圧に基づき、前記可変利得増幅器(1)の出力電力を制御定数に応じた速度で目標値に制御するための制御電圧を出力する制御回路(33)と、
前記電力検出器(2)の出力電圧に応じ、前記電力検出器(2)の出力電圧が上昇すると前記制御定数を増加させ、前記電力検出器(2)の出力電圧が下降すると前記制御定数を低下させるように、前記制御定数を調節する制御定数調節回路(91)と
を有することを特徴とする利得調整装置。 - 前記パケット信号は、プリアンブルを有するものであり、前記所定時間は、前記プリアンブルの受信時間より短く、かつ前記可変利得増幅器(1)の出力電力が目標値に収束するよりも長い時間であることを特徴とする請求項1、3、4、6のいずれか1つに記載の利得調整装置。
- 前記プリアンブルは、利得調整用のプリアンブル部を有し、前記所定時間は、前記利得調整用のプリアンブル部の受信時間より短い時間であることを特徴とする請求項8に記載の利得調整装置。
- 制御電圧に応じた利得で、入力信号を増幅する可変利得増幅器(1)と、
前記可変利得増幅器(1)の入力電力または出力電力に応じた電圧を出力する電力検出器(2)と、
前記電力検出器(2)の出力電圧に基づき、前記可変利得増幅器(1)の出力電力を目標値に制御するための制御電圧を出力する制御回路(34)と、
前記制御回路(34)からの制御電圧に基づいて、前記可変利得増幅器(1)の出力電力を安定化させるように前記可変利得増幅器(1)の出力電力を補正する回路手段(10、11、12、13)と
を有することを特徴とする利得調整装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000102656A JP4178712B2 (ja) | 2000-04-04 | 2000-04-04 | 利得調整装置 |
US09/826,450 US6621345B2 (en) | 2000-04-04 | 2001-04-04 | Gain control device for packet signal receiver |
US10/619,230 US7076223B2 (en) | 2000-04-04 | 2003-07-14 | Gain control device for packet signal receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000102656A JP4178712B2 (ja) | 2000-04-04 | 2000-04-04 | 利得調整装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001292189A JP2001292189A (ja) | 2001-10-19 |
JP4178712B2 true JP4178712B2 (ja) | 2008-11-12 |
Family
ID=18616499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000102656A Expired - Fee Related JP4178712B2 (ja) | 2000-04-04 | 2000-04-04 | 利得調整装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6621345B2 (ja) |
JP (1) | JP4178712B2 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4178712B2 (ja) * | 2000-04-04 | 2008-11-12 | 株式会社デンソー | 利得調整装置 |
ATE311037T1 (de) * | 2000-07-12 | 2005-12-15 | Motorola Inc | Automatische verstärkungsregelschleife mit kurzer ansprechzeit für schmalbandige systeme |
EP1317107B1 (en) * | 2001-11-30 | 2005-08-03 | Freescale Semiconductor, Inc. | Power amplifier transient compensation in OFDM systems |
US8094591B1 (en) * | 2002-03-19 | 2012-01-10 | Good Technology, Inc. | Data carrier detector for a packet-switched communication network |
CN1650517A (zh) * | 2002-08-20 | 2005-08-03 | 三菱电机株式会社 | 增益控制方法和装置及具备该装置的接收机和便携式电话机 |
US7006824B1 (en) | 2002-09-10 | 2006-02-28 | Marvell International Ltd. | Frame/packet-based calibration for wireless transceivers |
US7215933B1 (en) * | 2002-09-24 | 2007-05-08 | Marvell International Ltd. | Local transmitter output power control system for wireless applications |
KR100689400B1 (ko) * | 2002-10-24 | 2007-03-08 | 삼성전자주식회사 | 자동 이득의 이득 보상 제어 장치 및 방법 |
US6983135B1 (en) | 2002-11-11 | 2006-01-03 | Marvell International, Ltd. | Mixer gain calibration method and apparatus |
US7260377B2 (en) * | 2002-12-02 | 2007-08-21 | Broadcom Corporation | Variable-gain low noise amplifier for digital terrestrial applications |
US7471941B2 (en) * | 2002-12-02 | 2008-12-30 | Broadcom Corporation | Amplifier assembly including variable gain amplifier, parallel programmable amplifiers, and AGC |
US6798286B2 (en) * | 2002-12-02 | 2004-09-28 | Broadcom Corporation | Gain control methods and systems in an amplifier assembly |
US8437720B2 (en) | 2002-12-02 | 2013-05-07 | Broadcom Corporation | Variable-gain low noise amplifier for digital terrestrial applications |
US7539423B2 (en) * | 2003-01-10 | 2009-05-26 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Loss of signal detection and programmable behavior after error detection |
US7761067B1 (en) * | 2003-05-15 | 2010-07-20 | Marvell International Ltd. | Iterative filter circuit calibration |
US7805115B1 (en) * | 2003-06-02 | 2010-09-28 | Analog Devices, Inc. | Variable filter systems and methods for enhanced data rate communication systems |
US7161416B2 (en) * | 2004-07-20 | 2007-01-09 | Bae Systems Information And Electronic Systems Integration Inc. | Programmable filter |
US7205841B2 (en) * | 2005-04-22 | 2007-04-17 | Broadcom Corporation | Automatic gain control with three states of operation |
KR100739102B1 (ko) | 2005-12-09 | 2007-07-13 | 삼성전자주식회사 | 다이나믹 레인지가 큰 자동이득조정장치 및 그 방법 |
JP2008085570A (ja) | 2006-09-27 | 2008-04-10 | Matsushita Electric Ind Co Ltd | 無線受信装置及び半導体集積回路 |
US8175562B2 (en) * | 2006-10-27 | 2012-05-08 | Agere Systems Inc. | Automatic gain control for enhanced bit error rate performance |
US8238868B2 (en) * | 2007-05-31 | 2012-08-07 | Renesas Electronics Corporation | Dynamic voltage scaling for packet-based data communication systems |
JP4911088B2 (ja) * | 2008-03-21 | 2012-04-04 | 富士通株式会社 | 無線通信装置および無線通信方法 |
US8401129B2 (en) * | 2009-11-19 | 2013-03-19 | Techwell Llc | Digital automatic gain control |
DE102011081245A1 (de) | 2011-03-31 | 2012-10-04 | Rohde & Schwarz Gmbh & Co. Kg | Vorrichtung und Verfahren zum Fixieren eines Verstärkungs- bzw. Dämpfungsfaktors |
JP2015149609A (ja) * | 2014-02-06 | 2015-08-20 | 株式会社東芝 | 受信装置及び受信方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60145713A (ja) * | 1984-01-10 | 1985-08-01 | Fujitsu Ltd | 自動利得制御方式 |
US4928307A (en) * | 1989-03-02 | 1990-05-22 | Acs Communications | Time dependent, variable amplitude threshold output circuit for frequency variant and frequency invariant signal discrimination |
US5172071A (en) * | 1992-02-05 | 1992-12-15 | Novatel Communications Ltd. | Linearized output control of a nonlinear amplifier |
US5381115A (en) * | 1993-08-30 | 1995-01-10 | Hughes Aircraft Company | Method and apparatus for regulating output power of signal amplifier |
US5371473A (en) * | 1993-09-10 | 1994-12-06 | Hughes Aircraft Company | Thermally stable ALC for pulsed output amplifier |
JP3192047B2 (ja) * | 1994-06-03 | 2001-07-23 | キヤノン株式会社 | スペクトラム拡散受信機 |
AUPM900594A0 (en) * | 1994-10-24 | 1994-11-17 | Cochlear Pty. Limited | Automatic sensitivity control |
JPH08316756A (ja) * | 1995-05-22 | 1996-11-29 | Saitama Nippon Denki Kk | 送信出力制御方式 |
US5642075A (en) * | 1995-12-21 | 1997-06-24 | Itt Corporation | Sampled data automatic gain control |
JPH09307601A (ja) | 1996-05-10 | 1997-11-28 | Kokusai Electric Co Ltd | 自動電力制御装置 |
US6173160B1 (en) * | 1996-11-18 | 2001-01-09 | Nokia Mobile Phones Limited | Mobile station having drift-free pulsed power detection method and apparatus |
JPH11123629A (ja) | 1997-10-23 | 1999-05-11 | Takeda Kikai:Kk | 工作機械におけるワーク移送装置 |
JP3388339B2 (ja) | 1997-10-27 | 2003-03-17 | 日本電気エンジニアリング株式会社 | 自動利得制御方式 |
US6212244B1 (en) * | 1998-01-09 | 2001-04-03 | Golden Bridge Technology, Inc. | Fast response automatic gain control |
JP2001230644A (ja) * | 2000-02-18 | 2001-08-24 | Matsushita Electric Ind Co Ltd | 自動利得制御装置及び方法、並びに自動利得制御機能を備える無線通信装置 |
JP4178712B2 (ja) * | 2000-04-04 | 2008-11-12 | 株式会社デンソー | 利得調整装置 |
-
2000
- 2000-04-04 JP JP2000102656A patent/JP4178712B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-04 US US09/826,450 patent/US6621345B2/en not_active Expired - Lifetime
-
2003
- 2003-07-14 US US10/619,230 patent/US7076223B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6621345B2 (en) | 2003-09-16 |
US7076223B2 (en) | 2006-07-11 |
US20040014439A1 (en) | 2004-01-22 |
JP2001292189A (ja) | 2001-10-19 |
US20010028275A1 (en) | 2001-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4178712B2 (ja) | 利得調整装置 | |
US6847261B2 (en) | Automatic gain control method and device | |
US7944196B2 (en) | RF detector with crest factor measurement | |
JP2012514943A5 (ja) | ||
JPH1084237A (ja) | 受信自動利得制御方法及びシステム | |
TWI539741B (zh) | 具有伺服控制迴路之對數均方功率檢測器 | |
KR20020016810A (ko) | 이득 제어 장치와 이득 제어 방법, 통신 단말 장치 및 기지국 장치 | |
US6999012B2 (en) | Temperature compensation device for automatic gain control loop | |
EP1439636A1 (en) | Automatic gain control method | |
JP5146404B2 (ja) | 歪補償装置 | |
CN112188607B (zh) | 一种基于pid控制器的数字自动增益控制系统及方法 | |
KR20020090562A (ko) | 직교 주파수 분할 다중화 신호의 자동 이득 조정 장치 및그 장치를 이용한 자동이득 조정방법 | |
CN109639250A (zh) | 一种数字自动增益控制方法及系统 | |
JP2002517931A (ja) | 利得制御回路およびパイロット信号を用いる可変増幅器の利得制御を与える方法 | |
JPH08293748A (ja) | 自動利得制御装置及び移動端末機及び自動利得制御方法 | |
SE521838C2 (sv) | Metod och anordning för automatisk förstärkningsreglering | |
EP0777324A2 (en) | Automatic gain control | |
JP2004134917A (ja) | 自動利得制御装置、無線受信装置及び自動利得制御方法 | |
KR20050063624A (ko) | 직교 주파수 분할 다중화 시스템의 자동 이득 조정 장치및 방법 | |
KR20030048969A (ko) | 기지국 송신기의 자동 이득 조절 회로 및 방법 | |
KR101509498B1 (ko) | 2 - 스텝 아날로그 디지털 혼합 자동 이득 제어장치 및 이를 이용한 자동 이득 제어방법 | |
CN110858769B (zh) | 接收器电路 | |
KR960014672B1 (ko) | 마이크로 프로세서를 이용한 광대역 자동이득 조정장치 | |
JP2001211125A (ja) | 検波回路 | |
JPH1041770A (ja) | 増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |