JP2001292189A - 利得調整装置 - Google Patents
利得調整装置Info
- Publication number
- JP2001292189A JP2001292189A JP2000102656A JP2000102656A JP2001292189A JP 2001292189 A JP2001292189 A JP 2001292189A JP 2000102656 A JP2000102656 A JP 2000102656A JP 2000102656 A JP2000102656 A JP 2000102656A JP 2001292189 A JP2001292189 A JP 2001292189A
- Authority
- JP
- Japan
- Prior art keywords
- output
- control
- circuit
- voltage
- gain amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3078—Circuits generating control signals for digitally modulated signals
Abstract
(57)【要約】
【課題】 パケット信号を受信したときに高速で利得制
御を行い、その後、信号波を乱すことなく安定した電力
での出力を行う。 【解決手段】 可変利得増幅器１の出力電力を検出する
電力検出器２と、電力検出器２の出力電圧に基づいて制
御電圧を出力する制御回路３と、電力検出器２の出力電
圧によりパケット信号を検出するパケット検出回路４
と、パケット検出回路４からパケット検出信号が出力さ
れてから所定時間経過後にタイミング信号を出力するタ
イミング生成回路５と、タイミング信号により制御電圧
をサンプルホールドするサンプルホールド回路６と、タ
イミング生成回路５からタイミング信号が出力されるま
では制御回路３からの制御電圧を可変利得増幅器１に供
給し、タイミング信号が出力されると、サンプルホール
ド回路６でホールドされた制御電圧を可変利得増幅器１
に供給するスイッチ回路７とを有する。
御を行い、その後、信号波を乱すことなく安定した電力
での出力を行う。 【解決手段】 可変利得増幅器１の出力電力を検出する
電力検出器２と、電力検出器２の出力電圧に基づいて制
御電圧を出力する制御回路３と、電力検出器２の出力電
圧によりパケット信号を検出するパケット検出回路４
と、パケット検出回路４からパケット検出信号が出力さ
れてから所定時間経過後にタイミング信号を出力するタ
イミング生成回路５と、タイミング信号により制御電圧
をサンプルホールドするサンプルホールド回路６と、タ
イミング生成回路５からタイミング信号が出力されるま
では制御回路３からの制御電圧を可変利得増幅器１に供
給し、タイミング信号が出力されると、サンプルホール
ド回路６でホールドされた制御電圧を可変利得増幅器１
に供給するスイッチ回路７とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、受信信号に対して
利得調整を行う利得調整装置に関し、特にパケット信号
の受信に対して好適なるものである。
利得調整を行う利得調整装置に関し、特にパケット信号
の受信に対して好適なるものである。
【０００２】
【従来の技術および発明が解決しようとする課題】コン
ピュータネットワークの整合性をとるため、タイムスロ
ットによる通信（予め信号の送受信のタイミングが決ま
っている通信）にかわり、パケットによる通信（ランダ
ムなタイミングで突然信号がやってくる通信）が検討さ
れている。
ピュータネットワークの整合性をとるため、タイムスロ
ットによる通信（予め信号の送受信のタイミングが決ま
っている通信）にかわり、パケットによる通信（ランダ
ムなタイミングで突然信号がやってくる通信）が検討さ
れている。
【０００３】また、伝送速度を上げるために、ＱＡＭや
ＯＦＤＭのような振幅変動の激しい通信方式が注目され
ている。
ＯＦＤＭのような振幅変動の激しい通信方式が注目され
ている。
【０００４】ディジタル受信機では、信号はＡ／Ｄ変換
器によりサンプリングする。良好に信号をとるために
は、Ａ／Ｄ変換器のダイナミックレンジを十分に活用す
ることが望ましい。
器によりサンプリングする。良好に信号をとるために
は、Ａ／Ｄ変換器のダイナミックレンジを十分に活用す
ることが望ましい。
【０００５】一方、特に移動体通信では、端末間の距離
に応じて受信電力が大きく変わるため、上記したダイナ
ミックレンジを活用するには、Ａ／Ｄ変換器の入口で、
受信電力によらず一定電力に制御できる利得調整装置が
必要である。
に応じて受信電力が大きく変わるため、上記したダイナ
ミックレンジを活用するには、Ａ／Ｄ変換器の入口で、
受信電力によらず一定電力に制御できる利得調整装置が
必要である。
【０００６】パケット通信に対応させるためには、いつ
受信するかわからないパケット信号を検出し、直ちに一
定電力に利得制御できる高速の制御が必要である。ま
た、振幅変動の激しい方式の信号を利得制御する場合に
は、信号の振幅変動に追従すると、信号波を乱してしま
うため、制御をある程度低速にする必要がある。
受信するかわからないパケット信号を検出し、直ちに一
定電力に利得制御できる高速の制御が必要である。ま
た、振幅変動の激しい方式の信号を利得制御する場合に
は、信号の振幅変動に追従すると、信号波を乱してしま
うため、制御をある程度低速にする必要がある。
【０００７】特開平９−３０７６０１号公報には、ＱＡ
Ｍの送信波を利得制御する場合に、送信波の包絡線検波
成分（電力に比例した電圧値）を、サンプルホールド
し、積分して利得制御するものが記載されている。ま
た、このものでは、送信を開始した直後は、上記サンプ
ルホールドの周期を短くし、等価的に制御速度を高速に
し、しばらくした後にサンプルホールドの周期を粗くし
て、制御速度を低速にする技術が記載されている。
Ｍの送信波を利得制御する場合に、送信波の包絡線検波
成分（電力に比例した電圧値）を、サンプルホールド
し、積分して利得制御するものが記載されている。ま
た、このものでは、送信を開始した直後は、上記サンプ
ルホールドの周期を短くし、等価的に制御速度を高速に
し、しばらくした後にサンプルホールドの周期を粗くし
て、制御速度を低速にする技術が記載されている。
【０００８】この公報に記載された技術は、送信波に限
定されている。送信波でなら自分が送信するタイミング
を知っているため、制御が容易である。これをそのまま
受信に利用しようとしても、特にパケット通信の場合、
いつ信号が受信されるかが不明であるため、そのままで
は適用できない。また、一旦、サンプルホールドして階
段状の波形にしてから、積分回路を通すことにより制御
信号を生成しているため、連続波を積分する場合に比
べ、量子化誤差が発生し、制御の精度が下がるという問
題がある。
定されている。送信波でなら自分が送信するタイミング
を知っているため、制御が容易である。これをそのまま
受信に利用しようとしても、特にパケット通信の場合、
いつ信号が受信されるかが不明であるため、そのままで
は適用できない。また、一旦、サンプルホールドして階
段状の波形にしてから、積分回路を通すことにより制御
信号を生成しているため、連続波を積分する場合に比
べ、量子化誤差が発生し、制御の精度が下がるという問
題がある。
【０００９】本発明は上記問題に鑑みたもので、パケッ
ト通信を行う受信機において、パケット信号を受信した
ときに高速で利得制御でき、その後、信号波を乱すこと
なく安定した電力での出力を行うことができる。
ト通信を行う受信機において、パケット信号を受信した
ときに高速で利得制御でき、その後、信号波を乱すこと
なく安定した電力での出力を行うことができる。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、制御電圧に応じた利得
で、入力信号を増幅する可変利得増幅器（１）と、可変
利得増幅器（１）の入力電力または出力電力に応じた電
圧を出力する電力検出器（２）と、電力検出器（２）の
出力電圧に基づき、可変利得増幅器（１）の出力電力を
目標値に制御するための制御電圧を出力する制御回路
（３）と、電力検出器（２）の出力電圧によりパケット
信号を検出してパケット検出信号を出力するパケット検
出回路（４）と、パケット検出回路（４）からパケット
検出信号が出力されてから所定時間経過後にタイミング
信号を出力するタイミング生成回路（５）と、タイミン
グ生成回路（５）から出力されたタイミング信号によ
り、制御回路（３）から出力された制御電圧をサンプル
ホールドするサンプルホールド回路（６）と、タイミン
グ生成回路（５）からタイミング信号が出力されるまで
は制御回路（３）からの制御電圧を可変利得増幅器
（１）に供給し、タイミング信号が出力されると、サン
プルホールド回路（６）でホールドされた制御電圧を可
変利得増幅器（１）に供給するスイッチ回路（７）とを
有することを特徴としている。
め、請求項１に記載の発明では、制御電圧に応じた利得
で、入力信号を増幅する可変利得増幅器（１）と、可変
利得増幅器（１）の入力電力または出力電力に応じた電
圧を出力する電力検出器（２）と、電力検出器（２）の
出力電圧に基づき、可変利得増幅器（１）の出力電力を
目標値に制御するための制御電圧を出力する制御回路
（３）と、電力検出器（２）の出力電圧によりパケット
信号を検出してパケット検出信号を出力するパケット検
出回路（４）と、パケット検出回路（４）からパケット
検出信号が出力されてから所定時間経過後にタイミング
信号を出力するタイミング生成回路（５）と、タイミン
グ生成回路（５）から出力されたタイミング信号によ
り、制御回路（３）から出力された制御電圧をサンプル
ホールドするサンプルホールド回路（６）と、タイミン
グ生成回路（５）からタイミング信号が出力されるまで
は制御回路（３）からの制御電圧を可変利得増幅器
（１）に供給し、タイミング信号が出力されると、サン
プルホールド回路（６）でホールドされた制御電圧を可
変利得増幅器（１）に供給するスイッチ回路（７）とを
有することを特徴としている。
【００１１】この発明によれば、パケット信号を検出す
ると、高速の利得制御で直ちに安定した電力に移行さ
せ、その後、固定した利得とすることで、信号波を乱す
ことなく安定した電力での出力を行うことができる。
ると、高速の利得制御で直ちに安定した電力に移行さ
せ、その後、固定した利得とすることで、信号波を乱す
ことなく安定した電力での出力を行うことができる。
【００１２】請求項２に記載の発明では、制御電圧に応
じた利得で、入力信号を増幅する可変利得増幅器（１）
と、可変利得増幅器（１）の出力電力に応じた電圧を出
力する電力検出器（２）と、電力検出器（２）の出力電
圧に基づき、可変利得増幅器（１）の出力電力を目標値
に制御するための制御電圧を出力する制御回路（３）
と、電力検出器（２）の出力電圧によりパケット信号を
検出してパケット検出信号を出力するパケット検出回路
（４）と、電力検出器（２）の出力電圧が所定の閾値を
超え、その後収束状態になっていることを検出して収束
検出信号を出力する収束検出回路（８）と、パケット検
出回路（４）からパケット検出信号が出力され、かつ収
束検出回路（８）から収束検出信号が出力されたときに
タイミング信号を出力するタイミング生成回路（５１）
と、タイミング生成回路（５１）から出力されたタイミ
ング信号により、制御回路（３）から出力された制御電
圧をサンプルホールドするサンプルホールド回路（６）
と、タイミング生成回路（５１）からタイミング信号が
出力されるまでは制御回路（３）からの制御電圧を可変
利得増幅器（１）に供給し、タイミング信号が出力され
ると、サンプルホールド回路（６）でホールドされた制
御電圧を可変利得増幅器（１）に供給するスイッチ回路
（７）とを有することを特徴としている。
じた利得で、入力信号を増幅する可変利得増幅器（１）
と、可変利得増幅器（１）の出力電力に応じた電圧を出
力する電力検出器（２）と、電力検出器（２）の出力電
圧に基づき、可変利得増幅器（１）の出力電力を目標値
に制御するための制御電圧を出力する制御回路（３）
と、電力検出器（２）の出力電圧によりパケット信号を
検出してパケット検出信号を出力するパケット検出回路
（４）と、電力検出器（２）の出力電圧が所定の閾値を
超え、その後収束状態になっていることを検出して収束
検出信号を出力する収束検出回路（８）と、パケット検
出回路（４）からパケット検出信号が出力され、かつ収
束検出回路（８）から収束検出信号が出力されたときに
タイミング信号を出力するタイミング生成回路（５１）
と、タイミング生成回路（５１）から出力されたタイミ
ング信号により、制御回路（３）から出力された制御電
圧をサンプルホールドするサンプルホールド回路（６）
と、タイミング生成回路（５１）からタイミング信号が
出力されるまでは制御回路（３）からの制御電圧を可変
利得増幅器（１）に供給し、タイミング信号が出力され
ると、サンプルホールド回路（６）でホールドされた制
御電圧を可変利得増幅器（１）に供給するスイッチ回路
（７）とを有することを特徴としている。
【００１３】この発明によっても、請求項１と同様、パ
ケット信号を検出すると、高速の利得制御で直ちに安定
した電力に移行させ、その後、固定した利得とすること
で、信号波を乱すことなく安定した電力での出力を行う
ことができる。
ケット信号を検出すると、高速の利得制御で直ちに安定
した電力に移行させ、その後、固定した利得とすること
で、信号波を乱すことなく安定した電力での出力を行う
ことができる。
【００１４】請求項３に記載の発明では、制御電圧に応
じた利得で、入力信号を増幅する可変利得増幅器（１）
と、可変利得増幅器（１）の入力電力または出力電力に
応じた電圧を出力する電力検出器（２）と、電力検出器
（２）の出力電圧に基づき、可変利得増幅器（１）の出
力電力を高速で目標値に制御するための第１の制御電圧
を出力する第１の制御回路（３１）と、電力検出器
（２）の出力電圧に基づき、可変利得増幅器（１）の出
力電力を低速で目標値に制御するための第２の制御電圧
を出力する第２の制御回路（３２）と、電力検出器
（２）の出力電圧によりパケット信号を検出してパケッ
ト検出信号を出力するパケット検出回路（４）と、パケ
ット検出回路（４）からパケット検出信号が出力されて
から所定時間が経過するまでは、第１の制御回路（３
１）からの第１の制御電圧を可変利得増幅器（１）に供
給し、所定時間が経過すると、第２の制御回路（３２）
からの第２の制御電圧を可変利得増幅器（１）に供給す
る回路手段（５、７）とを有することを特徴としてい
る。
じた利得で、入力信号を増幅する可変利得増幅器（１）
と、可変利得増幅器（１）の入力電力または出力電力に
応じた電圧を出力する電力検出器（２）と、電力検出器
（２）の出力電圧に基づき、可変利得増幅器（１）の出
力電力を高速で目標値に制御するための第１の制御電圧
を出力する第１の制御回路（３１）と、電力検出器
（２）の出力電圧に基づき、可変利得増幅器（１）の出
力電力を低速で目標値に制御するための第２の制御電圧
を出力する第２の制御回路（３２）と、電力検出器
（２）の出力電圧によりパケット信号を検出してパケッ
ト検出信号を出力するパケット検出回路（４）と、パケ
ット検出回路（４）からパケット検出信号が出力されて
から所定時間が経過するまでは、第１の制御回路（３
１）からの第１の制御電圧を可変利得増幅器（１）に供
給し、所定時間が経過すると、第２の制御回路（３２）
からの第２の制御電圧を可変利得増幅器（１）に供給す
る回路手段（５、７）とを有することを特徴としてい
る。
【００１５】この発明によれば、パケット信号を検出し
てから所定時間が経過するまでは高速制御モードとして
利得調整を行い、所定時間が経過すると低速制御モード
として利得調整を行っているから、パケット信号を検出
すると高速の利得制御で直ちに安定した電力に移行さ
せ、その後、低速の利得制御とすることで、信号波を乱
すことなく安定した電力での出力を行うことができる。
てから所定時間が経過するまでは高速制御モードとして
利得調整を行い、所定時間が経過すると低速制御モード
として利得調整を行っているから、パケット信号を検出
すると高速の利得制御で直ちに安定した電力に移行さ
せ、その後、低速の利得制御とすることで、信号波を乱
すことなく安定した電力での出力を行うことができる。
【００１６】この請求項３に記載の回路手段（５、７）
としては、請求項４に記載の発明のように、パケット検
出回路（４）からパケット検出信号が出力されてから所
定時間経過後にタイミング信号を出力するタイミング生
成回路（５）と、タイミング生成回路（５）からタイミ
ング信号が出力されるまでは第１の制御回路（３１）か
らの第１の制御電圧を可変利得増幅器（１）に供給し、
タイミング信号が出力されると、第２の制御回路（３
２）からの第２の制御電圧を可変利得増幅器（１）に供
給するスイッチ回路（７）とを有するものとすることが
できる。
としては、請求項４に記載の発明のように、パケット検
出回路（４）からパケット検出信号が出力されてから所
定時間経過後にタイミング信号を出力するタイミング生
成回路（５）と、タイミング生成回路（５）からタイミ
ング信号が出力されるまでは第１の制御回路（３１）か
らの第１の制御電圧を可変利得増幅器（１）に供給し、
タイミング信号が出力されると、第２の制御回路（３
２）からの第２の制御電圧を可変利得増幅器（１）に供
給するスイッチ回路（７）とを有するものとすることが
できる。
【００１７】請求項５に記載の発明では、制御電圧に応
じた利得で、入力信号を増幅する可変利得増幅器（１）
と、可変利得増幅器（１）の出力電力に応じた電圧を出
力する電力検出器（２）と、電力検出器（２）の出力電
圧に基づき、可変利得増幅器（１）の出力電力を高速で
目標値に制御するための制御電圧を出力する第１の制御
回路（３１）と、電力検出器（２）の出力電圧に基づ
き、可変利得増幅器（１）の出力電力を低速で目標値に
制御するための制御電圧を出力する第２の制御回路（３
２）と、電力検出器（２）の出力電圧によりパケット信
号を検出してパケット検出信号を出力するパケット検出
回路（４）と、電力検出器（２）の出力電圧が所定の閾
値を超え、その後収束状態になっているを検出して収束
検出信号を出力する収束検出回路（８）と、パケット検
出回路（４）からパケット検出信号が出力され、かつ収
束検出信号が出力されたときにタイミング信号を出力す
るタイミング生成回路（５１）と、タイミング生成回路
（５１）からタイミング信号が出力されるまでは第１の
制御回路（３１）からの第１の制御電圧を可変利得増幅
器（１）に供給し、タイミング信号が出力されると、第
２の制御回路（３２）からの第２の制御電圧を可変利得
増幅器（１）に供給するスイッチ回路（７）とを有する
ことを特徴としている。
じた利得で、入力信号を増幅する可変利得増幅器（１）
と、可変利得増幅器（１）の出力電力に応じた電圧を出
力する電力検出器（２）と、電力検出器（２）の出力電
圧に基づき、可変利得増幅器（１）の出力電力を高速で
目標値に制御するための制御電圧を出力する第１の制御
回路（３１）と、電力検出器（２）の出力電圧に基づ
き、可変利得増幅器（１）の出力電力を低速で目標値に
制御するための制御電圧を出力する第２の制御回路（３
２）と、電力検出器（２）の出力電圧によりパケット信
号を検出してパケット検出信号を出力するパケット検出
回路（４）と、電力検出器（２）の出力電圧が所定の閾
値を超え、その後収束状態になっているを検出して収束
検出信号を出力する収束検出回路（８）と、パケット検
出回路（４）からパケット検出信号が出力され、かつ収
束検出信号が出力されたときにタイミング信号を出力す
るタイミング生成回路（５１）と、タイミング生成回路
（５１）からタイミング信号が出力されるまでは第１の
制御回路（３１）からの第１の制御電圧を可変利得増幅
器（１）に供給し、タイミング信号が出力されると、第
２の制御回路（３２）からの第２の制御電圧を可変利得
増幅器（１）に供給するスイッチ回路（７）とを有する
ことを特徴としている。
【００１８】この発明においても、請求項３に記載の発
明と同様、パケット信号を検出すると高速の利得制御で
直ちに安定した電力に移行させ、その後、低速の利得制
御とすることで、信号波を乱すことなく安定した電力で
の出力を行うことができる。
明と同様、パケット信号を検出すると高速の利得制御で
直ちに安定した電力に移行させ、その後、低速の利得制
御とすることで、信号波を乱すことなく安定した電力で
の出力を行うことができる。
【００１９】請求項６に記載の発明では、制御電圧に応
じた利得で、入力信号を増幅する可変利得増幅器（１）
と、可変利得増幅器（１）の入力電力または出力電力に
応じた電圧を出力する電力検出器（２）と、電力検出器
（２）の出力電圧に基づき、可変利得増幅器（１）の出
力電力を制御定数に応じた速度で目標値に制御するため
の制御電圧を出力する制御回路（３３）と、電力検出器
（２）の出力電圧によりパケット信号を検出してパケッ
ト検出信号を出力するパケット検出回路（４）と、パケ
ット検出回路（４）からパケット検出信号が出力されて
から所定時間が経過するまでは制御定数を大きな値に調
節し、所定時間が経過後は、制御定数を小さな値に調節
する制御定数調節回路（９）とを有することを特徴とし
ている。
じた利得で、入力信号を増幅する可変利得増幅器（１）
と、可変利得増幅器（１）の入力電力または出力電力に
応じた電圧を出力する電力検出器（２）と、電力検出器
（２）の出力電圧に基づき、可変利得増幅器（１）の出
力電力を制御定数に応じた速度で目標値に制御するため
の制御電圧を出力する制御回路（３３）と、電力検出器
（２）の出力電圧によりパケット信号を検出してパケッ
ト検出信号を出力するパケット検出回路（４）と、パケ
ット検出回路（４）からパケット検出信号が出力されて
から所定時間が経過するまでは制御定数を大きな値に調
節し、所定時間が経過後は、制御定数を小さな値に調節
する制御定数調節回路（９）とを有することを特徴とし
ている。
【００２０】この発明によれば、パケット信号を検出し
てから所定時間が経過するまでは大きな制御定数で高速
に利得調整を行い、所定時間が経過すると制御定数を低
下させて低速で利得調整を行っているから、パケット信
号を検出すると高速の利得制御で直ちに安定した電力に
移行させ、その後、低速の利得制御とすることで、信号
波を乱すことなく安定した電力での出力を行うことがで
きる。
てから所定時間が経過するまでは大きな制御定数で高速
に利得調整を行い、所定時間が経過すると制御定数を低
下させて低速で利得調整を行っているから、パケット信
号を検出すると高速の利得制御で直ちに安定した電力に
移行させ、その後、低速の利得制御とすることで、信号
波を乱すことなく安定した電力での出力を行うことがで
きる。
【００２１】請求項７に記載の発明では、制御電圧に応
じた利得で、入力信号を増幅する可変利得増幅器（１）
と、可変利得増幅器（１）の出力電力に応じた電圧を出
力する電力検出器（２）と、電力検出器（２）の出力電
圧に基づき、可変利得増幅器（１）の出力電力を制御定
数に応じた速度で目標値に制御するための制御電圧を出
力する制御回路（３３）と、電力検出器（２）の出力電
圧に応じ、電力検出器（２）の出力電圧が上昇すると制
御定数を増加させ、電力検出器（２）の出力電圧が下降
すると制御定数を低下させるように、制御定数を調節す
る制御定数調節回路（９１）とを有することを特徴とし
ている。
じた利得で、入力信号を増幅する可変利得増幅器（１）
と、可変利得増幅器（１）の出力電力に応じた電圧を出
力する電力検出器（２）と、電力検出器（２）の出力電
圧に基づき、可変利得増幅器（１）の出力電力を制御定
数に応じた速度で目標値に制御するための制御電圧を出
力する制御回路（３３）と、電力検出器（２）の出力電
圧に応じ、電力検出器（２）の出力電圧が上昇すると制
御定数を増加させ、電力検出器（２）の出力電圧が下降
すると制御定数を低下させるように、制御定数を調節す
る制御定数調節回路（９１）とを有することを特徴とし
ている。
【００２２】この発明によれば、パケット信号の受信に
より可変利得増幅器（１）の出力電力がオーバーシュー
トしてもそれに追従して高速の利得制御を行うため直ち
に安定した電力に移行させることができ、その後、可変
利得増幅器（１）の出力電力の変化の収束に応じて低速
で利得制御を行うため、信号波を乱すことなく安定した
電力での出力を行うことができる。
より可変利得増幅器（１）の出力電力がオーバーシュー
トしてもそれに追従して高速の利得制御を行うため直ち
に安定した電力に移行させることができ、その後、可変
利得増幅器（１）の出力電力の変化の収束に応じて低速
で利得制御を行うため、信号波を乱すことなく安定した
電力での出力を行うことができる。
【００２３】請求項１、３、４、６に記載の所定時間と
しては、請求項８に記載の発明のように、プリアンブル
の受信時間より短く、かつ可変利得増幅器（１）の出力
電力が目標値に収束するよりも長い時間であるのが好ま
しい。この場合、請求項９に記載の発明のように、その
所定時間は、得調整用のプリアンブル部の受信時間より
短い時間であるのが好ましい。
しては、請求項８に記載の発明のように、プリアンブル
の受信時間より短く、かつ可変利得増幅器（１）の出力
電力が目標値に収束するよりも長い時間であるのが好ま
しい。この場合、請求項９に記載の発明のように、その
所定時間は、得調整用のプリアンブル部の受信時間より
短い時間であるのが好ましい。
【００２４】請求項１０に記載の発明では、制御電圧に
応じた利得で、入力信号を増幅する可変利得増幅器
（１）と、可変利得増幅器（１）の入力電力または出力
電力に応じた電圧を出力する電力検出器（２）と、電力
検出器（２）の出力電圧に基づき、可変利得増幅器
（１）の出力電力を目標値に制御するための制御電圧を
出力する制御回路（３４）と、制御回路（３４）からの
制御電圧に基づいて、可変利得増幅器（１）の出力電力
を安定化させるように可変利得増幅器（１）の出力電力
を補正する回路手段（１０、１１、１２、１３）とを有
することを特徴としている。
応じた利得で、入力信号を増幅する可変利得増幅器
（１）と、可変利得増幅器（１）の入力電力または出力
電力に応じた電圧を出力する電力検出器（２）と、電力
検出器（２）の出力電圧に基づき、可変利得増幅器
（１）の出力電力を目標値に制御するための制御電圧を
出力する制御回路（３４）と、制御回路（３４）からの
制御電圧に基づいて、可変利得増幅器（１）の出力電力
を安定化させるように可変利得増幅器（１）の出力電力
を補正する回路手段（１０、１１、１２、１３）とを有
することを特徴としている。
【００２５】この発明によれば、パケット信号の受信に
対し信号波を制御電圧で補正することによって、安定し
た信号波を得ることができる。
対し信号波を制御電圧で補正することによって、安定し
た信号波を得ることができる。
【００２６】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
する実施形態に記載の具体的手段との対応関係を示すも
のである。
【００２７】
【発明の実施の形態】（第１実施形態）図１に、本発明
の第１実施形態に係る利得調整装置の構成を示す。この
利得調整装置は、移動体通信における受信機に備えら
れ、ＱＡＭやＯＦＤＭのような振幅変動の激しい通信方
式で送信された信号を、例えばミキサでＩＦ信号にし、
そのＩＦ信号の利得を調整する装置として用いられる。
この利得調整装置で利得調整された出力電圧は、図示し
ないＡ／Ｄ変換器を介して例えばベクトル復調器に入力
される。なお、この利得調整装置の前段と、後段に接続
されるものは、上記したミキサ、ベクトル復調器以外の
ものでも可能であり、例えば前段を復調器、後段をディ
ジタル復調器とすることもできる。
の第１実施形態に係る利得調整装置の構成を示す。この
利得調整装置は、移動体通信における受信機に備えら
れ、ＱＡＭやＯＦＤＭのような振幅変動の激しい通信方
式で送信された信号を、例えばミキサでＩＦ信号にし、
そのＩＦ信号の利得を調整する装置として用いられる。
この利得調整装置で利得調整された出力電圧は、図示し
ないＡ／Ｄ変換器を介して例えばベクトル復調器に入力
される。なお、この利得調整装置の前段と、後段に接続
されるものは、上記したミキサ、ベクトル復調器以外の
ものでも可能であり、例えば前段を復調器、後段をディ
ジタル復調器とすることもできる。
【００２８】この利得調整装置は、パケット信号を受信
したときに、パケット信号の利得を調整するに適した構
成となっている。パケット信号は、プリアンブルとデー
タから構成されており、プリアンブルには、利得調整用
のプリアンブル部と周波数制御用のプリアンブル部、タ
イミング調整用のプリアンブル部などから構成され、利
得調整用のプリアンブル部がプリアンブルの先頭に配置
されている。
したときに、パケット信号の利得を調整するに適した構
成となっている。パケット信号は、プリアンブルとデー
タから構成されており、プリアンブルには、利得調整用
のプリアンブル部と周波数制御用のプリアンブル部、タ
イミング調整用のプリアンブル部などから構成され、利
得調整用のプリアンブル部がプリアンブルの先頭に配置
されている。
【００２９】次に、図１に示す利得調整装置の具体的な
構成について説明する。この利得調整装置は、可変利得
増幅器１と、電力検出器２と、制御回路３と、パケット
検出回路４と、タイミング生成回路５と、サンプルホー
ルド回路６と、スイッチ回路７とを有して構成されてい
る。
構成について説明する。この利得調整装置は、可変利得
増幅器１と、電力検出器２と、制御回路３と、パケット
検出回路４と、タイミング生成回路５と、サンプルホー
ルド回路６と、スイッチ回路７とを有して構成されてい
る。
【００３０】可変利得増幅器１は、制御電圧に応じた利
得で、入力信号を増幅する。電力検出器２は、可変利得
増幅器１の出力電力に応じた電圧Ｖｐを出力する。制御
回路３は、電力検出器２の出力電圧Ｖｐを目標電圧と比
較し、可変利得増幅器１の出力電力を目標値に制御する
ための制御電圧Ｖｇを出力する。
得で、入力信号を増幅する。電力検出器２は、可変利得
増幅器１の出力電力に応じた電圧Ｖｐを出力する。制御
回路３は、電力検出器２の出力電圧Ｖｐを目標電圧と比
較し、可変利得増幅器１の出力電力を目標値に制御する
ための制御電圧Ｖｇを出力する。
【００３１】パケット検出回路４は、電力検出器２の出
力電圧Ｖｇを所定の閾値（以下、第１の閾値という）と
比較してパケット信号を検出するもので、電力検出器２
の出力電圧Ｖｇが第１の閾値を超えている間ハイレベル
のパケット検出信号を出力する。タイミング生成回路５
は、時間を計測する回路を有しており、パケット検出回
路４からパケット検出信号が出力されてからの時間を計
測し、所定時間ｔｄが経過するとハイレベルのタイミン
グ信号を出力し、パケット検出回路４からパケット検出
信号が出力されている間、タイミング信号の出力を継続
する。
力電圧Ｖｇを所定の閾値（以下、第１の閾値という）と
比較してパケット信号を検出するもので、電力検出器２
の出力電圧Ｖｇが第１の閾値を超えている間ハイレベル
のパケット検出信号を出力する。タイミング生成回路５
は、時間を計測する回路を有しており、パケット検出回
路４からパケット検出信号が出力されてからの時間を計
測し、所定時間ｔｄが経過するとハイレベルのタイミン
グ信号を出力し、パケット検出回路４からパケット検出
信号が出力されている間、タイミング信号の出力を継続
する。
【００３２】サンプルホールド回路６は、タイミング生
成回路５からタイミング信号が出力されると、制御回路
３から出力された制御電圧Ｖｇをサンプルホールドす
る。スイッチ回路７は、タイミング生成回路５からタイ
ミング信号が出力されるまでは制御回路３からの制御電
圧Ｖｇを可変利得増幅器１に供給し、タイミング信号が
出力されると、サンプルホールド回路６でホールドされ
た制御電圧Ｖｇを可変利得増幅器１に供給するもので、
例えば半導体式のスイッチで構成することができる。
成回路５からタイミング信号が出力されると、制御回路
３から出力された制御電圧Ｖｇをサンプルホールドす
る。スイッチ回路７は、タイミング生成回路５からタイ
ミング信号が出力されるまでは制御回路３からの制御電
圧Ｖｇを可変利得増幅器１に供給し、タイミング信号が
出力されると、サンプルホールド回路６でホールドされ
た制御電圧Ｖｇを可変利得増幅器１に供給するもので、
例えば半導体式のスイッチで構成することができる。
【００３３】次に、上記した構成の作動について説明す
る。図２に、各部信号のタイミングチャートを示す。
（ａ）はこの利得調整装置への入力信号を示し、（ｂ）
はパケット検出回路４の出力信号を示し、（ｃ）はタイ
ミング生成回路５の出力信号を示し、（ｄ）は電圧検出
器２の出力電圧Ｖｐ（可変利得増幅器１の出力電力に相
当）を示す。
る。図２に、各部信号のタイミングチャートを示す。
（ａ）はこの利得調整装置への入力信号を示し、（ｂ）
はパケット検出回路４の出力信号を示し、（ｃ）はタイ
ミング生成回路５の出力信号を示し、（ｄ）は電圧検出
器２の出力電圧Ｖｐ（可変利得増幅器１の出力電力に相
当）を示す。
【００３４】パケット信号が受信されていないときは、
電力電圧器２から出力される電圧Ｖｐは低電圧レベルに
ある。このため、制御回路３は、電力検出器２の出力電
圧Ｖｐに基づき、可変利得増幅器１の出力電力を目標値
に制御するための制御電圧Ｖｇを出力する。この状態で
は、パケット検出回路４は、パケット信号を検出してい
ないため、スイッチ回路７は、制御回路３からの制御電
圧Ｖｇを可変利得増幅器１に供給する。このようなフィ
ードバックループにより、可変利得増幅器１は高利得で
増幅を行っている。
電力電圧器２から出力される電圧Ｖｐは低電圧レベルに
ある。このため、制御回路３は、電力検出器２の出力電
圧Ｖｐに基づき、可変利得増幅器１の出力電力を目標値
に制御するための制御電圧Ｖｇを出力する。この状態で
は、パケット検出回路４は、パケット信号を検出してい
ないため、スイッチ回路７は、制御回路３からの制御電
圧Ｖｇを可変利得増幅器１に供給する。このようなフィ
ードバックループにより、可変利得増幅器１は高利得で
増幅を行っている。
【００３５】この後、パケット信号が受信されると、可
変利得増幅器１の出力電力が上昇する。このため、電力
電圧器２から出力される電圧Ｖｐも上昇し、電圧Ｖｐが
第１の閾値を超えると、パケット検出回路４からパケッ
ト検出信号が出力される。このパケット検出信号の出力
によってタイミング生成回路５は、時間の計測を開始す
る。その時間が所定時間ｔｄになるまでは、タイミング
生成回路５はタイミング信号を出力しない。このため、
制御回路３からの制御電圧Ｖｇがスイッチ回路７を介し
て可変利得増幅器１に供給され、可変利得増幅器１が高
利得で制御される。このとき、可変利得増幅器１の出力
電力は、オーバーシュートするように変化する（図２
（ｄ）参照）。
変利得増幅器１の出力電力が上昇する。このため、電力
電圧器２から出力される電圧Ｖｐも上昇し、電圧Ｖｐが
第１の閾値を超えると、パケット検出回路４からパケッ
ト検出信号が出力される。このパケット検出信号の出力
によってタイミング生成回路５は、時間の計測を開始す
る。その時間が所定時間ｔｄになるまでは、タイミング
生成回路５はタイミング信号を出力しない。このため、
制御回路３からの制御電圧Ｖｇがスイッチ回路７を介し
て可変利得増幅器１に供給され、可変利得増幅器１が高
利得で制御される。このとき、可変利得増幅器１の出力
電力は、オーバーシュートするように変化する（図２
（ｄ）参照）。
【００３６】上記した所定時間ｔｄは、利得調整用のプ
リアンブル部の受信時間より短く、かつ可変利得増幅器
１の出力電力が目標値に収束するよりも長い時間に設定
されている。従って、所定時間ｔｄが経過するまでに
は、可変利得増幅器１の出力電力は、オーバーシュート
が収束した状態になっている。なお、所定時間ｔｄは、
利得調整用のプリアンブル部を超えて他のプリアンブル
部にかかるような時間であっても、他のプリアンブル部
の復調に影響がないのであれば、利得調整用のプリアン
ブル部より長くてもよい。但し、プリアンブルの受信時
間より短い時間である必要がある。
リアンブル部の受信時間より短く、かつ可変利得増幅器
１の出力電力が目標値に収束するよりも長い時間に設定
されている。従って、所定時間ｔｄが経過するまでに
は、可変利得増幅器１の出力電力は、オーバーシュート
が収束した状態になっている。なお、所定時間ｔｄは、
利得調整用のプリアンブル部を超えて他のプリアンブル
部にかかるような時間であっても、他のプリアンブル部
の復調に影響がないのであれば、利得調整用のプリアン
ブル部より長くてもよい。但し、プリアンブルの受信時
間より短い時間である必要がある。
【００３７】そして、所定時間ｔｄが経過すると、タイ
ミング生成回路５からタイミング信号が出力される。こ
のタイミング信号によって、サンプルホールド回路６
は、制御回路３から出力されている制御電圧Ｖｇをサン
プルホールドし、スイッチ回路７は、サンプルホールド
回路６にてホールドされた制御電圧Ｖｇを可変利得増幅
器１に供給するようにスイッチ切り換えを行う。従っ
て、この後は、可変利得増幅器１は、固定した利得で増
幅を行う。
ミング生成回路５からタイミング信号が出力される。こ
のタイミング信号によって、サンプルホールド回路６
は、制御回路３から出力されている制御電圧Ｖｇをサン
プルホールドし、スイッチ回路７は、サンプルホールド
回路６にてホールドされた制御電圧Ｖｇを可変利得増幅
器１に供給するようにスイッチ切り換えを行う。従っ
て、この後は、可変利得増幅器１は、固定した利得で増
幅を行う。
【００３８】その後、パケット信号が受信されなくなる
と、可変利得増幅器１の出力電力が低下し、電力電圧器
２から出力される電圧Ｖｐが低下する。このため、パケ
ット検出回路４からパケット検出信号が出力されなくな
り、タイミング生成回路５からタイミング信号が出力さ
れなくなる。その結果、スイッチ回路７は、制御回路３
からの制御電圧Ｖｇを可変利得増幅器１に供給するよう
にスイッチ切り換えを行う。従って、この後は、可変利
得増幅器１は、パケット信号を受信する前の状態に戻
る。
と、可変利得増幅器１の出力電力が低下し、電力電圧器
２から出力される電圧Ｖｐが低下する。このため、パケ
ット検出回路４からパケット検出信号が出力されなくな
り、タイミング生成回路５からタイミング信号が出力さ
れなくなる。その結果、スイッチ回路７は、制御回路３
からの制御電圧Ｖｇを可変利得増幅器１に供給するよう
にスイッチ切り換えを行う。従って、この後は、可変利
得増幅器１は、パケット信号を受信する前の状態に戻
る。
【００３９】従って、この第１実施形態によれば、パケ
ット信号を検出すると高速で利得制御を行う利得制御モ
ードとし、その後、所定時間ｔｄが経過すると利得を固
定する固定利得モードとしているから、パケット信号を
検出すると高速の利得制御で直ちに安定した電力に移行
させ、その後、固定した利得とすることで、信号波を乱
すことなく安定した電力での出力を行うことができる。 （第２実施形態）図３に、本発明の第２実施形態に係る
利得調整装置の構成を示す。
ット信号を検出すると高速で利得制御を行う利得制御モ
ードとし、その後、所定時間ｔｄが経過すると利得を固
定する固定利得モードとしているから、パケット信号を
検出すると高速の利得制御で直ちに安定した電力に移行
させ、その後、固定した利得とすることで、信号波を乱
すことなく安定した電力での出力を行うことができる。 （第２実施形態）図３に、本発明の第２実施形態に係る
利得調整装置の構成を示す。
【００４０】上記した第１実施形態では、パケット信号
を検出してから所定時間ｔｄが経過すると利得制御モー
ドから固定利得モードに移行させるものを示したが、こ
の第２実施形態では、所定時間ｔｄの計測を行わず、電
力検出器２の出力電圧が所定の閾値（第１の閾値より高
い閾値で、以下、第２の閾値Ｖｔｈという）を超えた
後、その閾値を下回って収束状態になっていることを検
出して、利得制御モードから固定利得モードに移行させ
るようにしている。
を検出してから所定時間ｔｄが経過すると利得制御モー
ドから固定利得モードに移行させるものを示したが、こ
の第２実施形態では、所定時間ｔｄの計測を行わず、電
力検出器２の出力電圧が所定の閾値（第１の閾値より高
い閾値で、以下、第２の閾値Ｖｔｈという）を超えた
後、その閾値を下回って収束状態になっていることを検
出して、利得制御モードから固定利得モードに移行させ
るようにしている。
【００４１】このため、この第２実施形態に係る利得調
整装置は、電力検出器２の出力電圧が第２の閾値Ｖｔｈ
を超えた後、第２の閾値Ｖｔｈを下回る収束タイミング
を検出し、電力検出器２の出力電圧が第２の閾値Ｖｔｈ
より低い第３の閾値以上である間、収束検出信号を出力
する収束検出回路８を備えている。
整装置は、電力検出器２の出力電圧が第２の閾値Ｖｔｈ
を超えた後、第２の閾値Ｖｔｈを下回る収束タイミング
を検出し、電力検出器２の出力電圧が第２の閾値Ｖｔｈ
より低い第３の閾値以上である間、収束検出信号を出力
する収束検出回路８を備えている。
【００４２】この収束検出回路８としては、例えば、電
力検出器２の出力電圧を第２の閾値Ｖｔｈと比較し電力
検出器２の出力電圧が第２の閾値Ｖｔｈ以上であるとき
にハイレベル信号を出力する第１のコンパレータと、電
力検電力検出器２の出力電圧を第３の閾値と比較し電力
検出器２の出力電圧が第３の閾値以上であるときにハイ
レベル信号を出力する第２のコンパレータと、第１のコ
ンパレータの出力がハイレベルからローレベルに変化し
た後、第２のコンパレータの出力がハイレベルである
間、収束検出信号を出力する回路によって構成すること
ができる。なお、第１のコンパレータは、チャタリング
による誤動作をなくすため、ヒステリシス付きのコンパ
レータとするのが好ましい。
力検出器２の出力電圧を第２の閾値Ｖｔｈと比較し電力
検出器２の出力電圧が第２の閾値Ｖｔｈ以上であるとき
にハイレベル信号を出力する第１のコンパレータと、電
力検電力検出器２の出力電圧を第３の閾値と比較し電力
検出器２の出力電圧が第３の閾値以上であるときにハイ
レベル信号を出力する第２のコンパレータと、第１のコ
ンパレータの出力がハイレベルからローレベルに変化し
た後、第２のコンパレータの出力がハイレベルである
間、収束検出信号を出力する回路によって構成すること
ができる。なお、第１のコンパレータは、チャタリング
による誤動作をなくすため、ヒステリシス付きのコンパ
レータとするのが好ましい。
【００４３】また、タイミング生成回路５１は、パケッ
ト検出回路４からパケット検出信号が出力され、かつ収
束検出回路８から収束検出信号が出力されているときに
タイミング信号を出力するように構成されている。この
タイミング生成回路５１としては、例えばＡＮＤ回路を
用いて構成することができる。
ト検出回路４からパケット検出信号が出力され、かつ収
束検出回路８から収束検出信号が出力されているときに
タイミング信号を出力するように構成されている。この
タイミング生成回路５１としては、例えばＡＮＤ回路を
用いて構成することができる。
【００４４】次に、上記した構成の作動について説明す
る。図４に、各部信号のタイミングチャートを示す。
（ａ）はこの利得調整装置への入力信号を示し、（ｂ）
はパケット検出回路４の出力信号を示し、（ｃ）は電圧
検出器２の出力電圧（可変利得増幅器１の出力電力に相
当）を示し、（ｄ）はタイミング生成回路５の出力信号
を示す。
る。図４に、各部信号のタイミングチャートを示す。
（ａ）はこの利得調整装置への入力信号を示し、（ｂ）
はパケット検出回路４の出力信号を示し、（ｃ）は電圧
検出器２の出力電圧（可変利得増幅器１の出力電力に相
当）を示し、（ｄ）はタイミング生成回路５の出力信号
を示す。
【００４５】パケット信号が受信されていないときは、
可変利得増幅器１、電力検出器２、制御回路３によるフ
ィードバックループによって、可変利得増幅器１の利得
が制御されている。そして、パケット信号が受信される
と、上記したフィードバックループによって、可変利得
増幅器１の利得が制御される。このため、可変利得増幅
器１の出力電力は、オーバーシュートし、その後、収束
する（図４（ｃ）参照）。
可変利得増幅器１、電力検出器２、制御回路３によるフ
ィードバックループによって、可変利得増幅器１の利得
が制御されている。そして、パケット信号が受信される
と、上記したフィードバックループによって、可変利得
増幅器１の利得が制御される。このため、可変利得増幅
器１の出力電力は、オーバーシュートし、その後、収束
する（図４（ｃ）参照）。
【００４６】この収束した状態を、電力検出器２からの
出力電圧に基づいて収束検出回路８が検出し、収束検出
回路８から収束検出信号が出力されると、タイミング生
成回路５１からタイミング信号が出力される。このこと
によって、第１実施形態と同様、利得制御モードから固
定利得モードに移行する。 （第３実施形態）図５に、本発明の第３実施形態に係る
利得調整装置の構成を示す。
出力電圧に基づいて収束検出回路８が検出し、収束検出
回路８から収束検出信号が出力されると、タイミング生
成回路５１からタイミング信号が出力される。このこと
によって、第１実施形態と同様、利得制御モードから固
定利得モードに移行する。 （第３実施形態）図５に、本発明の第３実施形態に係る
利得調整装置の構成を示す。
【００４７】上記した第１実施形態では、パケット信号
を検出してから所定時間ｔｄが経過するまでは利得制御
モードとし、所定時間ｔｄが経過すると固定利得モード
とするものを示したが、この第３実施形態では、パケッ
ト信号を検出してから所定時間ｔｄが経過するまでは、
制御定数を高速にした高速制御モードとし、所定時間ｔ
ｄが経過すると、制御定数を低速にした低速制御モード
としている。
を検出してから所定時間ｔｄが経過するまでは利得制御
モードとし、所定時間ｔｄが経過すると固定利得モード
とするものを示したが、この第３実施形態では、パケッ
ト信号を検出してから所定時間ｔｄが経過するまでは、
制御定数を高速にした高速制御モードとし、所定時間ｔ
ｄが経過すると、制御定数を低速にした低速制御モード
としている。
【００４８】このため、この第２実施形態に係る利得調
整装置は、電力検出器２の出力電圧に基づき、可変利得
増幅器１の出力電力を高速で目標値に制御するための第
１の制御電圧Ｖｇ１を出力する第１の制御回路３１と、
電力検出器２の出力電圧に基づき、可変利得増幅器１の
出力電力を低速で目標値に制御するための第２の制御電
圧Ｖｇ２を出力する第２の制御回路３２とを備えてい
る。
整装置は、電力検出器２の出力電圧に基づき、可変利得
増幅器１の出力電力を高速で目標値に制御するための第
１の制御電圧Ｖｇ１を出力する第１の制御回路３１と、
電力検出器２の出力電圧に基づき、可変利得増幅器１の
出力電力を低速で目標値に制御するための第２の制御電
圧Ｖｇ２を出力する第２の制御回路３２とを備えてい
る。
【００４９】上記した制御回路３１、３２は、時定数フ
ィルタを有して構成されている。制御回路３１は、時定
数フィルタの時定数が小さく（すなわちカットオフ周波
数が大きく）なっており、可変利得増幅器１の出力電力
を高速で目標値に制御するための第１の制御電圧Ｖｇ１
を出力する。また、制御回路３２は、時定数フィルタの
時定数が大きく（すなわちカットオフ周波数が小さく）
なっており、可変利得増幅器１の出力電力を低速で目標
値に制御するための第２の制御電圧Ｖｇ２を出力する。
ィルタを有して構成されている。制御回路３１は、時定
数フィルタの時定数が小さく（すなわちカットオフ周波
数が大きく）なっており、可変利得増幅器１の出力電力
を高速で目標値に制御するための第１の制御電圧Ｖｇ１
を出力する。また、制御回路３２は、時定数フィルタの
時定数が大きく（すなわちカットオフ周波数が小さく）
なっており、可変利得増幅器１の出力電力を低速で目標
値に制御するための第２の制御電圧Ｖｇ２を出力する。
【００５０】また、この実施形態では、第１実施形態と
同様のパケット検出回路４、タイミング生成回路５、ス
イッチ回路７を備えているが、サンプルホールド回路６
は備えられていない。
同様のパケット検出回路４、タイミング生成回路５、ス
イッチ回路７を備えているが、サンプルホールド回路６
は備えられていない。
【００５１】次に、上記した構成の作動について説明す
る。図６に、各部信号のタイミングチャートを示す。
（ａ）はこの利得調整装置への入力信号を示し、（ｂ）
はパケット検出回路４の出力信号を示し、（ｃ）はタイ
ミング生成回路５の出力信号を示し、（ｄ）は電圧検出
器２の出力電圧（可変利得増幅器１の出力電力に相当）
を示す。
る。図６に、各部信号のタイミングチャートを示す。
（ａ）はこの利得調整装置への入力信号を示し、（ｂ）
はパケット検出回路４の出力信号を示し、（ｃ）はタイ
ミング生成回路５の出力信号を示し、（ｄ）は電圧検出
器２の出力電圧（可変利得増幅器１の出力電力に相当）
を示す。
【００５２】パケット信号が受信されていないときは、
タイミング生成回路５からタイミング信号が出力されて
いないため、スイッチ回路７は、第１の制御回路３１か
らの第１の制御電圧Ｖｇ１を可変利得増幅器１に供給す
る。このことにより、可変利得増幅器１は高速で利得制
御されている。
タイミング生成回路５からタイミング信号が出力されて
いないため、スイッチ回路７は、第１の制御回路３１か
らの第１の制御電圧Ｖｇ１を可変利得増幅器１に供給す
る。このことにより、可変利得増幅器１は高速で利得制
御されている。
【００５３】この後、パケット信号が受信されると、パ
ケット検出回路４からパケット検出信号が出力される
が、タイミング生成回路５は、パケット検出信号が出力
されてから所定時間ｔｄが経過するまでは、タイミング
信号を出力しない。このため、可変利得増幅器１は、第
１の制御回路３１からの第１の制御電圧Ｖｇ１によって
高速で利得制御されている。
ケット検出回路４からパケット検出信号が出力される
が、タイミング生成回路５は、パケット検出信号が出力
されてから所定時間ｔｄが経過するまでは、タイミング
信号を出力しない。このため、可変利得増幅器１は、第
１の制御回路３１からの第１の制御電圧Ｖｇ１によって
高速で利得制御されている。
【００５４】この後、所定時間ｔｄが経過すると、タイ
ミング生成回路５からタイミング信号が出力されるた
め、スイッチ回路７は、第２の制御回路３２からの第２
の制御電圧Ｖｇ２を可変利得増幅器１に供給する。この
ことにより、可変利得増幅器１は、第２の制御回路３２
からの第２の制御電圧Ｖｇ２によって低速で利得制御さ
れる。
ミング生成回路５からタイミング信号が出力されるた
め、スイッチ回路７は、第２の制御回路３２からの第２
の制御電圧Ｖｇ２を可変利得増幅器１に供給する。この
ことにより、可変利得増幅器１は、第２の制御回路３２
からの第２の制御電圧Ｖｇ２によって低速で利得制御さ
れる。
【００５５】従って、この第３実施形態によれば、パケ
ット信号を検出してから所定時間ｔｄが経過するまでは
高速制御モードとして利得調整を行い、所定時間ｔｄが
経過すると低速制御モードとして利得調整を行っている
から、パケット信号を検出すると高速の利得制御で直ち
に安定した電力に移行させ、その後、低速の利得制御と
することで、信号波を乱すことなく安定した電力での出
力を行うことができる。 （第４実施形態）図７に、本発明の第４実施形態に係る
利得調整装置の構成を示す。
ット信号を検出してから所定時間ｔｄが経過するまでは
高速制御モードとして利得調整を行い、所定時間ｔｄが
経過すると低速制御モードとして利得調整を行っている
から、パケット信号を検出すると高速の利得制御で直ち
に安定した電力に移行させ、その後、低速の利得制御と
することで、信号波を乱すことなく安定した電力での出
力を行うことができる。 （第４実施形態）図７に、本発明の第４実施形態に係る
利得調整装置の構成を示す。
【００５６】上記した第３実施形態では、パケット信号
を検出してから所定時間ｔｄが経過すると高速制御モー
ドから低速制御モードに移行させるものを示したが、こ
の第４実施形態では、電力検出器２の出力電圧が第２の
閾値Ｖｔｈを超えた後、その閾値を下回って収束状態に
なっていることを検出して、高速制御モードから低速制
御モードに移行させるようにしている。
を検出してから所定時間ｔｄが経過すると高速制御モー
ドから低速制御モードに移行させるものを示したが、こ
の第４実施形態では、電力検出器２の出力電圧が第２の
閾値Ｖｔｈを超えた後、その閾値を下回って収束状態に
なっていることを検出して、高速制御モードから低速制
御モードに移行させるようにしている。
【００５７】このため、この第４実施形態に係る利得調
整装置は、第２実施形態と同様、収束検出回路８とタイ
ミング生成回路５１を備えている。
整装置は、第２実施形態と同様、収束検出回路８とタイ
ミング生成回路５１を備えている。
【００５８】この第４実施形態では、パケット信号が受
信されていないとき、可変利得増幅器１、電力検出器
２、第１の制御回路３１によるフィードバックループに
より、可変利得増幅器１の利得が高速で制御されてい
る。そして、パケット信号が受信されると、上記したフ
ィードバックループによって、可変利得増幅器１の利得
が高速で制御されるため、可変利得増幅器１の出力電力
は、オーバーシュートし、その後、収束する。
信されていないとき、可変利得増幅器１、電力検出器
２、第１の制御回路３１によるフィードバックループに
より、可変利得増幅器１の利得が高速で制御されてい
る。そして、パケット信号が受信されると、上記したフ
ィードバックループによって、可変利得増幅器１の利得
が高速で制御されるため、可変利得増幅器１の出力電力
は、オーバーシュートし、その後、収束する。
【００５９】この収束した状態を、電力検出器２からの
出力電圧に基づいて収束検出回路８が検出すると、収束
検出回路８から収束検出信号が出力されるため、タイミ
ング生成回路５１からタイミング信号が出力される。こ
のことによって、スイッチ回路７が経路切り換えを行
い、第２の制御回路３２からの第２の制御電圧Ｖｇ２が
可変利得増幅器１に供給され、可変利得増幅器１の利得
が低速で制御される。 （第５実施形態）図８に、本発明の第４実施形態に係る
利得調整装置の構成を示す。
出力電圧に基づいて収束検出回路８が検出すると、収束
検出回路８から収束検出信号が出力されるため、タイミ
ング生成回路５１からタイミング信号が出力される。こ
のことによって、スイッチ回路７が経路切り換えを行
い、第２の制御回路３２からの第２の制御電圧Ｖｇ２が
可変利得増幅器１に供給され、可変利得増幅器１の利得
が低速で制御される。 （第５実施形態）図８に、本発明の第４実施形態に係る
利得調整装置の構成を示す。
【００６０】上記第３実施形態では、２つの制御回路３
１、３２により高速制御モードから低速制御モードに移
行させるものを示したが、この第５実施形態では、１つ
の制御回路を用い、その制御定数を変化させることで、
可変利得増幅器１の利得制御を高速から低速に変化させ
るようにしている。
１、３２により高速制御モードから低速制御モードに移
行させるものを示したが、この第５実施形態では、１つ
の制御回路を用い、その制御定数を変化させることで、
可変利得増幅器１の利得制御を高速から低速に変化させ
るようにしている。
【００６１】このため、この第５実施形態に係る利得調
整装置は、制御回路３３の制御定数を調節するための制
御定数調節用電圧Ｖｃｔｌを出力する制御定数調節回路
９を備えている。また、この実施形態における制御回路
３３は、制御定数調節用電圧Ｖｃｔｌに応じて制御電圧
Ｖｇを出力するように構成されている。
整装置は、制御回路３３の制御定数を調節するための制
御定数調節用電圧Ｖｃｔｌを出力する制御定数調節回路
９を備えている。また、この実施形態における制御回路
３３は、制御定数調節用電圧Ｖｃｔｌに応じて制御電圧
Ｖｇを出力するように構成されている。
【００６２】図９に、制御回路３３の具体的な構成を示
す。この制御回路３３は、電力検出器２の出力電圧Ｖｐ
と目標電圧の差を求める引算器３３１と、引算器３３１
の出力を増幅する誤差増幅器３３２と、制御定数調節回
路９からの制御定数調節用電圧Ｖｃｔｌによって制御定
数が設定される電圧制御フィルタ（ＶＣＦ：VoltageCon
trolled Filter）３３３と、その出力電圧のレベルを変
換するレベル変換器３３４を有して構成されている。な
お、第１ないし第４実施形態で示した制御回路３、３
１、３２は、図１０に示す電圧制御フィルタ３３３の部
分が、固定の制御定数（時定数）を有する時定数フィル
タとなっている。
す。この制御回路３３は、電力検出器２の出力電圧Ｖｐ
と目標電圧の差を求める引算器３３１と、引算器３３１
の出力を増幅する誤差増幅器３３２と、制御定数調節回
路９からの制御定数調節用電圧Ｖｃｔｌによって制御定
数が設定される電圧制御フィルタ（ＶＣＦ：VoltageCon
trolled Filter）３３３と、その出力電圧のレベルを変
換するレベル変換器３３４を有して構成されている。な
お、第１ないし第４実施形態で示した制御回路３、３
１、３２は、図１０に示す電圧制御フィルタ３３３の部
分が、固定の制御定数（時定数）を有する時定数フィル
タとなっている。
【００６３】制御定数調節回路９は、パケット検出回路
４からパケット検出信号が出力されると、図１０に示す
パターンで制御定数調節用電圧Ｖｃｔｌを出力する。す
なわち、パケット検出回路４からパケット検出信号が出
力されてから、所定時間ｔｄが経過するまでは、制御定
数調節用電圧Ｖｃｔｌを高電圧レベルにし、所定時間ｔ
ｄが経過すると、制御定数調節用電圧Ｖｃｔｌを除々に
低下させ、その後低電圧レベルにする。つまり、制御定
数調節回路９は、パケット信号が出力されてから所定時
間ｔｄが経過するまでは制御回路３３の制御定数を大き
な値に調節し、所定時間ｔｄが経過すると、除々に制御
回路３３の制御定数を小さな値に調節する。
４からパケット検出信号が出力されると、図１０に示す
パターンで制御定数調節用電圧Ｖｃｔｌを出力する。す
なわち、パケット検出回路４からパケット検出信号が出
力されてから、所定時間ｔｄが経過するまでは、制御定
数調節用電圧Ｖｃｔｌを高電圧レベルにし、所定時間ｔ
ｄが経過すると、制御定数調節用電圧Ｖｃｔｌを除々に
低下させ、その後低電圧レベルにする。つまり、制御定
数調節回路９は、パケット信号が出力されてから所定時
間ｔｄが経過するまでは制御回路３３の制御定数を大き
な値に調節し、所定時間ｔｄが経過すると、除々に制御
回路３３の制御定数を小さな値に調節する。
【００６４】従って、この第５実施形態によれば、パケ
ット信号を検出してから所定時間ｔｄが経過するまでは
大きな制御定数で高速に利得調整を行い、所定時間ｔｄ
が経過すると除々に制御定数を低下させて低速で利得調
整を行っているから、パケット信号を検出すると高速の
利得制御で直ちに安定した電力に移行させ、その後、低
速の利得制御とすることで、信号波を乱すことなく安定
した電力での出力を行うことができる。 （第６実施形態）図１１に、本発明の第６実施形態に係
る利得調整装置の構成を示す。
ット信号を検出してから所定時間ｔｄが経過するまでは
大きな制御定数で高速に利得調整を行い、所定時間ｔｄ
が経過すると除々に制御定数を低下させて低速で利得調
整を行っているから、パケット信号を検出すると高速の
利得制御で直ちに安定した電力に移行させ、その後、低
速の利得制御とすることで、信号波を乱すことなく安定
した電力での出力を行うことができる。 （第６実施形態）図１１に、本発明の第６実施形態に係
る利得調整装置の構成を示す。
【００６５】上記した第５実施形態では、パケット信号
の検出に基づいて制御回路３３の制御定数を変化させる
ものを示したが、この実施形態では、電力検出器２の出
力電圧Ｖｐに応じて制御回路３３の制御定数を変化させ
るようにしている。
の検出に基づいて制御回路３３の制御定数を変化させる
ものを示したが、この実施形態では、電力検出器２の出
力電圧Ｖｐに応じて制御回路３３の制御定数を変化させ
るようにしている。
【００６６】このため、この実施形態では、電力検出器
２の出力電圧Ｖｐに応じた制御定数調節用電圧Ｖｃｔｌ
を出力する制御定数調節回路９１を備えている。この制
御定数調節回路９１は、電力検出器２の出力電圧Ｖｐに
応じ、電圧Ｖｐが上昇すると制御定数調節用電圧Ｖｃｔ
ｌを上昇させ、また電圧Ｖｐが下降すると制御定数調節
用電圧Ｖｃｔｌを下降させるように、制御定数調節用電
圧Ｖｃｔｌを変化させる。この場合、制御定数調節用電
圧Ｖｃｔｌは、電圧Ｖｐから所定の関数（例えば、１次
関数、２次関数、対数関数など）を用いて求めることが
できる。
２の出力電圧Ｖｐに応じた制御定数調節用電圧Ｖｃｔｌ
を出力する制御定数調節回路９１を備えている。この制
御定数調節回路９１は、電力検出器２の出力電圧Ｖｐに
応じ、電圧Ｖｐが上昇すると制御定数調節用電圧Ｖｃｔ
ｌを上昇させ、また電圧Ｖｐが下降すると制御定数調節
用電圧Ｖｃｔｌを下降させるように、制御定数調節用電
圧Ｖｃｔｌを変化させる。この場合、制御定数調節用電
圧Ｖｃｔｌは、電圧Ｖｐから所定の関数（例えば、１次
関数、２次関数、対数関数など）を用いて求めることが
できる。
【００６７】この第６実施形態によれば、パケット信号
の受信により可変利得増幅器１の出力電力がオーバーシ
ュートしてもそれに追従して高速の利得制御を行うため
直ちに安定した電力に移行させることができ、その後、
可変利得増幅器１の出力電力の変化の収束に応じて低速
で利得制御を行うため、信号波を乱すことなく安定した
電力での出力を行うことができる。 （第７実施形態）図１２に、本発明の第７実施形態に係
る利得調整装置の構成を示す。
の受信により可変利得増幅器１の出力電力がオーバーシ
ュートしてもそれに追従して高速の利得制御を行うため
直ちに安定した電力に移行させることができ、その後、
可変利得増幅器１の出力電力の変化の収束に応じて低速
で利得制御を行うため、信号波を乱すことなく安定した
電力での出力を行うことができる。 （第７実施形態）図１２に、本発明の第７実施形態に係
る利得調整装置の構成を示す。
【００６８】この実施形態では、可変利得増幅器１の出
力電力を電力検出器２で検出し、この電力検出器２の出
力電圧Ｖｐに基づいて高速制御回路３４が高速で利得制
御を行うための制御電圧Ｖｇを可変利得増幅器１に供給
する。このようなフィードバックループにより、可変利
得増幅器１の出力電力は、入力信号の変動に追従した電
圧となる。
力電力を電力検出器２で検出し、この電力検出器２の出
力電圧Ｖｐに基づいて高速制御回路３４が高速で利得制
御を行うための制御電圧Ｖｇを可変利得増幅器１に供給
する。このようなフィードバックループにより、可変利
得増幅器１の出力電力は、入力信号の変動に追従した電
圧となる。
【００６９】このようなフィードバックループにおい
て、可変利得増幅器１から出力される信号波の波形と高
速制御回路３４の出力電圧Ｖｇの波形を測定したとこ
ろ、図１３に示す結果が得られた。この結果から、信号
波が低下するにつれて制御電圧Ｖｇは大きくなり、また
信号波が上昇するにつれて制御電圧Ｖｇが小さくなって
いることがわかる。従って、信号波を制御電圧Ｖｇで補
正するようにすれば、安定した信号波を得ることができ
る。
て、可変利得増幅器１から出力される信号波の波形と高
速制御回路３４の出力電圧Ｖｇの波形を測定したとこ
ろ、図１３に示す結果が得られた。この結果から、信号
波が低下するにつれて制御電圧Ｖｇは大きくなり、また
信号波が上昇するにつれて制御電圧Ｖｇが小さくなって
いることがわかる。従って、信号波を制御電圧Ｖｇで補
正するようにすれば、安定した信号波を得ることができ
る。
【００７０】このため、この実施形態では、可変利得増
幅器１の出力電力をディジタル信号に変換する第１のＡ
／Ｄ変換器１０と、高速制御回路３４からの制御電圧Ｖ
ｇをディジタル信号に変換する第２のＡ／Ｄ変換器１１
と、第２のＡ／Ｄ変換器１１の出力に基づいて補正値を
演算する補正値演算回路１２と、この補正値演算回路１
２で得られた補正値により、第１のＡ／Ｄ変換器１０の
出力を補正するように乗算する乗算器１３とを有し、こ
の乗算器１３から安定した電力の信号波を出力させるよ
うにしている。
幅器１の出力電力をディジタル信号に変換する第１のＡ
／Ｄ変換器１０と、高速制御回路３４からの制御電圧Ｖ
ｇをディジタル信号に変換する第２のＡ／Ｄ変換器１１
と、第２のＡ／Ｄ変換器１１の出力に基づいて補正値を
演算する補正値演算回路１２と、この補正値演算回路１
２で得られた補正値により、第１のＡ／Ｄ変換器１０の
出力を補正するように乗算する乗算器１３とを有し、こ
の乗算器１３から安定した電力の信号波を出力させるよ
うにしている。
【００７１】上記した補正値演算回路１２での補正値の
演算について説明する。
演算について説明する。
【００７２】可変利得増幅器１の増幅率をＧとすると、
可変利得増幅器１の出力電力Ｐ１は入力電力Ｐ０に対し
数式１で表される。
可変利得増幅器１の出力電力Ｐ１は入力電力Ｐ０に対し
数式１で表される。
【００７３】
【数１】Ｐ１＝Ｇ・Ｐ０ また、増幅率Ｇは、制御電圧Ｖｇにより関数ｆで数式２
のように表される。
のように表される。
【００７４】
【数２】Ｇ＝ｆ（Ｖｇ） 数式２を数式１に代入して数式３が得られる。
【００７５】
【数３】Ｐ１＝ｆ（Ｖｇ）・Ｐ０ このＰ１は、第１のＡ／Ｄ変換器１０でサンプリングし
た信号波の波形と対応している。
た信号波の波形と対応している。
【００７６】ここで、可変利得増幅器１の利得制御が、
信号波の振幅変動に追従しないようにするためには、制
御電圧Ｖｇが図１３のように変動せず、時間に対して一
定値である必要がある。この一定値は、電力検出器２、
高速制御回路３４によるフィードバック系が収束した後
の制御電圧Ｖｇの平均値とすればよい。制御電圧Ｖｇを
Ｖｍとすると、Ｖｍは数式４で求めることができる。
信号波の振幅変動に追従しないようにするためには、制
御電圧Ｖｇが図１３のように変動せず、時間に対して一
定値である必要がある。この一定値は、電力検出器２、
高速制御回路３４によるフィードバック系が収束した後
の制御電圧Ｖｇの平均値とすればよい。制御電圧Ｖｇを
Ｖｍとすると、Ｖｍは数式４で求めることができる。
【００７７】
【数４】
【００７８】ここで、ｔ１はフィードバック系が目標値
に制御できるまでの時間ｔｄよりも長く設定し、ｔ２−
ｔ１は、信号波形の振幅変動周期よりも十分長くする。
上記したＶｍを用いれば、信号波の振幅変動に追従せず
に、固定利得で増幅した場合と同様となる。このときの
波形Ｐ’は数式５で表すことができる。
に制御できるまでの時間ｔｄよりも長く設定し、ｔ２−
ｔ１は、信号波形の振幅変動周期よりも十分長くする。
上記したＶｍを用いれば、信号波の振幅変動に追従せず
に、固定利得で増幅した場合と同様となる。このときの
波形Ｐ’は数式５で表すことができる。
【００７９】
【数５】Ｐ’＝ｆ（Ｖｍ）・Ｐ０ この数式５と数式３から、数式６となる。
【００８０】
【数６】
【００８１】ここで、ｆ（Ｖｇ）が補正値となり、上記
した補正値演算回路１２の演算で求められる。
した補正値演算回路１２の演算で求められる。
【００８２】なお、可変利得増幅器１が例えばリニアな
可変利得アンプの場合、増幅率Ｇは数式７で表すことが
できる。
可変利得アンプの場合、増幅率Ｇは数式７で表すことが
できる。
【００８３】
【数７】Ｇ＝ｆ（Ｖｇ）＝α・Ｖｇ＋β また、可変利得増幅器１が、制御電圧Ｖｇに対しｄＢで
利得が変わるような場合には、増幅率Ｇは数式８で表す
ことができる。
利得が変わるような場合には、増幅率Ｇは数式８で表す
ことができる。
【００８４】
【数８】Ｇ＝ｆ（Ｖｇ）＝γ１０ε・Vg なお、数式７、８におけるα、β、γ、εは、可変利得
増幅器１固有の定数であり、その特性表から求められる
が、予めＶｇとＧの関係を実測して求めるようにしても
よい。 （その他の実施形態）上記した第１、第３、第５実施形
態における所定時間ｔｄは、固定の値でなく可変となる
値であってもよい。例えば、電力検出器２が検出する可
変利得増幅器１の出力電力に応じてｔｄを調整するよう
にしてもよい。具体的には、可変利得増幅器１の出力電
力と目標値の差が大きくなった場合にはｔｄを長く、逆
に差が小さい場合にはｔｄを短く設定する。
増幅器１固有の定数であり、その特性表から求められる
が、予めＶｇとＧの関係を実測して求めるようにしても
よい。 （その他の実施形態）上記した第１、第３、第５実施形
態における所定時間ｔｄは、固定の値でなく可変となる
値であってもよい。例えば、電力検出器２が検出する可
変利得増幅器１の出力電力に応じてｔｄを調整するよう
にしてもよい。具体的には、可変利得増幅器１の出力電
力と目標値の差が大きくなった場合にはｔｄを長く、逆
に差が小さい場合にはｔｄを短く設定する。
【００８５】また、上記した第１、第３、第５、第７実
施形態において、電力検出器２を可変利得増幅器１の後
段に配置して可変利得増幅器１の出力電力を検出し、フ
ィードバックループ（クローズドループ）で利得制御を
行うものを示したが、電力検出器２を可変利得増幅器１
の前段に配置して可変利得増幅器１の入力電力を検出
し、オープンループで利得制御を行うようにしてもよ
い。これに対し、上記した第２、第４、第６実施形態に
おいては、可変利得増幅器１の出力電力をオーバーシュ
ートさせる必要があるため、フィードバックループで利
得制御を行う。
施形態において、電力検出器２を可変利得増幅器１の後
段に配置して可変利得増幅器１の出力電力を検出し、フ
ィードバックループ（クローズドループ）で利得制御を
行うものを示したが、電力検出器２を可変利得増幅器１
の前段に配置して可変利得増幅器１の入力電力を検出
し、オープンループで利得制御を行うようにしてもよ
い。これに対し、上記した第２、第４、第６実施形態に
おいては、可変利得増幅器１の出力電力をオーバーシュ
ートさせる必要があるため、フィードバックループで利
得制御を行う。
【図１】本発明の第１実施形態に係る利得調整装置の構
成を示す図である。
成を示す図である。
【図２】本発明の第１実施形態における各部信号のタイ
ミングチャートである。
ミングチャートである。
【図３】本発明の第２実施形態に係る利得調整装置の構
成を示す図である。
成を示す図である。
【図４】本発明の第２実施形態における各部信号のタイ
ミングチャートである。
ミングチャートである。
【図５】本発明の第３実施形態に係る利得調整装置の構
成を示す図である。
成を示す図である。
【図６】本発明の第３実施形態における各部信号のタイ
ミングチャートである。
ミングチャートである。
【図７】本発明の第４実施形態に係る利得調整装置の構
成を示す図である。
成を示す図である。
【図８】本発明の第５実施形態に係る利得調整装置の構
成を示す図である。
成を示す図である。
【図９】図８中の制御回路３３の具体的な構成を示す図
である。
である。
【図１０】図８中の制御定数調節回路９から出力される
制御定数調節用電圧Ｖｃｔｌのパターンを示す図であ
る。
制御定数調節用電圧Ｖｃｔｌのパターンを示す図であ
る。
【図１１】本発明の第６実施形態に係る利得調整装置の
構成を示す図である。
構成を示す図である。
【図１２】本発明の第７実施形態に係る利得調整装置の
構成を示す図である。
構成を示す図である。
【図１３】本発明の第７実施形態において可変利得増幅
器１から出力される信号波の波形と高速制御回路３４の
出力電圧Ｖｇの波形を示す図である。
器１から出力される信号波の波形と高速制御回路３４の
出力電圧Ｖｇの波形を示す図である。
１…可変利得増幅器、２…電力検出器、３、３１、３
２、３３、３４…制御回路、４…パケット検出回路、
５、５１…タイミング生成回路、６…サンプルホールド
回路、７…スイッチ回路、８…収束検出回路、９、９１
…制御定数調節回路、１０、１１…Ａ／Ｄ変換器、１２
…補正値演算回路、１３…乗算器。
２、３３、３４…制御回路、４…パケット検出回路、
５、５１…タイミング生成回路、６…サンプルホールド
回路、７…スイッチ回路、８…収束検出回路、９、９１
…制御定数調節回路、１０、１１…Ａ／Ｄ変換器、１２
…補正値演算回路、１３…乗算器。
フロントページの続き Ｆターム(参考） 5J022 AA01 CC01 5J100 JA01 KA06 LA10 LA11 LA13 QA01 SA02 5K004 AA08 JA02 JG01 JH03 5K022 DD01 DD13 DD19 DD34
Claims (10)
- 【請求項１】 制御電圧に応じた利得で、入力信号を増
幅する可変利得増幅器（１）と、 前記可変利得増幅器（１）の入力電力または出力電力に
応じた電圧を出力する電力検出器（２）と、 前記電力検出器（２）の出力電圧に基づき、前記可変利
得増幅器（１）の出力電力を目標値に制御するための制
御電圧を出力する制御回路（３）と、 前記電力検出器（２）の出力電圧によりパケット信号を
検出してパケット検出信号を出力するパケット検出回路
（４）と、 前記パケット検出回路（４）からパケット検出信号が出
力されてから所定時間経過後にタイミング信号を出力す
るタイミング生成回路（５）と、 前記タイミング生成回路（５）から出力されたタイミン
グ信号により、前記制御回路（３）から出力された制御
電圧をサンプルホールドするサンプルホールド回路
（６）と、 前記タイミング生成回路（５）から前記タイミング信号
が出力されるまでは前記制御回路（３）からの制御電圧
を前記可変利得増幅器（１）に供給し、前記タイミング
信号が出力されると、前記サンプルホールド回路（６）
でホールドされた制御電圧を前記可変利得増幅器（１）
に供給するスイッチ回路（７）とを有することを特徴と
する利得調整装置。 - 【請求項２】 制御電圧に応じた利得で、入力信号を増
幅する可変利得増幅器（１）と、 前記可変利得増幅器（１）の出力電力に応じた電圧を出
力する電力検出器（２）と、 前記電力検出器（２）の出力電圧に基づき、前記可変利
得増幅器（１）の出力電力を目標値に制御するための制
御電圧を出力する制御回路（３）と、 前記電力検出器（２）の出力電圧によりパケット信号を
検出してパケット検出信号を出力するパケット検出回路
（４）と、 前記電力検出器（２）の出力電圧が所定の閾値を超え、
その後収束状態になっていることを検出して収束検出信
号を出力する収束検出回路（８）と、 前記パケット検出回路（４）からパケット検出信号が出
力され、かつ前記収束検出回路（８）から収束検出信号
が出力されたときにタイミング信号を出力するタイミン
グ生成回路（５１）と、 前記タイミング生成回路（５１）から出力されたタイミ
ング信号により、前記制御回路（３）から出力された制
御電圧をサンプルホールドするサンプルホールド回路
（６）と、 前記タイミング生成回路（５１）から前記タイミング信
号が出力されるまでは前記制御回路（３）からの制御電
圧を前記可変利得増幅器（１）に供給し、前記タイミン
グ信号が出力されると、前記サンプルホールド回路
（６）でホールドされた制御電圧を前記可変利得増幅器
（１）に供給するスイッチ回路（７）とを有することを
特徴とする利得調整装置。 - 【請求項３】 制御電圧に応じた利得で、入力信号を増
幅する可変利得増幅器（１）と、 前記可変利得増幅器（１）の入力電力または出力電力に
応じた電圧を出力する電力検出器（２）と、 前記電力検出器（２）の出力電圧に基づき、前記可変利
得増幅器（１）の出力電力を高速で目標値に制御するた
めの第１の制御電圧を出力する第１の制御回路（３１）
と、 前記電力検出器（２）の出力電圧に基づき、前記可変利
得増幅器（１）の出力電力を低速で目標値に制御するた
めの第２の制御電圧を出力する第２の制御回路（３２）
と、 前記電力検出器（２）の出力電圧によりパケット信号を
検出してパケット検出信号を出力するパケット検出回路
（４）と、 前記パケット検出回路（４）からパケット検出信号が出
力されてから所定時間が経過するまでは、前記第１の制
御回路（３１）からの第１の制御電圧を前記可変利得増
幅器（１）に供給し、前記所定時間が経過すると、前記
第２の制御回路（３２）からの第２の制御電圧を前記可
変利得増幅器（１）に供給する回路手段（５、７）とを
有することを特徴とする利得調整装置。 - 【請求項４】 前記回路手段（５、７）は、前記パケッ
ト検出回路（４）からパケット検出信号が出力されてか
ら所定時間経過後にタイミング信号を出力するタイミン
グ生成回路（５）と、 前記タイミング生成回路（５）から前記タイミング信号
が出力されるまでは前記第１の制御回路（３１）からの
第１の制御電圧を前記可変利得増幅器（１）に供給し、
前記タイミング信号が出力されると、前記第２の制御回
路（３２）からの第２の制御電圧を前記可変利得増幅器
（１）に供給するスイッチ回路（７）とを有することを
特徴とする請求項３に記載の利得調整装置。 - 【請求項５】 制御電圧に応じた利得で、入力信号を増
幅する可変利得増幅器（１）と、 前記可変利得増幅器（１）の出力電力に応じた電圧を出
力する電力検出器（２）と、 前記電力検出器（２）の出力電圧に基づき、前記可変利
得増幅器（１）の出力電力を高速で目標値に制御するた
めの制御電圧を出力する第１の制御回路（３１）と、 前記電力検出器（２）の出力電圧に基づき、前記可変利
得増幅器（１）の出力電力を低速で目標値に制御するた
めの制御電圧を出力する第２の制御回路（３２）と、 前記電力検出器（２）の出力電圧によりパケット信号を
検出してパケット検出信号を出力するパケット検出回路
（４）と、 前記電力検出器（２）の出力電圧が所定の閾値を超え、
その後収束状態になっているを検出して収束検出信号を
出力する収束検出回路（８）と、 前記パケット検出回路（４）からパケット検出信号が出
力され、かつ前記収束検出信号が出力されたときにタイ
ミング信号を出力するタイミング生成回路（５１）と、 前記タイミング生成回路（５１）から前記タイミング信
号が出力されるまでは前記第１の制御回路（３１）から
の第１の制御電圧を前記可変利得増幅器（１）に供給
し、前記タイミング信号が出力されると、前記第２の制
御回路（３２）からの第２の制御電圧を前記可変利得増
幅器（１）に供給するスイッチ回路（７）とを有するこ
とを特徴とする利得調整装置。 - 【請求項６】 制御電圧に応じた利得で、入力信号を増
幅する可変利得増幅器（１）と、 前記可変利得増幅器（１）の入力電力または出力電力に
応じた電圧を出力する電力検出器（２）と、 前記電力検出器（２）の出力電圧に基づき、前記可変利
得増幅器（１）の出力電力を制御定数に応じた速度で目
標値に制御するための制御電圧を出力する制御回路（３
３）と、 前記電力検出器（２）の出力電圧によりパケット信号を
検出してパケット検出信号を出力するパケット検出回路
（４）と、 前記パケット検出回路（４）からパケット検出信号が出
力されてから所定時間が経過するまでは前記制御定数を
大きな値に調節し、前記所定時間が経過後は、前記制御
定数を小さな値に調節する制御定数調節回路（９）とを
有することを特徴とする利得調整装置。 - 【請求項７】 制御電圧に応じた利得で、入力信号を増
幅する可変利得増幅器（１）と、 前記可変利得増幅器（１）の出力電力に応じた電圧を出
力する電力検出器（２）と、 前記電力検出器（２）の出力電圧に基づき、前記可変利
得増幅器（１）の出力電力を制御定数に応じた速度で目
標値に制御するための制御電圧を出力する制御回路（３
３）と、 前記電力検出器（２）の出力電圧に応じ、前記電力検出
器（２）の出力電圧が上昇すると前記制御定数を増加さ
せ、前記電力検出器（２）の出力電圧が下降すると前記
制御定数を低下させるように、前記制御定数を調節する
制御定数調節回路（９１）とを有することを特徴とする
利得調整装置。 - 【請求項８】 前記パケット信号は、プリアンブルを有
するものであり、前記所定時間は、前記プリアンブルの
受信時間より短く、かつ前記可変利得増幅器（１）の出
力電力が目標値に収束するよりも長い時間であることを
特徴とする請求項１、３、４、６のいずれか１つに記載
の利得調整装置。 - 【請求項９】 前記プリアンブルは、利得調整用のプリ
アンブル部を有し、前記所定時間は、前記利得調整用の
プリアンブル部の受信時間より短い時間であることを特
徴とする請求項８に記載の利得調整装置。 - 【請求項１０】 制御電圧に応じた利得で、入力信号を
増幅する可変利得増幅器（１）と、 前記可変利得増幅器（１）の入力電力または出力電力に
応じた電圧を出力する電力検出器（２）と、 前記電力検出器（２）の出力電圧に基づき、前記可変利
得増幅器（１）の出力電力を目標値に制御するための制
御電圧を出力する制御回路（３４）と、 前記制御回路（３４）からの制御電圧に基づいて、前記
可変利得増幅器（１）の出力電力を安定化させるように
前記可変利得増幅器（１）の出力電力を補正する回路手
段（１０、１１、１２、１３）とを有することを特徴と
する利得調整装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000102656A JP4178712B2 (ja) | 2000-04-04 | 2000-04-04 | 利得調整装置 |
| US09/826,450 US6621345B2 (en) | 2000-04-04 | 2001-04-04 | Gain control device for packet signal receiver |
| US10/619,230 US7076223B2 (en) | 2000-04-04 | 2003-07-14 | Gain control device for packet signal receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000102656A JP4178712B2 (ja) | 2000-04-04 | 2000-04-04 | 利得調整装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001292189A true JP2001292189A (ja) | 2001-10-19 |
| JP4178712B2 JP4178712B2 (ja) | 2008-11-12 |
Family
ID=18616499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000102656A Expired - Fee Related JP4178712B2 (ja) | 2000-04-04 | 2000-04-04 | 利得調整装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6621345B2 (ja) |
| JP (1) | JP4178712B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085570A (ja) * | 2006-09-27 | 2008-04-10 | Matsushita Electric Ind Co Ltd | 無線受信装置及び半導体集積回路 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4178712B2 (ja) * | 2000-04-04 | 2008-11-12 | 株式会社デンソー | 利得調整装置 |
| ES2249361T3 (es) * | 2000-07-12 | 2006-04-01 | Motorola, Inc. | Bucle de control automatico de ganancia de respuesta rapida para sistemas de banda estrecha. |
| DE60112451T2 (de) * | 2001-11-30 | 2006-04-06 | Freescale Semiconductors, Inc., Austin | Transientenkompensation für Leistungverstärker in OFDM-Systemen |
| US8094591B1 (en) * | 2002-03-19 | 2012-01-10 | Good Technology, Inc. | Data carrier detector for a packet-switched communication network |
| US20050239427A1 (en) * | 2002-08-20 | 2005-10-27 | Mitsubishi Denki Kabushiki Kaisha | Gain control method, gain controller, receiver having the gain controller, and mobile telephone |
| US7006824B1 (en) | 2002-09-10 | 2006-02-28 | Marvell International Ltd. | Frame/packet-based calibration for wireless transceivers |
| US7215933B1 (en) * | 2002-09-24 | 2007-05-08 | Marvell International Ltd. | Local transmitter output power control system for wireless applications |
| KR100689400B1 (ko) | 2002-10-24 | 2007-03-08 | 삼성전자주식회사 | 자동 이득의 이득 보상 제어 장치 및 방법 |
| US6983135B1 (en) | 2002-11-11 | 2006-01-03 | Marvell International, Ltd. | Mixer gain calibration method and apparatus |
| US6798286B2 (en) | 2002-12-02 | 2004-09-28 | Broadcom Corporation | Gain control methods and systems in an amplifier assembly |
| US7260377B2 (en) * | 2002-12-02 | 2007-08-21 | Broadcom Corporation | Variable-gain low noise amplifier for digital terrestrial applications |
| US7471941B2 (en) * | 2002-12-02 | 2008-12-30 | Broadcom Corporation | Amplifier assembly including variable gain amplifier, parallel programmable amplifiers, and AGC |
| US8437720B2 (en) | 2002-12-02 | 2013-05-07 | Broadcom Corporation | Variable-gain low noise amplifier for digital terrestrial applications |
| US7539423B2 (en) * | 2003-01-10 | 2009-05-26 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Loss of signal detection and programmable behavior after error detection |
| US7761067B1 (en) * | 2003-05-15 | 2010-07-20 | Marvell International Ltd. | Iterative filter circuit calibration |
| US7805115B1 (en) * | 2003-06-02 | 2010-09-28 | Analog Devices, Inc. | Variable filter systems and methods for enhanced data rate communication systems |
| US7161416B2 (en) * | 2004-07-20 | 2007-01-09 | Bae Systems Information And Electronic Systems Integration Inc. | Programmable filter |
| US7205841B2 (en) * | 2005-04-22 | 2007-04-17 | Broadcom Corporation | Automatic gain control with three states of operation |
| KR100739102B1 (ko) | 2005-12-09 | 2007-07-13 | 삼성전자주식회사 | 다이나믹 레인지가 큰 자동이득조정장치 및 그 방법 |
| US8175562B2 (en) * | 2006-10-27 | 2012-05-08 | Agere Systems Inc. | Automatic gain control for enhanced bit error rate performance |
| US8238868B2 (en) * | 2007-05-31 | 2012-08-07 | Renesas Electronics Corporation | Dynamic voltage scaling for packet-based data communication systems |
| JP4911088B2 (ja) * | 2008-03-21 | 2012-04-04 | 富士通株式会社 | 無線通信装置および無線通信方法 |
| US8401129B2 (en) * | 2009-11-19 | 2013-03-19 | Techwell Llc | Digital automatic gain control |
| DE102011081245A1 (de) | 2011-03-31 | 2012-10-04 | Rohde & Schwarz Gmbh & Co. Kg | Vorrichtung und Verfahren zum Fixieren eines Verstärkungs- bzw. Dämpfungsfaktors |
| JP2015149609A (ja) * | 2014-02-06 | 2015-08-20 | 株式会社東芝 | 受信装置及び受信方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145713A (ja) * | 1984-01-10 | 1985-08-01 | Fujitsu Ltd | 自動利得制御方式 |
| US4928307A (en) * | 1989-03-02 | 1990-05-22 | Acs Communications | Time dependent, variable amplitude threshold output circuit for frequency variant and frequency invariant signal discrimination |
| US5172071A (en) * | 1992-02-05 | 1992-12-15 | Novatel Communications Ltd. | Linearized output control of a nonlinear amplifier |
| US5381115A (en) * | 1993-08-30 | 1995-01-10 | Hughes Aircraft Company | Method and apparatus for regulating output power of signal amplifier |
| US5371473A (en) * | 1993-09-10 | 1994-12-06 | Hughes Aircraft Company | Thermally stable ALC for pulsed output amplifier |
| JP3192047B2 (ja) * | 1994-06-03 | 2001-07-23 | キヤノン株式会社 | スペクトラム拡散受信機 |
| AUPM900594A0 (en) * | 1994-10-24 | 1994-11-17 | Cochlear Pty. Limited | Automatic sensitivity control |
| JPH08316756A (ja) * | 1995-05-22 | 1996-11-29 | Saitama Nippon Denki Kk | 送信出力制御方式 |
| US5642075A (en) * | 1995-12-21 | 1997-06-24 | Itt Corporation | Sampled data automatic gain control |
| JPH09307601A (ja) | 1996-05-10 | 1997-11-28 | Kokusai Electric Co Ltd | 自動電力制御装置 |
| US6173160B1 (en) * | 1996-11-18 | 2001-01-09 | Nokia Mobile Phones Limited | Mobile station having drift-free pulsed power detection method and apparatus |
| JPH11123629A (ja) | 1997-10-23 | 1999-05-11 | Takeda Kikai:Kk | 工作機械におけるワーク移送装置 |
| JP3388339B2 (ja) | 1997-10-27 | 2003-03-17 | 日本電気エンジニアリング株式会社 | 自動利得制御方式 |
| US6212244B1 (en) * | 1998-01-09 | 2001-04-03 | Golden Bridge Technology, Inc. | Fast response automatic gain control |
| JP2001230644A (ja) * | 2000-02-18 | 2001-08-24 | Matsushita Electric Ind Co Ltd | 自動利得制御装置及び方法、並びに自動利得制御機能を備える無線通信装置 |
| JP4178712B2 (ja) * | 2000-04-04 | 2008-11-12 | 株式会社デンソー | 利得調整装置 |
-
2000
- 2000-04-04 JP JP2000102656A patent/JP4178712B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-04 US US09/826,450 patent/US6621345B2/en not_active Expired - Lifetime
-
2003
- 2003-07-14 US US10/619,230 patent/US7076223B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085570A (ja) * | 2006-09-27 | 2008-04-10 | Matsushita Electric Ind Co Ltd | 無線受信装置及び半導体集積回路 |
| US7920840B2 (en) | 2006-09-27 | 2011-04-05 | Panasonic Corporation | Wireless receiver apparatus provided with gain control amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010028275A1 (en) | 2001-10-11 |
| US7076223B2 (en) | 2006-07-11 |
| JP4178712B2 (ja) | 2008-11-12 |
| US20040014439A1 (en) | 2004-01-22 |
| US6621345B2 (en) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001292189A (ja) | 利得調整装置 | |
| US7408489B2 (en) | Method and system for mixed analog-digital automatic gain control | |
| KR100856769B1 (ko) | Ｄｃ 오프셋 보정을 위한 다단 증폭기 및 dc 오프셋 보정 방법 | |
| KR101236018B1 (ko) | 폐쇄 및 개방 루프 전력 제어를 연속으로 교번함으로써 증폭기의 이득을 제어하는 방법 및 시스템 | |
| EP1047188A2 (en) | Offset voltage cancellation system for radio frequency power controllers | |
| EP0509733A2 (en) | Radio-frequency power amplifier device | |
| KR20050089159A (ko) | 제어를 위해 페널티 및 플로어를 사용하는 지연 미스매치된피드 포워드 증폭기 시스템 | |
| WO2007121112A2 (en) | Systems, methods and devices for dual closed loop modulation controller for nonlinear rf amplifier | |
| US20040130470A1 (en) | Automatic gain control method | |
| US6429739B1 (en) | Amplifier with feedback power control loop offset compensation | |
| JP3263017B2 (ja) | 検波回路およびそれを用いた送信装置ならびに受信装置 | |
| JPH0255428A (ja) | マイクロ波ａｇｃ回路 | |
| US7994855B2 (en) | Amplifier arrangement | |
| JPH07307631A (ja) | 自動出力制御装置 | |
| US8183923B2 (en) | Constant gain amplifier system with gain control feedback | |
| KR100938832B1 (ko) | 통신 및 방송 장비용 자동레벨 및 자동이득 제어장치 | |
| JP3902901B2 (ja) | 自動利得調整装置、自動利得調整方法及び記録媒体 | |
| CN112671355A (zh) | 反馈系统与相关的信号处理方法 | |
| JP2001211125A (ja) | 検波回路 | |
| EP1573907B1 (en) | Delay mismatched feed forward amplifier system using penalties and floors for control | |
| JPH0595240A (ja) | 送信電力制御回路 | |
| JP2000315960A (ja) | マイクロ波受信装置 | |
| JP2001185969A (ja) | 自動利得調整装置、自動利得調整方法及び記録媒体 | |
| JPH11340762A (ja) | 自動レベル制御回路 | |
| AU2009322804A1 (en) | Hybrid power control for a power amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |