ES2249361T3 - Bucle de control automatico de ganancia de respuesta rapida para sistemas de banda estrecha. - Google Patents
Bucle de control automatico de ganancia de respuesta rapida para sistemas de banda estrecha.Info
- Publication number
- ES2249361T3 ES2249361T3 ES01116531T ES01116531T ES2249361T3 ES 2249361 T3 ES2249361 T3 ES 2249361T3 ES 01116531 T ES01116531 T ES 01116531T ES 01116531 T ES01116531 T ES 01116531T ES 2249361 T3 ES2249361 T3 ES 2249361T3
- Authority
- ES
- Spain
- Prior art keywords
- signal
- agc
- agc circuit
- loop
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004044 response Effects 0.000 title claims abstract description 48
- 230000005540 biological transmission Effects 0.000 claims abstract description 10
- 230000010354 integration Effects 0.000 claims description 38
- 239000003990 capacitor Substances 0.000 claims description 36
- 230000009365 direct transmission Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 13
- 238000004891 communication Methods 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 8
- 238000013016 damping Methods 0.000 description 11
- 239000003638 chemical reducing agent Substances 0.000 description 8
- 238000001514 detection method Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
Un circuito AGC (control automático de ganancia) que comprende: un trayecto de transmisión hacia delante o directo que tiene una entrada (210) para recibir, en utilización, una señal de RF de entrada y una salida (212), a proporcionar en la utilización una señal de banda base de salida; un amplificador de AGC de ganancia variable (210) en el trayecto de transmisión directo, cuyo amplificador tiene una entrada de control y que es sensible a una señal de control (240) aplicada al mismo para variar su ganancia; un bucle de realimentación (200), acoplado desde la salida del mencionado trayecto de transmisión directa y a la mencionada entrada de control del mencionado amplificador; un integrador (230, 232) acoplado a la mencionada entrada de control del mencionado amplificador, y una fuente de voltaje (234) acoplada al mencionado integrador y a la mencionada entrada de control del mencionado amplificador, en el que el mencionado bucle de realimentación incluye un detector de señal (218) el cualtiene una respuesta de ganancia no lineal predeterminada, en el que la ganancia se incrementa continuamente ante un incremento en el nivel de la señal de entrada; en el que el circuito AGC es operable para recibir una señal de RF provista en una pluralidad de intervalos de tiempo de la señal, caracterizado porque cada par de intervalos de tiempo se entrelazan mediante al menos un intervalo de tiempo vacío, y en el que el bucle de realimentación es operable que esté dispuesto en un modo de bucle cerrado, para permitir la aplicación de una respuesta rápida par cambiar la ganancia del amplificador de ganancia variable cuando se reciba primeramente una señal de RF en un intervalo de tiempo de la señal.
Description
Bucle de control automático de ganancia de
respuesta rápida para sistemas de banda estrecha.
La presente invención está relacionada con un
circuito de ganancia automático de respuesta rápida y un receptor
de radiofrecuencia (RF) y un método que utiliza dicho circuito.
Un sistema de radiocomunicaciones incluye como
mínimo un transmisor y un receptor. El transmisor y el receptor
(que con frecuencia forman parte de la unidad transceptora
combinada) están interconectados mediante un canal inalámbrico de
radiofrecuencia (RF), el cual suministra la transmisión de una
señal de comunicaciones entre los mismos. El receptor incluye
generalmente un amplificador, el cual está acoplado al elemento
receptor (una antena). El amplificador está caracterizado por una
ganancia, la cual puede ser ajustada en un rango predeterminado,
utilizando una señal de control. Muchos receptores incluyen también
un dispositivo que ajusta automáticamente la ganancia del
amplificador de acuerdo con el nivel de la señal recibida. El
proceso de ajustar la ganancia, de acuerdo con la cual tenga que
ser amplificada la señal recibida, se denomina como Control de
Ganancia Automático (AGC).
En los sistemas de comunicaciones de Acceso
Múltiple por División en el Tiempo (TDMA), se comparte un canal de
RF entre los usuarios que intentan tener acceso al sistema de radio
en ciertos intervalos de tiempo multiplexados por división en el
tiempo. Esto permite la transmisión de más de una señal a la misma
frecuencia, permitiendo que se compartan en el tiempo
secuencialmente cada uno de los canales de los distintos abonados.
Los intervalos de tiempo están configurados en tramas de repetición
periódica. Cada una de estas tramas incluyen un cierto número de
intervalos de tiempo, y cada intervalo de tiempo proporciona una
señal para un usuario específico. En la actualidad, la señal tiene
un formato digital.
El grupo TETRA (sistema europeo de
radiocomunicaciones de radiotelefonía de grupo cerrado (denominado
también como sistema de radiocomunicaciones troncales terrestres))
es un sistema especificado por el Instituto Europeo de Estándares de
Telecomunicaciones), en el cual se disponen un conjunto de
estándares mediante los cuales las comunicaciones digitales
especialmente en formato TDMA se implantan en las modernas
comunicaciones. En particular, la Operación de Modo Directo del
sistema TETRA (Estándar europeo ETS
300-392-2), por ejemplo, para la
comunicación directa entre los usuarios que estén operando con la
utilización del formato TDMA 1:4. Cada trama está dividida en
cuatro intervalos de tiempo. Cada receptor que opere en el sistema
recibe una señal en solo uno de los intervalos de tiempo por cada
trama. Dichos sistemas requieren que los receptores tengan un rango
dinámico, suficientemente grande para tener en cuenta todos los
niveles de las señales, o bien un receptor con un sistema de AGC
muy rápido, que pueda adaptarse muy rápidamente a los niveles
cambiantes de las señales recibidas. La señal recibida tiene una
longitud del preámbulo de aproximadamente 0,2 mseg y la respuesta
del AGC deberá establecerse durante este período.
La patente de los EE.UU. número 5.742.899 de
Blackbum, y otros, titulada "Bucle de Control automático de
ganancia de respuesta rápida (AGC) para un Receptor de Banda
Estrecha" está dirigida a un bucle de AGC de respuesta rápida
que tiene un primer bucle de realimentación con formas de respuesta
seleccionables y un segundo bucle de realimentación con formas de
respuesta seleccionables. La selección de la forma de respuesta
está basada en el modo de operación de desactivación rápida, en el
modo de operación de recuperación de
sobre-regulación, y en el modo de operación de
estado continuo. El sistema descrito en esta referencia está
dedicado para poder operar en TDMA, y su tiempo de respuesta es de
1,5 mseg para una banda base de frecuencia intermedia de 25 KHz.
El sistema ha sido optimizado para el caso en que exista una
transmisión continua de transmisión de la potencia de RF,
permitiendo así que tenga lugar la configuración del AGC al final
del primer intervalo de tiempo.
No obstante, el bucle del arte anterior descrito
en la mencionada referencia no es adecuado para su utilización en
los receptores o transceptores de RF de banda estrecha, por
ejemplo, para su uso en el sistema TDMA, en el cual la potencia de
RF se recibe en ráfagas discontinuas, tal como en la Operación de
Modo Directo TETRA (DMO) por que el tiempo de respuesta del bucle no
es suficientemente rápido.
De acuerdo con la presente invención en un primer
aspecto, se proporciona un circuito AGC (control automático de
ganancia), que comprende:
un trayecto de transmisión hacia delante o
directo que tiene una entrada para recibir, en utilización, una
señal de RF de entrada y una salida, a proporcionar en la
utilización una señal de banda base de salida;
un amplificador de AGC de ganancia variable en el
trayecto de transmisión directo, cuyo amplificador tiene una
entrada de control y que es sensible a una señal de control
aplicada al mismo para variar su ganancia;
\newpage
un bucle de realimentación, acoplado desde la
salida del mencionado trayecto de transmisión directa y a la
mencionada entrada de control del mencionado amplificador;
un integrador acoplado a la mencionada entrada de
control del mencionado amplificador, y
una fuente de voltaje acoplada al mencionado
integrador y a la mencionada entrada de control del mencionado
amplificador,
en el que el mencionado bucle de realimentación
incluye un detector de señal (218) el cual tiene una respuesta de
ganancia no lineal predeterminada, en el que la ganancia se
incrementa continuamente ante un incremento en el nivel de la señal
de entrada;
en el que el circuito AGC es operable para
recibir una señal de RF provista en una pluralidad de intervalos de
tiempo de la señal, en el que cada par de intervalos de tiempo se
entrelazan mediante al menos un intervalo de tiempo vacío, y en el
que el bucle de realimentación es operable que esté dispuesto en un
modo de bucle cerrado, para permitir la aplicación de una
respuesta rápida par cambiar la ganancia del amplificador de
ganancia variable cuando se reciba primeramente una señal de RF en
un intervalo de tiempo de la señal.
En el circuito AGC de acuerdo con el primer
aspecto de la invención, el trayecto directo puede incluir un
mezclador, al cual pueda aplicarse la señal de salida del
amplificador AGC de ganancia variable. El mezclador puede comprender
un mezclador de reducción que proporcione como señal de salida una
señal detectada en la frecuencia de la banda base.
El trayecto de transmisión directo puede incluir
un filtro pasabajos, por ejemplo situado en el trayecto después de
un mezclador, y al menos dos bucles de realimentación conectados
entre el trayecto de transmisión directa y la entrada de control
del amplificador, utilizando un primer bucle de realimentación
conectado al trayecto de transmisión directa antes del filtro
pasabajos, por ejemplo entre un mezclador y el filtro, y un segundo
bucle de realimentación conectado al trayecto de transmisión
directa después del filtro pasabajos, e incorporando cada uno de los
bucles de realimentación un detector de señal que tenga una
respuesta de ganancia de respuesta no lineal.
En el circuito AGC de acuerdo con el primer
aspecto de la invención, la señal de salida provista en la salida
del trayecto de transmisión directa puede incluir como componentes
de fase una componente en fase (I) y una componente en cuadratura
(Q). Cada mencionado detector de la señal del bucle(s) de
realimentación puede comprender un detector de AGC, el cual en la
utilización recibe la señal de salida y proporciona una señal de
salida a la entrada de control del mencionado amplificador, estado
la señal de salida relacionada con una combinación no lineal de las
componentes de fase I y Q de la mencionada señal de salida.
En la operación del circuito AGC de acuerdo con
el primer aspecto de la invención, la dependencia de la ganancia
G de cada mencionado detector de señal en el nivel S de la señal de
banda base presentada al mismo, puede ser una relación representada
por:
(Ecuación 1)G
= G_{o} +
kS^{1+\Delta},
en donde G es la ganancia del bucle
de AGC, S es el nivel de señal y G_{o}, k y \Delta son
parámetros predeterminados (G_{o}, k y \Delta > 0). Se
observará que \Delta puede ser una función de
S.
La respuesta de cada mencionado detector de señal
antes los cambios en el nivel de la señal presentados ante el
mismo, puede proporcionar un ancho de banda variable, en el que el
ancho de banda variable es más alto según la intensidad de la señal
de entrada que sea la más alta. La dependencia del ancho de banda
BW variable según el nivel S de la señal de banda base de entrada
puede estar representada por:
(Ecuación 2)BW
= A. (1 + \Delta) .
S^{\Delta}
Un circuito AGC de acuerdo con el primer aspecto
de la invención que incluye un primer bucle de realimentación y un
segundo bucle de realimentación según lo expuesto anteriormente,
puede ser tal que el detector de señal del primer bucle de
realimentación tenga un umbral de detección de la intensidad de
señal que sea más alto que el detector de señal del segundo bucle
de realimentación.
En el circuito de AGC según el primer aspecto de
la invención, el integrador puede comprender un condensador y una
resistencia de integración, en el que el condensador de integración
tiene una salida a través de la resistencia acoplada a la entrada de
control del amplificador de AGC. La fuente de voltaje puede
proporcionar al integrador un voltaje predeterminado, determinando
por tanto un nivel de la señal de entrada en la entrada de control,
durante un tiempo prefijado predeterminado comenzando en un
instante predeterminado.
La entrada de control en el amplificador de AGC
puede incluir un excitador de control que proporcione un cambio
substancialmente lineal en la ganancia o atenuación del
amplificador en respuesta al voltaje aplicado al mismo.
El circuito de AGC según el primer aspecto de la
invención puede incluir medios de conmutación que permitan que el
circuito AGC pueda ser conmutado entre un primer modo de operación
en el cual cada bucle de realimentación pueda estar en un estado de
bucle abierto y un segundo modo de operación en el cual cada bucle
de realimentación se encuentre en un estado de bucle cerrado, en el
que dichos modos puedan obtenerse en unos instantes predeterminados
durante periodos de tiempo predeterminados. Los medios de
conmutación pueden incluir un conmutador operado eléctricamente
para conectar un terminal de salida del detector de señal al
integrador, con conmutadores controlados eléctricamente para
conectar la fuente de voltaje al integrador, y el integrador a la
entrada de control del amplificador de ganancia variable, y un
controlador para suministrar señales para operar los conmutadores,
para proporcionar la conmutación entre el primer y segundo modos de
operación.
De acuerdo con la presente invención en un
segundo aspecto, se proporciona un receptor de RF que incluye un
circuito AGC de acuerdo con el primer aspecto. El receptor de RF
puede ser operado para recibir señales de RF suministradas en una
pluralidad de intervalos de tiempo de la señal, en el que cada par
de intervalos de tiempo de la señal adyacentes se encuentra
intercalados mediante al menos un intervalo de tiempo vacío. La
señal recibida puede ocupar un intervalo de tiempo de cada cuatro
tramas de intervalo de un modo de operaciones de comunicaciones
TDMA, en el que los demás intervalos de tiempo recibidos están
vacíos.
En dichas operaciones, el circuito del AGC puede
tener un primer modo operacional en el cual cada bucle de
realimentación se encuentra en estado abierto y un segundo modo
operacional en el cual el bucle de realimentación se encuentra en un
estado cerrado, obteniéndose dichos modos en unos instantes
predeterminados durante unos intervalos de tiempo predeterminados
correspondientes a un patrón de los intervalos de tiempo de la señal
y según unos intervalos de tiempo vacíos de la señal a recibir.
El primer modo de operación se inicia en la forma deseada después
del final de cada intervalo de tiempo. El segundo modo de
operación se inicia en la forma deseada antes del inicio de cada
intervalo de tiempo de la señal.
El receptor de RF de acuerdo con el segundo
aspecto de la invención puede ser operado de forma tal que la
señal a detectar sea una señal recibida en ráfagas de RF
discontinuas, por ejemplo en una señal de comunicación de operación
en modo directo (DMO), usualmente desde un transmisor que opere en
el mismo modo. El receptor y el transmisor pueden ser ambos unos
transceptores para operar de acuerdo con un procedimiento de
comunicaciones TDMA. El receptor y el transmisor correspondiente
pueden comunicarse de acuerdo con procedimientos de operación en
modo directo estándar TETRA (DMO).
De acuerdo con la presente invención en un tercer
aspecto se proporciona un método de detección de una señal de RF
proporcionada en una pluralidad de intervalos de tiempo de la
señal, en el que cada par de intervalos de tiempo de la señal
adyacentes se intercalan mediante al menos un intervalo de tiempo
vacío, incluyendo el método el uso de un receptor de RF de acuerdo
con el segundo aspecto de la invención.
La presente invención soluciona ventajosamente
las limitaciones del tiempo de respuesta del arte previo,
proporcionando un nuevo circuito de AGC, en el que el receptor
incorpora el mismo, y un método de operación del receptor para
proporcionar una ganancia automática de respuesta rápida para
sistemas de banda estrecha con un tiempo de respuesta de 0,5
milisegundos o inferior, en muchos casos 0,2 milisegundos o
inferior, haciendo que el circuito, receptor y método sean
adecuados para su utilización en la detección de señales de RF
suministradas en ráfagas discontinuas en un sistema TDMA.
Se describirán a continuación las realizaciones
de la presente invención a modo de ejemplo con referencia a los
dibujos adjuntos, en los que:
La figura 1 es un diagrama de un circuito
esquemático que ilustra un circuito de control automático de
ganancia de respuesta rápida (AGC), construido y siendo operacional
de acuerdo con una realización de la presente invención;
la figura 2 es una ilustración gráfica de la
relación entre el nivel de la señal y la ganancia del detector AGC
en el circuito AGS de la figura 1, construido y siendo operacional
de acuerdo con una realización de la presente invención;
la figura 3 es una ilustración esquemática de un
método para operar el circuito AGC de la figura 1, operable de
acuerdo con una realización de la presente invención;
la figura 4 es una ilustración gráfica de los
modos de operación del circuito de la figura 1; y,
la figura 5 es un diagrama de un circuito
esquemático que ilustra un circuito AGC de respuesta rápida,
construido y operable de acuerdo con una realización adicional de la
presente invención.
Se hace ahora referencia a la figura 1, la cual
es una ilustración esquemática de un bucle AGC de respuesta rápida,
denominado generalmente por 200, construido y operable de acuerdo
con una realización de la presente invención.
El bucle AGC 200 incluye un amplificador AGC 210
en un trayecto 214 de transmisión directa, un mezclador reductor
212, un excitador 216, un detector AGC 218, un controlador 226,
una resistencia amortiguadora R_{AGC} 230, un condensador
integrador C_{AGC} 232, una fuente de voltaje V_{PREAJUSTE}
234, y tres conmutadores 236, 238 y 244. El amplificador AGC 210
está acoplado al mezclador reductor 2112 y al excitador 216. El
detector AGC 218 está acoplado a través de la conexión 220 al
mezclador reductor 212 y al conmutador 244. El controlador 226 está
acoplado a los conmutadores 236, 238 y 244. El excitador 216 está
acoplado a los conmutadores 238 y 244. La fuente de voltaje
V_{PREAJUSTE} 234 está acoplada al conmutador 236. La resistencia
de amortiguación R_{AGC} 230 está acoplada al condensador
integrador C_{AGC} 232 y al conmutador 238.
La entrada al bucle AGC 200 es una señal de RF.
El amplificador AGC 210 recibe la señal de entrada, la amplifica y
la suministra al mezclador reductor 212. La salida del mezclador
reductor 212 es típicamente una señal de banda base compleja, que
tiene componentes de la fase, es decir, una componente en fase (I)
y una componente en cuadratura (Q). Una muestra de la señal de
banda base se suministra a través de la conexión 220 al detector
AGC 218. La señal de salida generada por el detector AGC 218 es
suministrada al condensador integrador 232, el cual genera una señal
de control de ganancia 240 aplicada al amplificador AGC 210 a
través de un excitador 216, con el fin de controlar la ganancia del
amplificador AGC 210. El excitador 218 genera una respuesta de
pendiente lineal en el amplificador AGC 210, en el que la pendiente
se define como decibelios (dB) de atenuación por cada cambio de
voltaje en la señal de control 240 de ganancia del amplificador. La
respuesta podría ser no obstante de tipo no lineal. El valor de la
señal de control 240 depende del modo de operación del bucle AGC
200. Se expone más adelante la descripción detallada de cada uno de
los modos de operación.
Un primer modo de operación se inicia en un
instante conocido en el tiempo en la secuencia de temporización
sincronizada de una señal TDMA recibida en un intervalo de tiempo
vacío que sigue a un intervalo de tiempo y precediendo a otro
intervalo de la señal en el cual se proporciona la señal a
detectar. En el primer modo, el bucle AGC 200 se abre, por lo que el
bucle de realimentación no es operacional. En esta etapa, el
conmutador 244 se abre y se cierran los conmutadores 236 y 238. la
fuente de voltaje V_{PREAJUSTE} 234 carga el condensador de
integración C_{AGC} 232. El valor del voltaje se determina de
forma que la atenuación del amplificador AGC 210 será mínima.
Típicamente, el valor de la atenuación es substancialmente cero. El
tiempo requerido para cargar el condensador de integración
C_{AGC} 232 se determina por una constante de tiempo relacionada
con el producto del valor de resistencia de la resistencia de
amortiguación R_{AGC} 230 y el valor del condensador de
integración C_{AGC} 232. El primer modo de operación se termina
cuando se complete la carga del condensador de integración
C_{AGC} 232.
Al comienzo del segundo modo de operación, el
controlador 226 abre el conmutador 236, desconectando por tanto la
fuente de voltaje V_{PREAJUSTE} 234 del condensador de
integración C_{AGC} 232. El resto de la carga en el condensador
de integración C_{AGC} 232 define el valor de la señal de control
240 y por tanto la ganancia (o atenuación) del amplificador AGC 210.
El controlador 226 cierra además el conmutador 244, cerrando por
tanto el bucle de realimentación AGC 200. El detector AGC 218
determina el nivel de la señal de entrada aplicada al mismo,
basándose en la determinación de la suma vectorial de las
componentes I y Q (obtenida a partir de la suma de los cuadrados
de las componentes I y Q), y proporciona la señal de salida al
condensador de integración C_{AGC} 232. El voltaje en el
condensador de integración C_{AGC} 232 determina la ganancia del
amplificador AGC 210. El comienzo del segundo modo de operación
cae en un intervalo de tiempo vacío antes del siguiente intervalo
de señal, por lo que el detector AGC 218 detecta primeramente el
ruido ambiente del sistema. Al producirse la detección de este
ruido, el detector AGC 218 proporciona una señal de salida que se
aplica para ajustar la ganancia del amplificador AGC 210,
incrementando por tanto la atenuación del ruido según lo expuesto
anteriormente.
La forma de la respuesta de ganancia del detector
AGC 218 y por tanto la ganancia del bucle AGC 200 depende de una
manera no lineal del nivel de la señal de entrada en el detector
AGC 218. La ganancia es más alta para las señales que sean mayores
que un valor de señal deseado (umbral del AGC) y baja para las
señales que estén por debajo del umbral. La relación a modo de
ejemplo de la variación de la ganancia puede tener la forma
siguiente:
(Ecuación 1)G
= G_{o} +
kS^{1+\Delta}
en donde G es la ganancia del bucle
AGC 200, S es el nivel de señal y G_{o}, k y \Delta son
parámetros determinados (G_{o}, k, \Delta > 0). Se observará
que \Delta puede ser una función de
S.
El ancho de banda del bucle AGC 200 depende
también del nivel de la señal. Puesto que en el tipo de señal a
detectar, el intervalo de tiempo que precede a un intervalo de
señal está generalmente vacío, el bucle AGC 200 tiene que ser capaz
de adaptarse por sí mismo a los niveles de la señal cambiantes de
forma rápida. El periodo del tiempo de elevación de la señal puede
ser inferior a 0,2 mseg y el rango dinámico de la señal puede
exceder de 80 dB. Esto requiere que el ancho de banda del bucle
sea máximo para señales de alto nivel, de forma que el tiempo de
respuesta del AGC (de establecimiento) del bucle 200 sea inferior a
0,2 mseg. El tiempo de respuesta del bucle AGC 200 es periodo de
tiempo que se precisa para que el bucle AGC alcance una operación de
estado continuo y firme en respuesta a un nivel de potencia de
entrada arbitrario, o bien a un cambio arbitrario en el nivel de la
potencia de entrada. Típicamente, la dependencia del ancho de banda
del bucle en el nivel de la señal puede ser proporcional a la
derivada de la ganancia del bucle con respecto al nivel de la
señal, y siendo de la forma de:
(Ecuación 2)BW
= A.k (1 + \Delta).
S^{\Delta},
en donde BW es el ancho de banda
del bucle, y A es un parámetro
predeterminado.
El tiempo de establecimiento del bucle AGC 200
depende del valor del condensador de integración C_{AGC} 232.
Para minimizar el tiempo de establecimiento, el valor del
condensador de integración C_{AGC} 232 tiene que ser lo más
pequeño posible, mientras que se mantiene un bucle estable. Un
límite práctico para el valor del condensador de integración
C_{AGC} 232 es el configurado por las dinámicas de los bucles.
Si el valor del condensador de integración C_{AGC} 232 es
demasiado pequeño, entonces existirá una
sobre-impulso de regulación significativo en la
respuesta del bucle, lo cual conduce a la distorsión de la señal al
comienzo del intervalo de recepción de la señal. Este problema se
resuelve por la inclusión de la conexión de la resistencia de
amortiguación R_{AGC}230 en serie con el condensador de
integración C_{AGC} 232. Esta conexión permite que se mejore la
estabilidad del bucle AGC y permite que pueda reducirse su tiempo de
respuesta.
Se hace referencia ahora a la figura 2, la cual
es una ilustración gráfica de la dependencia de la ganancia del
bucle AGC 200 con respecto al nivel de la señal, de acuerdo con la
realización preferida de la presente invención (figura 1).
Típicamente, la dependencia de la ganancia del
bucle AGC 200 con respecto al nivel de la señal puede estar
controlada por la Ecuación 1. Para los niveles de la señal que estén
por debajo del nivel de la señal deseado (umbral del AGC), las
variaciones de ganancia del bucle AGC 200 son comparativamente
pequeñas. Cuando el nivel de la señal excede del umbral del AGC, la
ganancia del bucle AGC 200 comienza a incrementase rápidamente. La
pendiente de la curva, la cual es proporcional al ancho de banda
del bucle AGC 200, es escarpada para señales grandes por encima del
umbral, y no siendo escarpada para las señales pequeñas por debajo
del umbral. Ello significa que el bucle AGC 200 tiene una respuesta
rápida para las señales que superen al nivel deseado de la señal, y
con una respuesta lenta para las señales de nivel bajo.
El segundo modo de operación continúa hasta el
final del intervalo de la señal.
Se hace referencia adicional a la figura 3, la
cual es una ilustración esquemática de un método para operar el
bucle AGC 200 (figura 1), operable de acuerdo con una realización
preferida adicional de la presente invención.
En la etapa 250 se abre el bucle AGC 200. Con
referencia a la figura 1, el controlador 226 abre el conmutador
244, desconectando por tanto el detector AGC 218 del conmutador 238
y del excitador 216.
En la etapa 252 se configura una atenuación
mínima del amplificador AGS 210. Con referencia a la figura 1, el
controlador 226 cierra los conmutadores 236 y 238. La fuente de
voltaje V_{PREAJUSTE} 234 carga el condensador de integración
C_{AGC} 232. El tiempo requerido para cargar el condensador de
integración C_{AGC} 232 está determinado por el producto de los
valores de la resistencia de amortiguación R_{AGC} y el valor del
condensador de integración C_{AGC} 232. El controlador 226 abre
el conmutador 236 al completarse la carga del condensador de
integración C_{AGC} 232. El voltaje del condensador de
integración cargado C_{AGC} se suministra al amplificador AGC 210
a través de la resistencia de amortiguación R_{AGC} 230,
conmutador 238 y excitador 216. El valor del voltaje se determina
de forma que la atenuación del amplificador AGC 210 sea mínima.
En la etapa 254 se cierra el bucle de
realimentación AGC. Con referencia a la figura 1, el controlador
226 cierra el conmutador 244, cerrando por tanto el bucle AGC de
realimentación. El detector AGC 218 recibe una señal de banda base,
generando una señal de salida y suministrándola al condensador de
integración C_{AGC} 232 a través de los conmutadores 244 y 238.
Puesto que esta operación se realiza en los instantes anteriores a
los intervalos de la señal, el detector AGC 218 detectará
típicamente el ruido ambiente del sistema.
En la etapa 256 se detecta una respuesta rápida
del AGC. Con referencia a la figura 1, el circuito opera con el
bucle AGC 200 cerrado. El detector AGC 218 determina un nivel de
la suma de cuadrados de las componentes I y Q de la señal de
entrada, y proporciona su señal de salida al condensador de
integración C_{AGC} 232, a través de los conmutadores 244, 238 y
de la resistencia de amortiguación R_{AGC} 230. El voltaje en el
condensador de integración C_{AGC} 232 determina la ganancia del
amplificador AGC 210. Al comienzo del intervalo de la señal, el
detector AGC 218 detectará un rápido incremento del nivel de la
señal (respuesta rápida del AGC). Con referencia a la figura 2,
tanto la ganancia como el ancho de banda del detector AGC 218 son
máximos para señales grandes de variación rápida. Consecuentemente,
el tiempo de respuesta del bucle de realimentación AGC es mínimo.
Conforme la señal se aproxima al umbral deseado, disminuye la
ganancia del detector AGC 218. Esto permite al sistema para
proceder hacia el modo de operación de estado continuo con un
sobre-impulso mínimo de
sobre-regulación.
En la etapa 258 el sistema procede hacia el modo
de operación de estado continuo. Con referencia a la figura 1,
después de detectar la respuesta rápida del AGC, el detector AGC
218 reduce rápidamente la ganancia del bucle AGC 200. Como resultado
de ello, el nivel de la señal de banda base de salida se aproxima
al valor deseado. El detector AGC 218 continúa monitorizando y
ajusta el nivel de la señal dentro de un rango de valores
comparativamente estrecho, cercano al umbral AGC. Este modo de
operación de estado continuo avanza hasta el final del intervalo de
la
señal.
señal.
Se hace ahora referencia a la figura 4, la cual
es una ilustración esquemática de los distintos modos de operación
del bucle AGC 200, de acuerdo con una realización adicional
preferida de la presente invención (figura 1). El primer modo de
operación (OM1) corresponde a las etapas 250 y 252 de la figura 3.
En estas etapas, el bucle de realimentación AGC se cierra y la
atenuación del amplificador AGC 210 se configura a un nivel mínimo.
El segundo modo de operación (OM2) corresponde a las etapas 254,
256 y 258 de la figura 3. En este modo, el detector AGC 218 de la
figura 1 monitoriza el nivel de la señal y controla la ganancia del
bucle en la forma adecuada. En el comienzo del intervalo de la
señal existe un periodo corto de la respuesta rápida del AGC,
acompañada por un sobre-impulso de
sobre-regulación. La duración de la respuesta
rápida del AGC es típicamente inferior a 0,2 mseg. El sistema se
recupera rápidamente del sobre-impulso de sobre-
regulación y continúa operando en el modo de estado continuo hasta
el final del intervalo de la señal.
Se hace ahora referencia a la figura 5, la cual
es una ilustración esquemática de un bucle AGC de respuesta rápida,
generalmente referenciado por 400, construido y operable de acuerdo
con una realización adicional de la presente invención.
El bucle AGC 400 incluye un amplificador AGC 410,
un mezclador reductor 412, un excitador 416, un filtro pasabajos
414, un detector del canal 418, un detector fuera del canal 420,
un controlador 426, una resistencia de amortiguación R_{AGC} 430,
un condensador de integración C_{AGC} 432, una fuente de voltaje
V_{PREAJUSTE} 434 y cuatro conmutadores 436, 438, 442 y 444. El
amplificador AGC 410 está acoplado al mezclador reductor 412 y al
excitador 416. El filtro pasabajos 414 está acoplado al mezclador
reductor 412 y al detector del canal 418. El detector del canal 418
está acoplado al conmutador 444. El detector fuera del canal 420
está acoplado al mezclador reductor 412 y al conmutador 442. El
controlador 426 está acoplado a los conmutadores 436, 438, 442 y
444. El excitador 416 está acoplado a los conmutadores 438, 442 y
444. La fuente de voltaje V_{PREAJUSTE} 434 está acoplada al
conmutador 436. La resistencia de amortiguación R_{AGC} 430 está
acoplada al condensador de integración C_{AGC} 432 y al
conmutador 438.
El bucle AGC 400 incluye un trayecto de
transmisión directa y dos bucles de realimentación, acoplados a
través del trayecto directo. El trayecto de transmisión directa
incluye el amplificador AGC 410, el mezclador reductor 412, y el
filtro pasabajos 414. La entrada para el bucle AGC 400 es una señal
de RF, y la salida es una señal de banda base que tiene las
componentes I y Q. El primer bucle de realimentación incluye el
detector fuera de canal 420, el cual está acoplado entre la salida
del mezclador reductor 412 y la salida del filtro basabajos 414. El
detector fuera del canal 420 detecta las señales que estén
filtradas por el filtro pasabajos 414 así como también por aquellas
que pasen por el filtro 414. El detector fuera del canal 420
controla la amplitud de las señales del canal adyacente (no
deseadas) en el trayecto directo. El segundo bucle de
realimentación incluye un detector del canal 418, el cual está
acoplado a la salida del filtro pasabajos 414. El detector del canal
418 controla la amplitud de las señales en el canal (deseadas) en
el trayecto directo. El detector fuera del canal 420 y el detector
del canal 418 proporcionan sus respectivas señales de salida al
condensador de integración C_{AGC} 432. El excitador 416
controla la ganancia del amplificador AGC 410, suministrando una
señal de control 450. La dependencia de la atenuación del
amplificador AGG 410 en el voltaje en el condensador de integración
C_{AGC} 432 puede ser una dependencia lineal de los decibelios de
atenuación en el voltaje. Se observa que pueden existir otros
tipos de dependencias de la atenuación del amplificador AGC 410 en
el voltaje en el condensador de integración C_{AGC} 432. El valor
de la señal de control 450 depende del modo de operación del bucle
AGC 400. La descripción detallada de cada uno de los modos de
operación se expone más adelante.
Al comienzo del primer modo de operación, que
corresponde a los instantes anteriores al intervalo de señal, se
abre el bucle AGC 400. Consecuentemente, los bucles de
realimentación no están operativos. El controlador 436 abre los
conmutadores 442 y 444 y cierra los conmutadores 436 y 438. La
fuente de voltaje V_{PREAJUSTE} 434 carga el condensador de
integración C_{AGC} 432. El valor del voltaje está determinado de
forma que la atenuación del amplificador AGC 410 sea mínima. El
periodo de tiempo que se precisa para cargar el condensador de
integración C_{AGC} 432 está especificado por un producto del
valor de la resistencia de amortiguación R_{AGC} 430 y el valor
del condensador de integración C_{AGC} 432. El primer modo de
operación se termina cuando se completa la carga del condensador de
integración C_{AGC} 432.
Al comienzo del segundo modo de operación, el
controlador 426 abre el conmutador 436, desconectando por tanto la
fuente de voltaje V_{PREAJUSTE} 434 del condensador de
integración C_{AGC} 432. El resto de la carga en el condensador
de integración C_{AGC} 432 define el valor de la señal de control
450, y por tanto la ganancia (o atenuación) del amplificador AGC
410. El controlador 426 cierra además los conmutadores 444 y 442,
cerrando por tanto los bucles AGC de realimentación. El detector
del canal 418 monitoriza la señal de banda base deseada, y
proporciona su señal de salida al condensador de integración
C_{AGC} 432. El detector fuera de canal 420 monitoriza la señal
no deseada en los canales adyacentes. La ganancia de este detector
se determina de forma que reaccione solamente ante las señales
fuertes, las cuales son señales fuera del canal principalmente que
se encuentran fuera de la banda de paso del filtro pasabajos 414.
Esto es porque la señal en el canal ya habrá sido detectada como
señales por encima del umbral inferior en el detector del canal 418.
El detector fuera del canal 420 proporciona una señal de salida que
se combina con la del detector del canal 418, y que se suministra
al condensador de integración C_{AGC} a través de los conmutadores
442 y 438 y la resistencia de amortiguación R_{AGC} 430.
Ambos detectores 418 y 420 determinan el nivel
del sobre-impulso de sobre- regulación SOS de las
señales de entrada aplicadas a dichos detectores. La forma de
respuesta de los detectores 418 y 420 depende de forma no lineal
del nivel de la señal y puede describirse por la Ecuación 1. La
ilustración gráfica de esta dependencia está expuesta en la figura
2. El ancho de banda del bucle AGC 400 depende también del nivel de
la señal. Puesto que el tipo de señal a detectar en el intervalo
que precede al intervalo de la señal está generalmente vacío, el
bucle AGC 400 tiene que ser capaz de adaptarse por si mismo
rápidamente hasta niveles de señal cambiante muy rápidos al comienzo
del intervalo de la señal. El periodo del tiempo de elevación de
la señal puede ser inferior a 0,2 mseg y el rango dinámico de la
señal puede superar a 80 dB. Esto requiere que el ancho de banda del
bucle sea máximo para las señales de nivel alto, de forma que el
tiempo de respuesta del AGC (establecimiento) sea inferior a 0,2
mseg. Típicamente, la dependencia del ancho de banda del bucle
sobre el nivel de la señal puede ser proporcional a la derivada de
la ganancia del bucle con respecto al nivel de la señal, y se
encuentra descrita en la Ecuación 2. Puesto que el comienzo del
segundo modo de operación cae en un intervalo de tiempo vacío que
antecede al intervalo de la señal, el detector fuera del canal 420
y el detector fuera del canal 418 detectarán primeramente el ruido
ambiente del sistema. Con la detección de este ruido, ambos
detectores proporcionan una señal de salida respectiva al
amplificador AGC 410, incrementando por tanto la atenuación de la
señal. En el segundo modo de operación, ambos detectores detectan
el comienzo del intervalo de la señal, que se acompaña por un
incremento drástico en el nivel de la señal. De acuerdo con las
Ecuaciones 1 y 2 y la figura 2, tanto la ganancia como el ancho de
banda del detector del canal 418 y el detector fuera del canal 420
son el máximo para las señales grandes y de variación rápida.
Consecuentemente, el tiempo de respuesta de los bucles de
realimentación del sistema AGC es mínimo. Conforme la señal se
aproxima al umbral deseado, disminuirá la ganancia del detector del
canal 418. Esto permite al sistema el proceder con la operación de
estado continuo con un sobre-impulso de
sobre-regulación mínimo. El segundo modo de
operación se completa al final del intervalo de la señal. Se
observará que el método ilustrado en la figura 3 puede ser
utilizado para operar el bucle AGC 400.
Claims (30)
1. Un circuito AGC (control automático de
ganancia) que comprende:
un trayecto de transmisión hacia delante o
directo que tiene una entrada (210) para recibir, en utilización,
una señal de RF de entrada y una salida (212), a proporcionar en la
utilización una señal de banda base de salida;
un amplificador de AGC de ganancia variable (210)
en el trayecto de transmisión directo, cuyo amplificador tiene una
entrada de control y que es sensible a una señal de control (240)
aplicada al mismo para variar su ganancia;
un bucle de realimentación (200), acoplado desde
la salida del mencionado trayecto de transmisión directa y a la
mencionada entrada de control del mencionado amplificador;
un integrador (230, 232) acoplado a la mencionada
entrada de control del mencionado amplificador, y
una fuente de voltaje (234) acoplada al
mencionado integrador y a la mencionada entrada de control del
mencionado amplificador,
en el que el mencionado bucle de realimentación
incluye un detector de señal (218) el cual tiene una respuesta de
ganancia no lineal predeterminada, en el que la ganancia se
incrementa continuamente ante un incremento en el nivel de la señal
de entrada;
en el que el circuito AGC es operable para
recibir una señal de RF provista en una pluralidad de intervalos de
tiempo de la señal, caracterizado porque cada par de
intervalos de tiempo se entrelazan mediante al menos un intervalo de
tiempo vacío, y en el que el bucle de realimentación es operable
que esté dispuesto en un modo de bucle cerrado, para permitir la
aplicación de una respuesta rápida par cambiar la ganancia del
amplificador de ganancia variable cuando se reciba primeramente una
señal de RF en un intervalo de tiempo de la señal.
2. Un circuito AGC de acuerdo con la
reivindicación 1, y en el que el trayecto directo incluye un filtro
pasabajos (414) y al menos dos bucles de realimentación que están
conectados entre el trayecto de transmisión directa y la entrada de
control del amplificador, incluyendo un primer bucle de
realimentación conectado al trayecto de transmisión directa antes
del filtro pasabajos, y un segundo bucle de realimentación
conectado a la trayectoria de transmisión directa después del
filtro pasabajos, en el que cada uno de los bucle de realimentación
incorporan un detector de señal de banda base (418, 420) que tiene
una respuesta de ganancia no lineal.
3. Un circuito AGC de acuerdo con la
reivindicación 1 ó 2, en el que cada detector es operable para que
tenga una ganancia que se incremente durante una respuesta rápida
con el bucle de realimentación en el modo de bucle cerrado.
4. Un circuito AGC de acuerdo con cualquier
reivindicación anterior,
en el que cada detector es operable para que
tenga un ancho de banda que se incremente durante la respuesta
rápida con el bucle de realimentación en el modo de bucle
cerrado.
5. Un circuito AGC de acuerdo con cualquiera de
las reivindicaciones anteriores, el cual incluye medios de
conmutación (244) operables para conmutar cada bucle de
realimentación entre un primer modo de operación en el cual cada
bucle de realimentación está abierto y un segundo modo de operación
en el cual cada bucle de realimentación está cerrado, en el dichos
modos se obtienen en instantes predeterminados durante periodos de
tiempo predeterminados.
6. Un circuito AGC de acuerdo con la
reivindicación 5 en el que el primer modo de operación se aplica
durante los intervalos de tiempo vacíos y el segundo modo de
operación se aplica durante los intervalos de tiempo de la
señal.
7. Un circuito AGC de acuerdo con la
reivindicación 6, en el que el segundo modo de operación se inició
durante un intervalo de tiempo vacío con antelación al inicio de un
intervalo de tiempo de la señal.
8. Un circuito AGC de acuerdo con cualquiera de
las reivindicaciones 5 a 7, en el que el amplificador de ganancia
variable (210) es operable para que tenga una atenuación mínima
cuando el bucle de realimentación se conmute desde el primer modo de
operación al segundo modo de operación.
9. Un circuito AGC de acuerdo con cualquier
reivindicación anterior, y el cual incluye un mezclador (212)
conectado a una salida del amplificador de ganancia variable.
10. Un circuito AGC de acuerdo con la
reivindicación 9, y en el que el mezclador es un mezclador reductor
que proporciona en la operación una señal de frecuencia de banda
base detectada.
11. Un circuito AGC de acuerdo con cualquier
reivindicación anterior, y en el que la señal de frecuencia de
banda base de salida del trayecto de transmisión directa incluye
como componentes de fase una componente en fase (I) y una componente
en cuadratura (Q).
12. Un circuito AGC de acuerdo con la
reivindicación 11, en el que cada mencionado detector de la señal
comprende un detector AGC, el cual durante su uso recibe la
mencionada señal de banda base, y que proporciona una señal de
salida a la entrada de control del mencionado amplificador, en el
que la señal de salida está relacionada con una combinación de las
mencionadas componentes I y Q de la fase de la mencionada señal de
banda base.
13. Un circuito AGC de acuerdo con cualquiera de
las reivindicaciones anteriores, y en el que la dependencia de la
ganancia G de cada mencionado detector de señal en el nivel S de la
mencionada señal de banda base presentada al mismo está representada
por:
G = G_{o} +
kS^{1 +
\Delta}
en donde G_{o}, k y \Delta
representan parámetros
predeterminados
G_{o}, k,
\Delta >
0
14. Un circuito AGC de acuerdo con cualquiera de
las reivindicaciones anteriores, en el que cada detector
proporciona una dependencia del ancho de banda BW variable en el
nivel S de la señal de banda base de entrada que está representada
por:
BW = A. (1 +
\Delta) .
S^{\Delta}
en donde BW es el ancho de banda
del bucle, S es la intensidad de la señal, y A y \Delta son
parámetros
predeterminados.
15. Un circuito AGC de acuerdo con cualquiera de
las reivindicaciones anteriores, y en el que el mencionado
integrados comprende un condensador de integración (232) y una
resistencia (230), en el que el condensador de integración tiene una
salida a través de la resistencia acoplada a la mencionada entrada
de control del mencionado amplificador AGC.
16. Un circuito AGC de acuerdo con cualquiera de
las reivindicaciones anteriores, y en el que la entrada de control
al amplificador AGC de ganancia variable incluye un excitador que
proporciona durante la operación un cambio substancialmente lineal
en la ganancia o atenuación del amplificador, en respuesta a un
cambio en el voltaje aplicado al mismo.
17. Un circuito AGC de acuerdo con cualquiera de
las reivindicaciones anteriores, y en el que la mencionada fuente
de voltaje proporciona al mencionado integrador, determinando por
tanto un nivel de la mencionada señal de control, un voltaje
predeterminado para un periodo de tiempo preajustado que comienza
en un instante predeterminado.
18. Un circuito AGC de acuerdo con la
reivindicación 17, que incluye un conmutador operable para conectar
la fuente de voltaje al integrador, en el que el circuito AGC tiene
un primer modo de operación en el cual cada bucle de realimentación
se abre y un segundo modo de operación en el cual cada bucle de
realimentación se cierra, y en el que el conmutador es operable
para conectar la fuente de voltaje al integrador durante el primer
modo de operación.
19. Un circuito AGC de acuerdo con la
reivindicación 17, y en el que los medios de conmutación incluyen
un conmutador operado eléctricamente (244) para conectar un
terminal de salida del detector de señal al integrador, uno o más
conmutadores controlados eléctricamente (236, 238) para conectar la
fuente de voltaje al integrador y el integrador a la entrada de
control del amplificador de ganancia variable, y un controlador
(226) para proporcionar las señales para operar los conmutadores,
para proporcionar la conmutación entre el primer y segundo
modos.
20. Un circuito AGC de acuerdo con cualquiera de
las reivindicaciones anteriores, en el que cada bucle de
realimentación es operable para tener un tiempo d establecimiento
en una respuesta rápida inferior a 0,2 mseg.
21. Un circuito AGC de acuerdo con cualquiera de
las reivindicaciones anteriores, en el que cada bucle de
realimentación es operable para detectar una señal que tenga un
rango dinámico de 80 dB.
22. Un receptor de RF que incluye un circuito AGC
de acuerdo con cualquiera de las reivindicaciones anteriores.
23. Un receptor de RF de acuerdo con la
reivindicación 22 y el cual es operable para recibir señales de RF
proporcionadas en una pluralidad de intervalos de tiempo de la
señal, en el que cada par de intervalos de tiempo de la señal
adyacentes está intercalado por al menos un intervalo de tiempo
vacío.
24. Un receptor de RF de acuerdo con la
reivindicación 23, y en el que el circuito AGC tiene un primer modo
de operación en el cual cada bucle de realimentación no es
operacional, y un segundo modo de operación en el cual cada bucle de
realimentación es operacional, obteniéndose dichos modos
alternativamente en instantes predeterminados durante intervalos de
tiempo predeterminados correspondientes a un patrón de los
intervalos de tiempo de la señal e intervalos de tiempo vacíos.
25. Un receptor de RF de acuerdo con la
reivindicación 24, y en el que el primer modo de operación se
inicia después del final de cada intervalo de tiempo de la
señal.
26. Un receptor de RF de acuerdo con la
reivindicación 24 ó 25 y
en el que el segundo modo de operación se inicia
antes del comienzo del cada intervalo de tiempo de la señal.
27. Un receptor de RF de acuerdo con cualquiera
de las reivindicaciones 22 a 26, y en el que la señal a detectar
es una señal de comunicaciones de modo directo.
28. Un receptor de RF de acuerdo con cualquiera
de las reivindicaciones 22 a 27, y en el que la señal a detectar se
comunica de acuerdo con los estándares de modo directo TETRA.
29. Un método de detección de una señal de RF
provista en una pluralidad de intervalos de tiempo de la señal,
caracterizado porque cada par de intervalos de tiempo de la
señal adyacentes están intercalados por al menos un intervalo de
tiempo vacío, incluyendo el método el uso de un receptor de RF de
acuerdo con cualquiera de las reivindicaciones 22 a 28 para
detectar la señal.
30. Un método de acuerdo con la reivindicación
29, que incluye la aplicación en una entrada del trayecto de
transmisión directa del circuito AGC incluyendo el amplificador AGC
de ganancia variable una señal de RF de entrada, y proporcionando en
la salida del trayecto de transmisión directa una entrada de un
detector AGC del circuito AGC una señal de banda base; en el que la
señal de RF es recibida en una pluralidad de intervalos de tiempo de
la señal, en el que cada par de intervalos de señal están
intercaladas por al menos un intervalo de tiempo vacío, y operando
cada bucle de realimentación del circuito AGC en un modo de bucle
cerrado para aplicar una respuesta rápida para cambiar la ganancia
de un amplificador AGC de ganancia variable del circuito AGC, cuando
una señal de RF sea recibida en un intervalo de tiempo de la
señal.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US61466800A | 2000-07-12 | 2000-07-12 | |
| US614668 | 2003-07-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2249361T3 true ES2249361T3 (es) | 2006-04-01 |
Family
ID=24462237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES01116531T Expired - Lifetime ES2249361T3 (es) | 2000-07-12 | 2001-07-09 | Bucle de control automatico de ganancia de respuesta rapida para sistemas de banda estrecha. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20040009758A1 (es) |
| EP (1) | EP1175005B1 (es) |
| AT (1) | ATE311037T1 (es) |
| DE (1) | DE60115157T2 (es) |
| ES (1) | ES2249361T3 (es) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2380341B (en) * | 2001-09-29 | 2003-11-12 | Motorola Inc | Automatic gain control circuit and an RF receiver and method using such a circuit |
| JP4168393B2 (ja) | 2003-09-05 | 2008-10-22 | 日本電気株式会社 | 無線通信移動局のａｇｃ制御方法 |
| US7929650B2 (en) * | 2005-10-18 | 2011-04-19 | Freescale Semiconductor, Inc. | AGC for narrowband receivers |
| US7620380B2 (en) * | 2006-03-24 | 2009-11-17 | Sigmatel Inc | Adjustable automatic gain control |
| US7689217B2 (en) * | 2007-03-30 | 2010-03-30 | Motorola, Inc. | Radio receiver having a multi-state variable threshold automatic gain control (AGC) for fast channel scanning acquisition and mehtod for using same |
| US8795179B2 (en) * | 2011-04-12 | 2014-08-05 | Shenzhen Mindray Bio-Medical Electronics Co., Ltd. | Methods, modules, and systems for gain control in B-mode ultrasonic imaging |
| US8494467B2 (en) * | 2011-07-12 | 2013-07-23 | Renesas Mobile Corporation | Automatic gain control configuration |
| EP2725709B1 (fr) | 2012-10-26 | 2015-06-17 | EM Microelectronic-Marin SA | Circuit électronique pour la commande automatique du gain à double pente d'un amplificateur |
| TWI640159B (zh) * | 2014-01-15 | 2018-11-01 | 達運光電股份有限公司 | RF signal automatic gain control method |
| KR102186391B1 (ko) * | 2014-09-11 | 2020-12-03 | 삼성전자주식회사 | 소모 전력 최소화 방법 및 이를 구현하는 전자장치 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3620631A (en) * | 1969-08-26 | 1971-11-16 | Collins Radio Co | Gain-controlled amplifier |
| US4024463A (en) * | 1976-05-03 | 1977-05-17 | Rockwell International Corporation | A.C. amplifier automatic gain control fast attack circuit |
| US5267272A (en) * | 1988-10-24 | 1993-11-30 | Hughes Aircraft Company | Receiver automatic gain control (AGC) |
| US5029182A (en) * | 1988-10-24 | 1991-07-02 | Hughes Aircraft Company | Automatic gain control (AGC) for frequency hopping receiver |
| EP0464669B1 (en) * | 1990-06-29 | 1997-06-04 | Sanyo Electric Co., Ltd. | AGC circuit for radio receiver |
| JP2966226B2 (ja) * | 1993-02-17 | 1999-10-25 | 三菱電機株式会社 | 電力増幅器自動制御回路 |
| US5493712A (en) * | 1994-03-23 | 1996-02-20 | At&T Corp. | Fast AGC for TDMA radio systems |
| ZA95605B (en) * | 1994-04-28 | 1995-12-20 | Qualcomm Inc | Method and apparatus for automatic gain control and dc offset cancellation in quadrature receiver |
| US5901347A (en) * | 1996-01-17 | 1999-05-04 | Motorola, Inc. | Fast automatic gain control circuit and method for zero intermediate frequency receivers and radiotelephone using same |
| US5742899A (en) * | 1996-10-24 | 1998-04-21 | Motorola, Inc. | Fast attack automatic gain control (AGC) loop for narrow band receivers |
| JP3329264B2 (ja) * | 1998-04-06 | 2002-09-30 | 日本電気株式会社 | Ａｇｃ回路 |
| KR100713395B1 (ko) * | 1999-10-27 | 2007-05-03 | 삼성전자주식회사 | 자동 이득제어 시스템의 비선형 왜곡 제거 장치 및 방법 |
| US6324230B1 (en) * | 2000-02-29 | 2001-11-27 | Motorola, Inc. | Multimode fast attack automatic gain control (AGC) loop for narrow band receivers |
| JP4178712B2 (ja) * | 2000-04-04 | 2008-11-12 | 株式会社デンソー | 利得調整装置 |
-
2001
- 2001-07-09 DE DE60115157T patent/DE60115157T2/de not_active Expired - Lifetime
- 2001-07-09 EP EP01116531A patent/EP1175005B1/en not_active Expired - Lifetime
- 2001-07-09 ES ES01116531T patent/ES2249361T3/es not_active Expired - Lifetime
- 2001-07-09 AT AT01116531T patent/ATE311037T1/de not_active IP Right Cessation
-
2003
- 2003-06-12 US US10/460,216 patent/US20040009758A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| ATE311037T1 (de) | 2005-12-15 |
| US20040009758A1 (en) | 2004-01-15 |
| EP1175005A3 (en) | 2003-12-10 |
| EP1175005A2 (en) | 2002-01-23 |
| DE60115157D1 (de) | 2005-12-29 |
| DE60115157T2 (de) | 2006-08-10 |
| EP1175005B1 (en) | 2005-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2268031T3 (es) | Circuito de control automatico de ganancia, y receptor rf y metodo que utiliza tal circuito. | |
| US8036619B2 (en) | Oscillator having controllable bias modes and power consumption | |
| US6556814B1 (en) | Memory-based amplifier load adjust system | |
| KR970000157B1 (ko) | 전력 증폭기 포화 검출과 보정방법 및 장치 | |
| KR100626566B1 (ko) | 제어된 이득 수신기를 위한 디지털화된 자동 이득 제어 시스템 및 방법 | |
| US6166598A (en) | Power amplifying circuit with supply adjust to control adjacent and alternate channel power | |
| US6324387B1 (en) | LNA control-circuit for receive closed loop automatic gain control | |
| ES2249361T3 (es) | Bucle de control automatico de ganancia de respuesta rapida para sistemas de banda estrecha. | |
| ES2317226T3 (es) | Sistema y metodo par ael control adaptable de los puntos de conmutacion de ganancia de un receptor. | |
| US20080204143A1 (en) | Wide dynamic range amplifier gain control | |
| JPH098576A (ja) | 信号を増幅するための方法および装置 | |
| JPH11317636A (ja) | ２段階自動利得制御方法及び２段階自動利得制御ル―プ | |
| EP1480402B1 (en) | Automatic power control circuitry for a QAM transmitter unit of a wireless communication device | |
| EP1316149B1 (en) | Bandwidth calibration for frequency locked loop | |
| JP2001111523A (ja) | Ｃｄｍａ受信ａｇｃ回路およびｃｄｍａ復調装置 | |
| WO2002103924A2 (en) | Power control for non-constant envelope modulation | |
| US20040029539A1 (en) | Receiver | |
| JP2007081708A (ja) | 無線装置 | |
| KR100357531B1 (ko) | 이동 전화 단말기의 수신 이득 제어 방법 | |
| JP2000278147A (ja) | 無線通信装置及び無線通信装置の送信電力制御方法 | |
| JP3110383B2 (ja) | 無線装置 | |
| WO2007099621A1 (ja) | 通信装置 | |
| JPH04269006A (ja) | 電力制御装置 | |
| KR20020051662A (ko) | 멀티캐리어 무선전송방식의 순방향 자동이득 조절방법. | |
| JPH01288118A (ja) | バースト対応レベル調整回路 |