JPH0541623A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH0541623A JPH0541623A JP19538791A JP19538791A JPH0541623A JP H0541623 A JPH0541623 A JP H0541623A JP 19538791 A JP19538791 A JP 19538791A JP 19538791 A JP19538791 A JP 19538791A JP H0541623 A JPH0541623 A JP H0541623A
- Authority
- JP
- Japan
- Prior art keywords
- gain coefficient
- amplitude
- gain
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 復調器に使用する自動利得制御回路におい
て、入力信号と利得係数との乗算結果のオーバーフロー
の発生が短時間ですむようにし応答をよくする。 【構成】 受信信号を可変する乗算器１０１と、その出
力を振幅制限する振幅制限器３１０と、振幅制限器３１
０でのオーバーフローを検出して利得係数を求める利得
係数設定器３４０とを備えている。受信信号入力時に乗
算器出力が振幅制限されたら、その振幅制限された割合
に応じて利得係数を設定し直す。そのため、入力信号と
利得係数を乗算する乗算手段において、乗算結果のオー
バーフローの発生が短時間ですみ自動利得制御回路の応
答がよくなる。
て、入力信号と利得係数との乗算結果のオーバーフロー
の発生が短時間ですむようにし応答をよくする。 【構成】 受信信号を可変する乗算器１０１と、その出
力を振幅制限する振幅制限器３１０と、振幅制限器３１
０でのオーバーフローを検出して利得係数を求める利得
係数設定器３４０とを備えている。受信信号入力時に乗
算器出力が振幅制限されたら、その振幅制限された割合
に応じて利得係数を設定し直す。そのため、入力信号と
利得係数を乗算する乗算手段において、乗算結果のオー
バーフローの発生が短時間ですみ自動利得制御回路の応
答がよくなる。
Description
【０００１】
【産業上の利用分野】本発明はディジタル信号処理装置
にて構成される復調器に使用する自動利得制御回路に関
するものである。
にて構成される復調器に使用する自動利得制御回路に関
するものである。
【０００２】
【従来の技術】従来のディジタル信号処理装置にて構成
される自動利得制御回路の構成としては、特開平２−２
３７２０７に開示されているものがあり、図２にこの文
献の回路構成を示し動作を説明する。図２に示すディジ
タルＡＧＣ制御回路において、受信入力信号２００は、
乗算器１０１にて加算器１０３の出力と乗算され、出力
信号２１０として出力される。同時に出力信号２１０
は、自乗器１０９に入力され自乗され、平均化器１０８
に出力される。平均化器１０８では、自乗された出力信
号を平均化し、自乗平均値を減算器１０７の入力信号と
し、所定の設定値から自乗平均値を減じた値を減算器１
０７より誤差信号として出力する。補正部１５０は、減
算器１０７からの誤差信号を乗算器１０５と絶対値部１
０６に入力し、絶対値部１０６に入力された誤差信号
は、絶対値化され乗算器１０５に入力される。
される自動利得制御回路の構成としては、特開平２−２
３７２０７に開示されているものがあり、図２にこの文
献の回路構成を示し動作を説明する。図２に示すディジ
タルＡＧＣ制御回路において、受信入力信号２００は、
乗算器１０１にて加算器１０３の出力と乗算され、出力
信号２１０として出力される。同時に出力信号２１０
は、自乗器１０９に入力され自乗され、平均化器１０８
に出力される。平均化器１０８では、自乗された出力信
号を平均化し、自乗平均値を減算器１０７の入力信号と
し、所定の設定値から自乗平均値を減じた値を減算器１
０７より誤差信号として出力する。補正部１５０は、減
算器１０７からの誤差信号を乗算器１０５と絶対値部１
０６に入力し、絶対値部１０６に入力された誤差信号
は、絶対値化され乗算器１０５に入力される。
【０００３】乗算器１０５では、誤差信号と絶対値誤差
信号を乗算し、乗算器１０４に入力される。乗算器１０
４のもう一つの入力には所定の係数αが入力され、乗算
した結果を加算器１０３に入力する。加算器１０３のも
う一つの入力は、レジスタ１０２の出力が入力される。
加算器１０３の出力は、レジスタ１０２の入力と乗算器
１０１の入力に接続され、レジスタ１０２において加算
器１０３の出力が保存される。乗算器１０１では加算器
１０３の出力を利得係数として受信入力信号２００に乗
算し出力信号２１０を出力する。この例では、誤差信号
を自乗という非線形動作を行なうことにより、出力信号
レベルと所望の設定値との差が大きいとき、大きな利得
の制御量が得られるようにしている。
信号を乗算し、乗算器１０４に入力される。乗算器１０
４のもう一つの入力には所定の係数αが入力され、乗算
した結果を加算器１０３に入力する。加算器１０３のも
う一つの入力は、レジスタ１０２の出力が入力される。
加算器１０３の出力は、レジスタ１０２の入力と乗算器
１０１の入力に接続され、レジスタ１０２において加算
器１０３の出力が保存される。乗算器１０１では加算器
１０３の出力を利得係数として受信入力信号２００に乗
算し出力信号２１０を出力する。この例では、誤差信号
を自乗という非線形動作を行なうことにより、出力信号
レベルと所望の設定値との差が大きいとき、大きな利得
の制御量が得られるようにしている。
【０００４】
【発明が解決しようとする課題】しかしながら、この例
のディジタルＡＧＣ制御回路では、固定小数点演算の場
合に発生しうる乗算時のオーバーフローを防止するため
の対策がなく、また、復調器の受信信号待ち状態時に無
信号状態が続くと利得係数が大きくなり、この状態で、
受信信号が高レベルで入力される場合、入力信号と利得
係数を乗算する乗算手段において、乗算結果のオーバー
フローが発生し出力信号の値が変化し、自動利得制御回
路の応答が遅くなる欠点がある。したがって、本発明の
目的は、乗算結果のオーバーフローの発生が短時間です
む自動利得制御回路を提供することにある。
のディジタルＡＧＣ制御回路では、固定小数点演算の場
合に発生しうる乗算時のオーバーフローを防止するため
の対策がなく、また、復調器の受信信号待ち状態時に無
信号状態が続くと利得係数が大きくなり、この状態で、
受信信号が高レベルで入力される場合、入力信号と利得
係数を乗算する乗算手段において、乗算結果のオーバー
フローが発生し出力信号の値が変化し、自動利得制御回
路の応答が遅くなる欠点がある。したがって、本発明の
目的は、乗算結果のオーバーフローの発生が短時間です
む自動利得制御回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明は前記の問題を解
決するために以下の手段を備えている。即ち、受信信号
に関する利得係数を制限して保持する利得係数制限手段
と、利得係数制限手段から与えられた利得係数に応じて
受信入力信号の振幅を可変する乗算手段と、この乗算手
段からの出力信号の振幅を制限をする振幅制限手段とを
備えている。また、振幅制限手段でのオーバーフローし
た値を検出し、その値に応じた利得係数を求める振幅制
限検出・利得係数設定手段と、振幅制限手段からの出力
信号を自乗平均化し所定の設定値との誤差を求めて誤差
信号を出力する誤差検出手段と、この誤差信号と予め定
められた定数とに応じて利得誤差係数を求め利得係数制
限手段の前回の出力とこの利得誤差係数の加算値を、次
回の利得係数として利得係数制限手段へ与える利得係数
変更手段とを備えている。更に、誤差信号が予め定めら
れた値を越えたことを検出して、振幅制限検出・利得係
数設定手段の出力を振幅制限手段に設定し、且つ、利得
係数変更手段の動作を開始させる動作検出手段とを備え
ている。
決するために以下の手段を備えている。即ち、受信信号
に関する利得係数を制限して保持する利得係数制限手段
と、利得係数制限手段から与えられた利得係数に応じて
受信入力信号の振幅を可変する乗算手段と、この乗算手
段からの出力信号の振幅を制限をする振幅制限手段とを
備えている。また、振幅制限手段でのオーバーフローし
た値を検出し、その値に応じた利得係数を求める振幅制
限検出・利得係数設定手段と、振幅制限手段からの出力
信号を自乗平均化し所定の設定値との誤差を求めて誤差
信号を出力する誤差検出手段と、この誤差信号と予め定
められた定数とに応じて利得誤差係数を求め利得係数制
限手段の前回の出力とこの利得誤差係数の加算値を、次
回の利得係数として利得係数制限手段へ与える利得係数
変更手段とを備えている。更に、誤差信号が予め定めら
れた値を越えたことを検出して、振幅制限検出・利得係
数設定手段の出力を振幅制限手段に設定し、且つ、利得
係数変更手段の動作を開始させる動作検出手段とを備え
ている。
【０００６】
【作用】以上の構成において、受信信号待ち状態から受
信信号有の状態となり、誤差検出手段の出力である誤差
信号が予め定められた値を越えたことを動作検出器が検
出し、また、振幅制限検出・利得係数設定手段がオーバ
ーフローを検出すると、振幅制限検出・利得係数設定手
段の出力を振幅制限手段に設定し、且つ、利得係数変更
手段の動作を開始させる。受信入力信号が振幅制限され
ても、振幅制限検出・利得係数設定手段が、動作開始時
に、その振幅制限された割合に応じて利得係数を利得係
数制限手段に設定し直すため、受信入力信号と利得係数
を乗算する乗算手段において乗算結果のオーバーフロー
が発生しずらくなり、自動利得制御回路の応答がよくな
る。
信信号有の状態となり、誤差検出手段の出力である誤差
信号が予め定められた値を越えたことを動作検出器が検
出し、また、振幅制限検出・利得係数設定手段がオーバ
ーフローを検出すると、振幅制限検出・利得係数設定手
段の出力を振幅制限手段に設定し、且つ、利得係数変更
手段の動作を開始させる。受信入力信号が振幅制限され
ても、振幅制限検出・利得係数設定手段が、動作開始時
に、その振幅制限された割合に応じて利得係数を利得係
数制限手段に設定し直すため、受信入力信号と利得係数
を乗算する乗算手段において乗算結果のオーバーフロー
が発生しずらくなり、自動利得制御回路の応答がよくな
る。
【０００７】
【実施例】図１は本発明の自動利得制御回路の実施例を
示す構成図である。図１において、１０１は乗算器、３
００は利得係数制限器、３１０は振幅制限器、３２０と
３４０とは振幅制限検出・利得係数設定手段を構成する
ものであって３２０は振幅制限検出器、３４０は利得係
数設定器、１０７と１０８と１０９とは誤差検出手段を
構成するものであって１０９は自乗器、１０８は平均化
器、１０７は減算器、３３２と１０３とは利得係数変更
手段を構成するものであって３３２は利得誤差係数演算
器、１０３は加算器、３３１は動作検出器である。
示す構成図である。図１において、１０１は乗算器、３
００は利得係数制限器、３１０は振幅制限器、３２０と
３４０とは振幅制限検出・利得係数設定手段を構成する
ものであって３２０は振幅制限検出器、３４０は利得係
数設定器、１０７と１０８と１０９とは誤差検出手段を
構成するものであって１０９は自乗器、１０８は平均化
器、１０７は減算器、３３２と１０３とは利得係数変更
手段を構成するものであって３３２は利得誤差係数演算
器、１０３は加算器、３３１は動作検出器である。
【０００８】図１の自動利得制御回路の動作の大略を説
明するに、送信受信切り替え信号などによって復調器が
受信待ちにされた状態では、利得制限器３００に比較的
大きい初期値が設定されたままであり、次に受信信号有
の状態となり、誤差信号２２０が予め定められた値を越
えたことを動作検出器３３１が検出したら、利得係数設
定器３４０による利得係数の設定し直し、あるいは、利
得誤差係数演算器３３２と加算器１０３とによる利得係
数の更新が行われ、受信信号がなくなり、利得制限器３
００の利得係数が一定の大きさに大きくなったら、受信
待ちと同様の初期状態に復帰するものである。
明するに、送信受信切り替え信号などによって復調器が
受信待ちにされた状態では、利得制限器３００に比較的
大きい初期値が設定されたままであり、次に受信信号有
の状態となり、誤差信号２２０が予め定められた値を越
えたことを動作検出器３３１が検出したら、利得係数設
定器３４０による利得係数の設定し直し、あるいは、利
得誤差係数演算器３３２と加算器１０３とによる利得係
数の更新が行われ、受信信号がなくなり、利得制限器３
００の利得係数が一定の大きさに大きくなったら、受信
待ちと同様の初期状態に復帰するものである。
【０００９】次に、図１に沿って、自動利得制御回路の
動作を説明する。受信入力信号２００は、乗算器１０１
にて、前回（１サンプルあるいは数サンプル前の）の利
得係数制限器３００の出力と乗算され、乗算結果が振幅
制限器３１０に入力される。振幅制限器３１０では、乗
算器１０１からの乗算結果を所定の振幅値内に制限して
出力される。振幅制限検出器３２０では、振幅制限器３
１０でのオーバーフローの検出を行い、オーバーフロー
を起こした場合にはオーバーフローした桁数を利得係数
設定器３４０に出力し、利得係数設定器３４０では、オ
ーバーフロー桁数に応じた利得係数を計算する。
動作を説明する。受信入力信号２００は、乗算器１０１
にて、前回（１サンプルあるいは数サンプル前の）の利
得係数制限器３００の出力と乗算され、乗算結果が振幅
制限器３１０に入力される。振幅制限器３１０では、乗
算器１０１からの乗算結果を所定の振幅値内に制限して
出力される。振幅制限検出器３２０では、振幅制限器３
１０でのオーバーフローの検出を行い、オーバーフロー
を起こした場合にはオーバーフローした桁数を利得係数
設定器３４０に出力し、利得係数設定器３４０では、オ
ーバーフロー桁数に応じた利得係数を計算する。
【００１０】また、振幅制限器３１０からの出力信号２
１０は、復調部（図示せず）に出力されると共に、自乗
器１０９に入力され、自乗されて平均化器１０８に出力
される。平均化器１０８では、自乗された出力信号を平
均化した自乗平均値を減算器１０７に出力し、所定の設
定値から自乗平均値を減じた値を減算器１０７より誤差
信号２２０として出力する。動作検出器３３１は、誤差
信号２２０の値が所定の値を越えたことを検出して動作
開始信号２５０を出力し、利得誤差係数演算器３３２の
動作を開始させるとともに、利得係数設定器３４０の出
力を利得係数制限器３００に設定させる。乗算器３３２
は、動作開始信号２５０により動作を開始し、誤差信号
２２０と所定の定数αを乗算し、利得誤差係数２３０を
加算器１０３に出力する。
１０は、復調部（図示せず）に出力されると共に、自乗
器１０９に入力され、自乗されて平均化器１０８に出力
される。平均化器１０８では、自乗された出力信号を平
均化した自乗平均値を減算器１０７に出力し、所定の設
定値から自乗平均値を減じた値を減算器１０７より誤差
信号２２０として出力する。動作検出器３３１は、誤差
信号２２０の値が所定の値を越えたことを検出して動作
開始信号２５０を出力し、利得誤差係数演算器３３２の
動作を開始させるとともに、利得係数設定器３４０の出
力を利得係数制限器３００に設定させる。乗算器３３２
は、動作開始信号２５０により動作を開始し、誤差信号
２２０と所定の定数αを乗算し、利得誤差係数２３０を
加算器１０３に出力する。
【００１１】利得係数設定器３４０は、動作開始信号２
５０を受けたとき、オーバーフロー桁数に対応した利得
係数を出力し、利得係数制限器３００の利得係数の変更
を行ない動作を停止する。加算器１０３は、利得誤差係
数２３０と利得係数制限器３００の前回の利得係数を加
算し、新しい利得係数を利得係数制限器３００に出力す
る。利得係数制限器３００では、利得係数の最大値、最
小値を調べ、利得係数を所定の範囲内に制限する。利得
係数制限器３００からの利得係数は、乗算器１０１に入
力され、乗算器１０１に入力される受信入力信号２００
の振幅値が制御される。
５０を受けたとき、オーバーフロー桁数に対応した利得
係数を出力し、利得係数制限器３００の利得係数の変更
を行ない動作を停止する。加算器１０３は、利得誤差係
数２３０と利得係数制限器３００の前回の利得係数を加
算し、新しい利得係数を利得係数制限器３００に出力す
る。利得係数制限器３００では、利得係数の最大値、最
小値を調べ、利得係数を所定の範囲内に制限する。利得
係数制限器３００からの利得係数は、乗算器１０１に入
力され、乗算器１０１に入力される受信入力信号２００
の振幅値が制御される。
【００１２】
【発明の効果】以上説明したように本発明によれば、動
作開始時に、振幅制限検出手段でのオーバーフロー値に
応じた利得係数の値を求め、その振幅制限された割合に
応じて利得係数を再設定するため、受信信号入力時に乗
算器出力が振幅制限されても、入力信号と利得係数を乗
算する乗算手段における乗算結果のオーバーフローの発
生が短時間ですみ自動利得制御回路の応答がよくなる。
作開始時に、振幅制限検出手段でのオーバーフロー値に
応じた利得係数の値を求め、その振幅制限された割合に
応じて利得係数を再設定するため、受信信号入力時に乗
算器出力が振幅制限されても、入力信号と利得係数を乗
算する乗算手段における乗算結果のオーバーフローの発
生が短時間ですみ自動利得制御回路の応答がよくなる。
【図１】図１は本発明の一実施例を示すブロック図
【図２】図２は従来技術の説明図
１０１ 乗算器 １０３ 加算器 １０７ 減算器 １０８ 平均化器 １０９ 自乗器 ２２０ 誤差信号 ２３０ 利得誤差係数 ３００ 利得係数制限器 ３１０ 振幅制限器 ３２０ 振幅制限検出器 ３３１ 動作検出器 ３３２ 利得誤差係数演算器 ３４０ 利得係数設定器
Claims (1)
- 【請求項１】 受信信号に関する利得係数を制限して保
持する利得係数制限手段と、 当該利得係数制限手段から与えられた利得係数に応じ
て、受信入力信号の振幅を可変する乗算手段と、 当該乗算手段からの出力信号の振幅を制限をする振幅制
限手段と、 当該振幅制限手段でのオーバーフローした値を検出し、
その値に応じた利得係数を求める、振幅制限検出・利得
係数設定手段と、 前記振幅制限手段からの出力信号を自乗平均化し、所定
の設定値との誤差を求めて誤差信号を出力する誤差検出
手段と、 前記誤差信号と予め定められた定数とに応じて利得誤差
係数を求め、前記利得係数制限手段の前回の出力と当該
利得誤差係数の加算値を、次回の利得係数として前記利
得係数制限手段へ与える利得係数変更手段と、 前記誤差信号が予め定められた値を超えたことを検出し
て、前記振幅制限検出・利得係数設定手段の出力を前記
振幅制限手段に設定し、且つ、前記利得係数変更手段の
動作を開始させる動作検出手段とを備え、 前記振幅制限手段の出力を復調部への出力信号とするこ
とを特徴とした自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19538791A JPH0541623A (ja) | 1991-08-05 | 1991-08-05 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19538791A JPH0541623A (ja) | 1991-08-05 | 1991-08-05 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541623A true JPH0541623A (ja) | 1993-02-19 |
Family
ID=16340316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19538791A Pending JPH0541623A (ja) | 1991-08-05 | 1991-08-05 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541623A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284996A (ja) * | 2000-03-31 | 2001-10-12 | Matsushita Electric Ind Co Ltd | ゲイン制御装置 |
| JP2006135528A (ja) * | 2004-11-04 | 2006-05-25 | Nec Network & Sensor Systems Ltd | 電力増幅器および電力増幅方法 |
| US11253933B2 (en) | 2017-02-14 | 2022-02-22 | 3M Innovative Properties Company | Non-orthogonal cube corner elements and arrays thereof made by end milling |
-
1991
- 1991-08-05 JP JP19538791A patent/JPH0541623A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284996A (ja) * | 2000-03-31 | 2001-10-12 | Matsushita Electric Ind Co Ltd | ゲイン制御装置 |
| JP2006135528A (ja) * | 2004-11-04 | 2006-05-25 | Nec Network & Sensor Systems Ltd | 電力増幅器および電力増幅方法 |
| JP4572103B2 (ja) * | 2004-11-04 | 2010-10-27 | Ｎｅｃネットワーク・センサ株式会社 | 電力増幅器および電力増幅方法 |
| US11253933B2 (en) | 2017-02-14 | 2022-02-22 | 3M Innovative Properties Company | Non-orthogonal cube corner elements and arrays thereof made by end milling |
| US11806795B2 (en) | 2017-02-14 | 2023-11-07 | 3M Innovative Properties Company | Security articles comprising groups of microstructures made by end milling |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3183078B2 (ja) | 制御信号生成回路、これを用いた自動利得制御回路、これを用いた受信機及びこれを用いた通信システム | |
| EP0455434B1 (en) | Noise reducers | |
| JP3264698B2 (ja) | 撮像装置 | |
| JPH0541623A (ja) | 自動利得制御回路 | |
| US5923768A (en) | Digital audio processing | |
| US5640418A (en) | Equalizer, reception system having an equalizer, data conversion method and apparatus thereof | |
| KR100365847B1 (ko) | 영상신호의흑레벨검출회로 | |
| KR100346079B1 (ko) | 비디오신호용히스토그램연산장치 | |
| JP3101955B2 (ja) | ディジタル変調信号の復調装置 | |
| US5311314A (en) | Method of and arrangement for suppressing noise in a digital signal | |
| JPS6010880A (ja) | デジタルクランプ回路 | |
| JPH05304444A (ja) | 適応フィルタによる未知システム同定の方法及び装置 | |
| JPH0450767B2 (ja) | ||
| JP3541263B2 (ja) | ゲイン設定方法 | |
| GB2310985A (en) | Digital audio processing | |
| JP2543542B2 (ja) | スケルチ回路 | |
| KR0168969B1 (ko) | 무선 주파수 신호의 자동 이득 제어 조정 장치 | |
| JPH07176966A (ja) | 信号処理装置 | |
| JPH0690124A (ja) | 自動利得制御装置 | |
| JPH0630428A (ja) | 演算装置 | |
| JPH04129477A (ja) | 自動等化器 | |
| JPH08181555A (ja) | ディジタル自動利得制御装置 | |
| JPH06188921A (ja) | モデムの受信モニタ装置 | |
| JPH0369276A (ja) | ノイズ低減回路 | |
| JPS63260208A (ja) | デジタルａｇｃ方式 |