JP3101955B2 - ディジタル変調信号の復調装置 - Google Patents
ディジタル変調信号の復調装置Info
- Publication number
- JP3101955B2 JP3101955B2 JP03134886A JP13488691A JP3101955B2 JP 3101955 B2 JP3101955 B2 JP 3101955B2 JP 03134886 A JP03134886 A JP 03134886A JP 13488691 A JP13488691 A JP 13488691A JP 3101955 B2 JP3101955 B2 JP 3101955B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- decision
- phase difference
- phase
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2335—Demodulator circuits; Receiver circuits using non-coherent demodulation using temporal properties of the received signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は位相変調信号や周波数変
調信号等のディジタル変調信号の復調装置に関するもの
である。
調信号等のディジタル変調信号の復調装置に関するもの
である。
【０００２】
【従来の技術】位相変調信号や周波数変調信号等のディ
ジタル変調信号を復調する装置として、周波数検波器と
積分放電フィルタとを含むものがしばしば用いられる。
図４はＭＳＫやπ／４シフトＱＰＳＫ等に対して用いる
従来のディジタル変調信号の復調装置のブロック図で、
この復調装置は、周波数検波器４１と、積分放電フィル
タ４２と、判定器４３とにより構成されており、積分放
電フィルタ４２は、積分器４４と、放電制御回路４５と
により構成されている。
ジタル変調信号を復調する装置として、周波数検波器と
積分放電フィルタとを含むものがしばしば用いられる。
図４はＭＳＫやπ／４シフトＱＰＳＫ等に対して用いる
従来のディジタル変調信号の復調装置のブロック図で、
この復調装置は、周波数検波器４１と、積分放電フィル
タ４２と、判定器４３とにより構成されており、積分放
電フィルタ４２は、積分器４４と、放電制御回路４５と
により構成されている。
【０００３】周波数検波器４１に入力されたディジタル
変調信号は検波され、その周波数検波出力は積分放電フ
ィルタ４２に供給されて、１タイムスロット長のあいだ
積分されて位相差信号に変換される。位相差信号を出力
すると、積分放電フィルタ４２の積分器４４は放電制御
回路４５からの制御信号に基づいて放電すると同時に、
直ちに次の積分を開始する。積分放電フィルタ４２から
の位相差信号は判定器４３に供給され、符号や大きさが
判定されて、判定データすなわち復調データが出力され
る。例えばＭＳＫの場合には、送信時にデータに応じて
搬送波に与えられる位相差が＋π／２か−π／２である
から、判定時の閾値を０にして送信された２値データを
判定する。またπ／４シフトＱＰＳＫの場合には、送信
時にデータに応じて搬送波に与えられる位相差が＋３π
／４か＋π／４か−π／４か−３π／４であるから、判
定時の閾値を＋π／２、０、−π／２にして送信された
４値データを判定する。
変調信号は検波され、その周波数検波出力は積分放電フ
ィルタ４２に供給されて、１タイムスロット長のあいだ
積分されて位相差信号に変換される。位相差信号を出力
すると、積分放電フィルタ４２の積分器４４は放電制御
回路４５からの制御信号に基づいて放電すると同時に、
直ちに次の積分を開始する。積分放電フィルタ４２から
の位相差信号は判定器４３に供給され、符号や大きさが
判定されて、判定データすなわち復調データが出力され
る。例えばＭＳＫの場合には、送信時にデータに応じて
搬送波に与えられる位相差が＋π／２か−π／２である
から、判定時の閾値を０にして送信された２値データを
判定する。またπ／４シフトＱＰＳＫの場合には、送信
時にデータに応じて搬送波に与えられる位相差が＋３π
／４か＋π／４か−π／４か−３π／４であるから、判
定時の閾値を＋π／２、０、−π／２にして送信された
４値データを判定する。
【０００４】図５は帯域制限フィルタによる符号間干渉
が大きな方式、例えばＧＭＳＫに対して用いる従来のデ
ィジタル変調信号の復調装置のブロック図で、この復調
装置は、周波数検波器５１と、積分放電フィルタ５２
と、減算器５３と、判定器５４と、シフトレジスタ５５
と、過去データの干渉量発生器５６とにより構成されて
おり、積分放電フィルタ５２は、２ビット長積分器５
７，５８と、積分器制御回路５９と、スイッチ６０とに
より構成されている。
が大きな方式、例えばＧＭＳＫに対して用いる従来のデ
ィジタル変調信号の復調装置のブロック図で、この復調
装置は、周波数検波器５１と、積分放電フィルタ５２
と、減算器５３と、判定器５４と、シフトレジスタ５５
と、過去データの干渉量発生器５６とにより構成されて
おり、積分放電フィルタ５２は、２ビット長積分器５
７，５８と、積分器制御回路５９と、スイッチ６０とに
より構成されている。
【０００５】周波数検波器５１に入力されたディジタル
変調信号は検波され、その周波数検波出力は積分放電フ
ィルタ５２に供給されて、２ビット長のあいだ積分され
て位相差信号に変換される。１つの位相差信号を得るに
は２ビット長の時間がかかるが、位相差信号は１ビット
間隔で必要なので、通常、積分放電フィルタ５２は２つ
の２ビット長積分器５７，５８を用意して積分器制御回
路５９とスイッチ６０とにより交互に切り換えて用い
る。積分放電フィルタ５２からの位相差信号は減算器５
３に供給されて過去データの干渉量が差し引かれ、その
結果の符号が判定器５４により判定されて判定データが
得られる。この判定データは復調データとして出力され
る。判定器５４からの判定データのうち過去２ビット分
はビットクロックに従ってシフトレジスタ５５に保持さ
れ、その過去２ビット分により決まる過去データの干渉
量が過去データの干渉量発生器５６から減算器５３に供
給されて、過去のデータの干渉が打ち消される。
変調信号は検波され、その周波数検波出力は積分放電フ
ィルタ５２に供給されて、２ビット長のあいだ積分され
て位相差信号に変換される。１つの位相差信号を得るに
は２ビット長の時間がかかるが、位相差信号は１ビット
間隔で必要なので、通常、積分放電フィルタ５２は２つ
の２ビット長積分器５７，５８を用意して積分器制御回
路５９とスイッチ６０とにより交互に切り換えて用い
る。積分放電フィルタ５２からの位相差信号は減算器５
３に供給されて過去データの干渉量が差し引かれ、その
結果の符号が判定器５４により判定されて判定データが
得られる。この判定データは復調データとして出力され
る。判定器５４からの判定データのうち過去２ビット分
はビットクロックに従ってシフトレジスタ５５に保持さ
れ、その過去２ビット分により決まる過去データの干渉
量が過去データの干渉量発生器５６から減算器５３に供
給されて、過去のデータの干渉が打ち消される。
【０００６】いま、ＧＭＳＫ変調方式を用いて伝送すべ
きデータ列（＋１または−１の値をとる）を─，ｓ
n-2 ，ｓn-1 ，ｓn ，ｓn+1 ，─（ｎは時間的順序を示
す整数）とする。ｎ番目のデータを復調しようとしてい
る時、雑音を考慮しない場合、積分放電フィルタ５２か
ら出力される位相差信号ｘn は、ほぼ下記数１で表され
る。
きデータ列（＋１または−１の値をとる）を─，ｓ
n-2 ，ｓn-1 ，ｓn ，ｓn+1 ，─（ｎは時間的順序を示
す整数）とする。ｎ番目のデータを復調しようとしてい
る時、雑音を考慮しない場合、積分放電フィルタ５２か
ら出力される位相差信号ｘn は、ほぼ下記数１で表され
る。
【０００７】
【数１】
【０００８】上記数１において、Ｂｓn 以外の項は送信
側のフィルタと受信側のフィルタとによる符号間干渉を
表わし、Ａはπ／８、Ｂは３π／８程度の値となる。ま
たＡｓn-2 とＢｓn-1 とは、既知の過去データｓn-2 と
ｓn-1 とから求めてｘn から差し引かれ、Ｂｓn の符号
を正確に判定するのに役立つ。判定に際し、ｓn+1 は未
知であるからＡｓn+1 の項は考慮しない。
側のフィルタと受信側のフィルタとによる符号間干渉を
表わし、Ａはπ／８、Ｂは３π／８程度の値となる。ま
たＡｓn-2 とＢｓn-1 とは、既知の過去データｓn-2 と
ｓn-1 とから求めてｘn から差し引かれ、Ｂｓn の符号
を正確に判定するのに役立つ。判定に際し、ｓn+1 は未
知であるからＡｓn+1 の項は考慮しない。
【０００９】次に、入力されるディジタル変調信号に含
まれる位相雑音が判定入力に及ぼす影響を考える。この
影響の大小は、復調装置の誤り率を決める重要な要因で
ある。図４，５に示す上記２つの従来例について、この
位相雑音が判定入力に及ぼす影響を計算する。図４の従
来例では１タイムスロット毎の位相雑音を、図５の従来
例では２ビット毎の位相雑音を、各々ｅk （ｋは時間的
順序を示す整数）とする。位相雑音が積分放電フィルタ
４２，５２の出力、すなわち判定入力に及ぼす判定入力
誤差ａk は、積分の開始時点と終了時点との位相雑音の
値の差であるから、下記数２で表される。
まれる位相雑音が判定入力に及ぼす影響を考える。この
影響の大小は、復調装置の誤り率を決める重要な要因で
ある。図４，５に示す上記２つの従来例について、この
位相雑音が判定入力に及ぼす影響を計算する。図４の従
来例では１タイムスロット毎の位相雑音を、図５の従来
例では２ビット毎の位相雑音を、各々ｅk （ｋは時間的
順序を示す整数）とする。位相雑音が積分放電フィルタ
４２，５２の出力、すなわち判定入力に及ぼす判定入力
誤差ａk は、積分の開始時点と終了時点との位相雑音の
値の差であるから、下記数２で表される。
【００１０】
【数２】
【００１１】このように、判定時の位相雑音ｅk とそれ
より積分時間長だけ前の位相雑音ｅ k-1 との両者が判定
入力における誤差として影響する。
より積分時間長だけ前の位相雑音ｅ k-1 との両者が判定
入力における誤差として影響する。
【００１２】
【発明が解決しようとする課題】従来の周波数検波器と
積分放電フィルタとを用いたディジタル変調信号の復調
装置では、判定入力が、判定時の位相雑音と、それより
積分時間長だけ前の位相雑音との両方の影響を受けるこ
とになり、判定時の位相雑音の影響しか受けない同期検
波にくらべて判定入力誤差が大きく、データ判定誤りが
多かった。
積分放電フィルタとを用いたディジタル変調信号の復調
装置では、判定入力が、判定時の位相雑音と、それより
積分時間長だけ前の位相雑音との両方の影響を受けるこ
とになり、判定時の位相雑音の影響しか受けない同期検
波にくらべて判定入力誤差が大きく、データ判定誤りが
多かった。
【００１３】本発明はかかる事情に鑑みて成されたもの
であり、周波数検波器と積分放電フィルタとを用いてお
り、しかもデータ判定誤りの少ないディジタル変調信号
の復調装置を提供することを目的とする。
であり、周波数検波器と積分放電フィルタとを用いてお
り、しかもデータ判定誤りの少ないディジタル変調信号
の復調装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明は、ディジタル変
調信号の所定時間長における位相差を検出する位相差検
出手段と、この位相差検出手段からの位相差信号を判定
入力として判定することにより判定結果である判定デー
タを復調データとして出力する判定器とを備えたディジ
タル変調信号の復調装置において、前記判定入力の位相
誤差を抽出しかつそれを定数倍して雑音補正量として次
の判定入力に正帰還する正帰還手段を設け、積分開始時
の位相雑音を軽減する構成としたことを特徴としてい
る。
調信号の所定時間長における位相差を検出する位相差検
出手段と、この位相差検出手段からの位相差信号を判定
入力として判定することにより判定結果である判定デー
タを復調データとして出力する判定器とを備えたディジ
タル変調信号の復調装置において、前記判定入力の位相
誤差を抽出しかつそれを定数倍して雑音補正量として次
の判定入力に正帰還する正帰還手段を設け、積分開始時
の位相雑音を軽減する構成としたことを特徴としてい
る。
【００１５】
【作用】位相差検出手段は、ディジタル変調信号の所定
時間長における位相差を検出する。判定器は、位相差検
出手段からの位相差信号を判定入力として判定すること
により判定結果である判定データを復調データとして出
力する。正帰還手段は、判定入力の位相誤差を抽出しか
つそれを定数倍して雑音補正量として次の判定入力に正
帰還する。
時間長における位相差を検出する。判定器は、位相差検
出手段からの位相差信号を判定入力として判定すること
により判定結果である判定データを復調データとして出
力する。正帰還手段は、判定入力の位相誤差を抽出しか
つそれを定数倍して雑音補正量として次の判定入力に正
帰還する。
【００１６】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。 （実施例１） 図１は本発明の実施例１におけるディジタル変調信号の
復調装置のブロック図で、この復調装置はＭＳＫやπ／
４シフトＱＰＳＫ等に対して用いられる。この復調装置
は、周波数検波器１と、積分放電フィルタ２と、判定器
３と、基準位相発生器４と、減算器５と、遅延回路６
と、定数乗算器７と、加算器８とにより構成されてお
り、積分放電フィルタ２は、積分器９と、放電制御回路
１０とにより構成されている。周波数検波器１と、積分
放電フィルタ２とは、位相差検出手段を構成する。周波
数検波器１は、入力されたディジタル変調信号を周波数
検波する。積分放電フィルタ２は、周波数検波器１から
の周波数検波出力を入力として位相差信号を出力する。
加算器８は、積分放電フィルタ２からの位相差信号と定
数乗算器７からの雑音補正量とを加算して判定入力を出
力する。判定器３は、加算器８からの判定入力を判定し
て判定データを復調データとして出力する。基準位相発
生器４は、判定器３からの判定データに基づいて基準位
相を出力する。減算器５は、加算器８からの判定入力か
ら基準位相発生器４からの基準位相を減算して判定入力
誤差を出力する。遅延回路６は、減算器５からの判定入
力誤差を遅延させる。定数乗算器７は、遅延回路６から
の遅延した判定入力誤差に基づいて雑音補正量を作出
し、加算器８に供給する。
説明する。 （実施例１） 図１は本発明の実施例１におけるディジタル変調信号の
復調装置のブロック図で、この復調装置はＭＳＫやπ／
４シフトＱＰＳＫ等に対して用いられる。この復調装置
は、周波数検波器１と、積分放電フィルタ２と、判定器
３と、基準位相発生器４と、減算器５と、遅延回路６
と、定数乗算器７と、加算器８とにより構成されてお
り、積分放電フィルタ２は、積分器９と、放電制御回路
１０とにより構成されている。周波数検波器１と、積分
放電フィルタ２とは、位相差検出手段を構成する。周波
数検波器１は、入力されたディジタル変調信号を周波数
検波する。積分放電フィルタ２は、周波数検波器１から
の周波数検波出力を入力として位相差信号を出力する。
加算器８は、積分放電フィルタ２からの位相差信号と定
数乗算器７からの雑音補正量とを加算して判定入力を出
力する。判定器３は、加算器８からの判定入力を判定し
て判定データを復調データとして出力する。基準位相発
生器４は、判定器３からの判定データに基づいて基準位
相を出力する。減算器５は、加算器８からの判定入力か
ら基準位相発生器４からの基準位相を減算して判定入力
誤差を出力する。遅延回路６は、減算器５からの判定入
力誤差を遅延させる。定数乗算器７は、遅延回路６から
の遅延した判定入力誤差に基づいて雑音補正量を作出
し、加算器８に供給する。
【００１７】次に動作を説明する。周波数検波器１に入
力されたディジタル変調信号は周波数検波される。周波
数検波器１からの周波数検波出力は、積分放電フィルタ
２により１タイムスロット長のあいだ積分されて位相差
信号に変換される。積分放電フィルタ２からの位相差信
号は、加算器８により定数乗算器７からの雑音補正量が
加算されて判定器３に供給され、符号や大きさが判定さ
れる。判定器３からの判定データは、復調データとして
出力される。例えばＭＳＫの場合には、送信時にデータ
に応じて与えられる位相差が＋π／２か−π／２である
から、判定時の閾値を０にして送信された２値データを
判定する。またπ／４シフトＱＰＳＫの場合には、送信
時にデータに応じて与えられる位相差が＋３π／４か＋
π／４か−π／４か−３π／４であるから、判定時の閾
値を＋π／２、０、−π／２にして送信された４値デー
タを判定する。基準位相発生器４は、判定器３からの判
定データに対して理想的な基準位相、例えばＭＳＫの場
合には＋π／２か−π／２、π／４シフトＱＰＳＫの場
合には＋３π／４か＋π／４か−π／４か−３π／４を
発生する。基準位相発生器４からの基準位相は減算器５
により加算器８からの判定入力から減算され、判定入力
誤差として出力される。減算器５からの判定入力誤差
は、遅延回路６により１タイムスロット遅延され、定数
乗算器７により定数α倍されて、雑音補正量として加算
器８に供給される。
力されたディジタル変調信号は周波数検波される。周波
数検波器１からの周波数検波出力は、積分放電フィルタ
２により１タイムスロット長のあいだ積分されて位相差
信号に変換される。積分放電フィルタ２からの位相差信
号は、加算器８により定数乗算器７からの雑音補正量が
加算されて判定器３に供給され、符号や大きさが判定さ
れる。判定器３からの判定データは、復調データとして
出力される。例えばＭＳＫの場合には、送信時にデータ
に応じて与えられる位相差が＋π／２か−π／２である
から、判定時の閾値を０にして送信された２値データを
判定する。またπ／４シフトＱＰＳＫの場合には、送信
時にデータに応じて与えられる位相差が＋３π／４か＋
π／４か−π／４か−３π／４であるから、判定時の閾
値を＋π／２、０、−π／２にして送信された４値デー
タを判定する。基準位相発生器４は、判定器３からの判
定データに対して理想的な基準位相、例えばＭＳＫの場
合には＋π／２か−π／２、π／４シフトＱＰＳＫの場
合には＋３π／４か＋π／４か−π／４か−３π／４を
発生する。基準位相発生器４からの基準位相は減算器５
により加算器８からの判定入力から減算され、判定入力
誤差として出力される。減算器５からの判定入力誤差
は、遅延回路６により１タイムスロット遅延され、定数
乗算器７により定数α倍されて、雑音補正量として加算
器８に供給される。
【００１８】ここで、周波数検波器１に入力されるディ
ジタル変調信号に含まれる位相雑音が判定入力に及ぼす
影響を計算する。１タイムスロット毎の位相雑音をｅk
（ｋは時間的順序を示す整数）とする。位相雑音が積分
放電フィルタ２の出力に及ぼす誤差ａk は、積分の開始
時点と終了時点との位相雑音の値の差であるから、下記
数３で表される。
ジタル変調信号に含まれる位相雑音が判定入力に及ぼす
影響を計算する。１タイムスロット毎の位相雑音をｅk
（ｋは時間的順序を示す整数）とする。位相雑音が積分
放電フィルタ２の出力に及ぼす誤差ａk は、積分の開始
時点と終了時点との位相雑音の値の差であるから、下記
数３で表される。
【００１９】
【数３】
【００２０】判定器３に供給される判定入力の誤差ｂk
は、ａkに雑音補正量すなわち１タイムスロット前の判
定入力誤差ｂk-1 を定数α倍した量を加えたものである
から、下記数４で表される。
は、ａkに雑音補正量すなわち１タイムスロット前の判
定入力誤差ｂk-1 を定数α倍した量を加えたものである
から、下記数４で表される。
【００２１】
【数４】
【００２２】上記数３と数４とを用いて、ｂk を１タイ
ムスロット毎の位相雑音で表わすと、下記数５のように
なる。
ムスロット毎の位相雑音で表わすと、下記数５のように
なる。
【００２３】
【数５】
【００２４】すなわちαの絶対値が１未満の場合、この
数列の和は収束する。１タイムスロット毎の位相雑音ｅ
i （ｉは時間的順序を示す整数）は確率変数であり、そ
の平均は０で、分散をσ2 とする。一般に、ｅi とｅj
（ｉとｊとは異なる整数）とは独立とみなしてよいか
ら、ｂk の分散Ｖb は下記数６で表される。
数列の和は収束する。１タイムスロット毎の位相雑音ｅ
i （ｉは時間的順序を示す整数）は確率変数であり、そ
の平均は０で、分散をσ2 とする。一般に、ｅi とｅj
（ｉとｊとは異なる整数）とは独立とみなしてよいか
ら、ｂk の分散Ｖb は下記数６で表される。
【００２５】
【数６】
【００２６】一方、従来例の判定器入力における誤差の
分散は、上記数２より２σ2 であるから、本実施例の分
散は、従来例の１／（１＋α）倍になっている。従って
上記数５が収束する範囲、すなわちαを１未満の正数に
設定すると、判定器入力における誤差の分散、すなわち
位相雑音の影響が減少する。 （実施例２） 図２は本発明の実施例２におけるディジタル変調信号の
復調装置のブロック図で、この復調装置は帯域制限フィ
ルタによる符号間干渉が大きな方式、例えばＧＭＳＫに
対して用いられる。すなわち符号間干渉が大きな方式の
場合には、判定入力誤差の中に符号間干渉による誤差も
含まれるので、次の判定入力に帰還させる前にその誤差
を取り除く必要があることから、この実施例２の復調装
置を用いるのである。この復調装置は、周波数検波器２
１と、積分放電フィルタ２２と、第１の減算器２３と、
判定器２４と、シフトレジスタ２５と、過去データの干
渉量発生器２６と、基準位相発生器２７と、第２の減算
器２８と、遅延回路２９と、未来データの干渉量発生器
３０と、第３の減算器３１と、定数乗算器３２と、加算
器３３とにより構成されており、積分放電フィルタ２２
は、２ビット長積分器３４，３５と、積分器制御回路３
６と、スイッチ３７とにより構成されている。周波数検
波器２１と、積分放電フィルタ２２とは、位相差検出手
段を構成する。周波数検波器２１は、入力されたディジ
タル変調信号を周波数検波する。積分放電フィルタ２２
は、周波数検波器２１からの周波数検波出力に基づいて
位相差信号を出力する。加算器３３は、積分放電フィル
タ２２からの位相差信号と定数乗算器３２からの雑音補
正量とを加算して補正された位相差信号を出力する。第
１の減算器２３は、加算器３３からの補正された位相差
信号から過去データの干渉量発生器２６からの過去デー
タの干渉量を減算して判定入力として出力する。判定器
２４は、第１の減算器２３からの判定入力に基づいて判
定データを出力する。シフトレジスタ２５は、判定器２
４からの判定データとビットクロックとに基づいて過去
の判定データを出力する。過去データの干渉量発生器２
６は、シフトレジスタ２５からの過去の判定データに基
づいて過去データの干渉量を出力する。基準位相発生器
２７は、判定器２４からの判定データに基づいて基準位
相を出力する。第２の減算器２８は、第１の減算器２３
からの判定入力から基準位相発生器２７からの基準位相
を減算して判定入力誤差を出力する。遅延回路２９は、
第２の減算器２８からの判定入力誤差を遅延させる。未
来データの干渉量発生器３０は、シフトレジスタ２５か
らの過去の判定データに基づいて未来データの干渉量を
出力する。第３の減算器３１は、遅延回路２９からの遅
延した判定入力誤差から未来データの干渉量発生器３０
からの未来データの干渉量を減算する。定数乗算器３２
は、第３の減算器３１からの信号に基づいて雑音補正量
を出力する。
分散は、上記数２より２σ2 であるから、本実施例の分
散は、従来例の１／（１＋α）倍になっている。従って
上記数５が収束する範囲、すなわちαを１未満の正数に
設定すると、判定器入力における誤差の分散、すなわち
位相雑音の影響が減少する。 （実施例２） 図２は本発明の実施例２におけるディジタル変調信号の
復調装置のブロック図で、この復調装置は帯域制限フィ
ルタによる符号間干渉が大きな方式、例えばＧＭＳＫに
対して用いられる。すなわち符号間干渉が大きな方式の
場合には、判定入力誤差の中に符号間干渉による誤差も
含まれるので、次の判定入力に帰還させる前にその誤差
を取り除く必要があることから、この実施例２の復調装
置を用いるのである。この復調装置は、周波数検波器２
１と、積分放電フィルタ２２と、第１の減算器２３と、
判定器２４と、シフトレジスタ２５と、過去データの干
渉量発生器２６と、基準位相発生器２７と、第２の減算
器２８と、遅延回路２９と、未来データの干渉量発生器
３０と、第３の減算器３１と、定数乗算器３２と、加算
器３３とにより構成されており、積分放電フィルタ２２
は、２ビット長積分器３４，３５と、積分器制御回路３
６と、スイッチ３７とにより構成されている。周波数検
波器２１と、積分放電フィルタ２２とは、位相差検出手
段を構成する。周波数検波器２１は、入力されたディジ
タル変調信号を周波数検波する。積分放電フィルタ２２
は、周波数検波器２１からの周波数検波出力に基づいて
位相差信号を出力する。加算器３３は、積分放電フィル
タ２２からの位相差信号と定数乗算器３２からの雑音補
正量とを加算して補正された位相差信号を出力する。第
１の減算器２３は、加算器３３からの補正された位相差
信号から過去データの干渉量発生器２６からの過去デー
タの干渉量を減算して判定入力として出力する。判定器
２４は、第１の減算器２３からの判定入力に基づいて判
定データを出力する。シフトレジスタ２５は、判定器２
４からの判定データとビットクロックとに基づいて過去
の判定データを出力する。過去データの干渉量発生器２
６は、シフトレジスタ２５からの過去の判定データに基
づいて過去データの干渉量を出力する。基準位相発生器
２７は、判定器２４からの判定データに基づいて基準位
相を出力する。第２の減算器２８は、第１の減算器２３
からの判定入力から基準位相発生器２７からの基準位相
を減算して判定入力誤差を出力する。遅延回路２９は、
第２の減算器２８からの判定入力誤差を遅延させる。未
来データの干渉量発生器３０は、シフトレジスタ２５か
らの過去の判定データに基づいて未来データの干渉量を
出力する。第３の減算器３１は、遅延回路２９からの遅
延した判定入力誤差から未来データの干渉量発生器３０
からの未来データの干渉量を減算する。定数乗算器３２
は、第３の減算器３１からの信号に基づいて雑音補正量
を出力する。
【００２７】次に動作を説明する。周波数検波器２１に
入力されたディジタル変調信号は検波されて周波数検波
出力が積分放電フィルタ２２に供給され、２ビット長の
あいだ積分されて位相差信号に変換される。１つの位相
差信号を得るには２ビット長の時間がかかるが、位相差
信号は１ビット間隔で必要なので、積分放電フィルタ２
２は２つの２ビット長積分器３４，３５を用意して交互
に用いる。積分放電フィルタ２２からの位相差信号は、
加算器３３により定数乗算器３２からの雑音補正量を加
算されて補正された位相差信号となり、第１の減算器２
３により過去データの干渉量発生器２６からの過去デー
タの干渉量を差し引かれて判定入力となる。第１の減算
器２３からの判定入力は、判定器２４により符号を判定
されて判定データが得られ、復調データとして出力され
る。判定器２４からの判定データのうち過去２ビット分
は、ビットクロックに従ってシフトレジスタ２５に保持
され、その過去２ビット分により決まる過去データの干
渉量すなわち上記数１のＡｓn-2 とＢｓn-1 とが、過去
データの干渉量発生器２６により作出される。過去デー
タの干渉量発生器２６からの過去データの干渉量は第１
の減算器２３に供給され、過去のデータからの干渉を打
ち消す。一方、基準位相発生器２７は、判定器２４から
の判定データに基づいて、判定データに対して理想的な
基準位相、すなわち上記数１のＢｓn を発生する。基準
位相発生器２７からの基準位相は、第２の減算器２８に
より第１の減算器２３からの判定入力から減算されて判
定入力誤差になる。上記実施例１では、判定入力誤差を
遅延させそのまま定数を乗じて雑音補正量としたが、こ
の実施例２ではその中に未来データの干渉量すなわち上
記数１のＡｓn+1 が含まれるので、それを取り除くこと
が必要である。第２の減算器２８からの判定入力誤差
は、遅延回路２９により２ビット長遅延させられる。未
来データの干渉量発生器３０は、２ビット長遅延した判
定入力誤差に対して１ビット未来、すなわち１ビット過
去のデータを入力として未来データの干渉量を発生す
る。第３の減算器３１は、遅延回路２９からの遅延した
判定入力誤差から、未来データの干渉量発生器３０から
の未来データの干渉量を減算し、判定入力誤差に含まれ
た雑音分を出力する。定数乗算器３２は、第３の減算器
３１からの判定入力誤差に含まれた雑音分を定数α倍し
て雑音補正量を出力し、加算器３３に供給する。
入力されたディジタル変調信号は検波されて周波数検波
出力が積分放電フィルタ２２に供給され、２ビット長の
あいだ積分されて位相差信号に変換される。１つの位相
差信号を得るには２ビット長の時間がかかるが、位相差
信号は１ビット間隔で必要なので、積分放電フィルタ２
２は２つの２ビット長積分器３４，３５を用意して交互
に用いる。積分放電フィルタ２２からの位相差信号は、
加算器３３により定数乗算器３２からの雑音補正量を加
算されて補正された位相差信号となり、第１の減算器２
３により過去データの干渉量発生器２６からの過去デー
タの干渉量を差し引かれて判定入力となる。第１の減算
器２３からの判定入力は、判定器２４により符号を判定
されて判定データが得られ、復調データとして出力され
る。判定器２４からの判定データのうち過去２ビット分
は、ビットクロックに従ってシフトレジスタ２５に保持
され、その過去２ビット分により決まる過去データの干
渉量すなわち上記数１のＡｓn-2 とＢｓn-1 とが、過去
データの干渉量発生器２６により作出される。過去デー
タの干渉量発生器２６からの過去データの干渉量は第１
の減算器２３に供給され、過去のデータからの干渉を打
ち消す。一方、基準位相発生器２７は、判定器２４から
の判定データに基づいて、判定データに対して理想的な
基準位相、すなわち上記数１のＢｓn を発生する。基準
位相発生器２７からの基準位相は、第２の減算器２８に
より第１の減算器２３からの判定入力から減算されて判
定入力誤差になる。上記実施例１では、判定入力誤差を
遅延させそのまま定数を乗じて雑音補正量としたが、こ
の実施例２ではその中に未来データの干渉量すなわち上
記数１のＡｓn+1 が含まれるので、それを取り除くこと
が必要である。第２の減算器２８からの判定入力誤差
は、遅延回路２９により２ビット長遅延させられる。未
来データの干渉量発生器３０は、２ビット長遅延した判
定入力誤差に対して１ビット未来、すなわち１ビット過
去のデータを入力として未来データの干渉量を発生す
る。第３の減算器３１は、遅延回路２９からの遅延した
判定入力誤差から、未来データの干渉量発生器３０から
の未来データの干渉量を減算し、判定入力誤差に含まれ
た雑音分を出力する。定数乗算器３２は、第３の減算器
３１からの判定入力誤差に含まれた雑音分を定数α倍し
て雑音補正量を出力し、加算器３３に供給する。
【００２８】ここで、入力されるディジタル変調信号に
含まれる位相雑音が判定入力に及ぼす影響について述べ
る。その影響は上記実施例１の場合と全く同様に計算さ
れ、上記数６のようになる。従って、αを１未満の正数
に設定すると、判定器入力における誤差の分散が減少す
る。 （実施例３）上記実施例１，２では送信受信間に存在す
る周波数オフセットの影響を考慮しなかったが、次にこ
の影響を実施例１，２について共通して考慮する。
含まれる位相雑音が判定入力に及ぼす影響について述べ
る。その影響は上記実施例１の場合と全く同様に計算さ
れ、上記数６のようになる。従って、αを１未満の正数
に設定すると、判定器入力における誤差の分散が減少す
る。 （実施例３）上記実施例１，２では送信受信間に存在す
る周波数オフセットの影響を考慮しなかったが、次にこ
の影響を実施例１，２について共通して考慮する。
【００２９】周波数オフセットをｆ、積分放電フィルタ
２，２２における積分時間をＴとすると、位相差信号に
は、Ｔｆという位相誤差が定常的に発生する。判定入力
における誤差のうち周波数オフセットによるものをｂk
（ｋは時間的順序を示す整数）とする。ｂk は、Ｔｆに
雑音補正量すなわち時間Ｔだけ前の判定入力誤差ｂk- 1
を定数α倍した量を加えたものであるから、下記数７で
表される。
２，２２における積分時間をＴとすると、位相差信号に
は、Ｔｆという位相誤差が定常的に発生する。判定入力
における誤差のうち周波数オフセットによるものをｂk
（ｋは時間的順序を示す整数）とする。ｂk は、Ｔｆに
雑音補正量すなわち時間Ｔだけ前の判定入力誤差ｂk- 1
を定数α倍した量を加えたものであるから、下記数７で
表される。
【００３０】
【数７】
【００３１】上記数７よりｂk の定常値Ｅを求めると下
記数８のようになる。
記数８のようになる。
【００３２】
【数８】
【００３３】このように、もとのＴｆが１／（１−α）
倍に増幅された形となっており、この値が大きすぎると
判定誤りの原因になり得る。従って、周波数オフセット
が存在する場合にはこの対策をとるのが望ましい。誤差
Ｔｆが増幅される原因は、定数αの定数乗算器７，３２
を含む、時間Ｔ後への帰還路であるから、この帰還路の
定常成分すなわち直流分を遮断すればよい。このため本
実施例３では、定数乗算器７，３２と加算器８，３３と
の間に、雑音補正量の直流分を遮断する高域通過フィル
タ（図示せず）を設けている。この高域通過フィルタの
遮断周波数をビットレートに比べて充分低くしておけ
ば、雑音を低減する効果の劣化はない。
倍に増幅された形となっており、この値が大きすぎると
判定誤りの原因になり得る。従って、周波数オフセット
が存在する場合にはこの対策をとるのが望ましい。誤差
Ｔｆが増幅される原因は、定数αの定数乗算器７，３２
を含む、時間Ｔ後への帰還路であるから、この帰還路の
定常成分すなわち直流分を遮断すればよい。このため本
実施例３では、定数乗算器７，３２と加算器８，３３と
の間に、雑音補正量の直流分を遮断する高域通過フィル
タ（図示せず）を設けている。この高域通過フィルタの
遮断周波数をビットレートに比べて充分低くしておけ
ば、雑音を低減する効果の劣化はない。
【００３４】図３は信号対雑音比Ｅｂ／Ｎｏに対するビ
ット誤り率特性の説明図で、実線ａは上記実施例２の回
路に上記実施例３の高域通過フィルタを設けた回路を作
成してデータ伝送実験を行った測定結果、実線ｂは図５
の従来装置の測定結果、実線ｃは同期検波の場合の計算
結果である。なお変調速度は32kbit/sec、変調方式は送
信側低域通過フィルタのＢＴ積が0.25のＧＭＳＫであ
る。また同期検波のビット誤り率の計算値は、室田、平
出、「ＧＭＳＫ変調方式の伝送特性」、電子通信学会論
文集（Ｂ）、第J64-B 巻第10号、第1123頁から第1130頁
（昭和56年10月）より引用した。図３から明らかなよう
に、本発明によるディジタル変調信号の復調装置のビッ
ト誤り率特性は従来装置に比べて約２ｄＢ優れており、
同期検波の特性に近づいていることが判る。
ット誤り率特性の説明図で、実線ａは上記実施例２の回
路に上記実施例３の高域通過フィルタを設けた回路を作
成してデータ伝送実験を行った測定結果、実線ｂは図５
の従来装置の測定結果、実線ｃは同期検波の場合の計算
結果である。なお変調速度は32kbit/sec、変調方式は送
信側低域通過フィルタのＢＴ積が0.25のＧＭＳＫであ
る。また同期検波のビット誤り率の計算値は、室田、平
出、「ＧＭＳＫ変調方式の伝送特性」、電子通信学会論
文集（Ｂ）、第J64-B 巻第10号、第1123頁から第1130頁
（昭和56年10月）より引用した。図３から明らかなよう
に、本発明によるディジタル変調信号の復調装置のビッ
ト誤り率特性は従来装置に比べて約２ｄＢ優れており、
同期検波の特性に近づいていることが判る。
【００３５】
【発明の効果】以上説明したように本発明によれば、デ
ィジタル変調信号の所定時間長における位相差を検出す
る位相差検出手段と、この位相差検出手段からの位相差
信号を判定入力として判定することにより判定結果であ
る判定データを復調データとして出力する判定器とを備
えたディジタル変調信号の復調装置において、判定入力
の位相誤差を抽出しかつそれを定数倍して雑音補正量と
して次の判定入力に正帰還する正帰還手段を設け、積分
開始時の位相雑音を軽減する構成としたので、判定器入
力における誤差の分散を減少させ、判定誤りを減少させ
ることができるという優れた効果を奏する。
ィジタル変調信号の所定時間長における位相差を検出す
る位相差検出手段と、この位相差検出手段からの位相差
信号を判定入力として判定することにより判定結果であ
る判定データを復調データとして出力する判定器とを備
えたディジタル変調信号の復調装置において、判定入力
の位相誤差を抽出しかつそれを定数倍して雑音補正量と
して次の判定入力に正帰還する正帰還手段を設け、積分
開始時の位相雑音を軽減する構成としたので、判定器入
力における誤差の分散を減少させ、判定誤りを減少させ
ることができるという優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施例１におけるディジタル変調信号
の復調装置のブロック図である。
の復調装置のブロック図である。
【図２】本発明の実施例２におけるディジタル変調信号
の復調装置のブロック図である。
の復調装置のブロック図である。
【図３】信号対雑音比Ｅｂ／Ｎｏに対するビット誤り率
特性の説明図である。
特性の説明図である。
【図４】従来のディジタル変調信号の復調装置のブロッ
ク図である。
ク図である。
【図５】従来のディジタル変調信号の復調装置のブロッ
ク図である。
ク図である。
１ 周波数検波器 ２ 積分放電フィルタ ３ 判定器 ４ 基準位相発生器 ５ 減算器 ６ 遅延回路 ７ 定数乗算器 ８ 加算器 ２１ 周波数検波器 ２２ 積分放電フィルタ ２３ 第１の減算器 ２４ 判定器 ２５ シフトレジスタ ２６ 過去データの干渉量発生器 ２７ 基準位相発生器 ２８ 第２の減算器 ２９ 遅延回路 ３０ 未来データの干渉量発生器 ３１ 第３の減算器 ３２ 定数乗算器 ３３ 加算器
フロントページの続き (56)参考文献 特開 平１−125153（ＪＰ，Ａ) 特開 平１−171349（ＪＰ，Ａ) 特開 昭60−219856（ＪＰ，Ａ) 実開 平１−133840（ＪＰ，Ｕ) 1991年電子情報通信学会春季全国大会 講演論文集，1990年３月15日，分冊２, ｐ２−360 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38
Claims (5)
- 【請求項１】 ディジタル変調信号の所定時間長におけ
る位相差を検出する位相差検出手段と、この位相差検出
手段からの位相差信号を判定入力として判定することに
より判定結果である判定データを復調データとして出力
する判定器とを備えたディジタル変調信号の復調装置に
おいて、前記判定入力の位相誤差を抽出しかつそれを定
数倍して雑音補正量として次の判定入力に正帰還する正
帰還手段を設け、積分開始時の位相雑音を軽減する構成
としたことを特徴とするディジタル変調信号の復調装
置。 - 【請求項２】 ディジタル変調信号の所定時間長におけ
る位相差を検出する位相差検出手段と、この位相差検出
手段からの位相差信号と雑音補正量とを加算する加算器
と、この加算器からの判定入力を判定することにより判
定結果である判定データを復調データとして出力する判
定器と、この判定器からの判定データに基づいて基準位
相を出力する基準位相発生器と、前記加算器からの判定
入力から前記基準位相発生器からの基準位相を減算する
減算器と、この減算器からの判定入力誤差を前記所定時
間長だけ遅延させる遅延回路と、この遅延回路からの遅
延した判定入力誤差を正の定数倍して前記雑音補正量を
出力する定数乗算器とを設け、積分開始時の位相雑音を
軽減する構成としたことを特徴とするディジタル変調信
号の復調装置。 - 【請求項３】 ディジタル変調信号の所定時間長におけ
る位相差を検出する位相差検出手段と、この位相差検出
手段からの位相差信号と雑音補正量とを加算する加算器
と、この加算器からの補正された位相差信号から過去デ
ータの干渉量を減算する第１の減算器と、この第１の減
算器からの判定入力を判定することにより判定結果であ
る判定データを復調データとして出力する判定器と、こ
の判定器からの判定データとビットクロックとに基づい
て過去の判定データを出力するシフトレジスタと、この
シフトレジスタからの過去の判定データに基づいて前記
過去データの干渉量を出力する過去データの干渉量発生
器と、前記判定器からの判定データに基づいて基準位相
を出力する基準位相発生器と、前記第１の減算器からの
判定入力から前記基準位相発生器からの基準位相を減算
する第２の減算器と、この第２の減算器からの判定入力
誤差を前記所定時間長だけ遅延させる遅延回路と、前記
シフトレジスタからの過去の判定データに基づいて未来
データの干渉量を出力する未来データの干渉量発生器
と、前記遅延回路からの遅延した判定入力誤差から前記
未来データの干渉量発生器からの未来データの干渉量を
減算する第３の減算器と、この第３の減算器の出力を正
の定数倍して前記雑音補正量として出力する定数乗算器
とを設け、積分開始時の位相雑音を軽減する構成とした
ことを特徴とするディジタル変調信号の復調装置。 - 【請求項４】 定数乗算器と加算器との間に、雑音補正
量の直流分を遮断する高域通過フィルタを介装したこと
を特徴とする請求項２に記載のディジタル変調信号の復
調装置。 - 【請求項５】 定数乗算器と加算器との間に、雑音補正
量の直流分を遮断する高域通過フィルタを介装したこと
を特徴とする請求項３に記載のディジタル変調信号の復
調装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03134886A JP3101955B2 (ja) | 1991-06-06 | 1991-06-06 | ディジタル変調信号の復調装置 |
| NO922222A NO308020B1 (no) | 1991-06-06 | 1992-06-05 | Demodulator for digitalt modulerte signaler |
| EP92305161A EP0517533B1 (en) | 1991-06-06 | 1992-06-05 | Demodulator for digital modulation signals |
| US08/285,872 US5450446A (en) | 1991-06-06 | 1994-08-04 | Demodulator for digital modulation signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03134886A JP3101955B2 (ja) | 1991-06-06 | 1991-06-06 | ディジタル変調信号の復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04360344A JPH04360344A (ja) | 1992-12-14 |
| JP3101955B2 true JP3101955B2 (ja) | 2000-10-23 |
Family
ID=15138813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03134886A Expired - Fee Related JP3101955B2 (ja) | 1991-06-06 | 1991-06-06 | ディジタル変調信号の復調装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5450446A (ja) |
| EP (1) | EP0517533B1 (ja) |
| JP (1) | JP3101955B2 (ja) |
| NO (1) | NO308020B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5652541A (en) * | 1993-11-23 | 1997-07-29 | Motorola, Inc. | Data demodulator employing decision feedback for reference parameter recovery and method used therin |
| SE504341C2 (sv) * | 1995-05-22 | 1997-01-20 | Ericsson Telefon Ab L M | Förfarande och anordning vid fasmodulerade signaler |
| SE506847C2 (sv) * | 1996-06-28 | 1998-02-16 | Ericsson Telefon Ab L M | Förfarande och anordning vid fasmodulerade signaler |
| GB2328591B (en) | 1997-08-21 | 2003-03-05 | Comm & Control Electronics Ltd | Local communication system and apparatus for use therein |
| GB9718722D0 (en) | 1997-09-04 | 1997-11-12 | Comm & Control Electronics Ltd | Local communication system |
| DE19808874C2 (de) * | 1998-03-03 | 2001-06-13 | Hartmut Henkel | Verfahren zur zeitlichen Quantisierung von Binärsignalen |
| US9979576B2 (en) | 2016-06-29 | 2018-05-22 | Apple Inc. | Drift robust convolutional induced reception scheme with noise prediction |
| US9860095B1 (en) | 2016-06-29 | 2018-01-02 | Apple Inc. | Drift robust non-coherent demodulation scheme |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2178764B1 (ja) * | 1972-04-04 | 1974-08-02 | Ibm France | |
| CH604425A5 (ja) * | 1975-12-31 | 1978-09-15 | Ibm | |
| JPS5869153A (ja) * | 1981-10-21 | 1983-04-25 | Nippon Telegr & Teleph Corp <Ntt> | 符号識別判定回路 |
| EP0131054B1 (en) * | 1983-01-12 | 1986-11-05 | Ncr Corporation | Circuit for reducing errors in a data receiver |
| JPS60220649A (ja) * | 1984-04-17 | 1985-11-05 | Nippon Telegr & Teleph Corp <Ntt> | 符号再生回路 |
| JPS6143048A (ja) * | 1984-08-07 | 1986-03-01 | Fujitsu Ltd | 位相制御方式 |
| NL8701331A (nl) * | 1987-06-09 | 1989-01-02 | Philips Nv | Datatransmissiesysteem bevattende een beslissingsteruggekoppelde egalisator en gebruik makende van partieleresponsie technieken. |
-
1991
- 1991-06-06 JP JP03134886A patent/JP3101955B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-05 NO NO922222A patent/NO308020B1/no not_active IP Right Cessation
- 1992-06-05 EP EP92305161A patent/EP0517533B1/en not_active Expired - Lifetime
-
1994
- 1994-08-04 US US08/285,872 patent/US5450446A/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| １９９１年電子情報通信学会春季全国大会講演論文集，１９９０年３月１５日，分冊２，ｐ２−３６０ |
Also Published As
| Publication number | Publication date |
|---|---|
| NO922222L (no) | 1992-12-07 |
| EP0517533B1 (en) | 1998-12-16 |
| EP0517533A2 (en) | 1992-12-09 |
| US5450446A (en) | 1995-09-12 |
| NO922222D0 (no) | 1992-06-05 |
| JPH04360344A (ja) | 1992-12-14 |
| EP0517533A3 (en) | 1993-04-14 |
| NO308020B1 (no) | 2000-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2025232C (en) | Carrier recovery system | |
| US5828705A (en) | Carrier tracking technique and apparatus having automatic flywheel/tracking/reacquisition control and extended signal to noise ratio | |
| JP3013763B2 (ja) | キャリア同期ユニット | |
| CA2361422C (en) | Timing reproducing device and demodulator | |
| EP1158739A1 (en) | Timing reproducer and demodulator comprising this | |
| WO2001003395A1 (en) | A method and apparatus for performing dc-offset compensation in a radio receiver | |
| EP0534489A2 (en) | Fractional equaliser for use with a DFE | |
| EP0482927B1 (en) | Digital radio receiver | |
| KR101096635B1 (ko) | 주파수 오프셋 에러 보상 장치 및 이를 포함하는 수신기 | |
| KR100355502B1 (ko) | Ｏｆｄｍ 통신 장치, 기지국 장치, 통신 단말 장치 및 ｏｆｄｍ 통신 방법 | |
| JP3101955B2 (ja) | ディジタル変調信号の復調装置 | |
| EP0606163B1 (en) | Delay demodulator for burst-mode PSK-signals | |
| JP3568353B2 (ja) | 誤り率推定装置 | |
| EP0838111B1 (en) | Carrier recovery for digitally phase modulated signals, using a known sequence | |
| KR100323788B1 (ko) | 루프필터및위상동기루프 | |
| EP0680169B1 (en) | Recovering analog and digital signals from superimposed analog and digital signals using linear prediction | |
| JP3006382B2 (ja) | 周波数オフセット補正装置 | |
| JP3498600B2 (ja) | キャリア位相推定装置とキャリア位相推定装置を用いた復調器 | |
| EP0571919A1 (en) | Demodulating apparatus using transversal equalizer and decision feedback type equalizer | |
| JP3850887B2 (ja) | 位相変調信号に使用する方法及び装置 | |
| JP2543542B2 (ja) | スケルチ回路 | |
| JP3387409B2 (ja) | ディジタル復調回路 | |
| JPH0685861A (ja) | ディジタル変調信号の復調装置 | |
| JP3214677B2 (ja) | 検波回路 | |
| JPH0697972A (ja) | 遅延検波位相補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |