JPH04360344A - ディジタル変調信号の復調装置 - Google Patents
ディジタル変調信号の復調装置Info
- Publication number
- JPH04360344A JPH04360344A JP3134886A JP13488691A JPH04360344A JP H04360344 A JPH04360344 A JP H04360344A JP 3134886 A JP3134886 A JP 3134886A JP 13488691 A JP13488691 A JP 13488691A JP H04360344 A JPH04360344 A JP H04360344A
- Authority
- JP
- Japan
- Prior art keywords
- data
- determination
- input
- outputs
- subtracter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 22
- 230000010354 integration Effects 0.000 claims abstract description 15
- 230000003111 delayed effect Effects 0.000 claims description 8
- 230000001934 delay Effects 0.000 claims description 4
- 239000000284 extract Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 7
- 230000002123 temporal effect Effects 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2335—Demodulator circuits; Receiver circuits using non-coherent demodulation using temporal properties of the received signal
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は位相変調信号や周波数変
調信号等のディジタル変調信号の復調装置に関するもの
である。
調信号等のディジタル変調信号の復調装置に関するもの
である。
【０００２】
【従来の技術】位相変調信号や周波数変調信号等のディ
ジタル変調信号を復調する装置として、周波数検波器と
積分放電フィルタとを含むものがしばしば用いられる。 図４はＭＳＫやπ／４シフトＱＰＳＫ等に対して用いる
従来のディジタル変調信号の復調装置のブロック図で、
この復調装置は、周波数検波器４１と、積分放電フィル
タ４２と、判定器４３とにより構成されており、積分放
電フィルタ４２は、積分器４４と、放電制御回路４５と
により構成されている。
ジタル変調信号を復調する装置として、周波数検波器と
積分放電フィルタとを含むものがしばしば用いられる。 図４はＭＳＫやπ／４シフトＱＰＳＫ等に対して用いる
従来のディジタル変調信号の復調装置のブロック図で、
この復調装置は、周波数検波器４１と、積分放電フィル
タ４２と、判定器４３とにより構成されており、積分放
電フィルタ４２は、積分器４４と、放電制御回路４５と
により構成されている。
【０００３】周波数検波器４１に入力されたディジタル
変調信号は検波され、その周波数検波出力は積分放電フ
ィルタ４２に供給されて、１タイムスロット長のあいだ
積分されて位相差信号に変換される。位相差信号を出力
すると、積分放電フィルタ４２の積分器４４は放電制御
回路４５からの制御信号に基づいて放電すると同時に、
直ちに次の積分を開始する。積分放電フィルタ４２から
の位相差信号は判定器４３に供給され、符号や大きさが
判定されて、判定データすなわち復調データが出力され
る。例えばＭＳＫの場合には、送信時にデータに応じて
搬送波に与えられる位相差が＋π／２か−π／２である
から、判定時の閾値を０にして送信された２値データを
判定する。またπ／４シフトＱＰＳＫの場合には、送信
時にデータに応じて搬送波に与えられる位相差が＋３π
／４か＋π／４か−π／４か−３π／４であるから、判
定時の閾値を＋π／２、０、−π／２にして送信された
４値データを判定する。
変調信号は検波され、その周波数検波出力は積分放電フ
ィルタ４２に供給されて、１タイムスロット長のあいだ
積分されて位相差信号に変換される。位相差信号を出力
すると、積分放電フィルタ４２の積分器４４は放電制御
回路４５からの制御信号に基づいて放電すると同時に、
直ちに次の積分を開始する。積分放電フィルタ４２から
の位相差信号は判定器４３に供給され、符号や大きさが
判定されて、判定データすなわち復調データが出力され
る。例えばＭＳＫの場合には、送信時にデータに応じて
搬送波に与えられる位相差が＋π／２か−π／２である
から、判定時の閾値を０にして送信された２値データを
判定する。またπ／４シフトＱＰＳＫの場合には、送信
時にデータに応じて搬送波に与えられる位相差が＋３π
／４か＋π／４か−π／４か−３π／４であるから、判
定時の閾値を＋π／２、０、−π／２にして送信された
４値データを判定する。
【０００４】図５は帯域制限フィルタによる符号間干渉
が大きな方式、例えばＧＭＳＫに対して用いる従来のデ
ィジタル変調信号の復調装置のブロック図で、この復調
装置は、周波数検波器５１と、積分放電フィルタ５２と
、減算器５３と、判定器５４と、シフトレジスタ５５と
、過去データの干渉量発生器５６とにより構成されてお
り、積分放電フィルタ５２は、２ビット長積分器５７，
５８と、積分器制御回路５９と、スイッチ６０とにより
構成されている。
が大きな方式、例えばＧＭＳＫに対して用いる従来のデ
ィジタル変調信号の復調装置のブロック図で、この復調
装置は、周波数検波器５１と、積分放電フィルタ５２と
、減算器５３と、判定器５４と、シフトレジスタ５５と
、過去データの干渉量発生器５６とにより構成されてお
り、積分放電フィルタ５２は、２ビット長積分器５７，
５８と、積分器制御回路５９と、スイッチ６０とにより
構成されている。
【０００５】周波数検波器５１に入力されたディジタル
変調信号は検波され、その周波数検波出力は積分放電フ
ィルタ５２に供給されて、２ビット長のあいだ積分され
て位相差信号に変換される。１つの位相差信号を得るに
は２ビット長の時間がかかるが、位相差信号は１ビット
間隔で必要なので、通常、積分放電フィルタ５２は２つ
の２ビット長積分器５７，５８を用意して積分器制御回
路５９とスイッチ６０とにより交互に切り換えて用いる
。積分放電フィルタ５２からの位相差信号は減算器５３
に供給されて過去データの干渉量が差し引かれ、その結
果の符号が判定器５４により判定されて判定データが得
られる。この判定データは復調データとして出力される
。判定器５４からの判定データのうち過去２ビット分は
ビットクロックに従ってシフトレジスタ５５に保持され
、その過去２ビット分により決まる過去データの干渉量
が過去データの干渉量発生器５６から減算器５３に供給
されて、過去のデータの干渉が打ち消される。
変調信号は検波され、その周波数検波出力は積分放電フ
ィルタ５２に供給されて、２ビット長のあいだ積分され
て位相差信号に変換される。１つの位相差信号を得るに
は２ビット長の時間がかかるが、位相差信号は１ビット
間隔で必要なので、通常、積分放電フィルタ５２は２つ
の２ビット長積分器５７，５８を用意して積分器制御回
路５９とスイッチ６０とにより交互に切り換えて用いる
。積分放電フィルタ５２からの位相差信号は減算器５３
に供給されて過去データの干渉量が差し引かれ、その結
果の符号が判定器５４により判定されて判定データが得
られる。この判定データは復調データとして出力される
。判定器５４からの判定データのうち過去２ビット分は
ビットクロックに従ってシフトレジスタ５５に保持され
、その過去２ビット分により決まる過去データの干渉量
が過去データの干渉量発生器５６から減算器５３に供給
されて、過去のデータの干渉が打ち消される。
【０００６】いま、ＧＭＳＫ変調方式を用いて伝送すべ
きデータ列（＋１または−１の値をとる）を─，ｓｎ−
２ ，ｓｎ−１ ，ｓｎ ，ｓｎ＋１ ，─（ｎは時間
的順序を示す整数）とする。ｎ番目のデータを復調しよ
うとしている時、雑音を考慮しない場合、積分放電フィ
ルタ５２から出力される位相差信号ｘｎ は、ほぼ下記
数１で表される。
きデータ列（＋１または−１の値をとる）を─，ｓｎ−
２ ，ｓｎ−１ ，ｓｎ ，ｓｎ＋１ ，─（ｎは時間
的順序を示す整数）とする。ｎ番目のデータを復調しよ
うとしている時、雑音を考慮しない場合、積分放電フィ
ルタ５２から出力される位相差信号ｘｎ は、ほぼ下記
数１で表される。
【０００７】
【数１】
【０００８】上記数１において、Ｂｓｎ 以外の項は送
信側のフィルタと受信側のフィルタとによる符号間干渉
を表わし、Ａはπ／８、Ｂは３π／８程度の値となる。 またＡｓｎ−２ とＢｓｎ−１ とは、既知の過去デー
タｓｎ−２ とｓｎ−１ とから求めてｘｎ から差し
引かれ、Ｂｓｎ の符号を正確に判定するのに役立つ。 判定に際し、ｓｎ＋１ は未知であるからＡｓｎ＋１
の項は考慮しない。
信側のフィルタと受信側のフィルタとによる符号間干渉
を表わし、Ａはπ／８、Ｂは３π／８程度の値となる。 またＡｓｎ−２ とＢｓｎ−１ とは、既知の過去デー
タｓｎ−２ とｓｎ−１ とから求めてｘｎ から差し
引かれ、Ｂｓｎ の符号を正確に判定するのに役立つ。 判定に際し、ｓｎ＋１ は未知であるからＡｓｎ＋１
の項は考慮しない。
【０００９】次に、入力されるディジタル変調信号に含
まれる位相雑音が判定入力に及ぼす影響を考える。この
影響の大小は、復調装置の誤り率を決める重要な要因で
ある。図４，５に示す上記２つの従来例について、この
位相雑音が判定入力に及ぼす影響を計算する。図４の従
来例では１タイムスロット毎の位相雑音を、図５の従来
例では２ビット毎の位相雑音を、各々ｅｋ （ｋは時間
的順序を示す整数）とする。位相雑音が積分放電フィル
タ４２，５２の出力、すなわち判定入力に及ぼす判定入
力誤差ａｋ は、積分の開始時点と終了時点との位相雑
音の値の差であるから、下記数２で表される。
まれる位相雑音が判定入力に及ぼす影響を考える。この
影響の大小は、復調装置の誤り率を決める重要な要因で
ある。図４，５に示す上記２つの従来例について、この
位相雑音が判定入力に及ぼす影響を計算する。図４の従
来例では１タイムスロット毎の位相雑音を、図５の従来
例では２ビット毎の位相雑音を、各々ｅｋ （ｋは時間
的順序を示す整数）とする。位相雑音が積分放電フィル
タ４２，５２の出力、すなわち判定入力に及ぼす判定入
力誤差ａｋ は、積分の開始時点と終了時点との位相雑
音の値の差であるから、下記数２で表される。
【００１０】
【数２】
【００１１】このように、判定時の位相雑音ｅｋ とそ
れより積分時間長だけ前の位相雑音ｅｋ−１ との両者
が判定入力における誤差として影響する。
れより積分時間長だけ前の位相雑音ｅｋ−１ との両者
が判定入力における誤差として影響する。
【００１２】
【発明が解決しようとする課題】従来の周波数検波器と
積分放電フィルタとを用いたディジタル変調信号の復調
装置では、判定入力が、判定時の位相雑音と、それより
積分時間長だけ前の位相雑音との両方の影響を受けるこ
とになり、判定時の位相雑音の影響しか受けない同期検
波にくらべて判定入力誤差が大きく、データ判定誤りが
多かった。
積分放電フィルタとを用いたディジタル変調信号の復調
装置では、判定入力が、判定時の位相雑音と、それより
積分時間長だけ前の位相雑音との両方の影響を受けるこ
とになり、判定時の位相雑音の影響しか受けない同期検
波にくらべて判定入力誤差が大きく、データ判定誤りが
多かった。
【００１３】本発明はかかる事情に鑑みて成されたもの
であり、周波数検波器と積分放電フィルタとを用いてお
り、しかもデータ判定誤りの少ないディジタル変調信号
の復調装置を提供することを目的とする。
であり、周波数検波器と積分放電フィルタとを用いてお
り、しかもデータ判定誤りの少ないディジタル変調信号
の復調装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明は、ディジタル変
調信号を周波数検波する周波数検波器と、この周波数検
波器からの周波数検波出力を所定時間積分する積分放電
フィルタと、この積分放電フィルタからの位相差信号を
判定入力として判定することにより判定結果である判定
データを復調データとして出力する判定器とを備えたデ
ィジタル変調信号の復調装置において、前記判定入力の
位相誤差を抽出しかつそれを定数倍して雑音補正量とし
て次の判定入力に帰還する帰還手段を設け、積分開始時
の位相雑音を軽減する構成としたことを特徴としている
。
調信号を周波数検波する周波数検波器と、この周波数検
波器からの周波数検波出力を所定時間積分する積分放電
フィルタと、この積分放電フィルタからの位相差信号を
判定入力として判定することにより判定結果である判定
データを復調データとして出力する判定器とを備えたデ
ィジタル変調信号の復調装置において、前記判定入力の
位相誤差を抽出しかつそれを定数倍して雑音補正量とし
て次の判定入力に帰還する帰還手段を設け、積分開始時
の位相雑音を軽減する構成としたことを特徴としている
。
【００１５】
【作用】周波数検波器は、ディジタル変調信号を周波数
検波する。積分放電フィルタは、周波数検波器からの周
波数検波出力を所定時間積分する。判定器は、積分放電
フィルタからの位相差信号を判定入力として判定するこ
とにより判定結果である判定データを復調データとして
出力する。帰還手段は、判定入力の位相誤差を抽出しか
つそれを定数倍して雑音補正量として次の判定入力に帰
還する。
検波する。積分放電フィルタは、周波数検波器からの周
波数検波出力を所定時間積分する。判定器は、積分放電
フィルタからの位相差信号を判定入力として判定するこ
とにより判定結果である判定データを復調データとして
出力する。帰還手段は、判定入力の位相誤差を抽出しか
つそれを定数倍して雑音補正量として次の判定入力に帰
還する。
【００１６】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。 （実施例１）図１は本発明の実施例１におけるディジタ
ル変調信号の復調装置のブロック図で、この復調装置は
ＭＳＫやπ／４シフトＱＰＳＫ等に対して用いられる。 この復調装置は、周波数検波器１と、積分放電フィルタ
２と、判定器３と、基準位相発生器４と、減算器５と、
遅延回路６と、定数乗算器７と、加算器８とにより構成
されており、積分放電フィルタ２は、積分器９と、放電
制御回路１０とにより構成されている。周波数検波器１
は、入力されたディジタル変調信号を周波数検波する。 積分放電フィルタ２は、周波数検波器１からの周波数検
波出力を入力として位相差信号を出力する。加算器８は
、積分放電フィルタ２からの位相差信号と定数乗算器７
からの雑音補正量とを加算して判定入力を出力する。 判定器３は、加算器８からの判定入力を判定して判定デ
ータを復調データとして出力する。基準位相発生器４は
、判定器３からの判定データに基づいて基準位相を出力
する。減算器５は、加算器８からの判定入力から基準位
相発生器４からの基準位相を減算して判定入力誤差を出
力する。遅延回路６は、減算器５からの判定入力誤差を
遅延させる。定数乗算器７は、遅延回路６からの遅延し
た判定入力誤差に基づいて雑音補正量を作出し、加算器
８に供給する。
説明する。 （実施例１）図１は本発明の実施例１におけるディジタ
ル変調信号の復調装置のブロック図で、この復調装置は
ＭＳＫやπ／４シフトＱＰＳＫ等に対して用いられる。 この復調装置は、周波数検波器１と、積分放電フィルタ
２と、判定器３と、基準位相発生器４と、減算器５と、
遅延回路６と、定数乗算器７と、加算器８とにより構成
されており、積分放電フィルタ２は、積分器９と、放電
制御回路１０とにより構成されている。周波数検波器１
は、入力されたディジタル変調信号を周波数検波する。 積分放電フィルタ２は、周波数検波器１からの周波数検
波出力を入力として位相差信号を出力する。加算器８は
、積分放電フィルタ２からの位相差信号と定数乗算器７
からの雑音補正量とを加算して判定入力を出力する。 判定器３は、加算器８からの判定入力を判定して判定デ
ータを復調データとして出力する。基準位相発生器４は
、判定器３からの判定データに基づいて基準位相を出力
する。減算器５は、加算器８からの判定入力から基準位
相発生器４からの基準位相を減算して判定入力誤差を出
力する。遅延回路６は、減算器５からの判定入力誤差を
遅延させる。定数乗算器７は、遅延回路６からの遅延し
た判定入力誤差に基づいて雑音補正量を作出し、加算器
８に供給する。
【００１７】次に動作を説明する。周波数検波器１に入
力されたディジタル変調信号は周波数検波される。周波
数検波器１からの周波数検波出力は、積分放電フィルタ
２により１タイムスロット長のあいだ積分されて位相差
信号に変換される。積分放電フィルタ２からの位相差信
号は、加算器８により定数乗算器７からの雑音補正量が
加算されて判定器３に供給され、符号や大きさが判定さ
れる。判定器３からの判定データは、復調データとして
出力される。例えばＭＳＫの場合には、送信時にデータ
に応じて与えられる位相差が＋π／２か−π／２である
から、判定時の閾値を０にして送信された２値データを
判定する。またπ／４シフトＱＰＳＫの場合には、送信
時にデータに応じて与えられる位相差が＋３π／４か＋
π／４か−π／４か−３π／４であるから、判定時の閾
値を＋π／２、０、−π／２にして送信された４値デー
タを判定する。基準位相発生器４は、判定器３からの判
定データに対して理想的な基準位相、例えばＭＳＫの場
合には＋π／２か−π／２、π／４シフトＱＰＳＫの場
合には＋３π／４か＋π／４か−π／４か−３π／４を
発生する。基準位相発生器４からの基準位相は減算器５
により加算器８からの判定入力から減算され、判定入力
誤差として出力される。減算器５からの判定入力誤差は
、遅延回路６により１タイムスロット遅延され、定数乗
算器７により定数α倍されて、雑音補正量として加算器
８に供給される。
力されたディジタル変調信号は周波数検波される。周波
数検波器１からの周波数検波出力は、積分放電フィルタ
２により１タイムスロット長のあいだ積分されて位相差
信号に変換される。積分放電フィルタ２からの位相差信
号は、加算器８により定数乗算器７からの雑音補正量が
加算されて判定器３に供給され、符号や大きさが判定さ
れる。判定器３からの判定データは、復調データとして
出力される。例えばＭＳＫの場合には、送信時にデータ
に応じて与えられる位相差が＋π／２か−π／２である
から、判定時の閾値を０にして送信された２値データを
判定する。またπ／４シフトＱＰＳＫの場合には、送信
時にデータに応じて与えられる位相差が＋３π／４か＋
π／４か−π／４か−３π／４であるから、判定時の閾
値を＋π／２、０、−π／２にして送信された４値デー
タを判定する。基準位相発生器４は、判定器３からの判
定データに対して理想的な基準位相、例えばＭＳＫの場
合には＋π／２か−π／２、π／４シフトＱＰＳＫの場
合には＋３π／４か＋π／４か−π／４か−３π／４を
発生する。基準位相発生器４からの基準位相は減算器５
により加算器８からの判定入力から減算され、判定入力
誤差として出力される。減算器５からの判定入力誤差は
、遅延回路６により１タイムスロット遅延され、定数乗
算器７により定数α倍されて、雑音補正量として加算器
８に供給される。
【００１８】ここで、周波数検波器１に入力されるディ
ジタル変調信号に含まれる位相雑音が判定入力に及ぼす
影響を計算する。１タイムスロット毎の位相雑音をｅｋ
（ｋは時間的順序を示す整数）とする。位相雑音が積
分放電フィルタ２の出力に及ぼす誤差ａｋ は、積分の
開始時点と終了時点との位相雑音の値の差であるから、
下記数３で表される。
ジタル変調信号に含まれる位相雑音が判定入力に及ぼす
影響を計算する。１タイムスロット毎の位相雑音をｅｋ
（ｋは時間的順序を示す整数）とする。位相雑音が積
分放電フィルタ２の出力に及ぼす誤差ａｋ は、積分の
開始時点と終了時点との位相雑音の値の差であるから、
下記数３で表される。
【００１９】
【数３】
【００２０】判定器３に供給される判定入力の誤差ｂｋ
は、ａｋに雑音補正量すなわち１タイムスロット前の
判定入力誤差ｂｋ−１ を定数α倍した量を加えたもの
であるから、下記数４で表される。
は、ａｋに雑音補正量すなわち１タイムスロット前の
判定入力誤差ｂｋ−１ を定数α倍した量を加えたもの
であるから、下記数４で表される。
【００２１】
【数４】
【００２２】上記数３と数４とを用いて、ｂｋ を１タ
イムスロット毎の位相雑音で表わすと、下記数５のよう
になる。
イムスロット毎の位相雑音で表わすと、下記数５のよう
になる。
【００２３】
【数５】
【００２４】すなわちαの絶対値が１未満の場合、この
数列の和は収束する。１タイムスロット毎の位相雑音ｅ
ｉ （ｉは時間的順序を示す整数）は確率変数であり、
その平均は０で、分散をσ２ とする。一般に、ｅｉ
とｅｊ （ｉとｊとは異なる整数）とは独立とみなして
よいから、ｂｋ の分散Ｖｂ は下記数６で表される。
数列の和は収束する。１タイムスロット毎の位相雑音ｅ
ｉ （ｉは時間的順序を示す整数）は確率変数であり、
その平均は０で、分散をσ２ とする。一般に、ｅｉ
とｅｊ （ｉとｊとは異なる整数）とは独立とみなして
よいから、ｂｋ の分散Ｖｂ は下記数６で表される。
【００２５】
【数６】
【００２６】一方、従来例の判定器入力における誤差の
分散は、上記数２より２σ２ であるから、本実施例の
分散は、従来例の１／（１＋α）倍になっている。従っ
て上記数５が収束する範囲、すなわちαを１未満の正数
に設定すると、判定器入力における誤差の分散、すなわ
ち位相雑音の影響が減少する。 （実施例２）図２は本発明の実施例２におけるディジタ
ル変調信号の復調装置のブロック図で、この復調装置は
帯域制限フィルタによる符号間干渉が大きな方式、例え
ばＧＭＳＫに対して用いられる。すなわち符号間干渉が
大きな方式の場合には、判定入力誤差の中に符号間干渉
による誤差も含まれるので、次の判定入力に帰還させる
前にその誤差を取り除く必要があることから、この実施
例２の復調装置を用いるのである。この復調装置は、周
波数検波器２１と、積分放電フィルタ２２と、第１の減
算器２３と、判定器２４と、シフトレジスタ２５と、過
去データの干渉量発生器２６と、基準位相発生器２７と
、第２の減算器２８と、遅延回路２９と、未来データの
干渉量発生器３０と、第３の減算器３１と、定数乗算器
３２と、加算器３３とにより構成されており、積分放電
フィルタ２２は、２ビット長積分器３４，３５と、積分
器制御回路３６と、スイッチ３７とにより構成されてい
る。周波数検波器２１は、入力されたディジタル変調信
号を周波数検波する。積分放電フィルタ２２は、周波数
検波器２１からの周波数検波出力に基づいて位相差信号
を出力する。加算器３３は、積分放電フィルタ２２から
の位相差信号と定数乗算器３２からの雑音補正量とを加
算して補正された位相差信号を出力する。第１の減算器
２３は、加算器３３からの補正された位相差信号から過
去データの干渉量発生器２６からの過去データの干渉量
を減算して判定入力として出力する。判定器２４は、第
１の減算器２３からの判定入力に基づいて判定データを
出力する。シフトレジスタ２５は、判定器２４からの判
定データとビットクロックとに基づいて過去の判定デー
タを出力する。過去データの干渉量発生器２６は、シフ
トレジスタ２５からの過去の判定データに基づいて過去
データの干渉量を出力する。基準位相発生器２７は、判
定器２４からの判定データに基づいて基準位相を出力す
る。第２の減算器２８は、第１の減算器２３からの判定
入力から基準位相発生器２７からの基準位相を減算して
判定入力誤差を出力する。遅延回路２９は、第２の減算
器２８からの判定入力誤差を遅延させる。未来データの
干渉量発生器３０は、シフトレジスタ２５からの過去の
判定データに基づいて未来データの干渉量を出力する。 第３の減算器３１は、遅延回路２９からの遅延した判定
入力誤差から未来データの干渉量発生器３０からの未来
データの干渉量を減算する。定数乗算器３２は、第３の
減算器３１からの信号に基づいて雑音補正量を出力する
。
分散は、上記数２より２σ２ であるから、本実施例の
分散は、従来例の１／（１＋α）倍になっている。従っ
て上記数５が収束する範囲、すなわちαを１未満の正数
に設定すると、判定器入力における誤差の分散、すなわ
ち位相雑音の影響が減少する。 （実施例２）図２は本発明の実施例２におけるディジタ
ル変調信号の復調装置のブロック図で、この復調装置は
帯域制限フィルタによる符号間干渉が大きな方式、例え
ばＧＭＳＫに対して用いられる。すなわち符号間干渉が
大きな方式の場合には、判定入力誤差の中に符号間干渉
による誤差も含まれるので、次の判定入力に帰還させる
前にその誤差を取り除く必要があることから、この実施
例２の復調装置を用いるのである。この復調装置は、周
波数検波器２１と、積分放電フィルタ２２と、第１の減
算器２３と、判定器２４と、シフトレジスタ２５と、過
去データの干渉量発生器２６と、基準位相発生器２７と
、第２の減算器２８と、遅延回路２９と、未来データの
干渉量発生器３０と、第３の減算器３１と、定数乗算器
３２と、加算器３３とにより構成されており、積分放電
フィルタ２２は、２ビット長積分器３４，３５と、積分
器制御回路３６と、スイッチ３７とにより構成されてい
る。周波数検波器２１は、入力されたディジタル変調信
号を周波数検波する。積分放電フィルタ２２は、周波数
検波器２１からの周波数検波出力に基づいて位相差信号
を出力する。加算器３３は、積分放電フィルタ２２から
の位相差信号と定数乗算器３２からの雑音補正量とを加
算して補正された位相差信号を出力する。第１の減算器
２３は、加算器３３からの補正された位相差信号から過
去データの干渉量発生器２６からの過去データの干渉量
を減算して判定入力として出力する。判定器２４は、第
１の減算器２３からの判定入力に基づいて判定データを
出力する。シフトレジスタ２５は、判定器２４からの判
定データとビットクロックとに基づいて過去の判定デー
タを出力する。過去データの干渉量発生器２６は、シフ
トレジスタ２５からの過去の判定データに基づいて過去
データの干渉量を出力する。基準位相発生器２７は、判
定器２４からの判定データに基づいて基準位相を出力す
る。第２の減算器２８は、第１の減算器２３からの判定
入力から基準位相発生器２７からの基準位相を減算して
判定入力誤差を出力する。遅延回路２９は、第２の減算
器２８からの判定入力誤差を遅延させる。未来データの
干渉量発生器３０は、シフトレジスタ２５からの過去の
判定データに基づいて未来データの干渉量を出力する。 第３の減算器３１は、遅延回路２９からの遅延した判定
入力誤差から未来データの干渉量発生器３０からの未来
データの干渉量を減算する。定数乗算器３２は、第３の
減算器３１からの信号に基づいて雑音補正量を出力する
。
【００２７】次に動作を説明する。周波数検波器２１に
入力されたディジタル変調信号は検波されて周波数検波
出力が積分放電フィルタ２２に供給され、２ビット長の
あいだ積分されて位相差信号に変換される。１つの位相
差信号を得るには２ビット長の時間がかかるが、位相差
信号は１ビット間隔で必要なので、積分放電フィルタ２
２は２つの２ビット長積分器３４，３５を用意して交互
に用いる。積分放電フィルタ２２からの位相差信号は、
加算器３３により定数乗算器３２からの雑音補正量を加
算されて補正された位相差信号となり、第１の減算器２
３により過去データの干渉量発生器２６からの過去デー
タの干渉量を差し引かれて判定入力となる。第１の減算
器２３からの判定入力は、判定器２４により符号を判定
されて判定データが得られ、復調データとして出力され
る。判定器２４からの判定データのうち過去２ビット分
は、ビットクロックに従ってシフトレジスタ２５に保持
され、その過去２ビット分により決まる過去データの干
渉量すなわち上記数１のＡｓｎ−２ とＢｓｎ−１ と
が、過去データの干渉量発生器２６により作出される。 過去データの干渉量発生器２６からの過去データの干渉
量は第１の減算器２３に供給され、過去のデータからの
干渉を打ち消す。一方、基準位相発生器２７は、判定器
２４からの判定データに基づいて、判定データに対して
理想的な基準位相、すなわち上記数１のＢｓｎ を発生
する。基準位相発生器２７からの基準位相は、第２の減
算器２８により第１の減算器２３からの判定入力から減
算されて判定入力誤差になる。上記実施例１では、判定
入力誤差を遅延させそのまま定数を乗じて雑音補正量と
したが、この実施例２ではその中に未来データの干渉量
すなわち上記数１のＡｓｎ＋１ が含まれるので、それ
を取り除くことが必要である。第２の減算器２８からの
判定入力誤差は、遅延回路２９により２ビット長遅延さ
せられる。未来データの干渉量発生器３０は、２ビット
長遅延した判定入力誤差に対して１ビット未来、すなわ
ち１ビット過去のデータを入力として未来データの干渉
量を発生する。第３の減算器３１は、遅延回路２９から
の遅延した判定入力誤差から、未来データの干渉量発生
器３０からの未来データの干渉量を減算し、判定入力誤
差に含まれた雑音分を出力する。定数乗算器３２は、第
３の減算器３１からの判定入力誤差に含まれた雑音分を
定数α倍して雑音補正量を出力し、加算器３３に供給す
る。
入力されたディジタル変調信号は検波されて周波数検波
出力が積分放電フィルタ２２に供給され、２ビット長の
あいだ積分されて位相差信号に変換される。１つの位相
差信号を得るには２ビット長の時間がかかるが、位相差
信号は１ビット間隔で必要なので、積分放電フィルタ２
２は２つの２ビット長積分器３４，３５を用意して交互
に用いる。積分放電フィルタ２２からの位相差信号は、
加算器３３により定数乗算器３２からの雑音補正量を加
算されて補正された位相差信号となり、第１の減算器２
３により過去データの干渉量発生器２６からの過去デー
タの干渉量を差し引かれて判定入力となる。第１の減算
器２３からの判定入力は、判定器２４により符号を判定
されて判定データが得られ、復調データとして出力され
る。判定器２４からの判定データのうち過去２ビット分
は、ビットクロックに従ってシフトレジスタ２５に保持
され、その過去２ビット分により決まる過去データの干
渉量すなわち上記数１のＡｓｎ−２ とＢｓｎ−１ と
が、過去データの干渉量発生器２６により作出される。 過去データの干渉量発生器２６からの過去データの干渉
量は第１の減算器２３に供給され、過去のデータからの
干渉を打ち消す。一方、基準位相発生器２７は、判定器
２４からの判定データに基づいて、判定データに対して
理想的な基準位相、すなわち上記数１のＢｓｎ を発生
する。基準位相発生器２７からの基準位相は、第２の減
算器２８により第１の減算器２３からの判定入力から減
算されて判定入力誤差になる。上記実施例１では、判定
入力誤差を遅延させそのまま定数を乗じて雑音補正量と
したが、この実施例２ではその中に未来データの干渉量
すなわち上記数１のＡｓｎ＋１ が含まれるので、それ
を取り除くことが必要である。第２の減算器２８からの
判定入力誤差は、遅延回路２９により２ビット長遅延さ
せられる。未来データの干渉量発生器３０は、２ビット
長遅延した判定入力誤差に対して１ビット未来、すなわ
ち１ビット過去のデータを入力として未来データの干渉
量を発生する。第３の減算器３１は、遅延回路２９から
の遅延した判定入力誤差から、未来データの干渉量発生
器３０からの未来データの干渉量を減算し、判定入力誤
差に含まれた雑音分を出力する。定数乗算器３２は、第
３の減算器３１からの判定入力誤差に含まれた雑音分を
定数α倍して雑音補正量を出力し、加算器３３に供給す
る。
【００２８】ここで、入力されるディジタル変調信号に
含まれる位相雑音が判定入力に及ぼす影響について述べ
る。その影響は上記実施例１の場合と全く同様に計算さ
れ、上記数６のようになる。従って、αを１未満の正数
に設定すると、判定器入力における誤差の分散が減少す
る。 （実施例３）上記実施例１，２では送信受信間に存在す
る周波数オフセットの影響を考慮しなかったが、次にこ
の影響を実施例１，２について共通して考慮する。
含まれる位相雑音が判定入力に及ぼす影響について述べ
る。その影響は上記実施例１の場合と全く同様に計算さ
れ、上記数６のようになる。従って、αを１未満の正数
に設定すると、判定器入力における誤差の分散が減少す
る。 （実施例３）上記実施例１，２では送信受信間に存在す
る周波数オフセットの影響を考慮しなかったが、次にこ
の影響を実施例１，２について共通して考慮する。
【００２９】周波数オフセットをｆ、積分放電フィルタ
２，２２における積分時間をＴとすると、位相差信号に
は、Ｔｆという位相誤差が定常的に発生する。判定入力
における誤差のうち周波数オフセットによるものをｂｋ
（ｋは時間的順序を示す整数）とする。ｂｋ は、Ｔ
ｆに雑音補正量すなわち時間Ｔだけ前の判定入力誤差ｂ
ｋ−１ を定数α倍した量を加えたものであるから、下
記数７で表される。
２，２２における積分時間をＴとすると、位相差信号に
は、Ｔｆという位相誤差が定常的に発生する。判定入力
における誤差のうち周波数オフセットによるものをｂｋ
（ｋは時間的順序を示す整数）とする。ｂｋ は、Ｔ
ｆに雑音補正量すなわち時間Ｔだけ前の判定入力誤差ｂ
ｋ−１ を定数α倍した量を加えたものであるから、下
記数７で表される。
【００３０】
【数７】
【００３１】上記数７よりｂｋ の定常値Ｅを求めると
下記数８のようになる。
下記数８のようになる。
【００３２】
【数８】
【００３３】このように、もとのＴｆが１／（１−α）
倍に増幅された形となっており、この値が大きすぎると
判定誤りの原因になり得る。従って、周波数オフセット
が存在する場合にはこの対策をとるのが望ましい。誤差
Ｔｆが増幅される原因は、定数αの定数乗算器７，３２
を含む、時間Ｔ後への帰還路であるから、この帰還路の
定常成分すなわち直流分を遮断すればよい。このため本
実施例３では、定数乗算器７，３２と加算器８，３３と
の間に、雑音補正量の直流分を遮断する高域通過フィル
タ（図示せず）を設けている。この高域通過フィルタの
遮断周波数をビットレートに比べて充分低くしておけば
、雑音を低減する効果の劣化はない。
倍に増幅された形となっており、この値が大きすぎると
判定誤りの原因になり得る。従って、周波数オフセット
が存在する場合にはこの対策をとるのが望ましい。誤差
Ｔｆが増幅される原因は、定数αの定数乗算器７，３２
を含む、時間Ｔ後への帰還路であるから、この帰還路の
定常成分すなわち直流分を遮断すればよい。このため本
実施例３では、定数乗算器７，３２と加算器８，３３と
の間に、雑音補正量の直流分を遮断する高域通過フィル
タ（図示せず）を設けている。この高域通過フィルタの
遮断周波数をビットレートに比べて充分低くしておけば
、雑音を低減する効果の劣化はない。
【００３４】図３は信号対雑音比Ｅｂ／Ｎｏに対するビ
ット誤り率特性の説明図で、実線ａは上記実施例２の回
路に上記実施例３の高域通過フィルタを設けた回路を作
成してデータ伝送実験を行った測定結果、実線ｂは図５
の従来装置の測定結果、実線ｃは同期検波の場合の計算
結果である。なお変調速度は３２ｋｂｉｔ／ｓｅｃ、変
調方式は送信側低域通過フィルタのＢＴ積が０．２５の
ＧＭＳＫである。また同期検波のビット誤り率の計算値
は、室田、平出、「ＧＭＳＫ変調方式の伝送特性」、電
子通信学会論文集（Ｂ）、第Ｊ６４−Ｂ 巻第１０号、
第１１２３頁から第１１３０頁（昭和５６年１０月）よ
り引用した。図３から明らかなように、本発明によるデ
ィジタル変調信号の復調装置のビット誤り率特性は従来
装置に比べて約２ｄＢ優れており、同期検波の特性に近
づいていることが判る。
ット誤り率特性の説明図で、実線ａは上記実施例２の回
路に上記実施例３の高域通過フィルタを設けた回路を作
成してデータ伝送実験を行った測定結果、実線ｂは図５
の従来装置の測定結果、実線ｃは同期検波の場合の計算
結果である。なお変調速度は３２ｋｂｉｔ／ｓｅｃ、変
調方式は送信側低域通過フィルタのＢＴ積が０．２５の
ＧＭＳＫである。また同期検波のビット誤り率の計算値
は、室田、平出、「ＧＭＳＫ変調方式の伝送特性」、電
子通信学会論文集（Ｂ）、第Ｊ６４−Ｂ 巻第１０号、
第１１２３頁から第１１３０頁（昭和５６年１０月）よ
り引用した。図３から明らかなように、本発明によるデ
ィジタル変調信号の復調装置のビット誤り率特性は従来
装置に比べて約２ｄＢ優れており、同期検波の特性に近
づいていることが判る。
【００３５】
【発明の効果】以上説明したように本発明によれば、デ
ィジタル変調信号を周波数検波する周波数検波器と、こ
の周波数検波器からの周波数検波出力を所定時間積分す
る積分放電フィルタと、この積分放電フィルタからの位
相差信号を判定入力として判定することにより判定結果
である判定データを復調データとして出力する判定器と
を備えたディジタル変調信号の復調装置において、判定
入力の位相誤差を抽出しかつそれを定数倍して雑音補正
量として次の判定入力に帰還する帰還手段を設け、積分
開始時の位相雑音を軽減する構成としたので、判定器入
力における誤差の分散を減少させ、判定誤りを減少させ
ることができるという優れた効果を奏する。
ィジタル変調信号を周波数検波する周波数検波器と、こ
の周波数検波器からの周波数検波出力を所定時間積分す
る積分放電フィルタと、この積分放電フィルタからの位
相差信号を判定入力として判定することにより判定結果
である判定データを復調データとして出力する判定器と
を備えたディジタル変調信号の復調装置において、判定
入力の位相誤差を抽出しかつそれを定数倍して雑音補正
量として次の判定入力に帰還する帰還手段を設け、積分
開始時の位相雑音を軽減する構成としたので、判定器入
力における誤差の分散を減少させ、判定誤りを減少させ
ることができるという優れた効果を奏する。
【図１】本発明の実施例１におけるディジタル変調信号
の復調装置のブロック図である。
の復調装置のブロック図である。
【図２】本発明の実施例２におけるディジタル変調信号
の復調装置のブロック図である。
の復調装置のブロック図である。
【図３】信号対雑音比Ｅｂ／Ｎｏに対するビット誤り率
特性の説明図である。
特性の説明図である。
【図４】従来のディジタル変調信号の復調装置のブロッ
ク図である。
ク図である。
【図５】従来のディジタル変調信号の復調装置のブロッ
ク図である。
ク図である。
１ 周波数検波器
２ 積分放電フィルタ
３ 判定器
４ 基準位相発生器
５ 減算器
６ 遅延回路
７ 定数乗算器
８ 加算器
２１ 周波数検波器
２２ 積分放電フィルタ
２３ 第１の減算器
２４ 判定器
２５ シフトレジスタ
２６ 過去データの干渉量発生器２７ 基
準位相発生器 ２８ 第２の減算器 ２９ 遅延回路 ３０ 未来データの干渉量発生器３１ 第
３の減算器 ３２ 定数乗算器 ３３ 加算器
準位相発生器 ２８ 第２の減算器 ２９ 遅延回路 ３０ 未来データの干渉量発生器３１ 第
３の減算器 ３２ 定数乗算器 ３３ 加算器
Claims (5)
- 【請求項１】 ディジタル変調信号を周波数検波する
周波数検波器と、この周波数検波器からの周波数検波出
力を所定時間積分する積分放電フィルタと、この積分放
電フィルタからの位相差信号を判定入力として判定する
ことにより判定結果である判定データを復調データとし
て出力する判定器とを備えたディジタル変調信号の復調
装置において、前記判定入力の位相誤差を抽出しかつそ
れを定数倍して雑音補正量として次の判定入力に帰還す
る帰還手段を設け、積分開始時の位相雑音を軽減する構
成としたことを特徴とするディジタル変調信号の復調装
置。 - 【請求項２】 ディジタル変調信号を周波数検波する
周波数検波器と、この周波数検波器からの周波数検波出
力を所定時間積分する積分放電フィルタと、この積分放
電フィルタからの位相差信号と雑音補正量とを加算する
加算器と、この加算器からの判定入力を判定することに
より判定結果である判定データを復調データとして出力
する判定器と、この判定器からの判定データに基づいて
基準位相を出力する基準位相発生器と、前記加算器から
の判定入力から前記基準位相発生器からの基準位相を減
算する減算器と、この減算器からの判定入力誤差を前記
積分放電フィルタの積分時間だけ遅延させる遅延回路と
、この遅延回路からの遅延した判定入力誤差を定数倍し
て前記雑音補正量を出力する定数乗算器とを設け、積分
開始時の位相雑音を軽減する構成としたことを特徴とす
るディジタル変調信号の復調装置。 - 【請求項３】 ディジタル変調信号を周波数検波する
周波数検波器と、この周波数検波器からの周波数検波出
力を所定時間積分する積分放電フィルタと、この積分放
電フィルタからの位相差信号と雑音補正量とを加算する
加算器と、この加算器からの補正された位相差信号から
過去データの干渉量を減算する第１の減算器と、この第
１の減算器からの判定入力を判定することにより判定結
果である判定データを復調データとして出力する判定器
と、この判定器からの判定データとビットクロックとに
基づいて過去の判定データを出力するシフトレジスタと
、このシフトレジスタからの過去の判定データに基づい
て前記過去データの干渉量を出力する過去データの干渉
量発生器と、前記判定器からの判定データに基づいて基
準位相を出力する基準位相発生器と、前記第１の減算器
からの判定入力から前記基準位相発生器からの基準位相
を減算する第２の減算器と、この第２の減算器からの判
定入力誤差を前記積分放電フィルタの積分時間だけ遅延
させる遅延回路と、前記シフトレジスタからの過去の判
定データに基づいて未来データの干渉量を出力する未来
データの干渉量発生器と、前記遅延回路からの遅延した
判定入力誤差から前記未来データの干渉量発生器からの
未来データの干渉量を減算する第３の減算器と、この第
３の減算器の出力を定数倍して前記雑音補正量として出
力する定数乗算器とを設け、積分開始時の位相雑音を軽
減する構成としたことを特徴とするディジタル変調信号
の復調装置。 - 【請求項４】 定数乗算器と加算器との間に、雑音補
正量の直流分を遮断する高域通過フィルタを介装したこ
とを特徴とする請求項２に記載のディジタル変調信号の
復調装置。 - 【請求項５】 定数乗算器と加算器との間に、雑音補
正量の直流分を遮断する高域通過フィルタを介装したこ
とを特徴とする請求項３に記載のディジタル変調信号の
復調装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03134886A JP3101955B2 (ja) | 1991-06-06 | 1991-06-06 | ディジタル変調信号の復調装置 |
| NO922222A NO308020B1 (no) | 1991-06-06 | 1992-06-05 | Demodulator for digitalt modulerte signaler |
| EP92305161A EP0517533B1 (en) | 1991-06-06 | 1992-06-05 | Demodulator for digital modulation signals |
| US08/285,872 US5450446A (en) | 1991-06-06 | 1994-08-04 | Demodulator for digital modulation signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03134886A JP3101955B2 (ja) | 1991-06-06 | 1991-06-06 | ディジタル変調信号の復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04360344A true JPH04360344A (ja) | 1992-12-14 |
| JP3101955B2 JP3101955B2 (ja) | 2000-10-23 |
Family
ID=15138813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03134886A Expired - Fee Related JP3101955B2 (ja) | 1991-06-06 | 1991-06-06 | ディジタル変調信号の復調装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5450446A (ja) |
| EP (1) | EP0517533B1 (ja) |
| JP (1) | JP3101955B2 (ja) |
| NO (1) | NO308020B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5652541A (en) * | 1993-11-23 | 1997-07-29 | Motorola, Inc. | Data demodulator employing decision feedback for reference parameter recovery and method used therin |
| SE504341C2 (sv) * | 1995-05-22 | 1997-01-20 | Ericsson Telefon Ab L M | Förfarande och anordning vid fasmodulerade signaler |
| SE506847C2 (sv) * | 1996-06-28 | 1998-02-16 | Ericsson Telefon Ab L M | Förfarande och anordning vid fasmodulerade signaler |
| GB2328591B (en) | 1997-08-21 | 2003-03-05 | Comm & Control Electronics Ltd | Local communication system and apparatus for use therein |
| GB9718722D0 (en) | 1997-09-04 | 1997-11-12 | Comm & Control Electronics Ltd | Local communication system |
| DE19808874C2 (de) * | 1998-03-03 | 2001-06-13 | Hartmut Henkel | Verfahren zur zeitlichen Quantisierung von Binärsignalen |
| US9860095B1 (en) | 2016-06-29 | 2018-01-02 | Apple Inc. | Drift robust non-coherent demodulation scheme |
| US9979576B2 (en) | 2016-06-29 | 2018-05-22 | Apple Inc. | Drift robust convolutional induced reception scheme with noise prediction |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2178764B1 (ja) * | 1972-04-04 | 1974-08-02 | Ibm France | |
| CH604425A5 (ja) * | 1975-12-31 | 1978-09-15 | Ibm | |
| JPS5869153A (ja) * | 1981-10-21 | 1983-04-25 | Nippon Telegr & Teleph Corp <Ntt> | 符号識別判定回路 |
| DE3461238D1 (en) * | 1983-01-12 | 1986-12-11 | Ncr Co | Circuit for reducing errors in a data receiver |
| JPS60220649A (ja) * | 1984-04-17 | 1985-11-05 | Nippon Telegr & Teleph Corp <Ntt> | 符号再生回路 |
| JPS6143048A (ja) * | 1984-08-07 | 1986-03-01 | Fujitsu Ltd | 位相制御方式 |
| NL8701331A (nl) * | 1987-06-09 | 1989-01-02 | Philips Nv | Datatransmissiesysteem bevattende een beslissingsteruggekoppelde egalisator en gebruik makende van partieleresponsie technieken. |
-
1991
- 1991-06-06 JP JP03134886A patent/JP3101955B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-05 NO NO922222A patent/NO308020B1/no not_active IP Right Cessation
- 1992-06-05 EP EP92305161A patent/EP0517533B1/en not_active Expired - Lifetime
-
1994
- 1994-08-04 US US08/285,872 patent/US5450446A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0517533A2 (en) | 1992-12-09 |
| NO922222D0 (no) | 1992-06-05 |
| NO922222L (no) | 1992-12-07 |
| NO308020B1 (no) | 2000-07-03 |
| JP3101955B2 (ja) | 2000-10-23 |
| EP0517533A3 (en) | 1993-04-14 |
| EP0517533B1 (en) | 1998-12-16 |
| US5450446A (en) | 1995-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2025232C (en) | Carrier recovery system | |
| US6788749B2 (en) | Erasure based instantaneous loop control in a data receiver | |
| JP3728573B2 (ja) | 復調装置 | |
| JP4366808B2 (ja) | タイミングエラー検出回路および復調回路とその方法 | |
| US5550506A (en) | DQPSK demodulator capable of improving a symbol error rate without decreasing a transmission rate | |
| JP3189138B2 (ja) | 自動周波数制御方法及びその装置 | |
| US5497400A (en) | Decision feedback demodulator with phase and frequency estimation | |
| JP3404228B2 (ja) | クロック位相検出回路 | |
| KR20030093037A (ko) | 전화선 상에서 패킷 데이터를 안정되게 수신할 수 있는버스트 모드 수신기 및 그 방법 | |
| JPH01157112A (ja) | 自動等化方式 | |
| US6175591B1 (en) | Radio receiving apparatus | |
| JP3575883B2 (ja) | ディジタル復調器 | |
| US7924962B2 (en) | Clock regeneration circuit technical field | |
| JPH04360344A (ja) | ディジタル変調信号の復調装置 | |
| US20030152180A1 (en) | Method and device for controlling the timing of a digital receiver | |
| US5815536A (en) | Multivalue digital transmission system | |
| JP2611557B2 (ja) | 判定帰還形自動等化器 | |
| JP3489493B2 (ja) | シンボル同期装置および周波数ホッピング受信装置 | |
| JP2000232494A (ja) | 信号キャリア回復処理方法 | |
| EP0680169B1 (en) | Recovering analog and digital signals from superimposed analog and digital signals using linear prediction | |
| CA2173516C (en) | Automatic frequency control system for gmsk-modulated signals | |
| US5825818A (en) | Apparatus and method of recovering a timing signal in a transmission apparatus by adjusting tap coefficients | |
| JP3006382B2 (ja) | 周波数オフセット補正装置 | |
| JP3783853B2 (ja) | Ｆｓｋ復調信号の中心レベル検出補正回路 | |
| JPH0685861A (ja) | ディジタル変調信号の復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |