JPH08181555A - ディジタル自動利得制御装置 - Google Patents
ディジタル自動利得制御装置Info
- Publication number
- JPH08181555A JPH08181555A JP32513594A JP32513594A JPH08181555A JP H08181555 A JPH08181555 A JP H08181555A JP 32513594 A JP32513594 A JP 32513594A JP 32513594 A JP32513594 A JP 32513594A JP H08181555 A JPH08181555 A JP H08181555A
- Authority
- JP
- Japan
- Prior art keywords
- value
- output
- section
- gain coefficient
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 ディジタル信号処理装置に使用され、高安
定，高精度で、かつ広ダイナミックレンジを得られるデ
ィジタル自動利得制御装置を提供する。 【構成】 従来の利得係数乗算部１の前段に第１の利得
係数乗算部14を設け、利得係数乗算部１を第２の利得係
数乗算部として積分部４の出力値を判定し、判定制御部
12が第１の利得係数乗算部14と積分部４のレジスタ13を
制御することにより、精度悪化または量子化誤差が増大
することなく、利得範囲を広げる。
定，高精度で、かつ広ダイナミックレンジを得られるデ
ィジタル自動利得制御装置を提供する。 【構成】 従来の利得係数乗算部１の前段に第１の利得
係数乗算部14を設け、利得係数乗算部１を第２の利得係
数乗算部として積分部４の出力値を判定し、判定制御部
12が第１の利得係数乗算部14と積分部４のレジスタ13を
制御することにより、精度悪化または量子化誤差が増大
することなく、利得範囲を広げる。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル信号処理装
置に使用され、高安定，高精度で、かつ広ダイナミック
レンジを得られるようにしたディジタル自動利得制御装
置に関するものである。
置に使用され、高安定，高精度で、かつ広ダイナミック
レンジを得られるようにしたディジタル自動利得制御装
置に関するものである。
【０００２】
【従来の技術】図２は従来のディジタル信号処理装置に
使用されるディジタル自動利得制御装置(ＤＡＧＣ)の等
価回路例図を示す。図中、２は出力パワー計算部、３は
誤差算出部、４は積分部、５は時定数制御回路、６，
７，８は乗算器、10，11は加算器、13はレジスタ(Ｔ)、
15は利得係数乗算部である。
使用されるディジタル自動利得制御装置(ＤＡＧＣ)の等
価回路例図を示す。図中、２は出力パワー計算部、３は
誤差算出部、４は積分部、５は時定数制御回路、６，
７，８は乗算器、10，11は加算器、13はレジスタ(Ｔ)、
15は利得係数乗算部である。
【０００３】以上のように構成されたディジタル自動利
得制御装置の動作について説明する。まず、出力パワー
計算部２は、乗算器７により出力信号の出力値の絶対値
を２乗した値を出力する。誤差算出部３は、加算器10に
より出力パワー計算部２の出力値をマイナスにしたもの
と、出力レベルを一定にするための基準値Ｒefとを加算
した値を出力する。時定数制御回路５は、乗算器８によ
り誤差算出部３の出力値にループゲインを決める制御力
を与える定数αを乗算した値を出力する。この出力は、
いわば基準値Ｒefとの誤差に対応している。
得制御装置の動作について説明する。まず、出力パワー
計算部２は、乗算器７により出力信号の出力値の絶対値
を２乗した値を出力する。誤差算出部３は、加算器10に
より出力パワー計算部２の出力値をマイナスにしたもの
と、出力レベルを一定にするための基準値Ｒefとを加算
した値を出力する。時定数制御回路５は、乗算器８によ
り誤差算出部３の出力値にループゲインを決める制御力
を与える定数αを乗算した値を出力する。この出力は、
いわば基準値Ｒefとの誤差に対応している。
【０００４】積分部４は、加算器11によりレジスタ13の
値に、この誤差を加算し出力する。そして、次の標本化
時、この出力値をレジスタ13に入力し保持する。利得係
数乗算部15は、乗算器６により入力信号の入力ディジタ
ル値に積分部４の出力値を乗算し利得を制御する。利得
係数乗算部15の出力パワーが基準値Ｒefと等しくなるよ
うに修正する動作を行う。
値に、この誤差を加算し出力する。そして、次の標本化
時、この出力値をレジスタ13に入力し保持する。利得係
数乗算部15は、乗算器６により入力信号の入力ディジタ
ル値に積分部４の出力値を乗算し利得を制御する。利得
係数乗算部15の出力パワーが基準値Ｒefと等しくなるよ
うに修正する動作を行う。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、系で取り扱う数値データの表現を通常よ
く行われるようにＭＳＢ(最上位ビット)を符号ビットと
し、ＭＳＢと、このＭＳＢより一桁下のビットとの間に
小数点を置くと、ディジタルが表現し得る数値は区間
(−１，１)の間に限られるために、図２に示す乗算器６
は必ず減衰器として働き、ディジタル自動利得制御装置
としての利得は１以下となる。
来の構成では、系で取り扱う数値データの表現を通常よ
く行われるようにＭＳＢ(最上位ビット)を符号ビットと
し、ＭＳＢと、このＭＳＢより一桁下のビットとの間に
小数点を置くと、ディジタルが表現し得る数値は区間
(−１，１)の間に限られるために、図２に示す乗算器６
は必ず減衰器として働き、ディジタル自動利得制御装置
としての利得は１以下となる。
【０００６】一方、ディジタル自動利得制御装置として
の利得を１以上にしたい場合に、小数点位置を下位桁に
移動すれば、その目的を達成することは可能であるが、
小数点を移動した分だけ小数点以下の有効数字が減少す
る。
の利得を１以上にしたい場合に、小数点位置を下位桁に
移動すれば、その目的を達成することは可能であるが、
小数点を移動した分だけ小数点以下の有効数字が減少す
る。
【０００７】また入力信号の入力ディジタル値が、図２
に示す乗算器６で取り扱うビット長(言語長)より長い場
合に、常に固定のビット数だけ切捨てなければならず、
入力信号の入力ディジタル値が小さいと、精度悪化また
は量子化誤差が増大するという問題点を有していた。
に示す乗算器６で取り扱うビット長(言語長)より長い場
合に、常に固定のビット数だけ切捨てなければならず、
入力信号の入力ディジタル値が小さいと、精度悪化また
は量子化誤差が増大するという問題点を有していた。
【０００８】本発明は上記従来の問題点を解決するもの
で、高安定，高精度で、かつ広ダイナミックレンジのデ
ィジタル自動利得制御装置を提供することを目的とす
る。
で、高安定，高精度で、かつ広ダイナミックレンジのデ
ィジタル自動利得制御装置を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するため、出力パワーを計算する出力パワー計算部
と、前記出力パワーと所定の基準値との出力誤差を算出
する誤差算出部と、前記出力誤差に基づく値を積分する
レジスタを持った積分部と、入力ディジタル値に２のｍ
乗値(ｍは整数)を乗算しオーバーフローを防止した第１
の利得係数乗算部と、前記積分部の出力値を前記第１の
利得係数乗算部出力値に乗算する第２の利得係数乗算部
と、前記積分部の出力値の大きさに基づいて前記第１の
利得係数乗算部のｍ値と前記積分部のレジスタ値を制御
する判定制御部を有することを特徴とする。
成するため、出力パワーを計算する出力パワー計算部
と、前記出力パワーと所定の基準値との出力誤差を算出
する誤差算出部と、前記出力誤差に基づく値を積分する
レジスタを持った積分部と、入力ディジタル値に２のｍ
乗値(ｍは整数)を乗算しオーバーフローを防止した第１
の利得係数乗算部と、前記積分部の出力値を前記第１の
利得係数乗算部出力値に乗算する第２の利得係数乗算部
と、前記積分部の出力値の大きさに基づいて前記第１の
利得係数乗算部のｍ値と前記積分部のレジスタ値を制御
する判定制御部を有することを特徴とする。
【００１０】
【作用】本発明によれば、従来の利得係数乗算部を第２
の利得係数乗算部とし、その前段にオーバーフロー防止
付き乗算器を持つ第１の利得係数乗算部、および積分部
の出力値の大きさに基づいて第１の利得係数乗算部のｍ
値と積分部のレジスタ値を制御する判定制御部を付加し
たことにより、精度悪化または量子化誤差が増大するこ
となく、高安定，高精度で、かつ広ダイナミックレンジ
のディジタル自動利得制御装置を得ることができる。
の利得係数乗算部とし、その前段にオーバーフロー防止
付き乗算器を持つ第１の利得係数乗算部、および積分部
の出力値の大きさに基づいて第１の利得係数乗算部のｍ
値と積分部のレジスタ値を制御する判定制御部を付加し
たことにより、精度悪化または量子化誤差が増大するこ
となく、高安定，高精度で、かつ広ダイナミックレンジ
のディジタル自動利得制御装置を得ることができる。
【００１１】
【実施例】図１は本発明の一実施例におけるディジタル
自動利得制御装置の等価回路図を示す。図中、１は第２
の利得係数乗算部、12は、積分部４の出力値の大きさに
基づいて後記する第１の利得係数乗算部14のｍ値と、積
分部４のレジスタ13のレジスタ値を制御する判定制御部
である。前出の第１の利得係数乗算部14は、オーバーフ
ロー防止付き乗算器９を有する。また、Ｒefは出力レベ
ルを一定にするための基準値、αは誤差算出部３の出力
値にループゲインを決める制御力を与える定数、ＣＲは
積分部４の出力値である。
自動利得制御装置の等価回路図を示す。図中、１は第２
の利得係数乗算部、12は、積分部４の出力値の大きさに
基づいて後記する第１の利得係数乗算部14のｍ値と、積
分部４のレジスタ13のレジスタ値を制御する判定制御部
である。前出の第１の利得係数乗算部14は、オーバーフ
ロー防止付き乗算器９を有する。また、Ｒefは出力レベ
ルを一定にするための基準値、αは誤差算出部３の出力
値にループゲインを決める制御力を与える定数、ＣＲは
積分部４の出力値である。
【００１２】なお、前記従来例の図２の構成要素と同じ
ものについては同じ番号を付し、その説明を省略する。
ものについては同じ番号を付し、その説明を省略する。
【００１３】以上のように構成されたディジタル自動利
得制御装置の動作について説明する。まず、出力パワー
計算部２は、乗算器７により出力信号の出力値の絶対値
を２乗した値を出力する。誤差算出部３は、加算器10に
より出力パワー計算部２の出力値をマイナスにしたもの
と、出力レベルを一定にするための基準値Ｒefとを加算
した値を出力する。
得制御装置の動作について説明する。まず、出力パワー
計算部２は、乗算器７により出力信号の出力値の絶対値
を２乗した値を出力する。誤差算出部３は、加算器10に
より出力パワー計算部２の出力値をマイナスにしたもの
と、出力レベルを一定にするための基準値Ｒefとを加算
した値を出力する。
【００１４】時定数制御回路５は、乗算器８により誤差
算出部３の出力値にループゲインを決める制御力を与え
る定数αを乗算した値を出力する。この出力は、いわば
基準値Ｒefとの誤差に対応している。積分部４は、加算
器11によりレジスタ13の値に、この誤差量を加算し出力
する。そして次の標本化時、この出力値をレジスタ13に
入力し保持する。
算出部３の出力値にループゲインを決める制御力を与え
る定数αを乗算した値を出力する。この出力は、いわば
基準値Ｒefとの誤差に対応している。積分部４は、加算
器11によりレジスタ13の値に、この誤差量を加算し出力
する。そして次の標本化時、この出力値をレジスタ13に
入力し保持する。
【００１５】以上の動作は従来例の図２と同様である。
次に、第１の利得係数乗算部14は、オーバーフロー防止
付き乗算器９により、入力信号の入力ディジタル値に判
定制御部12によって制御された整数ｍ値により２のｍ乗
値を乗算する。この出力値の絶対値が、第２の利得係数
乗算部１で取り扱うディジタル値の最大値より大きい場
合は、オーバーフローを防止するために正の最大値また
は負の最小値にクランプする。第２の利得係数乗算部１
は、第１の利得係数乗算部14の出力値に、積分部４の出
力値ＣＲを乗算し利得を制御する。第２の利得係数乗算
部１の出力信号の出力パワーが基準値Ｒefと等しくなる
ように修正する動作を行う。
次に、第１の利得係数乗算部14は、オーバーフロー防止
付き乗算器９により、入力信号の入力ディジタル値に判
定制御部12によって制御された整数ｍ値により２のｍ乗
値を乗算する。この出力値の絶対値が、第２の利得係数
乗算部１で取り扱うディジタル値の最大値より大きい場
合は、オーバーフローを防止するために正の最大値また
は負の最小値にクランプする。第２の利得係数乗算部１
は、第１の利得係数乗算部14の出力値に、積分部４の出
力値ＣＲを乗算し利得を制御する。第２の利得係数乗算
部１の出力信号の出力パワーが基準値Ｒefと等しくなる
ように修正する動作を行う。
【００１６】判定制御部12の判定制御動作を説明する
と、積分部４の出力値をＣＲとし、判断基準値がＣ2＞
２×Ｃ1＞０の関係にあるＣ1とＣ2を選ぶ。ＣＲがＣ2よ
り大きい場合、次の標本化時に、第１の利得係数乗算部
14において従来のｍ値に１を加え新しいｍ値とした２の
ｍ乗値を入力信号の入力ディジタル値に乗算し、積分部
４においてレジスタ13にＣＲの半分の値を入力し、時定
数制御回路５の出力値を加算し出力する。このときの利
得は、２のｍ乗×ＣＲから２の(ｍ＋１)乗×ＣＲ／２に
なるが、利得は同じで連続的に変化する。
と、積分部４の出力値をＣＲとし、判断基準値がＣ2＞
２×Ｃ1＞０の関係にあるＣ1とＣ2を選ぶ。ＣＲがＣ2よ
り大きい場合、次の標本化時に、第１の利得係数乗算部
14において従来のｍ値に１を加え新しいｍ値とした２の
ｍ乗値を入力信号の入力ディジタル値に乗算し、積分部
４においてレジスタ13にＣＲの半分の値を入力し、時定
数制御回路５の出力値を加算し出力する。このときの利
得は、２のｍ乗×ＣＲから２の(ｍ＋１)乗×ＣＲ／２に
なるが、利得は同じで連続的に変化する。
【００１７】ＣＲがＣ1より小さい場合、次の標本化時
に、第１の利得係数乗算部14において従来のｍ値から１
を引き新しいｍ値とした２のｍ乗値を入力信号の入力デ
ィジタル値に乗算し、積分部４においてレジスタ13にＣ
Ｒの２倍の値を入力し、時定数制御回路５の出力値を加
算し出力する。
に、第１の利得係数乗算部14において従来のｍ値から１
を引き新しいｍ値とした２のｍ乗値を入力信号の入力デ
ィジタル値に乗算し、積分部４においてレジスタ13にＣ
Ｒの２倍の値を入力し、時定数制御回路５の出力値を加
算し出力する。
【００１８】なお、前記第１の利得係数乗算部14のオー
バーフロー防止付き乗算器９の代わりにオバーフロー防
止付きのシフターでもよい。つまり、左の桁から上位ビ
ット順に並べた２進数表現の入力ディジタル値を、ｍが
正のとき左へｍ桁移動させ、ｍが負のときは右へｍ桁移
動させる。そして、この絶対値が第２の利得係数乗算部
１で取り扱うディジタル値の最大値より大きい場合は、
オーバーフローを防止するために正の最大値または負の
最小値にクランプする。入力信号の入力ディジタル値が
乗算器６で取り扱うビット長(言語長)より長い場合に、
常に一定の下位ビットが切捨てられるのでなく、入力信
号の入力ディジタル値の大きさにより切捨てられる下位
ビット数が決まる。
バーフロー防止付き乗算器９の代わりにオバーフロー防
止付きのシフターでもよい。つまり、左の桁から上位ビ
ット順に並べた２進数表現の入力ディジタル値を、ｍが
正のとき左へｍ桁移動させ、ｍが負のときは右へｍ桁移
動させる。そして、この絶対値が第２の利得係数乗算部
１で取り扱うディジタル値の最大値より大きい場合は、
オーバーフローを防止するために正の最大値または負の
最小値にクランプする。入力信号の入力ディジタル値が
乗算器６で取り扱うビット長(言語長)より長い場合に、
常に一定の下位ビットが切捨てられるのでなく、入力信
号の入力ディジタル値の大きさにより切捨てられる下位
ビット数が決まる。
【００１９】以上のように本実施例によれば、従来の利
得係数乗算部の前段に第１の利得係数乗算部を設け、積
分部の出力値を判定し、判定制御部が第１の利得係数乗
算部と積分部のレジスタを制御することにより従来の利
得であるＣＲ(0.0〜1.0)から２のｍ乗×ＣＲ(0.0〜２の
ｍ乗)に、精度悪化または量子化誤差が増大することな
く、利得範囲が広がる。
得係数乗算部の前段に第１の利得係数乗算部を設け、積
分部の出力値を判定し、判定制御部が第１の利得係数乗
算部と積分部のレジスタを制御することにより従来の利
得であるＣＲ(0.0〜1.0)から２のｍ乗×ＣＲ(0.0〜２の
ｍ乗)に、精度悪化または量子化誤差が増大することな
く、利得範囲が広がる。
【００２０】
【発明の効果】以上説明したように、本発明のディジタ
ル自動利得制御装置は、従来の利得係数乗算部の前段に
第１の利得係数乗算部を設け、積分部の出力値を判定
し、判定制御部が第１の利得係数乗算部と積分部のレジ
スタを制御することにより、精度悪化または量子化誤差
が増大することなく利得範囲を広げることができる。
ル自動利得制御装置は、従来の利得係数乗算部の前段に
第１の利得係数乗算部を設け、積分部の出力値を判定
し、判定制御部が第１の利得係数乗算部と積分部のレジ
スタを制御することにより、精度悪化または量子化誤差
が増大することなく利得範囲を広げることができる。
【図１】本発明の一実施例におけるディジタル自動利得
制御装置の等価回路図である。
制御装置の等価回路図である。
【図２】従来のディジタル自動利得制御装置の等価回路
例図である。
例図である。
１…第２の利得係数乗算部、 ２…出力パワー計算部、
３…誤差算出部、 ４…積分部、 ５…時定数制御回
路、 ６，７，８…乗算器、 ９…オーバーフロー防止
付き乗算器、 10，11…加算器、 12…判定制御部、
13…レジスタ、14…第１の利得係数乗算部。
３…誤差算出部、 ４…積分部、 ５…時定数制御回
路、 ６，７，８…乗算器、 ９…オーバーフロー防止
付き乗算器、 10，11…加算器、 12…判定制御部、
13…レジスタ、14…第１の利得係数乗算部。
Claims (1)
- 【請求項１】 出力パワーを計算する出力パワー計算部
と、前記出力パワーと所定の基準値との出力誤差を算出
する誤差算出部と、前記出力誤差に基づく値を積分する
レジスタを持った積分部と、入力ディジタル値に２のｍ
乗値(ｍは整数)を乗算しオーバーフローを防止した第１
の利得係数乗算部と、前記積分部の出力値を前記第１の
利得係数乗算部出力値に乗算する第２の利得係数乗算部
と、前記積分部の出力値の大きさに基づいて前記第１の
利得係数乗算部のｍ値と前記積分部のレジスタ値を制御
する判定制御部を有することを特徴とするディジタル自
動利得制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32513594A JPH08181555A (ja) | 1994-12-27 | 1994-12-27 | ディジタル自動利得制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32513594A JPH08181555A (ja) | 1994-12-27 | 1994-12-27 | ディジタル自動利得制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181555A true JPH08181555A (ja) | 1996-07-12 |
Family
ID=18173460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32513594A Pending JPH08181555A (ja) | 1994-12-27 | 1994-12-27 | ディジタル自動利得制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181555A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100617166B1 (ko) * | 2004-11-23 | 2006-08-31 | 엘지전자 주식회사 | 이동형 방송 수신기에서의 자동이득 제어 장치 및 방법 |
| JP2011223857A (ja) * | 2010-03-25 | 2011-11-04 | Rohm Co Ltd | モータ駆動回路およびそれを用いた冷却装置、電子機器 |
-
1994
- 1994-12-27 JP JP32513594A patent/JPH08181555A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100617166B1 (ko) * | 2004-11-23 | 2006-08-31 | 엘지전자 주식회사 | 이동형 방송 수신기에서의 자동이득 제어 장치 및 방법 |
| JP2011223857A (ja) * | 2010-03-25 | 2011-11-04 | Rohm Co Ltd | モータ駆動回路およびそれを用いた冷却装置、電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4999628A (en) | Analog-to-digital converting unit with broad dynamic range | |
| US7602320B2 (en) | Systems and methods for companding ADC-DSP-DAC combinations | |
| JP3178746B2 (ja) | 浮動小数点数のためのフォーマット変換装置 | |
| US5111421A (en) | System for performing addition and subtraction of signed magnitude floating point binary numbers | |
| JPH04290122A (ja) | 数値表現変換装置 | |
| JP2861687B2 (ja) | 対数演算回路 | |
| KR900008410B1 (ko) | 샘플 신호의 절단오차의 보상방법 및 장치 | |
| US6345285B1 (en) | Logarithmic value calculation circuit | |
| US20060224648A1 (en) | Method and apparatus for providing a base-2 logarithm approximation to a binary number | |
| JPH08181555A (ja) | ディジタル自動利得制御装置 | |
| EP0144143A2 (en) | Circuit arrangement for adjusting sound volume | |
| US5706217A (en) | Digital signal processing automatic gain control amplifier | |
| JP2645422B2 (ja) | 浮動小数点演算処理装置 | |
| JPH09138792A (ja) | ログの近似値の計算方法およびその回路 | |
| JP3457630B2 (ja) | 自動レベル調整回路 | |
| JPS646479B2 (ja) | ||
| JPH0883263A (ja) | ディジタル信号処理装置 | |
| JPH0531327B2 (ja) | ||
| KR940007927B1 (ko) | 디지탈 필터의 곱셈회로 | |
| JP3541263B2 (ja) | ゲイン設定方法 | |
| EP0461241A4 (en) | Binary floating point arithmetic rounding in conformance with ieee 754-1985 standard | |
| JPS61230428A (ja) | デイジタル信号処理回路 | |
| JPH03217898A (ja) | エンベロープフォロア | |
| JPH0531328B2 (ja) | ||
| JPH01212921A (ja) | Ａ／ｄ変換回路 |