JPH0635680A - 対数を計算するディジタル回路及びコンピュータシステムを動作させる方法 - Google Patents

Abstract

(57)【要約】 【目的】 ある数の対数を計算する改良型ディジタル回
路とある数の対数を計算するようコンピュータシステム
を動かす改良型方法の提供。 【構成】 本発明は、数の対数を計算するディジタル回
路とコンピュータシステムを動作させる対応する方法に
関する。その計算は、中間値Ｉ_Ｋを獲得するよう因数ｆ
_ｉの集合の選択に基づいている。選択された因数ｆ_ｉの
対数は、ルックアップテーブルに記憶され、単純な加算
により数の対数を計算するのに使用される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は数Ｍの底Ｂに対する対数
を計算するディジタル回路に関する。具体的には、本発
明は、数Ｍの底Ｂに対する対数を計算し、コンピュータ
システムを動作させる方法である。

【０００２】

【従来の技術及び発明が解決しようとする課題】従来の
コンピュータシステムでは、対数は、べき級数展開など
対数の計算用の数学アルゴリズムをソフトウェア上で実
施してしばしば計算されている。対数の大型表の記憶に
基づくコンピュータシステムもある。

【０００３】従来のコンピュータシステムの中には、対
数の計算は、浮動小数点装置や数学的双対プロセッサを
利用して対数計算の速度を速くしているものもある。し
かし、インテルプロセッサ８０３８７など最新の浮動小
数点装置の最も早い状態が利用できるとしても、浮動小
数点数の対数を計算するには約１００のマシンサイクル
が必要である。科学や技術分野では、対数の計算はしば
しば必要となるので、対数を計算するのに必要なマシン
サイクルを減らすと、こうした場合の性能は飛躍的に高
まる。

【０００４】ＩＢＭテクニカルディスクロージャブルテ
ン、第１１巻、８号、１９６９年１月、第９１４頁（IB
M Technical Disclosure Bulletin, Volume 11, No.8,
January 1969, pp.914）には、底２に対する２進数の対
数を見つけるアルゴリズムが示してある。桁上げ計算だ
けかせいぜい１加算かを実行すればその対数が見つか
る。しかし、対数計算の精度はこのアルゴリズムによれ
ば４つの２進数字に限られている。

【０００５】アナログ形に２進数字を対数表示するため
の同じような方法と装置が、「機器と実験技術（Instru
ments and Experimental Techniques ）」のVolume 29,
No.3, pt.1, page 630-1 に記載されている。この装置
は、対数の仮数を、ＲＯＭに記憶された表を参照して、
２進数の上位ビットの値から得る対数変換器を備えてい
る。取り出されたコードはディジタルアナログ変換器に
よりアナログ形にされる。

【０００６】西独特許出願公開明細書第３６２２２０５
号には、対数信号処理のディジタル回路が記載されてい
る。集積回路は、アレイ状に並べられた複数の相互接続
比較器を備えている比較器アレイ論理を備えている。こ
の方法は、その実現に必要なハードウェアからみて高価
なものとなる。

【０００７】西独特許出願公開明細書第３０３０１２４
号にも、対数計算の方法と装置が記載されている。この
方法は、ある数の対数のおおよその近似値を計算するだ
けであり、大半のアプリケーションでは不十分である。

【０００８】Electronics Letters, 19th February 197
6, Volume 12, No.4, pp.100における「小さな誤差の迅
速対数ディジタルアナログ変換（Fast Logarithmic D.
A. Conversion）」という論文には、浮動小数点ディジ
タル数の対応する対数アナログ値への変換技術が示され
ている。この技術は、仮数を２つの部分に分割するもの
である。仮数の上位部分は、仮数の上位部分における桁
の数に対応する入力数を備えた対数復号論理により復号
される。この技術の主な欠点は、ハードウェアに必要な
費用、事前に定義された桁数への制限および比較的低い
精度である。

【０００９】したがって、本発明の目的は、ある数の対
数を計算する改良型ディジタル回路とある数の対数を計
算するようコンピュータシステムを動かす改良型方法を
提供することにある。

【００１０】特に、本発明は、高い精度で対数を計算す
るのに必要なマシンサイクルの数を減らすことを主眼に
おいている。

【００１１】

【課題を解決するための手段】本発明の目的は、請求の
範囲の独立項の特徴を適用することにより解決される。

【００１２】本発明の進歩性のあるコンセプトの出発点
は、数Ｍを以下のように表すことである。 ただし、ｆ_ｉは任意の因数でＢは任意の数である。数Ｍ
の底Ｂに対する対数を計算すると、（１）の式の対数化
は以下のようになる。 式（２）を変形すると以下のようになる。 すなわち、数Ｍの底Ｂに対する対数の計算は、ｌｏｇ_Ｂ
Ｍで示してあるが、因数ｆ_ｉとそれらの対数ｌｏｇ_Ｂｆ
_ｉが既知の場合、加算Ｓ_ｉに還元される。

【００１３】本発明は、適切な因数ｆ_ｉを発見する方法
を備えている。数Ｍが正規化されるので、１＜Ｍ＜Ｂと
なり、Ｂは、計算のために利用される数系の底である。
この進歩性のあるコンセプトが任意の底Ｂをもつ他の数
系に適用さえできれば、Ｂが２に等しい２進法は主に以
下のように考えられる。

【００１４】以下の記載は、因数ｆ_ｉを見つけるための
Ｂ＝２の場合の処理手順である。第１に、数Ｍの先行ゼ
ロが求められる。または、他のワードで、数Ｍの最上位
のゼロの桁の桁位置Ｎが検出される。これは、最初の因
数ｆ_１を判定するためである。最初の因数ｆ_１の適切な
選択は以下の式（４）によりなされる。

【００１５】 ただし、Ｎは対応する桁の位置Ｎにおける数系の底Ｂの
巾に等しいと仮定される。

【００１６】ｆ_１の選択は、ｆ_１が常に１より大きいこ
とを意味するが、これは、方程式（４）の矢印で示され
ているようにｆ_１の最初の桁とＮ−１番目の桁が１に等
しいからである。最初の因数ｆ_１にＭを掛けると、最初
の中間値Ｉ１となる。

【００１７】（５） Ｉ_１＝Ｍ・ｆ_１ 第１の中間値Ｉ_１は、Ｍよりやや大きいが、それは第１
因数ｆ_１の上記の特性によるものである。すなわち、式
（５）は式（１）の第１近似を構成する。

【００１８】第２に、第１中間値Ｉ_１における、数Ｍで
実行された第１探索と同様に最上位桁の桁位置Ｎが探索
される。これは、第２因数ｆ_２を判定するもので、式
（４）は桁位置Ｎの新しい値に応じて適応される。第１
中間値Ｉ_１と第２因数ｆ_２の乗算は以下のとおりであ
る。

【００１９】 （６） Ｉ_２＝Ｉ_１・ｆ_２＝Ｍ・ｆ_１・ｆ_２ すなわち、式（６）は式（１）のさらに良い近似を構成
する。この処理手順は、数回繰り返されるので、以後の
中間値Ｉ_Ｋは次のように計算される。

【００２０】 以後の中間値Ｉ_Ｋは一層Ｂに近似する。これは、上記に
記載した因数ｆ_ｉの選択によるものである。ただし、 （８） ｆ_ｉ＝１＋２^Ｎ−１ したがって、上記に記載の処理手順は、数Ｍまたは以後
の中間値Ｉ_Ｋ−１の先行ゼロの桁位置を探索し、この探
索の結果に基づいて因数ｆ_ｉを選択し、最初の中間値Ｉ
_１またはその後の中間値Ｉ_Ｋを計算することから成る。
これらの工程は、繰り返されて、因数の集合Ｆ_ｉの中の
因数ｆ_ｉの部分集合が判定される。

【００２１】上記の処理手順の繰返し毎に、中間値Ｉ_Ｋ
が増加するが、それは、１より大きい因数ｆ_Ｋによる乗
算が各繰返しで発生するからである。これは、中間値Ｉ
ｋの先行ゼロの桁が、処理手順が繰り返されている間
に、下位の桁位置に移動していることを示している。論
理的には、この結果、因数ｆ_ｉが減少して、いっそう１
に近くなるが、これは因数ｆ_ｉの式（９）における定義
からわかる。

【００２２】上記に記載の処理手順が数回繰り返された
後で、要因ｆ_ｉが判定されるので、その積は となり、底Ｂに近いので、式（１）は少なくともほぼ満
たされる。因数ｆ_ｉの底Ｂに対する対数が既知であれ
ば、ｌｏｇ_ＢＭは式（３）により得される。

【００２３】この進歩性のあるコンセプトが、コンピュ
ータシステムまたは制御システムの演算装置などのディ
ジタル回路に組み込まれていれば、処理精度は限られた
ものとなる。これは、技術計算システムは一般に数を表
示するために限られた桁数に制限されているという事実
による。数Ｍは以下の型式を備えているような計算シス
テムにおけるＬ＋１桁位置により表される。

【００２４】 （１０） １、ａ_１、ａ_２、ａ_３．．．ａ_Ｌ ただし、数ａ_１ないしａ_Ｌは、小数点の後のＬ個の桁位
置を表している。その結果、方程式（１０）の表示によ
ると、２進法が用いられているので、条件１＜Ｍ＜２は
依然として維持されている。

【００２５】Ｌ個の桁位置が限られた数であることは、
せいぜいＬ個の因数ｆ_ｉが上記の処理手順で使用されて
いることを意味している。これは、この場合、先行ゼロ
の発生に対して、Ｌ個の異なる桁位置しかないからであ
る。この理由は、因数ｆ_ｉの判定は、式（８）による位
置Ｎにおける数Ｍまたは中間結果Ｉ_Ｋにおける先行ゼロ
の検出によるためである。小数点の後にＬ個の桁位置が
ある場合、これは、ＮはＬ個の異なる値を持っているだ
けで、それがＬ個の異なる因数ｆ_ｉの最高値となる。

【００２６】すなわち、上記の処理手順で使用可能なす
べての因数ｆ_ｉがこの因数の集合Ｆ_ｉに含まれているよ
うに、因数の集合Ｆ_ｉを事前に定義することが可能であ
る。これは、上記の処理手順を単純化する。というの
は、因数ｆ_ｉが、先行ゼロの桁位置の以後の定義に基づ
いて、上記の因数の集合Ｆ_ｉの部分集合として定められ
るからである。さらに、式（３）に応じたｌｏｇ_ＢＭの
計算は大いに単純化されて、速くなる。これは以下の記
載で明らかになるであろう。

【００２７】因数の集合Ｆ_ｉは、可能な因数ｆ_ｉの有限
で事前定義された数Ｌを含むので、同じことが、因数ｆ
_ｉの底Ｂに対する対数にも当てはまる。Ｌ個の可能な因
数ｆ_ｉのＬ個の異なる対数ｌｏｇ_Ｂｆ_ｉがルックアップ
テーブルに記憶される。ルックアップテーブルの各入力
はある因数ｆ_ｉの対数の表示に対応するので、ルックア
ップテーブルはＬ個の入力を含むことになる。

【００２８】上記の処理手順で、最初の因数ｆ_１が判定
されて因数の集合Ｆ_ｉから選択される場合、ルックアッ
プテーブルは、ルックアップテーブルから対応する入力
を取り出すために第１因数ｆ_１の選択に基づいてアクセ
スされる。ルックアップテーブルのこの入力は、第１因
数ｆ_１の底Ｂに対する対数ｌｏｇ_Ｂｆ_１の表示である。
さらに最初の部分合計 （１１） Ｓ_１＝１−ｌｏｇ_Ｂｆ_１ が計算される。ただし、Ｓ_１は式（３）に応じてｌｏｇ
_ＢＭの最初の近似である。上記の処理手順のその後の繰
返しにおいて、その後の因数ｆ_ｉが決定される。因数の
集合Ｆ_ｉからの因数ｆ_ｉの選択は、ルックアップテーブ
ルへのアクセスを意味している。ただし、対応する対数
が記憶される。すなわち、上記の処理手順の各繰返しに
おいて、ｌｏｇ_ＢＭの近似Ｓ_ｊが得られる。

【００２９】これはもっと一般的に表現できる。上記の
処理手順のＫ番目の繰返しにおいて、因数ｆ_Ｋが因数の
集合Ｆ_ｉから選択される場合、ルックアップテーブルに
アクセスされて、そのテーブルに記憶された入力を取り
出す。この入力は、ｌｏｇ_Ｂｆ_Ｋの表示を含む。ルック
アップテーブルから取り出された入力は、式（３）に応
じてｌｏｇ_ＢＭのＫ番目の近似を計算する。ただし、Ｋ
番目の近似Ｓ_Ｋは以下のようになる。

【００３０】（１２） Ｓ_Ｋ＝Ｓ_Ｋ−１−ｌｏｇ_Ｂｆ_Ｋ 事前に定義された条件が満たされると、上記の処理手順
の繰返しが停止される。この条件は、対数の計算が必要
である技術環境を考慮して有益になるよう選択される。
例えば、制御システムでは、事前に定義された最高時間
遅延後に対数の計算が終了することが必須である。この
場合、適切な条件は、最高時間遅延に対応する上記の処
理手順の繰返しの最高数となる。科学計算など他のアプ
リケーションでは、その結果の可能な最も高い精度が望
ましい。これらのアプリケーションでは、その繰返し
は、前記の因数の集合Ｆ_ｉの最小の因数が選択されるか
または中間値Ｉ_Ｋが底Ｂに極めて近い数になるまで継続
される。

【００３１】注意すべきことは、因数ｆ_ｉの選択と小計
Ｓ_Ｋの計算が、適切な計算システムが使用される場合並
列に実行される。これは、式（１２）による対数ｌｏｇ
_ＢＭのＫ番目の近似Ｓ_Ｋの計算にかかる時間は、次の因
数ｆ_Ｋ＋１を選択するのに使用できるからである。

【００３２】本発明の他の実施例によると、このコンセ
プトはディジタル回路で実施されるのが有益である。こ
のディジタル回路は、並列に動作する２つの部分回路を
含む。最初の部分回路は、因数ｆ_ｉを選択するのに適用
される。従って、最初の部分回路は、上記の処理手順に
応じて、数Ｍおよび以後の近似Ｉｋにおける先行ゼロの
桁の桁位置Ｎを見つける先行ゼロ検出器を含む。さら
に、最初の回路は、バレルシフタと、加算器と、式
（７）による近似値Ｉ_Ｋを計算するレジスタ手段を含
む。

【００３３】第２部分回路は、上記のようなすべての可
能な因数ｆ_ｉのＬ個の異なる対数を記憶するルックアッ
プテーブルを含む。さらに、第２の部分回路は、式（１
２）に応じて対数ｌｏｇ_ＢＭの近似値Ｓ_Ｋを計算する加
算器およびレジスタ手段を含む。先行ゼロが前記の第１
部分回路により検出されると、これはある因数ｆ_ｉの選
択に対応する。因数ｆ_ｉの選択についての情報は、第２
の部分回路に送信される。ここで、ルックアップテーブ
ルがこの情報に基づいてアクセスされる。因数ｆ_ｉの対
数ｌｏｇ_Ｂｆ_ｉを表す対応する入力はルックアップテー
ブルから取り出される。この対数は、式（１２）による
対数ｌｏｇ_ＢＭのさらなる近似値Ｓ_Ｋを計算する。

【００３４】上記の進歩的なコンセプトは、以下の条件
を満たす数Ｍに制限されないことを理解すべきである。

【００３５】（１３） １＜Ｍ＜Ｂ 任意の浮動小数点数ｍの底Ｂに対する対数が計算される
場合にも、進歩的なコンセプトも適用可能である。これ
は、浮動小数点数ｍが以下のように表されるからであ
る。

【００３６】（１４） ｍ＝Ｍ・Ｂ^Ｅ ただし、数Ｍは仮数であり、数Ｅが浮動小数点数ｍの指
数である。周知であるように、浮動小数点数ｍの仮数Ｍ
を正規化することが常に可能であるので、式（１３）が
保持される。これは、指数Ｅの適切な選択により達成さ
れる。式（１４）の対数の計算は以下の式（１５）を産
み出す。

【００３７】（１５） ｌｏｇ_Ｂｍ＝ｌｏｇ_ＢＭ＋Ｅ 式（１５）から明らかなように、式ｌｏｇ_Ｂｍの計算に
は、対数ｌｏｇ_ＢＭの計算と指数Ｅの加算が必要であ
る。対数ｌｏｇ_ＢＭの計算は、上記の進歩性のある処理
手順を適用することにより実施されるが、それは、仮数
Ｍが式（１３）を満たしているからである。

【００３８】計算に使用される数系Ｂの底が２とは異な
るよう選択される場合、２進法は使用されず、式（８）
による因数ｆ_ｉの定義から誘導するのが有益である。こ
の場合、式（１６）と（１７）による定義の１つを当て
はめるのがより適切である。

【００３９】（１６）ｆ_ｉ＝１＋Ｂ^Ｎ−１ （１７）ｆ_ｉ＝１＋（Ｂ−Ｙ）^Ｎ−１ ここで、Ｙは数系の底Ｂより大きい任意の数である。因
数ｆ_ｉの定義は、上記の反復処理手順と互換性がある。
注意すべきことは、数系Ｂの底が２に等しい場合、式
（１６）は式（８）に等しいことである。

【００４０】進歩性のあるコンセプトは、高精度かつ高
速の対数計算が必要な環境で特に有益である。本発明の
教示によると対数の計算は、平均して、わずか約Ｌ／２
＋定数マシンサイクルしか掛らない。ここで、定数は仮
数を正規化し指数Ｅを加算するのに必要なマシンサイク
ルの数を表している。実際は、定数は５以下である。従
って、本発明によるディジタル回路は、利用可能な最も
最新の浮動小数点装置より２倍以上速い。さらに、ディ
ジタル回路の進歩性のあるコンセプトは、わずかな出費
で実現できる。ディジタル回路の実現にはわずか５千論
理セルが必要である。これは最新技術では、チップの全
領域のわずか５パーセントしか使用しない。したがっ
て、進歩性のある演算装置は、コンピュータシステムの
演算装置などのマイクロチッププロセッサに統合するの
が有益である。さらに、本発明は、迅速な対数計算が必
要な制御手段や迅速なディジタルアナログ変換器で使用
される。このディジタルアナログ変換器は、しばしばレ
ーダー、通信および機器類に必要とされる。迅速な対数
のディジタルアナログ変換器で、最初に、対数計算が進
歩性のあるディジタル回路により実行され、対数計算の
結果は、ディジタルアナログ変換器によりアナログ信号
に変換される。

【００４１】

【実施例】図１と２で、ある数ｍの対数の計算、 （１４） ｍ＝Ｍ・Ｂ^Ｅ が例として示してある。ここでは、仮数Ｍは１．１０１
に等しく、指数Ｅが、１０進数におけるｍ＝１．６２５
・２^３に対応する２進法における１１に等しい。

【００４２】図１の列Ａでは、上記の処理手順の以後の
工程で実行された計算は記号で示してある。列Ｂは、対
数を計算するのに必要な仮数Ｍの実際の変形を示す。た
だし、列Ｃでは、因数ｆ_ｉの選択が各繰返しｉに対して
描かれている。図１では、上記の処理手順の３つの繰返
しは、各参照番号により示されている繰返し段階１、
２、３に対応して描かれている。上記の処理手順の初期
化は、図１に示す表の最初の行に示してある。第１に、
仮数Ｍは先行ゼロを求めて探索される。仮数Ｍの最上位
のゼロ桁は、列ＢでＮとして示される。最上位ゼロ桁の
桁位置Ｎの決定は、最初の因数ｆ_１の決定に役立つ。た
だし、ｆ_１は列Ｃに示すように１．００１に等しい。最
初の因数ｆ_１の選択は式（４）に対応する。さらに、仮
数Ｍは０．００１に等しい因数ｆ_１−１と掛け合わされ
る。実際には、この乗算は、Ｎ−１の値に対応する桁位
置の数による仮数Ｍのバレルシフトを必要とするだけで
ある。さらに、仮数Ｍとその乗算の結果が加算されて、
最初の中間ちＩ_１が式（５）によって得られる。

【００４３】最初の中間値Ｉ_１は図１の表の第２列に示
された上記の処理手順の第２繰返し段２の初期値であ
る。最初の繰返し段の仮数Ｍで実行された探索と同様
に、最初の中間値が探索されて、先行ゼロが求められ
る。同様に第２の因数ｆ_２が（８）式によって決定され
る。次に、最初の中間値Ｉ_１が第２の因数ｆ_２の選択に
応じてバレルシフトされる。さらに、最初の中間値Ｉ_１
とバレルシフトのその段の結果（これは最初の中間値Ｉ
_１と因数ｆ_２−１の乗算結果に相当する）が加算され
る。この加算の結果は、第２の中間値に等しく、さら
に、図１に示す第３繰返し段３において、先行ゼロを求
めて探索される。バレルシフトおよび加算工程は再び同
様に実行されて、その結果、第３の中間値Ｉ_３となる。
この処理手順は、中間値Ｉ_Ｋが底Ｂに対する良質な近似
となるまで複数繰返し段の間継続される。

【００４４】図２は、数ｍの底２に対する対数の完全な
計算の例を示す。数ｍは、結果として１０進小数点の後
でＬ＝４９桁位置となる５０桁位置により表される。図
２に示す列Ａ、Ｂ、Ｃは、図１の各列に対応する。列Ｄ
は、好ましい実施例により並列に実行される動作を示
す。因数ｆ_ｉの選択毎に、対応する対数の （１８） ｌｏｇ_２ｆ_ｉ＝１ｄｆ_ｉ は、１に等しい初期値１ｄ２から引かれる。これは、各
繰返し段の式（１２）により記載されたようにその後の
近似Ｓ_Ｋの計算に等しい。図２に示す例では、２０の繰
返し段が参照番号１ないし２０に応じて実行される。獲
得された最後の中間結果Ｉ_１９は、因数ｆ_２０の選択と
なる。その後の中間結果Ｉ_２０を通常獲得するのに役立
つ因数ｆ_２０−１は、５０桁位置により表される最小の
可能な数である。したがって、処理手順がこの点で停止
されるが、それは、結果の精度が上記の処理手順の追加
繰返し段分増加することはないからである。これは、数
の表示のためにこの場合には５０に等しい桁位置の固定
数への制限による。この制限は、せいぜいＬ＝４９個の
異なる因数ｆ_ｉが対数の計算で使用されることを意味す
る。因数の所定の集合Ｆ_ｉとして潜在的に使用できるす
べての可能な因数ｆ_ｉを記憶するのが有益である。これ
は、大半の場合に、因数の集合Ｆ_ｉの因数ｆ_ｉの部分集
合だけが、対数を計算するのに必要であるからである。
これは、図２に示す例に有効でもある。というのは、要
因ｆ_１ないしｆ_２０だけがＬ＝４９の異なる因数を含む
因数の集合Ｆ_ｉから選択されるからである。

【００４５】同様に、すべての可能な因数ｆ_ｉの対数
は、ルックアップテーブルに記憶される。ルックアップ
テーブルは、特定の因数ｆ_ｉの選択によりアクセスさ
れ、この特定の因数ｆ_ｉの対数はルックアップテーブル
から取り出される。その後には、この特定の因数ｆ_ｉの
対数が列Ｄに示す様に初期値１ｄ２から引かれて、適切
な計算法が使用される場合、この演算は、その後の因数
ｆ_ｉ＋１の決定に並列に実行される。

【００４６】以下に示すように、進歩性のあるコンセプ
トは、図３を参照してより一般的に説明される。図３
は、任意の数ｍの底Ｘに対する対数を計算するよう実行
される工程を記載する流れ図である。工程３１では、数
ｍがフォーマットされる。この結果、式（１４）により
数ｍが表示される。数ｍの仮数Ｍは条件（１３）が保持
されるように正規化される。仮数Ｍは「現中間値」とし
て示される。

【００４７】工程３２では、現中間値が探索されて、先
行ゼロを求める。すなわち、現中間値の最上位のゼロの
けたの桁位置Ｎが検出される。その後、因数ｆ_ｉは式
（１６）または（１７）に応じて決定される。

【００４８】以下の工程３２ａと３２ｂの結果、仮数Ｍ
と因数ｆ_ｉが乗算される。工程３２ａでは、仮数は因数
ｆ_ｉ−１と乗算される。Ｎ−１の値に対応する桁位置に
よる仮数Ｍをバレルシフトすることによりこの乗算を実
行するのが有益である。工程３２ｂで、仮数Ｍと乗算結
果は加算されて、その後の中間値が式（７）によって得
られる。この後の中間値は「現中間値」と呼ばれる。

【００４９】工程３２Ａと３２Ｂでは、ｌｏｇ_ＢＭの近
似値が計算される。工程３２Ａでは、上記因数の対数ｌ
ｏｇ_Ｂｆ_ｉが得られる。工程３２Ｂではこの対数は、式
（１２）によって近似値Ｓ_Ｋを計算するのに役立つ。

【００５０】工程３３では、ある基準が満たされるかど
うかが判定される。その基準が満たされない場合、制御
は工程３２に戻され、その後の近似値Ｓ_Ｋ＋１が計算さ
れる。

【００５１】基準が満たされると、工程３４が実行され
る。工程３４では、計算される対数の底Ｘが底Ｂと等し
くない場合は、近似値Ｓ_Ｋがある因数と掛け合わされ
る。この因数はｌｏｇ_ＸＢに等しく、以下の式（１９）
を考慮する。

【００５２】 （１９） ｌｏｇ_ＸＭ＝ｌｏｇ_ＢＭ・ｌｏｇ_ＸＢ 次の工程３５が、式（１９）によってｌｏｇ_ＸＭに対し
て得られた近似値と指数Ｅが加算されるよう実行され
る。この結果は、対数ｌｏｇ_Ｘｍの近似値となる。ルッ
クアップテーブルの因数ｆ_ｉの対数を記憶するのが有益
であるので、工程３２Ａに必要な対数が容易に得られ
る。最初の記憶位置に記憶されている最初の因数１の対
数と最後の記憶位置に記憶された可能な最小の因数ｆ_Ｌ
の対数など、因数ｆ_ｉの対数が命令された順序でルック
アップテーブルに記憶される場合、ルックアップテーブ
ルの必要な入力のアドレスは工程３２における桁位置Ｎ
の検出に基づいて容易に得られる。

【００５３】さらに、工程３３で下された決定の適切な
基準を選択するのが有益である。この基準は、対数の計
算が使用される技術分野を考慮して選択できる。適切な
基準は、工程３２ないし３３の繰返しの最高数の後で図
３のループから脱出するように繰返し数の最高数とな
る。他の適切な基準は、定数Ｂへの中間値Ｉ_Ｋのある程
度の近似値となる。すなわち、次の式（２０） （２０） Ｉ_Ｋ＋ε＞Ｂ が保持されると、ループに割り込みが発生する。式（２
０）の数εは、任意のより小さい数として選択される。
さらに可能な基準は、可能な最小因数ｆ_１は、図２に示
す例の場合であるように選択されることである。図２に
示す例では、この因数は因数ｆ_２０である。

【００５４】進歩性のあるコンセプトは、ディジタル回
路で実施されるのが有益である。図４は本発明によるこ
うしたディジタル回路の概略図を示す。ディジタル回路
は、並列に動作する２つの部分回路ＡとＢを含む。最初
の部分回路Ａは、先行ゼロ検出器４１、バレルシフタ４
２、加算器４３、およびレジスタ手段４４を備えてい
る。先行ゼロ検出器１の入力端はレジスタ手段４４の出
力端に接続されており、先行ゼロ検出器４１の出力端は
バレルシフタ４２の入力端に接続されている。バレルシ
フタ４２の他の入力端は、レジスタ手段４４に接続さ
れ、加算器４３の入力端はレジスタ手段４４の出力端に
接続され、加算器４３の他の入力端はバレルシフタ４２
の出力端に接続される。加算器４３の出力端はレジスタ
手段４４に接続される。

【００５５】部分回路Ｂは、ルックアップテーブル４
５、減算回路４６、レジスタ手段４７、および、１に等
しい定数値ｌｏｇ_ＢＢを記憶する記憶手段４８を備えて
いる。２つの部分回路ＡとＢは、相互接続手段４９によ
り相互接続されている。

【００５６】対数の計算のために、仮数Ｍはレジスタ手
段に記憶される。その後に、先行ゼロ検出器４１は前記
数Ｍの最上位のゼロの桁の桁位置Ｎを検出する。この検
出の結果は、数Ｍがそれに対応して右に移送されるよう
にバレルシフタ４２に供給される。さらに、バレルシフ
ト４２により実行されるこのシフトの結果と、数Ｍであ
るレジスタ手段４４の内容は、加算器４３による加算さ
れる。この加算の結果はレジスタ手段４４に記憶される
ので、上記の処理手順が再び始まる。部分回路Ａの動作
は図３の流れ図の工程３２、３２ａと３２ｂに対応す
る。

【００５７】部分回路Ｂのルックアップテーブル５は、
好ましい連続順序ですべての可能な因数ｆ_ｉの対数ｌｏ
ｇ_Ｂｆ_ｉを含む。先行ゼロ検出器は検出結果をバレルシ
フタ４２に出力する場合、この結果は相互接続手段４９
を介してルックアップテーブルに送信される。それによ
り、ルックアップテーブルの対応する入力はこの検出の
結果に基づいてアクセスされる。対応する対数は減算回
路４６に出力され、近似値Ｓ_Ｋは式（１２）によって計
算される。最初の繰返し段で、この対数は式（１１）に
よって記憶手段４８に記憶された値から減算される。最
初の小計Ｓ_１は減算回路４６に接続されているレジスタ
手段４７に記憶される。その後の繰返し段で、レジスタ
手段４７に記憶された値が減算回路４６に供給されるの
で、式（１２）が実際評価される。部分回路Ｂの動作は
図３の工程３２Ａと３２Ｂに対応する。

【００５８】図５は、本発明の教示による任意の数ｍの
対数を得るのに必要な乗算Ｑの数の確率分布を示す。そ
の結果作成された確率分布ｐ（Ｑ）は、ガウス分布によ
り近似的に記載される。定数値ＣＯＮＳＴ．は、図３の
上記の流れ図の工程３１と３４によって数ｍをフォーマ
ットし指数Ｅを加算するのに必要なマシンサイクルの数
に対応する。

【００５９】

【発明の効果】本発明によれば、ある数の対数を計算す
る改良型ディジタル回路と、ある数の対数を計算するよ
うコンピュータシステムを動かす改良型方法を提供する
ことができる。

【図面の簡単な説明】

【図１】図１は本発明による対数の計算例を示す図であ
る。

【図２】図１は本発明による対数の計算例を示す図であ
る。

【図３】図３は進歩性のある方法を示す流れ図である。

【図４】図４は進歩性のあるディジタル回路を示す図で
ある。

【図５】図５は本発明による対数を計算するのに必要な
乗算の数の確率分布を示す図である。

フロントページの続き (72)発明者 クラウス、ヘルウィヒ ドイツ連邦共和国ジンデルフィンゲン、リ ヒャルト、ワグナー、シュトラーセ、23 (72)発明者 マルクス、ロホ ドイツ連邦共和国ウィトリッヒ、カルクト ゥルムシュトラーセ、56べー

Claims (12)

【特許請求の範囲】
1. 【請求項１】数Ｍの底Ｂに対する対数を計算し、前記底
   Ｂが２に等しいのが好ましいディジタル回路であって、 所定の数の集合Ｆ_Ｉから因数ｆ_ｉの部分集合を選択し、
   その積 が少なくとも底Ｂに近似する手段（４１、４２、４３、
   ４４）と、 ルックアップテーブルを記憶し、前記ルックアップテー
   ブルの入力ｉが、前記因数ｆ_ｉの１つの底Ｂに対する対
   数を少なくとも近似する手段（４５）と、 となる、前記対数を少なくとも近似する和Ｓ_ｉを計算す
   る手段（４６、４７、４８）と、を含むことを特徴とす
   るディジタル回路。
2. 【請求項２】前記数Ｍが仮数で、数Ｅが数ｍの指数であ
   り、前記数ｍが ｍ＝Ｍ・Ｂ^Ｅ と表せ、 前記ディジタル回路が、前記和Ｓ_ｉに前記指数Ｅを加算
   する手段を含み、前記数Ｍが、条件１＜Ｍ＜Ｂを満たす
   ように正規化されることを特徴とする、請求項２に記載
   のディジタル回路。
3. 【請求項３】前記選択する手段が、前記数Ｍまたは中間
   値Ｉ_Ｋにおける先行ゼロの桁を検出する手段を含み、前
   記中間値Ｉ_Ｋは、 であることを特徴とする請求項１乃至２のいずれかに記
   載のディジタル回路。
4. 【請求項４】前記選択する手段は、前記先行ゼロの桁の
   位置に対応するいくつかの桁位置に対して前記数Ｍまた
   は前記中間値Ｉ_Ｋをシフトするバレルシフタ手段をさら
   に含むことを特徴とする請求項３に記載のディジタル回
   路。
5. 【請求項５】前記ディジタル回路は、前記数Ｍと前記シ
   フトされた数Ｍを加算する加算手段をさらに含むことを
   特徴とする請求項３または４に記載のディジタル回路。
6. 【請求項６】前記ディジタル回路は、前記和Ｓ_ｉの部分
   合計Ｓ_Ｋから前記因数ｆ_ｉの１つの対数ｌｏｇ_Ｂｆ_ｊを
   表す前記ルックアップのテーブル入力ｊを減算する減算
   手段を含むことを特徴とする請求項１乃至５のいずれか
   に記載のディジタル回路。
7. 【請求項７】請求項１乃至６のいずれかに記載のディジ
   タル回路を含むことを特徴とするプロセッサや演算機構
   などのマイクロチップ。
8. 【請求項８】請求項１乃至６のいずれかに記載のディジ
   タル回路を含むことを特徴とするコンピュータシステ
   ム、制御手段または対数式ディジタルアナログ変換器。
9. 【請求項９】コンピュータシステムを動作させる方法で
   あって、数Ｍの底Ｂに対する対数を計算し、所定の数の
   集合Ｆ_ｉが前記コンピュータシステムに記憶され、所定
   の数の集合Ｆ_ｉから因数ｆ_ｉの部分集合を選択し、その
   積 が少なくとも底Ｂに近似する工程と、 計算し、この和Ｓ_ｉが前記対数を近似的に表わす工程
   と、を含み、対数ｌｏｇ_Ｂｆ_ｉを少なくとも近似する第
   ２の数の集合が前記コンピュータシステムに記憶されて
   いることを特徴とする方法。
10. 【請求項１０】前記選択する工程が、前記数Ｍまたは中
    間値ＩＫにおける最上位のゼロの桁を検出する工程を含
    み、前記中間値ＩＫは、 であって、第１因数ｆ_１の前記選択は、前記数Ｍの前記
    検出の結果に左右され、以後の因数ｆ_ｉの選択は、前記
    中間値Ｉ_Ｋの前記検出の結果に左右されることを特徴と
    する請求項９に記載の方法。
11. 【請求項１１】前記計算する工程は、前記和Ｓ_ｉの部分
    合計Ｓ_Ｋ＝Ｓ_Ｋ−１−ｌｏｇ_Ｂｆ_Ｋから前記因数ｆ_ｉの
    １つの対数ｌｏｇ_Ｂｆ_ｊを減算する工程を含み、前記因
    数ｆ_ｊが前記選択な工程における前記因数の集合Ｆ_ｉか
    ら選択されることを特徴とする請求項９または１０に記
    載の方法。
12. 【請求項１２】因数ｆ_ｉは、値ｆ_ｉ＝１＋Ｂ^Ｎ−１また
    はｆ_ｉ＝１＋（Ｂ−Ｙ）^Ｎ−１を少なくとも近似し、数
    Ｂは利用されている数系の底であり、数Ｙは前記数系の
    底Ｂより小さい任意の数であることを特徴とする請求項
    １乃至１１のいずれかに記載のディジタル回路又は方
    法。