JPH03241423A - ベクトルｌｏｇ演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は互いに９０″位相が異なる一対のデータのベク
トル合成値を算出して、さらに対数変換するベクトルＬ
ＯＧ演算回路に関する。

［従来の技術］ 例えば位相変調された信号を受信して、第６図に示すよ
うに、９０°位相が異なる２つの信号■。

Ｑに分解して、各信号１．Ｑをそれぞれ解析する測定器
においては、各信号値の他に、全体の信号レベルを把握
するために前記２つの信号１．Ｑのベクトル合成値Ｂを
求める場合がある。

また、測定器に入力されるデータ信号の信号レベルは、
大きく変動したり、又信号の種類によって大きく異なる
ために、測定器において信号レベルを表示する場合は、
対数変換してデシベル（ｄ　Ｂ）表示するのが一般的で
ある。

したがって、上記測定器内には上述した対数変換とベク
トル゛合成演算を行うベクトルＬＯＧ演算回路が組込ま
れている。従来、このベクトルＬＯＧ演算回路は一種の
マイクロコンピュータで構成されており、上述した２段
階の演算処理を実施するためには、入力した位相が互い
に９０＠異なる各データ信号ＩＡ、ＱＡをそれぞれＡ／
Ｄ変換器を用いて例えば８ビツト構成のデジタルの各デ
ータＩＤ、ＱＤへ変換し、このデータＩＤ＋Ｑ、を対数
変換プログラムを用いてそれぞれ対数値（Ｉｏｇｌ）　
ｏ　、　　（ＩｏｇＱ）　ｏに変換する。また、ベクト
ル演算プログラムを用いて（１）式で示すベクトル合成
値Ｂ。を算出し、 Ｂ＝　　（Ｉｏ）　２＋（ＱＤ）　２　　　・・・〈１
〉さらに前述した対数変換プログラムを用いて（２〉式
で示す最終的なベクトルＬＯＧ変換値ＰＤを算出する。

ＰＤ”　　ｌｏｇ　　（Ｉｏ）　２＋　（ＱＤ）　２・
・・（２〉 そして、算出されたデジタルのベクトルＬＯＧ変換値Ｐ
Ｉ’ｌ＋　各対数値（ｌｏｇｌ　）　Ｄ、　　（ｌｏｇ
Ｑ）　。

をそれぞれＤ／Ａ変換器でもってアナログ値に変換して
、測定器のパネルに取付けられたレベルメータ又はオシ
ロスコープで表示する。

しかしながら、上述したプログラムを用いて必要とする
対数変換およびベクトル演算を実行していたのでは、測
定器に入力される解析すべきデータ信号の周波数が高い
場合や、測定器としての時間応答性能を向上させる必要
が生じた場合には対処しきれない。

このような不都合を解消するために第７図に示すような
ベクトルＬＯＧ演算回路が提唱されている。

外部から入力されたアナログのデータ信号ＩＡ＋ＱＡは
それぞれＡ／Ｄ変換器１ａ、ｌｂで例えば１０ビツト構
成のデジタルのデータ■。、ＱＤへ変換される。１０ビ
ツト構成のデータＩＤ、ＱＤはそれぞれ対数変換テーブ
ル２ａ、２ｂへ入力すれる。この対数変換テーブル２ａ
、２ｂは例えばＲＯＭ　（続出専用メモリ）で構成され
ており、入力されるデータ信号ＩＡ、ＱＡがとり得る全
てのデータＩｎ、Ｑｏに対応して、該当データＩＤ＋Ｑ
Ｄを対数変換した場合の各対数値（Ｉｏｇｌ）ｏ。

（ｌｏｇＱ）　ｏが例えば８ビツト構成で該当データＩ
ｎ、Ｑｏで示される番地に記憶されている。そして、デ
ータＩＤ、ＱＤが入力されると、該当番地が指定されて
各データ■。、Ｑｏに対応する各対数値（Ｉｏｇｌ　）
　ｏ　、　　（ＩｏｇＱ）　ｏが出力される。

各対数変換テーブル２ａ、２ｂから出力された８ビツト
構成の各対数値（ｌｏｇＩ　）　ｏ　ｒ（ＩｏｇＱ）　
ｏはそれぞれ次のＤ／Ａ変換器３ａ。

３ｂでアナログの各対数値（ｌｏｇＩ）Ａ（ｌｏｇＱ）
　Ａに変換されてこのベクトルＬＯＧ演算回路から前述
したレベルメータ又はオシロスコープへ送出される。

さらに、各Ａ／Ｄ変換器１ａ、ｌｂから出力された各１
０ビツト構成のデータＩＤ、ＱＤは合成されて２０ビツ
トデータとなるが、２０ビツトのうち上位４ビツトのデ
ータはデコーダ４へ入力され、下位１６ビツトのデータ
は１６個の各対数演算テーブル５へ入力される。選択さ
れた一つの対数演算テーブル５から出力された８ビツト
のベクトルＬＯＧ変換値ＰＤはＤ／Ａ変換器６でアナロ
グのベクトルＬＯＧ変換値ＰＡへ変換されて前述したレ
ベルメータ又はオシロスコープへ送出される。

前記デコーダ４には一方のデータ■。を構成する１０ビ
ツトの各ビットデータＩ。−■、のうちの上位４ビツト
データ■。〜■、が入力され、４ビツトデータ■。−■
、の値に応じて、１６個の対数演算テーブル５のうちの
１個の対数演算テーブル５を指定する。

また、各対数演算テーブル５には、第８図に示すように
、デコーダ４で指定された４ビツトデータＩ。−１３と
残り１６ビツトデータ１４〜Ｉ９゜Ｑｏ”Ｑ、とで示さ
れる番地に前記２つのデータＩｎ、Ｑｏのとり得るる全
て組合せ（２′６）に対して前述した（２〉式で示され
る８ビツトのベクトルＬＯＧ変換値ＰＤが記憶されてい
る。

したがって、各Ａ／Ｄ変換器１ａ、ｌｂからそれぞれ１
０ビツト構成の一対のデータ１ｏ、Ｑ。

が出力されると、デコーダ４で指定された一つの対数演
算テーブル５からデータＩｏ、Ｑｏに対応する１個のベ
クトルＬＯＧ変換値ＰＤが出力される。

このように、対数変換およびベクトル合成の各演算結果
を予めテーブル２ａ、２ｂ、５に設定しておくことによ
り、演算速度が飛躍的に上昇する。

［発明が解決しようとする課題］ しかしながら、上記のような各テーブル２ａ。

２ｂ、５を用いたベクトルＬＯＧ演算回路においてもま
た解消すべき次のような課題があった。

すなわち、入力されたアナログの各データ信号ＩＡ、Ｑ
Ａの信頼性に対してこのベクトルＬＯＧ演′Ｔｓｌ！！
１路にて得られる例えば８ビツト等からなる規定ビット
数のヘクトルＬＯＧ変換値ｐｎの演算結果の信頼性を向
上させるには、まず第１に、入力段における各Ａ／Ｄ変
換器１ａ、ｌｂのビット分解能で示される変換精度を向
上させる必要かある。すなわち、一般に第９図に示すよ
うに、入力データ（≦号ＩＡ、ＱＡの信号レベル（ｄＢ
）が小さくなるほどＡ／Ｄ変換した場合の有効桁数が小
さくなるので、最終の演算結果であるベクトルＬＯＧ変
換値ＰＤに含まれる総誤差（ｄＢ）が大きくなる。すな
わち、対数変換してデータが圧縮される前の生のデータ
１０．ＱＤの精度を向上させる必要がある。そこで、各
Ａ／Ｄ変換器ｌａ。

１ｂのビット分解能を１ビツトだけ向上させて、出力デ
ータＩＤ、ＱＤをそれぞれ１１ビツト構成にする。

各Ａ／Ｄ変換器１ａ、ｌｂから出力されるデータＩＤ、
Ｑｏがそれぞれ１１ビツトになると、各対数変換テーブ
ル２ａ、２ｂに入力されるデータが１１ビツトになるの
で、各対数変換テーブル２ａ、２ｂの記憶容量を２倍に
する必要かある。

一方、デコーダ４へ入力されるデータが２ビツト増加し
て４ビツトから６ビツトになるので、このデコーダ４で
指定する対数演算テーブル５は１６×２２−６４個とな
る。したがって、必要とする記憶容量が４倍になる。

同様に、各Ａ／Ｄ変換器１ａ、ｌｂのビット分解能をさ
らに向上させて１２ビツトのデータＩＤ。

ＱＤを出力させる場合には、対数演算テーブル５の必要
容量が１６倍になる。

このように、演算精度を向上させるためには膨大な容量
の記憶素子が必要となる。したがって、回路構成が複雑
化するのみならず、製造費が大幅に上昇する問題がある
。

本発明はこのような事情に鑑みてなされたものであり、
対数変換したのちの各データを対数演算テーブルへ入力
することにより各対数変換テーブルへ入力されるデータ
のビット数を容易に増大でき、もって、対数演算テーブ
ルの記憶容量を大幅に増大させることな？、低価格で演
算結果の信頼性を大幅に向上できるベクトルＬＯＧ演算
回路を提供することを目的とする。

［課題を解決するための手段］ 上記課題を解消するために本発明は、入力された互いに
９０度位相が異なる一対のデータのベクトル合成値を算
出してこのベクトル合成値を対数変換してベクトルＬＯ
Ｇ変換値として出力するベクトルＬＯＧ演算回路におい
て、 各データのとり得る各位に対応する各対数値を記憶し、
入力された各データを対応する各対数値に変換する一対
の対数変換テーブルと、この各対数変換テーブルから出
力される一対の対数値のとり得る各組合せ値に対応する
各ベクトルＬＯＧ変換値を記憶し、入力された一対の対
数値をこの一対の対数値の組合せ値に対応する一つのベ
クトルＬＯＧ変換値へ変換する対数演算テーブルとを備
えたものである。

［作用コ このように構成されたベクトルＬＯＧ演算回路であれば
、対数演算テーブルに入力される一対のデータはそれぞ
れ対数変換テーブルで対数変換された後の値である。前
述したように、このベクトルＬＯＧ演算回路の演算結果
の信頼性を向上させるためには、例えば各対数変換テー
ブルにデジタルのデータを送出するＡ／Ｄ変換器のビッ
ト分解能を向上させて、各対数変換テーブルに入力され
るデータのビット数を増大すればよいが、入力データの
ビット数を大幅に増大しても出力される対数値のビット
数はそれ程増大させる必要がない。

よって、入力データのビット数が大幅に増大したとして
も、対数演算テーブルに入力される一対のデータのビッ
ト数はそれ程増大しない。その結果、対数演算テーブル
の記憶容量を大幅に増大させる必要がない。

［実施例］ 以下本発明の一実施例を図面を用いて説明する。

第３図は実施例のベクトルＬＯＧ演算回路が組込まれた
スペクトラム拡散型受信機を用いて送信機から出力され
た電波を直接受信した直接波とビル等の電波反射物体で
一旦反射された後に受信した反射波との間の伝搬遅延時
間を正確に測定する測定システムの概略構成を示すブロ
ック図である６電波を放射する送信機１１は例えばＰＮ
（擬似雑音）信号発生器１２と信号発生器１３と変調器
１４とで構成されている。そしてＰＮ信号発生回路１２
は、信号発生器１３から出力された周波数ｆ２のクロッ
ク信号に同期してＰＮ信号を次の変調器１４へ送出する
。変調器１４は信号発生器１３から出力される周波数ｆ
、を有する搬送信号をＰＮ信号発生器１２から入力した
ＰＮ信号で拡散変調して、アンテナ１５を介して空中に
放射する。

スペクトラム拡散型受信機１６（以下受信機と略記する
）は、送信機１１から放射された電波をアンテナ１７を
介して受信して、周波数ｆ２と所定周波数差Δｆを有す
る周波数（Ｆ２−Δｆ）に同期する相関ＰＮ信号で変調
した拡散変調信号によって相関検波を行う。具体的には
、アンテナ１７で受信した信号を周波数変換器１８でも
って信号発生回路２３からの所定周波数ｆ、を有した局
部発振信号で周波数変換する。この周波数変換器１８か
ら出力された変換信号は移相器１９によって、位相が互
いに９０″異なる２つの信号Ｉ。

Ｑに分岐し、それぞれ相関検波器２０．２１に入力され
る。

また、相関ＰＮ信号発生器２２は信号発生器２３から出
力された周波数（ｆｚ−Δｆ）を有するクロック信号に
同期して相関ＰＮ信号を発生して変調器２４へ送出する
。なお、この相関ＰＮ信号発生器２２から出力される相
関ＰＮ信号と送信機１１側のＰＮ信号発生器１２から出
力されるＰＮ信号とは同一構成であり、例えば共に５段
の最長系列（Ｍ系列）信号であり、（２Ｓ−１）ビット
を１フレームとする。

変調器２４は、信号発生器２３から出力された周波数（
ｆｌ　−ｆ３　）を有する信号を、相関ＰＮ信号発生器
２２から出力される相関ＰＮ信号で拡散変調して、前述
した各相関検波器２０．２１へ送出する。

各相関検波器２０．２１は同一構成であり、それぞれミ
キサー型の相関演算器２５．２６と積分器２７．２８と
で構成されている。そして、その各相関検波器２０．２
１から出力されるアナログの各データ信号ＩＡ、ＱＡは
、互い９０１′位相が異なる電力成分を示しており、本
願発明のベクトルＬＯＧ演算回路２９によって、ベクト
ル合成され、さらに対数変換されて、電力強度に相当す
る前記（２）式をアナログ変換した（３）式で示すベク
トルＬＯＧ変換値ＰＡに変換され、相関出力信号として
オシロスコープ３０で観測される。

ＰＡ−（ｌｏｇ　　（１０）２＋（ＱＤ）２）Ａ・・・
（３） 第４図はこの受信機１６で送信機１１からの電波を受信
したときの各信号変化を示すタイムチャートである。な
お各信号の目盛はＰＮ信号の１つのフレームの区切りを
示している。

時刻ｔ。の受信開始時に送信機１１からの直接波に含ま
れるＰＮＮ信号は受信機１６内の相関ＰＮ信号発生器２
２で生成された相関ＰＮ信号Ｃに対して時間差Ｔｓ（位
相差Ｎｓ）だけ進んでいる。この場合、両信号ａ、ｃの
位相差、すなわち時間差Ｔｓが大きいので、両者の相関
が取れないために相関出力信号ｄの値はＯである。

そして、所定時間経過して両信号ａ、ｃ間の位相差が小
さくなると、時間とともに直接波に対する相関出力Ａの
値が大きくなり、時刻ｔ、で両者が同期すると最大値Ａ
ｍを示す。そしてその後は減少する。

一方、ビル等の反射体Ｒにて反射したのち受信されてた
反射波に含まれるＰＮ信号すは、直接波のＰＮＮ信号に
対して伝搬路の距離差に相当する位相差を有しているた
め、反射波に対する相関出力Ｂは、直接波の相関出力Ａ
より遅れて増大し、時刻ｔ２で同期すると最大値Ｂｍを
示す。そしてその後は減少する。

前記相対出力信号ｄにおける最大値Ａｍ、Ｂｍは直接波
および反射波の電力強度に比例しており、その時間差Ｔ
から伝搬経路の距離差が得られる。

すなわち、送ｆ＝機〕１のＰＮ信号の１ビット当りの遅
延時間は］／ｆ２であり、周波数ｆ２と周波数（ｆ２−
Δｆ）とが１ビツトずれる時間は（１／Δｆ）であるか
ら、Ｔ秒間にＴ／（１／Δｆ）−Ｔ・Δｆビットずれた
ことになる。したがって、求める距離差りは、Ｃを光速
度とすると、Ｌ−Ｔ−ムｔ−Ｃ／ｆ２　　　　　・・・
（４）となる。

第１図は上述した動作機能を有する受信機１６に組込ま
れたベクトルＬＯＧ演算回路２つの構成を示すブロック
図である。第７図に示した従来のベクトルＬＯＧ演算回
路と同一部分には同一符号を付して重複する部分の詳細
説明を省略する。

すなわち、前述した各相関検波器２０．２１から出力さ
れた互いに９０″位相が異なるアナログの各データ信号
ＩＡ、ＱＡはそれぞれＡ／Ｄ変換器１ａ、ｌｂで１０ビ
ツト構成を有するデジタルのデータＩＤ、Ｑｏへ変換さ
れる。１０ビツト構成のデータ■。、ＱＤはそれぞれ対
数変換テーブル２ａ、２ｂへ入力されて、それぞれぞれ
対応する８ビツト構成の各対数値（ＩｏｇＩ）Ｄ。

（ＩｏｇＱ）ｏへ変換される。

各対数変換テーブル２ａ　２ｂから出力された８ビツト
構戊の各対数値（Ｉｏｇｌ）Ｄ。

（ｌｏｇＱ）ｏはそれぞれ次のＤ／Ａ変換器３ａ。

３ｂでアナログの各対数値（Ｉｏｇｌ）Ａ（ＩｏｇＱ）
　Ａに変換されてこのベクトルＬＯＧ演算回路２つから
前述したオシロスコープ３０へ送出される。

さらに、各対数変換テーブル２ａ、２ｂから出力された
８ビツト構成の各対数値（Ｉｏｇｌ）Ｄ（ＩｏｇＱ）　
ｏは合成されて１６ビツトデータとなり、対数演算テー
ブル９へ入力される。

この対数演算テーブル９には、第２図に示すように、各
対数値（ＩｏｇＩ　）　ｏ　、　　（ＩｏｇＱ）　ｏを
構成する各８ビツトのビットデータエ、。〜Ｉ　Ｌ７＋
ＱＬＯ〜ＱＬ７の組合わせのとり得る全ての組合せ（２
′６）に対して、この各対数値（Ｉｏｇｌ）Ｄ。

（ＩｏｇＱ）　ｏを対数変換する前のデータＩＤ。

ＱＤを用いて示される前述した（２〉式で示されるそれ
ぞれ８ビツトデータＰ０〜Ｐ７からなる各ベクトルＬＯ
Ｇ変換値ＰＤが記憶されている。

したがって、各対数変換テーブル２ａ、２ｂからそれぞ
れ８ビツト構成の一対の対数値（Ｉｏｇｌ　）　ｏ　、
　　（ＩｏｇＱ）　ｏが出力されると、この対数（ｉｉ
！　（Ｉｏｇｌ）　ｏ　、　　（ＩｏｇＱ）　ｏで指定
された番地に記憶されている、データ■。、ＱＤの組合
せに対応する８ビツト構成の１個のベクトルＬＯＧ変換
値ＰＤが出力される。

対数演算テーブル９から出力された８ビツトのベクトル
ＬＯＧ変換値ＰＤはＤ／Ａ変換器６でアナログのベクト
ルＬＯＧ変換値ＰＡへ変換されて前述したオシロスコー
プ３０へ送出される。

しかして、オシロスコープ３０には、対数変換された各
データ（Ｉｏｇｌ）　Ａ　、　　（ｌｏｇＱ）　Ａが表
示されると共に、前記（３）式で示したベクトルＬＯＧ
変換値ＰＡか相関出力信号ｄとして表示される。

このように構成されたベクトルＬＯＧ演算回路２つであ
れば、このベクトルＬＯＧ演算回路２９からオシロスコ
ープ３０へ送出される相関出力信号ｄとしてのベクトル
ＬＯＧ変換値ＰＡの信頼性を、アナログの入力データ信
号ＩＡ、ＱＡの低レベルから高レベルまで一様に向上さ
せるには、前述したように、各Ａ／Ｄ変換器１ａ、ｌｂ
のビット分解能を向上させて、各Ａ／Ｄ変換器１ａ。

１ｂから出力されるデジタルのデータ１０．ＱＤの構成
ビット数を増大すればよい。

いま前述しように、Ａ／Ｄ変換器１ａ、ｌｂの出力デー
タのビット数を１０ビツトから１１ビツトへ１ビツトだ
け増加した場合を考える。この場合、各対数変換テーブ
ル２ａ、２ｂには１１ビツトのデータｉｏ、Ｑｏが入力
されるので、各対数変換テーブル２Ｂ、２ｂの記憶容量
を２倍にする必要がある。このことは第７図に示した従
来のベクトルＬＯＧ演算回路と同じである。しかし、各
対数変換テーブル２ａ、２ｂから出力される対数値（ｌ
ｏｇｌ　）　Ｄ　、　　（ＩｏｇＱ）　ｏのビット数８
を変更する必要がないので、対数演算テーブル９へ入力
される組合せデータのビット数１６は変化しない。した
がって、対数演算テーブル９の記憶容量を増大させる必
要がない。

すなわち、第７図の従来回路においては、Ａ／Ｄ＆換器
１ａ、ｌｂのビット分解能を１ビツト上昇させると、対
数変換テーブル２ａ、２ｂの記憶容量を２倍にすると共
に対数演算テーブル５の記憶容量を４倍する必要があっ
たのに対して、第１図の実施例囲路２９においては、対
数変換テーブル２＆、２ｂの記憶容量を２倍にするのみ
でよい。

同様に、Ａ／Ｄ変換器１ａ、ｌｂのビット分解能を２ビ
ツト上昇させると、従来回路よび実施例回路２つの対数
変換テーブル２ａ、２ｂの記憶容量を４倍にする必要が
あるが、従来回路においては、それに加えて対数演算テ
ーブル５の記憶容量を１６倍する必要がある。しかし、
実施例回路２９においては増加する必要がない。

第５図はベクトルＬＯＧ演算回路全体の必要とする記憶
容量を概念的に示した図であり、第５図（ａ）は実施例
回路２９を示し、第５図（ｂ）は従来回路を示す。そし
て、それぞれ斜線で示した部分がＡ／Ｄ変換器１ａ、ｌ
ｂのビット分解能を１ビツト上昇させた場合における必
要とする記憶容量の増加分を示す。すなわち、実施例回
路２つにおいては縦軸、ＦＡ軸を対数変換値で表示され
るのに対して、従来回路においては直線表示となる。

このように、実施例囲路２９においては、記憶容量を大
幅に増大することなく、出力されるベクトルＬＯＧ変換
値の信頼性を大幅に向上できることが理解できる。

また、従来回路のように、デコーダ４を用いて使用する
対数演算テーブル５を選択する必要がないので回路構成
を簡素化できる。

［発明の効果］ 以上説明したように本発明のベクトルＬＯＧ演算回路に
よれば、対数変換テーブルを用いて対数変換したのちの
各データを対数演算テーブルへ入力させている。したが
って、たとえ出力されるベクトルＬＯＧ変換値の信頼性
を向上させるために各対数変換テーブルへ入力されるデ
ータのビット数を増大させたとしても、対数演算テーブ
ルの記憶容量を増大する必要がない。よって、対数演算
テーブルの記憶容量を大幅に増大させることなく、低価
格で演算結果の信頼性を大幅に向上できも

【図面の簡単な説明】

第１図乃至第５図は本発明の一実施例に係わるベクトル
ＬＯＧｉｌｔ算回路を示すものであり、第１図は概略構
成を示すブロック図、第２図は対数演算テーブルの記憶
内容を示す図、第３図は実施例回路を組込んだ測定シス
テムの概略構成を示すブロック図、第４図は同測定シス
テムの動作を示すタイムチャート、第５図は実施例回路
の効果を説明するための図であり、第６図はベクトル台
底を示す図、第７図は従来のベクトルＬＯＧ演算回路を
示すブロック図、第８図は同従来回路の対数演算テーブ
ルの記憶内容を示す図、第９図は一般的な入力レベルと
出力されるベクトルＬＯＧ変換値の総誤差との関係を示
す図である。 １　ａ、１　ｂ−Ａ／Ｄ変換器、２ａ、２ｂ＝対数変換
テーブル、３ａ、３ｂ、６−Ｄ／Ａ変換器、９・・・対
数演算テーブル。

Claims (1)

【特許請求の範囲】
1. 入力された互いに９０度位相が異なる一対のデータのベ
   クトル合成値を算出してこのベクトル合成値を対数変換
   してベクトルＬＯＧ変換値として出力するベクトルＬＯ
   Ｇ演算回路において、前記各データのとり得る各値に対
   応する各対数値を記憶し、入力された各データを対応す
   る各対数値に変換する一対の対数変換テーブル（１ａ、
   １ｂ）と、この各対数変換テーブルから出力される一対
   の対数値のとり得る各組合せ値に対応する前記各ベクト
   ルＬＯＧ変換値を記憶し、入力された一対の対数値をこ
   の一対の対数値の組合せ値に対応する一つのベクトルＬ
   ＯＧ変換値へ変換する対数演算テーブル（９）とを備え
   たベクトルＬＯＧ演算回路。