JPH09138792A - ログの近似値の計算方法およびその回路 - Google Patents
ログの近似値の計算方法およびその回路Info
- Publication number
- JPH09138792A JPH09138792A JP8236126A JP23612696A JPH09138792A JP H09138792 A JPH09138792 A JP H09138792A JP 8236126 A JP8236126 A JP 8236126A JP 23612696 A JP23612696 A JP 23612696A JP H09138792 A JPH09138792 A JP H09138792A
- Authority
- JP
- Japan
- Prior art keywords
- value
- log
- data
- input data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/556—Logarithmic or exponential functions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Optimization (AREA)
- Computing Systems (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 近似値のエラー値を最小にすることができる
ログ近似値の計算方法およびその回路を提供する。 【解決手段】 ０以上１未満の入力データを二乗する乗
算器１０と、乗算器１０の出力データの反転されたデー
タと前記入力データとを加算する第１の加算器１２と、
第１の加算器１２の出力データの小数点以下のデータを
右側へ２ビットシフトするシフタ１４と、前記入力デー
タと前記シフタ１４の出力データとを加算する第２の加
算器１６とから構成される。
ログ近似値の計算方法およびその回路を提供する。 【解決手段】 ０以上１未満の入力データを二乗する乗
算器１０と、乗算器１０の出力データの反転されたデー
タと前記入力データとを加算する第１の加算器１２と、
第１の加算器１２の出力データの小数点以下のデータを
右側へ２ビットシフトするシフタ１４と、前記入力デー
タと前記シフタ１４の出力データとを加算する第２の加
算器１６とから構成される。
Description
【０００１】
【発明の属する技術分野】本発明はログの近似値の計算
回路に関し、特に近似値のエラー量を減少させることが
できるログの近似値の計算方法およびその回路に関す
る。
回路に関し、特に近似値のエラー量を減少させることが
できるログの近似値の計算方法およびその回路に関す
る。
【０００２】
【従来の技術】オーディオ信号において人間の耳で感じ
られる信号の変化はその信号のログ値に比例して変化す
る。したがって、オーディオ信号の処理において能動的
な効果音を作り出すためにはログ演算器が必要になる。
しかし、その正確な演算のためのディジタル演算回路は
大変複雑であり、その回路規模が大きくなって実際の回
路の実現には困難が伴う。
られる信号の変化はその信号のログ値に比例して変化す
る。したがって、オーディオ信号の処理において能動的
な効果音を作り出すためにはログ演算器が必要になる。
しかし、その正確な演算のためのディジタル演算回路は
大変複雑であり、その回路規模が大きくなって実際の回
路の実現には困難が伴う。
【０００３】従って、実際のディジタル回路において
は、ログ演算は近似式を使って簡略的に構成される。そ
の方法は以下に示すとおりである。
は、ログ演算は近似式を使って簡略的に構成される。そ
の方法は以下に示すとおりである。
【０００４】ログの底を２とし、ある数Ｎに対するログ
の演算結果をＬ（Ｎ）、近似式によって得られる値をＬ
Ａ（Ｎ）とする。ここで、底として２を選択したのはデ
ィジタル回路は２進数で処理することが基本で、近似値
の計算においても大変便利だからである。
の演算結果をＬ（Ｎ）、近似式によって得られる値をＬ
Ａ（Ｎ）とする。ここで、底として２を選択したのはデ
ィジタル回路は２進数で処理することが基本で、近似値
の計算においても大変便利だからである。
【０００５】図７は、Ｌ（Ｎ）の理論値による曲線と、
Ｌ（Ｎ）の近似値による曲線ＬＡ（Ｎ）を示した図であ
る。
Ｌ（Ｎ）の近似値による曲線ＬＡ（Ｎ）を示した図であ
る。
【０００６】図７において、Ｌ（Ｎ）は２を底とするロ
グ（以下、２進ログという）の曲線であるので、Ｌ
（Ｎ）の値が整数となるＮ＝１、２、４、８の点を連結
した直線によりＬＡ（Ｎ）を表わしている。
グ（以下、２進ログという）の曲線であるので、Ｌ
（Ｎ）の値が整数となるＮ＝１、２、４、８の点を連結
した直線によりＬＡ（Ｎ）を表わしている。
【０００７】下記の表１は整数Ｎ＝８〜１６についてロ
グ値の近似値を１０進数と２進数によって示したもので
ある。
グ値の近似値を１０進数と２進数によって示したもので
ある。
【０００８】
【表１】 表１において、整数Ｎと近似値ＬＡ（Ｎ）の２進表現を
比較して見ると、次のことがわかる。
比較して見ると、次のことがわかる。
【０００９】第一に、ＬＡ（Ｎ）の整数の部分はＮの全
体のビットにおいて一番左側にある“１”より右側にあ
るビットの個数と同じである。この個数を指数と呼ぶ。
体のビットにおいて一番左側にある“１”より右側にあ
るビットの個数と同じである。この個数を指数と呼ぶ。
【００１０】第二に、ＬＡ（Ｎ）の小数の部分はＮの一
番左側にある“１”より右にあるビット列から構成され
る。この値を仮数と呼ぶ。
番左側にある“１”より右にあるビット列から構成され
る。この値を仮数と呼ぶ。
【００１１】例えば、８ビットの２進数Ｎ＝１０１１０
１１０に対する２進ログの近似値を求めて見ると、一番
左側の“１”より右側にあるビットの個数は７であるの
で、２進指数の値は“１１１”であり、このビットを除
外した残りのビットの値である“０１１０１１０”が近
似値の仮数になる。
１１０に対する２進ログの近似値を求めて見ると、一番
左側の“１”より右側にあるビットの個数は７であるの
で、２進指数の値は“１１１”であり、このビットを除
外した残りのビットの値である“０１１０１１０”が近
似値の仮数になる。
【００１２】すなわち、 Ｎ＝１０１１０１１０ ＬＡ（Ｎ）＝１１１.０１１０１１ である。
【００１３】Ｎ＞１の値に対して２進数の値は次のよう
に表現できる。
に表現できる。
【００１４】Ｎ＝２k ×（１＋ｘ） ……（１） ここで、ｋの値は一番左側にある“１”の次の桁から小
数点まで（小数点より上）のビットの個数であり、ｘは
一番左側にある“１”を除外した残りのビットから構成
されるが、ｘ＜１であるので、一番左側にある“１”の
代りに小数点を加える。例えばＮ＝１０１１０.１０１
の場合、ｋ＝４、ｘ＝０.０１１０１０１となるので、
Ｎ＝２4×（１＋０.０１１０１０１）と表わすことがで
きる。
数点まで（小数点より上）のビットの個数であり、ｘは
一番左側にある“１”を除外した残りのビットから構成
されるが、ｘ＜１であるので、一番左側にある“１”の
代りに小数点を加える。例えばＮ＝１０１１０.１０１
の場合、ｋ＝４、ｘ＝０.０１１０１０１となるので、
Ｎ＝２4×（１＋０.０１１０１０１）と表わすことがで
きる。
【００１５】従って、Ｎ＞１の整数に対してログ値Ｌ
（Ｎ）は、次のように表わすことができる。
（Ｎ）は、次のように表わすことができる。
【００１６】Ｌ（Ｎ）＝ｋ＋Ｌ（１＋ｘ） ……（２） また、この式によるログの近似値ＬＡ（Ｎ）は、下記の
式によって示すことができる。
式によって示すことができる。
【００１７】ＬＡ（Ｎ）＝ｋ＋ｘ ……（３） ２進数のＮに対して近似ログ値ＬＡ（Ｎ）を求めるため
のｋ及びｘの計算は簡単なシフト機能とカウント機能に
よって実現することができる。
のｋ及びｘの計算は簡単なシフト機能とカウント機能に
よって実現することができる。
【００１８】一方、式（３）により求められるログの近
似値のエラー値Ｅ（ｘ）は、次のようになる。
似値のエラー値Ｅ（ｘ）は、次のようになる。
【００１９】 Ｅ（ｘ）＝Ｌ（Ｎ）−ＬＡ（Ｎ） ＝Ｌ（１＋ｘ）−ｘ ……（４） すなわち、エラー値Ｅ（ｘ）はｋとは独立であり、ｘに
のみ依存する。
のみ依存する。
【００２０】図８は近似値のエラー値Ｅ（ｘ）の曲線を
示しているもので、エラー値Ｅ（ｘ）はすべての領域に
おいて負（−）でない値をもっており、ｘ＝０.４４に
おいてＥmax ＝０.０８６の最大エラーが発生し、ｘ＝
０においてＥmin ＝０の最小エラーが発生する。
示しているもので、エラー値Ｅ（ｘ）はすべての領域に
おいて負（−）でない値をもっており、ｘ＝０.４４に
おいてＥmax ＝０.０８６の最大エラーが発生し、ｘ＝
０においてＥmin ＝０の最小エラーが発生する。
【００２１】
【発明が解決しようとする課題】このような近似計算に
基づいて構成される回路は、あまり複雑ではないので、
近似計算により生じるエラーの量を減らして近似計算の
精度を高める努力が講じられて来た。しかし、近似計算
値を補正するアルゴリズムは複雑であり、結局、回路量
が増加して実際の回路に適用するのが困難であるという
問題点があった。
基づいて構成される回路は、あまり複雑ではないので、
近似計算により生じるエラーの量を減らして近似計算の
精度を高める努力が講じられて来た。しかし、近似計算
値を補正するアルゴリズムは複雑であり、結局、回路量
が増加して実際の回路に適用するのが困難であるという
問題点があった。
【００２２】本発明の目的は、近似値のエラー値を最小
にすることができるログ近似値の計算方法及び計算回路
を提供することにある。
にすることができるログ近似値の計算方法及び計算回路
を提供することにある。
【００２３】
【課題を解決するための手段】本発明に係るログの近似
値の計算方法は、０以上１未満の入力データの二乗を求
める段階と、前記入力データから前記入力データの二乗
されたデータを減算する減算段階と、該減算段階の出力
データを４で割る除算段階と、該除算段階の出力データ
と前記入力データを加算する加算段階とを備えたことを
特徴とする。
値の計算方法は、０以上１未満の入力データの二乗を求
める段階と、前記入力データから前記入力データの二乗
されたデータを減算する減算段階と、該減算段階の出力
データを４で割る除算段階と、該除算段階の出力データ
と前記入力データを加算する加算段階とを備えたことを
特徴とする。
【００２４】本発明に係るログの近似値の計算回路は、
０以上１未満の入力データを二乗する二乗手段と、該二
乗手段の出力データの反転されたデータと前記入力デー
タとを加算する第１の加算手段と、この第１の加算手段
の出力データの小数点以下のデータを右側へ２ビットシ
フトするシフト手段と、前記入力データと前記シフト手
段の出力データとを加算する第２の加算手段とを備えた
ことを特徴とする。
０以上１未満の入力データを二乗する二乗手段と、該二
乗手段の出力データの反転されたデータと前記入力デー
タとを加算する第１の加算手段と、この第１の加算手段
の出力データの小数点以下のデータを右側へ２ビットシ
フトするシフト手段と、前記入力データと前記シフト手
段の出力データとを加算する第２の加算手段とを備えた
ことを特徴とする。
【００２５】
【発明の実施の形態】以下、添附図面を参照して本発明
によるログ近似値の計算方法およびその回路について説
明する。
によるログ近似値の計算方法およびその回路について説
明する。
【００２６】本発明は、近似値計算から発生するエラー
量を補正するために、ログの曲線と特性が類似した関数
を使用する。
量を補正するために、ログの曲線と特性が類似した関数
を使用する。
【００２７】図１は０≦ｘ＜１である数ｘに対する関数
のグラフを示しているもので、曲線Ａはｙ＝ｘ、曲線Ｂ
はｙ＝ｘ2、曲線Ｃはｙ＝ｘ−ｘ2のグラフである。
のグラフを示しているもので、曲線Ａはｙ＝ｘ、曲線Ｂ
はｙ＝ｘ2、曲線Ｃはｙ＝ｘ−ｘ2のグラフである。
【００２８】図１において、曲線Ｃは、曲線Ａと曲線Ｂ
との差を示している曲線であり、この曲線は図８に示さ
れたエラー値Ｅ（ｘ）の曲線と類似している。
との差を示している曲線であり、この曲線は図８に示さ
れたエラー値Ｅ（ｘ）の曲線と類似している。
【００２９】この曲線の大きさを実験式により適当な大
きさに調整すると、図８のエラー曲線と殆ど同じ曲線を
得られ、式（４）からもわかるように、この曲線と図８
のｘとを加算すると、元のログ値Ｌ（１＋ｘ）と類似し
ている曲線を得ることができる。
きさに調整すると、図８のエラー曲線と殆ど同じ曲線を
得られ、式（４）からもわかるように、この曲線と図８
のｘとを加算すると、元のログ値Ｌ（１＋ｘ）と類似し
ている曲線を得ることができる。
【００３０】近似ログの演算式とエラー量を求める式
は、次のとおりである。
は、次のとおりである。
【００３１】
【数１】 式（６）によると、Ｅ1はｘ＝０.２においてＥ1max＝
０.００９７の値を有する。この値は図８のエラー曲線
におけるエラー最大値Ｅmax＝０.０８６に比べて、８.
９倍程度のエラー減少効果がある。
０.００９７の値を有する。この値は図８のエラー曲線
におけるエラー最大値Ｅmax＝０.０８６に比べて、８.
９倍程度のエラー減少効果がある。
【００３２】図２はログ値Ｌ（１＋ｘ）と本発明による
ログ近似値ＬＡ1（ｘ）の曲線を示しているものであ
り、図３は本発明による補正後のエラー値Ｅ1（ｘ）の
曲線を示しているものである。
ログ近似値ＬＡ1（ｘ）の曲線を示しているものであ
り、図３は本発明による補正後のエラー値Ｅ1（ｘ）の
曲線を示しているものである。
【００３３】図３において、エラーが最大になるところ
は、ｘ＝０.２、０.８である箇所であり、そのときのエ
ラー量はそれぞれ０.００９７と−０.００５３の値を有
する。
は、ｘ＝０.２、０.８である箇所であり、そのときのエ
ラー量はそれぞれ０.００９７と−０.００５３の値を有
する。
【００３４】式（５）を回路に適用するためには小数点
以下の値ｘに対する乗算回路と除算回路および加算回路
などが追加的に要求される。
以下の値ｘに対する乗算回路と除算回路および加算回路
などが追加的に要求される。
【００３５】上記乗算回路と加算回路は既存の回路を使
用し、直列の処理ブロックを使用すれば、極めて小さい
面積で済む回路であるが、除算回路は、比較的多くの量
の回路が必要となる。かかる点を考慮して近似曲線のエ
ラー量を減少させながら、回路への適用が簡単にできる
ように修正した式が下記の式（７）である。
用し、直列の処理ブロックを使用すれば、極めて小さい
面積で済む回路であるが、除算回路は、比較的多くの量
の回路が必要となる。かかる点を考慮して近似曲線のエ
ラー量を減少させながら、回路への適用が簡単にできる
ように修正した式が下記の式（７）である。
【００３６】
【数２】 式（７）において、４で割り算する場合、実際の二進数
の演算においては小数点以下の値を２ビット右側へシフ
トすることで、簡単に実現される。この場合、最大のエ
ラーはｘ＝０.３３におけるエラー値Ｅ2max＝０.０２６
となり、エラーの補正をしないときより約３.３倍の正
確度を有することになる。
の演算においては小数点以下の値を２ビット右側へシフ
トすることで、簡単に実現される。この場合、最大のエ
ラーはｘ＝０.３３におけるエラー値Ｅ2max＝０.０２６
となり、エラーの補正をしないときより約３.３倍の正
確度を有することになる。
【００３７】図４および図５は回路に容易に適用できる
エラー補正をした近似ログ値の曲線と、実際の２進ログ
値とエラー補正した近似ログ値との差を示すエラー曲線
を示しているものである。
エラー補正をした近似ログ値の曲線と、実際の２進ログ
値とエラー補正した近似ログ値との差を示すエラー曲線
を示しているものである。
【００３８】図６は本発明によるログ近似値のエラー補
正回路のブロック図である。本発明によるエラー補正回
路は、乗算器１０、加算器１２、シフタ１４、および加
算器１６から構成される。
正回路のブロック図である。本発明によるエラー補正回
路は、乗算器１０、加算器１２、シフタ１４、および加
算器１６から構成される。
【００３９】乗算器１０は入力信号ｘどうしを乗算して
信号ｘ2を出力する。加算器１２は乗算器１０の出力信
号ｘ2の反転された信号（−ｘ2）と入力信号ｘとを加算
して信号（ｘ−ｘ2）を出力する。シフタ１４は２2シフ
タで、加算器１２の出力信号（ｘ−ｘ2）の小数点以下
の値を右側へ２ビットだけシフトして信号（ｘ−ｘ2）
／４を出力する。加算器１６は入力信号ｘとシフタ１４
の出力信号（ｘ−ｘ2）／４を加算して信号（（ｘ−
ｘ2）／４）＋ｘを出力する。このようにして、式
（７）示されているログ近似値を求めることができる。
なお、式（５）に示しているログの近似値を求めるため
にはシフタで構成しないで、３で割る演算を実行する除
算器により構成する。
信号ｘ2を出力する。加算器１２は乗算器１０の出力信
号ｘ2の反転された信号（−ｘ2）と入力信号ｘとを加算
して信号（ｘ−ｘ2）を出力する。シフタ１４は２2シフ
タで、加算器１２の出力信号（ｘ−ｘ2）の小数点以下
の値を右側へ２ビットだけシフトして信号（ｘ−ｘ2）
／４を出力する。加算器１６は入力信号ｘとシフタ１４
の出力信号（ｘ−ｘ2）／４を加算して信号（（ｘ−
ｘ2）／４）＋ｘを出力する。このようにして、式
（７）示されているログ近似値を求めることができる。
なお、式（５）に示しているログの近似値を求めるため
にはシフタで構成しないで、３で割る演算を実行する除
算器により構成する。
【００４０】なお、上記した乗算器１０、加算器１２、
シフタ１４、および加算器１６等は、ハードウェア、ソ
フトウェア、又は両者の組み合わせのいずれで実装して
もよい。
シフタ１４、および加算器１６等は、ハードウェア、ソ
フトウェア、又は両者の組み合わせのいずれで実装して
もよい。
【００４１】表２は、０≦ｘ＜１に対する２進ログ値と
近似ログ値、および式（５）による近似ログの補正値、
式（７）による近似ログの補正値並びにそれらのエラー
値を示しているものである。
近似ログ値、および式（５）による近似ログの補正値、
式（７）による近似ログの補正値並びにそれらのエラー
値を示しているものである。
【００４２】
【表２】 表２から、本発明による補正した近似ログ値はＬＡ
1（ｘ）の場合、平均９９％以上、ＬＡ2（ｘ）の場合
は、平均９８％以上の精度を有していることが分かる。
1（ｘ）の場合、平均９９％以上、ＬＡ2（ｘ）の場合
は、平均９８％以上の精度を有していることが分かる。
【００４３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、簡単な回路の追加によってログの近似値のエラー
を最小限にすることができる。
れば、簡単な回路の追加によってログの近似値のエラー
を最小限にすることができる。
【図面の簡単な説明】
【図１】０≦ｘ＜１の範囲にある数ｘについての関数の
グラフである。
グラフである。
【図２】ログ値Ｌ（１＋ｘ）と本発明によるログ近似値
ＬＡ1（ｘ）の曲線を示す図である。
ＬＡ1（ｘ）の曲線を示す図である。
【図３】本発明による補正後のエラー値Ｅ1（ｘ）の曲
線を示すグラフである。
線を示すグラフである。
【図４】回路に容易に適用できるエラー補正をした近似
ログの曲線を示すグラフである。
ログの曲線を示すグラフである。
【図５】実際の２進ログの値とエラー補正した近似ログ
値との差であるエラー曲線を示すグラフである。
値との差であるエラー曲線を示すグラフである。
【図６】本発明の一実施形態によるログ近似値補正回路
のブロック図である。
のブロック図である。
【図７】Ｌ（Ｎ）の理論値曲線と、Ｌ（Ｎ）の近似値曲
線であるＬＡ（Ｎ）を示すグラフである。
線であるＬＡ（Ｎ）を示すグラフである。
【図８】近似値のエラー値Ｅ（ｘ）の曲線を示すグラフ
である。
である。
１０ 乗算器 １２ 加算器 １４ シフタ １６ 加算器
Claims (4)
- 【請求項１】 ０以上１未満の入力データの二乗を求め
る段階と、 前記入力データから前記入力データの二乗されたデータ
を減算する減算段階と、 該減算段階の出力データを４で割る除算段階と、 該除算段階の出力データと前記入力データを加算する加
算段階とを具備したことを特徴とするログの近似値の計
算方法。 - 【請求項２】 ０以上１未満の入力データの二乗を求め
る段階と、 前記入力データから前記入力データの二乗されたデータ
を減算する減算段階と、 該減算段階の出力データを３で割る除算段階と、 該除算段階の出力データと前記入力データを加算する加
算段階とを具備したことを特徴とするログの近似値の計
算方法。 - 【請求項３】 ０以上１未満の入力データを二乗する二
乗手段と、 該二乗手段の出力データの反転されたデータと前記入力
データとを加算する第１の加算手段と、 該第１の加算段階の出力データの小数点以下のデータを
右側へ２ビットシフトするシフト手段と、 前記入力データと前記シフト手段の出力データとを加算
する第２の加算手段とを具備することを特徴とするログ
の近似値の計算回路。 - 【請求項４】 ０以上１未満の入力データを二乗する二
乗手段と、 該二乗手段の出力データの反転されたデータと前記入力
データとを加算する第１の加算手段と、 該第１の加算手段の出力データを３で割る除算手段と、 前記入力データと前記除算手段の出力データとを加算す
る第２の加算手段とを具備したことを特徴とするログの
近似値の計算回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950035263A KR0174498B1 (ko) | 1995-10-13 | 1995-10-13 | 로그의 근사값 계산방법 및 회로 |
| KR1995-35263 | 1995-10-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09138792A true JPH09138792A (ja) | 1997-05-27 |
| JP3768613B2 JP3768613B2 (ja) | 2006-04-19 |
Family
ID=19430074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23612696A Expired - Fee Related JP3768613B2 (ja) | 1995-10-13 | 1996-09-06 | ログの近似値の計算回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5801974A (ja) |
| JP (1) | JP3768613B2 (ja) |
| KR (1) | KR0174498B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6289367B1 (en) * | 1998-11-16 | 2001-09-11 | Texas Instruments Incorporated | Digital signal processing circuits, systems, and method implementing approximations for logarithm and inverse logarithm |
| DE60006108T2 (de) * | 2000-08-04 | 2004-05-19 | Motorola, Inc., Schaumburg | Lineare Approximation des LOG-MAP Algorithmus für Turbodekodierung |
| KR100424073B1 (ko) | 2001-05-22 | 2004-03-22 | 한국과학기술연구원 | 관능기를 함유한 플로렌계 화합물, 그 중합체 및 이들을이용한 ｅｌ 소자 |
| US20030101206A1 (en) * | 2001-07-31 | 2003-05-29 | Graziano Michael J. | Method and system for estimating a base-2 logarithm of a number |
| US7266576B2 (en) * | 2002-12-24 | 2007-09-04 | Lockheed Martin Corporation | Circuits and methods for implementing approximations to logarithms |
| DE102014200465A1 (de) * | 2014-01-14 | 2015-07-16 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur Bestimmung eines Schätzwertes des Logarithmus einer Eingangsgröße |
| CN107423023B (zh) * | 2017-08-10 | 2020-12-11 | 南京航空航天大学 | 一种16×16-digit冗余十进制乘法器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365465A (en) * | 1991-12-26 | 1994-11-15 | Texas Instruments Incorporated | Floating point to logarithm converter |
| US5604691A (en) * | 1995-01-31 | 1997-02-18 | Motorola, Inc. | Logarithm/inverse-logarithm converter utilizing a truncated Taylor series and method of use thereof |
| US5642305A (en) * | 1995-01-31 | 1997-06-24 | Motorola, Inc. | Logarithm/inverse-logarithm converter and method of using same |
| US5600581A (en) * | 1995-02-22 | 1997-02-04 | Motorola, Inc. | Logarithm/inverse-logarithm converter utilizing linear interpolation and method of using same |
| US5629884A (en) * | 1995-07-28 | 1997-05-13 | Motorola, Inc. | Log converter utilizing offset and method of use thereof |
-
1995
- 1995-10-13 KR KR1019950035263A patent/KR0174498B1/ko not_active IP Right Cessation
-
1996
- 1996-09-06 JP JP23612696A patent/JP3768613B2/ja not_active Expired - Fee Related
- 1996-10-10 US US08/731,208 patent/US5801974A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR0174498B1 (ko) | 1999-04-01 |
| KR970022805A (ko) | 1997-05-30 |
| US5801974A (en) | 1998-09-01 |
| JP3768613B2 (ja) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6304890B1 (en) | Exponential calculation device and decoding device | |
| JP2002531889A (ja) | ディジタル値プロセッサ | |
| JP2000163252A (ja) | 対数および逆対数に対する近似を実行するディジタル信号処理回路、システムおよび方法 | |
| JP2861687B2 (ja) | 対数演算回路 | |
| US7400688B2 (en) | Path metric normalization | |
| JP3768613B2 (ja) | ログの近似値の計算回路 | |
| US8626807B2 (en) | Reuse of rounder for fixed conversion of log instructions | |
| JP4219926B2 (ja) | 電子回路中で乗算演算または除算演算を行う方法およびその装置 | |
| US7197526B1 (en) | Method and apparatus for calculating the remainder of a modulo division | |
| US4737925A (en) | Method and apparatus for minimizing a memory table for use with nonlinear monotonic arithmetic functions | |
| JP2645422B2 (ja) | 浮動小数点演算処理装置 | |
| JPH0833809B2 (ja) | 浮動小数点表示データの演算方法 | |
| JPH086766A (ja) | 正弦余弦演算装置 | |
| WO2019174263A1 (zh) | 用于随机计算的多加数加法电路 | |
| JPH04215332A (ja) | データ転送エラー検出装置及びその方法 | |
| JP2019121172A (ja) | 演算回路 | |
| JP2901463B2 (ja) | 加算装置 | |
| JPH0251732A (ja) | 浮動小数点演算器 | |
| JP2550597B2 (ja) | ２乗器 | |
| JP2000010763A (ja) | 除算回路 | |
| JP4196434B2 (ja) | データ丸め方法およびデータ丸め装置 | |
| JP2697591B2 (ja) | 算術演算回路 | |
| JPH0836483A (ja) | 除算装置 | |
| JP2699658B2 (ja) | 平方根演算装置 | |
| JP4073513B2 (ja) | 浮動小数点処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |