JP2000163252A - 対数および逆対数に対する近似を実行するディジタル信号処理回路、システムおよび方法 - Google Patents

対数および逆対数に対する近似を実行するディジタル信号処理回路、システムおよび方法

Info

Publication number
JP2000163252A
JP2000163252A JP11325791A JP32579199A JP2000163252A JP 2000163252 A JP2000163252 A JP 2000163252A JP 11325791 A JP11325791 A JP 11325791A JP 32579199 A JP32579199 A JP 32579199A JP 2000163252 A JP2000163252 A JP 2000163252A
Authority
JP
Japan
Prior art keywords
equation
value
logarithm
circuit
approximation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP11325791A
Other languages
English (en)
Inventor
Rustin W Allred
ダブリュ、オールレッド ラスティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2000163252A publication Critical patent/JP2000163252A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/556Logarithmic or exponential functions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Complex Calculations (AREA)
  • Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

(57)【要約】 【課題】 対数および逆対数の近似値を決定するディジ
タル信号処理回路、システム、および方法を提供する。 【解決手段】 対数の近似値は整数部分(i)と小数部
分(f)とを有する。このシステムは、信号を受け取る
ための入力12およびこの信号の属性を評価するための
回路18を有する。このシステムはさらに、xがその中
に属する限定された領域を識別するための回路104を
有する。この限定された領域は複数個の限定された領域
の1つである。ここで、複数個の限定された領域のおの
おのは整数nの異なる値に対応し、そして下側がbn
より限定されおよび上側がbn+1により限定される。こ
のシステムはさらに、xの実際の対数値の一部分の近似
値を表す曲線に沿った点にxの一部分をマッピングする
ことにより、対数の近似値の小数部分を決定するための
回路106、108を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明の実施例は信号処理に
関する。さらに詳細に言えば本発明は特に、対数および
逆対数に対する近似値を実行するディジタル信号処理回
路、システム、および方法に関する。
【0002】
【発明が解決しようとする課題】ディジタル信号処理は
現代の多くの形式の技術の中で広く用いられており、そ
して種々の種類のデバイス、信号、および評価または演
算に関係している。例えば、信号処理に関係しているデ
バイスには、汎用のディジタル信号処理装置(「DP
S」、digital signal processor)、特定用途向けの処
理装置(「ASP」、application specific processo
r)、特定用途向けの集積回路(「ASIC」、applica
tion specific integrated circuit)、マイクロプロセ
ッサ、またはさらに他の装置が含まれるであろう。処理
される信号の種類には、種々の種類の信号が含まれるで
あろう。ここで以下で説明される理由により、オーディ
オ信号は当面の問題に関連する例である。最後に、これ
らの信号に関する演算には多数の対数形式の演算および
逆対数形式の演算が含まれるであろう。この場合このよ
うな演算は、汎用の演算論理装置または信号処理を実行
するデバイスの中に含まれる専用のハードウエア/ソフ
トウエアで行われるであろう。以下でさらに説明される
ように、本発明の実施例はこのような考察の中で生まれ
た。
【0003】信号の処理に含まれるさまざまのデバイス
の種類、信号、および演算が与えられるならば、ある種
類の信号処理に伴う精度が他との関連において要求され
る精度よりも低くてよいことが本発明の実施例に関連し
て認められる。例えば、携帯用の計算機または中央処理
装置により実行される数学的計算によって期待される精
度は、比較的に高い精度の基準に基づいていると考える
ことができるが、一方いくつかの他の信号処理では要求
される精度はこれよりも精度の基準が低くてよい場合が
ある。信号処理において精度が低くてよい1つの例は、
オーディオ信号処理装置またはオーディオ信号処理シス
テムの場合である。このようなシステムは種々の信号処
理を実行し、そして最終的にオーディオ信号を出力し、
そしてこのオーディオ信号に基づいてスピーカまたはそ
れと同等の装置により演奏が行われる。けれども人間の
耳は信号の種々の変動を許容するから、この場合には同
じように関与する信号の処理に際して、携帯用の計算機
または中央処理装置の前で説明した例で要求される精度
よりも低い精度の基準で処理を行うことができる。した
がって本発明の実施例は、信号処理において信号の厳密
な評価よりも低い評価が要求されているこのような場合
およびその他の場合に特に応用することができる。
【0004】本発明のまた別の背景として、現代のいく
つかのディジタル処理システムは信号処理に関して比較
的にコストのかかる解決法を実行していることに注目さ
れたい。例えば本発明の実施例により、対数関数および
逆対数関数の近似値が得られる。したがって本発明の実
施例が用いられない場合には、それに代わるシステムは
これらの対数関数を実行するために複雑な演算論理装置
またはそれと同等の装置を必要とする。このような方式
は、デバイスの寸法が増加する、複雑である、したがっ
てデバイスのコストが高くなるといったような、多くの
問題点を生ずる原因となる。さらにいくつかのインプリ
メンテーションでは、これらの増大は単純には許容する
ことができない。この場合、システム全体の明細が与え
られるならば、それらの全体の計画が放棄されるか、ま
たは最小限においても大幅な変更をしなくてはならな
い。
【0005】前で説明したことを考慮すれば、対数関数
を決定するために複雑な設備を必要とする先行技術の欠
点に取り組むことが必要であり、そしてこのような関数
に対して受け入れることが可能な近似値を決定するため
の効率的である回路、システム、および方法を得ること
が必要である。
【0006】
【課題を解決するための手段】1つの実施例では、xの
値のbを底とする対数の近似値を決定するディジタル信
号システムが得られる。この対数の近似値は、整数部分
と小数部分とを有する。このシステムは、信号を受け取
るための入力と、信号の属性を評価するための回路とを
有する。この属性は、xの値に少なくとも部分的に関係
する。このシステムはさらに、その中にxが入る限定さ
れた領域を識別する回路を有する。この限定された領域
は複数個の限定された領域の1つである。ここで、複数
個の限定された領域のおのおのは整数nの異なる値に対
応し、そして下側がbnで限定されおよび上側がbn+1
限定される。それに加えて、この識別された領域が対数
の近似値の整数部分を識別する。このシステムはさら
に、xの実際の対数値の一部分の近似値を表す曲線に沿
った1つの点にxの一部分をマッピングすることによ
り、対数の近似値の小数部分を決定するための回路を有
する。
【0007】
【発明の実施の形態】図1はダイナミック・レンジ・コ
ンプレッサ(dynamic range compressor)10のブロッ
ク線図である。ダイナミック・レンジ・コンプレッサ1
0は信号処理デバイスとして示されており、この信号処
理デバイスにより好ましい実施例を実行することができ
る。ダイナミック・レンジ・コンプレッサ10は信号入
力12にオーディオ信号を受け取り、そして以下で説明
されるように、この入力信号に応答して出力14に出力
信号を供給する。入力信号と出力信号との間の関係を詳
細に説明する前に、入力12と出力14との間の信号路
を以下でまず考察する。入力12は遅延回路16の入力
に接続され、およびまたRMS(root mean square、2
乗平均の平方根)エステメータ(estimator)18の入力
にも接続される。RMSエステメータ18の出力は利得
回路20の入力に接続される。利得回路20の出力はフ
ィルタ22の入力に接続される。フィルタ22の出力は
コンバイナ(combiner)24の入力に接続される。コン
バイナ24はまた別の入力を有していて、このまた別の
入力は遅延回路16の出力を受け取る。最後に、ダイナ
ミック・レンジ・コンプレッサ10のそれぞれのブロッ
クは、このデバイスの全体の動作を明らかにするために
示されている。この説明からおよび当業者が有する技術
により、この動作を達成するための種々の回路を構成す
ることができるであろう。さらに、それぞれのブロック
が分離して示されているが、これらのブロックのいくつ
かの機能を組み合わせることができる、または重ね合わ
せることができることを断っておく。1種類または多種
類のデバイスを用いてコンプレッサ10を実施する場合
には特にそうである。
【0008】ダイナミック・レンジ・コンプレッサ10
の動作をここで全体的に説明し、その後でさらに詳細な
考察を行う。全体的にいえば、コンプレッサ10が動作
することにより、入力信号について期待される振幅より
もずっと限定された振幅を有する出力信号が得られる。
換言すれば、入力12における入力信号の予想される振
幅の大きさを処理することができない方式で制限してし
まう部品を含むようなシステムをダイナミック・レンジ
・コンプレッサ10のようなデバイスが備えているのが
典型的な場合である。したがってダイナミック・レンジ
・コンプレッサ10は、これらの部品の限界に到達しな
いように振幅の大きさを減衰させる、すなわち「圧縮」
する、ように動作する。例えばオーディオに関連する分
野では、A/D変換器および適切な増幅によりスピーカ
を駆動するために出力信号を用いることができる。した
がって、これらのデバイスはいずれも限定された入力範
囲を有することができ、そしてダイナミック・レンジ・
コンプレッサ10を用いることにより、それによりデバ
イスが損傷を受けないようにまたは好ましくない動作を
することがないようにこれらの限界を避けることができ
る。
【0009】コンプレッサ10の動作をさらに詳細に説
明するならば、入力信号が遅延回路16により遅延さ
れ、そしてそれと同時に、RMSエステメータ18と利
得回路20とフィルタ22とから成る一連の回路によ
り、入力信号が処理される。そしてその後、これらの一
連の回路の結果を用いて遅延された信号がコンバイナ2
4により修正され、そして最終的な結果が出力14にお
ける出力信号である。これらの一連の回路の動作の細部
に戻るならば、RMSエステメータ18は入力信号のエ
ネルギの強さを決定する。このことに関してそして好ま
しい実施例との関連で重要なことであるが、この強さの
解析はRMSの評価に関連している。さらに詳細にいえ
ば、入力信号がRMSエステメータ18により評価さ
れ、そしてその属性の1つ(例えば、振幅)が評価によ
り得られる。以下で説明されるように、この評価により
得られた1つの属性が値xにより表される。次に、RM
Sの評価が行われる。当業者には周知であるように、こ
のような評価はdBの単位で表される。dBは対数を用
いて決定された値であって、下記の式1により表され
る。
【0010】
【数1】
【0011】次に、エステメータ18と式1に関連する
対数値ので決定を用いて、利得回路20により適用され
るべき利得が決定される。全体的いえば、一定の範囲の
入力信号に対して利得が単に1である、すなわち、出力
信号の振幅は入力信号の振幅に整合する(すなわち、ど
の入力の1dBに対しても出力は1dBである)ように
利得回路20が動作する。けれども、入力信号が一定の
閾値を越えるエネルギを有する場合、Nは1を越える数
であるとして入力のNdBに対して出力が1dBである
ように出力が減衰される。なおさらにコンプレッサによ
っては、付加的な閾値を設定することができる。このよ
うな付加的な閾値のおのおのに対し、利得回路20によ
り実施されるまた別のスケール因子が存在し、したがっ
てもっと大きな入力信号に対して付加的なレベルの減衰
が存在する。とにかくそしてまた好ましい実施例に関連
して重要なことであるが、利得回路20による調整は逆
対数を用いることにより部分的に達成されるのが典型的
な場合である。したがってこのことに関連して、値f
(x)の逆対数がとられる。この再現能力は入力信号に
対応する評価xに基づいている。次に、利得回路20か
らのこの調整された信号がフィルタ22に送られる。フ
ィルタ22が動作することにより、利得回路20で生ず
ることがある遷移が平滑化される。したがってオーディ
オ動作の場合に関連して、人間の耳により検出されるこ
とが可能な信号出力の激しい変化は好ましいことにすべ
てフィルタ22により防止される。具体的にいえば、利
得が増加しつつあるまたは減少しつつあるのいずれかに
基づいてフィルタ22は異なる時定数を用いる。ここで
はこれらの時定数は、当業者には音の発生および消失と
呼ばれるものに関係する。最後に、フィルタ22からの
信号出力が遅延回路16により遅延された入力信号出力
とコンバイナ24で組み合わされ、それによりA/D変
換器および適切な増幅によりスピーカを駆動する出力信
号が出力14に得られる。コンプレッサ10に応用する
ことができるようなダイナミック・レンジ・コンプレッ
サに関する付加的な知識に興味があるならば、本願と同
じ発明者で本願と同じ日付で出願された名称「インプリ
メンテーション・コストの安いスケーラブル・アーキテ
クチャ・ダイナミック・レンジ・コンプレッサ(LOW IM
PLEMENTATION COST SCALABLE ARCHITECTURE DYNAMIC RA
NGE COMPRESSOR)」の係属米国特許出願(代理人ドケッ
ト番号TI-26912)、を参照されたい。この米国特許出願
の内容は言及することにより本願の中に取り込まれる。
【0012】ダイナミック・レンジ・コンプレッサ10
およびその動作が全体的に説明されたが、本発明のこの
実施例は対数と逆対数とを近似することに向けたインプ
リメンテーションを示している。このことに関して、本
発明は式1の10を底とする性質に関して種々の考察を
決定している。具体的に言えば、式1は10を底として
使って示されているが、ダイナミック・レンジ・コンプ
レッサのような関連においては、入力信号と出力信号と
の間の同じ種類の全体的な関係は他の数を底とするシス
テムで評価することができることが、本発明の範囲内に
関連して分かった。換言すれば、エステメータ18のエ
ネルギ評価が10を底として行われるかまたは他の数を
底として行われるかには関係なく、入力/出力関係の様
相は同じであるまたは類似している。なおさらに、以下
で説明される好ましい実施例はディジタル回路を用いて
実施され、そして2進動作に関連して動作する。この2
進動作は必然的に、10を底とするよりはむしろ2を底
とする方向を生ずる。したがって下記において、10を
底とするよりはむしろ2を底とするで信号処理の対数の
決定を実行する種々の実施例が得られる。けれども、本
発明のこれらの種々の考察は10を底とすることを含む
他の底で実施することができる。なおさらに、異なる底
の対数は下記の式2に示される数学的関係を有する。
【0013】
【数2】
【0014】第1の底(例えば、底b)で対数を定める
ことが与えられるならば、第2の底(例えば、底a)で
対数を定めるためには定数(すなわち、1/log
b(a))を用いて式2により定められることが当業者
には分かるであろう。したがって、下記の考察は2を底
とすることに向かっているが、その結果は定数で尺度を
定めることにより10を底とするまたは他の数を底とし
て決定することもできることに注意すべきである。
【0015】ここで、2を底とする対数に対する値を近
似するための好ましい方法論に注目することにする。し
たがって導入として、下記の式3のf(x)に対する近
似値を得ることが下記の考察の目的である。
【0016】
【数3】
【0017】式3に対するディジタル回路の解を実行す
るために、およびこの明細書の後で明らかになる理由の
ために、下記の式4に定義されているように、解を整数
部分と小数部分とに分けることにより式3を解くのに役
立つことが分った。
【0018】
【数4】
【0019】ここでiは式4の解の整数部分、fは式4
の解の小数部分、である。式4の例の場合、x=4の簡
単な場合を考えるならば、log2(4)に対してi=
2、f=0である。式3に対する近似的な解を最終的に
得るために、好ましい実施例は式4に示されたようにi
とfを別々に決定することを示し、そして次にこれら2
つの分離して決定された値を加算することにより式3を
解くことができる。これらの加数のおのおのを決定する
好ましい方法論が以下で説明される。
【0020】ここで式4のiを決定する方法論に戻るな
らば、そしてまたこの明細書の後で明らかになる理由の
ために、式3をディジタル回路で実施する際、下記の式
5のようにf(x)の中のxをさらに分離すると役立つ
ことが分った。
【0021】
【数5】
【0022】ここでlはl≦|x|であるような2のべ
き乗の最大の指数、rはlに含まれないxの残りの部
分、である。式5の1つの例として、x=43の場合を
考える。したがって、lは43に等しいかまたは43よ
りも小さい2のべき乗の最大の指数に等しくて、したが
って32(すなわち、25=32≦43)に等しい。そ
れに加えて、残りのrは11(すなわち、43−32=
11)に等しい。
【0023】ディジタル回路で実施されるような本発明
の実施例における式5の意味は、式5のlを下記の式6
により定めることによりさらに分かる。
【0024】
【数6】
【0025】式6のnの値を理解するための1つの例と
して、x=43の場合を再び考える。lは43に等しい
かまたは43よりも小さい2のべき乗の最大の指数(す
なわち、l=32)に等しいことを思い出せば、nはl
に結果としてなる2のべき乗の指数であり、したがって
n=5(すなわち、2n=25=32)である。
【0026】次に、式6のlの値を式5の中に代入する
ならば、下記の式7が得られる。
【0027】
【数7】
【0028】式6および式7から、lの値を決定するた
めのまた別の方法はnの値を決定することであり、した
がってnを2つのべき乗の指数に上げることによりlを
決定することができる。このことは本発明の実施例にお
いて注目することである。それは下記において、好まし
い実施例を実施するためにディジタル回路の中で2進方
式で表された数をどのように処理することができるかを
観察することに関係しているからである。特にこの好ま
しい実施例は、2進形式で表された数に対し、式6およ
び式7のnの値は2進表示の最上位のゼロでないビット
の位置に等しいことを現実化することにより得られる利
点を用いている。この考えを1つの例で示すために、x
=43の場合を再び考える。この例では、8ビットの2
進表示でのxの値が下記の表1に直ちに示される。表1
はまたこの表示の中のそれぞれのビットの位置を明らか
にしている。
【0029】
【表1】
【0030】表1において、より上位のビットは左にそ
してより下位のビットは右に示されている。この明細書
の以下の部分においてこの約束が用いられる。けれども
この約束は例示のためだけのものであって、ビットの順
序が逆であってもこの明細書が同じように適用できるこ
とは当業者には分かるであろう。この約束と表1が与え
られるならば、2進表示における最上位のゼロでないビ
ットはビット位置5で起こっていることが分かる。した
がって前で強調した前提に従って、式6および式7のn
の値はそのビット位置に等しく、したがってx=43の
場合にはn=5(すなわち、2n=25)である。この明
細書の以下の部分の用途のために、この桁、すなわち、
最上位のゼロでないビットの位置の桁は、最上位の桁
(「MSD、most significant digit」)と呼ばれる。
【0031】前記の説明から当業者には理解されるよう
に、xの値の2進表示からnを確定することができる。
ここで、nの値はxのMSDの位置により決定される。
換言すれば、MSD=nである。このことに関連して、
MSDを決定する好ましい技術が以下で説明される。け
れどもこの点において、先行する変数の定義が式4のi
の値に等しいnの値に結果することを示すことは有益で
ある。したがって後で参照する目的のために、この関係
を式8として下記に示す。
【0032】
【数8】
【0033】式8に示されているこの関係はx=43の
例についてみれば容易に分かる。そしてすぐ下記におい
て、この関係が他のいくつかの例についてさらに調べら
れる。
【0034】x=43の場合、MSDは5に等しいこと
が示された。MSDはまたnとして定義された。また計
算機を用いてiの値に対する式4を解くならば、下記の
式9が得られる。
【0035】
【数9】
【0036】換言すれば、2を底とする対数の整数部分
であるiはMSDと同じであることがここで示された。
また別の例として、x=70と仮定する。したがって、
70の2進表示は下記の表2に示された通りである。
【0037】
【表2】
【0038】したがって表2から、x=70に対するM
SDは6である。したがって前記の命題に従って、この
6というMSDはまたiに等しい。このことを計算機ま
たは同等な装置によって確かめることができ、その結果
はlog2(70)=6.129であることが示される。換言
すれば、式4および式8でいえばiは6に等しい。最後
の1つの例として、x=31と仮定する。したがって、
31の2進表示は下記の表2に示された通りである。
【0039】
【表3】
【0040】したがって表3から、x=31に対するM
SDは4である。したがって式8の前記の命題に従っ
て、この4というMSDはまたiに等しい。このことを
計算機または同等の装置によって確かめることができ、
その結果はlog2(31)=4.954であることが示され
る。換言すれば、式4および式8でいえば、iは4に等
しい。したがって前記の例および当業者が実行できる他
の例から、2進表示が与えられるならばそのMSDを決
定することにより、その場合には式4のiを決定するた
めの方法論が得られることが示された。したがってnが
いったん決定されると、それに対応してiに対して決定
された解が存在する。iを決定することが式4を解くと
いう目標として設定された部分の一部分であることを思
い出すならば、したがってn(およびi)を決定するこ
とにより、この実施例の目的とする結果に向けての部分
的な結果が得られたことになる。
【0041】式4に対する解を近似する好ましい方法の
考察を続けるために、ここで式4の小数部分fを決定す
る好ましい方法を考察することにする。この考察を行う
前に、この好ましい方法は式4のiの値を決定するため
にxの2進表示におけるMSDをどのように用いたかを
示されたことに注目する。次に、この好ましい実施例は
同じ2進表示の残りのビットを用いて、fに対する近似
値を決定する。このことに関して式5は、2進数を2の
最大べき乗であるlと残りの部分rとに分離することを
思い出すべきである。このように分離する理由は、l
(すなわち、2n=2MSD)を利用することによりiが決
定されることが示されることにより、ここでさらに明確
になるであろう。次の考察はrを用いてfに対する近似
値を決定することを示す。
【0042】前で説明したように、この好ましい実施例
はfとrの間の近似的な関係に基づいてfを決定する。
この関係は、これらの値を図にプロットすることに基づ
いてfとrの傾向を観察することにより多分最もよく説
明される。これらのプロットはいくつかのこれまでの式
を書き直すことによりまず導入される。rを示すことに
関して式5は、下記の式10のようにまず書き直され
る。式10では、rについて解いた形に書き直される。
【0043】
【数10】
【0044】次に、式10の中に式6からのlの値を代
入する。その結果、下記の式11が得られる。
【0045】
【数11】
【0046】fを得ることに関しては、式4をここで式
12のようにfについて解いた形に書き直す。
【0047】
【数12】
【0048】また式8からi=nであることを思い出す
ならば、これを式12の中に代入して下記の式13が得
られる。
【0049】
【数13】
【0050】rとfのそれぞれに対する式11および式
13が得られたので、rとfの値をそれぞれグラフに示
したのが図2および図3である。図2および図3は以下
で詳細に説明される。
【0051】まず図2を見るならば、縦軸にはrの値が
プロットされており、一方横軸にはxの値がプロットさ
れている。図2の横軸に沿ってxの値が変化する時、n
の値をさらに詳細に調べることが第1に有益である。具
体的に言えば、nは2進表示のMSDに関係しているこ
とを前に示したことを思い出す。MSDが与えられるな
らば、同じMSDを有するすべての2進数xは同じnの
値を共通に有する。例えば、x=43に対してMSD=
n=5であることを思い出すべきである。さらに詳細に
言えば、MSD=5という基準により限定されるxの領
域が下記の式14に示される。この結果に従って、図2
にこのxの領域が表示されている。
【0052】
【数14】
【0053】また別の例として、x=70の前の場合を
考える。MSD=6であるxの限定されたすべての値の
領域が下記の式15で示される。この結果に従って、図
2にこのxの領域が表示されている。
【0054】
【数15】
【0055】nとxとの間の関係を述べるまた別の方法
は、フロア関数(floor function)による方法である。
このフロア関数は、マイナス無限大に向けて最も近い整
数に対して結果を丸める(rounding)することにより解
かれる関数である。したがって、フロア関数を用いたn
とxとの間の関係は下記の式16に示される。
【0056】
【数16】
【0057】前記の式が与えられるならば当業者には分
かるように、nの値はその中にxが属する限定された領
域の関数であることが、図2のグラフがとりわけ示して
いる。したがってMSDを識別することによってnを決
定する前記の考察は、xの与えられた値に対して、xの
値がその中に属する限定された領域を決定する好ましい
方法である。例えば、x=43に対してMSD=x=5
であることを決定することにより、xは32≦x<64
によって限定された領域に属することが分かる。
【0058】ここで図2を見てみて、そしてx(および
n)が増加する時のrの値を観察するならば、xのそれ
ぞれの限定された領域を考慮しおよび図3との後での比
較の目的のために、種々の観察を行うことができる。第
1は、xが2の正確なべき乗に等しい時(すなわち、x
=2、4、8、16、など)rは0に等しいことであ
る。第2は、nのそれぞれの値に対してrは正であり、
そして直線的な傾斜を有することである。第3は、nの
それぞれの異なる値に対して、rの最大値が異なること
である。
【0059】ここで図3を見てみるならば、図3は縦軸
にfの値がプロットされ、そして一方横軸にxの値がプ
ロットされている。次に、x(およびn)が増加する時
のfの値を見てみるならば、限定された領域に関して種
々の観察をすることができ、そして図2に関する前記の
観察を考慮して、図3の種々の特徴がその後で調べられ
る。第1は、図2の場合のように、xが2の正確なべき
乗に等しい時(すなわち、x=2、4、8、16、な
ど)fは0に等しいことである。第2は、また図2の場
合のように、xのそれぞれの値に対してfは正の傾斜を
有することである。けれどもここでは、この正の傾斜は
直線的ではない。第3は、図2とは異なって、nの多く
の異なる値に対してrの最大値は同じまたは同様である
ことである。
【0060】図2および図3を用いることによりここで
rとfの効果を説明したが、rは2進表示の中でMSD
以外のビットの中に存在することを思い出すべきであ
る。したがって、fの近似値を得るためにこれらのビッ
トがディジタル回路によりどのように処理されるか、そ
してそれにより式3に対する近似的な解をどのように完
成するかがここで示される。換言すれば、この実施例の
種々の付加的な特徴として、rの値がfの値にどのよう
に関係するか、およびrの値がfの値を表すのにどのよ
うに操作されるかをここで考察する。このことに関して
および視察から分かるように、前記の考察は図2のグラ
フと図3のグラフとの間に一定の類似点があることを示
している。これらの類似点には、前記のこれらの図のお
のおのに対して行われた最初の2つの観察がある。すな
わち、それぞれのグラフに対して結果が0であるのはx
の同じ値に対してであること、およびnの1つの値に対
応するそれぞれの限定された領域の中でそれぞれのグラ
フが正の傾斜を有することである。さらにグラフを視察
することにより、図2のグラフの傾斜は直線的であり、
一方図3のグラフの傾斜は直線的でないことが認められ
るけれども、これらの傾斜が類似していることがさらに
認められる。とにかく、図2のグラフに示されたような
rの1つの値を図3に示されたようなfの1つの値また
はその近似値になるように実質的にマッピングすること
により、この実施例はこれらの類似点を利用する。この
ことがいったん達成されると、以下で説明される種々の
方法で実行することができるように、この場合にはfの
この値が式4で示されたように前に見出だされたiの値
と組み合わせることができ、それにより式3に対する解
を近似するための好ましい方法が完了する。
【0061】rをfとを関係付ける可能性をグラフを使
って示したが、rの値が与えられてfを設定するこの実
施例の方法は、図2および図3のグラフが与えられてr
とfとの間の比をまず決定することに基づいている。こ
の場合この好ましい実施例では、この比はxのそれぞれ
の限定された領域の中の与えられた点を用いて創出され
る。したがって、この比は下記の式17によって定めら
れるとする。
【0062】
【数17】
【0063】式17から下記の考察により、sの受入れ
可能な値が決定される。その値が与えられるならば、こ
の好ましい実施例では、ディジタル回路の中に記憶され
る、またはそうでなければディジタル回路に表示され
る。2進表示の中に現れるようにrの値が与えられるな
らば、それを実質的にs倍することによりそれがマップ
されるかまたは変換され、その結果fの近似値が得られ
る。このように、比sは以下で創出される。
【0064】下記の表4はsの値を創出するのに有益で
ある。
【0065】
【表4】
【0066】表4において、xはそれぞれの限定された
領域xL〜xHに対する中点である値で示されている。こ
こで、xは低い値xLよりも大きいかまたは等しくそし
て高い値xHよりも小さいかまたは等しい。この場合、
それぞれの限定された領域は図1および図3のnの値に
対応する。例えばn=1の場合、xL≦x<xHは2≦x
<4である。したがって表4の第1行に示されているよ
うに、2を含み4までのこの領域の中点は3である。こ
の中点および他の限定された領域の中点により、下記の
説明から分かるように、sを創出するための基礎が得ら
れる。また別の例としてn=2の場合、xL≦x<xH
4≦x<8である。したがって表4の第2行に示されて
いるように、4を含み8までのこの領域の中点は6であ
る。
【0067】表4の第4列はf/rの比を示している。
第4列のそれぞれの行は、f/rの比を計算する際のこ
の比の分子と分母との両方の形を示している。具体的に
いえば、分子はlog2(3)−log2(2)に等しい
定数である。下記においてこの定数をsconstと呼ぶこ
とにする。それに加えて、分母はnの値が増加すると共
に変化する。下記において参照する目的のために、この
分母はmと呼ばれる。mの値はまた表4の最後に列に示
されている。さらにxとmとの間の関係は表4の行の中
にまた設定されている、すなわち、引き続くそれぞれの
行(すなわち、それぞれの行に対してnが増加してい
る)の中点においてx=m*3である。前記のように与
えられるならば、下記の式18によりsの値が得られ
る。
【0068】
【数18】
【0069】sが定数sconst(すなわち、0.585)とm
とを用いて定められることを式18が示しているから、
sに対する完全な解を得るために、ここでmの値をさら
に計算することが有益である。このことに関して表4か
ら容易に分かるように、mとxとの間の関係はその中に
xが属する限定された領域を考慮して定めることができ
る。すなわちxの1つの与えられた値に対して、下記の
式19に示されているようにmはxLに関係している。
【0070】
【数19】
【0071】それに加えて、前記の説明および表4に示
されていることにより、xLとnとの間に1つの関係が
存在し、そしてこの関係は下記の式20により定められ
る。
【0072】
【数20】
【0073】したがって式20からのxLの値を式19
に代入することにより、下記の式21によりmの値が定
められる。
【0074】
【数21】
【0075】最後に、式21からのmの値を式18の中
に代入して、下記の式22に示されているようにsの値
を得ることができる。
【0076】
【数22】
【0077】sに対する解が創出されると、sの目的は
rにより得られる2進表示が与えられるならばfの値を
得ることであることを、式17から思い出すべきであ
る。したがってここで式22のsの値を式17に代入す
るならば、式23に示されているようにfに対する下記
の解が得られる。この解はfの近似値である。それは、
nの値に対応するそれぞれの限定された領域の中の中点
の解析に基づいているからである。
【0078】
【数23】
【0079】前記のことが与えられるならば、本発明者
は式4の両方の項、すなわちiとfの両方、に対する解
をここに示す。したがってこの時点での結論として、こ
れらの解を式4の中に代入することができ、そしてそれ
により下記の式24に示されているように、本発明の範
囲内の1つの実施例により実現されるように、これらの
解は2を底とする対数の評価を明らかにする。
【0080】
【数24】
【0081】式24により示された解は2を底とするの
対数を生ずる。当業者が確かめることができるように、
この値は種々の理由で好ましい値でありそして利点のあ
る値である。これらの理由のいくつかの例を以下でさら
に調べる。
【0082】式24から得られる1つの利点は、それは
ある1つの近似に基づいて対数の解を得ることであり、
および複雑な対数回路を必要としないで、その代わりに
図4の例により示されているように比較的に簡単な回路
を用いて決定できることである。特に図4は、ディジタ
ル対数近似システム100のブロック線図である。した
がって、図1の例えばRMSエステメータ18の中にシ
ステム100を組み込むことにより、前で考察した理由
のためにその回路に対数機能を得ることができる。ここ
でシステム100に戻るならば、システム100はxの
2進表示を記憶するための記憶デバイス102(例え
ば、レジスタまたはメモリ・スペース)を有する。記憶
デバイス102はその完全な値を得るためにMSD識別
回路104に結合される。MSD識別回路104は、n
の値を記憶デバイス102に再び報告する。それに加え
て、記憶デバイス102はrの値を得るために乗算器1
06に結合される。このことに関して、rはxから2の
最大のべき乗を引いたあとに残る部分である、すなわち
換言すれば、rはxの中のMSD以外のすべてのビット
であることを、式5から思い起こすべきである。好まし
い実施例では、そしてxが記憶デバイス102の中で2
進法で表されることが与えられるならば、rのこの決定
はMSDを0に等しくなるようにトグリング(togglin
g)することにより行われる。当業者は容易に確かめる
ことができるように、このトグリング動作は実質的にx
から2のその最高のべき乗を除去し、それにより残って
得られたrが乗算器106に結合される。もちろん、記
憶デバイス102からrを得るのにまた別の方法を実施
することもできる。例えば、記憶デバイス102の中の
MSDを識別し、そして次にMSDより下位のビットだ
けを乗算器106に移す方法である。乗算器106はs
constを受け取るようにさらに結合されている。scon st
は前で説明したように0.585に等しく、そして記憶装置
またはそれと同等の装置から乗算器106に送ることが
できる。乗算器106からの出力はシフト・レジスタ1
08に送られる。シフト・レジスタ108はシフト入力
を有する。このシフト入力は、MSD識別回路104か
ら−n+1の値を受け取る。またはそれとは異なって、
シフト・レジスタ108はnの値を受け取ることがで
き、そしてシフト・レジスタ108はnから−n+1の
値を決定するための十分な回路を有する、またはこのよ
うな回路に接続されることができることに注意された
い。この決定された値は、以下で説明される理由により
重要である。シフト・レジスタ108の出力は加算器1
10の入力に結合される。加算器110は、MSD識別
回路104からnの値を受け取るように結合されたまた
別の入力を有する。このことに関してそして以下でまた
考察されるように、場合によっては加算器110はシフ
ト・レジスタ108の出力とnとを結び付ける回路によ
って置き換えることができることに注意されたい。加算
器110の出力に、式3に対する近似解、すなわち2を
底とするxの対数の近似解、が得られる。
【0083】システム100の動作は、前記説明から当
業者には容易に理解できるであろう。システム100の
動作は式24に最もよく要約されている。したがって簡
潔に言えば、MSD識別回路104はレジスタ102の
中のMSDの位置を決定する。このことに関して、MS
D識別回路104を種々の方式で実施することができ
る。例えばMSD識別回路104はシフト・レジスタを
有することができ、このシフト・レジスタはレジスタ1
02からxの値をその中にコピーし、そして次にこのコ
ピーされた値を右に順次にシフトし、一方このシフトさ
れた値が1に等しいことをいったん識別するためにおの
おののシフトの後に検査を行う。それと異なるまた別の
方式として、シフト・レジスタはxの値を左にシフト
し、一方このシフトされた値がレジスタの中に記憶され
た2の最大のべき乗に等しいかまたは越えることをいっ
たん識別するためにおのおののシフトの後に検査を行
う。MSD識別回路104を実施するまた別のそれとは
異なる方式として、レジスタ102の中に記憶されたw
ビットのワードに基づく真理値表を実行し、およびwビ
ットのワードの中のMSDを識別する出力ワードを供給
する、論理回路を有することができる。なお別の方式と
して、例えばレジスタ102の中に記憶されたワードの
部分を探索し、そして次にMSDの位置に最終的に収束
するために種々の部分を消去する、2進探索技術を用い
ることができる。とにかくMSDがいったん識別される
と、この決定を用いてレジスタ102の中の残りのビッ
トが識別される。この場合前記の考察から、これらの残
りのビットはrに等しいことが分かる。したがってこの
決定から、乗算器106はsconst×rの値を決定し、
そしてその結果がシフト・レジスタ108の中に記憶さ
れる。それに加えて、識別回路104はnの値を加算器
110に報告し、そして−n+1の値をシフト・レジス
タ108に伝える。加算器110およびシフト・レジス
タ108のおのおのは以下で説明されるように動作す
る。
【0084】図4の実施例では、シフト・レジスタ10
8は−n+1の値に従ってsconst×rの積をシフトす
る。さらに詳細に言えばシステム100は、べき指数を
含む実際の計算を必要としないでおよび乗算演算を行わ
ないで、その代わりにこれらの演算操作をsconst×r
の積を適切な方向にシフトすることにより達成して、式
24からの乗算2-n+1数を達成する。換言すればそして
ディジタルの分野でよく知られているように、正のべき
乗に対する因子2の乗算は正のべき乗に等しい回数だけ
左にこの因子をシフトすることにより達成することがで
き、そして負のべき乗に対する2の乗算は負のべき乗に
等しい回数だけこの因子を右にシフトすることにより達
成することができる。したがってこの実施例では、この
ようなシフト動作は−n+1の値に応答してシフト・レ
ジスタ108を用いて達成される。最後に、このシフト
された結果がシフト・レジスタ108により加算器11
0に送られる。この時加算器110は、シフト・レジス
タ108から送られたこの結果とMSD識別回路104
からのnの値とを加算する。その結果が式24からの近
似値であり、したがってlog2(x)の近似値であ
る。またこのことに関して、加算器110はシフト・レ
ジスタ108の出力とnとを結合する回路によって置き
換えることができるという前記の説明を思い出すべきで
ある。したがってこのまた別の方式において、この結合
は加算器110と同じ結果を生ずる、すなわちlog2
(x)の近似値を生じ、そして加算回路を必要としない
で同じ結果を生じている。したがって加算器または結合
器のいずれかが解の整数部分と小数部分とを組み合わせ
る。したがって、以下で詳細に説明される付加的な考察
を含めて種々の考察が与えられるならば、当業者はこれ
らの一方または他方を選定することができる。
【0085】図4の前記の考察から、この好ましい実施
例は複雑なまたは大規模な対数回路を用いないで式24
を実行するための回路と方法を実施することが、前で説
明したようにここで分かるであろう。その代わりに、こ
の好ましい方法を単に加算器または乗算器とを用いて達
成することができる、または実際に、もし加算器110
の代わりに結合器が用いられるならば、その場合には乗
算器と結合動作だけで達成することができる。またはそ
れとは異なって演算論理ユニット(「ALU」、arithm
etic logic unit)またはそれと同等の装置によるよう
な、加算および乗算を実行するための回路によりこれら
の機能を達成することができる。いずれの場合にも当業
者は、この方法論を実行する容易さが、対数関数を非常
に精密に決定することを要求するよりも、式24の近似
解を受け入れることが正当であることを大いに理由づけ
るであろう。
【0086】この好ましい実施例の利点は図5にさらに
示されている。図5はrとf/sを示したグラフであ
り、したがって、log2(x)の実際の関数とlog2
(x)の近似解との両方の非整数部分に対するこの実施
例の近似の結果を表している。さらに詳細に言えば、l
og2(x)の実際の関数はrのグラフで示されてお
り、一方log2(x)の近似解はf/sのグラフで示
されている。このグラフから、当業者にはf/sのグラ
フはrのグラフをどの位近似しているかが分かるであろ
う。全体的に視察すれば、これらのグラフの間の面積を
実際の対数とこの対数の近似解との間の誤差の全量とし
て見ることができるであろう。したがって、この誤差は
比較的に小さいことが分かる、特に一定のxの値に対し
ては小さいことが分かるであろう。実際、この誤差はx
のそれぞれの限定された領域(すなわち、nの値に対応
するそれぞれの領域)の中のその領域の中点において小
さく、そしてさらにこの2つの曲線がこのようなそれぞ
れの中点において交差していることが分かるであろう。
この結果は期待されるべき結果である。それは、表4お
よび表4から得られた式24はxのそれぞれの限定され
た領域に対して中点を用いることから得られた方法論に
基づいているからである。
【0087】前記説明および図5のグラフはまた、本発
明の範囲内においてまた別の実施例を導入する。具体的
に言えば図5のグラフは、nの値に対応するxのそれぞ
れの限定された領域に対して、中点より下でのこれらの
グラフの間の誤差よりも中点より上でのこれらのグラフ
の間の誤差が大きいことが示されている。その結果、ま
た別の実施例は、xに対する中点の下の値と中点の上の
値との両方のグラフの間の誤差の量をさらに釣り合わせ
るような値にsconstの値を調整する。このことに関し
て、sconst=0.54の値が誤差をさらに平等に分布させ
ることを本発明により経験的に示された。したがってこ
のまた別の実施例では、sconstのこの値が0.585の代わ
りに式24の中で用いられる。さらに、sconstは0.54
と0.585とを含む範囲内のいずれかの値である、または
constの値を誤差が厳密に極小になるようにさらに精
密に選定する、またはそうでなければ本発明の内容に従
って計算されるまたは数値的に見い出される好ましい値
を選定する、といったなお付加される実施例を得ること
ができる。xのそれぞれの限定された領域を小さな区間
にさらに分割し、そしてこのような区間のおのおのに対
してsconstの値が異なるといった、なおさらに別の実
施例を作成することができる。したがってグラフを使っ
て言えば、この方式は図5の曲線に類似する曲線によっ
て示すことができ、この場合にはxのそれぞれの限定さ
れた領域に対し、f/sの因子がこの限定された領域の
中のそれぞれの異なる区間に対して変化する。したがっ
てそれに加えてそれぞれの限定された領域に対し、図5
の場合のようにそれぞれの限定された領域の中の1個の
点(例えば、中点)でだけf/sがrと交差するのでは
なく、それぞれの区間のそれぞれの端の点でf/sがr
と交差する。このまた別の実施例では、限定された領域
がいったん決定されると、この領域の中の区間がまた識
別され、そしてその区間に対応するsconstの値が用い
られる。このまた別の実施例により、大きな精度の近似
値が得られるが、しかしその代償として異なる値のs
constのために複雑さが増大する。
【0088】2を底とする対数のsの融通性について前
で示したことは、さらにまた別の実施例を導入する。特
に、前記の考察のsconstは0.585または0.54のいずれか
の値で近似されることを示しているから、図4でシステ
ム100として示されたように、式24を決定するため
のハードウエアのインプリメンテーションはsconst
0.5と設定することによりさらに単純化できることをさ
らに注意しておく。もちろん、このまた別の値により、
const=0.585またはsconst=0.54のいずれとも異な
る誤差の量が得られる。したがって、インプリメンテー
ションの複雑さが減少することがこのまた別の誤差の量
を正当であると理由づけられるかどうかを定めることが
当業者に残される。この複雑さが減少することをさらに
詳細に見てみるならば、式24のsconst=0.585の値に
対してsconst=0.5を置き換えることができ、その時に
は下記の式25が得られる。
【0089】
【数25】
【0090】次に、式25の0.5の因子は2のべき乗を
使って書き直すことができ、その結果下記の式26が得
られる。
【0091】
【数26】
【0092】式26と式24とを比べることにより、式
24に対する回路よりも複雑さが小さい回路(すなわ
ち、図4のシステム100よりも複雑さが小さいシステ
ム)を用いて実施できる方法論を式26がどのようにし
て生ずるかが分かる。第1に、式26はsconstに対し
て記憶された値(例えば、0.585)を必要としない。第
2に、式26は式24のような乗算演算を必要としな
い。さらに具体的に言えば、その外観上の2-n×rの式
26の決定は乗算演算を表すが、システム100の前記
の考察から2のべき乗の因子の乗算を含む演算は、図6
の下記の考察からさらに分かるように、2のべき乗の応
じてこの因子を右または左のいずれかにシフトすること
により達成できることを思い出すべきである。
【0093】式26と式24との間の対比をさらに示す
ために、図6は式26を実施するためのシステム10
0′のブロック線図である。システム100′は、種々
の点において式24を実施する図4のシステム100に
同等である。図6において、システム100′には図4
と同じ参照番号が用いられているが、図4の対応する部
品との対応を示すために参照番号にダッシュが付されて
いる。システム100に関して前で詳細な説明が与えら
れているので、システム100′に関する考察はもっと
要約した方式で行うことにする。システム100′で
は、xが再び記憶デバイス102′の中に記憶され、そ
してその値がMSD識別回路104′に結合される。け
れどもシステム100′では、乗算は必要ではなく、そ
の代わりに記憶回路102′からのrの値がシフト・レ
ジスタ108′に直接に結合される。シフト・レジスタ
108′は、MSD識別回路104′からの−nの値を
受け取るために結合されたシフト入力を有する。再びシ
フト・レジスタ108′がその記憶された値をシフトす
るように動作して、2のべき乗の乗算を実質的に達成す
る。ここでべき乗の指数は−nにより定められる。した
がってシフト・レジスタ108′はその記憶された値を
右にシフトする。この場合、シフトの数はnに等しい。
次にこのシフトされた出力が加算器110′の1つの入
力に結合される。加算器110′は、nの値を加数とし
てまた受け取る。それに加えて図4の場合のように、図
6の加算器110′は場合によっては結合回路によって
置き換えることができる。最後に、加算器110′(ま
たは結合回路)はその出力に、式26で表されるような
2を底とするxの対数を生ずる。
【0094】システム100′および式26をさらに示
すために、ここで数値の例、すなわち、x=329.40625
の場合を示す。この場合には、329.40625の2進表示は
下記の表5に示されている。
【0095】
【表5】
【0096】表5から、x=329.40625に対して、MS
D=n=8であることが分かる。したがって式6に従
い、l=2MSD=28=256である。なおさらに式5か
ら、lが引き算された後のxの残りがrであり、したが
ってr=73.4062である。次に、式26の中にnとrを
代入することにより、2を底とするxの対数の近似値が
得られる。この例では、この近似値は下記の式26.1
に示される。
【0097】
【数27】
【0098】計算機を用いることにより、2を底とする
xの対数の実際値は8.3637であることを確かめることが
できる。このように、この近似値と実際値との間の誤差
の量を当業者は認めるであろう。
【0099】式26.1の前記の例は、2を底とする対
数が正の数である場合の解に関するものである。けれど
も、2を底とする対数が負の数である(すなわち、1>
x>0である時)場合、1つの付加的に考察することが
生ずる。この考察の前置きとして、システム100′お
よび式26のまた別の例として、x=0.3516の場合をこ
こで示す。この場合、x=0.3516の2進表示が下記の表
6に示されている。
【0100】
【表6】
【0101】表6から、x=0.3516に対してMSD=n
=−2であることが分かる。したがって式6に従い、l
=2MSD=2-2=0.25である。なおさらに式5から、l
を引き算した後のxの残りがrであり、したがってr=
0.1016である。次にnとrを式26に代入することによ
り、2を底とするxの対数の近似値が得られる。この例
では、この近似値は下記の式26.2に示されている。
【0102】
【数28】
【0103】計算機を用いることにより、2を底とする
xの対数の実際値は−1.5080であることを確かめること
ができる。それに加えて、実際の加算演算が要求される
ことを式26.2の演算が示す、すなわち1>x>0で
ある時には結合は加算に対する受容可能な置き換えでは
ない、ことに注意すべきである。さらに詳細に言えば、
もしこの場合に結合が用いられたならば、結果は−2.40
64であるであろう。したがって正確さからは程遠く、そ
して実際に、好ましい実施例のための基礎を提供する同
じマップされた関係が得られないであろう。したがって
この例は、システム100およびシステム100′のそ
れぞれの加算器110および加算器110′に対する結
合の置き換えのいずれかを決定することは、負の対数が
与えられたインプリメンテーションの中に含まれている
かどうかを考慮して考察されるべきである。
【0104】図6の前記考察およびその後の例から、そ
れが示している実施例は、複雑な対数回路または大規模
な対数回路を用いないで、2を底とする対数の近似値の
決定を達成することができることがここで分かるであろ
う。実際、図6の実施例は図4の実施例よりも複雑でな
い。この後者に関して、乗算が要求されていないことに
注意すべきである。したがって、回路は大幅に単純化さ
れるが、一方においてなお対数の決定を達成することが
できる。さらに、結合演算を用いることにより、場合に
よっては加算演算もまた削除することができる。それに
加えて、ここで再び図6に示された方法はALUまたは
同等の装置により達成することができるが、しかしこの
ような場合には、ALUの命令は図4に対応する方法に
より要求される命令よりは少ない。とにかく、図6の方
法論を実施する容易さのために、対数関数の非常に精密
な決定を要求するよりはむしろ式26の近似解を受け入
れることが正当であると理由付けできることが当業者に
は分かるであろう。
【0105】対数を近似することに向けての種々の実施
例がここで得られると、逆の演算、すなわち対数の逆関
数(またはここでは逆対数(antilog)と呼ばれる)、が
本発明の範囲内にさらに含まれる。この関係において、
入力信号の振幅がxの値として測定されそして対数がと
られてf(x)が設定される場合、このような演算が生
ずることが図1の考察から思い出されるはずである。次
に利得調整を実行するために、それが入力信号の処理に
関係する時、値xを再び決定することが望ましい。この
関係においてさらに加えて、逆対数の評価が行われる前
にf(x)の値に対していくつかの中間段階が行われ、
したがって逆対数の実際の結果は、入力信号に対して評
価される時、xのオリジナルの値とは異なるxの値に戻
ることに注目されたい。けれどもとにかく逆対数は、一
定の方式で入力信号に関係する値を生じ、および図1の
例では利得調整演算に関して用いられる値を生ずる。
【0106】逆対数の実施例をさらに導入することによ
り、前記の考察を考慮して、2を底とするxの対数の2
進表示が与えられるならば(すなわち、i+fの値が与
えられるならば)xを表す実施例が得られることを下記
の考察が示す。この実施例は前で説明した対数の実施例
の逆を実行することを示すから、i+fをxの値に戻す
ように転換する好ましい方法はまた、i+fの整数部分
と小数部分に関する別々の解析により達成されることに
注目されたい。ここで、iはnに関係し、nは前で定義
されたようにlに関係し、そして次にfはrに関係す
る。その後、lとrが加算されてxが決定されることを
思い出すべきである。最後に、下記の逆対数の実施例は
2を底とすることに関係することがまた好ましいが、し
かし対数に関して前で説明したように、下記の逆対数の
方式は10を底とするような他の底のシステムにもまた
応用できることに注目されたい。
【0107】逆対数の実施例をさらによく示すために、
前記の式のいくつかをここで単に再び書いて下記の考察
の理解を容易にする。そしてそれにより逆対数の実施例
を確めることができる。具体的に言えば、式7、式8お
よび式24をすぐ下記に示す。これらの式は前記におい
て詳細に考察された。
【0108】
【数29】
【0109】
【数30】
【0110】
【数31】
【0111】これらの式により得られた関係が創出され
たならば、次に他の項が与えられた場合、xに対して解
くためにこれらがどのように関係することができるかを
ここで調べる。
【0112】式7および式8は、逆演算の第1部分、す
なわちiに基づいてlを創出する演算を示す。具体的に
言えば、式8はn=iを示し、したがって式7からのl
はiを2のべき乗の指数にする(このことは式8によ
り、nを2のべき乗の指数にすると言うことと同じであ
る)ことにより容易に確かめられる。したがってこの時
点において、部分解がxに対して決定された。ここで、
xより小さい2の最高のべき乗であるlがここで達成さ
れる。したがって、rの決定を用いて式7を完成するこ
とができ、それによりxの近似値が可能になる。
【0113】ここでrに対するfの関係を見てみるなら
ば、式8からのn=iの値を式24に代入するならば、
下記の式27が得られる。
【0114】
【数32】
【0115】次に、式27の等号の両辺からnが減算さ
れる。その結果、残ったのが下記の式28である。
【0116】
【数33】
【0117】次に、式28をrの値に対して解くと、下
記の式29が得られる。
【0118】
【数34】
【0119】式29からのrの値を式5の中に代入する
と、下記の式30が得られる。式30により、2を底と
する反対数関数の近似値が得られる。
【0120】
【数35】
【0121】2のべき乗の乗算は2進表示をシフトする
ことにより達成できることをシステム100およびシス
テム100′の前記の実施例が示していることを思い出
すべきである。したがってこの目的のために、2n-1
項を括弧の外に出すことにより式30をさらに簡単にす
ることができる。その結果、下記の式31が得られる。
【0122】
【数36】
【0123】最後に、0.585の値は定数sconstとして前
で定義したことを思い出すべきである。したがってこの
値を式31に代入すると、下記の式32が得られる。
【0124】
【数37】
【0125】したがって式32から、2を底とする逆対
数の近似値はまた本発明の範囲内にあることが当業者に
は分かるであろう。この点をさらに示すために、逆対数
近似システム112のブロック線図が図7に示されてい
る。したがって、前で考察した理由に対しこの回路の逆
対数機能を得るために、例えば利得回路20の中にシス
テム112を取り込むことができる。次にシステム11
2の細部に戻るならば、log2(x)の2進表示を記
憶するための記憶デバイス114(例えば、レジスタま
たはメモリ・スペース)をシステム112が有する。こ
こで、この表示は前で定義されたようにn(またはr)
およびfの値を有する。さらに詳細に言えば、nの値は
記憶デバイス114の第1部分114aの中に記憶さ
れ、一方fの値は記憶デバイス114の第2部分114
bの中に記憶される。またはそれとは異なって、第1部
分114aおよび第2部分114bは別々の記憶デバイ
スであることができる。とにかく、第1部分114aは
n−1の値をシフト・レジスタ116に結合する。また
はシステム100およびシステム100′に対する前記
の考察と同等の方式で、nの値をシフト・レジスタ11
6に結合し、ここでこのレジスタがn−1の値を直接的
または間接的のいずれかで決定することができる。第2
部分114bは、fの値を乗算器118に結合する。乗
算器118は1/sconstの値を受け取るようにさらに
結合される。ここで、この値は記憶装置または同等の装
置から引き出すことができる。このことに関して、s
constは前で詳細に説明したように種々の数値(例え
ば、0.585、0.54、0.5)の1つであることができる。乗
算器118からの積(すなわち、f/sconst)が加算
器120の結合される。加算器120は加数として2の
値をさらに受け取る。このことに関して、以下でさらに
明らかになるように加算器120はそれぞれの演算の中
で2の値を単に加算するから、典型的な完全演算加算器
回路よりも複雑さの少ない論理装置であるであろう。加
算器120の出力はシフト・レジスタ116の入力に結
合され、そしてシフト・レジスタ116の出力は逆対数
関数の近似値の結果xを提供する。
【0126】当業者は前の説明から、システム112の
動作を理解することができる。システム112の動作は
式32に最もよく要約されている。したがって簡単に言
えば、乗算器118はf×1/sconstの値を決定し、
この積が加算器120により2に加算される。そしてそ
の和がシフト・レジスタ116の中に記憶される。次
に、シフト・レジスタ116は加算器120からの和を
n−1の値に従ってシフトする。したがってこのこと
は、指数を含む実際の計算を必要としないでおよび乗算
演算を行わないで式32からの乗数倍2n-1の効果を達
成する。その代わりに、2+(f/sconst)の値を適
切な方向にシフトすることによりこれらの演算が達成さ
れる。最後に、このシフトされた結果が式32からの近
似値としてシフト・レジスタ116により出力される。
したがってこれが、log2(x)の逆関数の近似値で
ある。
【0127】また別の逆対数の実施例を理解するため
に、式32に対するsconstは0.5に等しいとすることが
できるという前記の説明を思い出すべきである。この場
合には、式32は下記の式33になる。
【0128】
【数38】
【0129】したがって、式33はシステム112に対
してそれに代わる実施例として1つの実施例を生ずる。
このまた別の実施例は、乗算器118のような乗算器を
必要としない。具体的に言えば、1+fの和がいったん
決定されると、乗数倍2nの効果を達成するために、こ
の和をシフトすることにより式33を満たすことができ
る。したがってこの結果は、2を底とする逆対数のなお
また別の近似値である。
【0130】前記の逆対数の実施例は、1より大きいま
たは1に等しい結果(すなわち、近似値)を生ずる場合
の、すなわちi+fが0より大きいまたは0に等しい場
合の、逆対数演算に向けてのものである。けれどもi+
fが負の数である場合、その場合には適切に計算された
逆対数関数は0と1との間の値を生ずる。本発明に関連
して、このような場合に対してまた別の変更を行わなけ
ればならないことが決定された。導入として、2を底と
するxの対数の2進表示が与えられるならば(すなわ
ち、i+fの値が与えられるならば)、逆対数の実施例
はxを近似することを試みることを前記考察から思い出
すべきである。ここで再び、逆対数を近似する好ましい
実施例は対数を近似する前記の実施例に基づいている
が、しかし以下で詳細に説明されるように、i+fが0
より小さい事実を考慮して、いくつかの付加される変更
実施例が生ずる。
【0131】好ましい実施例は、式4の概念で再び出発
することにより、対数を近似するのと対応する方式で負
の数の逆対数の近似を行う。便宜のためにここで式4を
再び以下に記す。
【0132】
【数39】
【0133】ここでiは式4の解の整数部分、fは式4
の解の小数部分、である。前で説明した対数の実施例は
nをiに関係づけることとrをfに関係づけることとを
別々に調べたことを思い出すべきである。ここでは、反
対の方式が取られる、すなわち、iに基づいてnを解析
することとfに基づいてrを解析することとを別々に行
うことにより負の数の逆対数が調べられる。これらの別
々の解析のおのおのが以下で考察される。
【0134】負の数の逆対数を得る実施例に対してnと
iとの間の関係を示すために、ここで表6の前記の例に
戻る。すなわちこの場合には、x=0.3516でありそして
2を底とするxの対数の近似値は−1.5936である。した
がって、i=−1およびf=−0.5936である。けれども
それに加えて、表6および式26.2の前記の考察か
ら、この場合のn=MSDは−2に等しいことを思い出
すべきである。したがって、iとnは整合しない。この
ことをさらに詳細に説明するならば、i+fが負である
場合の逆対数の近似値の限定された例に対し、前記の式
8の関係i=nは適用されない。その代わりにこの例
は、下記のまた別の例によって確かめられるように、負
の数の逆対数の場合、MSD(すなわち、n)とiとの
間の関係は下記の式34に示される。
【0135】
【数40】
【0136】式34の提案をさらによく理解するため
に、式26.2で前に示されたようなこの例がここでま
た記される。
【0137】
【数41】
【0138】他の負の対数の場合のように、好ましい実
施例の近似値はnの負の整数(例えば、−2)に正の小
数を加算することにより決定されることを、式26.2
が示している。ここでこの例の正の小数は、式26.2
の括弧の中の因子から決定されるように0.4064に等し
い。またこの実施例の場合のように、正の小数が負の数
にいつでも加算され、この時、解の整数部分は1だけ増
加した負の数であるであろう。したがって式26.2の
例では、n=−2の値が0.4064の小数部分に加算され、
したがって、−1.5936の解の整数部分は−1に等しい。
さらに、この−1の値が1だけ増加したnに等しいこと
が容易に確かめられる。これらの観察が与えられるなら
ば、負の数の逆対数に対し、そして前で定義した変数を
用いれば、式34に示されているようにiは1だけ増加
したnに等しい。さらに、この実施例はiが与えられて
nを決定することを調べる。したがって、この方式でn
を得るために、下記の式35に示されているように式3
4を再び書き直すことができる。
【0139】
【数42】
【0140】また別の例により式34および式35を確
かめることができる。したがってこの付加的な例に対
し、下記の表7に2進方式で示されているように、x=
0.037109375を仮定する。
【0141】
【表7】
【0142】表7から、MSD=n=−5であることが
分かり、したがってl=2MSD=2- 5=0.03125であり、
そしてlが引き算された後のxの残りであるrは0.0058
59375に等しい。次に、nとrを式26に代入するなら
ば、2を底とするxの対数の近似値が得られる。この例
では、このことは下記の式26.3に示される。
【0143】
【数43】
【0144】式26.3から、n=−5およびi=−4
であることが分かるであろう。正の小数(すなわち、
(2-(-5)×0.005859375))が負の数(すなわち、−
5)に加算されるために、もう一度このことが起こり、
したがって、解の整数部分は1だけ増加した負の数であ
る。換言すれば、i=n+1=−5+1=−4である。
したがって考察のこの時点において、対数の負の整数部
分が与えられるならば、nを決定するための好ましい方
法論が示された。したがってこの時点において、l=2
nであることが示された。このことはその中にxが属す
る領域の位置を実効的に定める。またlはここでは既知
であるので、式5から、後はrを決定するだけでなけれ
ばならなく、したがってlとrとを組み合わせてxの近
似を得ることができる。
【0145】この好ましい実施例において負の数の逆対
数の近似値に対しrとfとの間の関係を示すために、表
6の前記の例に再び戻ると、すなわちx=0.3516の場
合、2を底とするxの対数の近似値は−1.5936であり、
i=−1、f=−0.5936である。ここでもう一度式2
6.4が繰り返されるが、しかし今回はrとfとの間の
関係の考察を述べるためである。
【0146】
【数44】
【0147】式26.4を見てみるならば、rとfとの
間の関係をこの例から観察することができ、そして次に
また別の例でもって後で確かめることができる。具体的
に言えば式26.4において、rに関する特徴は(2
-(-2)×0.1016)の括弧の中の正の小数部分によって定
められ、そしてこの好ましい実施例はこれをf=−0.59
36の値に関係づける。それに加えて、この正の小数部分
をnの負値に加算することからどのようにしてiが得ら
れるかの前記の考察を思い出すべきである。この解析を
1段さらに進めるならば、この実施例の場合のように、
それはまたいつでも正の小数部分が負の数に加算される
場合であり、その場合には解の小数部分は1だけ減少し
た正の小数部分であるであろう。したがって式26.4
の例では、括弧の中から得られる0.4064の正の小数部分
がnの負の数に加算され、そしてその結果の小数部分は
−0.5936である。このことは、1だけ減少された0.4064
の正の小数部分と同じである(すなわち、0.4064−1=
−0.5936)。さらにこれらの観察を考慮して、いま考察
した小数部分はfであり、したがってfは下記の式36
に示されているように括弧の項マイナス1を用いて定義
することができる。
【0148】
【数45】
【0149】式36は前で用いた第2の、すなわち表7
に示されたようにx=0.037109375である実施例、によ
りここでまた確かめられる。この例の場合、r=0.0058
59375であることを思い出すべきである。この値を式3
6に代入するならば、また、nはiに基づいて−5であ
ると分かったことを前記から思い出すならば、下記の式
37が得られる。
【0150】
【数46】
【0151】式37から、fが正しく決定されたことが
分かるであろう。したがって考察のこの時点において、
nとrが与えられたならばfを決定するための好ましい
方法論が得られた。
【0152】負の数の逆対数に関する好ましい実施例の
考察の結論として、最終的な目標はxの近似値を得るこ
とであることを思い出すべきである。この目的に向かっ
て、xはlとrとの和であり、そしてlは前で見つけら
れたことを、式5から思い出すべきである。したがって
この考察は、fが与えられた時rを得ることだけが必要
であり、この場合にfがrにどのように関係しているか
が前で示された。したがって式36をrについて解いて
書き換えることにより、下記の式38が得られる。
【0153】
【数47】
【0154】したがって、xはlとrとを加算すること
により得られ、その結果下記の式39が得られる。
【0155】
【数48】
【0156】式39は2nの値を括弧の外に括り出すこ
とにより簡単にすることができ、その結果下記の式40
が得られる。
【0157】
【数49】
【0158】最後に式35を式40に代入することによ
り、式41に示されるように負の数の逆対数に対する最
終的解が得られる。したがってこの解は2進表示で受け
入れられるようにiとfを使って定められる。
【0159】
【数50】
【0160】式41から、負の数の逆対数を近似するた
めにシステム112に匹敵するシステムを作成すること
ができる。このような逆対数システム122が図8に示
されている。さらに逆対数システム122を詳細に説明
する前に、iに関して符号の評価が行われ、もし符号が
正であるならばシステム112が逆対数を決定し、一方
もし符号が負であるならばシステム122が逆対数を決
定するように、図7のシステム112と組み合わせるこ
とができることがさらに意図される。
【0161】システム122の構成と動作を説明する。
システム122は、log2(x)の2進表示を記憶す
るための記憶デバイス124(例えば、レジスタまたは
メモリ・スペース)を有する。この場合、前記の表示は
前で定義されたようなiとfの値を有する。さらに詳細
に言えば、iの値は記憶デバイス124の第1部分12
4aの中に記憶され、一方fの値は記憶デバイス124
の第2部分124bの中に記憶される。またはそれとは
異なって、部分124aと部分124bは分離した別の
記憶デバイスであることができる。とにかく、第1部分
124aはi−1の値をシフト・レジスタ126に結合
する。または他のシステムに対して前で考察したのと同
様な方式で、第1部分124aがiの値をシフト・レジ
スタ126に結合し、このレジスタがi−1の値を直接
または間接のいずれかで決定することができる。第2部
分124bはfの値を加算器128に結合する。加算器
128は2の値を加数としてさらに受け取る。このこと
に関して、加算器128は以下でさらに明らかになるよ
うにそれぞれの演算の中で2の値を単に加算するから、
加算器128は典型的な完全加算器回路よりは複雑でな
い論理装置である。加算器128からの和はシフト・レ
ジスタ126に結合される。シフト・レジスタ126の
出力に、負の数の逆対数の近似値である結果xが得られ
る。システム122の種々の部品が与えられるならば、
および前記の種々の実施例の動作の説明を考慮すれば、
当業者はシステム122により実行される動作法を容易
に理解することができるはずである。したがって簡単に
言えば、加算器128が式41の括弧の中の和を決定
し、そして次にシフト・レジスタ126がi−1の値に
従ってこの和をシフトし、それによりi+fの入力が与
えられるならばxの値を近似する。
【0162】負の数の逆対数に関する最終の事柄とし
て、式41についての前記考察および結論はsconst
0.5=2-1の値に基づいていることに注目すべきであ
る。けれども前記の実施例におけるように、異なる値の
constを実行することもできる。この場合には、s
const=2-1の基本の仮定により式36の分離した成分
を因数分解することができ、そしてfに対して解くなら
ばまたはrに対して解くために書き直すならば、これら
の両方は下記の形式の式42に示される。
【0163】
【数51】
【0164】xは近似的に2n+rに等しいから、式4
2からのrの値をxのこの近似値に代入するならば、そ
してまたnを式35に定義されたように置き換えるなら
ば、下記の式43が得られる。負の数の逆対数の実施例
に対するこのまた別の実施例によって式43を実行する
ことができ、またsconstを変更することによる融通性
も可能である。
【0165】
【数52】
【0166】前記の説明から、前記の実施例により多く
の利点が得られ、および2を底とする対数および2を底
とする逆対数に対する近似値を実施する変更実施例が得
られることが分かるであろう。けれどもこれらの実施例
が詳細に説明されたが、本発明の範囲内において前記説
明に対し種々の置き換え、変更または修正を行うことが
可能であることが、当業者には理解されるはずである。
例えば、図1はダイナミック・レンジ・コンプレッサを
示しているが、この実施例はオーディオ信号処理に関係
する他の回路に応用されるであろう。実際、この実施例
は他の種類の信号を処理するのに関して動作することが
できることはさらに可能である。また別の例として、図
4、図6および図7は得られた種々の方法論を実施する
特定のハードウエア・インプリメンテーションを示した
が、なお他のハードウエアまたはハードウエアとソフト
ウエアを組み合わせたインプリメンテーションを当業者
は確かめることができるであろう。なおまた別の例とし
て、2進法に関連してしばしば起こりそして前で説明し
た理由のためにMSDを利用する能力からこのことに関
連して利点が得られるように、前記の実施例は2を底と
する決定に主として向かっている。それにも拘らず、本
発明の多くの内容は10または他の数を底とするシステ
ムに直接的に十分によく応用することができる、または
2を底とする実施例により得られた結果を式2に従って
変換して、また別の数を底とする結果を得ることができ
る。したがって、当業者には理解されるように、これら
の例およびその他の例は本発明の範囲内に包含されるも
のである。
【0167】以上の説明に関して更に以下の項を開示す
る。 1. bを底とするxの値の対数の近似値を決定するた
めのディジタル信号システムであって、対数の近似値が
整数部分と小数部分とを有し、信号を受け取るための入
力と、信号の属性を測定するための回路であって、前記
属性は少なくとも部分的にxの値に関係する、前記回路
と、その中にxが入る限定された領域を識別する回路で
あって、ここで前記限定された領域が複数個の限定され
た領域の1つであり、ここで前記複数個の限定された領
域のおのおのが整数nの異なる値に対応しそして前記複
数個の限定された領域のおのおのが下側がbnにより限
定されおよび上側がbn+1により限定され、ここで識別
された前記限定された領域が対数の近似値の整数部分を
識別する、前記識別回路と、xの実際の対数値の一部分
の近似値を表す曲線に沿った1つの点にxの一部分をマ
ッピングすることにより対数の近似値の小数部分を決定
する回路と、を有する前記システム。 2. 第1項記載のシステムにおいて、xの実際の対数
値の部分の近似値を表す曲線に沿う点のそれぞれがxの
実際の対数値の小数部分と定数の積である前記システ
ム。 3. 第1項記載のシステムにおいて、限定された領域
の中のxの部分のおのおのを表す曲線に対し、前記限定
された領域の中のxの部分のおのおのを表す曲線がxの
実際の対数値の部分の近似値を表す曲線と少なくとも1
回交差する前記システム。 4. 第3項記載のシステムにおいて、前記限定された
領域の中のxの部分のおのおのを表す曲線がxの実際の
対数値の部分の近似値を表す曲線と前記限定された領域
の中点で交差する前記システム。 5. 第1項記載のシステムにおいて、xを2進表示と
して記憶するための回路をさらに有する前記システム。 6. 第4項記載のシステムにおいて、前記限定された
領域を識別する前記回路が2進表示の最上位のディジッ
トに応答して前記限定された領域を識別する前記システ
ム。 7. 第6項記載のシステムにおいて、対数の近似値の
小数部分を決定する前記回路がxの実際の対数の部分の
近似値を表す曲線に沿った点に最上位のディジットより
は下位のビット位置を有するxのすべてのビットをマッ
プする前記システム。 8. 第7項記載のシステムにおいて、最上位のディジ
ットよりは下位のビット位置を有するxのすべてのビッ
トと、定数と、2-n+1に等しい値との間の積を決定する
ことにより、対数の近似値の小数部分を決定する前記回
路がxの実際の対数の部分の近似値を表す曲線に沿った
点に最上位のディジットよりは下位のビット位置を有す
るxのすべてのビットをマップする前記システム。 9.第8項記載のシステムにおいて、前記定数が0.5お
よび0.585を含む0.5から0.585までの間の近似的領域の
中にある前記システム。 10.第8項記載のシステムにおいて、前記少数部分を
決定する回路は、最上位のディジットよりは下位のビッ
ト位置を有するxのすべてのビットを前記定数倍して第
1の積を形成する回路と、前記第1の積を−n+1に等
しい回数シフトして、前記少数部分である第2の積を形
成する回路とを含む前記システム。 11. 底bを有するxの値の対数の近似値を決定する
ディジタル信号システム100が開示される。この対数
の近似値は整数部分(i)と小数部分(f)とを有す
る。このシステムは、信号を受け取るための入力12お
よびこの信号の属性を評価するための回路18を有す
る。この属性はxの値に少なくとも部分的に関係する。
このシステムはさらに、xがその中に属する限定された
領域を識別するための回路104をの有する。この限定
された領域は複数個の限定された領域の1つである。こ
こで、複数個の限定された領域のおのおのは整数nの異
なる値に対応し、そして下側がbnにより限定されおよ
び上側がbn+1により限定される。それに加えて、識別
された限定領域は対数の近似値の整数部分を識別する。
このシステムはさらに、xの実際の対数値の一部分の近
似値を表す曲線に沿った点にxの一部分をマッピングす
ることにより対数の近似値の小数部分を決定するための
回路106、108を有する。
【図面の簡単な説明】
【図1】その中で好ましい実施例を実行することができ
るダイナミック・レンジ・コンプレッサのブロック線
図。
【図2】r=x−2nの関数に対してrを示したグラ
フ。ここで、横軸はxでありそしてxのそれぞれの領域
に対してnが増加している。
【図3】f=log2(x)−iの関数のグラフ。ここ
で、横軸はxでありそしてxのそれぞれの領域に対して
iが増加している。
【図4】2を底とする対数を近似するための第1ディジ
タル・システムのブロック線図。この第1ディジタル・
システムは図2のグラフを図3のグラフにマップするよ
うに部分的に動作する。
【図5】図2のrのグラフと図3のfの倍率を変えたグ
ラフとの間の関係を示すことにより、図4のシステムに
より達成されるlog2(x)の近似値の結果と部分的
に関係するグラフ。
【図6】2を底とする対数を近似するための第2ディジ
タル・システムのブロック線図。この第2ディジタル・
システムは図4の第1ディジタル・システムよりも複雑
さが少ない回路を用いている。
【図7】2を底とする正の逆対数を近似するためのディ
ジタル・システムのブロック線図。
【図8】2を底とする負の逆対数を近似するためのディ
ジタル・システムのブロック線図。
【符号の説明】
12 入力 18 属性測定回路 100 ディジタル信号システム 104 識別回路 106、108 近似的対数値の小数部分の決定回路 i 整数部分 f 小数部分

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 bを底とするxの値の対数の近似値を決
    定するためのディジタル信号システムであって、ここで
    対数の近似値が整数部分と小数部分とを有し、 信号を受け取るための入力と、 信号の属性を測定するための回路であって、前記属性は
    少なくとも部分的にxの値に関係する、前記回路と、 その中にxが入る限定された領域を識別する回路であっ
    て、 ここで前記限定された領域が複数個の限定された領域の
    1つであり、 ここで前記複数個の限定された領域のおのおのが整数n
    の異なる値に対応しそして前記複数個の限定された領域
    のおのおのが下側がbnにより限定されおよび上側がb
    n+1により限定され、 ここで識別された前記限定された領域が対数の近似値の
    整数部分を識別する、前記識別回路と、 xの実際の対数値の一部分の近似値を表す曲線に沿った
    1つの点にxの一部分をマッピングすることにより対数
    の近似値の小数部分を決定する回路と、を有する前記シ
    ステム。
JP11325791A 1998-11-16 1999-11-16 対数および逆対数に対する近似を実行するディジタル信号処理回路、システムおよび方法 Abandoned JP2000163252A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US192981 1998-11-16
US09/192,981 US6289367B1 (en) 1998-11-16 1998-11-16 Digital signal processing circuits, systems, and method implementing approximations for logarithm and inverse logarithm

Publications (1)

Publication Number Publication Date
JP2000163252A true JP2000163252A (ja) 2000-06-16

Family

ID=22711822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11325791A Abandoned JP2000163252A (ja) 1998-11-16 1999-11-16 対数および逆対数に対する近似を実行するディジタル信号処理回路、システムおよび方法

Country Status (4)

Country Link
US (1) US6289367B1 (ja)
EP (1) EP1001334B1 (ja)
JP (1) JP2000163252A (ja)
DE (1) DE69934956T2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9810204D0 (en) * 1998-05-14 1998-07-08 Univ Newcastle Computational structure for executing arithmatic in a logarithmic number system
US6711596B1 (en) * 1999-05-14 2004-03-23 University Of Newcastle Upon Tyne Method and apparatus for determining the approximate valve of a logarithmic function
US7058188B1 (en) * 1999-10-19 2006-06-06 Texas Instruments Incorporated Configurable digital loudness compensation system and method
US6643323B1 (en) * 2000-02-02 2003-11-04 Texas Instruments Incorporated Digital filtering method
JP4269520B2 (ja) * 2001-01-23 2009-05-27 株式会社デンソー 近似演算装置およびmap復号装置
US6502118B1 (en) * 2001-03-22 2002-12-31 Motorola, Inc. Fast system and method for producing a logarithmic signal approximation with variable precision
US20030101206A1 (en) * 2001-07-31 2003-05-29 Graziano Michael J. Method and system for estimating a base-2 logarithm of a number
US7007052B2 (en) * 2001-10-30 2006-02-28 Texas Instruments Incorporated Efficient real-time computation
DE10163350A1 (de) * 2001-12-21 2003-07-17 Rohde & Schwarz Verfahren und Vorrichtung zum Erzeugen eines Ausgangssignals als mathematische Funktion eines Eingangssignals
US7107300B2 (en) * 2002-05-17 2006-09-12 Texas Instruments Incorporated Circuits, systems, and methods implementing approximations for inverse logarithm
US7171435B2 (en) * 2002-05-17 2007-01-30 Texas Instruments Incorporated Circuits, systems, and methods implementing approximations for logarithm, inverse logarithm, and reciprocal
US7266576B2 (en) * 2002-12-24 2007-09-04 Lockheed Martin Corporation Circuits and methods for implementing approximations to logarithms
TWI220225B (en) * 2003-01-03 2004-08-11 Mediatek Inc Control chip for optical disk drive and method for updating the firmware in the control chip
US7143126B2 (en) * 2003-06-26 2006-11-28 International Business Machines Corporation Method and apparatus for implementing power of two floating point estimation
US7042523B2 (en) * 2003-06-30 2006-05-09 Texas Instruments Incorporated Video correction system and method using logarithmic conversion
US7392270B2 (en) * 2004-07-29 2008-06-24 International Business Machines Corporation Apparatus and method for reducing the latency of sum-addressed shifters
CN101167368B (zh) * 2005-12-05 2012-03-28 华为技术有限公司 一种实现算术编解码的方法及装置
JP4735499B2 (ja) * 2006-09-28 2011-07-27 ブラザー工業株式会社 画像処理プログラムおよび画像処理装置
US8510360B2 (en) * 2010-06-04 2013-08-13 International Business Machines Corporation Calculating large precision common logarithms
WO2016179648A1 (en) * 2015-05-08 2016-11-17 Barratt Lachlan Controlling dynamic values in digital signals

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1490311A (fr) * 1965-08-31 1967-07-28 Euratom Machine destinée à calculer les logarithmes de nombres binaires
DE2312128A1 (de) * 1973-03-10 1974-09-12 Dirk Dr Ing Rotthaus Schaltungsanordnung zur bestimmung des dualen logarithmus einer binaerzahl
US5365465A (en) * 1991-12-26 1994-11-15 Texas Instruments Incorporated Floating point to logarithm converter
SE470542B (sv) * 1992-12-07 1994-07-25 Foersvarets Forskningsanstalt Anordning för omvandling av ett binärt flyttal till en 2- logaritm i binär form eller omvänt
US5703801A (en) * 1995-01-31 1997-12-30 Motorola, Inc. Logarithm/inverse-logarithm converter utilizing second-order term and method of using same
US5642305A (en) * 1995-01-31 1997-06-24 Motorola, Inc. Logarithm/inverse-logarithm converter and method of using same
US5600581A (en) * 1995-02-22 1997-02-04 Motorola, Inc. Logarithm/inverse-logarithm converter utilizing linear interpolation and method of using same
JP3110288B2 (ja) * 1995-07-21 2000-11-20 日本電気株式会社 指数対数変換回路
KR0174498B1 (ko) * 1995-10-13 1999-04-01 김광호 로그의 근사값 계산방법 및 회로

Also Published As

Publication number Publication date
DE69934956T2 (de) 2007-05-31
US6289367B1 (en) 2001-09-11
DE69934956D1 (de) 2007-03-15
EP1001334B1 (en) 2007-01-24
EP1001334A2 (en) 2000-05-17
EP1001334A3 (en) 2002-11-27

Similar Documents

Publication Publication Date Title
JP2000163252A (ja) 対数および逆対数に対する近似を実行するディジタル信号処理回路、システムおよび方法
US7171435B2 (en) Circuits, systems, and methods implementing approximations for logarithm, inverse logarithm, and reciprocal
US6055555A (en) Interface for performing parallel arithmetic and round operations
JP2884057B2 (ja) 数値フォーマット変換装置
US7865347B1 (en) Finite impulse response (FIR) filter compiler for estimating cost of implementing a filter
JPH06348455A (ja) 乗算における丸め込み方法及び乗算回路
US6900747B2 (en) Method of compressing lookup table for reducing memory, non-linear function generating apparatus having lookup table compressed using the method, and non-linear function generating method
US6304890B1 (en) Exponential calculation device and decoding device
US6223197B1 (en) Constant multiplier, method and device for automatically providing constant multiplier and storage medium storing constant multiplier automatic providing program
US5177703A (en) Division circuit using higher radices
JP2000261325A (ja) 逆量子化装置及び逆量子化方法
WO1991018355A1 (en) Integrated interpolator and method of operation
US6134572A (en) Galois Field arithmetic apparatus and method
US6415311B1 (en) Sign extension circuit and method for unsigned multiplication and accumulation
KR0174498B1 (ko) 로그의 근사값 계산방법 및 회로
US7400676B2 (en) Tone quality adjustment device designing method and designing device, tone quality adjustment device designing program, and tone quality adjustment device
JP3534863B2 (ja) 絶対値計算方法および回路
JP4354648B2 (ja) バイアスを招かないで固定少数点フォーマットに信号を圧縮するための方法と装置
JPH08504046A (ja) 浮動小数点2進数を2進形式における対数に変換しまたはその逆変換をするための装置
JPH0635673A (ja) 乗算方法及び回路
KR100223752B1 (ko) 병렬 곱셈기
JP2524035Y2 (ja) 畳み込み演算回路用乗算器
JP2901463B2 (ja) 加算装置
JP2518532B2 (ja) 減算シフト型除算器
JP2000183753A (ja) 信号変換装置及び信号変換方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061116

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20081210