DE10163350A1

DE10163350A1 - Verfahren und Vorrichtung zum Erzeugen eines Ausgangssignals als mathematische Funktion eines Eingangssignals

Info

Publication number: DE10163350A1
Application number: DE10163350A
Authority: DE
Inventors: Markus Freidhof
Original assignee: Rohde and Schwarz GmbH and Co KG
Current assignee: Rohde and Schwarz GmbH and Co KG
Priority date: 2001-12-21
Filing date: 2001-12-21
Publication date: 2003-07-17
Also published as: US7233966B2; JP4330874B2; JP2003263423A; US20030131037A1

Abstract

Eine Vorrichtung (1) zum Erzeugen eines digitalen Ausgangssignals (y¶LOG¶(k)/K) als mathematische Funktion eines digitalen Eingangssignals (x¶LOG¶(k)) umfaßt eine Pegelveränderungs-Einrichtung (6), die durch Verstärken oder Abschwächen des Eingangssignals (x¶LOG¶(k)) ein erstes Zwischensignal (A), das in einen eingeengten Argument-Bereich der mathematischen Funktion fällt, und ein von der Verstärkung bzw. Abschwächung des Eingangssignals (x¶LOG¶(k)) abhängiges Korrektursignal (Shift¶LOG¶) erzeugt. In einer Speichereinrichtung (119 sind an oder zwischen Stützstellen tabellierte Funktionswerte der mathematischen Funktion gespeichert. Die tabellierten Funktionswerte (B1) werden aus der Speichereinrichtung (11) in Abhängigkeit von dem ersten Zwischensignal (A) ausgelesen und ein zweites Zwischensignal (B) wird in Abhängigkeit von den ausgelesenen tabellierten Funktionswerten (B1) erzeugt. Durch Subtrahieren des Korrektursignals (Shift¶LOG¶) von dem zweiten Zwischensignal (B) in einem Subtrahierer (12) wird das digitale Ausgangssignal (y¶LOG¶(k)/K) erzeugt.

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Erzeugen eines digitalen Ausgangssignals als mathematische Funktion eines digitalen Eingangssignals sowie ein Computerprogramm zur Durchführung des Verfahrens.
Beispielsweise gibt es Anwendungen, bei welchen der Logarithmus des Betrags eines komplexen, aus einer realen Komponenten I und einer imaginären Komponente Q bestehenden digitalen Eingangssignals beispielsweise zur Gewinnung einer logarithmisch skalierten Regelgröße bestimmt werden muß. Bisher war es üblich, entweder den Funktionswert beispielsweise durch iterative Verfahren zu berechnen, oder die Funktionswerte in umfangreichen Tabellen vorzuhalten und in Abhängigkeit von dem Wert des Eingangssignals abzurufen. Die Berechnung der Funktionswerte in Echtzeit erfordert einen in der Regel nicht realisierbaren Hardwareaufwand. Wird eine Tabelle für alle möglichen Werte des Eingangssignals vorgehalten, so erfordert dies entweder einen hohen Speicherbedarf oder die Stützstellen der Tabelle sind soweit voneinander entfernt, daß entweder nur eine geringe Genauigkeit erreicht wird oder ein erheblich hoher Aufwand bei der Interpolation zwischen den Stützstellen durch die Interpolationsverfahren betrieben werden muß.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung zum Erzeugen eines digitalen Ausgangssignals als mathematische Funktion eines digitalen Eingangssignals sowie ein Computerprogramm zur Durchführung des Verfahrens zu schaffen, welches mit einem geringen Speicherbedarf für die Funktionstabelle auskommt und eine Bestimmung der dem Ausgangssignal zugrundeliegenden Funktionswerte dennoch mit hoher Genauigkeit ermöglicht.
Die Aufgabe wird bezüglich des Verfahrens durch die Merkmale des Anspruchs 1, bezüglich der Vorrichtung durch die Merkmale des Anspruchs 12 und bezüglich des Computerprogramms durch die Merkmale eines der Ansprüche 19 bis 21 gelöst.
Erfindungsgemäß wird nur ein eingeengter Argument-Bereich der mathematischen Funktion verwendet, d. h., der Bereich der Argument-Werte für welche die Funktion tabelliert ist, ist gegenüber dem zulässigen Wertebereich des Eingangssignals stark eingeschränkt. In diesem eingeengten Argument-Bereich können die Funktionswerte auch mit begrenztem Speicheraufwand relativ eng benachbart tabelliert werden. Das Eingangssignal wird durch entsprechendes Verstärken oder Abschwächen in seinem Pegel so verändert, daß ein der Tabelle zugeführtes Signal in dem eingeengten Argument-Bereich, in welchem die mathematische Funktion tabelliert ist, liegt. Aus dem Verstärkungs- bzw. Abschwächungsfaktor wird ein Korrektursignal erzeugt, mit welchem das Ausgangssignal, das aus den tabellierten und gegebenenfalls interpolierten Funktionswerten besteht, korrigiert wird.
Die Unteransprüche ermöglichen vorteilhafte Weiterbildungen der Erfindung.
Vorzugsweise wird eine lineare Interpolation zwischen den tabellieren Funktionswerten verwendet. Eine erhebliche Vereinfachung kann dadurch erreicht werden, daß entweder in dem gesamten eingeengten Argument-Bereich eine einheitliche, konstante Steigung für die lineare Interpolation verwendet wird oder indem der eingeengte Argument-Bereich in einige wenige Abschnitte untergliedert wird, in welchen jeweils eine konstante Steigung für die lineare Interpolation verwendet wird. Im Gegensatz zu einer linearen Interpolation, bei welcher an jeder Stützstelle die Steigung separat aus dem Differenzquotienten ermittelt wird, ergibt sich eine erhebliche Vereinfachung bei der Implementierung der linearen Interpolation. Da der zulässige Argument- Bereich der tabellieren mathematischen Funktion gegenüber dem zulässigen Wertebereich des Eingangssignals erheblich eingeschränkt ist, ist diese Vereinfachung der linearen Interpolation mit nur geringen Genauigkeitsverlusten behaftet.
Wenn zunächst das Betragsquadrat eines komplexen Eingangssignals berechnet werden soll ist es vorteilhaft, eine Grob-Verstärkung bzw. Grob-Abschwächung des Eingangssignals zumindest teilweise noch vor der Betragsquadratsbildung vorzunehmen und gegebenenfalls nach der Betragsquadratsbildung noch eine Fein-Verstärkung bzw. Fein-Abschwächung vorzunehmen und das Korrektursignal entsprechend anzupassen.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung näher beschrieben. In der Zeichnung zeigen:
Fig. 1 ein Blockschaltbild eines ersten Ausführungsbeispiels der erfindungsgemäßen Vorrichtung;
Fig. 2 ein Blockschaltbild eines zweiten Ausführungsbeispiels der erfindungsgemäßen Vorrichtung;
Fig. 3 zwei Diagramme zur Erläuterung der Tabellierung der mathematischen Funktion;
Fig. 4 eine bevorzugte detaillierte Ausführung eines Ausschnitts der in den Fig. 1 und 2 dargestellten Ausführungsbeispiele der erfindungsgemäßen Vorrichtung;
Fig. 5 der Berechnungsfehler als Funktion des der Tabelle zugeführten Signals bei einer linearen Interpolation mit einer einheitlichen, konstanten Steigung;
Fig. 6 der Berechungsfehler als Funktion des der Tabelle zugeführten Signals bei Verwendung von drei jeweils konstanten Steigungen in unterschiedlichen Abschnitten bei der linearen Interpolation; und
Fig. 7 ein Diagramm zur Erläuterung der Vorgehensweise bei der linearen Interpolation.
Fig. 1 zeigt ein erstes Ausführungsbeispiel der erfindungsgemäßen Vorrichtung 1 zur Durchführung des erfindungsgemäßen Verfahrens. Im dargestellten Ausführungsbeispiel dient die Vorrichtung 1 dazu, aus einem digitalen Eingangssignal x_LOG(k), das aus einer Abtastfolge besteht, ein ebenfalls aus einer Abtastfolge bestehendes digitales Ausgangssignal y_LOG(k)/K zu erzeugen, wobei die Abtastwerte des Ausgangssignals y_LOG(k)/K der Logarithmus zur Basis 2 der Abtastwerte des Eingangssignals x_LOG(k) sind. Der Logarithmus zur Basis 2 unterscheidet sich nur durch die Konstante K vom Logarithmus zur Basis 10, so daß die Abtastfolge y_LOG(k) den Logarithmus zur Basis 10 der Abtastfolge des Eingangssignals x_LOG(k) darstellt. Die Erfindung eignet sich für beliebige mathematische Funktionen, insbesondere monotone Funktionen, und ist nicht auf den Anwendungsfall des Logarithmus beschränkt.
Bei dem in Fig. 1 dargestellten Ausführungsbeispiel wird in einer Betragsquadratsbildungs-Einrichtung 2 zunächst das Betragsquadrat des Eingangssignals x_LOG(k) gebildet. Für Anwendungsfälle, bei welchen der Logarithmus unmittelbar des Eingangssignals x_LOG(k) bestimmt werden soll, ist die Betragsquadratsbildungs-Einrichtung 2 wegzulassen. Die Betragsquadratsbildungs-Einrichtung 2 besteht aus einem ersten Multiplizierer 3, welcher die reale Komponente I des komplexen Eingangssignals x_LOG(k) quadriert, und einem zweiten Multiplizierer 4, welcher die imaginäre Komponente Q des komplexen Eingangssignals x_LOG(k) quadriert. In einem Addierer 5 werden die quadrierten Komponenten addiert, so daß am Ausgang der Betragsquadratsbildungs-Einrichtung 2 das Betragsquadrat |x_LoG(k)|² des Eingangssignals x_LOG(k) zur Verfügung steht. Dieses wird einer Pegelveränderungs- Einrichtung 6 zugeführt.
Die Pegelveränderungs-Einrichtung 6 verstärkt das Eingangssignal x_LOG(k) bzw. im Ausführungsbeispiel das Betragsquadrat des Eingangssignals x_LOG(k) so, daß ein dadurch entstehendes erstes Zwischensignal A in einen vorgegebenen eingeengten Argument-Bereich der mathematischen Funktion, im Ausführungsbeispiel des Logarithmus zur Basis 2, fällt. Im bevorzugten Ausführungsbeispiel ist der eingeengte Argument-Bereich des Logarithmus zur Basis 2 das Intervall [0,5, 1). Im dargestellten bevorzugten Ausführungsbeispiel erfolgt die Verstärkung durch Verschieben der Wertigkeit der Bits des Betragsquadrats des Eingangssignals. Dabei wird zunächst in einer Bestimmungseinrichtung 7 mit einem weiter unten angegebenen Verfahren die Anzahl Shift_LOG der Bits bestimmt, um welche die Wertigkeit des Betragsquadrats des Eingangssignals angehoben werden muß, um in den eingeengten Argument-Bereich [0,5, 1) zu fallen. Die Anzahl dieser Verschiebungsbits Shift_LOG stellt dabei ein Korrektursignal dar, um welche die Funktionswerte später korrigiert werden müssen. Im allgemeinen Fall kann der Verstärkungsfaktor auch eine ungerade Potenz der Basis 2 sein, dann ist jedoch die Verstärkung nicht durch Bitverschiebung und die spätere Korrektur nicht durch eine einfache Subtraktion möglich. Erfolgt die Verstärkung, wie im dargestellten Ausführungsbeispiel, durch eine Bitverschiebung, so kann statt eines echten Multiplizierers ein Bitverschieber (Bitshifter) 8 verwendet werden. Der Bitverschieber 8 ist durch den Potenzierer 9 und den Multiplizierer 10 veranschaulicht. Auch eine negative Verstärkung (Abschwächung) ist möglich.
Das erste Zwischensignal A wird einer Funktionswertermittlungseinrichtung 11 zugeführt, welche die zu den Abtastwerten des ersten Zwischensignals A gehörenden Funktionswerte der mathematischen Funktion als zweites Zwischensignal B ausgibt. Im dargestellten Ausführungsbeispiel erzeugt die Funktionswertermittlungs- Einrichtung 11 als zweites Zwischensignal B jeweils den Logarithmus zur Basis 2 des ersten Zwischensignals A.
Das zweite Zwischensignal B wird durch das Korrektursignal Shift_LOGkorrigiert. Dabei muß das Korrektursignal mit der gleichen mathematischen Funktion, hier dem Logarithmus zur Basis 2, behandelt werden. Wenn jedoch der Verstärkungsfaktor, wie im dargestellten Ausführungsbeispiel, eine ganzzahlige Potenz der Basis 2 ist, so stellt der Wert Shift_LOG die entsprechende Potenz zur Basis 2 dar und die Korrektur kann in einfacher Weise dadurch erfolgen, daß von dem zweiten Zwischensignal B das Korrektursignal Shift_LOG in einem Subtrahierer 12 subtrahiert wird. Dadurch entsteht das Ausgangssignal y_LOG(k)/K. Wird eine andere mathematische Funktion als der Logarithmus verwendet, so ist statt des Subtrahierers ein entsprechendes anderes Korrekturglied 12 zu verwenden.
Da nur der Betrag benötigt wird und nachfolgend der Logarithmus bestimmt wird, wird nicht der Betrag, sondern das Betragsquadrat bestimmt. Durch den Logarithmus ergibt sich dann nur ein konstanter Faktor:

20.log₁₀|x_LOG(k)| = 10.log₁₀|x_LOG|(k)². (1)
Das Betragsquadrat von x_LOG(k) kann einfach durch Multiplikation bestimmt werden:

|x_LOG(k)|² = Re{x_LOG(k)}² + Im{x_LOG(k)}². (2)
Der Logarithmus soll durch ein Tabellen-Verfahren realisiert werden. Mit Hilfe der Tabelle wird aber nur ein Näherungswert für y_LOG(k) bestimmt. Der durch die Näherung entstehende Fehler soll z. B. kleiner 0,001 dB sein. Um über den gesamten Wertebereich des Logarithmus eine solche hohe Genauigkeit zu erreichen, müßte bei einem reinen Tabellenverfahren eine sehr große Tabelle (ca. 120-k-Worte) realisiert werden. Durch erfindungsgemäße Vereinfachungen kann die Größe der Tabelle deutlich reduziert werden. Eine wichtige Vereinfachung ist die Verwendung des Bitverschiebers 8 am Tabellen-Eingang. Die Eingangswerte der Tabelle (Ergebnis der Betragsquadrat-Rechnung) werden solange mit dem Faktor 2 multipliziert, bis der Eingangswert (erstes Zwischensignal A) im Wertebereich

liegt. Die Multiplikation am Eingang des Logarithmierers kann durch eine Subtraktion am Ausgang wieder rückgängig gemacht werden:
Somit muß die Tabelle nur über den Eingangswertebereich [0,5, 1) ausgelegt werden. Beim Logarithmus mit der Basis 10 müßte eine Tabelle mit den Logarithmen der Zweierpotenzen

realisiert werden. Dies kann vermieden werden, wenn der Logarithmus zur Basis 2 verwendet wird. Es gilt:
Für die Zweierpotenz ist nun keine Tabelle mehr notwendig, der Shiftfaktor Shift_LOG kann direkt subtrahiert werden. Der Faktor

kann im Ausgangssignal y_LOG(k) berücksichtigt werden.
Bei dem in Fig. 1 gezeigten Blockschaltbild sind zwei Multiplizierer 3 und 4 mit hoher Wortbreite zur Berechnung des Betragsquadrats notwendig. Nach der Berechnung des Betragsquadrats wird durch einen Shift das Ergebnis solange verstärkt, bis es im Definitionsbereich (eingeschränkter Argument-Bereich) der Tabelle für den Logarithmus liegt. Wenn diese Verstärkung schon vor der Berechnung des Betragsquadrats durchgeführt wird, müssen die Multiplizierer 3, 4 nicht mehr die große Wortbreite haben. Es gilt:
Wenn der |x_LOG(k)|² sehr groß ist, ist es nicht notwendig, zur Berechnung des Betragsquadrats so breite Multiplizierer zu verwenden. Kleinere Fehler in der Berechung sind akzeptabel, wenn der Logarithmus nur auf z. B. 0,001 dB genau bestimmt werden soll. Wird aber das Betragsquadrat klein (Eingangswerte sind auch klein), würde eine Reduzierung der Wortbreite der Multiplizierer zu relevanten Fehlern führen. Dies kann umgangen werden, wenn die nachfolgende Verstärkung vor die Multiplizierer verschoben wird. Nun ist vor der Betragsquadratberechung jedoch noch nicht bekannt, welcher Shift-Faktor Shift_LOGsich ergibt. Zu seiner Bestimmung muß ja schon das Betragsquadrat berechnet worden sein. Aber schon an den Eingangswerten kann ein sehr guter Schätzwert für den Shiftfaktor berechnet werden. Am Eingang der Betragsquadratberechung werden mit dem Shift-Faktor Shift_IQ die Eingangswerte verstärkt:
Der Shift-Faktor Shift_IQ wird so gewählt, daß die Eingangswerte ihren Wertebereich möglichst optimal ausnutzen. Dies ist der Fall, wenn entweder der Real- oder der Imaginärteil eine der folgenden Ungleichungen erfüllen:
Es darf nicht soweit verstärkt werden, daß einer der beiden Teile seinen Wertebereich verläßt. Deshalb muß weiterhin gelten:
Diese zunächst kompliziert erscheinenden Regeln können einfach realisiert werden. Die Bitverschiebung (Shift) wird z. B. in 5 Schritten durchgeführt. Die Shift-Faktoren dieser Schritte sind 16, 8, 4, 2 und 1. Gestartet wird mit dem Shift um den Faktor 16. Bei jedem Schritt muß nur überprüft werden, ob alle führenden Bits (MSB), die durch diesen Shift herausgeschoben werden, identisch sind.
Wenn die Regel aus den Ungleichungen (9) und (10) eingehalten werden, ergibt sich als Wertebereich für das Betragsquadrat:
Nach Ungleichung (3) soll der Eingangswert der Tabelle im Intervall [0,5, 1) liegen. Aus diesem Grund muß nun noch ein Bitverschieber (Shifter) mit drei Stufen vorgesehen werden:
Fig. 2 zeigt ein zweites Ausführungsbeispiel der erfindungsgemäßen Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens mit der vorstehend beschriebenen zweistufigen Verstärkung. Mit Fig. 1 übereinstimmende Elemente sind mit den gleichen Bezugszeichen versehen und werden nicht nochmals beschrieben. Bei dem in Fig. 2 dargestellten Ausführungsbeispiel umfaßt die Pegelveränderungs-Einrichtung eine vor dem Eingang der Betragsbildungs-Einrichtung 2 angeordnete erste Pegelveränderungs-Teileinrichtung 6a und eine hinter dem Ausgang der Betragsquadratsbildungs- Einrichtung 2 angeordnete zweite Pegelveränderungs- Teileinrichtung 6b. Das Korrektursignal Shift_LOG ist aus einem von der ersten Pegelveränderungs-Teileinrichtung 6a erzeugten ersten Korrektur-Teilsignal Shift_IQ und einem von der zweiten Pegelveränderungs-Teileinrichtung 6b erzeugten zweiten Korrektur-Teilsignal Shift_Korr zusammengesetzt. Dazu wird das erste Korrektur-Teilsignal Shift_IQ in einem als Multiplizierer dargestellten Bitverschieber 13, wie in der Ungleichung (12) angegeben, mit dem Faktor 2 multipliziert, und das Ergebnis wird in einem Addierer 14 zu dem zweiten Korrektur-Teilsignal Shift_Korr addiert, um das resultierende Korrektursignal Shift_LOG zu erzeugen.
Fig. 4 zeigt eine detailliertere Darstellung der bei den Ausführungsbeispielen der Fig. 1 und 2 verwendeten Funktionswertermittlungs-Einrichtung 11. Einem Eingang der Funktionsermittlungs-Einrichtung 11 wird das Zwischensignal A zugeführt. Einige der signifikantesten Bits MSB (most significant bits), beispielsweise die acht signifikantesten Bits, bilden das Adreß-Wort ADR, das einer Speichereinrichtung 20, beispielsweise einem ROM (read only memory) zugeführt wird. In der Speichereinrichtung 20 sind an Stützstellen oder vorzugsweise zwischen Stützstellen Funktionswerte der darzustellenden mathematischen Funktion, im Ausführungsbeispiel des Logarithmus zur Basis 2, gespeichert. Durch die Verstärkung bzw. Abschwächung des Eingangssignals bei der Erzeugung des ersten Zwischensignals A wird, wie oben beschrieben, sichergestellt, daß das erste Zwischensignal A in einem eingeengten Argument-Bereich der mathematischen Funktion, im Ausführungsbeispiel in dem Intervall [0,5, 1), liegt. Aufgrund dieses eingeengten Argument-Bereichs können die Stützstellen bei einer vorgegebenen Speicherkapazität der Speichereinrichtung 20 relativ eng gesetzt werden, so daß sich bereits durch die Einengung des Argument-Bereichs eine relativ hohe Genauigkeit der an bzw. zwischen den Stützstellen tabellierten Funktionswerte B1 ergibt.
Im dargestellten Ausführungsbeispiel wird die Genauigkeit noch dadurch gesteigert, daß zwischen den tabellierten Funktionswerten B1 eine lineare Interpolation, also eine Interpolation erster Ordnung, vorgenommen wird. Die bei der linearen Interpolation verwendete Geradensteigung wird erfindungsgemäß jedoch nicht für jede Stützstelle der Tabelle beispielsweise durch Differenzquotientenbildung individuell berücksichtigt, sondern es wird entweder für den gesamten Argument-Bereich von einer einheitlichen Geradensteigung ausgegangen oder es wird der Argument- Bereich in mehrere Abschnitte untergliedert und die Geradensteigung ist jeweils in diesen Abschnitten konstant.
Fig. 7 verdeutlicht diese Vorgehensweise. Dargestellt ist der Logarithmus zur Basis 2 als Funktion des ersten Zwischensignals A. Zwischen den Stützstellen x_i, x_i+1, bzw. x_j, x_j+1 ist jeweils ein Funktionswert B1 in der Speichereinrichtung 20 tabelliert. Zwischen diesen tabellierten Funktionswerten wird linear interpoliert. Die bei der Interpolation verwendeten Geraden sind in Fig. 7 veranschaulicht. Dabei ist erkennbar, daß die Geradensteigung unabhängig von der Position der Stützstellen stets die gleiche ist. In Fig. 3 ist veranschaulicht, daß es in Bezug auf den Tabellenfehler ε_TAB(i)/K günstiger ist, die Funktionswerte in der Speichereinrichtung 20 nicht an den Stützstellen x_i bzw. x_i+1 abzuspeichern, sondern an den dazwischenliegenden Positionen, also beispielsweise an der Position (x_i+ x_i+1)/2. Dadurch kann der Tabellenfehler ε_TAB(i)/K halbiert werden.
Wenn in dem gesamten eingeengten Argument-Bereich eine einheitliche, konstante Steigung m_konst für die lineare Interpolation verwendet wird, so läßt sich für den Fall, daß es sich bei der mathematischen Funktion um den Logarithmus zur Basis 2 handelt und der eingeengte Argument-Bereich zwischen 0,5 und 1 liegt, zeigen, daß für diejenige konstante Steigung m_konst bei welcher der geringste maximale Interpolationsfehler auftritt, gilt:

m_konst = 3/(2.ln 2) ≍ 2,164 (13)
Besser implementieren läßt sich jedoch die gerundete, konstante Steigung m_konst = 2. Der für m_konst = 2 auftretende Fehler des Ausgangssignals y_LOG(x) ist in Abhängigkeit des ersten Zwischensignals A in Fig. 5 veranschaulicht.
Wie bereits erwähnt, läßt sich der Interpolationsfehler noch weiter dadurch verringern, daß der Argument-Bereich in mehrere Abschnitte I₁, I₂, I₃ untergliedert wird, wobei die Steigung in den Abschnitten jeweils konstant, von Abschnitt zu Abschnitt jedoch unterschiedlich ist. Beispielsweise kann der eingeengte Argument-Bereich [0,5, 1) in die Abschnitte

unterteilt werden. Für diese in Fig. 6 dargestellten Bereichsgrenzen A₁ = 5/8, A₂ = 3/4 läßt sich zeigen, daß für die jeweils optimale Steigung der linearen Interpolation in den drei unterschiedlichen Abschnitten I₁, I₂, und I₃ folgendes gilt:
Die gerundeten Werte lassen sich als Kombination von ganzzahligen Zweierpotenzen darstellen, so daß die Multiplikationen bei der linearen Interpolation durch Bitverschiebungen ohne größeren Hardwareaufwand realisierbar sind.
Obwohl bei dem Beispiel in Fig. 6 im Vergleich zu dem Beispiel der Fig. 5 die vierfache Stützstellenweite Δx verwendet wurde, hat sich der Fehler nicht wesentlich erhöht.
Die Realisierung für das vorstehend genannte Beispiel ist in Fig. 4 veranschaulicht. Die weniger signifikanten Bits, die nicht in das Adresswort ADR eingehen, bilden das Datenwort A-ADR und werden einem Interpolator 30 zugeführt. Ein Subtrahierer 21 des Interpolators subtrahiert von dem Datenwort A-ADR jeweils den Wert Δx/2, wobei Δx den Abstand zwischen zwei Stützstellen bedeutet. Dadurch wird dem anhand von Fig. 3 erläuterten Umstand Rechnung getragen, daß die Funktionswerte B1 jeweils zwischen den Stützstellen tabelliert sind, wodurch diese Korrektur erforderlich wird.
Der Ausgang des Subtrahierers 21 ist einerseits direkt und andererseits über einen Bitverschieber 22, der die Wertigkeit der Ausgangswerte des Subtrahierers 21 jeweils um eine Stelle erhöht, mit einem ersten Multiplexer 23 verbunden. Andererseits ist der Ausgang des Subtrahierers 21 über einen zweiten Bitverschieber 24, der die Wertigkeit der Bits des Ausgangs des Subtrahierers 21 um eine Stelle vermindert, mit einem zweiten Multiplexer 25 verbunden, dessen anderen Eingang stetig der Datenwert "0" zugeführt wird. Über einen dritten Bitverschieber 26, der die Bits der Ausgangswerte des Subtrahierers 21 um drei Stellen vermindert, ist ein erster Eingang eines ersten Addierers 27 mit dem Ausgang des Subtrahierers 21 verbunden. Der andere Eingang des ersten Addierers 27 steht mit dem Ausgang des zweiten Multiplexers 25 in Verbindung. Ein erster Eingang eines zweiten Addierers 28 ist mit dem Ausgang des ersten Addierers 27 verbunden, während ein zweiter Eingang des zweiten Addierers 28 mit dem Ausgang des ersten Multiplexers 23 in Verbindung steht. An dem Ausgang des zweiten Addierers 28 stehen die Interpolationswerte B2 zur Verfügung. Die aus der Speichereinrichtung 20 ausgelesenen Funktionswert B1 und die Interpolationswerte B2 werden den Eingängen eines dritten Addierers 29 zugeführt. An dem Ausgang des dritten Addierers 29 steht dann das zweite Zwischensignal B zur Verfügung.
Die Multiplexer 23 und 25 dienen zum Umschalten zwischen den in den unterschiedlichen Abschnitten jeweils konstanten aber unterschiedlichen Steigungen m_konst,3, m_konst,2 und m_konst,3 entsprechen dem oben angegebenen Wertebeispiel. Dazu verbindet der Multiplexer 23 den mit "1" gekennzeichneten Eingang mit seinem Ausgang, wenn das achte Bit ADR(8) des Adreßworts ADR nicht gesetzt ist. Ansonsten ist der mit "0" gekennzeichnete Eingang des ersten Multiplexers 23 mit seinem Ausgang verbunden. Der zweite Multiplexer 25 verbindet seine mit "1" gekennzeichneten Eingang mit seinem Ausgang, wenn das achte Bit ADR(8) des Adreßworts ADR nicht gesetzt ist oder das siebte Bit ADR(7) des Adreßworts ADR gesetzt ist. Wie sich durch einfache logische Kombination ergibt, werden auf diese Weise die in den Gleichungen (15) angegebenen Beispielswerte für die unterschiedlichen Steigungen in den unterschiedlichen Abschnitten I₁, I₂, I₃ des eingeengten Argument-Bereichs implementiert. Die Bitverschieber 22, 24, 26, die Multiplizierer 23, 25 und die Addierer 27, 28 bilden somit eine umschaltbare Multipliziereinrichtung 31.
Die Erfindung ist nicht auf das dargestellte Ausführungsbeispiel beschränkt und eignet sich für beliebige mathematische Funktionen. Die Erfindung kann sowohl als Hardware in Form einer elektronischen Schaltung, insbesondere eines FPGA (free programmable gatter array), als auch als Software, beispielsweise in einem digitalen Signalprozessor, implementiert werden.

Claims

1. Verfahren zum Erzeugen eines digitalen Ausgangssignals (y_LOG(k)/K) als mathematische Funktion eines digitalen Eingangssignals (x_LOG(k)) unter Verwendung eines Computers, eines digitalen Signalprozessors oder einer elektronischen Schaltung mit folgenden Verfahrensschritten:

- Verstärken oder Abschwächen des Eingangssignals (x_LOG(k)) zum Erzeugen eines ersten Zwischensignals (A), das in einen eingeengten Argument-Bereich der mathematischen Funktion fällt, und eines von der Verstärkung bzw. Abschwächung des Eingangssignals (x_LOG(k)) abhängigen Korrektursignals (Shift_LOG),

- Auslesen von an oder zwischen Stützstellen (x_i, x_i+1, y_i, y_i+1) tabellierten Funktionswerten (B1) aus einer Tabelle in Abhängigkeit von dem ersten Zwischensignal (A) und Erzeugen eines zweiten Zwischensignals (B) in Abhängigkeit von den ausgelesenen tabellierten Funktionswerten (B1) und

- Erzeugen des digitalen Ausgangssignals (y_LOG(k)/K) durch Korrigieren des zweiten Zwischensignal (B) mit dem Korrektursignal (Shift_LOG).

2. Verfahren nach Anspruch 1, gekennzeichnet durch,
Erzeugen von Interpolationswerten (B2) in Abhängigkeit von der Abweichung des ersten Zwischensignals (A) von den Stützstellen (x_i, x_i+1, y_i, y_i+1) und
Erzeugen des zweiten Zwischensignals (B) durch Addieren der ausgelesenen tabellierten Funktionswerte (B1) und der Interpolationswerte (B2).

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß eine lineare Interpolation mit einer in dem eingeengten Argument-Bereich konstanten Steigung m_konst erfolgt.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die konstante Steigung m_konst so gewählt ist, daß der bei der Interpolation entstehende Interpolationsfehler möglichst klein ist.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die mathematische Funktion der Logarithmus zur Basis 2 ist, der eingeengte Argument-Bereich zwischen 0,5 und 1 liegt und die konstante Steigung m_konst = 2 beträgt.

6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß eine lineare Interpolation mit in dem eingeengten Argument-Bereich zwischen Bereichsgrenzen (A₁, A₂) abschnittsweise konstanten Steigungen m_konst,1, m_konst,2 und m_konst,3 erfolgt.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die konstanten Steigungen m_konst,1, m_konst,2, m_konst,3 so gewählt sind, daß der bei der Interpolation entstehende Interpolationsfehler möglichst klein ist.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die mathematische Funktion der Logarithmus zur Basis 2 ist, der eingeengte Argument-Bereich zwischen 0,5 und 1 liegt und die konstanten Steigungen m_konst,1 = 2 + 2^-1 + 2^-3, m_konst,2 = 2 + 2^-3 und m_konst,3 = 1 + 2^-3 betragen.

9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das digitale Eingangssignal (x_LOG(k)) aus einer realen Komponente (I) und einer imaginären Komponente (Q) besteht, die vor der Beaufschlagung mit der mathematischen Funktion quadriert und addiert werden.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Verstärkung bzw. Abschwächung des digitalen Eingangssignals (x_LOG(k)) zumindest teilweise vor der Quadrierung der Komponenten (I, Q) des digitalen Eingangssignals (x_LOG(k)) erfolgt.

11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet,
daß die mathematische Funktion der Logarithmus zur einer bestimmten Basis ist und das Korrektursignal (Shift_LOG) den Exponenten (x) der gleichen Basis eines bei der Verstärkung verwendeten Verstärkungsfaktors (2^x) darstellt und
daß die Korrektur durch Subtrahieren des Korrektursignals (Shift_LOG) von dem zweiten Zwischensignal (B) erfolgt.

12. Vorrichtung (1) zum Erzeugen eines digitalen Ausgangssignals (Y_LOG(k)/K) als mathematische Funktion eines digitalen Eingangssignals (x_LOG(k)) mit
einer Pegelveränderungs-Einrichtung (6), die durch Verstärken oder Abschwächen des Eingangssignals (x_LOG(k)) ein erstes Zwischensignals (A), das in einen eingeengten Argument-Bereich der mathematischen Funktion fällt, und ein von der Verstärkung bzw. Abschwächung des Eingangssignals (x_LOG(k)) abhängiges Korrektursignal (Shift_LOG) erzeugt,
einer Speichereinrichtung (20), in welcher an oder zwischen Stützstellen (x_i, x_i+1, y_i, y_i+1) tabellierte Funktionswerte der mathematischen Funktion gespeichert sind, wobei die tabellierten Funktionswerte (B1) aus der Speichereinrichtung (20) in Abhängigkeit von dem ersten Zwischensignal (A) ausgelesen werden und ein zweites Zwischensignal (B) in Abhängigkeit von den ausgelesenen tabellierten Funktionswerten (B1) erzeugt wird, und
einem Korrekturglied (12), welches das digitale Ausgangssignal (y_LOG(k)/K) durch Korrigieren des zweiten Zwischensignals (B) mit dem Korrektursignal (Shift_LOG) erzeugt.

13. Vorrichtung nach Anspruch 12, gekennzeichnet durch einen Interpolator (30), der Interpolationswerte (B2) in Abhängigkeit von der Abweichung des ersten Zwischensignals (A) von den Stützstellen (x_i, x_i+1, y_i, y_i+1) erzeugt, und einen Addierer (29), der die tabellierten Funktionswerte (B1) und die Interpolationswerte (B2) addiert.

14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet,
daß in dem Interpolator (30) eine lineare Interpolation mit Steigungen (m_konst,1, m_konst,2, m_konst,3) erfolgt, die in Abschnitten (I₁, I₂, I₃) des eingeengten Argument-Bereichs jeweils konstant sind, und
daß eine umschaltbare Multipliziereinrichtung (31) vorgesehen ist, die einen Multiplikator (A-ADR-Δx/2), der der Abweichung des ersten Zwischensignals (A) von durch die Stützstellen (x_i, x_i+1, y_i, y_i+1) festgelegten Bezugspositionen ((x_i+ x_i+1)/2, (y_i, y_i+1/2)) entspricht, in Abhängigkeit von dem Abschnitt (I₁, I₂, I₃), in welchem sich das Zwischensignal (A) befindet, mit der zu dem jeweiligen Abschnitt (I₁, I₂, I₃) gehörigen konstanten Steigung (m_konst,1, m_konst,2, m_konst,3) multipliziert.

15. Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß die umschaltbare Multipliziereinrichtung (31) Bitverschieber (22, 24, 26), die die Bits des Multiplikators (A-ADR-Δx/2) in der Wertigkeit verschieben, Multiplexer (23, 25) und Addierer (27, 28) aufweist.

16. Vorrichtung nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß eine Betragsquadratsbildungs-Einrichtung (2) vorgesehen ist, die eine reale Komponente (I) und eine imaginäre Komponente (Q) des digitalen Eingangssignals (x_LOG(k)) quadriert und die quadrierten Komponenten addiert.

17. Vorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß die Pegelveränderungs-Einrichtung (6) eine vor dem Eingang der Betragsquadratsbildungs-Einrichtung (2) angeordnete erste Pegelveränderungs-Teileinrichtung (6a) und eine hinter dem Ausgang der Betragsquadratsbildungs- Einrichtung (2) angeordnete zweite Pegelveränderungs- Teileinrichtung (6b) aufweist und das Korrektursignal (Shift_LOG) aus einem von der ersten Pegelveränderungs- Teileinrichtung (6a) erzeugten ersten Korrektur-Teilsignal (Shift_IQ) und einem von der zweiten Pegelveränderungs- Teileinrichtung (6b) erzeugten zweiten Korrektur-Teilsignal (Shift_Korr) zusammengesetzt ist.

18. Vorrichtung nach einem der Ansprüche 12 bis 17, dadurch gekennzeichnet, daß die mathematische Funktion der Logarithmus zur einer bestimmten Basis ist und das Korrektursignal (Shift_LOG) den Exponenten (x) der gleichen Basis eines in der Pegelveränderungs-Einrichtung verwendeten Verstärkungsfaktors (2^X) darstellt und daß das Korrekturglied ein Subtrahierer (12) ist, der das Korrektursignals (Shift_LOG) von dem zweiten Zwischensignal (B) subtrahiert.

19. Computerprogramm mit Programmcode-Mitteln, um alle Schritte gemäß einem der Ansprüche 1 bis 11 durchführen zu können, wenn das Programm auf einem Computer oder einem digitalen Signalprozessor ausgeführt wird.

20. Computerprogramm mit Programmcode-Mitteln, um alle Schritte gemäß einem der Ansprüche 1 bis 11 durchführen zu können, wenn das Programm auf einem maschinenlesbaren Datenträger gespeichert ist.

21. Computerprogramm-Produkt mit auf einem maschinenlesbaren Träger gespeicherten Programmcode-Mitteln, um alle Schritte gemäß einem der Ansprüche 1 bis 11 durchführen zu können, wenn das Programm auf einem Computer oder einem digitalen Signalprozessor ausgeführt wird.