DE19844139C2 - Vorrichtung und Verfahren zum Durchführen einer komplexen Multiplikation für spezielle Wertemengen - Google Patents

Description

Die Erfindung bezieht sich auf eine Vorrichtung und ein Ver­ fahren zum Durchführen einer komplexen Multiplikation für spezielle Wertemengen, wobei eine komplexe Multiplikation mit minimalem Hardwarebedarf realisiert werden kann.

Komplexe Multiplikationen werden beispielsweise bei Filter­ funktionen in digitalen Signalprozessoren (DSPs) im Mobil­ funkbereich oder bei der digitalen Datenübertragung im Video­ bereich verwendet.

Die Fig. 1 zeigt ein vereinfachtes Blockschaltbild eines herkömmlichen signalangepaßten bzw. "matched" Filters, wie er beispielsweise im Mobilfunkbereich verwendet wird. Ein derar­ tiger herkömmlicher "matched" Filter besteht beispielsweise aus Verzögerungsgliedern 1, 2, 3, . . ., die ein zu filterndes komplexes Signal r(t) jeweils um eine Zeitdauer τ verzögern. Vor jedem Verzögerungsglied 1, 2, 3, . . . wird ein Realteil und ein Imaginärteil des Signals r(t) mit einem vorbestimmten komplexen Multiplikator s(i) (i = 0, 1, 2, 3, . . .) multipli­ ziert. Diese komplexe Multiplikation wird von einer Vielzahl von komplexen Multiplikationsvorrichtungen 4, 5, 6, . . . durchgeführt. Die sich ergebenden Realteile und Imaginärteile der komplexen Multiplikation werden daraufhin einem Addierer 7 zugeführt, der das Ergebnis in komplexer Darstellung, das heißt als Realteil und Imaginärteil ausgibt.

Die im "matched" Filter gemäß Fig. 1 dargestellten komplexen Multiplikationsvorrichtungen 4, 5, 6, . . . bestehen herkömmli­ cherweise aus vier realen Multiplikationsvorrichtungen.

Die Fig. 2 zeigt die Realisierung der komplexen Multiplika­ tionsvorrichtung 4 gemäß dem Stand der Technik. Da das Ergebnis schnell verfügbar sein muß, werden vier parallel angeord­ nete reale Multiplikatoren 8, 9, 10 und 11 verwendet. Das Er­ gebnis der realen Multiplikatoren 8 und 9 wird einem Subtra­ hierer 12 zugeordnet, dessen Ergebnis den Realteil der kom­ plexen Multiplikation darstellt. Das Ergebnis der realen Mul­ tiplikatoren 10 und 11 wird einem Addierer 13 zugeführt, des­ sen Ergebnis den Imaginärteil der komplexen Multiplikation darstellt.

Mit der in Fig. 2 dargestellten herkömmlichen komplexen Mul­ tiplikationsvorrichtung kann folglich eine Multiplikation komplexer Zahlen durchgeführt werden:

(a + ib) × (c + id) = (ac - bd) + i(bc + ad).

Gemäß Fig. 2 werden im wesentlichen vier Multiplikationen, eine Subtraktion und eine Addition durchgeführt. Eine Multi­ plikation ist hierbei wesentlich aufwendiger als eine Addi­ tion oder eine Subtraktion, wobei im einfachsten Fall für die Realisierung einer Multiplikation ein Addierer und zwei Schieberegister sowie ein normales Register benötigt werden. Ferner wird ein Zähler benötigt, der das Schieberegister an­ steuert. Der Hardwareaufwand für eine derartige herkömmliche Multiplikationsvorrichtung ist daher außerordentlich groß und führt somit zu hohen Herstellungskosten bzw. bei integrierten Lösungen zu hohem Platzbedarf.

Aus der US 5 694 349 ist eine Anordnung zur Durchführung ei­ ner komplexen Multiplikation mit mehreren parallelen Multi­ plizierern bekannt, wobei die parallelen Multiplizierer der­ art ausgestaltet sind, daß die Anordnung eine komplexe Multi­ plikation mit einer hohen Geschwindigkeit durchführt.

Aus der DE 195 09 954 C2 ist ein Verfahren bekannt, daß eine Multiplikation zweier komplexer Eingangsgrößen erlaubt, wobei in einem ersten Schritt drei Addierer, in einem zweiten Schritt drei Multiplizierer und in einem dritten Schritt zwei weitere Addierer verwendet werden.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Vorrich­ tung und ein Verfahren zum Durchführen einer komplexen Multi­ plikation zu schaffen, wobei ein minimaler Hardwareaufwand benötigt wird.

Diese Aufgabe wird erfindungsgemäß mit den im Patentanspruch 1 und 9 angegebenen Merkmalen gelöst.

Vorzugsweise besteht die Vorrichtung zum Durchführen einer komplexen Multiplikation aus einer Addiervorrichtung, einer Subtrahiervorrichtung zwei Negierungsvorrichtungen und einer Ausgabevorrichtung, wobei die Negierungsvorrichtungen und die Ausgabevorrichtung derart von einem zweiten Multiplikator ge­ steuert werden, daß für eine spezielle Wertemenge eine mini­ male Anzahl von Bauteilen für die Realisierung der komplexen Multiplikation notwendig ist. Die Ausgabevorrichtung besteht beispielsweise aus zwei Multiplexern, die in vertauschter Weise das Ausgangssignal der Negierungsvorrichtungen in Ab­ hängigkeit vom zweiten Multiplikator als Realteil und Imagi­ närteil des Multiplikationsergebnisses ausgeben.

Vorzugsweise besteht die komplexe Multiplikationsvorrichtung aus einer Addiervorrichtung, deren Übertragseingang auf Null gelegt wird, und einer Subtrahiervorrichtung, deren Über­ tragseingang in Abhängigkeit vom Imaginärteil des zweiten Multiplikators gesetzt wird. Wird die Summe der Addiervor­ richtung einer Zweierkomplementschaltung zugeführt und die Differenz der Subtrahiervorrichtung einer Einerkomplementvor­ richtung, so ergeben die Ausgangssignale der jeweiligen Zwei­ erkomplement- und Einerkomplementschaltung genau das Ergebnis der komplexen Multiplikation, das über die Multiplexer in ge­ eigneter Weise in Abhängigkeit vom zweiten Multiplikator als Realteil und Imaginärteil ausgegeben werden kann. Der Hard­ wareaufwand ist hierbei für eine komplexe Multiplikation mi­ nimal und die Schaltung daher äußerst kostengünstig sowie platzsparend, wobei sie einen geringen Leistungsbedarf auf­ weist.

Die steuerbare Einerkomplementschaltung kann beispielsweise aus einer Vielzahl aus XOR-Gattern bestehen, wobei ein jewei­ liger Eingang der Vielzahl von XOR-Gattern als gemeinsamer Steuereingang verwendet wird. Die Zweierkomplementvorrichtung kann in entsprechender Weise aus einer derartigen Einerkom­ plementschaltung und einer nachfolgenden Addiervorrichtung bestehen, die einen Wert +1 zum Einerkomplement hinzuaddiert. Dadurch wird der Schaltungsaufwand weiter verringert.

Ein Verfahren zum Durchführen einer komplexen Multiplikation für spezielle Wertemengen besteht aus den Schritten: Bilden einer Summe aus einem Realteil und Imaginärteil eines ersten komplexen Multiplikators; Bilden einer Differenz aus dem Realteil und Imaginärteil des ersten komplexen Multiplika­ tors; Negieren der Summe in Abhängigkeit vom Realteil des zweiten Multiplikators; Negieren der Differenz in Abhängig­ keit vom Imaginärteil des zweiten Multiplikators; und Aus­ geben der negierten bzw. nicht negierten Summe und Differenz in Abhängigkeit vom Realteil und Imaginärteil des zweiten Multiplikators als jeweiligen Realteil oder Imaginärteil ei­ nes komplexen Multiplikationsergebnisses.

Die Erfindung wird nachstehend anhand von Ausführungsbeispie­ len unter Bezugnahme auf die Zeichnung näher beschrieben.

Es zeigen:

Fig. 1 eine Blockdarstellung eines signalangepaßten Filters gemäß dem Stand der Technik, der eine Vielzahl von komplexen Multiplikationsvorrichtungen aufweist,

Fig. 2 eine Blockdarstellung einer komplexen Multiplikati­ onsvorrichtung gemäß dem Stand der Technik,

Fig. 3 ein Phasenzustandsdiagramm eines QPSK-Modulationsver­ fahrens,

Fig. 4 ein Phasenzustandsdiagramm eines QPSK-Modulationsver­ fahrens mit einer Auflösung von 4 Bit,

Fig. 5 eine Blockdarstellung einer komplexen Multiplikati­ onsvorrichtung gemäß einem ersten Ausführungsbeispiel,

Fig. 6 eine Blockdarstellung einer komplexen Multiplikati­ onsvorrichtung gemäß einem zweiten Ausführungsbeispiel, und

Fig. 7 eine Blockdarstellung für eine in Fig. 6 verwendete Einerkomplementschaltung.

Die vorliegende Erfindung bezieht sich insbesondere auf eine aufwandsminimierte komplexe Multiplikationsvorrichtung, bei der ein komplexer Multiplikator aus der speziellen Wertemen­ ge: {(-1 - i), (-1 + i), (1 - i), (1 + i)} stammt. Diese Wertemenge kann jeweils durch ein Bit für den Realteil und ein Bit für den Imaginärteil dargestellt werden. Der Grund für eine der­ art eingeschränkte Wertemenge ergibt sich aus einem bestimm­ ten Modulationsverfahren, das beispielsweise in digitalen Mo­ bil- und Satellitenfunksystemen sowie in digitalen Videoüber­ tragungssystemen eingesetzt wird.

Die Fig. 3 zeigt ein Phasenzustandsdiagramm dieses speziel­ len Modulationsverfahrens, das als Quadratur-Phasenumtastung QPSK oder als Offset-Quadratur-Phasenumtastung OQPSK bekannt ist. Gemäß diesen speziellen Modulationsverfahren sind in der komplexen Ebene genau vier Werte definiert, die als Sende- und Empfangssignal zugelassen sind. Folglich sind beispiels­ weise beim UMTS-Mobilfunkstandard genau vier komplexe Werte {(-1 - i), (-1 + i), (1 - i), (1 + i)} als Sende-/Empfangswerte bei einer digitalen Mobilfunk-Übertragung zugelassen. In Fig. 3 bezeichnet EB einen jeweiligen Empfangsbereich in der Nähe des zu erwartenden Empfangswertes (-1 + i). Ein in diesem Emp­ fangsbereich EB liegender Empfangswert kann beispielsweise über das eingangs beschriebene "matched" Filter derart gefil­ tert werden, daß sich maximal einer der vier zu erwartenden Werte ergibt.

Die Fig. 4 zeigt ein QPSK-Phasenzustandsdiagramm für ein Empfangssignal r(t) mit einer Auflösung von 4 Bit. Das Emp­ fangssignal r(t) stellt hierbei einen ersten Multiplikator dar und besteht aus einem Realteil a und einem Imaginärteil b. Bei der in Fig. 4 dargestellten 4 Bit Auflösung, die durch jeweils 4 Leitungen für den Realteil a und den Imagi­ närteil b von r(t) realisiert wird, entspricht der binäre Wert 0111 = +7 dem Realteil a = +1, während der binäre Wert 0101 = +5 dem Imaginärteil von b = (5/7)i entspricht. Dies bedeu­ tet, daß ein derart dargestellter Empfangswert EW durch ge­ eignete Multiplikation mit den zu erwartenden Werten {(-1 - i), (-1 + i), (1 - i), (1 + i)} eine Filterung ermöglicht. Diese spezielle Wertemenge ist daher die Wertemenge eines zweiten Multiplikators s(t).

Aufgrund des speziell verwendeten Modulationsverfahrens, das eine spezielle Wertemenge für den zweiten Multiplikator s(t) benötigt, ergibt sich die nachfolgend beschriebene mathemati­ sche Beurteilung für die durchzuführenden komplexen Multipli­ kationen.

Der erste komplexe Multiplikator r(t) = (a + ib), der eine belie­ bige Wertemenge aufweisen kann, wird demzufolge mit dem zwei­ ten Multiplikator (c + id) multipliziert, der jedoch nur aus der Wertemenge {(-1 - i), (-1 + i), (1 - i), (1 + i)} stammen kann.

Bei einer derart eingeschränkten Wertemenge für den zweiten Multiplikator s(t) ergibt sich die nachfolgende Tabelle für die komplexe Multiplikation:

Tabelle

Anhand der Tabelle ist ersichtlich, daß für jede komplexe Multiplikation der dargestellten Form sowohl a + b als auch a - b berechnet werden muß. Bei einer Multiplikation, wie sie im Zusammenhang mit den Modulationsverfahren gemäß Fig. 3 und Fig. 4 durchgeführt wird, ergeben sich folglich nur die in der Tabelle dargestellten Realteile und Imaginärteile für das Multiplikationsergebnis.

Die Fig. 5 zeigt eine Blockdarstellung einer komplexen Mul­ tiplikationsvorrichtung zum Bilden einer komplexen Multipli­ kation aus dem ersten komplexen Multiplikator r(t), dessen Realteil a und Imaginärteil b aus einer beliebigen Wertemenge stammen kann, und dem zweiten komplexen Multiplikator s(t), deren Realteil c und Imaginärteil d nur aus der speziellen Wertemenge {(-1 - i), (- 1 + i), (1 - i), (1 + i)} stammen kann. Gemäß Fig. 5 wird ein negativer Wert des Realteils c oder Imagi­ närteils d des zweiten Multiplikators s(t) durch den logi­ schen Pegel 1 und ein positiver Wert durch den logischen Pe­ gel 0 bestimmt.

Der Realteil a des ersten Multiplikators r(t) wird über eine Vielzahl von Leitungen, die die Auflösung in der komplexen Ebene wiedergeben, einer Addiervorrichtung 14 zugeführt. In gleicher Weise wird ein Imaginärteil b des ersten komplexen Multiplikators r(t) über eine gleiche Anzahl von Leitungen der Addiervorrichtung 14 zugeführt. In der Addiervorrichtung 14 wird der Realteil a zum Imaginärteil b addiert und eine Summe (a + b) des ersten komplexen Multiplikators gebildet. In gleicher Weise wird der Realteil a und der Imaginärteil b des ersten komplexen Multiplikators r(t) über eine Vielzahl von jeweiligen Leitungen einer Subtrahiervorrichtung 15 zuge­ führt, die eine Differenz (a - b) des Realteils a und des Ima­ ginärteils b bildet. Die Summe (a + b) wird einer ersten steu­ erbaren Negierungsvorrichtung 16 zugeführt, die eine Multi­ plikation mit -1 durchführt und beispielsweise aus einer Zweierkomplementvorrichtung besteht. In Abhängigkeit vom Realteil c des zweiten Multiplikators s(t) wird folglich eine Negierung der Summe (a + b) ⇒ -(a + b) durchgeführt oder die Summe unverändert (a + b) ⇒ (a + b) weitergegeben. Dies bedeutet, daß in Abhängigkeit vom Realteil c = -1 eine Negierung der Summe (a + b) durchgeführt wird und der Wert -(a + b) am Ausgang der ersten Negierungsvorrichtung 16 erzeugt wird.

In gleicher Weise wird die von der Subtrahiervorrichtung 15 gebildete Differenz (a - b) einer zweiten steuerbaren Negie­ rungsvorrichtung 17 zugeführt, die ebenso eine Multiplikation mit -1 durchführt und beispielsweise aus einer Zweierkomple­ mentvorrichtung bestehen kann. Im Gegensatz zur ersten Negie­ rungsvorrichtung 16 wird jedoch die zweite Negierungsvorrich­ tung 17 vom Imaginärteil d des zweiten Multiplikators s(t) gesteuert, wobei eine Negierung dann durch die zweite Negie­ rungsvorrichtung 17 durchgeführt wird, wenn der Imaginärteil d = -1 ist. Für den Fall, daß der Imaginärteil positiv ist, liegt der logische Pegel 0 an der zweiten Negierungsvorrich­ tung 17 an, wodurch die Differenz (a - b) unverändert durch die zweite Negierungsvorrichtung 17 durchgegeben wird.

Die Bezugszeichen 18 und 19 bezeichnen eine Ergebnis-Auswahl­ vorrichtung zum Auswählen eines Imaginärteils Im und eines Realteils Re des komplexen Multiplikationsergebnisses, die in Abhängigkeit vom Realteil c und Imaginärteil d des zweiten Multiplikators s(t) ausgewählt und ausgegeben werden. Gemäß Fig. 5 besteht diese Ergebnis-Auswahlvorrichtung aus einem ersten Multiplexer 18 zum Ausgeben des Imaginärteils Im und einem zweiten Multiplexer 19 zum Ausgeben eines Realteils Re des komplexen Multiplikationsergebnisses. Genauer gesagt be­ sitzt der erste und zweite Multiplexer 18 und 19 jeweils zwei Eingänge 0I und 1I bzw. 0R und 1R, wobei der von der ersten Negierungsvorrichtung 16 ausgegebene Signalwert einem ersten Eingang 0I des ersten Multiplexers 18 und einem zweiten Ein­ gang 1R des zweiten Multiplexers 19 zugeführt wird. In glei­ cher Weise wird der von der zweiten Negierungsvorrichtung 17 ausgegebene Signalwert einem ersten Eingang 0R des zweiten Multiplexers 19 und einem zweiten Eingang 1I des ersten Mul­ tiplexers 18 zugeführt. Ein Steuersignal SA schaltet hierbei jeweils den am ersten Eingang 0I und 0R anliegenden Signal­ wert des ersten und zweiten Multiplexers 18 und 19 zum Ausgang des Multiplexers durch, wenn der Pegel des Steuersignals SA den Wert 0 aufweist. In gleicher Weise wird der an den zweiten Eingängen 1I und 1R des ersten und zweiten Multiple­ xers 18 und 19 anliegende Signalwert zum Ausgang des jewei­ ligen Multiplexers durchgeschaltet, wenn der Pegel des Steu­ ersignals SA den Wert 1 aufweist. Das Steuersignal SA ergibt sich hierbei aus einer Exklusiv-ODER-Verknüpfung der Werte vom Realteil c und Imaginärteil d des zweiten Multiplikators s(t) mittels eines XOR-Gatters 20.

Auf diese Weise wird mit minimalem Hardwareaufwand eine kom­ plexe Multiplikation gemäß vorstehender Tabelle durchgeführt, wodurch sich insbesondere auf dem Gebiet des Mobilfunks bzw. Satellitenfunks eine drastische Vereinfachung der benötigten Schaltungen ergibt. Daher verringern sich die Herstellungs­ kosten, wobei sich darüber hinaus bei einer Realisierung in einer integrierten Schaltung der benötigte Platzbedarf sowie Leistungsbedarf verringert.

Die Fig. 6 zeigt eine Blockdarstellung einer komplexen Mul­ tiplikationsvorrichtung gemäß einem zweiten Ausführungsbei­ spiel. Das zweite Ausführungsbeispiel ist bezüglich seines Bauteilbedarfs weiter verbessert und stellt einen Aufbau dar, bei dem eine minimale Anzahl von Bauteilen verwendet wird.

In Fig. 6 bezeichnen gleiche Bezugszeichen gleiche oder ähn­ liche Bauteile wie in Fig. 5, weshalb sie nachfolgend nicht näher beschrieben werden. Wie bereits anhand von Fig. 5 be­ schrieben wurde, führt auch die komplexe Multiplikationsvor­ richtung gemäß Fig. 6 eine komplexe Multiplikation des er­ sten Multiplikators r(t) mit einer beliebigen Wertemenge und dem zweiten Multiplikator s(t) mit der speziellen Wertemenge durch. Im Gegensatz zur Realisierung gemäß Fig. 5 entspre­ chen jedoch die negativen Werte des Realteils c und des Ima­ ginärteils d des zweiten Multiplikators s(t) dem logischen Pegel 0, während positive Werte des Realteils c und des Ima­ ginärteils d dem logischen Pegel 1 in der Schaltung entsprechen. Demzufolge besitzt die komplexe Multiplikationsvorrich­ tung gemäß Fig. 6 zusätzlich einen ersten Inverter 24, der das dem Realteil c des zweiten Multiplikators s(t) entspre­ chende Signal in ein erstes Steuersignal S1 zum Ansteuern der ersten Negierungsvorrichtung 16 umwandelt. In gleicher Weise negiert ein zweiter Inverter 25 das dem Imaginärteil d des zweiten Multiplikators s(t) entsprechende Signal in ein zwei­ tes Steuersignal S2, das der zweiten Negierungsvorrichtung 17 zugeführt wird.

Die Negation einer Zweierkomplementzahl wird üblicherweise durch die Inversion und die Addition von +1 durchgeführt. Die Addition von +1 kann jedoch auch durch eine Subtraktion von 1 ersetzt werden, falls die Subtraktion vor der Inversion durchgeführt wird. Daher kann dies auch durch einen Übertrag in der Subtrahiervorrichtung 15 ersetzt werden.

Eine Besonderheit der Schaltung gemäß Fig. 6 besteht folg­ lich darin, daß die zweite Negierungsvorrichtung 17 dadurch realisiert ist, daß das zweite Steuersignal S2 einem Über­ tragseingang ü- der Subtrahiervorrichtung 15 zugeführt wird, an deren Ausgang sich lediglich eine Einerkomplementschaltung 20 befindet. Ein Steuereingang SE der Einerkomplementschal­ tung 21 ist mit dem Übertragseingang ü- der Subtrahiervor­ richtung 15 verbunden und wird gleichzeitig vom zweiten Steu­ ersignal S2 bzw. dem Imaginärteil d des zweiten Multipli­ kators s(t) gesteuert. Hierbei wird bei Anliegen eines logi­ schen Pegels 1 am Übertragungseingang ü- der Subtrahiervor­ richtung 15 der Wert 1 von der gebildeten Differenz abgezo­ gen. Durch die Verwendung des Übertragseingangs ü- der Sub­ trahiervorrichtung 15 in Verbindung mit der Einerkomplement­ schaltung 21 ergibt sich somit eine weiter vereinfachte zwei­ te Negierungsvorrichtung 17.

Demgegenüber besteht die erste Negierungsvorrichtung 16, die eine Zweierkomplementvorrichtung darstellt, aus einer steuer­ baren Einerkomplementschaltung 22 und einer nachgeschalteten steuerbaren Addierschaltung 23, die einen Wert +1 zum Aus­ gangssignal der Einerkomplementschaltung 22 hinzuaddiert. So­ wohl das Bilden des Einerkomplements der von der Addiervor­ richtung 14 ausgegebenen Summe (a + b) als auch die Addition des Wertes +1 zum entsprechenden Einerkomplement erfolgt in Abhängigkeit vom ersten Steuersignal S1 bzw. vom Realteil c des zweiten Multiplikators s(t). Ein Übertragseingang ü+ der Addiervorrichtung 14 wird hierbei auf den logischen Pegel 0 gelegt.

Hinsichtlich der weiteren Funktionsweise entspricht die kom­ plexe Multiplikationsvorrichtung gemäß Fig. 6 der in Fig. 5 dargestellten Multiplikationsvorrichtung, weshalb auf eine weitere Beschreibung verzichtet wird.

Die Fig. 7 zeigt eine Blockdarstellung der steuerbaren Ei­ nerkomplementschaltung 21 bzw. 22, wie sie in Fig. 6 ver­ wendet wird. Gemäß Fig. 7 bestehen die steuerbaren Einerkom­ plementschaltungen 21 und 22 jeweils aus einer Vielzahl von Exklusiv-ODER-(XOR)Gattern 26, die der Anzahl der jeweiligen Bits bzw. Leitungen des Realteils a oder des Imaginärteils b des ersten Multiplikators r(t) entsprechen. Die XOR-Gatter 26 besitzen zwei Eingänge und einen Ausgang, wobei jeweils ein Eingang der Vielzahl von XOR-Gattern 26 als ein gemeinsamer Steuereingang SE verwendet wird. Der jeweilige weitere Ein­ gang der Vielzahl von XOR-Gattern 26 steht mit dem Ausgang der Addiervorrichtung 14 oder der Subtrahiervorrichtung 15 in Verbindung. Die jeweiligen Ausgänge der Vielzahl von XOR-Gat­ tern 26 werden entweder der Addierschaltung 23 oder den Mul­ tiplexern 18 und 19 direkt zugeführt. In Abhängigkeit vom Signalwert am Steuereingang SE erfolgt das Bilden eines Ei­ nerkomplements der am Eingang der Einerkomplementschaltung anliegenden Signalwerte. Genauer gesagt wird bei Anlegen ei­ nes logischen Pegels 1 am Steuereingang SE der Einerkom­ plementschaltung gemäß Fig. 7 aus dem Eingangssignalwert 0101 der Ausgangssignalwert 1010 erzeugt.

Nachfolgend wird die komplexe Multiplikationsvorrichtung ge­ mäß Fig. 6 anhand eines Beispiels beschrieben:

Die komplexe Multiplikation

(a + ib) × (1 - i) = a - ia + ib + b = (a + b) + i(b - a)

soll berechnet werden.

Folglich gilt:
erster Multiplikator r(t) = (a + ib)
zweiter Multiplikator s(t) = (1 - i) und wird durch die logi­ schen Pegel c = 1 und d = 0 (≘ -1) dargestellt.

Zunächst werden die Summe (a + b) und die Differenz (a - b) an der Addiervorrichtung 14 und der Subtrahiervorrichtung 15 be­ rechnet. Da der Imaginärteil d vom zweiten Multiplikator s(t) -i ist, also durch den Pegel 0 dargestellt wird, wird der rechte Zweig negiert. Das heißt, die Differenz (a - b) wird zu -(a - b) = (b - a). Dazu wird durch den Übertrag ü- der Subtra­ hiervorrichtung 15 eine 1 von der Differenz (a - b) abgezogen und anschließend eine Inversion durch die Einerkomplement­ schaltung 21 durchgeführt. Ferner ergibt sich aus der Exklu­ siv-ODER-Verknüpfung des Realteils c und des Imaginärteils d durch das XOR-Gatter 20 der logische Pegel 1 = (1 XOR 0). Dies bedeutet wiederum, daß die rechte Seite der Multiplexer 18 und 19 bzw. die zweiten Eingänge 1I und 1R mit dem Ausgang des jeweiligen Multiplexers verbunden werden, so daß am Aus­ gang des ersten Multiplexers 18, der den Imaginärteil des Multiplikationsergebnisses ausgibt, der Wert (b - a) anliegt und der zweite Multiplexer 19, der den Realteil des Multipli­ kationsergebnisses ausgibt, den Wert (a + b) liefert. Dies ent­ spricht genau dem Ergebnis der komplexen Multiplikation:

(a + b) + i(b - a).

Gemäß einem weiteren Beispiel soll

(a + ib) × (-1 + i) = -a + ia - ib - b = (-a - b) + i(a - b)

berechnet werden.

Wiederum wird zunächst die Summe (a + b) von der Addiervorrich­ tung 14 und die Differenz (a - b) von der Subtrahiervorrichtung 15 berechnet. Da der Realteil c des zweiten Multiplikators s(t) negativ ist, wird nunmehr der linke Pfad bzw. die Summe (a + b) negiert. Daraus ergibt sich der Wert (-a - b). Das Steu­ ersignal zum Ansteuern der Multiplexer 18 und 19 ergibt sich wiederum aus der Exklusiv-ODER-Verknüpfung des Realteils c und des Imaginärteils d durch das XOR-Gatter 20, wobei das Steuersignal SA den Wert 1 = (0 XOR 1) aufweist. Folglich wird als Imaginärteil des Multiplikationsergebnisses der Wert (a - b) ausgegeben, während als Realteil des komplexen Multi­ plikationsergebnisses der Wert (-a - b) ausgegeben wird.

Erfindungsgemäß wird der Bauteilbedarf für die Durchführung einer komplexen Multiplikation spezieller Wertemengen außer­ ordentlich verringert, wobei lediglich ein n-bit-Addierer, ein Addierer, der nur eine Addition um +1 durchführt, ein n- bit-Subtrahierer, zwei Multiplexer, zwei Inverter und 2n + 1 XOR-Gatter benötigt wird, wobei n die Anzahl der Leitungen bzw. die Anzahl der Bits pro Realteil und Imaginärteil des ersten Multiplikators ist. Dadurch ergibt sich eine Reduktion von etwa 70% der benötigten Gatter gegenüber der herkömmli­ chen Multiplikationsvorrichtung gemäß Fig. 2. Darüber hinaus wird der Zeitbedarf für die Berechnung einer komplexen Multi­ plikation verringert. Diese Minimierung führt insbesondere bei einer Implementierung auf einem Halbleiterbaustein bzw. Chip zu einer Flächenreduktion und zu einem geringeren Lei­ stungsbedarf. In gleicher Weise verringern sich die Herstel­ lungskosten der entsprechenden Schaltungen. Insbesondere bei Mobilfunkgeräten, die auf dem UMTS-Standard (Universal Mobile Telecommunication System) basieren, kommt die vorstehend be­ schriebene komplexe Multiplikation an mehreren Stellen vor, da ca. 60% aller im Basisband durchgeführten Multiplikatio­ nen vom vorstehend beschriebenen Typ sind.

Die vorstehend beschriebene Erfindung wurde insbesondere für den Einsatz in Mobilfunkgeräten mit UMTS-Standard beschrie­ ben. Sie ist jedoch darauf nicht beschränkt und kann für alle weiteren Einsatzgebiete verwendet werden, bei denen eine kom­ plexe Multiplikation mit der speziellen Wertemenge {(-1 - i), (-1 + i), (1 - i), (1 + i)} durchgeführt wird.

Claims (9)

1. Vorrichtung zum Durchführen einer komplexen Multiplika­ tion mit einem ersten komplexen Multiplikator (r(t)) und ei­ nem zweiten komplexen Multiplikator (s(t)), der Element der komplexen Wertemenge {(-1 - i); (-1 + i); (1 - 1); (1 + i)} ist, mit:
Einer Addiervorrichtung (14) zum Bilden einer Summe (a + b) eines Realteils (a) und eines Imaginärteils (b) des er­ sten komplexen Multiplikators (r(t));
einer Subtrahiervorrichtung (15) zum Bilden einer Diffe­ renz (a - b) des Realteils (a) und des Imaginärteils (b) des ersten komplexen Multiplikators (r(t));
einer ersten Negierungsvorrichtung (16) zum wahlfreien Negieren der Summe (a + b) in Abhängigkeit von einem Realteil (c) des zweiten Multiplikators (s(t));
einer zweiten Negierungsvorrichtung (17) zum wahlfreien Negieren der Differenz (a - b) in Abhängigkeit von einem Imagi­ närteil (d) des zweiten Multiplikators (s(t)); und
einer Ergebnis-Auswahlvorrichtung (18, 19), die in Ab­ hängigkeit vom Realteil (c) und Imaginärteil (d) des zweiten Multiplikators (s(t)) ein Ausgangssignal der ersten und zwei­ ten Negierungsvorrichtung (16, 17) entweder als Imaginärteil und Realteil oder als Realteil und Imaginärteil eines kom­ plexen Multiplikationsergebnisses auswählt.

2. Vorrichtung nach Patentanspruch 1, dadurch ge­ kennzeichnet, daß die Ergebnis-Auswahlvorrichtung ei­ nen ersten Multiplexer (18) zum Auswählen des Imaginärteils und einen zweiten Multiplexer (19) zum Auswählen eines Real­ teils des komplexen Multiplikationsergebnisses aufweist, wo­ bei das Ausgangssignal der ersten und zweiten Negierungs­ vorrichtungen (16, 17) jeweiligen Eingängen des ersten und zweiten Multiplexers (18, 19) vertauscht zugeführt wird.

3. Vorrichtung nach Patentanspruch 1 oder 2, gekenn­ zeichnet durch ein Exklusiv-ODER-Gatter (20) zum Bil­ den eines Auswahl-Steuersignals (SA), das einer XOR-Verknüpfung des Realteils (c) und des Imaginärteils (d) des zweiten Multiplikators (s(t)) entspricht, wobei das Auswahl-Steuer­ signal (SA) die Ergebnis-Auswahlvorrichtung (18, 19) steuert.

4. Vorrichtung nach einem der Patentansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste und/oder zweite Negierungsvorrichtung (16, 17) eine steuerbare Zweier­ komplementvorrichtung zum Bilden eines Zweierkomplements ist.

5. Vorrichtung nach Patentanspruch 4, dadurch ge­ kennzeichnet, daß die Zweierkomplementvorrichtung (16) eine steuerbare Einerkomplementschaltung (22) zum Bilden eines Einerkomplements und eine nachgeschaltete steuerbare Addierschaltung (23) zum Addieren eines Wertes +1 aufweist.

6. Vorrichtung nach einem der Patentansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste Negie­ rungsvorrichtung (16) eine steuerbare Zweierkomplementvor­ richtung ist, und
die zweite Negierungsvorrichtung (17) eine steuerbare Einerkomplementschaltung (21) aufweist, wobei
ein Übertragseingang (ü+) der Addiervorrichtung (14) auf den Wert 0 gelegt wird, und ein Übertragseingang (ü-) der Subtrahiervorrichtung (15) mit einem Steuereingang der Einer­ komplementschaltung (21) verbunden ist.

7. Vorrichtung nach einem der Patentansprüche 5 oder 6, dadurch gekennzeichnet, daß die steuerbare Ei­ nerkomplementschaltung (21, 22) aus einer Vielzahl von Zwei- Eingangs-XOR-Gattern (26) besteht, wobei ein jeweiliger Ein­ gang der Vielzahl von XOR-Gattern (26) als gemeinsamer Steu­ ereingang (SE) verwendet wird.

8. Mobilfunkgerät für UMTS-Mobilfunkstandard mit einer kom­ plexen Multiplikationsvorrichtung nach einem der Patentan­ sprüche 1 bis 7.

9. Verfahren zum Durchführen einer komplexen Multiplikation in einer Vorrichtung, insbesonder einer Vorrichtung gemäß An­ spruch 1, mit einem ersten komplexen Multiplikator (r(t)) und einem zweiten komplexen Multiplikator (s(t)), der Element der komplexen Wertemenge {(-1 - i); (-1 + i); (1 - 1); (1 + i)} ist, mit den Schritten:
Bilden einer Summe (a + b) aus einem Realteil (a) und ei­ nem Imaginärteil (b) des ersten komplexen Multiplikators (r(t));
Bilden einer Differenz (a - b) aus dem Realteil (a) und dem Imaginärteil (b) des ersten komplexen Multiplikators (r(t));
Negieren der Summe (a + b) in Abhängigkeit von einem Realteil (c) des zweiten Multiplikators (s(t));
Negieren der Differenz (a - b) in Abhängigkeit von einem Imaginärteil (d) des zweiten Multiplikators (s(t)); und
Ausgeben der negierten oder nicht negierten Summe (a + b) und Differenz (a - b) in Abhängigkeit vom Realteil (c) und Ima­ ginärteil (d) des zweiten Multiplikators (s(t)) als Imagi­ närteil oder Realteil eines komplexen Multiplikationsergeb­ nisses.