DE10013068A1 - Potenzierungsoperationsvorrichtung - Google Patents
PotenzierungsoperationsvorrichtungInfo
- Publication number
- DE10013068A1 DE10013068A1 DE10013068A DE10013068A DE10013068A1 DE 10013068 A1 DE10013068 A1 DE 10013068A1 DE 10013068 A DE10013068 A DE 10013068A DE 10013068 A DE10013068 A DE 10013068A DE 10013068 A1 DE10013068 A1 DE 10013068A1
- Authority
- DE
- Germany
- Prior art keywords
- bit string
- base
- exponent
- logarithmic
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/556—Logarithmic or exponential functions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Error Detection And Correction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Eine Potenzierungsoperationsvorrichtung enthält eine Bitoperationseinheit (5), welche eine Bitschiebeoperaation auf einer logarithmischen Basisbitzeichenfolge von einer logarithmischen Operationseinheit entsprechend einer eingegebenen Exponentenbitzeichenfolge Y durchführt und die verschobene logarithmische Basisbitzeichenfolge als eine Multiplikationsbitzeichenfolge bereitstellt. Eine Exponentenprüfeinheit (4) prüft, ob die eingegebene Exponentenbitzeichenfolge Y die i-te Potenz einer Basis 2 ist oder nicht, wobei i eine ganze Zahl ist, und stellt im positiven Fall ein Wählsignal bereit, um die Wahl der Multiplikationsbitzeichenfolge von der Bitoperationseinheit anzuweisen. Eine Multiplikationsbitzeichenfolgenwähleinheit (6) wählt die Multiplikationsbitzeichenfolge und stellt sie bereit, wenn sie das Wählsignal von der Exponentenprüfeinheit empfängt. Demgegenüber wählt die Multiplikationsbitzeichenfolgenwähleinheit andernfalls eine andere Multiplikationsbitzeichenfolge von einem Multiplizierer und stellt sie bereit. Eine exponentielle Operationseinheit (7) führt eine exponentielle Operation mit der Basis 2 auf die gewählte Multiplikationsbitzeichenfolge von der Multiplikationsbitzeichenfolgenwähleinheit aus, d. h. berechnet 2·Z·, wobei Z die gewählte Multiplikationsbitzeichenfolge darstellt, und stellt den berechneten exponentiellen Wert mit der Basis 2 als das Potenzierungsoperationsergebnis X·Y· bereit.
Description
Die vorliegende Erfindung bezieht sich auf eine Poten
zierungsoperationsvorrichtung (power operation device) zur
Durchführung einer Potenzierungsoperation auf eine eingege
bene Basisbitzeichenfolge und eine eingegebene Exponenten
bitzeichenfolge. Insbesondere bezieht sich die Erfindung
auf eine Potenzierungsoperationsvorrichtung mit einer ver
besserten Einrichtung zum deutlichen Erhöhen der Operati
onsgeschwindigkeit der Vorrichtung.
Fig. 3 zeigt ein Blockdiagramm, welches die Struktur
einer Potenzierungsoperationsvorrichtung wie in der Veröf
fentlichungsschrift der japanischen Patentanmeldung
(TOKKAIHEI) Nr. 10-207694 offenbart darstellt. Entsprechend
der Figur zeichnet Bezugszeichen 24 eine logarithmische
Operationseinheit, Bezugszeichen 25 bezeichnet einen Multi
plizierer, Bezugszeichen 26 bezeichnet eine exponentielle
Operationseinheit, Bezugszeichen 27 bezeichnet eine Schie
beeinheit, Bezugszeichen 28 bezeichnet eine Logarithmenta
belle, Bezugszeichen 29 bezeichnet einen Additionsab
schnitt, Bezugszeichen 30 bezeichnet einen Subtraktionsab
schnitt, Bezugszeichen 31 bezeichnet eine exponentielle Ta
belle, und Bezugszeichen 32 bezeichnet einen Schiebeab
schnitt.
Nachdem der Schiebeabschnitt 27 eine daran angelegte
Basisbitzeichenfolge X in ihren gebrochenen Teil und ihren
ganzzahligen Teil geteilt hat, erlangt die logarithmische
Operationseinheit 24 im Betrieb den Logarithmus des gebro
chenen Teils unter Verwendung der Logarithmentabelle 28,
und danach erzeugt der Additionsabschnitt 29 eine logarith
mische Basisbitzeichenfolge von dem Logarithmus des gebro
chenen Teils und des ganzzahligen Teils der eingegebenen
Basisbitzeichenfolge X. Danach multipliziert der Multipli
zierer 25 die logarithmische Basisbitzeichenfolge durch ei
ne daran angelegte Exponentenbitzeichenfolge Y und liefert
das Multiplikationsergebnis der exponentiellen Operations
einheit 26. In der exponentiellen Operationseinheit 26
teilt der Subtraktionsabschnitt 30 das Multiplikationser
gebnis von dem Multiplizierer 25 in seinen gebrochenen Teil
und seinen ganzzahligen Teil. Die exponentielle Operations
einheit 26 berechnet danach einen exponentiellen Wert in
einer bestimmten Gleitpunktdarstellung, wobei der exponen
tielle Wert dem Bruchteil des Ausgangs des Multiplizierers
25 entspricht, unter Verwendung der exponentiellen Tabelle
31. Danach erzeugt die Exponentenschiebeeinheit 32 das Po
tenzierungsoperationsergebnis von dem exponentiellen Wert
und dem ganzzahligen Teil des Multiplikationsergebnisses
von dem Multiplizierer 25.
Auf diese Weise kann die Potenzierungsoperationsvor
richtung nach dem Stand der Technik den Logarithmus der Ba
sisbitzeichenfolge S berechnen und die Potenzierungsopera
tion mit der Basisbitzeichenfolge X und der Exponentenbit
zeichenfolge Y in die Multiplikation des Logarithmus der
Basisbitzeichenfolge X und der Exponentenbitzeichenfolge Y
transformieren, wodurch die zum Erlangen des Potenzie
rungsoperationsergebnisses benötigte Zeit im Vergleich mit
einem Verfahren nach dem Stand der Technik verringert wird,
bei welchem die Y-te Potenz von X durch Iteration einer
arithmetischen Operation unter Verwendung von logarithmi
schen und exponentiellen Funktionen berechnet wird, welche
in zwei Potenzreihen entwickelt werden.
Eine Schwierigkeit bei der Potenzierungsoperationsvor
richtung nach dem Stand der Technik besteht darin, dass sie
alle Potenzierungsoperationen auf dieselbe Weise durchführt
und daher die Potenzberechnungsverarbeitung nicht über die
Operationsgeschwindigkeit des Multiplizierers, welcher in
die Potenzierungsoperationsvorrichtung nach dem Stand der
Technik eingebaut ist, hinaus beschleunigen kann.
Die vorliegende Erfindung zielt darauf ab, die oben be
schriebenen Schwierigkeiten zu überwinden. Aufgabe der vor
liegenden Erfindung ist es eine Potenzierungsoperationsvor
richtung bereitzustellen, die zum Beschleunigen von einigen
bestimmten Potenzierungsoperationen, welche häufig verwen
det werden, geeignet ist, wodurch die Potenzierungsoperati
onsgeschwindigkeit der Vorrichtung deutlich erhöht wird.
Entsprechend einem Gesichtspunkt der vorliegenden Er
findung ist eine Potenzierungsoperationsvorrichtung zur
Durchführung einer Potenzierungsoperation auf eine eingege
bene Basisbitzeichenfolge bzw eine Eingangsbasisbitzeichen
folge (input base bit string) X und eine eingegebene Expo
nentenbitzeichenfolge bzw. eine Eingangsexponentenbitzei
chenfolge (input exponent bit string) Y zur Berechnung von
XY vorgesehen, wobei die Vorrichtung aufweist: eine loga
rithmische Operationseinheit, welche eine logarithmische
Operation mit der Basis 2 auf die Eingangsbasisbitzeichen
folge X durchführt und eine logarithmische Basisbitzeichen
folge entsprechend dem Logarithmus mit der Basis 2 der Ein
gangsbasisbitzeichenfolge X bereitstellt; einen Multipli
zierer, welcher die logarithmische Basisbitzeichenfolge
entweder mit einer der Eingangsexponentenbitzeichenfolge Y
äquivalenten Bitzeichenfolge oder der Eingangsexponenten
bitzeichenfolge Y multipliziert und ein Multiplikationser
gebnis als erste Multiplikationsbitzeichenfolge bereit
stellt; eine Bitoperationseinheit, welche eine Bitschiebe
operation auf die logarithmische Basisbitzeichenfolge von
der logarithmischen Operationseinheit entsprechend der Ein
gangsexponentenbitzeichenfolge Y durchführt und die ver
schobene logarithmische Basisbitzeichenfolge als zweite
Multiplikationsbitzeichenfolge bereitstellt; eine Exponen
tenprüfeinheit, welche prüft, ob die Eingangsexponentenbit
zeichenfolge Y die i-te Potenz einer Basis 2 ist oder
nicht, wobei i eine ganze Zahl ist, und im positiven Fall
ein Wählsignal bereitstellt, um die Wahl der zweiten Multi
plikationsbitzeichenfolge anzuweisen; eine Multiplikations
bitzeichenfolgenwähleinheit, welche sowohl die erste Multi
plikationsbitzeichenfolge von dem Multiplizierer als auch
die zweite Multiplikationsbitzeichenfolge von der Bitopera
tionseinheit empfängt, die zweite Multiplikationsbitzei
chenfolge wählt und bereitstellt, wenn sie das Wählsignal
von der Exponentenprüfeinheit empfängt, und andernfalls die
erste Multiplikationsbitzeichenfolge wählt und bereit
stellt; und eine exponentielle Operationseinheit, welche
eine exponentielle Operation mit der Basis 2 auf die ge
wählte erste oder zweite Multiplikationsbitzeichenfolge von
der Multiplikationsbitzeichenfolgenwähleinheit durchführt,
d. h. 2Z berechnet, wobei Z die gewählte erste oder zweite
Multiplikationsbitzeichenfolge darstellt, und den berechne
ten exponentiellen Wert mit der Basis 2 als das Potenzie
rungsoperationsergebnis XY bereitstellt.
Vorzugsweise prüft die Exponentenprüfeinheit, ob die
Eingangsexponentenbitzeichenfolge Y ½ ist, und stellt das
Wählsignal der Multiplikationsbitzeichenfolgenwähleinheit
im positiven Fall bereit. Danach schiebt die Bitoperations
einheit die logarithmische Basisbitzeichenfolge von der
logarithmischen Operationseinheit um eine Bitposition nach
rechts und stellt die verschobene logarithmische Basisbit
zeichenfolge als die zweite Multiplikationsbitzeichenfolge
der Multiplikationsbitzeichenfolgenwähleinheit bereit.
Vorzugsweise prüft die Exponentenprüfeinheit, ob die
Eingangsexponentenbitzeichenfolge -1 ist, und stellt das
Wählsignal der Multiplikationsbitzeichenfolgenwähleinheit
im positiven Fall bereit. Danach invertiert die Bitoperati
onseinheit die logarithmische Basisbitzeichenfolge von der
logarithmischen Operationseinheit und stellt die inver
tierte logarithmische Basisbitzeichenfolge als die zweite
Multiplikationsbitzeichenfolge der Multiplikationsbitzei
chenfolgenwähleinheit bereit.
Vorzugsweise prüft die Exponentenprüfeinheit, ob die
Eingangsexponentenbitzeichenfolge Y -1/2 ist, und stellt
das Wählsignal der Multiplikationsbitzeichenfolgen
wähleinheit im positiven Fall bereit. Danach schiebt die
Bitoperationseinheit die logarithmische Basisbitzeichenfol
ge von der logarithmischen Operationseinheit um eine Bitpo
sition nach rechts und invertiert des weiteren die verscho
bene logarithmische Basisbitzeichenfolge und stellt die
verschobene und invertierte logarithmische Basisbitzeichen
folge als die zweite Multiplikationsbitzeichenfolge der
Multiplikationsbitzeichenfolgenwähleinheit bereit.
Entsprechend einer bevorzugten Ausführungsform der vor
liegenden Erfindung ist die Eingangsbasisbitzeichenfolge X
eine Bitzeichenfolge in einer bestimmten Gleitpunktdarstel
lung und enthält die logarithmische Operationseinheit einen
Argumentenverarbeitungsabschnitt, welcher den Logarithmus
eines Arguments der Eingangsbasisbitzeichenfolge X unter
Verwendung einer Logarithmentabelle eines Logarithmus mit
der Basis 2 berechnet, einen Charakteristikverarbeitungsab
schnitt, welcher einen vorbestimmten Charakteristikoffset
wert von einem Charakteristikteil der Eingangsbasisbitzei
chenfolge X subtrahiert und ein Subtraktionsergebnis be
reitstellt, und einen Festpunktbitzeichenfolgenerzeu
gungsabschnitt, welcher den Logarithmus einer Festpunktba
sisbitzeichenfolge entsprechend der Eingangsgleitpunktbit
zeichenfolge X auf der Grundlage des Logarithmus des Argu
ments der Eingangsbasisbitzeichenfolge X von dem Argumen
tenverarbeitungsabschnitt und des Subtraktionsergebnisses
von dem Charakteristikverarbeitungsabschnitt erzeugt. Die
logarithmische Operationseinheit kann den Logarithmus der
Festpunktbasisbitzeichenfolge von dem Festpunktbitzeichen
folgenerzeugungsabschnitt als die logarithmische Basisbit
zeichenfolge bereitstellen.
Die logarithmische Operationseinheit kann des weiteren
einen Festwerthalteabschnitt, welcher den Logarithmus mit
der Basis 2 der Eulerschen Zahl hält, einen Basisprüfab
schnitt, welcher prüft, ob die Eingangsbasisbitzeichenfolge
X die Eulersche Zahl ist oder nicht, und ein Festwertwähl
signal bereitstellt, um eine Wahl des Logarithmus mit der
Basis 2 der Eulerschen Zahl im positiven Fall anzuweisen,
und einen Basisausgangswählabschnitt enthalten, welcher so
wohl den Logarithmus der Festpunktbasisbitzeichenfolge von
dem Festpunktbitzeichenfolgenerzeugungsabschnitt als auch
den Logarithmus mit der Basis 2 der Eulerschen Zahl von dem
Festwerthalteabschnitt empfängt und den Logarithmus mit der
Basis 2 der Eulerschen Zahl wählt und als die logarithmi
sche Basisbitzeichenfolge bereitstellt, wenn er das Fest
wertwählsignal von dem Basisprüfabschnitt empfängt, und an
dernfalls den Logarithmus der Festpunktbasisbitzeichenfolge
wählt und als die logarithmische Basisbitzeichenfolge be
reitstellt.
Entsprechend einer anderen bevorzugten Ausführungsform
der vorliegenden Erfindung ist die Eingangsexponentenbit
zeichenfolge Y eine Bitzeichenfolge in einer bestimmten
Gleitpunktdarstellung, und die Potenzierungsoperationsvor
richtung enthält des weiteren eine Exponentenverarbeitungs
einheit, welche die Eingangsexponentenbitzeichenfolge Y in
eine äquivalente Exponentenbitzeichenfolge in einer durch
den Multiplizierer definierten bestimmten Festpunktdarstel
lung umwandelt.
Die vorliegende Erfindung wird in der nachfolgenden Be
schreibung unter Bezugnahme auf die Zeichnung erläutert.
Fig. 1 zeigt ein Blockdiagramm, welches die Struktur
einer Potenzierungsoperationsvorrichtung einer ersten Aus
führungsform der vorliegenden Erfindung darstellt;
Fig. 2 zeigt ein Blockdiagramm, welches die Struktur
einer Potenzierungsoperationsvorrichtung einer zweiten Aus
führungsform der vorliegenden Erfindung darstellt; und
Fig. 3 zeigt ein Blockdiagramm, welches die Struktur
einer Potenzierungsoperationsvorrichtung einer ersten Aus
führungsform der vorliegenden Erfindung darstellt;
Fig. 1 zeigt ein Blockdiagramm, welches die Struktur
einer Potenzierungsoperationsvorrichtung einer ersten Aus
führungsform der vorliegenden Erfindung darstellt. Die Po
tenzierungsoperationsvorrichtung führt eine Potenzie
rungsoperation bezüglich sowohl einer ersten eingegebenen
Gleitpunktbitzeichenfolge, welche eine Basis X darstellt,
als auch einer zweiten eingegebenen Gleitpunktbitzeichen
folge durch, welche einen Exponenten Y darstellt, und er
zeugt ein Rechenergebnis, welches die Y-te Potenz der Basis
X darstellt, d. h. XY. Entsprechend der Figur bezeichnet
Bezugszeichen 1 einen Multiplizierer, welcher eine eigege
bene Bitzeichenfolge mit einer anderen eingegebenen Bitzei
chenfolge mulitpliziert, wobei sie als Bitzeichenfolgen in
einer bestimmten Festpunktdarstellung gehandhabt werden,
und das Multiplikationsergebnis als erste Multiplikations
bitzeichenfolge Zm liefert, Bezugszeichen 2 bezeichnet eine
logarithmische Operationseinheit, welche die daran ange
legte eingegebene Basisbitzeichenfolge X in eine äquiva
lente Basisbitzeichenfolge in einer durch den Multiplizie
rer 1 definierten bestimmten Festpunktdarstellung umwan
delt, d. h. in eine Festpunktbasisbitzeichenfolge, und eine
logarithmische Operation mit der Basis 2 bezüglich der
Festpunktbasisbitzeichenfolge durchführt und das logarith
mische Ergebnis als logarithmische Festpunktbasisbitzei
chenfolge (fixed-point logarithmic base bit string) W dem
Multiplizierer 1 liefert, Bezugszeichen 3 bezeichnet eine
Exponentenbitzeichenfolgenumwandlungseinheit, welche die
daran angelegte eingegebene Exponentenbitzeichenfolge Y in
eine äquivalente Exponentenbitzeichenfolge in der durch den
Multiplizierer 1 definierten Festpunktdarstellung umwan
delt, d. h. in eine Festpunktexponentenbitzeichenfolge
Ytran, um dem Multiplizierer 1 das Umwandlungsergebnis zu
liefern, Bezugszeichen 4 bezeichnet eine Exponentenprüfein
heit, welche verschiedene Operationssteuersignale Yx, Zsel,
Ys und Yi auf der Grundlage der eingegebenen Exponentenbit
zeichenfolge Y erzeugt, Bezugszeichen 5 bezeichnet eine
Bitoperationseinheit, welche Bitoperationen wie eine Schie
beoperation und eine Invertierungsoperation bezüglich der
logarithmischen Festpunktbasisbitzeichenfolge W entspre
chend den Operationssteuersignalen Yi und Ys durchführt und
das Ergebnis der Operation als zweite Multiplikationsbit
zeichenfolge Zb liefert, Bezugszeichen 6 bezeichnet eine
Exponentenwähleinheit, welche entweder die erste Multipli
kationsbitzeichenfolge Zm oder die zweite Multiplikations
bitzeichenfolge Zb, welche daran angelegt werden, entspre
chend dem Operationssteuersignal Zsel wählt und die gewähl
te Bitzeichenfolge als gewählte Multiplikationsbitzeichen
folge Z bereitstellt, und Bezugszeichen 7 bezeichnet eine
exponentielle Operationseinheit, welche eine exponentielle
Operation mit der Basis 2 bezüglich der daran angelegten
gewählten Multiplikationsbitzeichenfolge Z durchführt, d. h.
2Z berechnet, umgekehrt das Ergebnis der Operation in eine
Bitzeichenfolge in derselben Gleitpunktdarstellung wie das
eingegebene Basiszeichenfolgenbit X umwandelt und das Er
gebnis der Operation als das Potenzierungsoperationsergeb
nis auf der Grundlage der eingegebenen Basisbitzeichenfolge
X und der eingegebenen Exponentenbitzeichenfolge X bereit
stellt, d. h. XY.
Die logarithmische Operationseinheit 2 enthält einen
Basisargumentenumwandlungsabschnitt 8, welcher den Loga
rithmus mit der Basis 2 von (dem Argument Xs der eingegebe
nen Basisbitzeichenfolge X + 1) unter Verwendung einer Lo
garithmentabelle für Logarithmen mit der Basis 2 berechnet
und bereitstellt, einen Basischarakteristikteilumwand
lungsabschnitt 9, welcher einen vorherbestimmten Exponen
tenoffsetwert K von dem charakteristischen Teil Xe der ein
gegebenen Basisbitzeichenfolge X subtrahiert und das Ergeb
nis der Subktraktion (Xe - K) bereitstellt, einen Fest
punktbitzeichenfolgenerzeugungsabschnitt 10, welcher eine
Festpunktbitzeichenfolge in der durch den Multiplizierer 1
definierten Festpunktdarstellung auf der Grundlage des Lo
garithmus mit der Basis 2 von (dem Argument Xf + 1) von dem
Basisargumentenumwandlungsabschnitt 8 und dem Ergebnis der
Subtraktion (Xe - K) von dem Charakteristikteilumwandlungs
abschnitt 9 erzeugt und bereitstellt, eine Festwertdaten
halteeinrichtung 11, welche den Logarithmus mit der Basis 2
der Eulerschen Zahl (Napierian Zahl) e fällt, d. h. log2e,
wobei der Ausdruck eine Festpunktbitzeichenfolge in der
durch den Multiplizierer 1 definierten Festpunktdarstellung
darstellt, und den Logarithmus mit der Basis 2 der Euler
schen Zahl e bereitstellt, einen Basisprüfabschnitt 12,
welcher ein Festwertdatenwählsignal bereitstellt, wenn die
daran angelegte eingegebene Basisbitzeichenfolge X die Eu
lersche Zahl e ist, und einen Basisausgabewählabschnitt 13,
welcher die Festwertbitzeichenfolge von der Festwertdaten
halteeinheit 11 wählt und sie als die logarithmische Fest
punktbasisbitzeichenfolge W auf den Empfang des Festwertda
tenwählsignals bereitstellt und die Festpunktbitzeichen
folge von dem Festpunktbitzeichenfolgenerzeugungsabschnitt
10 wählt und als die logarithmische Festpunktbasisbitzei
chenfolge W andernfalls bereitstellt.
Die Bitoperationseinheit 5 enthält eine Schiebevorrich
tung 14 zum Schieben der logarithmischen Festpunktbasisbit
zeichenfolge W von der logarithmischen Operationseinheit 2
um eine Anzahl von Bits, welche entsprechend der eingegebe
nen Exponentenbitzeichenfolge Y bestimmt wird, einen Inver
tierer 15, welcher den Ausgang der Schiebevorrichtung 14
invertiert, und einen Bitoperationsergebniswählabschnitt
16, welcher entweder den Ausgang der Schiebevorrichtung 14
oder den Ausgang des Bitinverters 15 entsprechend der ein
gegebenen Exponentenbitzeichenfolge Y wählt und den gewähl
ten Ausgang als die zweite Multiplikationsbitzeichenfolge
Zb der Exponentenwähleinheit 6 bereitstellt.
Die Schiebevorrichtung 14 führt die Schiebeoperation
entsprechend dem Operationssteuersignal Yi von der Exponen
tenprüfeinheit 4 durch. Ähnlich führt der Bitoperationser
gebniswählabschnitt 16 die Wähloperation entsprechend dem
Operationssteuersignal Ys von der Exponentenprüfeinheit 4
durch. Um genauer zu sein, die Exponentenprüfeinheit 4
prüft, ob die eingegebenen Exponentenbitzeichenfolge Y die
i-te Potenz einer Basis 2 ist oder nicht, wobei i eine
ganze Zahl ist. Im positiven Fall stellt die Exponenten
prüfeinheit 4 das Operationssteuersignal Yi, welches die
ganze Zahl i darstellt, der Schiebevorrichtung 14 bereit.
Wenn die ganze Zahl i negativ ist, schiebt darauf die
Schiebevorrichtung 14 die logarithmische Festpunktbasisbit
zeichenfolge W um dieselbe Anzahl von Bits wie die ganze
Zahl i nach rechts. Wenn andernfalls die ganze Zahl i posi
tiv ist, schiebt die Schiebevorrichtung 14 darauf die loga
rithmische Festpunktbasisbitzeichenfolge W um dieselbe An
zahl von Bits wie die ganze Zahl i nach links. In diesem
Fall stellt die Exponentenprüfeinheit 4 gleichzeitig das
Operationssteuersignal Zsel der Exponentenwähleinheit 6 be
reit. Die Exponentenprüfeinheit 4 prüft ebenfalls, ob das
Vorzeichen der eingegebenen Exponentenbitzeichenfolge Y po
sitiv oder negativ ist, und stellt danach das Operations
steuersignal Ys bereit, um den Bitoperationsergebniswählab
schnitt 16 anzuweisen, die invertierte Bitzeichenfolge von
dem Bitinverter 15 zu wählen, wenn das Vorzeichen der ein
gegebenen Exponentenbitzeichenfolge Y negativ ist. Danach
wählt der Bitoperationsergebniswählabschnitt 16 den Ausgang
des Bitinverters 15 entsprechend dem Operationssteuersignal
Ys. Das Operationssteuersignal Ys zeigt somit das Vorzei
chen der eingegebenen Exponentenbitzeichenfolge Y an.
Wenn die eingegebene Exponentenbitzeichenfolge Y die i-
te Potenz einer Basis 2 ist, wobei i eine ganze Zahl ist,
wählt die Exponentenwähleinheit 6 den Ausgang der Bitopera
tionseinheit 5 entsprechend dem Operationssteuersignal Zsel
von der Exponentenprüfeinheit 4 und stellt ihn danach als
die gewählte Multiplikationsbitzeichenfolge Z bereit. An
dernfalls wählt die Exponentenwähleinheit 6 den Ausgang des
Multiplizierers 1 und stellt ihn danach als die gewählte
Multiplikationsbitzeichenfolge Z bereit.
Die exponentielle Operationseinheit 7 enthält einen
Bruchteilumkehrungsumwandlungsabschnitt 17, welcher den
Bruchteil Zf von 2Zfrc berechnet, d. h. das Argument von 2Z,
wobei Zfrc der Bruchteil der gewählten Multiplikationsbit
zeichenfolge Z ist, unter Verwendung einer Potenztabelle
einer Potenz mit der Basis 2, einen Ganzzahlteilumkehrungs
umwandlungsabschnitt 18, welcher den Exponentenoffsetwert K
dem Ganzzahlteil Zint der gewählten Multiplikationsbitzei
chenfolge Z hinzufügt, um ein Offsetcharakteristikteil Ze
in einer bestimmten Gleitpunktdarstellung zu berechnen, und
einen Ausgangsbitzeichenfolgenerzeugungsabschnitt 19, wel
cher eine Ausgangsbitzeichenfolge mit derselben Gleitpunkt
darstellung wie der eingegegebenen Bsisbitzeichenfolge X
auf der Grundlage des Bruchteils Zf und des Offsettcharak
teristikteils Ze erzeugt, und die Ausgangsbitzeichenfolge
als die Potenzierungsoperationsergebnisbitzeichenfolge be
reitstellt.
Wenn die eingegebene Basisbitzeichenfolge X negativ
ist, kann die Basisprüfeinheit 12 ein Anzeigesignal Xx be
reitstellen, welches dem Ausgangsbitzeichenfolgenerzeu
gungsabschnitt 19 das Faktum anzeigt. Wenn die eingegebene
Exponentenbitzeichenfolge Y keine ganze Zahl ist, stellt
die Exponentenprüfeinheit 4 ein Anzeigesignal Yx bereit,
welches dem Ausgangsbitzeichenfolgenerzeugungsabschnitt 19
das Faktum anzeigt. Die Potenzberechnung kann mathematisch
definiert werden, wenn die eingegebene Basisbitzeichenfolge
X negativ ist und die eingegebene Exponentenbitzeichenfolge
Y nicht eine ganze Zahl ist. Daher stellt die Ausgangsbit
zeichenfolgenerzeugungseinheit 19 in diesem Fall eine null
als das Potenzberechnungsergebnis bereit.
Wenn der Basisargumentenumwandlungsabschnitt 8 die ein
gegebene Basisbitzeichenfolge X empfängt, berechnet er den
Logarithmus mit der Basis 2 von (dem Argument Xf der einge
gebenen Basisbitzeichenfolge X + 1) unter Verwendung der
Logarithmentabelle des Logarithmus mit der Basis 2 und
stellt den entsprechenden Wert bereit. Der Basischarakteri
stikteilumwandlungsabschnitt 9 subtrahiert gleichzeitig den
gegebenen Exponentenoffsetwert K von dem Charakteristikteil
Xe der eingegebenen Basisbitzeichenfolge X und stellt da
nach das Ergebnis der Subtraktion (Xe - K) bereit. Der
Festpunktbitzeichenfolgenerzeugungsabschnitt 10 erzeugt
darauf eine Festpunktbasisbitzeichenfolge in der durch den
Multiplizierer 1 bereitgestellten Festpunktdarstellung auf
der Grundlage des Logarithmus von (dem Argument Xf + 1) von
dem Basisargumentenumwandlungsabschnitt 8 und dem Ergebnis
der Subtraktion (Xe - K) von dem Basischarakteristikteilum
wandlungsabschnitt 9 und stellt die entsprechenden Werte
bereit.
Wenn die eingegebene Basisbitzeichenfolge X gleich oder
größer als null ist, gilt für die Potenzrechnung die fol
gende Gleichung:
XY = e{Y×loge(X)} (1)
Die eingebene Basiszeichenfolge X kann in der Gleit
punktdarstellung mit dem Exponentenoffsetwert K wie folgt
dargestellt werden:
X = (1 + Xf) × 2(Xe-K) (2)
wobei Xe der Charakteristikteil von X ist und Xf (0 ≦ Xf
< 1) das Argument von X wie oben erwähnt ist. Durch Einset
zen der Gleichung (2) in die Gleichung (1) ergibt sich:
X = e{Y × loge((1 + Xf) × 2(Xe-K)))} = e[Y×{log2(1+Xf)+(Xe-K)}×loge2] (3)
X = e{Y × loge((1 + Xf) × 2(Xe-K)))} = e[Y×{log2(1+Xf)+(Xe-K)}×loge2] (3)
Wie oben beschrieben erzeugt der Basisargumentenumwand
lungsabschnitt 8 eine Bitzeichenfolge mit einem Wert ent
sprechend log2(1 + Xf) unter Verwendung der Logarithmentabel
le des Logarithmus mit der Basis 2, und der Basischarakte
ristikteilumwandlungsabschnitt 9 erzeugt eine Bitzeichen
folge mit einem Wert entsprechend (Xe - K). Der Festpunkt
bitzeichenfolgenerzeugungsabschnitt 10 erzeugt somit eine
Bitzeichenfolge mit einem Wert entsprechend
{log2(1 + Xf) + (Xe - K)}.
Wenn die eingegebene Basisbitzeichenfolge die Eulersche
Zahl (Napierian number) e ist, kann die obige Gleichung (3)
in die folgende Gleichung (4) umgewandelt werden:
X = e(Y×log2e×loge2) (4)
Der Basisprüfabschnitt 12 bestimmt, ob die eingegebene
Basisbitzeichenfolge X die Eulersche Zahl e ist. Wenn dies
der Fall ist, stellt der Basisprüfabschnitt 12 das Fest
wertdatenwählsignal bereit. Wenn der Basisausgangswählab
schnitt 13 das Festwertdatenwählsignal von dem Basisprüfab
schnitt 12 empfängt, wählt er die Festwertdatenbitzeichen
folge mit einem Wert gleich log2e von dem Festwertdatenhal
teabschnitt 11 aus und stellt die Festwertdatenbitzeichen
folge als die logarithmische Festpunktbasisdatenzeichen
folge W sowohl der Bitoperationseinheit 5 als auch dem Mul
tiplizierer 1 bereit. Andernfalls wählt der Basisausgangs
wählabschnitt 13 die Festpunktbasisbitzeichenfolge von dem
Festpunktbitzeichenfolgenerzeugungsabschnitt 10 und stellt
sie danach als die logarithmische Festpunktbasisbitzeichen
folge W sowohl der Bitoperationseinheit 5 als auch dem Mul
tiplizierer 1 bereit. Dementsprechend kann die Potenzie
rungsoperationsvorrichtung der ersten Ausführungsform die
für die Potenzberechnung benötigte Zeit reduzieren, wenn
die Basis die Eulersche Zahl e ist (die Eulersche Zahl e
wird häufig als die Basis verwendet).
Die obige Gleichung (3) kann in die folgende Gleichung
unter Verwendung des Ausgangs W der logarithmischen Opera
tionseinheit 2 transformiert werden:
X = e(Y×W×loge2) (5)
Wenn die eingegebene Exponentenbitzeichenfolge Y die i
te Potenz einer Basis 2 ist, wobei i eine ganze Zahl ist,
kann (Y × W) (tatsächlich Ytran × W) in der obigen Glei
chung (5) durch Verschieben von W für i-Bits berechnet wer
den, falls Y positiv ist. Wenn Y negativ ist, kann (Y × W)
durch Verschieben von W für i-Bits und darauffolgendes In
vertieren des verschobenen Ergebnisses berechnet werden.
Wenn Exponentenprüfeinheit 4 die eingegebene Exponentenbit
zeichenfolge Y empfängt, prüft sie, ob die eingegebene Ex
ponentenbitzeichenfolge Y die i-te Potenz einer Basis 2
ist, d. h. 2i, wobei i eine ganze Zahl ist, durch Bestimmen,
ob das Argument Yf der eingegebenen Exponentenbitzeichen
folge X gleich null ist oder nicht. Im positiven Fall
stellt die Exponentenprüfeinheit 4 das Operationsteuersi
gnal Zsel der Exponentenwähleinheit 6 bereit, um sie anzu
weisen die zweite Multiplikationsbitzeichenfolge Zb zu wäh
len. Die Exponentenprüfeinheit 4 berechnet ebenfalls die
ganze Zahl i durch Subtrahieren des Exponentenoffsetwerts K
von dem Charakteristikteil Ye der eingegebenen Exponenten
bitzeichenfolge Y und stellt das Operationssteuersignal Yi,
welches die ganze Zahl i darstellt, sowohl der Verschiebe
vorrichtung 14 als auch der Exponentenbitzeichenfolgenum
wandlungseinheit 3 bereit. Die Exponentenprüfeinheit 4
stellt des weiteren das Operationssteuersignal Ys, welches
das Vorzeichen der eingegebenen Exponentenbitzeichenfolge Y
anzeigt, dem Bitoperationsergebniswählabschnitt 16 bereit.
Danach wandelt die Exponentenbitzeichenfolgenumwand
lungseinheit 3 die daran angelegte Gleitpunktexponentenbit
zeichenfolge Y in eine äquivalente Festpunktexponentenbit
zeichenfolge Ytran in der durch den Multiplizierer 1 defi
nierten gegebenen Festpunktdarstellung durch Verschieben
von (1 + das Argument Yf der Gleitpunktexponentenbitzei
chenfolge Y) entsprechend dem Operationssteuersignal Yi um.
Wenn die durch das Operationssteuersignal Yi angezeigte
ganze Zahl positiv ist, verschiebt die Exponentenbitzei
chenfolgenumwandllungseinheit 3 (1 + Yf) um eine Anzahl von
Bits entsprechend der ganzen Zahl i nach links. Wenn die
ganze Zahl negativ ist, verschiebt die Exponentenbitzei
chenfolgenumwandlungseinheit 3 (1 + Yf) um eine Anzahl von
Bits entsprechend der ganzen Zahl i nach rechts.
Danach multipliziert der Multiplizierer 1 die Fest
punktexponentenbitzeichenfolge Ytran von der Exponentenbit
zeichenfolgenumwandlungseinheit 3 mit der logarithmischen
Festpunktbasisbitzeichenfolge W von der logarithmischen
Operationseinheit 2 und stellt das Multiplikationsergebnis
(YtranxW) als die erste Multiplikationsbitzeichenfolge Zm
der Exponentenwähleinheit 6 bereit. Die erste Multiplikati
onsbitzeichenfolge Zm besitzt einen Wert gleich [Y ×
{log2(1 + Xf) + (Xe - K)}] wie in der Gleichung (3) dargestellt.
Zu derselben Zeit, zu welcher der Multiplizierer 1 die
Multiplikationsoperation durchführt, kann die Bitoperati
onseinheit 5 eine Bitoperation bezüglich der logarithmi
schen Festpunktbasisbitzeichenfolge W von der logarithmi
schen Operationseinheit 2 entsprechend den Operationssteu
ersignalen Yi und Ys von der Exponentenprüfeinheit 4 durch
führen, und danach wird das Operationsergebnis als zweite
Multiplikationsbitzeichenfolge Zb ausgegeben. Genauer dar
gestellt, die Schiebevorrichtung 14 schiebt die logarithmi
sche Festpunktbasisbitzeichenfolge W um eine Anzahl von
Bits entsprechend dem Wert des Operationssteuersignals Yy
und daher die eingegebene Exponentenbitzeichenfolge Y. Da
nach invertiert der Bitinverter 15 den Ausgang der Schiebe
vorrichtung 14. Der Bitoperationsergebniswählabschnitt 16
wählt den Ausgang des Bitinverters 15 und stellt ihn als
die zweite Multiplikationsbitzeichenfolge Zb der Exponen
tenwähleinheit 6 entsprechend den Operationssteuersignalen
Ys bereit, d. h. wenn das Vorzeichen der eingegebenen Expo
nentenbitzeichenfolge Y negativ ist. Der Bitoperationser
gebniswählabschnitt 16 wählt den Ausgang der Schiebevor
richtung 14 und stellt ihn als die zweite Multiplikations
bitzeichenfolge Zb der Exponentenwähleinheit 6 andernfalls
bereit. Danach wählt die Exponentenwähleinheit 6 den Aus
gang der Bitoperationseinheit 5, wenn das Operationssteuer
signal Zsel anzeigt, dass die eingegebene Exponentenbitzei
chenfolge Y die i-te Potenz einer Basis 2 ist, wobei i eine
ganze Zahl ist, und wählt andernfalls den Ausgang des Mul
tiplizierers 1. Danach stellt die Exponentenwähleinheit 6
den gewählten Ausgang als die gewählte Multiplikationsbit
zeichenfolge Z der exponentiellen Operationseinheit 7 be
reit.
Wenn wie vorher erwähnt die eingegebene Exponentenbit
zeichenfolge Y die i-te Potenz einer Basis 2 ist, wobei i
eine ganze Zahl ist, kann die Bitoperationseinheit 5 die
zweite Multiplikationsbitzeichenfolge Zb mit einem Wert
gleich der Multiplikation der umgewandelten Exponentenbit
zeichenfolge Ytran und der logarithmischen Festpunktbasis
bitzeichenfolge W durch Schieben der logarithmischen Fest
punktbasisbitzeichenfolge W um eine Anzahl von Bits ent
sprechend der ganzen Zahl i erzeugen. Da die Bits höherer
Ordnung auf die Übertragung von Bits niederer Ordnung war
ten müssen, um ein endgültiges Operationsergebnis bei all
gemeinen Multiplikationsoperationen zu erzeugen, wird viel
Zeit für das Erlangen des endgültigen Operationsergebnisses
benötigt. Demgegenüber benötigt die Schiebevorrichtung 14
nicht eine derartige Wartezeit, wodurch die Potenzie
rungsoperation um die Länge der Wartezeit beschleunigt
wird.
Die obige Gleichung (3) kann in die folgende Gleichung
(6) transformiert werden:
XY = eloge2[Y×{log2(1+Xf)+(Xe-K)}]
= 2[Y×{log2(1+Xf)+(Xe-K)}] (6)
Des weiteren kann die obige Gleichung (6) wie folgt
dargestellt werden:
XY = 2Z
= 2Zint × 2Zfrc (7)
wobei Zfrc der Bruchteil des Ausgangs Z(d. h. [Y ×
{log2(1 + Xf) + (Xe - K)}]) der Exponentenwähleinheit 6 ist und
Zint der Ganzzahlteil des Ausgangs Z der Exponentenwählein
heit 6 ist. Da der Bruchteil Zfrc gleich oder größer als
null und kleiner als eins ist, ist 2Zfrc gleich oder größer
als eins und kleiner als zwei. Wie aus dem Vergleich zwi
schen der obigen Gleichung (6) und der obigen Gleichung (1)
zu sehen ist, entspricht der Ausdruck 2 Zfrc, welcher durch
den Bruchteilumkehrungsumwandlungsabschnitt 17 bereitge
stellt wird, dem Argument des Potenzierungsoperationsergeb
nisses in der gegebenen Gleitpunktdarstellung. Der Bruch
teilumkehrungsumwandlungsabschnitt 17 erlangt den Bruchteil
Zf von 2Zfrc, d. h. das Argument von 2Z, unter Verwendung
der Potenztafel einer Potenz mit der Basis 2. Die Potenzie
rungstabelle einer Potenz mit der Basis 2 speichert ledig
lich den Bruchteil von jeder Zahl von p-ten Potenzen einer
Basis 2, wobei p gleich oder größer als null und kleiner
als eins ist, und es wird daher der Bruchteil Zf von 2Zfrc
bereitgestellt, wenn eine Adressierung durch Zfrc erfolgt.
Mit anderen Worten, der Ausgang der Potenzierungstabelle
einer Potenz mit der Basis 2 enthält nicht den Ganzzahlteil
von 2Zfrc mit einem Wert von eins. Der Ganzzahlteilumkeh
rumwandlungsabschnitt 18 addiert den Exponentenoffsetwert K
auf den Ganzzahlteil Zint der gewählten Multiplikationsbit
zeichenfolge Z, um einen Offsetcharakteristikteil Ze mit
derselben Darstellung wie dem Charakteristikteil des Poten
zierungsoperationsergebnisses in der gegebenen Gleitpunkt
darstellung zu berechnen. Dementsprechend kann die obige
Gleichung (7) in die folgende Gleichung (8) transformiert
werden:
XY = (1 + Zf) × 2(Ze - K) (8)
Danach erzeugt der Ausgangsbitzeichenfolgenerzeu
gungsabschnitt 19 eine Ausgangsbitzeichenfolge mit einem
durch die obige Gleichung (8) gegebenen Wert und mit der
selben Darstellung wie die eingegebene Basisbitzeichenfolge
X auf der Grundlage des Arguments Zf von dem Bruchteilum
kehrungsumwandlungsabschnitt 17 und dem Offsetcharakteri
stikteil Ze von dem Ganzzahlteilumkehrungsumwand
lungsabschnitt 18 und stellt die Ausgangsbitzeichenfolge
als die Potenzberechnungsergebnisbitzeichenfolge bereit.
Wenn die eingegebene Basisbitzeichenfolge X einen negativen
Wert besitzt und die eingegebene Exponentenbitzeichenfolge
Y keine ganze Zahl ist, stellt der Ausgangsbitzeichenfol
generzeugungsabschnitt 19 eine null als die Potenzie
rungsoperationsergebnisbitzeichenfolge bereit.
Als nächstes wird eine Beschreibung von einigen häufig
verwendeten Potenzierungsoperationen wie der Extraktion ei
ner Quadratwurzel, der reziproken Berechnung einer Zahl und
der normierten Arithmetik gegeben.
Bei der Extraktion einer Quadratwurzel ist die eingege
bene Exponentenbitzeichenfolge Y gleich ½ (= 2-1) und daher
die i-te Potenz einer Basis 2, wobei i eine ganze Zahl ist.
In diesem Fall ist die ganze Zahl oder der Exponent i
gleich -1. Die Schiebevorrichtung 14 schiebt somit die lo
garithmische Basisbitzeichenfolge W von der logarithmischen
Operationseinheit 2 um eine Bitposition nach rechts. Der
Ausgang der Schiebevorrichtung 14 wird danach als die
zweite Multiplikationsbitzeichenfolge Zb der Exponenten
wähleinheit 6 durch den Bitoperationsergebniswählabschnitt
16 bereitgestellt. Die Exponentenwähleinheit 6 wählt den
Ausgang der Schiebevorrichtung 14 und stellt ihn der expo
nentiellen Operationseinheit 7 bereit. Danach kann die Po
tenzierungsoperationsvorrichtung der ersten Ausführungsform
es der Exponentenwähleinheit 6 gestatten, den Ausgang der
Schiebevorrichtung 14 ohne auf das Operationsergebnis des
Multiplizierers 1 warten zu müssen, auszuwählen und danach
das Potenzierungsoperationsergebnis bereitzustellen.
Bei einer reziproken Berechnung einer Zahl ist die ein
gegebene Exponentenbitzeichenfolge Y gleich -1 ( = -1 × 20)
und ist daher die i-te Potenz einer Basis 2, wobei i eine
ganze Zahl ist. In diesem Fall ist die ganze Zahl i gleich
null. Die Schiebevorrichtung 14 stellt somit die logarith
mische Basisbitzeichenfolge W von der logarithmischen Ope
rationseinheit 2 wie vorhanden bereit. Der Bitinvertierer
15 invertiert den logarithmischen Wert W. Das Inverse des
logarithmischen Werts W von dem Bitinvertierer 15 wird da
nach als die zweite Multiplikationsbitzeichenfolge Zb der
Exponentenwähleinheit 6 durch den Bitoperationsergebnis
wählabschnitt 16 bereitgestellt. Die Exponentenwähleinheit
6 wählt das Inverse des logarithmischen Werts W und stellt
es der exponentiellen Operationseinheit 7 bereit. Somit
kann die Potenzierungsoperationsvorrichtung der ersten Aus
führungsform es der Exponentenwähleinheit 6 gestatten das
Inverse des logarithmischen Werts W zu wählen ohne auf das
Operationsergebnis des Multiplizierers 1 warten zu müssen
und kann danach das Potenzierungsoperationsergebnis bereit
stellen.
Bei der normierten Arithmetik ist die eingegebene Expo
nentenbitzeichenfolge Y gleich -1/2 (= -1 × 2-1) und ist daher
die i-te Potenz einer Basis 2, wobei i eine ganze Zahl ist.
In diesem Fall ist die ganze Zahl i gleich -1. Die Schiebe
vorrichtung 14 schiebt somit die logarithmische Basisbit
zeichenfolge W von der logarithmischen Operationseinheit 2
um eine Bitposition nach rechts. Der Bitinvertierer 15 in
vertiert den Ausgang der Schiebevorrichtung 14. Der Ausgang
des Bitinvertierers 15 wird danach als die zweite Multipli
kationsbitzeichenfolge Zb der Exponentenwähleinheit 6 durch
den Bitoperationsergebniswählabschnitt 16 bereitgestellt.
Die Exponentenwähleinheit 6 wählt des weiteren den Ausgang
des Bitinvertierers 15 und stellt ihn der exponentiellen
Operationseinheit 7 bereit. Somit kann die Potenzie
rungsoperationsvorrichtung der ersten Ausführungsform es
der Exponentenwähleinheit 6 gestatten den Ausgang des Bit
invertierers 15 zu wählen ohne auf das Operationsergebnis
des Multiplizierers 1 warten zu müssen und kann danach das
Potenzierungsoperationsergebnis bereitstellen.
Wie oben bezüglich der ersten Ausführungsform der vor
liegenden Erfindung erwähnt, wird eine Potenzierungsopera
tionsvorrichtung zur Durchführung einer Potenzierungsopera
tion bezüglich einer eingegebenen Basisbitzeichenfolge X und
einer eingegebenen Exponentenbitzeichenfolge Y bereitge
stellt, wobei die Vorrichtung die logarithmische Operati
onseinheit 2, welche eine logarithmische Operation mit der
Basis 2 bezüglich der eingegebenen Basisbitzeichenfolge X
durchführt und eine logarithmische Basisbitzeichenfolge W
entsprechend dem Logarithmus der eingegebenen Basisbitzei
chenfolge X dem Multiplizierer 1 bereitstellt, den Multi
plizierer 1, welcher eine umgewandelte Exponentenbitzei
chenfolge Ytran mit der logarithmischen Basisbitzeichenfol
ge W multipliziert und das Multiplikationsergebnis als er
sten Multiplikationswert Zm bereitstellt, die Bitoperati
onseinheit 5, welche wenigstens eine Schiebeoperation be
züglich der logarithmischen Basisbitzeichenfolge W entspre
chend der eingegebenen Exponentenbitzeichenfolge Y durch
führt und das Operationsergebnis als zweiten Multiplikati
onswert Zb bereitstellt; die Exponentenprüfeinheit 4, wel
che bestimmt, ob die eingegebene Exponentenbitzeichenfolge
Y die i-te Potenz einer Basis 2 ist, wobei i eine ganze
Zahl ist, und ein Wahlsignal bereitstellt, um die Exponen
tenwähleinheit 6 anzuweisen den zweiten Multiplikationswert
im positiven Fall zu wählen, die Exponentenwähleinheit 6,
welche entweder den ersten Multiplikationswert Zm oder den
zweiten Multiplikationswert Zb, welche daran angelegt wer
den, entsprechend dem Wählsignal von der Exponentenprüfein
heit 4 wählt und die gewählte Bitzeichenfolge als gewählten
Multiplikationswert Z bereitstellt, und die exponentielle
Operationseinheit 7 aufweist, welche eine exponentielle
Operation mit der Basis 2 bezüglich des daran angelegten
gewählten Multiplikationswerts Z durchführt und das Opera
tionsergebnis als das Potenzierungsoperationsergebnis auf
der Grundlage der eingegebenen Basisbitzeichenfolge X und
der eingegebenen Exponentenbitzeichenfolge Y bereitstellt.
Dementsprechend kann die Potenzierungsoperationsvorrichtung
die Y-te Potenz von X unter Verwendung des Operationsergeb
nisses der Bitoperationseinheit 5 berechnen, wenn die ein
gegebene Exponentenbitzeichenfolge Y die i-te Potenz einer
Basis 2 ist, wobei i eine ganze Zahl ist.
Bei einer arithmetischen Operation wie beispielsweise
einer Extraktion einer Quadratwurzel, wobei die eingegebene
Exponentenbitzeichenfolge Y = 1/2 ist, einer reziproken Be
rechnung einer Zahl, wobei die eingegebene Exponentenbit
zeichenfolge Y = -1 ist, und der normierten Arithmetik, wo
bei die eingegebene Exponentenzeichenfolge Y gleich -1/2
ist, kann die Potenzierungsoperationsvorrichtung die Y-te
Potenz der Eingangsbasisbitzeichenfolge X unter Verwendung
des Operationsergebnisses der Bitoperationseinheit 5 be
rechnen, ohne dass der Multiplizierer 1 verwendet werden
muss. Somit bietet die erste Ausführungsform den Vorteil
der Beschleunigung von derartigen häufig verwendeten Poten
zierungsoperationen und somit eine wesentliche Erhöhung der
Betriebsgeschwindigkeit der Vorrichtung.
Darüber hinaus enthält bei der ersten Ausführungsform
der vorliegenden Erfindung die logarithmische Operations
einheit 2 den Basisargumentenumwandlungsabschnitt 8, wel
cher den Logarithmus mit der Basis 2 von (Xf + 1) von dem
Argument Xf der eingegebenen Gleitpunktbasisbitzeichenfolge
X unter Verwendung der Tabelle von Logarithmen mit der Ba
sis 2 berechnet und bereitstellt, den Basischarakteristik
teilumwandlungsabschnitt 9, welcher den gegebenen Exponen
tenoffsetwert K von dem Charakteristikteil Xe der eingege
benen Basisbitzeichenfolge X subtrahiert und das Subtrakti
onsergebnis (Xe - K) bereitstellt, und den Festpunktbitzei
chenfolgenerzeugungsabschnitt 10, welcher eine logarithmi
sche Festpunktbasisbitzeichenfolge W auf der Grundlage des
Logarithmus mit der Basis 2 des (Arguments Xf + 1) und des
Subtraktionsergebnisses (Xe - K) erzeugt und bereitstellt.
Dementsprechend bietet die erste Ausführungsform den Vor
teil die eingegebene Basisbitzeichenfolge X in einer gege
benen Gleitpunktdarstellung gebildet durch das Argument Xf
der Basis und das Charakteristikteil Xe der Basis zu emp
fangen und eine Potenzierungsoperation bezüglich der einge
gebenen Basisbitzeichenfolge X durchzuführen.
Des weiteren enthält die logarithmische Operationsein
heit 2 die Festwertdatenhalteeinheit 11, welche den Wert
des Logarithmus mit der Basis 2 der Eulerschen Zahl e (d. h.
log2e) hält, den Basisprüfabschnitt 12, welcher prüft, ob
die eingegebene Basisbitzahlenfolge X die Eulersche Zahl e
ist oder nicht, und ein Festwertdatenwählsignal bereit
stellt, wenn die eigegebene Basisbitzeichenfolge die Euler
sche Zahl e ist, und den Basisausgangswählabschnitt 13,
welchr den Logarithmus mit der Basis 2 der Eulerschen Zahl
e wählt und ihn als die logarithmische Festpunktbasisbit
zeichenfolge W bereitstellt, wenn das Festwertdatenwählsi
gnal empfangen wird, und den Ausgang des Festpunktbitzei
chenfolgenerzeugungsabschnitts 10 wählt und ihn andernfalls
als die logarithmische Festpunktbasisbitzeichenfolge W be
reitstellt. Wenn dementsprechend die eingegebene Basisbit
zeichenfolge X die Eulersche Zahl e ist, stellt die Ba
sisprüfeinheit 12 das Festwertdatenwählsignal der Basisaus
gangswähleinheit 13 bereit, um die Basisausgangswähleinheit
13 dazu zu veranlassen, den Logarithmus mit der Basis der
Eulerschen Zahl e als die logarithmische Festpunktbasisbit
zeichenfolge W zu wählen. Dementsprechend bietet die erste
Ausführungsform den Vorteil die zum Durchsuchen der loga
rithmischen Operationstabelle benötigte Zeit aufzuheben,
wenn eine Potenz der Eulerschen Zahl berechnet wird, und
somit die Potenzierungsoperationsgeschwindigkeit der Vor
richtung wesentlich zu erhöhen.
Da darüber hinaus bei der ersten Ausführungsform der
vorliegenden Erfindung die Potenzierungsoperationsvorrich
tung die Exponentenbitzeichenfolgenumwandlungseinheit 3
enthält, welche die eingegebene Exponentenbitzeichenfolge Y
verschiebt, um die eingegebene Exponentenbitzeichenfolge Y
in eine äquivalente Exponentenbitzeichenfolge Ytran in ei
ner durch den Multiplizierer 1 definierten bestimmten Fest
punktdarstellung umzuwandeln, kann die eingegebene Exponen
tenbitzeichenfolge Y eine Bitzeichenfolge in einer Gleit
punktbitzeichenfolge sein, und daher kann die Potenzie
rungsoperationsvorrichtung eine Potenzierungsoperation be
züglich der umgewandelten Festpunktexponentenbitzeichen
folge Ytran durchführen.
Fig. 2 zeigt ein Blockdiagramm, welches die Struktur
einer Potenzierungsoperationsvorrichtung einer zweiten Aus
führungsform der vorliegenden Erfindung darstellt. Entspre
chend der Figur bezeichnet Bezugszeichen 20 eine Schiebe
vorrichtung einer eingegebenen Basisbitzeichenfolge, welche
eine daran angelegte Festpunktbasisbitzeichenfolge X
schiebt, um die eingegebene Basisbitzeichenfolge in eine
äquivalente Bitzeichenfolge mit einem Wert gleich oder grö
ßer als eins und kleiner als zwei umzuwandeln, Bezugszei
chen 21 bezeichnet einen Basisprüfabschnitt, welcher prüft,
ob die eingegebene Basisbitzeichenfolge X die Eulersche
Zahl e ist oder nicht, ein Festwertdatenwählsignal einem
Basisausgangswählabschnitt 13 im positiven Fall bereit
stellt und ein Anweisungssignal bereitstellt, um die Schie
bevorrichtung 20 anzuweisen eine Schiebeoperation bezüglich
der eingegebenen Basisbitzeichenfolge X durchzuführen, Be
zugszeichen 22 bezeichnet eine Inkrementiervorrichtung,
welche eine eins dem Ganzzahlteil Zint einer gewählten Mul
tiplikationsbitzeichenfolge Z von einer Exponentenwählein
heit 6 hinzufügt, und Bezugszeichen 23 bezeichnet eine In
vertierungsschiebevorrichtung, welche den Ausgang eines
Bruchteilumkehrungsumwandlungsabschnitts 17 in eine Rich
tung entgegengesetzt zu der Richtung verschiebt, in welcher
die eingegebene Basisbitzeichenfolge X durch die Verschie
bevorrichtung 20 verschoben worden ist, entsprechend dem
Ausgang der Inkrementiervorrichtung 22. Wenn der Ausgang
der Inkrementiervorrichtung 22 positiv ist, schiebt die In
vertierungsschiebevorrichtung 23 den Ausgang des Bruchteil
umkehrungsumwandlungsabschnitts 17 um eine Anzahl von Bits
entsprechend dem Ausgang der Inkrementiervorrichtung 22
nach links. Wenn der Ausgang der Inkremtiervorrichtung 22
negativ ist, schiebt die Invertierungsschiebevorrichtung 23
den Ausgang des Bruchteilumkehrungsumwandlungsabschnitts 17
um eine Anzahl von Bits entsprechend dem Ausgang der Inkre
mentiervorrichtung 22 nach rechts. Eine eingegebene Fest
punktexponentenbitzeichenfolge Y wird direkt an einen Mul
tiplizierer 1 angelegt. Die andere Struktur der Potenzie
rungsoperationsvorrichtung der zweiten Ausführungsform ist
dieselbe wie diejenige der in Fig. 1 dargestellten Poten
zierungsoperationsvorrichtung der oben beschriebenen ersten
Ausführungsform, und dieselben Komponenten wie diejenigen
der Potenzierungsoperationsvorrichtung der oben beschriebe
nen ersten Ausführungsvorrichtung werden mit denselben Be
zugszeichen wie in Fig. 1 dargestellt bezeichnet. Daher
wird die Beschreibung der Komponenten hiernach ausgelassen.
Wenn im Betrieb der Basisprüfabschnitt 21 eine eingege
bene Basisbitzeichenfolge X empfängt, prüft er, ob die ein
gegebene Basisbitzeichenfolge X die Eulersche Zahl e ist
oder nicht, und stellt ein Richtungssignal bereit, um die
Schiebevorrichtung 20 anzuweisen eine Schiebeoperation be
züglich der eingegebenen Basisbitzeichenfolge X durchzufüh
ren. Genauer dargestellt, der Basisprüfabschnitt 21 erzeugt
das Richtungssignal derart, dass die verschobene Basisbit
zeichenfolge X gleich oder größer als eins und kleiner als
zwei ist. Bis hierhin sei festgestellt, dass das Richtungs
signal derart bestimmt sein muss einen positiven Schiebebe
trag anzuzeigen, wenn das auf eins gesetzte Bit der höchsten
Ordnung in der eingegebenen Basisbitzeichenfolge X an der
Seite des Ganzzahlteils der eingegebenen Basisbitzeichen
folge X und an einer höheren Position als das am wenigsten
signifikante Bit der eingegebenen Basisbitzeichenfolge X
lokalisiert ist. Wenn das auf eins bestimmte Bit der höch
sten Ordnung an der Seite des Bruchteils der eingegebenen
Basisbitzeichenfolge X lokalisiert ist, muss das Richtungs
signal derart bestimmt sein, dass ein negativer Schiebebe
trag angezeigt wird. Der Absolutwert des Richtungssignals
entspricht der Größe, um wie viele Bits das Bit der höch
sten Ordnung, welches auf eins bestimmt ist, von dem am we
nigsten signifikanten Bit des Ganzzahlteils der eingegebe
nen Basisbitzeichenfolge X getrennt ist. Wenn beispielswei
se die eingegebene Basisbitzeichenfolge X "010.1011" dar
stellt, erzeugt der Basisprüfabschnitt 21 das Schiebeopera
tionsrichtungssignal mit einem Wert von +1 und stellt es
der Verschiebevorrichtung 20 bereit. Wenn die eingegebene
Basisbitzeichenfolge X "000.0011" darstellt, erzeugt der
Basisprüfabschnitt 21 das Schiebeoperationsrichtungssignal
mit einem Wert von -3 und stellt es der Schiebevorrichtung
20 bereit. Die Schiebevorrichtung 20 führt eine Schiebeope
ration bezüglich der eingegebenen Basisbitzeichenfolge X
entsprechend dem Wert des Schiebeoperationsrichtungssignals
durch. Wenn der durch das Schiebeoperationsrichtungssignal
angezeigte Schiebebetrag positiv ist, schiebt die Schiebe
vorrichtung 20 die eingegebene Basisbitzeichenfolge X um
eine Zahl von Bits entsprechend dem Wert des Schiebeopera
tionsrichtungssignals nach rechts. Wenn demgegenüber der
Schiebebetrag negativ ist, schiebt die Schiebevorrichtung
20 die eingegebene Basisbitzeichenfolge X um eine Anzahl
von Bits entsprechend dem Wert des Schiebeoperationsrich
tungssignals nach links.
Die Inkrementiervorrichtung 22 addiert eine eins auf
den Ganzzahlteil Zint der gewählten Multiplikationsbitzei
chenfolge Z von der Exponentenwähleinheit 6. Die Invertie
rungsschiebevorrichtung 23 schiebt danach den Ausgang des
Bruchteilumkehrungsumwandlungsabschnitts 17, d. h. das Argu
ment Zf von 2Z, wobei Z die gewählte Multiplikationsbitzei
chenfolge darstellt, in eine Richtung entgegengesetzt zu
der Richtung, in welche die eingegebene Basisbitzeichenfol
ge X durch die Schiebevorrichtung 20 verschoben worden ist,
entsprechend dem Ausgang der Inkrementiervorrichtung 22.
Die exponentielle Operationseinheit 7 verschiebt somit die
Position des Basispunkts der gewählten Multiplikationsbit
zeichenfolge Z und erzeugt eine Potenzierungsoperationser
gebnisbitzeichenfolge in einer gegebenen Festpunktdarstel
lung. Die Addition einer eins auf den Ganzzahlteil Zint
durch die Inkrementiervorrichtung 22 wird zur Kompensation
für das Auslassen des Ganzzahlteils von 2Zfrc mit einem
Wert von eins benötigt, wobei Zfrc der Bruchteil der ge
wählten Multiplikationsbitzeichenfolge Z ist. Dies liegt
daran, dass dann, wenn der Bruchteilumkehrungsumwandlungs
abschnitt 17 sich auf eine Potenzierungstabelle einer Po
tenz mit der Basis 2 mit dem Bruchteil Zfrc der gewählten
Multiplikationsbitzeichenfolge Z bezieht, lediglich das Ar
gument Zf von 2Z, d. h. der Bruchteil von 2Zfrc, wie voraus
gehend bezüglich der ersten Ausführungsform erklärt erlangt
wird. Die andere Operation der Potenzierungsoperationsvor
richtung der zweiten Ausführungsform ist dieselbe wie die
jenige der Potenzierungsoperationsvorrichtung der ersten
Ausführungsform, und daher wird die Beschreibung der ande
ren Operation hiernach ausgelassen.
Bei der zweiten Ausführungsform der vorliegenden Erfin
dung benötigt die Potenzierungsoperationsvorrichtung nicht
eine Exponentenbitzeichenfolgenumwandlungseinheit, welche
die eingegebene Exponentenbitzeichenfolge Y in eine äquiva
lente Festpunktbitzeichenfolge umwandelt, wodurch die
Struktur der Potenzierungsoperationsvorrichtung vereinfacht
und die Operation der Potenzierungsoperationsvorrichtung
beschleunigt wird.
Vorstehend wurde eine Potenzierungsvorrichtung offen
bart. Die Potenzierungsoperationsvorrichtung enthält eine
Bitoperationseinheit (5), welche eine Bitschiebeoperation
auf einer logarithmischen Basisbitzeichenfolge von einer
logarithmischen Operationseinheit entsprechend einer einge
gebenen Exponentenbitzeichenfolge Y durchführt und die ver
schobene logarithmische Basisbitzeichenfolge als eine Mul
tiplikationsbitzeichenfolge bereitstellt. Eine Exponenten
prüfeinheit (4) prüft, ob die eingegebene Exponentenbitzei
chenfolge Y die i-te Potenz einer Basis 2 ist oder nicht,
wobei i eine ganze Zahl ist, und und stellt im positiven
Fall ein Wählsignal bereit, um die Wahl der Multiplikati
onsbitzeichenfolge von der Bitoperationseinheit anzuweisen.
Eine Multiplikationsbitzeichenfolgenwähleinheit (6) wählt
die Multiplikationsbitzeichenfolge und stellt sie bereit,
wenn sie das Wählsignal von der Exponentenprüfeinheit emp
fängt. Demgegenüber wählt die Multiplikationsbitzeichenfol
genwähleinheit andernfalls eine andere Multiplikationsbit
zeichenfolge von einem Multiplizierer und stellt sie be
reit. Eine exponentielle Operationseinheit (7) führt eine
exponentielle Operation mit der Basis 2 auf die gewählte
Multiplikationsbitzeichenfolge von der Multiplikationsbit
zeichenfolgenwähleinheit aus, d. h. berechnet 2Z, wobei Z
die gewählte Multiplikationsbitzeichenfolge darstellt, und
stellt den berechneten exponentielle Wert mit der Basis 2
als das Potenzierungsoperationsergebnis XY bereit.
Claims (7)
1. Potenzierungsoperationsvorrichtung, welche eine Poten
zierungsoperation auf eine Eingangsbasisbitzeichenfolge X
und eine Eingangsexponentenbitzeichenfolge Y durchführt, um
XY zu berechnen, gekennzeichnet durch:
eine logarithmische Operationseinheit (2), welche eine logarithmische Operation mit der Basis 2 auf die Eingangs basisbitzeichenfolge X durchführt und eine logarithmische Basisbitzeichenfolge entsprechend dem Logarithmus mit der Basis 2 der Eingangsbasisbitzeichenfolge X bereitstellt;
einen Multiplizierer (1), welcher die logarithmische Basisbitzeichenfolge entweder mit einer der Eingangsexpo nentenbitzeichenfolge Y äquivalenten Bitzeichenfolge oder der Eingangsexponentenbitzeichenfolge Y multipliziert und ein Multiplikationsergebnis als erste Multiplikationsbit zeichenfolge bereitstellt;
eine Bitoperationseinheit (5), welche eine Bitschiebe operation auf die logarithmische Basisbitzeichenfolge von der logarithmischen Operationseinheit entsprechend der Ein gangsexponentenbitzeichenfolge Y durchführt und die ver schobene logarithmische Basisbitzeichenfolge als zweite Multiplikationsbitzeichenfolge bereitstellt;
eine Exponentenprüfeinheit (4), welche prüft, ob die Eingangsexponentenbitzeichenfolge Y die i-te Potenz einer Basis 2 ist oder nicht, wobei i eine ganze Zahl ist, und im positiven Fall ein Wählsignal bereitstellt, um die Wahl der zweiten Multiplikationsbitzeichenfolge anzuweisen;
eine Multiplikationsbitzeichenfolgenwähleinheit (6), welche sowohl die erste Multiplikationsbitzeichenfolge von dem Multiplizierer als auch die zweite Multiplikationsbit zeichenfolge von der Bitoperationseinheit empfängt, die zweite Multiplikationsbitzeichenfolge wählt und bereit stellt, wenn sie das Wählsignal von der Exponentenprüfein heit empfängt, und andernfalls die erste Multiplikations bitzeichenfolge wählt und bereitstellt; und
eine exponentielle Operationseinheit (7), welche eine exponentielle Operation mit der Basis 2 auf die gewählte erste oder zweite Multiplikationsbitzeichenfolge von der Multiplikationsbitzeichenfolgenwähleinheit durchführt, d. h. 2Z berechnet, wobei Z die gewählte erste oder zweite Multi plikationsbitzeichenfolge darstellt, und den berechneten exponentiellen Wert mit der Basis 2 als das Potenzie rungsoperationsergebnis XY bereitstellt.
eine logarithmische Operationseinheit (2), welche eine logarithmische Operation mit der Basis 2 auf die Eingangs basisbitzeichenfolge X durchführt und eine logarithmische Basisbitzeichenfolge entsprechend dem Logarithmus mit der Basis 2 der Eingangsbasisbitzeichenfolge X bereitstellt;
einen Multiplizierer (1), welcher die logarithmische Basisbitzeichenfolge entweder mit einer der Eingangsexpo nentenbitzeichenfolge Y äquivalenten Bitzeichenfolge oder der Eingangsexponentenbitzeichenfolge Y multipliziert und ein Multiplikationsergebnis als erste Multiplikationsbit zeichenfolge bereitstellt;
eine Bitoperationseinheit (5), welche eine Bitschiebe operation auf die logarithmische Basisbitzeichenfolge von der logarithmischen Operationseinheit entsprechend der Ein gangsexponentenbitzeichenfolge Y durchführt und die ver schobene logarithmische Basisbitzeichenfolge als zweite Multiplikationsbitzeichenfolge bereitstellt;
eine Exponentenprüfeinheit (4), welche prüft, ob die Eingangsexponentenbitzeichenfolge Y die i-te Potenz einer Basis 2 ist oder nicht, wobei i eine ganze Zahl ist, und im positiven Fall ein Wählsignal bereitstellt, um die Wahl der zweiten Multiplikationsbitzeichenfolge anzuweisen;
eine Multiplikationsbitzeichenfolgenwähleinheit (6), welche sowohl die erste Multiplikationsbitzeichenfolge von dem Multiplizierer als auch die zweite Multiplikationsbit zeichenfolge von der Bitoperationseinheit empfängt, die zweite Multiplikationsbitzeichenfolge wählt und bereit stellt, wenn sie das Wählsignal von der Exponentenprüfein heit empfängt, und andernfalls die erste Multiplikations bitzeichenfolge wählt und bereitstellt; und
eine exponentielle Operationseinheit (7), welche eine exponentielle Operation mit der Basis 2 auf die gewählte erste oder zweite Multiplikationsbitzeichenfolge von der Multiplikationsbitzeichenfolgenwähleinheit durchführt, d. h. 2Z berechnet, wobei Z die gewählte erste oder zweite Multi plikationsbitzeichenfolge darstellt, und den berechneten exponentiellen Wert mit der Basis 2 als das Potenzie rungsoperationsergebnis XY bereitstellt.
2. Potenzierungsoperationsvorrichtung nach Anspruch 1,
dadurch gekennzeichnet, dass die Exponentenprüfeinheit
prüft, ob die Eingangsexponentenbitzeichenfolge Y ½ ist,
und das Wählsignal der Multiplikationsbitzeichenfolgen
wähleinheit im positiven Fall bereitstellt, und die Bitope
rationseinheit die logarithmische Basisbitzeichenfolge von
der logarithmischen Operationseinheit um eine Bitposition
nach rechts schiebt und die verschobene logarithmische Ba
sisbitzeichenfolge als die zweite Multiplikationsbitzei
chenfolge der Multiplikationsbitzeichenfolgenwähleinheit
bereitstellt.
3. Potenzierungsoperationsvorrichtung nach Anspruch 1,
dadurch gekennzeichnet, dass die Exponentenprüfeinheit
prüft, ob die Eingangsexponentenbitzeichenfolge -1 ist, und
das Wählsignal der Multiplikationsbitzeichenfolgen
wähleinheit im positiven Fall bereitstellt, und die Bitope
rationseinheit die logarithmische Basisbitzeichenfolge von
der logarithmischen Operationseinheit invertiert und die
invertierte logarithmische Basisbitzeichenfolge als die
zweite Multiplikationsbitzeichenfolge der Multiplikations
bitzeichenfolgenwähleinheit bereitstellt.
4. Potenzierungsoperationsvorrichtung nach Anspruch 1,
dadurch gekennzeichnet, dass die Exponentenprüfeinheit
prüft, ob die Eingangsexponentenbitzeichenfolge Y -1/2 ist,
und das Wählsignal der Multiplikationsbitzeichenfolgen
wähleinheit im positiven Fall bereitstellt, und die Bitope
rationseinheit die logarithmische Basisbitzeichenfolge von
der logarithmischen Operationseinheit um eine Bitposition
nach rechts schiebt und des weiteren die verschobene loga
rithmische Basisbitzeichenfolge invertiert und die verscho
bene und invertierte logarithmische Basisbitzeichenfolge
als die zweite Multiplikationsbitzeichenfolge der Multipli
kationsbitzeichenfolgenwähleinheit bereitstellt.
5. Potenzierungsoperationsvorrichtung nach einem der An
sprüche 1 bis 4, dadurch gekennzeichnet, dass die Eingangs
basisbitzeichenfolge X eine Bitzeichenfolge in einer be
stimmten Gleitpunktdarstellung ist und die logarithmische
Operationseinheit einen Argumentenverarbeitungsabschnitt
(8), welcher den Logarithmus eines Arguments der Eingangs
basisbitzeichenfolge X unter Verwendung einer Logarithmen
tabelle eines Logarithmus mit der Basis 2 berechnet, einen
Charakteristikverarbeitungsabschnitt (9), welcher einen
vorbestimmten Charakteristikoffsetwert von einem Charakte
ristikteil der Eingangsbasisbitzeichenfolge X subtrahiert
und ein Subtraktionsergebnis bereitstellt, und einen Fest
punktbitzeichenfolgenerzeugungsabschnitt (10) enthält, wel
cher den Logarithmus einer Festpunktbasisbitzeichenfolge
entsprechend der Eingangsgleitpunktbitzeichenfolge X auf
der Grundlage des Logarithmus des Arguments der Eingangsba
sisbitzeichenfolge X von dem Argumentenverarbeitungsab
schnitt und des Subtraktionsergebnisses von dem Charakteri
stikverarbeitungsabschnitt erzeugt, und dass die logarith
mische Operationseinheit den Logarithmus der Festpunktba
sisbitzeichenfolge von dem Festpunktbitzeichenfolgenerzeu
gungsabschnitt als die logarithmische Basisbitzeichenfolge
bereitstellen kann.
6. Potenzierungsoperationsvorrichtung nach Anspruch 5,
dadurch gekennzeichnet, dass die logarithmische Operations
einheit des weiteren einen Festwerthalteabschnitt (11),
welcher den Logarithmus mit der Basis 2 der Eulerschen Zahl
hält, einen Basisprüfabschnitt (12), welcher prüft, ob die
Eingangsbasisbitzeichenfolge X die Eulersche Zahl ist oder
nicht, und ein Festwertwählsignal bereitstellt, um eine
Wahl des Logarithmus mit der Basis 2 der Eulerschen Zahl im
positiven Fall anzuweisen, und einen Basisausgangswählab
schnitt (13) enthält, welcher sowohl den Logarithmus der
Festpunktbasisbitzeichenfolge von dem Festpunktbitzeichen
folgenerzeugungsabschnitt als auch den Logarithmus mit der
Basis 2 der Eulerschen Zahl von dem Festwerthalteabschnitt
empfängt und den Logarithmus mit der Basis 2 der Eulerschen
Zahl wählt und als die logarithmische Basisbitzeichenfolge
bereitstellt, wenn er das Festwertwählsignal von dem Ba
sisprüfabschnitt empfängt, und andernfalls den Logarithmus
der Festpunktbasisbitzeichenfolge wählt und als die log
arithmische Basisbitzeichenfolge bereitstellt.
7. Potenzierungsoperationsvorrichtung nach einem der An
sprüche 1 bis 4, dadurch gekennzeichnet, dass die Ein
gangsexponentenbitzeichenfolge Y eine Bitzeichenfolge in
einer bestimmten Gleitpunktdarstellung ist und die Vorrich
tung des weiteren einen Exponentenverarbeitungsabschnitt
(3) enthält, welcher die Eingangsexponentenbitzeichenfolge
Y in eine äquivalente Exponentenbitzeichenfolge in einer
durch den Multiplizierer definierten bestimmten Festpunkt
darstellung umwandelt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17736899A JP4274633B2 (ja) | 1999-06-23 | 1999-06-23 | 累乗演算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10013068A1 true DE10013068A1 (de) | 2000-12-28 |
DE10013068C2 DE10013068C2 (de) | 2002-04-04 |
Family
ID=16029743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10013068A Expired - Fee Related DE10013068C2 (de) | 1999-06-23 | 2000-03-17 | Potenzierungsoperationsvorrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US6480873B1 (de) |
JP (1) | JP4274633B2 (de) |
DE (1) | DE10013068C2 (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2227531C (en) * | 1997-01-20 | 2003-03-18 | Hitachi, Ltd. | Graphics processing unit and graphics processing system |
JP3983394B2 (ja) * | 1998-11-09 | 2007-09-26 | 株式会社ルネサステクノロジ | 幾何学処理プロセッサ |
US7617268B2 (en) * | 2000-05-15 | 2009-11-10 | Qsigma, Inc. | Method and apparatus supporting non-additive calculations in graphics accelerators and digital signal processors |
US6779015B1 (en) * | 2000-06-22 | 2004-08-17 | Sony Corporation | Method for implementation of power calculation on a fixed-point processor using table lookup and linear approximation |
US6898615B2 (en) * | 2000-07-24 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | Signal processing unit and signal processing method including using an exponent part and a mantissa part for power generation |
US6681237B1 (en) * | 2000-09-07 | 2004-01-20 | International Business Machines Corporation | Exponentiation circuit for graphics adapter |
JP2002215196A (ja) * | 2001-01-24 | 2002-07-31 | Nec Corp | 0.75乗計算装置及び0.75乗計算方法並びにそれに用いるプログラム |
US6910059B2 (en) * | 2002-07-09 | 2005-06-21 | Silicon Integrated Systems Corp. | Apparatus and method for calculating an exponential calculating result of a floating-point number |
JP4647951B2 (ja) * | 2004-07-29 | 2011-03-09 | 株式会社ジェイテクト | 安全制御装置、安全制御システム及び通信エラー検出方法 |
US7957589B2 (en) * | 2007-01-25 | 2011-06-07 | Qualcomm Mems Technologies, Inc. | Arbitrary power function using logarithm lookup table |
KR20090071823A (ko) * | 2007-12-28 | 2009-07-02 | 한국과학기술원 | 다기능 연산장치 및 방법 |
JP4529098B2 (ja) | 2008-07-29 | 2010-08-25 | ソニー株式会社 | 演算処理装置および方法、並びにプログラム |
CN104636595A (zh) * | 2014-12-23 | 2015-05-20 | 深圳市航天泰瑞捷电子有限公司 | 电力测量中的二次快速插值方法 |
US9779272B2 (en) * | 2015-04-14 | 2017-10-03 | Analog Devices, Inc. | Extended use of logarithm and exponent instructions |
US12118332B2 (en) * | 2022-09-20 | 2024-10-15 | Apple Inc. | Execution circuitry for floating-point power operation |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4033507C2 (de) | 1990-10-21 | 1997-04-24 | Bernd Prof Dr Hoefflinger | Schaltungsanordnung zum digitalen Multiplizieren von Integer-Zahlen |
JP3884809B2 (ja) | 1997-01-20 | 2007-02-21 | 株式会社日立製作所 | ディジタルべき乗演算装置及びそれを用いたグラフィックスシステム |
US5926406A (en) * | 1997-04-30 | 1999-07-20 | Hewlett-Packard, Co. | System and method for calculating floating point exponential values in a geometry accelerator |
US6182100B1 (en) * | 1998-06-30 | 2001-01-30 | International Business Machines Corporation | Method and system for performing a logarithmic estimation within a data processing system |
US6128638A (en) * | 1998-07-23 | 2000-10-03 | Silicon Graphics, Inc. | Method and apparatus for calculating X to the Exponent of Y |
-
1999
- 1999-06-23 JP JP17736899A patent/JP4274633B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-05 US US09/478,004 patent/US6480873B1/en not_active Expired - Lifetime
- 2000-03-17 DE DE10013068A patent/DE10013068C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4274633B2 (ja) | 2009-06-10 |
JP2001005643A (ja) | 2001-01-12 |
US6480873B1 (en) | 2002-11-12 |
DE10013068C2 (de) | 2002-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10013068C2 (de) | Potenzierungsoperationsvorrichtung | |
DE69330848T2 (de) | Einrichtung und Verfahren zur digitalen Unterschrift | |
DE3485792T2 (de) | Digitale signalverarbeitungseinrichtungen. | |
DE69131458T2 (de) | Hardware-Anordnung zur Addition und Subtraktion von Gleitkommazahlen | |
DE69430053T2 (de) | Ganzzahldivisionsvorrichtung und -verfahren | |
DE2934971A1 (de) | Datenverarbeitungssystem | |
DE69130623T2 (de) | Dividierer mit hoher Grundzahl | |
DE2246968A1 (de) | Einrichtung zur kombination, insbesondere multiplikation, zweier gleitkommazahlen | |
DE19839627A1 (de) | Digitaler Signalprozessor | |
DE69132844T2 (de) | Schneller Rechner zur Durchführung einer Vorwärts- und Rückwärtstransformation | |
DE69434806T2 (de) | Verfahren, System und Vorrichtung zum automatischen Entwurf einer Multiplikatorschaltung und durch die Durchführung dieses Verfahrens entworfene Multiplikatorschaltung | |
DE1549477B1 (de) | Einrichtung zur schnellen akkumulation einer anzahl mehr stelliger binaerer operanden | |
DE3888230T2 (de) | Einrichtung und Verfahren zur Durchführung einer Schiebeoperation mit einer Multipliziererschaltung. | |
DE69808362T2 (de) | Multiplizierverfahren und Multiplizierschaltung | |
DE69425565T2 (de) | Verfahren und vorrichtung in einem transponierten digitalen fir-filter zur multiplikation eines binären eingangssignals mit filterkoeffizienten und verfahren zum entwurf eines digitalen transponierten filters | |
DE1549478B1 (de) | Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binaerer Operanden | |
DE10219158B4 (de) | Vorrichtung und Verfahren zum Berechnen eines Ergebnisses einer modularen Multiplikation | |
DE3852576T2 (de) | Einrichtung und Verfahren für eine erweiterte Arithmetik-Logik-Einheit zur Beschleunigung der ausgewählten Operationen. | |
DE19746054B4 (de) | Verfahren und Vorrichtung zum Ausführen einer Operation mit doppelter Genauigkeit | |
DE69030169T2 (de) | Hochleistungsaddierer mit Carry-Vorhersage | |
DE4019646A1 (de) | Vorrichtung fuer echtzeitmultiplikation in 2er-komplement-darstellung in einem digitalen signalprozessorsystem und ein verfahren dafuer | |
DE2746355A1 (de) | Einrichtung und verfahren zur wahlweisen multiplikation oder division zweier als binaerzahlen vorliegender operanden | |
DE69230520T2 (de) | Verfahren und Anordung zur Erzeugung von Summeinformation-/Rundungskontrolle-Signal | |
DE10142155C1 (de) | Verfahren und Vorrichtung zum modularen Multiplizieren | |
DE3909713A1 (de) | Multiplizierschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative |
Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE |
|
R081 | Change of applicant/patentee |
Owner name: RENESAS ELECTRONICS CORPORATION, KAWASAKI-SHI, JP Free format text: FORMER OWNER: MITSUBISHI DENKI K.K., TOKYO, JP Effective date: 20140915 |
|
R082 | Change of representative |
Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE Effective date: 20140915 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |