JP2002215196A - 0.75乗計算装置及び0.75乗計算方法並びにそれに用いるプログラム - Google Patents
0.75乗計算装置及び0.75乗計算方法並びにそれに用いるプログラムInfo
- Publication number
- JP2002215196A JP2002215196A JP2001015171A JP2001015171A JP2002215196A JP 2002215196 A JP2002215196 A JP 2002215196A JP 2001015171 A JP2001015171 A JP 2001015171A JP 2001015171 A JP2001015171 A JP 2001015171A JP 2002215196 A JP2002215196 A JP 2002215196A
- Authority
- JP
- Japan
- Prior art keywords
- power
- calculation
- calculating
- value
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/49926—Division by zero
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
置を提供する。 【解決手段】 0.75乗計算装置1は逆数計算手段2
と、第1の−0.5乗計算手段3と、乗算手段4と、第
2の−0.5乗計算手段5と、外部に接続されるプログ
ラム記憶媒体6とから構成され、プログラム記憶媒体6
に格納されたプログラムを実行することで量子化計算式
における0.75乗の計算を行う。逆数計算手段2と第
1の−0.5乗計算手段3と乗算手段4と第2の−0.
5乗計算手段5とは演算結果が不定値となる要因である
無限大とゼロとの乗算が発生しないよう動作する。
Description
及び0.75乗計算方法並びにそれに用いるプログラム
に関し、特にオーディオ信号量子化方法に用いる0.7
5乗計算方法に関する。
国際標準方式であるMPEG(Moving Pict
ure Experts Group)−2 AAC
(Advanced Audio Coding)規格
の詳細が、“Information Technol
ogy−Generic coding of mov
ing pictures and associat
ed audio,Part7:Advanced A
udio Coding,AAC”(1997年)に記
載されている。
を図3に示す。このMPEG−2AACに代表される従
来のオーディオ符号化装置は一般に、入力オーディオ信
号に写像変換を施して写像信号を生成する写像変換部1
1と、入力オーディオ信号に対して聴覚特性を模した分
析を行って量子化精度を計算する心理聴覚分析部12
と、量子化精度にしたがって写像信号を量子化する量子
化部13と、量子化精度や量子化された写像信号等を多
重化してビットストリームを生成するビットストリーム
生成部14とから構成されている。
像変換を施して写像信号を生成し、量子化部13へ出力
する。MPEG−2 AACでは写像変換として修正離
散余弦変換(MDCT:Modified Discr
ete Cosine Transform)が用いら
れている。心理聴覚分析部12は入力オーディオ信号に
対して聴覚特性を模した分析を行って量子化精度を計算
し、その量子化精度を量子化部13へ出力する。
た量子化精度に応じた量子化を行い、量子化値をビット
ストリーム生成部14へ出力する。ビットストリーム生
成部14は量子化値をハフマン符号化した後に、量子化
精度等の復号時に必要となる副情報とともに多重化し、
ビットストリームを形成して出力する。
詳細については、上述のMPEG−2 AAC規格書等
に記述されて広く知られているため、それら各ブロック
の説明については省略する。
る写像信号M、心理聴覚分析部12が求めた量子化精度
(2N )を用いて、 L=INT((ABS(M)・2N )0.75+0.4054) ……(1) という計算式で量子化を行い、量子化値Lを得る。ここ
で、ABS(Z)はZの絶対値を返す関数、INT
(Z)はZの小数点以下を切り捨てて整数部分を返す関
数である。
像信号Mに対し、まず、その絶対値ABS(M)を求め
る。次に、その絶対値ABS(M)に対して心理聴覚分
析部12が求めた量子化精度である(2N )を乗じ、そ
の乗算結果を0.75乗し、最後に0.4054を加算
して整数化して量子化値Lを求める。
る際、実行される回数が多く、多くの演算量を必要とす
る。特に、0.75乗の計算が演算量の大部分を占める
ため、演算量の低減、装置の小型化には0.75乗計算
の効率化が不可欠となる。
法としては以下に示す2つの方法が知られている。第1
の方法を図4及び図5に示す。図4は従来の効率的な
0.75乗計算装置の構成を示すブロック図、図5はそ
の計算手順を示すフローチャートである。
装置は、第1の0.5乗計算手段21と、乗算手段22
と、第2の0.5乗計算手段23とから構成されてい
る。第1の0.5乗計算手段21は入力値Aの0.5乗
を計算し(図5ステップS11)、その演算結果B(=
A0.5 )を乗算手段22へ出力する。
1が出力した演算結果Bと入力値Aとの積を求め(図5
ステップS12)、その演算結果C(=A×B)を第2
の0.5乗計算手段23へ出力する。
2が出力した演算結果Cの0.5乗を計算し(図5ステ
ップS13)、その演算結果D(=C0.5 )を出力す
る。上記のようにして求められた演算結果Dの値が、入
力値Aの0.75乗の値となっている。
(中央処理装置)として広く用いられているマイクロプ
ロセッサ素子上に、上記の方法を実装した場合に必要と
なるクロック数(演算量)を考える。このマイクロプロ
セッサ素子が0.5乗の計算(SQRT命令)に最低2
9クロック、乗算(MUL命令)に5クロック必要とす
ると、図5に示す計算手順では、(29+5+29)=
63クロックが必要となる。
て、第2の方法を図6及び図7に示す。図6は従来の効
率的な0.75乗計算装置の構成を示すブロック図、図
7はその計算手順を示すフローチャートである。
装置は第1の−0.5乗計算手段31と、第1の乗算手
段32と、第2の−0.5乗計算手段33と、第2の乗
算手段34と、不定値置換手段35とから構成されてい
る。
の−0.5乗を計算し(図7ステップS21)、その演
算結果B(=A-0.5)を第1の乗算手段32と第2の−
0.5乗計算手段33とに出力する。第1の乗算手段3
2は第1の−0.5乗計算手段31が出力した演算結果
Bと入力値Aとの積を求め(図7ステップS22)、そ
の演算結果C(=A×B)を第2の乗算手段34へ出力
する。
0.5乗計算手段31が出力した演算結果Bの−0.5
乗を計算し(図7ステップS23)、その演算結果D
(=B -0.5)を出力する。第2の乗算手段34は第1の
乗算手段32が出力した演算結果Cと、第2の−0.5
乗計算手段33が出力した演算結果Dとの積を計算し
(図7ステップS24)、その演算結果E(=C×D)
を出力する。上記のようにして求められたEの値が、入
力値Aの0.75乗の値となっている。
上に実装した場合、−0.5乗の計算(RSQRT命
令)に2クロック、乗算(MUL命令)に5クロック必
要とすると、図7に示す計算手順では、(2+5+2+
5)=14クロックが必要となる。もし、演算に互いに
依存性がないステップS22とステップS23とを同時
並列に実行することができた場合、(2+5+5)=1
2クロックが必要となる。
1の方法を用いる場合と比較して、必要クロック数(演
算量)を64クロックから12クロックへと低減するこ
とができる。しかしながら、第2の方法では、入力値A
がゼロであった時に問題が発生する。
上に実装した場合、−0.5乗を計算するRSQRT命
令が近似計算であるため、0(ゼロ)の−0.5乗の演
算結果は無限大を表す特殊値となる。よって、ステップ
S21において演算結果Bの値は無限大を表す特殊値と
なる。
は不定値となるため、ステップS22において演算結果
Cの値は不定値を表す特殊値となる。ステップS24に
おいては、乗算の一方である演算結果Cが不定値である
ため、乗算結果Eも不定値を表す特殊値となる。
り、0.75乗の演算結果をゼロに置き換える処理、あ
るいは演算結果が不定値であれば演算結果をゼロに置き
換える処理(図6の不定値置換手段34及び図7ステッ
プS25,S26)が必要となる。この処理には条件判
定命令が必要であり、一般に、多くのクロック数を必要
とする。
5乗計算装置では、入力値がゼロである場合に条件判定
処理が必要となるため、演算量が多くなるという問題が
ある。
消し、演算量を低減することができる0.75乗計算装
置及び0.75乗計算方法並びにそれに用いるプログラ
ムを提供することにある。
計算装置は、演算結果が不定値となる要因である無限大
とゼロとの乗算が発生しないように構成するようにして
いる。
入力値の逆数を計算する逆数計算手段と、前記逆数計算
手段による計算結果の−0.5乗を計算する第1の−
0.5乗計算手段と、前記逆数計算手段による計算結果
と前記第1の−0.5乗計算手段による計算結果との積
を計算する乗算手段と、前記乗算手段による計算結果の
−0.5乗を計算する第2の−0.5乗計算手段とを備
えている。
結果が不定値となる要因である無限大とゼロとの乗算が
発生しないようにしている。
入力値の逆数を計算する第1のステップと、前記第1の
ステップによる計算結果の−0.5乗を計算する第2の
ステップと、前記第1のステップによる計算結果と前記
第2のステップによる計算結果との積を計算する第3の
ステップと、前記第3のステップによる計算結果の−
0.5乗を計算する第4のステップとを備えている。
プログラムは、コンピュータに、演算結果が不定値とな
る要因である無限大とゼロとの乗算が発生しないように
動作させる処理を実行させている。
いるプログラムは、コンピュータに、入力値の逆数を計
算させる第1の処理と、前記第1の処理による計算結果
の−0.5乗を計算させる第2の処理と、前記第1の処
理による計算結果と前記第2の処理による計算結果との
積を計算させる第3の処理と、前記第3の処理による計
算結果の−0.5乗を計算させる第4の処理とを実行さ
せている。
装置は、逆数計算手段と、第1の−0.5乗計算手段
と、乗算手段と、第2の−0.5乗計算手段とを備え、
演算結果が不定値となる要因である無限大とゼロとの乗
算が発生しないように計算手段を構成している。これに
よって、入力値がゼロの場合でも、特殊処理が要らなく
なるため、量子化計算の演算量を低減することが可能と
なる。
図面を参照して説明する。図1は本発明の一実施例によ
る0.75乗計算装置の構成を示すブロック図である。
図1において、0.75乗計算装置1は逆数計算手段2
と、第1の−0.5乗計算手段3と、乗算手段4と、第
2の−0.5乗計算手段5と、外部に接続されるプログ
ラム記憶媒体6とから構成され、プログラム記憶媒体6
に格納されたプログラムを実行することで上述した
(1)式の量子化計算式における0.75乗の計算を行
う。
計算装置1の計算手順を示すフローチャートである。こ
れら図1及び図2を参照して本発明の一実施例による
0.75乗計算装置1の計算手順について説明する。こ
の0.75乗計算装置1の計算手順は上記のプログラム
記憶媒体6に格納されたプログラムを実行することで実
現される。
(図2ステップS1)、その演算結果B(=A-1)を第
1の−0.5乗計算手段3と乗算手段4とに出力する。
第1の−0.5乗計算手段3は入力値Aの−0.5乗を
計算し(図2ステップS2)、その演算結果C(=A
-0.5)を乗算手段4へ出力する。
算結果Bと第1の−0.5乗計算手段が出力した演算結
果Cとの積を計算し(図2ステップS3)、その演算結
果D(=B×C)を第2の−0.5乗計算手段5へ出力
する。
が出力した演算結果Dの−0.5乗を計算し(図2ステ
ップS4)、その演算結果E(=D-0.5)を出力する。
このようにして第2の−0.5乗計算手段5で求められ
た演算結果Eの値が入力値Aの0.75乗の値となって
いる。
である無限大とゼロとの乗算が発生しないように構成す
ることによって、入力値Aがゼロの場合に特別な処理を
必要とせず、量子化処理における演算量的ボトルネック
である0.75乗の計算を低演算量で実現することがで
きる。
ピュータのCPU(中央処理装置)として広く用いられ
ているマイクロプロセッサ素子上に実装し、入力値Aが
ゼロであった場合、ステップS1において演算結果Bの
値が無限大を表す特殊値となる。
の値が無限大を表す特殊値となり、ステップS3でも無
限大と無限大との乗算であるため、演算結果Dの値が無
限大となる。そして、ステップS4では無限大の−0.
5乗がゼロとなるため、最終的な演算結果がゼロとな
る。したがって、従来、必要であった入力値がゼロの際
の特殊処理が不要となり、演算量を低減することができ
る。
装した場合、逆数の計算(RCP命令)に2クロック、
−0.5乗の計算(RSQRT命令)に2クロック、乗
算(MUL命令)に5クロック必要とすると、図2に示
す計算手順では、(2+2+5+2)=11クロックで
0.75乗の計算を実現することができる。
S1とステップS2とを同時並列に実行することができ
ると、(2+5+2)=9クロックで0.75乗計算を
実現することができる。このようにして、演算量が大き
な量子化計算の演算量を低減することができる。
るMPEG−2 AACを例に、量子化計算における
0.75乗計算の演算量の低減手法について説明した
が、0.75乗計算を用いる他の処理や符号化手法にお
いても利用することができる。その代表例としては、国
際標準オーディオ符号化方式であるMP3(MPEG−
1Audio Layer3)方式における量子化処理
を挙げることができる。
算結果が不定値となる要因である無限大とゼロとの乗算
が発生しないようにすることによって、演算量を低減す
ることができるという効果がある。
構成を示すブロック図である。
すフローチャートである。
ック図である。
ック図である。
すフローチャートである。
ブロック図である。
すフローチャートである。
Claims (12)
- 【請求項1】 演算結果が不定値となる要因である無限
大とゼロとの乗算が発生しないように構成するようにし
たことを特徴とする0.75乗計算装置。 - 【請求項2】 入力値の逆数を計算する逆数計算手段
と、前記逆数計算手段による計算結果の−0.5乗を計
算する第1の−0.5乗計算手段と、前記逆数計算手段
による計算結果と前記第1の−0.5乗計算手段による
計算結果との積を計算する乗算手段と、前記乗算手段に
よる計算結果の−0.5乗を計算する第2の−0.5乗
計算手段とを有することを特徴とする0.75乗計算装
置。 - 【請求項3】 0.75乗計算値を用いる符号化手法に
用いるようにしたことを特徴とする請求項2記載の0.
75乗計算装置。 - 【請求項4】 写像変換されたオーディオ信号の0.7
5乗値を用いて量子化を行うオーディオ信号量子化装置
に用いるようにしたことを特徴とする請求項3記載の
0.75乗計算装置。 - 【請求項5】 演算結果が不定値となる要因である無限
大とゼロとの乗算が発生しないようにしたことを特徴と
する0.75乗計算方法。 - 【請求項6】 入力値の逆数を計算する第1のステップ
と、前記第1のステップによる計算結果の−0.5乗を
計算する第2のステップと、前記第1のステップによる
計算結果と前記第2のステップによる計算結果との積を
計算する第3のステップと、前記第3のステップによる
計算結果の−0.5乗を計算する第4のステップとを有
することを特徴とする0.75乗計算方法。 - 【請求項7】 0.75乗計算値を用いる符号化手法に
用いるようにしたことを特徴とする請求項6記載の0.
75乗計算方法。 - 【請求項8】 写像変換されたオーディオ信号の0.7
5乗値を用いて量子化を行うオーディオ信号量子化装置
に用いるようにしたことを特徴とする請求項7記載の
0.75乗計算方法。 - 【請求項9】 コンピュータに、演算結果が不定値とな
る要因である無限大とゼロとの乗算が発生しないように
動作させる処理を実行させるためのプログラム。 - 【請求項10】 コンピュータに、入力値の逆数を計算
させる第1の処理と、前記第1の処理による計算結果の
−0.5乗を計算させる第2の処理と、前記第1の処理
による計算結果と前記第2の処理による計算結果との積
を計算させる第3の処理と、前記第3の処理による計算
結果の−0.5乗を計算させる第4の処理とを実行させ
るためのプログラム。 - 【請求項11】 0.75乗計算値を用いる符号化手法
に用いるようにしたことを特徴とする請求項10記載の
プログラム。 - 【請求項12】 写像変換されたオーディオ信号の0.
75乗値を用いて量子化を行うオーディオ信号量子化装
置に用いるようにしたことを特徴とする請求項11記載
のプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001015171A JP2002215196A (ja) | 2001-01-24 | 2001-01-24 | 0.75乗計算装置及び0.75乗計算方法並びにそれに用いるプログラム |
US10/029,945 US7007057B2 (en) | 2001-01-24 | 2001-12-31 | 0.75-power computing apparatus and method and program for use therewith |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001015171A JP2002215196A (ja) | 2001-01-24 | 2001-01-24 | 0.75乗計算装置及び0.75乗計算方法並びにそれに用いるプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002215196A true JP2002215196A (ja) | 2002-07-31 |
Family
ID=18881766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001015171A Pending JP2002215196A (ja) | 2001-01-24 | 2001-01-24 | 0.75乗計算装置及び0.75乗計算方法並びにそれに用いるプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7007057B2 (ja) |
JP (1) | JP2002215196A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100849317B1 (ko) | 2006-12-01 | 2008-07-29 | 삼성전자주식회사 | 0.75승 계산 장치 및 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US38593A (en) * | 1863-05-19 | Improvement in cultivators | ||
JP3255022B2 (ja) | 1996-07-01 | 2002-02-12 | 日本電気株式会社 | 適応変換符号化方式および適応変換復号方式 |
US6128638A (en) * | 1998-07-23 | 2000-10-03 | Silicon Graphics, Inc. | Method and apparatus for calculating X to the Exponent of Y |
JP4274633B2 (ja) * | 1999-06-23 | 2009-06-10 | 株式会社ルネサステクノロジ | 累乗演算装置 |
US20020147753A1 (en) * | 2001-01-30 | 2002-10-10 | Cirrus Logic, Inc. | Methods and systems for raising a numerical value to a fractional power |
-
2001
- 2001-01-24 JP JP2001015171A patent/JP2002215196A/ja active Pending
- 2001-12-31 US US10/029,945 patent/US7007057B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100849317B1 (ko) | 2006-12-01 | 2008-07-29 | 삼성전자주식회사 | 0.75승 계산 장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20020099750A1 (en) | 2002-07-25 |
US7007057B2 (en) | 2006-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Gupta et al. | Low-power digital signal processing using approximate adders | |
CN101796506B (zh) | 具有比例缩放式和非比例缩放式接口的变换设计 | |
JP5113067B2 (ja) | 信号およびデータ処理のための効率的な無乗算計算 | |
JP4398979B2 (ja) | 変換表現に転換するか、または変換表現を逆変換するための装置および方法 | |
JP2007151131A (ja) | ビデオまたはイメージのデータを復号化するための方法 | |
JP4953978B2 (ja) | 平方値に線形従属する計算結果の表示を生成する方法 | |
JP3814611B2 (ja) | 時間離散オーディオサンプル値を処理する方法と装置 | |
MX2008008987A (es) | Transformadas con factores comunes. | |
KR100771401B1 (ko) | 프로그래머블 프로세서에서 mpeg-2 또는 mpeg-4aac 오디오 복호 알고리즘을 처리하기 위한 연산 회로및 연산 방법 | |
Lei et al. | Low complexity and fast computation for recursive MDCT and IMDCT algorithms | |
JPH0722957A (ja) | 副バンドコーディングシステムの信号処理装置 | |
Tsai et al. | A high quality re-quantization/quantization method for MP3 and MPEG-4 AAC audio coding | |
Lee et al. | High quality MPEG-audio layer III algorithm for a 16-bit DSP | |
Lai et al. | Common architecture design of novel recursive MDCT and IMDCT algorithms for application to AAC, AAC in DRM, and MP3 codecs | |
JP2002215196A (ja) | 0.75乗計算装置及び0.75乗計算方法並びにそれに用いるプログラム | |
Sakamoto et al. | A fast MPEG-audio layer III algorithm for a 32-bit MCU | |
US20050004962A1 (en) | Scalable system for inverse discrete cosine transform and method thereof | |
JP2002519957A (ja) | 符号関数を処理する方法および装置 | |
Walters III et al. | Using truncated multipliers in DCT and IDCT hardware accelerators | |
CN100429645C (zh) | 执行修正离散余弦变换的方法、电路、编解码器 | |
Sukarno et al. | High Accuracy LPC Encoder Architecture for FPGA | |
US11769478B1 (en) | Digital signal processing system | |
JP3889738B2 (ja) | 逆量子化装置、オーディオ復号化装置、画像復号化装置、逆量子化方法および逆量子化プログラム | |
KR100849317B1 (ko) | 0.75승 계산 장치 및 방법 | |
Benavides et al. | FPGAs Implementation of fast algorithms oriented to mp3 audio decompression Implementación en FPGAs de algoritmos rápidos para descompresión de audio en formato MP3 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20061012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061012 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070117 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080623 |