KR900008410B1 - 샘플 신호의 절단오차의 보상방법 및 장치 - Google Patents

샘플 신호의 절단오차의 보상방법 및 장치 Download PDF

Info

Publication number
KR900008410B1
KR900008410B1 KR1019840006773A KR840006773A KR900008410B1 KR 900008410 B1 KR900008410 B1 KR 900008410B1 KR 1019840006773 A KR1019840006773 A KR 1019840006773A KR 840006773 A KR840006773 A KR 840006773A KR 900008410 B1 KR900008410 B1 KR 900008410B1
Authority
KR
South Korea
Prior art keywords
signal
value
filter
digital
input
Prior art date
Application number
KR1019840006773A
Other languages
English (en)
Other versions
KR850003641A (ko
Inventor
에리크 다알그비스트 잉게마르
안데르스 엘리크썬 군나르
Original Assignee
테레포오낙티이에보라겟트 엘엠 엘리크썬
얀 스텐베르그, 벵트 겜스토오프
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테레포오낙티이에보라겟트 엘엠 엘리크썬, 얀 스텐베르그, 벵트 겜스토오프 filed Critical 테레포오낙티이에보라겟트 엘엠 엘리크썬
Publication of KR850003641A publication Critical patent/KR850003641A/ko
Application granted granted Critical
Publication of KR900008410B1 publication Critical patent/KR900008410B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/06—Arrangements for sorting, selecting, merging, or comparing data on individual record carriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0219—Compensation of undesirable effects, e.g. quantisation noise, overflow
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0461—Quantisation; Rounding; Truncation; Overflow oscillations or limit cycles eliminating measures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control
    • G06F7/49947—Rounding
    • G06F7/49984—Rounding away from zero

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dc Digital Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Noise Elimination (AREA)
  • Complex Calculations (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Electronic Switches (AREA)
  • Error Detection And Correction (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Optical Communication System (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

내용 없음.

Description

샘플 신호의 절단오차의 보상방법 및 장치
제1도 및 제2도는 디지틀필터에서 절단 전,후의 사인파 샘플신호의 도표.
제3도는 디지틀필터에서 상이한 단어길이에 대한 입력신호레벨의 함수로서의 증폭의 표시도.
제4도 및 제5도는 본 발명에 따른 방법을 표시하도록 제1도 및 제2도의 도표와 대응시킨 도표
제6도는 본 발명에 따른 방법의 생각할 수 있는 실현의 블록도.
제7도는 제3도와 같은 도표이나 본 발명방법이 필터입력신호에 사용된 것.
* 도면의 주요부분에 대한 부호의 설명
1 : 필터 2 : 가산회로
3 : 기억유닛 4 : 감지유닛
5 : 스위칭유닛
본 발명은 주어진 수의 비트, 예로서, 16비트를 가진 샘플신호가 신호를 곱셉한 후 낮은 값으로 절단(truncation)되었을 때 생기는 신호의 오차를 보상하는 방법과 장치에 관한 것이다.
디지틀필터, 특히 가입자선 음성처리회로(SLAC)에 포함된 디지틀필터에서는 샘플신호에 대한 계산이 수행된다. 각 신호샘플은 선형코우드의 디지틀단어로서 표시된다. 비트/단어의 수는 필터에 의하여 요구되는 다이나믹영역에 의존한다. 필터내의 계산에서는 디지틀계수를 가지고하는 곱셈이 수행된다. 통상적으로 곱셈의 결과는 이용할 수 있는 단어길이보다 많은 비트를 포함하고, 그러므로 그 결과는 끝수를 반올림하든지 절단하여야 한다.
여기서 반올림이라고하면 십진법에서와 같은 규칙에 따라 디지틀 값에 그 본래값 바로위 또는 바로 아래에 있는 새로운 근사치가 주어짐을 의미한다. 여기서 절단이라고하면 절대치절단, 즉 디지틀 값에 그 본래값의 크기보다 항상 작은 새로운 값이 주어짐을 의미한다.(영을 향하여 절단)
반올림이 사용되면, 디지틀필터에서 이것이 무한 임펄스응답형의 것, 즉 신호가 귀환되는 필터라면 자기진동의 위험이 있다. 절대치절단이 사용되면, 디지틀값이 연속적으로 영을 향하여 반올림되므로 자기진동의 위험없이 필터가 구성될 수 있다. 더우기 절단은 반올림보다 실현하는 것이 용이하다. 그러나 절대치절단은 계산의 절단오차로 인하여 신호가 항상 어느 정도 너무 작아지는 결과를 낳는다. 이것은 특히절단오차가 신호진폭과 비교하여 무시될 수 없는 낮은 신호레벨에 영향을 준다.
첨부된 제1도에서, 애널로그신호(1')가 표시되고, 이 예시에서 그것은 사인곡선이다. 그것은 디지틀필터에 대한 입력신호를 구성하는 샘플값(S1)(S2)…를 부여하기 위하여 샘플되어 있다. 필터로부터의 출력신호가 제2도에 표시된다.
필터링에 의한 신호의 바라는 변환은 별문제로 하고 샘플값(S1)(S2)…에는 필터의 절단으로 인하여 공칭의 애널로그 신호(1')의 값보다 어느 정도 낮은 값이 주어진다. 따라서, 절단된 샘플값(S1)(S2)…에 대응하는(점선의) 애널로그신호(2')가 신호(1')보다 작게 되어 있다.
비트/단어의 수를 증가시켜 절단오차의 영향이 가능한 한 작게 하는 것이 이전에 알려져 있다. 그러나 비트/단어를 많게하면 레지스터, 기억장치 및 계산장치, 즉 산술논리회로(ALU)가 크게 만들어져야하므로 회로가 더욱 복잡해진다.
첨부된 도면에서 제3도는 신호레벨의 함수로서의 필터의 증폭(A)을 표시한다. 비트/단어(16, 17, 18 또는 19비트/단어)의 수가 파라미터로서 부여되었다.
본 발명의 목적은 주어진 수의 비트/단어를 가지고 디지틀필터에서 처리되는 디지틀신호의 절단에서 일어나는 오차를 보상하는 방법과 장치를 제공하는 것이다.
본 발명에 따르면 신호를 처리하는 필터의 평균절단오차가 계산되고, 이 오차는 필터의 플러스 입력샘플에는 더해지고, 마이너스 입력샘플로부터는 감해진다. 본 발명은 다음의 청구의 범위에 발표된 바와 같은 특징으로 되어 있다.
본 발명은 이제 첨부된 도면을 참조로하여 상세히 설명한다. 제1, 2 및 3도는 위에 배경의 기술과 관련하여 설명되었다. 제4도는 본 발명에 의하여 어떻게 값(+et)가 플러스신호샘플값(S1)(S2)…에 더해지고 마이너스값(-et)가 마이너스 신호샘플값(S3)(S4)…에 더해지는가를 표시하는 타임챠아트이다.
영인신호샘플값(S5)에는 교정이 가해지지 않는다. 제5도는 디지틀필터로부터의 출력신호의 도표이다. 보정값(et)는 평균절단오차와 동일하게 선택되었으므로 출력신호 샘플들은 바라는 공칭출력신호(3')평균을 따라간다.
제6도는 예로서 가입자선 음성처리회로(SLAC)에 포함된 장치의 블록도이며, 이 장치는 본 발명에 따른 방법을 수행한다. 샘플신호가 입력(a)에서 얻어지는데, 이 신호는 아직 어느 디지틀필터에서도 처리되지 않는 것이고 절단되어 있지 않다.
이 신호는 예로서 특허출원 제PCT/US80/00754호에서 기술된 바와 같이 필터링을 위하여 주송신필터(1)로 보내지게 된다. 입력(a)은 디지틀가산회로(2)의 제1입력과 입력(a)에 들어오는 신호의 극성을 종래와 같이 감지하는 디지틀감지유닛(4)에 연결된다. 블록(3)으로 도시된 단순한 기억유닛은 디지틀형태로 값(+et) 및 (-et)를 기억하며, 값(+et)는 출력(b1)에서 값(-et)는 출력(b2)에서 얻어진다.
값(±et)가 일반적으로 1비트보다 많은 것으로 표시되므로 b1및 b2는 2개의버스라인으로부터의 출력을 표시한다. 제어할 수 있는 스위칭유닛(5)은 예로서 멀티플렉서이고, 그것은 감지유닛(4)의 출력에서 얻어진 출력크기(0 또는 1)에 반응하여 가산회로(2)의 제2입력에 출력(b1) 또는 (b2)를 연결한다.
감지유닛(4)이 입력(a)에서 입력신호의 플러스극성을 감지하면, 2진수 "1"이 스위칭유닛(5)에 보내지고, 이것은 가산회로(2)의 제2입력에 출력(b1)을 연결한다. 다른 한편으로 마이너스 극성이 감지되면 2진수 "0"이 보내지고 스위칭유닛이 제어되어 출력(b2)이 가산회로의 제2입력에 연결된다. 값(+et)는 그와 같이 하여 들어오는 샘플신호에 더해지고 그것은 그후 디지틀필터(1)로 보내진다. 계산이 승산기와 가산회로의 도움으로 필터에서 수행되고 절단이 실행되며, 제5도에 표시된 신호샘플과 결과적인 애널로그신호(3')를 가진 출력신호가 얻어진다.
제7도는 제6도에 따른 보상회로가 필터에 앞서 연결되었을 때의 입력신호 레벨의 함수로서의 필터증폭의 도표이다. 제3도에 따른 증폭과 비교하면, 본 발명의 방법에 따른 후자의 경우에는 마치 본 발명의 방법을 이용하지 않고 약 19비트/단어를 이용한 것과 같은 증폭특성이 16비트/단어만으로 달성되는 것을 알수 있다.
그와같이 증폭 선형성의 향상이 몇개 비트의 단어길이에 상당하고 이에 따라 계산회로는 보다 간단해진다. 제6도에 따른 보상회로는 가능한 실시를 구성하여 설명의 목적상 블록선도의 형식으로 표시되었고 가능한 하나의 실시예를 구성한다. 실제로는 여러블록(기억유닛, 가산회로, 스위치들)이 가입자선 회로의 산술적 유닛 AL
U내에 IC기술로 실현된다. 절단오차에 대한 보상을 간단하게 하기 위하여 값(et)는 ALU에서 정수라야 한다. 이렇게하면 보상이 일반적으로 완전히 최적의 상태로 되지는 않는다.

Claims (4)

  1. 주어진 영 레벨에 대하여 플러스 또는 마이너스로 되어있는 주어진 비트수를 가진 디지틀신호를 디지틀필터에서 절단, 특히 절대치 절단할 때 일어나는 오차에 대한 보상방법에 있어서, 신호가 플러스일때는 평균절단 오차에 해당하는 제1양수값(+et)이 그 신호에 더해지고, 신호가 미이너스일때는 그 신호가 상기 디지틀필터에서 처리되기전에 제2음수값(-et)이 그 신호에 더해지는 것을 특징으로 하는 샘플신호의 절단오차의 보상방법.
  2. 1항에 있어서, 상기 제1 및 제2의 값(+et및 -et)은 크기가 같은 샘플신호의 절단오차보상방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 및 제2의 값(+et및 -et)이 디지틀신호가 영일때 디지틀신호에 가해지지 않은 샘플신호의 절단오차보상방법.
  4. 제1양수값 및 제2음수값(+et및 -et)을 기억하는 기억유닛(3)과 디지틀필터(1)에 가해지는 샘플신호의 극성을 감지하기 위한 감지유닛(4)과, 제2의 극성에 응답하여 제1양수값 또는 제2음수값을 가산회로(2)의 제1입력에 연결하는 스위칭유닛(5)과로 구성되고, 가산회로의 제2입력이 상기 샘플신호를 수신하고, 그의 출력이 필터(1)의 입력에 연결되는 것을 특징으로 하는 샘플신호의 절단오차의 보상장치.
KR1019840006773A 1983-11-24 1984-10-30 샘플 신호의 절단오차의 보상방법 및 장치 KR900008410B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE8306483-2 1983-11-24
SE8306483A SE440300B (sv) 1983-11-24 1983-11-24 Forfarande for att i en samplad signal kompensera for trunkeringsfel samt anordning for utforande av forfarandet

Publications (2)

Publication Number Publication Date
KR850003641A KR850003641A (ko) 1985-06-20
KR900008410B1 true KR900008410B1 (ko) 1990-11-20

Family

ID=20353446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840006773A KR900008410B1 (ko) 1983-11-24 1984-10-30 샘플 신호의 절단오차의 보상방법 및 장치

Country Status (22)

Country Link
US (1) US4750146A (ko)
EP (1) EP0162076B1 (ko)
KR (1) KR900008410B1 (ko)
AT (1) ATE30653T1 (ko)
AU (1) AU569928B2 (ko)
BR (1) BR8407181A (ko)
CA (1) CA1248603A (ko)
DE (1) DE3467275D1 (ko)
DK (1) DK162868C (ko)
ES (1) ES8601596A1 (ko)
FI (1) FI82795C (ko)
GR (1) GR80983B (ko)
IE (1) IE55857B1 (ko)
IN (1) IN161619B (ko)
IT (1) IT1177290B (ko)
MX (1) MX156872A (ko)
MY (1) MY100565A (ko)
NO (1) NO167348C (ko)
PT (1) PT79474B (ko)
SE (1) SE440300B (ko)
WO (1) WO1985002508A1 (ko)
YU (1) YU45678B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01169627A (ja) * 1987-12-25 1989-07-04 Toshiba Corp 高精度加算装置
JP2957183B2 (ja) * 1988-07-29 1999-10-04 日本電気株式会社 巡回型ディジタルフィルタ
JP3199371B2 (ja) * 1990-07-30 2001-08-20 松下電器産業株式会社 丸め装置
JPH04332215A (ja) * 1991-05-08 1992-11-19 Matsushita Electric Ind Co Ltd オフセット除去装置
JP3103914B2 (ja) * 1992-08-21 2000-10-30 ソニー株式会社 データの丸め処理回路およびデータの復元回路
US5493343A (en) * 1994-12-28 1996-02-20 Thomson Consumer Electronics, Inc. Compensation for truncation error in a digital video signal decoder
US5696710A (en) * 1995-12-29 1997-12-09 Thomson Consumer Electronics, Inc. Apparatus for symmetrically reducing N least significant bits of an M-bit digital signal
US6240431B1 (en) * 1998-10-31 2001-05-29 Hewlett-Packard Company Decompression of limited range floating point numbers
US6253222B1 (en) * 1998-10-31 2001-06-26 Hewlett-Packard Company Compression of limited range floating point numbers
US6401107B1 (en) * 1999-11-03 2002-06-04 Motorola, Inc. Method and processor for reducing computational error in a processor having no rounding support
US9450601B1 (en) 2015-04-02 2016-09-20 Microsoft Technology Licensing, Llc Continuous rounding of differing bit lengths

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3891837A (en) * 1972-07-03 1975-06-24 Drew E Sunstein Digital linearity and bias error compensating by adding an extra bit
US4195350A (en) * 1978-06-19 1980-03-25 Cbs Inc. Method and apparatus for eliminating deadband in digital recursive filters
US4282581A (en) * 1979-10-15 1981-08-04 Sperry Corporation Automatic overflow/imminent overflow detector
US4280196A (en) * 1979-11-14 1981-07-21 Hewlett-Packard Company Correction of zero drift, gain drift, and distortion errors in analog storage devices
US4589084A (en) * 1983-05-16 1986-05-13 Rca Corporation Apparatus for symmetrically truncating two's complement binary signals as for use with interleaved quadrature signals

Also Published As

Publication number Publication date
DK335385D0 (da) 1985-07-23
NO167348C (no) 1991-10-23
IT1177290B (it) 1987-08-26
DE3467275D1 (en) 1987-12-10
IT8423695A1 (it) 1986-05-22
KR850003641A (ko) 1985-06-20
MX156872A (es) 1988-10-06
PT79474B (en) 1986-08-05
IN161619B (ko) 1988-01-02
FI852458L (fi) 1985-06-20
GR80983B (en) 1984-11-29
AU569928B2 (en) 1988-02-25
IE842975L (en) 1985-05-24
WO1985002508A1 (en) 1985-06-06
EP0162076A1 (en) 1985-11-27
YU45678B (sh) 1992-07-20
US4750146A (en) 1988-06-07
SE8306483D0 (sv) 1983-11-24
NO854118L (no) 1985-10-24
CA1248603A (en) 1989-01-10
DK162868B (da) 1991-12-16
SE440300B (sv) 1985-07-22
EP0162076B1 (en) 1987-11-04
FI82795C (sv) 1991-04-10
ATE30653T1 (de) 1987-11-15
DK162868C (da) 1992-05-04
SE8306483L (sv) 1985-05-25
MY100565A (en) 1990-11-15
FI82795B (fi) 1990-12-31
BR8407181A (pt) 1985-11-05
ES537892A0 (es) 1985-10-16
PT79474A (en) 1984-12-01
YU197584A (en) 1987-10-31
IE55857B1 (en) 1991-01-30
FI852458A0 (fi) 1985-06-20
AU3613184A (en) 1985-06-13
ES8601596A1 (es) 1985-10-16
NO167348B (no) 1991-07-15
DK335385A (da) 1985-07-23
IT8423695A0 (it) 1984-11-22

Similar Documents

Publication Publication Date Title
KR900008410B1 (ko) 샘플 신호의 절단오차의 보상방법 및 장치
EP0007729A1 (en) Low pass digital averaging filter and method of recovering a low frequency component of a composite analog waveform
KR850002374A (ko) 이진신호 절단용 장치
US4430721A (en) Arithmetic circuits for digital filters
KR940008272A (ko) 아날로그/디지탈 컨버터
US4737925A (en) Method and apparatus for minimizing a memory table for use with nonlinear monotonic arithmetic functions
JPH11212768A (ja) 対数値算出回路
EP0791242B1 (en) Improved digital filter
US6058404A (en) Apparatus and method for a class of IIR/FIR filters
JPS60142735A (ja) オ−バ−フロ−検出補正回路
JPH0224410B2 (ko)
US6785343B1 (en) Rectangular-to-polar conversion angle quantizer
JPH067375B2 (ja) 演算回路
KR0152343B1 (ko) 디지탈 트랜스폼 코더의 연산보정회로
KR940007927B1 (ko) 디지탈 필터의 곱셈회로
KR0147494B1 (ko) 면적 절약형 디지틀 신호 감쇠기
KR950010822B1 (ko) 다치논리와 2치논리의 배타적 논리합 연산기 및 연산방법
JPS61230428A (ja) デイジタル信号処理回路
KR100296295B1 (ko) 동적으로 제어되는 곱셈기를 이용한 디지털 제어신호 생성 방법
KR0138856B1 (ko) 다치 논리 부정 연산장치
JPS646479B2 (ko)
JPH065505B2 (ja) 演算回路
JP2546014B2 (ja) デイジタル信号処理装置
JPH04167170A (ja) 乗加算演算回路
JPS61163393A (ja) 電子楽器用電子回路の誤演算防止回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970812

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee