JPS60142735A - オ−バ−フロ−検出補正回路 - Google Patents
オ−バ−フロ−検出補正回路Info
- Publication number
- JPS60142735A JPS60142735A JP58251342A JP25134283A JPS60142735A JP S60142735 A JPS60142735 A JP S60142735A JP 58251342 A JP58251342 A JP 58251342A JP 25134283 A JP25134283 A JP 25134283A JP S60142735 A JPS60142735 A JP S60142735A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- overflow
- data
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
- G06F7/49921—Saturation, i.e. clipping the result to a minimum or maximum value
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
２ベーン
産業上の利用分野
本発明は、ビデオカメラやテレビ、ＶＴＲなどの映像機
器で用いられる各種クリップ回路に適用できるオーバー
フロー検出補正回路に関するものである。
器で用いられる各種クリップ回路に適用できるオーバー
フロー検出補正回路に関するものである。
従来例の構成とその問題点
映像機器のデジタル化は、近年急速に進んでおり、デジ
タル信号処理回路は、必要不可欠なものである。デジタ
ル信号が流れる途中には、様々なデジタル回路があるが
、クリップ回路も大切な信号処理回路の一つである。
タル信号処理回路は、必要不可欠なものである。デジタ
ル信号が流れる途中には、様々なデジタル回路があるが
、クリップ回路も大切な信号処理回路の一つである。
クリップ回路とは、流れる信号データの最大値。
最小値を規定する回路であシ、過大な入力信号は検知さ
れ、出力できる信号データの最大値あるいは最小値によ
り、補正される。
れ、出力できる信号データの最大値あるいは最小値によ
り、補正される。
第１図は、デジタル回路での入力信号に対する出力信号
特性を、示したものである。
特性を、示したものである。
たとえば、２の補数表示を考え、演算回路が扱うことの
できるデータ長を４ビツトと仮定すると、最大値は”０
１１１’である。いま、この値より３７ − １ビット大きい入力を考えると、”１０００”であり、
これは最小値に相当する。
できるデータ長を４ビツトと仮定すると、最大値は”０
１１１’である。いま、この値より３７ − １ビット大きい入力を考えると、”１０００”であり、
これは最小値に相当する。
このように、入力が最大値をわずかでも越えたとき、出
力が最小値に々るのは、デジタル独特の性質であって、
一般のアナログには見られない現象である。上記のレベ
ル折り返し現象は、画面上白黒反転を生じたり、全振幅
の発振を生じたりするので、機器の動作として致命的で
ある。
力が最小値に々るのは、デジタル独特の性質であって、
一般のアナログには見られない現象である。上記のレベ
ル折り返し現象は、画面上白黒反転を生じたり、全振幅
の発振を生じたりするので、機器の動作として致命的で
ある。
そこで、デジタル機器の場合、特にオーバーフローに対
する対策が、重要となる。
する対策が、重要となる。
第２図は、従来のデジタルクリップ回路の構成図である
。
。
演算結果データＣｏｕｔが白クリツプデータＷより小さ
いときは、マグニチュードコンパレータ２０１の”Ｃｏ
ｕｔ）Ｗ”出力がＬ （ｏ −Ｌ／へ＃ ） （！：な
り、データセレクタ２０２を経て、Ｃｏｕｔが出力され
る。ＣｏｕｔがＷよシ大きくなると、マグニチュードコ
ンパレータ２０１の” Ｃｏｕｔ ）Ｗ″出力Ｈ（ハイ
レベル）となり、データセレクタ２０２からは、Ｗが出
力される。
いときは、マグニチュードコンパレータ２０１の”Ｃｏ
ｕｔ）Ｗ”出力がＬ （ｏ −Ｌ／へ＃ ） （！：な
り、データセレクタ２０２を経て、Ｃｏｕｔが出力され
る。ＣｏｕｔがＷよシ大きくなると、マグニチュードコ
ンパレータ２０１の” Ｃｏｕｔ ）Ｗ″出力Ｈ（ハイ
レベル）となり、データセレクタ２０２からは、Ｗが出
力される。
Ｐ［に、マグニチュードコンパレータ２０３ｉ、黒クリ
ツプ回路として、機能する。
ツプ回路として、機能する。
従って、オーバーフローを防止するには、演算処理回路
に余分のビットを設け、ダイナミックレンジを確保し、
クリップ回路を処理回路の直後に、その都度式れること
が、必要である。
に余分のビットを設け、ダイナミックレンジを確保し、
クリップ回路を処理回路の直後に、その都度式れること
が、必要である。
すなわち、第３図に示すように、実線部分３０１のダイ
ナミックレンジを確保するため、同図の破線部３０２丑
での余裕をもたせているわけである。
ナミックレンジを確保するため、同図の破線部３０２丑
での余裕をもたせているわけである。
クリップ回路は、実線部分の、最大値３ｏ３．最小値３
０４で、機能する。
０４で、機能する。
しかしながら、この方法では処理回路に余分なビットが
必要となるので、ハードウェアの量が増加する。また、
処理回路に余裕を持たせても、それ以上の信号が発生し
た場合は、どうにもできない。すなわち、回路への入力
信号は、かなシ制限されてしまう。
必要となるので、ハードウェアの量が増加する。また、
処理回路に余裕を持たせても、それ以上の信号が発生し
た場合は、どうにもできない。すなわち、回路への入力
信号は、かなシ制限されてしまう。
そのうえ、回路ごとにマグニチュードコンパレータをも
つクリップ回路が付加されるので、素子数はさらに増加
し、消費電力も大きくなる、とい５ベー− う問題点を有している。
つクリップ回路が付加されるので、素子数はさらに増加
し、消費電力も大きくなる、とい５ベー− う問題点を有している。
発明の目的
本発明は上記従来の欠点を解消するもので、簡単な構成
でオーバーフロー検出ができ、ダイナミックレンジを確
保しながら出力データを補正することが可能なオーバー
フロー検出補正回路を提供するものである・ 発明の構成 本発明は演算回路に入力される信号の符号ビットとその
出力信号の符号ビットを利用して、オーバーフローを検
出し、その検出信号によジオ−バーフローした出力信号
の代りに、所要の信号を出力するオーバーフロー検出補
正回路であり、マグニチュードコンパレータなどを用い
ず、回路の）−一ドウェア量を、著しく低減することが
できるものである。
でオーバーフロー検出ができ、ダイナミックレンジを確
保しながら出力データを補正することが可能なオーバー
フロー検出補正回路を提供するものである・ 発明の構成 本発明は演算回路に入力される信号の符号ビットとその
出力信号の符号ビットを利用して、オーバーフローを検
出し、その検出信号によジオ−バーフローした出力信号
の代りに、所要の信号を出力するオーバーフロー検出補
正回路であり、マグニチュードコンパレータなどを用い
ず、回路の）−一ドウェア量を、著しく低減することが
できるものである。
実施例の説明
第４図は、本発明の実施例におけるオーバーフロー検出
補正回路の構成図を示すものである。
補正回路の構成図を示すものである。
扱う信号を２の補数表示とすると、信号の符号６ベー゛
ビットはＭＳＢである。いま、加算回路４０１への入力
信号Ａｉｎ、Ｂｉｎ の演算結果をＣｏｕｔ としてい
る。
信号Ａｉｎ、Ｂｉｎ の演算結果をＣｏｕｔ としてい
る。
このとき、演算の組合せを考えてみると、次のようにな
る。
る。
１ （正数）＋（正数）＝（正数）
２ （負数）＋（負数）＝（負数）
３ （正数）＋（負数）−オーバーフローせず従って、
オーバーフローする場合は、第１図からもわかるように
、本来演算結果Ｃｏｕｔが（正数）。
オーバーフローする場合は、第１図からもわかるように
、本来演算結果Ｃｏｕｔが（正数）。
（負数）であるはずのものが、それぞれ（負数）。
（正数）に反転してしまう。これは、符号ビットが反転
することを意味するわけで、この符号ビットの変化と入
力信号Ａｉｎ、Ｂｉｎ の符号ビットに着目すれば、オ
ーバーフローしたか否かの判断ができる。
することを意味するわけで、この符号ビットの変化と入
力信号Ａｉｎ、Ｂｉｎ の符号ビットに着目すれば、オ
ーバーフローしたか否かの判断ができる。
２の補数表示の場合、ＭＳＢがＬ（ローレベル）のとき
は正数） Ｈ（ハイレベル）のときは負数であるから、
第４図に示すように、データセレクタ４０２のセレクタ
制御信号４０３をつくればよい。
は正数） Ｈ（ハイレベル）のときは負数であるから、
第４図に示すように、データセレクタ４０２のセレクタ
制御信号４０３をつくればよい。
７ベーー
それにより、オーバーフローの場合は、オーバーフロー
検出信号が発生し、同時に所要データ（白クリップデー
タ寸たは黒クリツプデータ）を、選択することができる
。
検出信号が発生し、同時に所要データ（白クリップデー
タ寸たは黒クリツプデータ）を、選択することができる
。
下表に、セレクタ制御信号４０３と選択される信号の関
係を示す。
係を示す。
なお、第４図では演算回路を加算回路４０１としたが、
これは他に、減算ちるいは乗除算回路でもよいことは、
言うまでもない。
これは他に、減算ちるいは乗除算回路でもよいことは、
言うまでもない。
発明の効果
本発明のオーバーフロー検出補正回路は、演算回路の入
出力データの符号ビットを用いて、演算結果のオーバー
フローの検出およびその出力データの補正を行なうもの
で、演算回路が有するダイナミックレンジを最大限に確
保し、マグニチュードコンパレータを使わないので、回
路素子を著しく減らすことができる。
出力データの符号ビットを用いて、演算結果のオーバー
フローの検出およびその出力データの補正を行なうもの
で、演算回路が有するダイナミックレンジを最大限に確
保し、マグニチュードコンパレータを使わないので、回
路素子を著しく減らすことができる。
従って、回路の消費電力も大幅に低減させることが可能
となり、その実用的効果はきわめて大きい。
となり、その実用的効果はきわめて大きい。
第１図はデジタル回路の入出力特性図、第２図は従来例
におけるオーバーフロー検出補正回路の回路図、第３図
はオーバーフローの飽和特性を示す特性図、第４図は本
発明の一実施例におけるオーバーフロー検出補正回路の
回路図である。 ４０１・・・・・・加算回路、４０２・・・・・・デー
タセレクタ、４０３・・・・・・セレクタ制御信号。
におけるオーバーフロー検出補正回路の回路図、第３図
はオーバーフローの飽和特性を示す特性図、第４図は本
発明の一実施例におけるオーバーフロー検出補正回路の
回路図である。 ４０１・・・・・・加算回路、４０２・・・・・・デー
タセレクタ、４０３・・・・・・セレクタ制御信号。
Claims (3)
- （１）演算回路に入力される信号の符号ビットと、その
出力信号の符号ビットを利用して、オーバーフローを検
出し、その検出信号により、オーバーフローした出力信
号の代わりに、所要の信号を出力することを特徴とする
オーバーフロー検出補正回路・ - （２）演算回路が加減算回路であることを特徴とする特
許請求の範囲第１項記載のオーバーフロー検出補正回路
。 - （３）所要の信号データは、正方向のオーバーフロー、
負方向のオーバーフローの検出に応じて、それぞれ演算
回路で扱うことのできる信号の最大値。 最小値であることを特徴とする特許請求の範囲第１項ま
たは第２項記載のオーバーフロー検出補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58251342A JPS60142735A (ja) | 1983-12-29 | 1983-12-29 | オ−バ−フロ−検出補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58251342A JPS60142735A (ja) | 1983-12-29 | 1983-12-29 | オ−バ−フロ−検出補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60142735A true JPS60142735A (ja) | 1985-07-27 |
Family
ID=17221392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58251342A Pending JPS60142735A (ja) | 1983-12-29 | 1983-12-29 | オ−バ−フロ−検出補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60142735A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6442734A (en) * | 1987-08-10 | 1989-02-15 | Fujitsu Ten Ltd | Arithmetic circuit |
| JPS6454918A (en) * | 1987-08-26 | 1989-03-02 | Toshiba Corp | Cyclic type digital filter |
| JPH0375926A (ja) * | 1989-08-18 | 1991-03-29 | Seiko Instr Inc | 画像処理用除算器 |
| JPH04307623A (ja) * | 1991-04-05 | 1992-10-29 | Matsushita Electric Ind Co Ltd | 算術論理演算装置 |
| EP0593107A1 (en) * | 1992-10-16 | 1994-04-20 | Delco Electronics Corporation | Data processing system |
-
1983
- 1983-12-29 JP JP58251342A patent/JPS60142735A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6442734A (en) * | 1987-08-10 | 1989-02-15 | Fujitsu Ten Ltd | Arithmetic circuit |
| JPH0520772B2 (ja) * | 1987-08-10 | 1993-03-22 | Fujitsu Ten Ltd | |
| JPS6454918A (en) * | 1987-08-26 | 1989-03-02 | Toshiba Corp | Cyclic type digital filter |
| JPH0519326B2 (ja) * | 1987-08-26 | 1993-03-16 | Tokyo Shibaura Electric Co | |
| JPH0375926A (ja) * | 1989-08-18 | 1991-03-29 | Seiko Instr Inc | 画像処理用除算器 |
| JPH04307623A (ja) * | 1991-04-05 | 1992-10-29 | Matsushita Electric Ind Co Ltd | 算術論理演算装置 |
| EP0593107A1 (en) * | 1992-10-16 | 1994-04-20 | Delco Electronics Corporation | Data processing system |
| US5440702A (en) * | 1992-10-16 | 1995-08-08 | Delco Electronics Corporation | Data processing system with condition code architecture for executing single instruction range checking and limiting operations |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS56107674A (en) | Gradation correcting device of video signal | |
| KR910013858A (ko) | 윤곽 보정회로 및 방식 | |
| JPS63211881A (ja) | クリップ及び利得デジタル回路 | |
| JPH04290122A (ja) | 数値表現変換装置 | |
| KR930017455A (ko) | 영상신호보정장치 | |
| KR900008410B1 (ko) | 샘플 신호의 절단오차의 보상방법 및 장치 | |
| JPS60142735A (ja) | オ−バ−フロ−検出補正回路 | |
| JPS63232578A (ja) | ノイズ低減回路 | |
| KR970068492A (ko) | 영상표시장치 | |
| US4737925A (en) | Method and apparatus for minimizing a memory table for use with nonlinear monotonic arithmetic functions | |
| JPH07170429A (ja) | 巡回型雑音低減装置 | |
| JPS6116110B2 (ja) | ||
| JP2509279B2 (ja) | 浮動小数点数一固定小数点数変換装置 | |
| KR950004459B1 (ko) | 영상신호의 천이영역 검출방법과 장치 | |
| JP2600357B2 (ja) | デジタル信号処理装置 | |
| JPS616734A (ja) | 信号処理回路 | |
| JPH05110384A (ja) | デイザ回路 | |
| JPS6132436Y2 (ja) | ||
| JPS61230428A (ja) | デイジタル信号処理回路 | |
| JPH0210976A (ja) | パイロット信号判別回路 | |
| JPH06327027A (ja) | 色信号ベースクリップ回路 | |
| JP2002094833A (ja) | ノイズ低減方法及び装置 | |
| KR940000936B1 (ko) | 디지탈 신호처리에 있어서 소신호 잡음 제거회로 | |
| JP3240706B2 (ja) | バタフライ演算回路 | |
| JPH0369204A (ja) | ゲイン制御回路 |