JPH06327027A - 色信号ベースクリップ回路 - Google Patents
色信号ベースクリップ回路Info
- Publication number
- JPH06327027A JPH06327027A JP5133936A JP13393693A JPH06327027A JP H06327027 A JPH06327027 A JP H06327027A JP 5133936 A JP5133936 A JP 5133936A JP 13393693 A JP13393693 A JP 13393693A JP H06327027 A JPH06327027 A JP H06327027A
- Authority
- JP
- Japan
- Prior art keywords
- color
- output
- color saturation
- signal
- base clip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 色信号に対するベースクリップ回路におい
て、クリップ領域で色位相が変化することにより生ずる
偽色を防止する。 【構成】 入力色差信号をアドレスとするＲＯＭ１より
色飽和度情報ＥC を読出す。このＥC と定数Ｔ1 とを減
算器２１で減算し、この減算出力ＥC1が負の場合アンド
ゲート２３〜２５で強制的に０を出力し、正の場合その
ままＥC1をＥC3として出力する（０クランプ出力）。こ
のＥC3と乗数Ｇとを乗算器２６で乗算しＥC4を得る。こ
のＥC4が定数Ｔ2 を越えるとＴ2 を出力し、それ以外は
そのままＥC4をＥC5として出力する（Ｔ2 クランプ出
力）。このＥC5と色差信号とを乗算器３，４で乗算し、
利得調整器５，６で利得制御してベースクリップ出力を
得る。 【効果】 入力色差信号の有する色の鮮やかさである色
飽和度により、入力色差信号のレベル調整を同時に行う
ので、色ずれがない。
て、クリップ領域で色位相が変化することにより生ずる
偽色を防止する。 【構成】 入力色差信号をアドレスとするＲＯＭ１より
色飽和度情報ＥC を読出す。このＥC と定数Ｔ1 とを減
算器２１で減算し、この減算出力ＥC1が負の場合アンド
ゲート２３〜２５で強制的に０を出力し、正の場合その
ままＥC1をＥC3として出力する（０クランプ出力）。こ
のＥC3と乗数Ｇとを乗算器２６で乗算しＥC4を得る。こ
のＥC4が定数Ｔ2 を越えるとＴ2 を出力し、それ以外は
そのままＥC4をＥC5として出力する（Ｔ2 クランプ出
力）。このＥC5と色差信号とを乗算器３，４で乗算し、
利得調整器５，６で利得制御してベースクリップ出力を
得る。 【効果】 入力色差信号の有する色の鮮やかさである色
飽和度により、入力色差信号のレベル調整を同時に行う
ので、色ずれがない。
Description
【０００１】
【産業上の利用分野】本発明は色信号ベースクリップ回
路に関し、特にビデオカメラの色差信号のベースクリッ
プ回路に関するものである。
路に関し、特にビデオカメラの色差信号のベースクリッ
プ回路に関するものである。
【０００２】
【従来の技術】信号の微小レベルは零レベル近傍に存在
するノイズをカットするためにベースクリップ回路が用
いられる。一般に、色信号に対するベースクリップは色
差信号の各々に対して独立にベースクリップ処理を行う
ようになっている。この種のベースクリップ回路とし
て、特開昭５５−１０２８６号公報に示されるものがあ
り、図６にその従来のベースクリップ回路の回路図を示
す。
するノイズをカットするためにベースクリップ回路が用
いられる。一般に、色信号に対するベースクリップは色
差信号の各々に対して独立にベースクリップ処理を行う
ようになっている。この種のベースクリップ回路とし
て、特開昭５５−１０２８６号公報に示されるものがあ
り、図６にその従来のベースクリップ回路の回路図を示
す。
【０００３】図において、このベースクリップ回路は、
入力端子６２，６３、電源６４、出力端子６５，６６、
トランジスタ６７，６８、ダイオード６９，７０，７
１，７２、抵抗器７３，７４，７５，７６、定電流源７
７，７８を有する。入力端子６２はトランジスタ６７の
ベースに接続され、トランジスタ６７のコレクタは抵抗
器７４の一方の端子と出力端子６６とダイオード７１の
アノードに接続され、トランジスタ６７のエミッタはト
ランジスタ６８のエミッタと定電流源７８の一方の端子
に接続される。ダイオード７１のカソードはダイオード
７２のカソードと定電流源７７の一方の端子に接続さ
れ、ダイオード７２のカソードはトランジスタ６８のコ
レクタと抵抗７６の一方の端子と出力端子６５に接続さ
れる。
入力端子６２，６３、電源６４、出力端子６５，６６、
トランジスタ６７，６８、ダイオード６９，７０，７
１，７２、抵抗器７３，７４，７５，７６、定電流源７
７，７８を有する。入力端子６２はトランジスタ６７の
ベースに接続され、トランジスタ６７のコレクタは抵抗
器７４の一方の端子と出力端子６６とダイオード７１の
アノードに接続され、トランジスタ６７のエミッタはト
ランジスタ６８のエミッタと定電流源７８の一方の端子
に接続される。ダイオード７１のカソードはダイオード
７２のカソードと定電流源７７の一方の端子に接続さ
れ、ダイオード７２のカソードはトランジスタ６８のコ
レクタと抵抗７６の一方の端子と出力端子６５に接続さ
れる。
【０００４】入力端子６３はトランジスタ６８のベース
に接続され、抵抗器７４の他方の端子は抵抗器７３の一
方の端子とダイオード６９のアノードとダイオード７０
のカソードに接続される。抵抗器７６の他方の端子はダ
イオード６９のカソードとダイオード７０のアノードと
抵抗器７５の一方の端子に接続され、抵抗器７３，７５
の他方の端子は入力端子６４に接続され、定電流源７
７，７８の他方の端子は接地されて構成される。
に接続され、抵抗器７４の他方の端子は抵抗器７３の一
方の端子とダイオード６９のアノードとダイオード７０
のカソードに接続される。抵抗器７６の他方の端子はダ
イオード６９のカソードとダイオード７０のアノードと
抵抗器７５の一方の端子に接続され、抵抗器７３，７５
の他方の端子は入力端子６４に接続され、定電流源７
７，７８の他方の端子は接地されて構成される。
【０００５】図６において、抵抗器７４，７６の抵抗値
をＲ1 、抵抗器７３，７５の抵抗値をＲ2 、トランジス
タ６７，６８のコレクタ電流ｉ1 、ｉ2 、定電流源７
８，７７の電流をＩ1 ，Ｉ2 とし、入力信号電圧Ｖi ＝
αＩ1 （但し、｜α｜≦１／２）とする。
をＲ1 、抵抗器７３，７５の抵抗値をＲ2 、トランジス
タ６７，６８のコレクタ電流ｉ1 、ｉ2 、定電流源７
８，７７の電流をＩ1 ，Ｉ2 とし、入力信号電圧Ｖi ＝
αＩ1 （但し、｜α｜≦１／２）とする。
【０００６】先ず、入力信号Ｖi が小さい場合を考え
る。｜Ｖi ｜＜Ｉ2 ／２の場合、ダイオード７１，７２
がオンするので出力電圧Ｖ0 は、 Ｖ0 ＝０ ………… （１） になる。
る。｜Ｖi ｜＜Ｉ2 ／２の場合、ダイオード７１，７２
がオンするので出力電圧Ｖ0 は、 Ｖ0 ＝０ ………… （１） になる。
【０００７】また、Ｖi ≧Ｉ2 ／２の時は、ダイオード
７１がオフ、ダイオード７２がオンとなり、ｉ1 ，ｉ2
は、 ｉ1 ＝Ｉ1 ／２＋αＩ1 ｉ2 ＝Ｉ1 ／２＋Ｉ2 −αＩ1 となるので、出力電圧Ｖ0 は、 Ｖ0 ＝（ｉ1 −ｉ2 ）（Ｒ1 ＋Ｒ2 ） ＝２αＩ1 （Ｒ1 ＋Ｒ2 ）−Ｉ2 （Ｒ1 ＋Ｒ2 ）………（２） となる。
７１がオフ、ダイオード７２がオンとなり、ｉ1 ，ｉ2
は、 ｉ1 ＝Ｉ1 ／２＋αＩ1 ｉ2 ＝Ｉ1 ／２＋Ｉ2 −αＩ1 となるので、出力電圧Ｖ0 は、 Ｖ0 ＝（ｉ1 −ｉ2 ）（Ｒ1 ＋Ｒ2 ） ＝２αＩ1 （Ｒ1 ＋Ｒ2 ）−Ｉ2 （Ｒ1 ＋Ｒ2 ）………（２） となる。
【０００８】更に、αＩ1 ≦−Ｉ2 ／２の時、ダイオー
ド７１がオン、ダイオード７２がオフとなり、ｉ1,ｉ2
は、 ｉ1 ＝Ｉ2 ／２＋αＩ1 ＋Ｉ2 ｉ2 ＝Ｉ1 ／２−αＩ1 となるので、出力電圧Ｖ0 は、 Ｖ0 ＝２αＩ1 （Ｒ1 ＋Ｒ2 ）＋Ｉ2 （Ｒ1 ＋Ｒ2 ）………（３） となる。
ド７１がオン、ダイオード７２がオフとなり、ｉ1,ｉ2
は、 ｉ1 ＝Ｉ2 ／２＋αＩ1 ＋Ｉ2 ｉ2 ＝Ｉ1 ／２−αＩ1 となるので、出力電圧Ｖ0 は、 Ｖ0 ＝２αＩ1 （Ｒ1 ＋Ｒ2 ）＋Ｉ2 （Ｒ1 ＋Ｒ2 ）………（３） となる。
【０００９】次に、入力信号Ｖi が大きい場合を考え
る。この場合、説明を簡略化するために、先ず定電流源
７７の作用が無い場合を考える。
る。この場合、説明を簡略化するために、先ず定電流源
７７の作用が無い場合を考える。
【００１０】ダイオード７０，６９のオンの時の電圧を
ＶD とすると、Ｉ2 ／２≦Ｖi ≦ＶD1／２Ｒ2 の時は、
ｉ1 ，ｉ2 が、 ｉ1 ＝Ｉ1 ／２＋αＩ1 ｉ2 ＝Ｉ1 ／２−αＩ1 であるから、出力電圧Ｖ0 は、 Ｖ0 ＝（Ｒ1 ＋Ｒ2 ）（ｉ1 −ｉ2 ） ＝２αＩ1 （Ｒ1 ＋Ｒ2 ）………（４） となる。
ＶD とすると、Ｉ2 ／２≦Ｖi ≦ＶD1／２Ｒ2 の時は、
ｉ1 ，ｉ2 が、 ｉ1 ＝Ｉ1 ／２＋αＩ1 ｉ2 ＝Ｉ1 ／２−αＩ1 であるから、出力電圧Ｖ0 は、 Ｖ0 ＝（Ｒ1 ＋Ｒ2 ）（ｉ1 −ｉ2 ） ＝２αＩ1 （Ｒ1 ＋Ｒ2 ）………（４） となる。
【００１１】またＶi ＞ＶD1／２Ｒ2 の時は、ダイオー
ド７０がオンし、ダイオード６９はオフとなり、出力電
圧Ｖ0 は、 Ｖ0 ＝Ｒ1 （ｉ1 −ｉ2 ）＋ＶD ＝２αＩ1 Ｒ1 ＋ＶD ………（５） となる。
ド７０がオンし、ダイオード６９はオフとなり、出力電
圧Ｖ0 は、 Ｖ0 ＝Ｒ1 （ｉ1 −ｉ2 ）＋ＶD ＝２αＩ1 Ｒ1 ＋ＶD ………（５） となる。
【００１２】ここで、定電流源７７の作用を加えると、
（４）式、（５）式は（２）式の場合と同様に書換えら
れる。すなわち、 Ｖ0 ＝２αＩ1 （Ｒ1 ＋Ｒ2 ）−Ｉ2 （Ｒ1 ＋Ｒ2 ）………（４）´ Ｖ0 ＝２αＩ1 Ｒ1 ＋ＶD −Ｉ2 （Ｒ1 ＋Ｒ2 ）……… （５）´ となる。
（４）式、（５）式は（２）式の場合と同様に書換えら
れる。すなわち、 Ｖ0 ＝２αＩ1 （Ｒ1 ＋Ｒ2 ）−Ｉ2 （Ｒ1 ＋Ｒ2 ）………（４）´ Ｖ0 ＝２αＩ1 Ｒ1 ＋ＶD −Ｉ2 （Ｒ1 ＋Ｒ2 ）……… （５）´ となる。
【００１３】また、同様にして、−Ｉ2 ／２≧Ｖi ≧−
ＶD1／２Ｒ2 の時は、ダイオード７０，６９は共にオフ
であるから、 Ｖ0 ＝２αＩ1 （Ｒ1 ＋Ｒ2 ）−Ｉ2 （Ｒ1 ＋Ｒ2 ）………（６） となり、Ｖi ＜−ＶD1／２Ｒ2 の時は、ダイオード７０
はオフ、ダテオード６９はオンとなるから、出力電圧Ｖ
0 は、 Ｖ0 ＝２αＩ1 Ｒ1 −ＶD ＋Ｉ2 （Ｒ1 ＋Ｒ2 ）………… （７） となる。
ＶD1／２Ｒ2 の時は、ダイオード７０，６９は共にオフ
であるから、 Ｖ0 ＝２αＩ1 （Ｒ1 ＋Ｒ2 ）−Ｉ2 （Ｒ1 ＋Ｒ2 ）………（６） となり、Ｖi ＜−ＶD1／２Ｒ2 の時は、ダイオード７０
はオフ、ダテオード６９はオンとなるから、出力電圧Ｖ
0 は、 Ｖ0 ＝２αＩ1 Ｒ1 −ＶD ＋Ｉ2 （Ｒ1 ＋Ｒ2 ）………… （７） となる。
【００１４】そして、ここでＶD ＝Ｉ2 （Ｒ1 ＋Ｒ2 ）
となるように定めれば、（５）´式及び（７）式は、共
に Ｖ0 ＝２αＩ1 Ｒ1 ………… （８） となる。
となるように定めれば、（５）´式及び（７）式は、共
に Ｖ0 ＝２αＩ1 Ｒ1 ………… （８） となる。
【００１５】以上の事を整理すれば、｜Ｖ1 ｜＜Ｉ2 ／
２の時、 Ｖ0 ＝０………… （９） Ｉ2 ／２≦Ｖi ≦ＶD1／２Ｒ2 ，−Ｉ2 ／２≧Ｖi ≧−
ＶD1／２Ｒ2 の時は、 Ｖ0 ＝２αＩ1 （Ｒ1 ＋Ｒ2 ）−Ｉ2 （Ｒ1 ＋Ｒ2 ） ＝２（Ｒ1 ＋Ｒ2 ）Ｖi −Ｉ2 （Ｒ1 ＋Ｒ2 ）…………（１０） Ｖi ＞ＶD1／２Ｒ2 ，Ｖi ＜−ＶD1／２Ｒ2 の時、 Ｖ0 ＝２αＩ1 Ｒ1 ＝２Ｒ1 Ｖi …………（１１） となる。（９）式，（１０）式，（１１）式を図に表せ
ば図７に示す入出力特性になる。 図８に、図６に示し
た従来例において、入力信号電圧をＶR-Y ，ＶB-Y とし
た場合の出力信号色位相角の関係として示す。
２の時、 Ｖ0 ＝０………… （９） Ｉ2 ／２≦Ｖi ≦ＶD1／２Ｒ2 ，−Ｉ2 ／２≧Ｖi ≧−
ＶD1／２Ｒ2 の時は、 Ｖ0 ＝２αＩ1 （Ｒ1 ＋Ｒ2 ）−Ｉ2 （Ｒ1 ＋Ｒ2 ） ＝２（Ｒ1 ＋Ｒ2 ）Ｖi −Ｉ2 （Ｒ1 ＋Ｒ2 ）…………（１０） Ｖi ＞ＶD1／２Ｒ2 ，Ｖi ＜−ＶD1／２Ｒ2 の時、 Ｖ0 ＝２αＩ1 Ｒ1 ＝２Ｒ1 Ｖi …………（１１） となる。（９）式，（１０）式，（１１）式を図に表せ
ば図７に示す入出力特性になる。 図８に、図６に示し
た従来例において、入力信号電圧をＶR-Y ，ＶB-Y とし
た場合の出力信号色位相角の関係として示す。
【００１６】
【発明が解決しようとする課題】上述したベースクリッ
プ回路を用いて色着信号のベースクリップ処理を行う場
合，２つの色差信号Ｒ−Ｙ，Ｂ−Ｙに対して夫々個別の
ベースクリップ回路を設け、これ等２つの色差信号に対
して独立にベースクリップを行って利得調整をなすよう
になっているので、色差信号の一方にのみ利得調整処理
がなされる場合が発生する。この場合、その信号が有す
る本来の色位相角を変化させてしまい、位相ズレが発生
するという欠点がある。
プ回路を用いて色着信号のベースクリップ処理を行う場
合，２つの色差信号Ｒ−Ｙ，Ｂ−Ｙに対して夫々個別の
ベースクリップ回路を設け、これ等２つの色差信号に対
して独立にベースクリップを行って利得調整をなすよう
になっているので、色差信号の一方にのみ利得調整処理
がなされる場合が発生する。この場合、その信号が有す
る本来の色位相角を変化させてしまい、位相ズレが発生
するという欠点がある。
【００１７】図６に示したベースクリップ回路を、夫々
独立に色差信号Ｒ−Ｙ，Ｂ−Ｙに適用した場合には、入
力色差信号の本来の色位相角である。
独立に色差信号Ｒ−Ｙ，Ｂ−Ｙに適用した場合には、入
力色差信号の本来の色位相角である。
【００１８】 ｔａｎ-1｛（２．０３／１．１４）（ＶR-Y ／ＶB-Y)｝ に対して、図８に示した様な、ベースクリップ回路の出
力信号の色位相角の差が位相ズレとなるものである。
力信号の色位相角の差が位相ズレとなるものである。
【００１９】そこで、本発明は、この様な従来技術の欠
点を解消すべくなされたものであって、その目的とする
ところは、色差信号Ｒ−Ｙ，Ｂ−Ｙに対して夫々独立に
ベースクリップ処理するのではなく、両信号を同一に処
理して本来の色位相角からの位相ズレをなくした色信号
ベースクリップ回路を提供することにある。
点を解消すべくなされたものであって、その目的とする
ところは、色差信号Ｒ−Ｙ，Ｂ−Ｙに対して夫々独立に
ベースクリップ処理するのではなく、両信号を同一に処
理して本来の色位相角からの位相ズレをなくした色信号
ベースクリップ回路を提供することにある。
【００２０】
【課題を解決するための手段】本発明による色信号ベー
スクリップ回路は第１及び第２の色差信号の色飽和度に
応じた色飽和度情報を生成する色飽和度生成手段と、こ
の色飽和度情報と所定定数とを減算する減算手段と、こ
の減算出力の負成分を零クランプして導出する零クラン
プ手段と、このクランプ出力と所定乗数とを乗算する乗
算手段と、この乗算出力の所定定数以上の成分を当該所
定定数にクランプして導出する定数クランプ手段と、こ
のクランプ出力と前記第１及び第２の色差信号とを夫々
乗算する第１及び第２の乗算手段とを含み、これ等第１
及び第２の乗算手段の出力からベースクリップ信号を導
出するようにしたことを特徴とする。
スクリップ回路は第１及び第２の色差信号の色飽和度に
応じた色飽和度情報を生成する色飽和度生成手段と、こ
の色飽和度情報と所定定数とを減算する減算手段と、こ
の減算出力の負成分を零クランプして導出する零クラン
プ手段と、このクランプ出力と所定乗数とを乗算する乗
算手段と、この乗算出力の所定定数以上の成分を当該所
定定数にクランプして導出する定数クランプ手段と、こ
のクランプ出力と前記第１及び第２の色差信号とを夫々
乗算する第１及び第２の乗算手段とを含み、これ等第１
及び第２の乗算手段の出力からベースクリップ信号を導
出するようにしたことを特徴とする。
【００２１】
【実施例】以下に本発明の実施例について図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【００２２】図１は本発明の一実施例のブロック図であ
る。本発明においては、２つの色差信号を８ビットのデ
ィジタルデータとしてこれ等をＥR-Y ，ＥB-Y として表
わす。これ等８ビットデータはＲＯＭ（リードオンリメ
モリ）１の１６ビットアドレス入力となる。このＲＯＭ
１には、２つの入力色差信号の色飽和度に応じた色飽和
度情報が予め格納されているものとする。
る。本発明においては、２つの色差信号を８ビットのデ
ィジタルデータとしてこれ等をＥR-Y ，ＥB-Y として表
わす。これ等８ビットデータはＲＯＭ（リードオンリメ
モリ）１の１６ビットアドレス入力となる。このＲＯＭ
１には、２つの入力色差信号の色飽和度に応じた色飽和
度情報が予め格納されているものとする。
【００２３】いま、上位８ビットアドレスをｘ，下位８
ビットアドレスをｙとし、これ等１６ビットのアドレス
に対する各ＲＯＭのエントリ内容は、 Ｅc ＝（ｘ2 ＋ｙ2 ）1/2 ………（１２）の少数点以下
を四捨五入した値となっているものとする。
ビットアドレスをｙとし、これ等１６ビットのアドレス
に対する各ＲＯＭのエントリ内容は、 Ｅc ＝（ｘ2 ＋ｙ2 ）1/2 ………（１２）の少数点以下
を四捨五入した値となっているものとする。
【００２４】例えば、ＥR-Y ＝ＥB-y ＝１００のとき
（１００2 ＋１００2 ）1/2 ＝１４．４１２………とな
り、これを四捨五入してＲＯＭ１の出力である色飽和度
情報Ｅc ＝１４１となる（図３参照）。
（１００2 ＋１００2 ）1/2 ＝１４．４１２………とな
り、これを四捨五入してＲＯＭ１の出力である色飽和度
情報Ｅc ＝１４１となる（図３参照）。
【００２５】この９ビットの色飽和度情報Ｅc は係数変
換回路２の入力となり、ベースクリップ処理に必要な係
数変換が施された後（Ｅc1→Ｅc2→Ｅc3→Ｅc4）、出力
情報Ｅc5となって導出される。この出力情報Ｅc5と入力
された色差信号ＥR-Y ，ＥB-Y とが乗算器３及び４にて
夫々乗算され、これ等乗算出力が利得調整回路５及び６
を介して導出されて最終的なベースクリップ出力ＥR-Y
'，ＥB-Y'が夫々得られる。
換回路２の入力となり、ベースクリップ処理に必要な係
数変換が施された後（Ｅc1→Ｅc2→Ｅc3→Ｅc4）、出力
情報Ｅc5となって導出される。この出力情報Ｅc5と入力
された色差信号ＥR-Y ，ＥB-Y とが乗算器３及び４にて
夫々乗算され、これ等乗算出力が利得調整回路５及び６
を介して導出されて最終的なベースクリップ出力ＥR-Y
'，ＥB-Y'が夫々得られる。
【００２６】係数変換回路２において、入力色飽和度情
報Ｅc は減算器２１へ入力され第１の定数Ｔ1 と減算さ
れる。いま、ここで、図２を参照すると、２つの入力色
差信号ＥR-Y ，ＥB-Y が有する色飽和度とＲＯＭ１の出
力である色飽和度情報Ｅc との関係は１対１に対応して
おり、図２（Ａ）に示す直線的な比例関係にあるとす
る。
報Ｅc は減算器２１へ入力され第１の定数Ｔ1 と減算さ
れる。いま、ここで、図２を参照すると、２つの入力色
差信号ＥR-Y ，ＥB-Y が有する色飽和度とＲＯＭ１の出
力である色飽和度情報Ｅc との関係は１対１に対応して
おり、図２（Ａ）に示す直線的な比例関係にあるとす
る。
【００２７】この場合、減算器２１にて定数Ｔ1 と減算
処理を施すと、減算出力Ｅc1の色飽和度は図２（Ｂ）に
示す如く、Ｔ1 だけ縦軸負（下）方向に平行移動した直
線に変換される。例えば、Ｔ1 ＝３０とし、ＥC ＝１４
１ならば、ＥC1＝１４１−３０＝１１１となる（図３参
照）。
処理を施すと、減算出力Ｅc1の色飽和度は図２（Ｂ）に
示す如く、Ｔ1 だけ縦軸負（下）方向に平行移動した直
線に変換される。例えば、Ｔ1 ＝３０とし、ＥC ＝１４
１ならば、ＥC1＝１４１−３０＝１１１となる（図３参
照）。
【００２８】この減算出力ＥC1は符号１ビット，データ
９ビットの１０ビットとなり、１ビットの符号はインバ
ータ２２を介して１ビット出力ＥC2となる。また９ビッ
トデータの各ビットはアンドゲート２３〜２５の各１入
力となっており、これ等各アンドゲート２３〜２５の他
入力には１ビット出力ＥC2が印加されている。
９ビットの１０ビットとなり、１ビットの符号はインバ
ータ２２を介して１ビット出力ＥC2となる。また９ビッ
トデータの各ビットはアンドゲート２３〜２５の各１入
力となっており、これ等各アンドゲート２３〜２５の他
入力には１ビット出力ＥC2が印加されている。
【００２９】いま、１ビット符号はＥC1が正のとき
“０”となり、負のとき“１”となるものとすると、Ｅ
C1が負のデータになると、ＥC2は“０”となるので、ア
ンドゲート２３〜２５の出力ＥC3は全て強制的に“０”
となり、ＥC1が正のデータであれば、アンドゲート２３
〜２５の出力ＥC3にはＥC1のデータがそのまま出力され
る。
“０”となり、負のとき“１”となるものとすると、Ｅ
C1が負のデータになると、ＥC2は“０”となるので、ア
ンドゲート２３〜２５の出力ＥC3は全て強制的に“０”
となり、ＥC1が正のデータであれば、アンドゲート２３
〜２５の出力ＥC3にはＥC1のデータがそのまま出力され
る。
【００３０】従って、インバータ２２とアンドゲート２
３〜２５とにより、負データの零クランプ回路を構成し
ており、アンドゲート２３〜２５の出力ＥC3の色飽和度
は図２（Ｃ）に示す如く０以上の直線に変換される。
３〜２５とにより、負データの零クランプ回路を構成し
ており、アンドゲート２３〜２５の出力ＥC3の色飽和度
は図２（Ｃ）に示す如く０以上の直線に変換される。
【００３１】例えば、ＥC1＝１１１ならば、ＥC3＝１１
１となり、ＥC1＝−１６（すなわち負）ならばＥC3＝０
にクランプされる（図３参照）。
１となり、ＥC1＝−１６（すなわち負）ならばＥC3＝０
にクランプされる（図３参照）。
【００３２】この信号ＥC3は乗算器２６にて乗数Ｇと乗
算されて乗算出力ＥC4となる。この乗算処理により出力
ＥC4の色飽和度は、図２（Ｄ）の如く、直線の傾きがＧ
に応じて変化したものとなる。
算されて乗算出力ＥC4となる。この乗算処理により出力
ＥC4の色飽和度は、図２（Ｄ）の如く、直線の傾きがＧ
に応じて変化したものとなる。
【００３３】例えば、Ｇ＝１５／１６であり、ＥC3＝１
１１であれば、ＥC4＝１１１×１５／１６＝１０４．０
６２５となり、小数点以下を切捨てて１０４となる（図
３参照）。
１１であれば、ＥC4＝１１１×１５／１６＝１０４．０
６２５となり、小数点以下を切捨てて１０４となる（図
３参照）。
【００３４】この乗算出力ＥC4は第２の定数Ｔ2 とコン
パレータ２８にて比較され、この比較結果によりセレク
タ２７が制御される。いま、ＥC4がＴ2 を越えると、セ
レクタ２７はＴ2 を選択して出力ＥC5とし、ＥC4がＴ2
以下であれば、セレクタ２７はＥC4をそのまま出力ＥC5
として選択するのである。
パレータ２８にて比較され、この比較結果によりセレク
タ２７が制御される。いま、ＥC4がＴ2 を越えると、セ
レクタ２７はＴ2 を選択して出力ＥC5とし、ＥC4がＴ2
以下であれば、セレクタ２７はＥC4をそのまま出力ＥC5
として選択するのである。
【００３５】すなわち、ＥC4≦Ｔ2 のときはＥC5＝ＥC4
となり、ＥC4＞Ｔ2 のときはＥC5＝Ｔ2 となって、Ｔ2
を越えるＥC5はＴ2 にクランプされる。そのときのＥC5
の色飽和度は図２（Ｅ）の関係になる。
となり、ＥC4＞Ｔ2 のときはＥC5＝Ｔ2 となって、Ｔ2
を越えるＥC5はＴ2 にクランプされる。そのときのＥC5
の色飽和度は図２（Ｅ）の関係になる。
【００３６】例えば、Ｔ2 ＝３２でＥC4＝１０４であれ
ば、ＥC5＝３２となり、ＥC4＝１０ならばＥC5＝１０と
なる（図３参照）。
ば、ＥC5＝３２となり、ＥC4＝１０ならばＥC5＝１０と
なる（図３参照）。
【００３７】この信号ＥC5は乗算器３，４にて夫々入力
色差信号ＥR-Y ，ＥB-Y と乗算され、更に利得調整回路
５，６にてレベル変換されて利得が１／３２となり、少
数点以下を切捨てられることにより、出力色差信号ＥR-
Y'，ＥB-Y'が得られる。
色差信号ＥR-Y ，ＥB-Y と乗算され、更に利得調整回路
５，６にてレベル変換されて利得が１／３２となり、少
数点以下を切捨てられることにより、出力色差信号ＥR-
Y'，ＥB-Y'が得られる。
【００３８】これ等ＥR-Y'，ＥB-Y'の色飽和度は図２
（Ｆ）の如くなり、入力色飽和度がＴ1 〜αまでの範囲
では、図２（Ｆ）と図２（Ａ）の直線の乗算値であるの
で、２乗曲線となり、α以上の範囲では、図２（Ａ）の
直線となるのである。
（Ｆ）の如くなり、入力色飽和度がＴ1 〜αまでの範囲
では、図２（Ｆ）と図２（Ａ）の直線の乗算値であるの
で、２乗曲線となり、α以上の範囲では、図２（Ａ）の
直線となるのである。
【００３９】例えば、Ｔ1 ＝３０，Ｇ＝１５／１６，Ｔ
2 ＝３２で、ＥR-Y ＝ＥB-Y ＝１００ならば、ＥR-Y'＝
ＥR-Y ×ＥC5／３２＝３．１２５，ＥB-Y'＝１２．５と
なり、小数点以下が夫々切捨てられてＥR-Y'＝３，ＥB-
Y'＝１２となる（図３参照）。
2 ＝３２で、ＥR-Y ＝ＥB-Y ＝１００ならば、ＥR-Y'＝
ＥR-Y ×ＥC5／３２＝３．１２５，ＥB-Y'＝１２．５と
なり、小数点以下が夫々切捨てられてＥR-Y'＝３，ＥB-
Y'＝１２となる（図３参照）。
【００４０】実際に信号としては現われないが、参考と
して色差信号ＥR-Y ，ＥB-Y の色位相θとＥR-Y'，ＥB-
Y'の色位相θ´とを夫々図３に示している。尚、位相角
は、 θ＝ｔａｎ-1｛（２．０３／１．１４）（ＥR-Y ／ＥB-Y ）｝ θ＝ｔａｎ-1｛（２．０３／１．１４）（ＥR-Y'／ＥB-Y'）｝ として算出しており、この式は「ＮＨＫテレビ技術教科
書（上）」のＰ．４４に明記された式である。
して色差信号ＥR-Y ，ＥB-Y の色位相θとＥR-Y'，ＥB-
Y'の色位相θ´とを夫々図３に示している。尚、位相角
は、 θ＝ｔａｎ-1｛（２．０３／１．１４）（ＥR-Y ／ＥB-Y ）｝ θ＝ｔａｎ-1｛（２．０３／１．１４）（ＥR-Y'／ＥB-Y'）｝ として算出しており、この式は「ＮＨＫテレビ技術教科
書（上）」のＰ．４４に明記された式である。
【００４１】入力色差信号の色位相角θと出力色差信号
の色位相角θ´との関係を求めると、 θ´＝ｔａｎ-1｛（２．０３／１．１４）（ＥR-Y'／ＥB-Y'）｝ ＝ｔａｎ-1｛（２．０３／１．１４）（ＥR-Y ・ＥC5／３２） ／（ＥB-Y ・ＥC5／３２）｝ ＝ｔａｎ-1｛（２．０３／１．１４）（ＥR-Y ／ＥB-Y ）＝θ となって、入出力信号間の色位相角は等しくなるのであ
る（但し、ＥC5＝０は除く）。
の色位相角θ´との関係を求めると、 θ´＝ｔａｎ-1｛（２．０３／１．１４）（ＥR-Y'／ＥB-Y'）｝ ＝ｔａｎ-1｛（２．０３／１．１４）（ＥR-Y ・ＥC5／３２） ／（ＥB-Y ・ＥC5／３２）｝ ＝ｔａｎ-1｛（２．０３／１．１４）（ＥR-Y ／ＥB-Y ）＝θ となって、入出力信号間の色位相角は等しくなるのであ
る（但し、ＥC5＝０は除く）。
【００４２】尚、図１の回路とそのタイミングチャート
である図３では、回路遅延を考慮しておらず、よって信
号のクロック周波数と回路動作速度とに合せて、図１に
レジスタを挿入する必要があり、そのレジスタに従って
タイミングチャートのタイミングも変化することにな
る。
である図３では、回路遅延を考慮しておらず、よって信
号のクロック周波数と回路動作速度とに合せて、図１に
レジスタを挿入する必要があり、そのレジスタに従って
タイミングチャートのタイミングも変化することにな
る。
【００４３】この様に、色差信号に対して夫々独立にベ
ースクリップ処理をすることなく、色差信号で表わされ
る色の鮮やかさである色飽和度情報を用いて同時にベー
スクリップ処理を行っているので、ベースクリップ処理
後の出力色差信号の本来の色位相角からの位相ズレは全
く生じないことになる。
ースクリップ処理をすることなく、色差信号で表わされ
る色の鮮やかさである色飽和度情報を用いて同時にベー
スクリップ処理を行っているので、ベースクリップ処理
後の出力色差信号の本来の色位相角からの位相ズレは全
く生じないことになる。
【００４４】上記実施例では、２つの色差信号の色飽和
度を（１２）式により算出したものを用いているが、近
似的に色飽和度の２乗を用いても同様に構成できる。図
４はこの場合の例を示すブロック図であり、図１と同等
部分は同一符号にて示している。
度を（１２）式により算出したものを用いているが、近
似的に色飽和度の２乗を用いても同様に構成できる。図
４はこの場合の例を示すブロック図であり、図１と同等
部分は同一符号にて示している。
【００４５】図４においては、ＲＯＭ１（図１）の代り
に、２乗算出回路７を用いている。すなわち、乗算器３
１，３２により、各色差信号の２乗値を求め、その出力
を利得調整回路３３，３２により１／３２に夫々変換
し、これ等を加算器３５にて、加算色飽和度に近似した
データＥC を求めている。
に、２乗算出回路７を用いている。すなわち、乗算器３
１，３２により、各色差信号の２乗値を求め、その出力
を利得調整回路３３，３２により１／３２に夫々変換
し、これ等を加算器３５にて、加算色飽和度に近似した
データＥC を求めている。
【００４６】すなわち、ＥC は、 ＥC ＝（ＥR-Y 2 ＋ＥB-Y 2 ）／３２ となり、ＥR-Y ，ＥB-Y が共に−１２８とすると、ＥC
＝１０２４となる（小数点以下切捨て）。また、ＥR-Y
＝４０，ＥB-Y ＝１０であれば、ＥC ＝５３となり、後
は図１の例と同一である。
＝１０２４となる（小数点以下切捨て）。また、ＥR-Y
＝４０，ＥB-Y ＝１０であれば、ＥC ＝５３となり、後
は図１の例と同一である。
【００４７】尚、図５に図４の回路のタイミングチャー
ト及び具体的数値例を夫々示す。
ト及び具体的数値例を夫々示す。
【００４８】上記各実施例における数値例は単なる一例
を示すものであって、ベースクリップに適する値であれ
ば種々の変形が可能である。
を示すものであって、ベースクリップに適する値であれ
ば種々の変形が可能である。
【００４９】
【発明の効果】叙上の如く、本発明によれば、入力色差
信号により色飽和度情報を求め、この色飽和度情報を制
御信号として入力色差信号をこの制御信号により同時に
利得制御することにより、ベースクリップが効き始めて
利得が変化しても、色位相角は変化しないという効果が
ある。すなわち、出力色差信号が共に零クランプ状態を
除いて、入力色差信号位相角に対するズレがなくなると
いう効果を有する。
信号により色飽和度情報を求め、この色飽和度情報を制
御信号として入力色差信号をこの制御信号により同時に
利得制御することにより、ベースクリップが効き始めて
利得が変化しても、色位相角は変化しないという効果が
ある。すなわち、出力色差信号が共に零クランプ状態を
除いて、入力色差信号位相角に対するズレがなくなると
いう効果を有する。
【図１】本発明の一実施例のブロック図である。
【図２】（Ａ）〜（Ｆ）は図１のブロックの各部信号の
入力色飽和度に対する色飽和度の関係を示す図である。
入力色飽和度に対する色飽和度の関係を示す図である。
【図３】図１の回路の各部信号の具体的数値例を示す図
である。
である。
【図４】本発明の他の実施例のブロック図である。
【図５】図４のブロックの各部信号の具体的数値例を示
す図である。
す図である。
【図６】従来のベースクリップ回路の例を示す図であ
る。
る。
【図７】図６の回路の入出力特性図である。
【図８】図６の回路の出力信号の色位相角を示す図であ
る。
る。
１ ＲＯＭ ２ 係数変換回路 ３，４，２６ 乗算器 ５，６ 利得調整回路 ２１ 減算器 ２２ インバータ ２３〜２５ アンドゲート ２７ セレクタ ２８ コンパレータ
Claims (4)
- 【請求項１】 第１及び第２の色差信号の色飽和度に応
じた色飽和度情報を生成する色飽和度生成手段と、この
色飽和度情報と所定定数とを減算する減算手段と、この
減算出力の負成分を零クランプして導出する零クランプ
手段と、このクランプ出力と所定乗数とを乗算する乗算
手段と、この乗算出力の所定定数以上の成分を当該所定
定数にクランプして導出する定数クランプ手段と、この
クランプ出力と前記第１及び第２の色差信号とを夫々乗
算する第１及び第２の乗算手段とを含み、これ等第１及
び第２の乗算手段の出力からベースクリップ信号を導出
するようにしたことを特徴とする色信号ベースクリップ
回路。 - 【請求項２】 前記色飽和度生成手段は、前記第１及び
第２の色差信号の色飽和度の２乗に比例した色飽和度情
報を生成するよう構成されていることを特徴とする請求
項１記載の色信号ベースクリップ回路。 - 【請求項３】 前記色飽和度生成手段は、前記第１及び
第２の色差信号をアドレスとし、このアドレスに夫々対
応して予め前記色飽和度情報を格納したメモリを有する
ことを特徴とする請求項１または２記載の色信号ベース
クリップ回路。 - 【請求項４】 前記色飽和度生成手段は、前記第１及び
第２の色差信号の各２乗信号を生成する第１及び第２の
乗算器と、これ等第１及び第２の乗算器の出力の和の係
数を所定係数に変換するを係数変換手段とを含むことを
特徴とする請求項２記載の色信号ベースクリップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5133936A JP2500603B2 (ja) | 1993-05-12 | 1993-05-12 | 色信号ベ―スクリップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5133936A JP2500603B2 (ja) | 1993-05-12 | 1993-05-12 | 色信号ベ―スクリップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06327027A true JPH06327027A (ja) | 1994-11-25 |
| JP2500603B2 JP2500603B2 (ja) | 1996-05-29 |
Family
ID=15116537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5133936A Expired - Lifetime JP2500603B2 (ja) | 1993-05-12 | 1993-05-12 | 色信号ベ―スクリップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500603B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1065886A2 (en) * | 1999-06-30 | 2001-01-03 | Thomson Licensing S.A. | Chroma overload protection apparatus |
| JP2009194721A (ja) * | 2008-02-15 | 2009-08-27 | Fujitsu Microelectronics Ltd | 画像信号処理装置、画像信号処理方法、及び撮像装置 |
| JP2009239396A (ja) * | 2008-03-26 | 2009-10-15 | Mega Chips Corp | 画像処理装置 |
-
1993
- 1993-05-12 JP JP5133936A patent/JP2500603B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1065886A2 (en) * | 1999-06-30 | 2001-01-03 | Thomson Licensing S.A. | Chroma overload protection apparatus |
| JP2001045514A (ja) * | 1999-06-30 | 2001-02-16 | Thomson Licensing Sa | クロマ過負荷保護装置 |
| EP1065886A3 (en) * | 1999-06-30 | 2004-04-14 | Thomson Licensing S.A. | Chroma overload protection apparatus |
| KR100749412B1 (ko) * | 1999-06-30 | 2007-08-16 | 톰슨 라이센싱 | 크로마 과부하 방지 장치 및 크로마 과부하를 방지하는 방법 |
| JP4600952B2 (ja) * | 1999-06-30 | 2010-12-22 | トムソン ライセンシング | クロマ過負荷保護装置 |
| JP2009194721A (ja) * | 2008-02-15 | 2009-08-27 | Fujitsu Microelectronics Ltd | 画像信号処理装置、画像信号処理方法、及び撮像装置 |
| JP2009239396A (ja) * | 2008-03-26 | 2009-10-15 | Mega Chips Corp | 画像処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2500603B2 (ja) | 1996-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6251551B2 (ja) | ||
| US4507676A (en) | Digital matrixing system | |
| JP3071131B2 (ja) | ガンマ補正装置 | |
| JPS63211881A (ja) | クリップ及び利得デジタル回路 | |
| US5712659A (en) | Apparatus and method for adjusting contrast of R,G,B signals | |
| US4991021A (en) | Digital video signal compensation circuit | |
| JP2500603B2 (ja) | 色信号ベ―スクリップ回路 | |
| JPH04288781A (ja) | γ補正回路 | |
| US4768015A (en) | A/D converter for video signal | |
| KR920007607B1 (ko) | 디지탈 텔레비젼 수상기에 있어서 콘트라스트 조정회로 | |
| JP3348499B2 (ja) | 巡回型雑音低減装置 | |
| KR100398979B1 (ko) | 비디오신호를처리하기위한장치및방법 | |
| US5659313A (en) | System and method for reducing noise during analog to digital conversion | |
| US5214510A (en) | Adaptive digital aperture compensation and noise cancel circuit | |
| US4875044A (en) | Digital limiting circuit | |
| JP3760503B2 (ja) | クランプ回路 | |
| JP3288108B2 (ja) | デジタルカメラ | |
| JPS60142735A (ja) | オ−バ−フロ−検出補正回路 | |
| JP2904569B2 (ja) | ロジカルフィルタ | |
| US6031476A (en) | Digital to analog converter with current supply for suppressing current during a synchronization signal | |
| JPS62626B2 (ja) | ||
| JPS63292776A (ja) | 輪郭補正装置 | |
| JPH0865698A (ja) | 映像表示装置 | |
| JPS63221791A (ja) | 信号クリツプ装置 | |
| JP4692349B2 (ja) | 輪郭補正回路 |