JPH01212921A - Ａ／ｄ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、デジタル信号処理に広く利用され１、アナロ
グ信号をデジタル信号に変換するＡ／Ｄ変換回路に関す
る。

［従来の技術］ 近時、マイクロプロセッサの発達に伴い、信号処理分野
においても高速且つ高精度のシグナルプロセッサが開発
されている。このため、アナログ信号をデジタル信号に
変換してシグナルプロセッサに信号を与えるアナログ／
デジタル（以下、Ａ／Ｄという）変換器においても、高
精度の処理が要求されている。

第４図は従来のＡ／Ｄ変換器を有する信号処理装置を示
すブロック図である。Ａ／Ｄ変換器１には入力アナログ
信号が入力され、これを、例えば、８ビツトのデジタル
信号に変換して、シグナルプロセッサ２に出力する。シ
グナルプロセッサ２は、例えば、１６ビツト長の外部デ
ータ・インターフェイスを有し、１６ビツト長の内部演
算能力を有する。

いま、Ａ／Ｄ変換器１から出力されるデジタル信号が８
ビツトの自然２進コードであるとする。

この場合には、Ａ／Ｄ変換器１により表現することがで
きるアナログ信号のレベルは、０乃至約−４８ｄＢの範
囲である。

このような信号処理における入力アナログ信号レベルと
Ａ／Ｄ変換器１の出力デジタル信号との関係を下記第１
表に示す。なお、第１表において、下線部分は有効とな
るビットを示す。

この第１表から明らかなように、入力アナログ信号がＯ
ｄＢに近い高レベル信号である場合は、Ａ／Ｄ変換器１
からシグナルプロセッサ２に入力される８ビツトのデジ
タル信号は、下記第１表に示すように、その全ビットが
有効である。これに対し、入力アナログ信号が一４８ｄ
Ｂに近い低レベル信号又は−４８ｄＢよりも小さい低レ
ベル信号の場合には、Ａ／Ｄ変換器１からシグナルプロ
セッサ２に入力される８ビツトのデジタル信号は、下記
第１表に示すように、有効なビット数が数ビット又はゼ
ロピットとなり、殆どの情報を失う。

第　　１　　表 ［発明が解決しようとする課題］ このように、従来のＡ／Ｄ変換器を有する信号処理装置
においては、高レベル信号及び低レベル信号の双方を入
力とした信号処理を行う場合、入力アナログ信号が低レ
ベルのときには、デジタル符号化されることにより、シ
グナルプロセッサ２が処理する信号の有効なビット数が
数ビツト以下になってしまう６例えば、Ａ／Ｄ変換器１
が８ビツトであるとすると、入力アナログ信号が一４８
ｄＢより小さい場合には、この信号をデジタル値に変換
すると、その値はゼロとなり、シグナルプロセッサ２は
信号処理ができない。このように、従来のＡ／Ｄ変換器
を有する信号処理装置は低レベルの信号を扱う処理がで
きない。

また、デジタル化された低レベルの信号は、有効ビット
数が少ないので、シグナルプロセッサ２がこの信号を処
理する場合の演算誤差が大きいという問題点がある。

本発明はかかる問題点に鑑みてなされたものであって、
低レベル信号と高レベル信号との双方を同様の情報量を
もつデジタル信号に変換することができ、これにより信
号処理時の演算誤差を低減することができるＡ／Ｄ変換
回路を提供することを目的とする。

［課題を解決するための手段］ 本発明に係るＡ／Ｄ変換回路は、一時的に入力アナログ
信号を記憶する標本化保持回路と、この標本化保持回路
の出力信号のレベルを検出するレベル検出器と、このレ
ベル検出器の出力に応じて前記標本化保持回路の出力信
号を増幅するアンプと、このアンプの出力ｑＡ／Ｄ変換
するＡ／Ｄ変換器と、このＡ／Ｄ変換器の出力を前記ア
ンプの増幅率に基いてシフトしてもとのレベルに戻す信
号処理手段とを有することを特徴とする。

［作用］ 本発明に係るＡ／Ｄ変換回路においては、Ｍビット長の
外部データインタフェイスとＭビット長の内部演算能力
を持つ信号処理手段に対する信号処理時に、入力アナロ
グ信号を一時的に記憶する標本化保持回路に入力された
信号のレベルをレベル検出器が検出し、そのレベルに応
じてアンプが前記標本化保持回路から出力された入力ア
ナログ信号を増幅する。Ａ／Ｄ変換器がこの増幅された
アナログ信号をＮビット（但し、ＭＡＮとする。）のデ
ジタル符号に変換し、そのデジタル符号とレベル検出器
の出力が信号処理手段に入力される。

信号処理手段はＮビットのデジタル符号を右シフトして
、（Ｎ＋ｋ）ビット（但し、Ｍ−Ｎ≧にとする。）のデ
ジタル符号を生成する。これにより、入力アナログ信号
は低レベル信号及び高レベル信号の双方が同様の情報量
を持ったデジタル符号に変換され、信号処理手段は低レ
ベル時にも高レベル時と同様の有効ビット数を有する信
号を使用して演算処理することができる。

［実施例］ 以下、添付の図面を参照して本発明の実施例について説
明する。

第１図は本発明の第１の実施例に係るＡ／Ｄ変換回路を
示すブロック図である。入力アナログ信号は標本化保持
回路３に入力される。標本化保持回路３は入力アナログ
信号を標本化して保持し、これをレベル検出器４及びア
ンプ５に出力する。

レベル検出器４は標本化保持回路３の出力がら入力アナ
ログ信号のレベルを検出して、このレベル検出信号をア
ンプ５及びシグナルプロセッサ７に出力する。

レベル検出器４が決定する増幅率は２’　　（ｋは自然
数）であり、アンプ５はレベル検出器４のレベル検出信
号を入力すると、標本化保持回路３がら与えられる入力
アナログ信号をこのレベル検出信号に基いて２に倍に増
幅し、これをＡ／Ｄ変換器６に出力する。このに値は、
後述する第２表に基いて、入力アナログ信号のレベルが
小さい場合には大きく、入力アナログ信号のレベルが大
きい場合には小さくなるように選定される。Ａ／Ｄ変換
器６はアンプ５により増幅されたアナログ信号を入力し
て、これをＮビットの自然２進コードに変換し、シグナ
ルプロセッサ７に出力する。

シグナルプロセッサ７はＡ／Ｄ変換器６からのシリアル
なＮビットの出力デジタル信号及びレベル検出器４の入
力アナログ信号レベルを入力して、内部で第２図に示す
ように、θビット、２ビツト、・・・Ｎビットだけ論理
シフトしてシリアルなＭビット長のデータを生成する。

但し、Ｍ−Ｎ≧にである。

第２図はＡ／Ｄ変換器６から８ビツトの自然２進コード
が出力され、シグナルプロセッサ７が１６ビツトのデー
タを生成する場合のシフト動作を示す模式図である。第
２図に示すように、シグナルプロセッサ７はシリアルな
８ビツト長の入力デジタル信号を所要の増幅率に関する
情報から求めたビット数（Ｎビット）だけ右論理シフト
してシリアルな１６ビツト長のデータを生成する。そし
て、この１６ビツト長のデータを使用して各種演算処理
を行う。

下記第２表はレベル検出器４のレベル検出信号、に基い
て増幅される所要の増幅率及びシグナルプロセッサ７の
シフト量を示す。

第　　２　　表 この第２表の左欄は入力アナログ信号のレベルを示し、
中央欄はアンプ５によりこの入力アナログ信号を増幅す
べき増幅率を示す。また、右欄はこの増幅率に対応する
シグナルプロセッサのシフト量を示す、この実施例にお
いては、入力アナログ信号が一１ｄＢの場合に１倍、−
４９ｄＢの場合に２５６倍の増幅率が得られるようにア
ンプ５に出力する増幅率が決定される。また、例えば、
増幅率が１倍の場合にはシフト量がＯに、２５６倍の場
合にはシフト量が８に設定される。つまり、アンプ５で
増幅した信号をシグナルプロセッサ７が右シフトするこ
とにより、入力アナログ信号の元のレベルまで戻してい
る。

下記第３表は入力アナログ信号のレベルとシグナルプロ
セッサ７が生成した１６ビツト長のデジタル信号との関
係を示しており、下線にて示す有効ビットは第２表に示
すシフト量に基き右シフトされている。整数部を示す第
０乃至７ビツトと少数部を示す第８乃至１５ビツトによ
り元の入力アナログ信号のレベルが示される。

第　　３　　表 次に、このように構成されたＡ／Ｄ変換回路において、
高レベルの入力アナログ信号と低レベルの入力アナログ
信号がランダムに入力される信号処理を行う場合の動作
について説明する。この入力アナログ信号は標本化保持
回路３に入力される。

標本化保持回路３は入力アナログ信号を標本化して記憶
し、レベル検出器４及びアンプ５に出力する。レベル検
出器４は標本化保持回路３の出力から入力アナログ信号
のレベルを検出して、前記第２表に示す増幅率及びシフ
ト量を決定する。この増幅率及びシフト量が夫々アンプ
５及びシグナルプロセッサ７に出力される。

アンプ５は標本化保持回路３に記憶されているアナログ
入力信号を前記増幅率に基いて増幅し、増幅したアナロ
グ信号をＡ／Ｄ変換器６に出力する。Ａ／Ｄ変換器６は
このアナログ信号をＮビットの自然２進コードに変換し
、このデジタル信号をシグナルプロセッサ７へ出力する
。シグナルプロセッサ７は前記Ｎビットのデジタル信号
を前記シフト量に基いて右論理シフトし、増幅された入
力信号をもとのレベルに戻し、Ｍビットのシリアルな自
然２進コードとする。即ち、標本化周期毎に、レベル検
出器４でアンプ５の増幅率とシフト量を決定させ、レベ
ル検出器４に入力した同じアナログ信号に対して以上述
べてきたアンプ処理、Ａ／Ｄ変換処理及びシグナルプロ
セッサ７内部でのシフト処理を行なった後、シグナルプ
ロセッサ７で信号処理を行なう。

いま、レベル検出器４が標本化保持回路３の出力信号か
ら求めた入力アナログ信号のレベルが一４７ｄＢである
とする。そうすると、第２表から入力アナログ信号レベ
ルが一４７ｄＢの場合の増幅率は１２８倍、シフト量は
７ビツトであるから、アンプ５は入力アナログ信号を１
２８倍に増幅してこれをＡ／Ｄ変換器６に出力する。こ
の場合に、アンプ５から出力される増幅後のアナログ信
号のレベルは下記式にて示される。

一４７＋２０Ｌｏｇ　１２８ ＝−４，８５５８（ｄＢ） そして、このアナログ信号と入力した場合のＡ／Ｄ変換
器６の出力デジタル信号は下記式にて示される。

１０−４・８５５８／２０　Ｘ　２５６≠１４６　（１
０進数） ＝１００１００１０　（２進数） この８ビツトのＡ／Ｄ変換器６のデジタル信号はシグナ
ルプロセッサ７に入力される。

一方、シグナルプロセッサ７にはこの８ビツトの自然２
進コードの外に、レベル検出器４からシフト量の７ビツ
トとが入力されている。そして、このシグナルプロセッ
サ７は前記８ビツトの２進コードを右に７ビツト論理シ
フトし、１６ビツトの自然２進コード を生成する。これにより、Ａ／Ｄ変換器６の出力デジタ
ル信号は元の入力アナログ信号のレベルに戻されると共
に、８ビツトのＡ／Ｄ変換器を使用して有効ビット数８
ビツトの１６ビツト自然２進コードをつくることができ
、低レベルの信号についても８ビツト分の情報を保つこ
とができる。

シグナルプロセッサ７は８ビツトの有効ビット長を有す
る１６ビツトのデジタル信号を使用して各種演算処理を
行う。シグナルプロセッサ７は入力アナログ信号のレベ
ルに拘らず、有効ビット長が８ビツトの信号について各
種処理を行うので、その演算誤差は従来に比して著しく
低減される。

このように標本化保持回路３の標本回路周期毎にレベル
検出器４が検出した入力アナログ信号レベルに基き定ま
る増幅率でアナログ信号を増幅した後、この増幅アナロ
グ信号をＡ／Ｄ変換して得たデジタル信号と、この増幅
率に対応するシフト量とを入力することにより、シグナ
ルプロセッサ７は入力アナログ信号が、−４８ｄＢの低
レベルの場合であっても８ビツトの情報量を有する信号
として各種信号処理を行うことができる。また、上記実
施例のように、Ａ／Ｄ変換器６が、例えば、８ビツトで
あり、アンプ５の最大増幅率が２５６倍である場合は、
入力アナログ信号のレベルが一４９ｄＢより小さいとき
であってもシグナルプロセッサ７においである程度の情
報を有するデジタル信号を生成して、信号処理を行うこ
とができる。

第３図は本発明の第２の実施例に係るＡ／Ｄ変換回路の
シグナルプロセッサの動作を説明するための模式図であ
る。この第２の実施例は、第１の実施例と異なり、Ａ／
Ｄ変換器６に替えて、入力アナログ信号をＮビットの２
の補数コードに変換するＡ／Ｄ変換器を使用し、シグナ
ルプロセッサ７に替えて、前記Ａ／Ｄ変換器のデジタル
信号とレベル検出器４の出力値（シフト量）を入力して
、内部で０ビツト、１ビツト、２ビツト・・・ｋビット
だけ右シフトして増幅された入力信号をもとのレベルに
戻し、シリアルナＭビット長の２の補数コードを生成す
るシグナルプロセッサを使用している。そして、サイン
ビットを有するＡ／Ｄ変換器のサイン付デジタル信号は
、シグナルプロセッサにおいてレベル検出器４の検出信
号に基くシフト量で右算術シフトされて元の入力アナロ
グ信号のレベルに戻され、有効ビット長がＮビットのサ
イン付Ｍとットデータとなる。シグナルプロセッサはこ
のデータを使用して各種演算処理を行う。

本実施例においては、シグナルプロセッサはＡ／Ｄ変換
器の出力デジタル信号がこの補数コードであっても、シ
フト動作を算術シフト動作とすることにより、信号処理
を行うことができる。そして、シグナルプロセッサは第
１の実施例と同様に入力アナログ信号のレベルに拘らず
、同様の情報量を有する信号について各種演算処理をす
ることができるので、その演算誤差は著しく低減される
。

［発明の効果］ 以上説明したように、本発明によれば、標本化周期毎に
入力アナログ信号のレベルを検出し、そのレベルに基い
て入力アナログ信号を増幅した後、ＮビットのＡ／Ｄ変
換器を使用してＮビットのデジタル信号に変換し、信号
処理手段において入力アナログ信号レベルに基き定めら
れたシフト量にで右シフトすることにより（Ｎ＋ｋ）ビ
ットのデジタル信号を生成するから、信号処理手段が生
成したデジタル信号は低レベルの入力アナログ信号と高
レベルの入力アナログ信号とがランダムに入力される信
号処理において低レベル信号も高レベ小信号と同様の情
報量を有するデジタル符号を持つので、デジタル化され
た低レベル信号の有効ビット数が保証され１．信号処理
手段の演算誤差は著しく低減され、本発明に係るＡ／Ｄ
変換回路はその精度が極めて高い。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係るＡ／Ｄ変換回路を
示すブロック図、第２図はシグナルプロセッサ７のシフ
ト動作を説明するための模式図、第３図は本発明の第２
の実施例に係るＡ／Ｄ変換回路のシグナルプロセッサの
シフト動作を説明するための模式図、第４図は従来のＡ
／Ｄ変換回路を示すブロック図である。 １．６；Ａ／Ｄ変換器、２；シグナルプロセッサ、３；
標本化保持回路、４；レベル検出器、５；アンプ

Claims (1)

【特許請求の範囲】
1. （１）一時的に入力アナログ信号を記憶する標本化保持
   回路と、この標本化保持回路の出力信号のレベルを検出
   するレベル検出器と、このレベル検出器の出力に応じて
   前記標本化保持回路の出力信号を増幅するアンプと、こ
   のアンプの出力をＡ／Ｄ変換するＡ／Ｄ変換器と、この
   Ａ／Ｄ変換器の出力を前記アンプの増幅率に基いてシフ
   トしてもとのレベルに戻す信号処理手段とを有すること
   を特徴とするＡ／Ｄ変換回路。