JPH0383125A - 固定小数点―浮動小数点変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は固定小数点形式で表わされた数を浮動小数点
形式の数に変換する装置に関する。

従来の技術 従来の固定小数点−浮動小数点変換装置は、第２図に示
す様な構成であり、固定小数点形式のデータを記憶する
レジスタｌＯと固定小数点数の最上位桁から、一番はじ
めに“１”が立ったビットを検出し、対応する出力線の
ｌっを活性化する先行壱検出回路１１と、先行壱検出回
路からの出力を最上位ビットから連続する“０”のビッ
トの個数を表わす２進コードにコード化するエンコーダ
１２と、連続する“Ｏｏのビットの個数に従って固定小
数点数を左シフトして仮数部を求めるシフタ１３と、基
準値から連続する°０”のビットの個数を減じ、指数部
を求める加算器１４とを具備している。

この様な構成では、指数部に加算器が必要となるために
回路規模が大きくなる。また、基準値から連続する“０
“のビットの個数を減じる動作を行うため、演算時間が
長くなる。

発明が解決しようとする課題 前述した従来の固定小数点−浮動小数点変換装置では指
数部の値を求めるために加算器を用いるので、回路規模
か大きくなり、そして演算時間も長くなっていた。

本発明の目的は、小さい回路規模及び短い演算時間で固
定小数点形式のデータを浮動小数点形式のデータに変換
できる固定小数点−浮動小数点変換装置をＩＩ供するこ
とである。

課題を解決する手段 この発明の装置は固定小数点数の最上位桁から一番はじ
めに“ビが立ったビットを検出し、対応する出力線の１
つを活性化する先行壱検出回路と、前記先行壱検出回路
からの出力を最上位ビットから連続する０”のビットの
個数を表わす２進コードにコード化する第１のエンコー
ダと、前記連続する“０“のビットの個数に従って、前
記固定小数点数を左シフトして仮数部を求めるシックと
、前記先行壱検出回路からの出力を対応する指数値の２
進コードに変換し、指数部を求める第２のエンコーダと
を具備し、前記固定小数点数から、正規化された浮動小
数点数を得ることを特徴とする。

作用 本発明では、先行壱検出回路の出力を２つのエンコーダ
に人力し、一方は、仮数の正規化シフト数を、他方は指
数の値を生成する様な構成としているので、指数部の加
算器は不必要となり、従来よりも回路規模が小さく、そ
して演算時間も短くなる。

実施例 本発明の構成は、第１図に示す様なもので、固定小数点
数をレジスタ１に一時記憶する。２は固定小数点数の最
上位桁から一番はじめに“ビが立ったビットを検出し、
対応する出力線の１つを活性化する先行壱検出回路、３
は前記先行壱検出回路２からの出力を最上位ビットから
連続する“０”のビットの個数を表わす２進コードにコ
ード化するＩＩのエンコーダ、４は前記連続する°０”
のビットの個数に従って、前記固定小数点数を左シフト
して、仮数部を求めるシフタ、５は前記先行壱検出回路
２からの出力を対応する指数値の２進コードに変換し、
指数部を求める第２のエンコーダである。

固定小数点数から浮動小数点数への変換フローは、以下
の様になっている。

■、固定小数点数の先行壱検出。

２、仮数：正規化シフト。

指数２指数値生成。

本発明での指数の求め方は、まず先行壱検出回路２によ
り固定小数点数の最上位桁から一番はじめに“ビか立っ
たビットを検出し、次に第２エンコーダ５により先行壱
検出回路２の出力を対応する指数値を表わす２進コード
にコード化するという動作だけで指数部を求めることが
出来る。

その動作例を以下に示す。

例として、 ビット長　３２ビツト 固定小数点数　２の補数 浮動小数点数　ｒＥＥＥ７５４規＠準拠Ｓ　　　　ｅ−
１２７ （−１）　（４，ｒ）２ とした。

数値ｌの例 ・先行壱検出回路２で０ビツト目の出力端が活性化され
る。これにより２°が第２エンコーダ５から得られる。

・Ｏビット目が活性化された場合には、第１エンコーダ
３で入力データ（固定小数点数）を左へ２３ビツトシフ
トさせる信号をつくりシフタ４へ送って仮数部１．０を
つくり、又第２エンコーダ５では１２７をつくり指数部
２°とする。

数値２の例 浮 ０ｉ１ＱＯＯＯＯＯＯｉＯＯＯＯＯＯＯＯＯＱＯＯＯＯ
ＯＯＯＯＯＯＯＯＯ＝２’ｘ１．Ｏ＝２・先行壱検出回
路２で１ビツト目が活性化される。

・ｌビット目が活性化された場合（こ（よ、第１エンコ
ーダ３で入力データ（固定小数点数）を左へ２２ビツト
ンフトさせる信号をつくりシフタ４へ送って仮数部１．
０をつくり、又第２エンコーダ５で（よ１２８をつくり
指数部２′とする。

・先行壱検出回路２で２ビツト目力く活性イヒされる。

・２ビツト目が活性化された場合（こ（よ、第１エンコ
ーダ３で人力データ（固定小数点数）を左へ２１ビツト
シフトさせる信号をつくりシフタ４へ送って仮数部Ｌ　
Ｈをつくり、又第２エンコーダ５で（ま１２９をつくり
指数部２′とする。

これにより、従来の加算器１４が不必要な分だけ、回路
規模が小さくなり、また演算時間も短くなる。

尚、仮数部の求め方については、従来技術及び本発明と
も同様で、上述のようにまず先行壱検出回路２により固
定小数点数の最上位桁から一番はじめに“１”が立った
ビットを検出し、次に第１エンコーダ３により先行壱検
出回路の出力を最上位ビットから連続する“０“のビッ
トの個数を表わす２進コードにコード化し、最後にシフ
タ４により連続する“０”のビットの個数に従って、固
定小数点数を左シフト（正規化シフト）シて仮数部を求
める。

発明の効果 以上詳述したように、この発明によれば指数部の加算器
は不必要となり、従来よりも回路規模が小さく、そして
演算時間も短くなる。

【図面の簡単な説明】

第１図はこの発明の固定小数点−浮動小数点変換装置の
一実施例を示すブロック図、第２図は従来の固定小数点
−浮動小数点変換装置の一例を示すブロック図である。 ２・・・先行壱検出回路 ３・・・第１のエンコーダ ４・・・シフタ ５・・第２のエンコーダ

Claims (1)

【特許請求の範囲】
1. （１）固定小数点数の最上位桁から一番はじめに“１”
   が立ったビットを検出し、対応する出力線の１つを活性
   化する先行壱検出回路と、 前記先行壱検出回路からの出力を最上位ビットから連続
   する“０”のビットの個数を表わす２進コードにコード
   化する第１のエンコーダと、 前記連続する“０”のビットの個数に従って、前記固定
   小数点数を左シフトして仮数部を求めるシフタと、 前記先行壱検出回路からの出力を対応する指数値の２進
   コードに変換し、 指数部を求める第２のエンコーダとを具備し、前記固定
   小数点数から、正規化された浮動小数点数を得ることを
   特徴とする固定小数点−浮動小数点変換装置。