KR20010095163A - 적층형 세라믹 칩 콘덴서 및 그 제조방법 - Google Patents

적층형 세라믹 칩 콘덴서 및 그 제조방법 Download PDF

Info

Publication number
KR20010095163A
KR20010095163A KR1020010016895A KR20010016895A KR20010095163A KR 20010095163 A KR20010095163 A KR 20010095163A KR 1020010016895 A KR1020010016895 A KR 1020010016895A KR 20010016895 A KR20010016895 A KR 20010016895A KR 20010095163 A KR20010095163 A KR 20010095163A
Authority
KR
South Korea
Prior art keywords
oxide
mol
raw material
barium titanate
firing
Prior art date
Application number
KR1020010016895A
Other languages
English (en)
Other versions
KR100380579B1 (ko
Inventor
마스미야가오리
마스다다케시
노무라다케시
나카노유키에
사토아키라
Original Assignee
사토 히로시
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 히로시, 티디케이가부시기가이샤 filed Critical 사토 히로시
Publication of KR20010095163A publication Critical patent/KR20010095163A/ko
Application granted granted Critical
Publication of KR100380579B1 publication Critical patent/KR100380579B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/465—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
    • C04B35/468—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates
    • C04B35/4682—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates based on BaTiO3 perovskite phase

Abstract

본 발명은 유전체층과 내부 전극층이 번갈아 적층된 구성의 콘덴서 칩 본체를 가지는 적층형 세라믹 칩 콘덴서를 제조하는 방법으로서, 유전체층을 형성하기 위한 티탄산바륨의 원료 분말로서, X선 회절 챠트에서, (002)면의 회절선 피크점의 각도와 (200)면의 회절선 피크점의 각도와의 중간점의 강도(Ib)에 대한 (200)면의 회절선의 피크 강도(I(200))의 비(I(200)/Ib)가 4∼l6인 원료 분말을 이용한다.

Description

적층형 세라믹 칩 콘덴서 및 그 제조방법{multilayer ceramic chip capacitor and method for producing same}
본 발명은 비유전율을 향상시키고, 또한 유전 손실을 작게 하는 것이 가능하며, 유전체 두께가 얇은 경우에도 용량 온도 특성이 우수한 적층형 세라믹 칩 콘덴서 및 그 제조방법에 관한 것이다.
적층형 세라믹 칩 콘덴서는 소형, 대용량, 고 신뢰성의 전자부품으로서 폭넓게 이용되고 있고, 1대의 전자기기중에서 사용되는 개수도 다수에 이른다. 최근, 기기의 소형, 고성능화에 따라, 적층형 세라믹 칩 콘덴서에 대한 소형화, 대용량화, 저가격화, 고신뢰성화에의 요구가 점점 더 커지고 있다.
적층형 세라믹 칩 콘덴서는 통상, 내부 전극용의 페이스트와 유전체용의 페이스트를 시트법이나 인쇄법 등에 의해 적층하고, 일체 동시 소성하여 제조된다. 내부 전극용의 도전재에는 일반적으로 Pd나 Pd 합금이 이용되고 있는데, Pd는 고가이므로, 비교적 염가인 Ni나 Ni 합금 등의 비금속(卑金屬)이 사용되고 있다. 내부 전극용의 도전재로서 비금속을 이용하는 경우, 대기중에서 소성을 행하면 내부 전극층이 산화되어 버리므로, 도전재층과 내부 전극층의 동시 소성을 환원성 분위기 속에서 행할 필요가 있다. 그러나, 환원성 분위기중에서 소성하면, 유전체층이 환원되어, 비저항이 낮아진다. 이 때문에, 비환원성의 유전체 재료가 개발되고 있다.
적층형 세라믹 칩 콘덴서의 소형화 및/또는 대용량화를 위해서는 유전체를 박층화 및/또는 다층화할 필요가 있다. 또한, 유전율이 높은 유전체를 이용할 필요가 있다. 현상태에서는 층간 3㎛ 이하까지 박층화가 진행되어 있다. 그러나, 유전체층을 박층화하면, 전압을 인가했을 때에 유전체층에 걸리는 전계가 강해지므로, 유전 손실이 현저하게 악화되고, 용량 온도 특성도 악화된다.
한편, 유전율이 높은 유전체를 작성하기 위해서는, 예를 들면, 유전체층의 주성분이 되는 원료 분말의 입자 직경을 크게 하는 등, 유전체층의 결정 입자 직경을 크게 하는 방법이 있다.
3㎛ 이하의 박층화에 대응할 수 있는 비환원성 유전체 자기(磁氣) 조성물로는 예를들면 일본국 특개평 9-241074호 공보 및 일본국 특개평 9-24l075호 공보에 개시되어 있는 티탄산바륨계의 것이 있다. 그러나, 이들은 유전율이 1000∼2500 정도로, 고유전율인 것은 유전 손실이 너무 커지기 쉽다.
본 발명은 이와같은 실상을 감안하여 이루어진 것으로, 비유전율을 향상시키고, 유전 손실을 작게 하는 것이 가능하며, 유전체층 두께가 얇은 경우에도 용량 온도 특성이 우수한 적층형 세라믹 칩 콘덴서와 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에 관한 적층 세라믹 칩 콘덴서의 제조방법은 유전체층과 내부 전극층이 번갈아 적층된 구성의 콘덴서 칩 본체를 가지는 적층형 세라믹 칩 콘덴서를 제조하는 방법으로서, 상기 유전체층을 형성하기 위한 티탄산바륨의 원료 분말로서, X선 회절 챠트에서, (002)면의 회절선의 피크점의 각도와 (200)면의 회절선의 피크점의 각도와의 중간점의 강도(Ib)에 대한 (200)면의 회절선의 피크 강도(I(200))의 비(I(200)/Ib)가 4∼l6인 원료 분말을 이용하는 것을 특징으로 한다. 상기 비(I(200)/Ib)는 바람직하게는 5∼15이다.
상기 티탄산바륨의 원료분말에는 소성 후에 산화규소(제1 부성분)로 되는 제1 부성분 원료가 혼합되는 것이 바람직하다.
소성 후의 상기 유전체층에 포함되는 티탄산바륨을 BaTiO3로, 산화규소를SiO2로, 각각 환산하여 몰비를 계산했을 때, 주성분인 BaTiO3: 100몰에 대한 제1 부성분의 몰비가 바람직하게는 2몰 이상 12몰 이하, 더욱 바람직하게는 2몰 이상 6몰 이하이다.
상기 티탄산바륨의 원료 분말에는 소성 후에 R산화물(단, R은 Sc, Y, Eu, Dy, Ho, Er, Tm, Yb, Lu에서 선택되는 적어도 1종; 제2 부성분)로 되는 제2 부성분 원료가 혼합되는 것이 바람직하다.
소성 후의 상기 유전체층에 포함되는 티탄산바륨을 BaTiO3로, 상기 R산화물을 R2O3로, 각각 환산하여 몰비를 계산했을 때, 주성분인 BaTiO3: 100몰에 대한 제2 부성분의 몰비가 바람직하게는 0몰 이상 5몰 이하, 더욱 바람직하게는 0.1몰 이상 3몰 이하이다.
상기 티탄산바륨의 원료 분말에는 소성 후에 산화마그네슘, 산화아연 및 산화크롬에서 선택되는 적어도 1종(제3 부성분)으로 되는 제3 부성분 원료가 혼합되는 것이 바람직하다.
소성 후의 상기 도전체층에 포함되는 티탄산바륨을 BaTiO3로, 산화마그네슘을 MgO로, 산화아연을 ZnO로, 산화크롬을 1/2(Cr2O3)로, 각각 환산하여 몰비를 계산했을 때, 주성분인 BaTiO3: 100몰에 대한 제3 부성분의 몰비가 바람직하게는 0몰 이상 3몰 이하, 더욱 바람직하게는 0몰보다 크고, 2.5몰이하이다.
상기 티탄산바륨의 원료 분말에는 소성 후에 산화망간(제4 부성분)으로 되는제4 부성분 원료가 혼합되는 것이 바람직하다.
소성 후의 상기 유전체층에 포함되는 티탄산바륨을 BaTiO3로, 산화망간을 MnO로, 각각 환산하여 몰비를 계산했을 때, 주성분인 BaTiO3: 100몰에 대한 제4 부성분의 몰비가 바람직하게는 0몰 이상 1몰 이하, 더욱 바람직하게는 0보다 크고, 0.5몰 이하이다.
상기 티탄산바륨의 원료 분말에는 소성 후에 산화바륨, 산화칼슘 및 산화스트론튬에서 선택되는 적어도 1종(제5 부성분)으로 되는 제5 부성분 원료가 혼합되는 것이 바람직하다.
소성 후의 상기 유전체층에 포함되는 티탄산바륨을 BaTiO3로, 산화바륨을 BaO로, 산화칼슘을 CaO로, 산화스트론튬을 SrO로, 각각 환산하여 몰비를 계산했을 때, 주성분인 BaTiO3: 100몰에 대한 제5 부성분의 몰비가 바람직하게는 0몰 이상 12몰 이하, 더욱 바람직하게는 2몰 이상 6몰 이하이다.
상기 티탄산바륨의 원료 분말에는 소성후에 산화마그네슘(제6 부성분)으로 되는 제6 부성분 원료가 혼합되는 것이 바람직하다.
소성 후의 상기 유전체층에 포함되는 티탄산바륨을 BaTiO3로, 산화바륨을 V2O5로, 각각 환산하여 몰비를 계산했을 때, 주성분인 BaTiO3: 100몰에 대한 제6 부성분의 몰비가 바람직하게는 0몰 이상 0.5몰 이하, 더욱 바람직하게는 0몰보다 크고, 0.2몰 이하이다.
상기 티탄산바륨의 원료분말의 비표면적은 바람직하게는 1.0∼8.0㎡/g, 더욱 바람직하게는 1.0∼4.0㎡/g이다.
회절선의 피크 강도의 비(I(200)/Ib)가 상기 범위 미만이면, 얻어지는 콘덴서의 유전 손실이 커진다. 또한, 회절선의 피크 강도의 비(I(200)/Ib)가 상기 범위를 넘는 것에 대해서는, 시료의 제작이 곤란하다.
비표면적(比表面積)이 상기 범위 미만이면, 원료 분말의 입자 직경이 크고, 박층화되었을 때, IR 가속수명이 나빠지는 경향이 있다. 또한, 비표면적이 상기 범위를 넘는 것에 대해서는 시료의 제작이 곤란해진다.
제1 부성분의 함유량이 상기 범위미만이면, 소결성이 악화되고, 또한, 함유량이 상기 범위를 넘으면, 유전율이 저하되는 경향이 있다. 제2 부성분의 함유량이 상기 범위를 넘으면, 유전율이 저하되고, 소결성이 악화되는 경향이 있다. 제3 부성분의 함유량이 상기 범위를 넘으면, 유전율이 저하되고, 용량 온도 특성이 악화되는 경향이 있다. 제4 부성분의 함유량이 상기 범위를 넘으면, 유전율이 저하되고, 용량 온도 특성이 악화되는 경향이 있다. 제5 부성분의 함유량이 상기 범위를 넘으면, 소결성이 악화되는 경향이 있다. 제6 부성분의 함유량이 상기 범위를 넘으면, 유전율이 현저하게 저하되는 경향이 있다.
유전체층을 구성하는 티탄산바륨 원료분말의 X선 회절의 특성을 본 발명의 범위내로 함으로써, 유전율이 높고, 유전 손실이 작으며, 용량 온도 특성이 우수한 대용량의 적층형 콘덴서 세라믹 칩 콘덴서를 제공할 수 있다.
도1은 본 발명의 일실시 형태에 따른 적층형 세라믹 칩 콘덴서의 개략 단면도,
도2는 본 발명의 일실시예에 따른 원료 분말의 X선 회절 챠트,
도3은 본 발명의 일실시예에 따른 콘덴서 샘플의 용량 온도 변화율을 표시하는 그래프이다.
<도면의 주요부호에 대한 설명>
1 : 세라믹 칩 콘덴서 2 : 유전체층
3 : 내부 전극 4 : 외부 전극
10 : 콘덴서 칩 본체
적층형 세라믹 칩 콘덴서
도1에 도시하는 바와 같이, 본 발명의 적층형 세라믹 칩 콘덴서(1)는 유전체층(2)과 내부 전극(3)이 번갈아 적층된 구성의 콘덴서 칩 본체(10)를 가지고, 이 콘덴서 칩 본체(10)의 외표면에 내부 전극(3)과 도통하는 외부 전극(4)을 가진다. 내부 전극층(3)은 그 단면이 콘덴서 칩 본체(10)의 대향하는 2개의 표면에 번갈아 노출되도록 적층되고, 외부 전극(4)은 콘덴서 칩 본체(10)의 상기 대향하는 2개의 외표면에 형성되어, 소정의 콘덴서 회로를 구성한다.
본 발명의 적층형 세라믹 칩 콘덴서는 페이스트를 이용한 통상의 인쇄법이나 시트법에 의해 그린 칩을 제작하고, 이를 소성한 후, 외부 전극을 인쇄 내지 전사하여 소성함으로써 제조된다.
<유전체층(2)>
유전체층(2)은 주성분으로서 티탄산바륨이 포함된다. 상온 부근에서 티탄산바륨의 결정은 정방정계이다. 이 때, 예를들면 도2에 도시하는 X선 회절 챠트에서, (002)면의 회절선은 2θ= 44.9°부근에서, (200)면의 회절선은 2θ= 45.4°부근에서 각각 관찰된다. (002)면의 회절선의 피크점의 각도 및 강도를 2θ(002)및 I(002)로 하고, (200)면의 회절선의 피크점의 각도 및 강도를 2θ(200)및 I(200)로 각각 할 경우, 본 발명에서 티탄산바륨의 원료 분말은 I(200)/Ib가 4∼16, 더욱 바람직하게는 5∼15인 원료 분말을 이용한다. 또한, I(200)/Ib는 다음과 같이 정의된다. 즉, (002)면의 회절선의 피크점의 각도와 (200)면의 회절선의 피크점의 각도와의 중간 각도를 2θb, 즉 2θb= (2θ(002)+2θ(200))/2로 하고, 그 중간의 각도 2θb에서의 강도 Ib를 기준으로 하여, (200)면의 회절선의 피크 강도 I(200)의 비가 I(200)/Ib이다. I(200)/Ib가 작으면, 유전 손실이 커진다. 또한, I(200)/Ib의 상한은 특별히 없지만, 본 발명의 범위를 넘는 원료 분말의 제작은 곤란하다.
상기 티탄산바륨의 원료분말은 비표면적이 바람직하게는 1.0∼8.0㎡/g, 더욱 바람직하게는 1.0∼4.0㎡/g이다. 비표면적이 너무 작으면, 박층화되었을 시, IR 가속 수명이 나빠진다. 또한, 비표면적이 너무 크면, 유전율이 저하되고, 용량 온도 특성이 악화된다. 또한, 원료분말의 비표면적은 분말의 평균 입자 직경에 대응하고, 비표면적을 입자 직경으로 환산하면, 본 발명에서 원료 분말의 입자 직경은 바람직하게는 0.2∼1.2㎛, 더욱 바람직하게는 0.3∼1.0㎛이다.
또한, 유전체층(2)에는 주성분으로서 티탄산바륨이 포함되는 이외, 제1 부성분으로서 산화규소와, 제2 부성분으로서 산화물(단, R은 Sc, Y, Eu, Dy, Ho, Er, Tm, Yb, Lu에서 선택되는 적어도 1종)과, 제3 부성분으로서 산화마그네슘, 산화아연 및 산화크롬에서 선택되는 적어도 1종과, 제4 부성분으로서 산화망간과, 제5 부성분으로서 산화바륨, 산화칼슘 및 산화스트론튬에서 선택되는 적어도 1종과, 제6 부성분으로서 산화바나듐이 함유되어 있어도 된다.
이 때, 티탄산바륨을 BaTiO3로, 산화규소를 SiO2로, R산화물을 R2O3로, 산화마그네슘을 MgO로, 산화아연을 ZnO로, 산화크롬을 1/2(CR2O3)로, 산화망간을 MnO로, 산화 칼륨을 BaO로, 산화칼슘을 CaO로, 산화스트론튬을 SrO로, 산화바나듐을 V2O5로, 각각 환산하여 몰비를 계산한 경우에, BaTiO3: 100몰에 대한 몰비가,
제1 부성분 : 2몰 이상 12몰 이하, 바람직하게는 2이상 6몰 이하,
제2 부성분 : 0몰 이상 5몰 이하, 바람직하게는 0.1이상 3몰 이하,
제3 부성분 : 0몰 이상 3몰 이하, 바람직하게는 0몰보다 크고, 2.5몰 이하,
제4 부성분 : 0몰 이상 1.0몰 이하, 바람직하게는 0몰보다 크고, 0.5몰 이하,
제5 부성분 : 0몰 이상 12몰 이하, 바람직하게는 2이상 6몰 이하,
제6 부성분 : 0몰 이상 0.5몰 이하, 바람직하게는 0몰보다 크고, 0.2몰 이하이다.
산화규소의 함유량이 상기 범위 미만이면, 소결성이 악화되고, 또한, 함유량이 상기 범위를 넘으면, 유전율이 저하되는 경향이 있다. R산화물(희토류 산화물)의 함유량이 상기 범위를 넘으면, 유전율이 저하되고, 소결성이 악화되는 경향이 있다. 산화망간 및 산화마그네슘의 함유량이 너무 많으면 유전율이 저하되고, 용량 온도 특성이 악화되는 경향이 있다. 산화바륨 + 산화칼슘의 함유량이 상기 범위를 넘으면, 소결성이 악화되는 경향이 있다. 각 산화물의 산화상태는 특별히 한정되지 않고, 각 성분의 상기 비율은 각 산화물을 구성하는 금속 원소의 비율에서 상기 산화물로 환산하여 구한다.
또한, 티탄산바륨의 원료 분말에는 그 이외의 부성분 원료가 포함되어 있어도 된다. 그 외의 부성분 원료로는 Zr, Nb, Ta, La, Mo, W, Co, Ni, C, Pb, Bi, Al, Li 등에서 선택되는 1종 이상의 원소의 산화물, 또는 소결 후에 그들 산화물로 되는 화합물이 예시된다.
<내부 전극층(3)>
내부 전극층(3)에 함유되는 도전재는 특별히 한정되지 않지만, 유전체층(2)의 구성재료가 내환원성을 가지므로, 비금속을 이용할 수 있다. 도전재로서 이용하는 비금속으로는 Ni 또는 Ni 합금이 바람직하다. Ni 합금으로는 Mn, Cr, Co 및 Al에서 선택되는 1종 이상의 원소와 Ni의 합금이 바람직하고, 합금중의 Ni 함유량은 95중량% 이상인 것이 바람직하다.
또한, Ni 또는 Ni 합금중에는 P 등의 각종 미량성분이 0.1중량% 정도 이하로 포함되어도 된다.
내부 전극층의 두께는 용도 등에 따라 적절히 결정하면 되는데, 통상 0.5∼5㎛, 특히 0.5∼2.5㎛ 정도인 것이 바람직하다.
<외부 전극(4)>
외부 전극(4)에 함유되는 도전재는 특별히 한정되지 않지만, 본 발명에서는 낮은 가격의 Ni, Cu나 이들 합금을 이용할 수 있다.
외부 전극의 두께는 용도 등에 따라 적절히 결정하면 되는데, 통상 10∼50㎛ 정도인 것이 바람직하다.
적층형 세라믹 칩 콘덴서의 제조방법
본 발명의 적층형 세라믹 칩 콘덴서는 페이스트를 이용한 통상의 인쇄법이나 시트법에 의해 그린 칩을 제작하고, 이를 소성한 후, 외부 전극을 인쇄 내지 전사하여 소성함으로써 제조된다.
<유전체층용 페이스트>
유전체층용 페이스트는 유전체 원료와 유기 비히클을 혼련하여 제조된다. 유전체 원료에는 유전체층용 조성에 따른 분말을 이용한다. 유전체 원료의 제조방법은 특별히 한정되지 않고, 바람직하게는 수열(水熱) 합성법 등에 의해 합성한 티탄산바륨에 부성분 원료를 혼합하는 방법을 이용할 수 있다. 또한, BaCO3와 TiO2와 부성분 원료의 혼합물을 가소시켜 고상 반응시키는 건식 합성법을 이용해도 되고, 수열 합성법을 이용해도 된다. 또한, 공침법(共沈法), 졸 겔법, 알칼리 가수분해법, 침전 혼합법 등에 의해 얻은 침전물과 부성분 원료의 혼합물을 가소시켜도 된다. 또한, 부성분 원료에는 산화물이나 소성에 의해 산화물로 되는 각종 화합물, 예를들면, 탄산염, 옥살산염, 질산염, 수산화물, 유기금속 화합물 등의 적어도 1종을 이용할 수 있다.
유기 비히클이란 바인더를 유기 용제 중에 용해한 것이다. 유기 비히클에 이용하는 바인더는 특별히 한정되지 않고, 에틸셀룰로스 등의 통상의 바인더에서 적절히 선택하면 된다. 또한, 이용하는 유기 용제도 특별히 한정되지 않고, 인쇄법이나 시트법 등, 이용하는 방법에 따라 텔피네올, 부틸칼비톨, 아세톤, 톨루엔 등의 각종 유기 용제에서 적절히 선택하면 된다.
<내부 전극층용 페이스트>
내부 전극층용 페이스트는 상기한 각종 도전성 금속이나 합금으로 이루어지는 도전재, 혹은 소성 후에 상기한 도전재로 이루어지는 각종 산화물, 유기금속 화합물, 레지네이트 등과, 상기한 유기 비히클을 혼련하여 조정한다.
<외부 전극층용 페이스트>
외부 전극층용 페이스트는 상기한 내부 전극용 페이스트와 동일하게 하여 조정하면 된다.
<유기 비히클 함유량>
상기한 각 페이스트중의 유기 비히클의 함유량에 특별히 제한은 없고, 통상의 함유량, 예를들면 바인더는 1∼5중량% 정도, 용제는 10∼15중량% 정도로 하면 된다. 또한, 각 페이스트 중에는 필요에 따라 각종 분산재, 가소제, 유전체, 절연체 등에서 선택되는 첨가물이 함유되어 있어도 된다. 이들 총함유량은 10중량% 이하로 하는 것이 바람직하다.
<그린 칩 제작>
인쇄법을 이용하는 경우, 유전체층용 페이스트 및 내부 전극층용 페이스트를 PET 등의 기판 상에 적층 인쇄하고, 소정의 형상으로 절단한 후, 기판에서 박리하여 그린 칩으로 한다.
또한, 시트법을 이용하는 경우, 유전체층용 페이스트를 이용하여 그린 시트를 제작하고, 이 그린 시트 상에 내부 전극층용 페이스트를 인쇄한 것을 적층한 후, 소정의 형상으로 절단하여 그린 칩으로 한다.
<탈 바인더 처리공정>
소성 전에 그린 칩에 탈 바인더 처리를 실시한다. 탈 바인더 처리는 통상의 조건으로 행하면 되는데, 내부 전극층 도전재에 Ni나 Ni 합금 등의 비금속을 이용하는 경우, 특히 하기 조건으로 행하는 것이 바람직하다.
승온 속도 : 5∼300℃/시간, 특히 10∼100℃/시간,
유지 온도 : 180∼400℃, 특히 200∼300℃,
온도 유지 시간 : 0.5∼24시간, 특히 5∼20시간,
분위기 : 공기중.
<소성 공정>
그린 칩 소성시의 분위기는 내부 전극층용 페이스트중의 도전재의 종류에 따라 적절히 결정하면 되는데, 도전재로서 Ni나 Ni 합금 등의 비금속을 이용하는 경우, 소성 분위기중의 산소 분압은 10-8∼10-15기압으로 하는 것이 바람직하다. 산소 분압이 상기 범위 미만이면, 내부 전극층의 도전재가 이상 소결을 일으켜, 도중에 잘려버리는 일이 있다. 또한, 산소 분압이 상기 범위를 넘으면, 내부 전극층이 산화되는 경향이 있다.
소성시의 유지 온도는 1100∼1400℃, 특히 1200∼1320℃로 하는 것이 바람직하다. 유지 온도가 상기 범위 미만이면 치밀화가 불충분하고, 상기 범위를 넘으면, 내부 전극층의 이상 소결에 의한 전극의 도중 끊김이나, 내부 전극층 구성재료의 확산에 의한 용량 온도 특성의 악화가 발생하는 경향이 있다.
상기 조건 이외의 각층 조건은 하기와 같이 하는 것이 바람직하다.
승온 속도 : 50∼500℃/시간, 특히 200∼300℃/시간,
온도 유지 시간 : 0.5∼8시간, 특히 1∼3시간,
냉각 속도 : 50∼500℃/시간, 특히 200∼300℃/시간.
소성 분위기는 환원성 분위기로 하는 것이 바람직하고, 분위기 가스로는 예를들면 N2와 H2의 혼합 가스를 가습시켜 이용하는 것이 바람직하다.
<어닐 공정>
환원성 분위기중에서 소성한 경우, 콘덴서 칩 본체에는 어닐을 실시하는 것이 바람직하다. 어닐은 유전체층을 재산화하기 위한 처리로, 이에 의해 IR 가속수명을 현저하게 길게 할 수 있으므로, 신뢰성이 향상된다.
어닐 분위기중의 산소 분압은 10-9기압 이상, 특히 10-6∼10-9기압으로 하는 것이 바람직하다. 산소 분압이 상기 범위 미만이면 유전체층의 재산화가 곤란하고, 상기 범위를 넘으면 내부 전극층이 산화되는 경향이 있다.
어닐시의 유지 온도는 1100℃ 이하, 특히 500∼1100℃로 하는 것이 바람직하다. 유지 온도가 상기 범위 미만이면 유전체층의 산화가 불충분해지므로, IR이 낮아지는 경향이 있고, 상기 범위를 넘으면 내부 전극층이 산화되어 용량이 저하될뿐만 아니라, 내부 전극층이 유전체 기초와 반응되어 용량 온도 특성의 악화나 IR의 저하가 발생되기 쉬워진다. 또한, 어닐은 승온 과정 및 강온 과정만으로 구성해도 된다. 즉, 온도 유지 시간을 0으로 해도 된다. 이 경우, 유지 온도는 최고 온도와동일하다.
상기 조건 이외의 각종 조건은 하기와 같이 하는 것이 바람직하다.
온도 유지 시간 : 0∼20시간, 특히 2∼10시간,
냉각 속도 : 50∼500℃/시간, 특히 100∼300℃/시간.
또한, 분위기용 가스에는 가습된 N2가스 등을 이용하는 것이 바람직하다.
상기한 탈 바인더 처리, 소성 및 어닐에서, N2가스나 혼합 가스 등을 가습시키는데는 예를들면 웨터 등을 사용하면 된다. 이 경우, 수온은 5∼75℃ 정도가 바람직하다.
탈 바인더 처리, 소성 및 어닐은 연속하여 행하거나, 독립하여 행해도 된다. 이들을 연속하여 행할 경우, 탈 바인더 처리 후, 냉각하지 않고 분위기를 변경하고, 이어서 소성시의 유지 온도까지 승온시켜 소성을 행하고, 이어서 냉각하고, 어닐의 유지 온도에 달했을 때 분위기를 변경하여 어닐을 행하는 것이 바람직하다.
한편, 이들을 독립하여 행할 경우, 소성에 있어서는 탈 바인더 처리시의 유지 온도까지 N2가스 혹은 가습한 N2가스 분위기하에서 승온시킨 후, 분위기를 변경하여 다시 승온을 계속하는 것이 바람직하고, 어닐시의 유지 온도까지 냉각한 후는 다시 N2가스 혹은 가습한 N2가스 분위기로 변경하여 냉각을 계속하는 것이 바람직하다. 또한, 어닐에 있어서는 N2가스 분위기하에서 유지 온도까지 승온시킨 후, 분위기를 변경해도 되고, 어닐의 전체 과정을 가습한 N2가스 분위기로 해도 된다.
<외부 전극 형성>
상기와 같이 하여 얻어진 콘덴서 칩 본체에 예를들면 배럴 연마나 샌드 블러스트 등에 의해 단면 연마를 실시하고, 외부 전극용 페이스트를 인쇄 내지 전사하여 소성하여, 외부 전극(4)을 형성한다. 외부 전극용 페이스트의 소성 조건은 예를들면 가습한 N2와 H2의 혼합 가스중에서 600∼800℃로 10분간∼1시간 정도로 하는 것이 바람직하다. 그리고, 필요에 따라 외부 전극(4) 표면에 도금 등에 의해 피복층을 형성한다.
이와같이 하여 제조된 본 발명의 적층형 세라믹 콘덴서는 땜납 등에 의해 프린트 기판상 등에 설치되어, 각종 전자기기 등에 사용된다. 또한, 본 발명은 상술한 실시형태에 한정되지 않고, 본 발명의 범위 내에서 다양하게 바꿀 수 있다.
이하, 본 발명은 다시 상세한 실시예에 의거하여 설명하는데, 본 발명은 이들 실시예에 한정되지 않는다.
실시예1
이하에 도시하는 순서로 적층형 세라믹 칩 콘덴서 샘플을 제작했다.
<유전체층용 페이스트>
우선, BaTiO3원료분말을 준비했다. 이 원료분말은 고상법에 의해 제작했다. 즉, BaCO3+ TiO2를 1100℃에서 2시간, 가소시킨 것을 4시간 습식 분쇄하여 BaTiO3원료분말을 얻었다. 이 BaTiO3원료분말의 비표면적 및 X선 회절 챠트의 I(200)/Ib값을 표1에 표시한다.
또한, BaTiO3원료분말의 비표면적은 BET법에 의해 측정했다. 또한, 원료분말의 X선 회절 챠트는 분말 X선(Cu-Kα선) 회절장치에 의해 하기 조건으로 측정했다.
X선 발생조건 :
출력 ; 45kV - 40mA
스캔폭 ; 0.2°/분
X선 검출조건 :
평행 슬릿 ; 1.0°,
발산 슬릿 ; 1.0°,
발광 슬릿 ; 0.30mm.
상기 BaTiO3원료분말 100몰에 대해, 제1∼제6 부성분 원료로서 MnCO3, MgCO3, BaCO3, CaCO3, SiO2, Y2O3및 V2O5를 이하의 조성에 추가하여 볼 밀에 의해 16시간 습식 혼합하여 유전체 재료로 했다.
MnCO3: 0.37몰, MgCO3: 0몰, BaCO3: 1.8몰, CaCO3: 1.2몰, SiO2: 3몰, Y2O3: 2몰, V2O5: 0.01몰이다.
다음에, 각 유전체 원료와 적당량의 유기 비히클을 다시 볼 밀로 혼합하여 페이스트화했다.
상기 유전체층용 페이스트를 이용하여 적층형 세라믹 칩 콘덴서를 제작했다. 우선, 유전체층용 페이스트를 이용하여 PET 필름 위에 소성 후의 유전체층의 두께가 2㎛가 되도록 그린 시트를 형성하고, 이 위에 내부 전극층으로서, Ni와 유기 비히클을 혼련하여 Ni 내부 전극용 페이스트를 인쇄한 후, PET 필름에서 시트를 박리했다. 이와같이 하여 제작한 다수매의 시트를 적층하고, 가압 접착하여 그린 적층체를 얻었다. 시트 적층수는 4층으로 했다.
이어서 그린 적층체를 소정의 사이즈로 절단하여 그린 칩으로 하고, 탈 바인더 처리 후, 소성 및 어닐을 하기 조건으로 연속적으로 행하여, 콘덴서 칩 본체를 제작했다.
<탈 바인더 처리>
승온 속도 : 27℃/시간,
유지 온도 : 240℃,
온도 유지 시간 : 8시간,
분위기 : 공기중.
<소성>
승온 속도 : 200℃/시간,
유지 온도 : 1100∼1400℃의 범위 내에서 적절히 선택,
온도 유지 시간 : 2시간,
분위기 : 가습한 N2와 H2가스의 혼합 가스.
<어닐>
유지 온도 : 1050℃,
온도 유지 시간 : 2시간,
분위기 : 가습한 N2가스,
산소 분압 : 10-6기압.
또한, 각각의 분위기 가스의 가습에는 웨터를 이용하고, 수온은 30℃로 했다.
<콘덴서 샘플>
외부 전극은 얻어진 콘덴서 칩 본체의 단면을 샌드 블러스트로 연마한 후, 외부 전극으로서 In-Ga 전극을 상기 단면에 도포하여 형성하고, 도1에 도시하는 적층형 세라믹 칩 콘덴서 샘플을 얻었다.
이와같이 하여 제조한 적층형 세라믹 칩 콘덴서 샘플의 사이즈는 3.2mm ×1.6mm ×0.5mm였다.
<측정>
각 샘플에 대해 하기 측정을 행했다. 결과를 표2에 표시한다.
비유전율 εr :
25℃에서 LCR 메터에 의해 주파수 1kHz, 전압 1Vrms의 조건하에서 콘덴서 샘플의 용량을 측정하고, 비유전율 εr을 산출했다.
유전 손실 tanδ:
25℃에서 LCR 메터에 의해 주파수 1kHz, 전압 1Vrms의 조건하에서 콘덴서 샘플의 유전 손실을 측정했다.
CR곱 :
25℃에서 10V, 1분간 인가한 시점에서의 절연 저항 IR을 측정하고, 상술한 조건으로 측정한 용량 측정치와의 곱으로서 CR곱을 산출했다.
용량 온도 특성 :
LCR 메터에 의해 -25∼+85℃에 대해 주파수 1kHz, 전압 1Vrms, 측정 전압 1V로 용량을 측정하고, 기준 온도를 20℃로 하여 용량 변화율 △C/C를 산출했다.
<표1>
샘플 No. BaTiO3
비표면적(㎡/g) I(200)/Ib
실시예1 1.8 9.8
비교예1 1.7 2.1
실시예2 2.3 14.1
실시예3 2.5 8.9
비교예2 2.6 3.4
실시예4 3.6 9.4
비교예3 3.5 2.3
실시예5 3.5 5.5
<표2>
샘플 No. 유전율 εr 유전손실tanδ(%) CR곱(MΩ·μF) 용량 변화율△C/C(%)
-25℃ +85℃
실시예1 4120 7.5 1297 -4.0 -9.2
비교예1 3240 10.9 1118 -3.0 -10.0
실시예2 3723 5.5 1241 -3.9 -9.3
실시예3 3820 6.7 1433 -5.1 -8.8
비교예2 3247 9.6 1214 -2.2 -8.6
실시예4 3404 6.2 2621 -6.6 -0.4
비교예3 3004 9.2 1545 -8.2 -0.5
실시예5 3352 7.8 2015 -7.2 -1.0
비교예1
표1에 표시하는 바와 같이, 비표면적이 1.7이고, X선 회절 챠트의 I(200)/Ib값이 2.1인 BaTiO3원료 분말(수열 합성법에 의해 얻어진 시판품)을 이용한 이외는 실시예1과 동일하게 하여 콘덴서 샘플을 제작하고, 동일한 시험을 행했다. 결과를 표2에 표시한다.
실시예2
표1에 표시하는 바와 같이, 비표면적이 2.3이고, X선 회절 챠트의 I(200)/Ib값이 14.1인 BaTiO3원료 분말(수열 합성법에 의해 얻어진 시판품)을 이용한 이외는 실시예1과 동일하게 하여 콘덴서 샘플을 제작하고, 동일한 시험을 행했다. 결과를 표2에 표시한다.
실시예3
표1에 표시하는 바와 같이, 비표면적이 2.5이고, X선 회절 챠트의 I(200)/Ib값이 8.9인 BaTiO3원료 분말(수열 합성법에 의해 얻어진 시판품)을 이용한 이외는 실시예1과 동일하게 하여 콘덴서 샘플을 제작하고, 동일한 시험을 행했다. 결과를 표2에 표시한다. 또한, 본 실시예의 BaTiO3원료 분말의 X선 회절 챠트를 도2에 도시하고, 콘덴서 용량 온도 변화율을 도3에 표시한다.
비교예2
표1에 표시하는 바와 같이, 비표면적이 2.6이고, X선 회절 챠트의 I(200)/Ib값이 3.4인 BaTiO3원료 분말(옥살산염법에 의해 얻어진 시판품)을 이용한 이외는 실시예1과 동일하게 하여 콘덴서 샘플을 제작하고, 동일한 시험을 행했다. 결과를 표2에 표시한다. 또한, 본 비교예의 BaTiO3원료 분말의 X선 회절 챠트를 도2에 도시한다.비교예4
표1에 표시하는 바와 같이, 비표면적이 3.6이고, X선 회절 챠트의 I(200)/Ib값이 9.4인 BaTiO3원료 분말(수열 합성법에 의해 얻어진 시판품)을 이용한 이외는 실시예1과 동일하게 하여 콘덴서 샘플을 제작하고, 동일한 시험을 행했다. 결과를 표2에 표시한다.
비교예3
표1에 표시하는 바와 같이, 비표면적이 3.5이고, X선 회절 챠트의 I(200)/Ib값이 2.3인 BaTiO3원료 분말(옥살산염법에 의해 얻어진 시판품)을 이용한 이외는 실시예1과 동일하게 하여 콘덴서 샘플을 제작하고, 동일한 시험을 행했다. 결과를 표2에 표시한다.
실시예5
표1에 표시하는 바와 같이, 비표면적이 3.5이고, X선 회절 챠트의 I(200)/Ib값이 5.5인 BaTiO3원료 분말(실시예1과 동일한 고상법에 의해 얻어진 원료 분말인데, 습식 분쇄 시간은 16시간이었다)을 이용한 이외는 실시예1과 동일하게 하여 콘덴서 샘플을 제작하고, 동일한 시험을 행했다. 결과를 표2에 표시한다.
평가
표1에 표시하는 실시예1과 비교예1(또는 실시예3과 비교예2, 또는 실시예4 및 실시예5와 비교예3)을 비교하여 원료의 비표면적이 대략 같은 경우에는 I(200)/Ib가 4∼16인 경우에 표2에 표시하는 바와 같이 유전율이 향상됨과 동시에, 유전 손실을 작게 할 수 있다. 또한, 본 발명의 실시예에서는 CR곱이 향상됨과 동시에, 용량 온도 변화율도 JIS의 B특성을 만족시킨다.
이상 설명한 바와 같이, 본 발명에 의하면, 비유전율을 향상시키고(예를 들면 3000이상), 또한 유전 손실을 작게 하는 것이 가능하며, 유전체층 두께가 얇은(예를 들면 3㎛ 이하) 경우에도 용량 온도 특성이 우수한 적층형 세라믹 칩 콘덴서를 제조할 수 있다.

Claims (20)

  1. 유전체층과 내부 전극층이 번갈아 적층된 구성의 콘덴서 칩 본체를 가지는 적층형 세라믹 칩 콘덴서를 제조하는 방법으로서,
    상기 유전체층을 형성하기 위한 티탄산바륨의 원료 분말로서, X선 회절 챠트에서, (002)면의 회절선의 피크점의 각도와 (200)면의 회절선의 피크점의 각도와의 중간점의 강도(Ib)에 대한 (200)면의 회절선의 피크 강도(I(200))의 비(I(200)/Ib)가 4∼l6인 원료 분말을 이용하는 것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  2. 제1항에 있어서, 상기 티탄산바륨의 원료분말에는 소성 후에 산화규소(제1 부성분)로 되는 제1 부성분 원료가 혼합되는 것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  3. 제2항에 있어서, 소성 후의 상기 유전체층에 포함되는 티탄산바륨을 BaTiO3로, 산화규소를 SiO2로, 각각 환산하여 몰비를 계산했을 때, 주성분인 BaTiO3: 100몰에 대한 제1 부성분의 몰비가 2몰 이상 12몰 이하인 것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  4. 제1항에 있어서, 상기 티탄산바륨의 원료 분말에는 소성 후에 R산화물(단, R은 Sc, Y, Eu, Dy, Ho, Er, Tm, Yb, Lu에서 선택되는 적어도 1종; 제2 부성분)으로 되는 제2 부성분 원료가 혼합되는 것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  5. 제4항에 있어서, 소성 후의 상기 유전체층에 포함되는 티탄산바륨을 BaTiO3로, 상기 R산화물을 R2O3로, 각각 각각 환산하여 몰비를 계산했을 때, 주성분인 BaTiO3: 100몰에 대한 제2 부성분의 몰비가 0몰 이상 5몰 이하인 것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  6. 제1항에 있어서, 상기 티탄산바륨의 원료 분말에는 소성 후에 산화마그네슘, 산화아연 및 산화 크롬에서 선택되는 적어도 1종(제3 부성분)으로 되는 제3 부성분 원료가 혼합되는 것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  7. 제6항에 있어서, 소성 후의 상기 도전체층에 포함되는 티탄산바륨을 BaTiO3로, 산화 마그네슘을 MgO로, 산화아연을 ZnO로, 산화크롬을 1/2(Cr2O3)로, 각각 환산하여 몰비를 계산했을 때, 주성분인 BaTiO3: 100몰에 대한 제3 부성분의 몰비가 바람직하게는 0몰 이상 3몰 이하인 것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  8. 제1항에 있어서, 상기 티탄산바륨의 원료 분말에는 소성 후에 산화망간(제4 부성분)으로 되는 제4 부성분 원료가 혼합되는 것을 특징으로 하는 적층형 세라믹칩 콘덴서의 제조방법.
  9. 제8항에 있어서, 소성 후의 상기 유전체층에 포함되는 티탄산바륨을 BaTiO3로, 산화망간을 MnO로, 각각 환산하여 몰비를 계산했을 때, 주성분인 BaTiO3: 100몰에 대한 제4 부성분의 몰비가 0몰 이상 1몰 이하인 것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  10. 제1항에 있어서, 상기 티탄산바륨의 원료 분말에는 소성 후에 산화바륨, 산화칼슘 및 산화스트론튬에서 선택되는 적어도 1종(제5 부성분)으로 되는 제5 부성분 원료가 혼합되는 것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  11. 제10항에 있어서, 소성 후의 상기 유전체층에 포함되는 티탄산바륨을 BaTiO3로, 산화바륨을 BaO로, 산화칼슘을 CaO로, 산화스트론튬을 SrO로, 각각 환산하여 몰비를 계산했을 때, 주성분인 BaTiO3: 100몰에 대한 제5 부성분의 몰비가 0몰 이상 12몰 이하인 것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  12. 제1항에 있어서, 상기 티탄산바륨의 원료 분말에는 소성 후에 산화마그네슘(제6 부성분)으로 되는 제6 부성분 원료가 혼합되는 것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  13. 제12항에 있어서, 소성 후의 상기 유전체층에 포함되는 티탄산바륨을 BaTiO3로, 산화바륨을 V2O5로, 각각 환산하여 몰비를 계산했을 때, 주성분인 BaTiO3: 100몰에 대한 제6 부성분의 몰비가 0몰 이상 0.5몰 이하인 것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  14. 제1항에 있어서, 상기 티탄산바륨의 원료분말의 비표면적이 1.0∼8.0㎡/g인 것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  15. 제1항에 있어서, 상기 티탄산바륨의 원료 분말에는 소성 후에 산화규소(제1 부성분)로 되는 제1 부성분 원료와, 소성 후에 R산화물(단, R은 Sc, Y, Eu, Dy, Ho, Er, Tm, Yb, Lu에서 선택되는 적어도 1종; 제2 부성분)로 되는 제2 부성분 원료와, 소성후에 산화마그네슘, 산화아연, 및 산화크롬에서 선택되는 적어도 1종(제3 부성분)으로 되는 제3 부성분 원료와, 소성 후에 산화망간(제4 부성분)으로 되는 제4 부성분 원료와 소성후에 산화바륨, 산화칼슘 및 산화스트론튬에서 선택되는 적어도 1종(제5 부성분)이 혼합되는 것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  16. 제15항에 있어서, 소성 후의 상기 유전체층에 포함되는 티탄산바륨을 BaTiO3로, 산화규소를 SiO2로, R산화물을 R2O3로, 산화마그네슘을 MgO로, 산화아연을 ZnO로, 산화크롬을 1/2(Cr2O3)로, 산화망간을 MnO로, 산화바륨을 BaO로, 산화칼슘을 CaO로, 산화스트론튬을 SrO로, 각각 환산하여 몰비를 계산한 경우에, BaTiO3: 100몰에 대한 비율이 제1 부성분 : 2몰 이상 12몰 이하, 제2 부성분 : 0몰 이상 5몰 이하, 제3 부성분 : 0몰 이상 3몰 이하, 제4 부성분 : 0몰 이상 1.0몰 이하, 제5 부성분 : 0몰 이상 12몰 이하인 것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  17. 제16항에 있어서, 상기 티탄산바륨의 원료 분말에는 소성 후에 산화마그네슘(제6 부성분)으로 되는 제6 부성분 원료가 혼합되고, 소성후의 상기 유전체층에 포함되는 티탄산바륨을 BaTiO3로, 산화바륨을 V2O5로, 각각 환산하여 몰비를 계산했을 때, 주성분인 BaTiO3: 100몰에 대한 제6 부성분의 몰비가 0몰 이상 0.5몰 이하인 것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  18. 제15항에 있어서, 상기 티탄산바륨의 원료분말의 비표면적이 1.0∼8.0㎡/g인 것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  19. 제16항에 있어서, 상기 티탄산바륨의 원료분말의 비표면적이 1.0∼8.0㎡/g인것을 특징으로 하는 적층형 세라믹 칩 콘덴서의 제조방법.
  20. 유전체층과 내부 전극층이 번갈아 적층된 구성의 콘덴서 칩 본체를 가지는 적층형 세라믹 칩 콘덴서를 제조하는 방법으로서,
    상기 유전체층을 형성하기 위한 티탄산바륨의 원료 분말로서, X선 회절 챠트에서, (002)면의 회절선의 피크점의 각도와 (200)면의 회절선의 피크점의 각도와의 중간점의 강도(Ib)에 대한 (200)면의 회절선의 피크 강도(I(200))의 비(I(200)/Ib)가 4∼l6인 원료 분말을 이용하여 제조된 것을 특징으로 하는 적층형 세라믹 칩 콘덴서.
KR10-2001-0016895A 2000-03-31 2001-03-30 적층형 세라믹 칩 콘덴서 및 그 제조방법 KR100380579B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-098507 2000-03-31
JP2000098507 2000-03-31
JP2001046406A JP3934352B2 (ja) 2000-03-31 2001-02-22 積層型セラミックチップコンデンサとその製造方法
JP2001-046406 2001-02-22

Publications (2)

Publication Number Publication Date
KR20010095163A true KR20010095163A (ko) 2001-11-03
KR100380579B1 KR100380579B1 (ko) 2003-04-18

Family

ID=26589193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0016895A KR100380579B1 (ko) 2000-03-31 2001-03-30 적층형 세라믹 칩 콘덴서 및 그 제조방법

Country Status (5)

Country Link
US (1) US6628502B2 (ko)
JP (1) JP3934352B2 (ko)
KR (1) KR100380579B1 (ko)
CN (1) CN1242435C (ko)
TW (1) TW593206B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2808924B1 (fr) * 2000-05-09 2002-08-16 Centre Nat Rech Scient Condenseur a capacite variable
TW569254B (en) * 2001-11-14 2004-01-01 Taiyo Yuden Kk Ceramic capacitor and its manufacturing method
DE60335427D1 (de) * 2002-01-15 2011-02-03 Tdk Corp Dielektrische keramische Zusammensetzung und elektronische Vorrichtung
JP3783938B2 (ja) * 2002-03-19 2006-06-07 Ｔｄｋ株式会社 セラミック粉末と積層セラミック電子部品
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
KR100495210B1 (ko) * 2002-07-05 2005-06-14 삼성전기주식회사 내환원성 저온소성 유전체 자기조성물, 이를 이용한적층세라믹 커패시터 및 그 제조방법
JP4548571B2 (ja) * 2002-10-08 2010-09-22 日本特殊陶業株式会社 積層コンデンサの製造方法
EP1460658A4 (en) * 2002-10-28 2008-11-19 PROCESS FOR PRODUCING A LAMINATED CERAMIC CONDENSER
JP4547945B2 (ja) * 2004-03-11 2010-09-22 Ｔｄｋ株式会社 電子部品、誘電体磁器組成物およびその製造方法
US7053728B2 (en) * 2004-03-19 2006-05-30 Avago Technologies General Ip Pte. Ltd. Impedance transformation network, power amplifier and method for efficiently transmitting output signal using a series varactor device
JP4118884B2 (ja) * 2005-01-17 2008-07-16 三井金属鉱業株式会社 キャパシタ層形成材の製造方法
US7433172B2 (en) * 2005-03-10 2008-10-07 Tdk Corporation Multilayer capacitor
JP4438659B2 (ja) * 2005-03-24 2010-03-24 Ｔｄｋ株式会社 積層セラミック電子部品の製造方法
JP4483659B2 (ja) * 2005-04-04 2010-06-16 Ｔｄｋ株式会社 電子部品、誘電体磁器組成物およびその製造方法
JP2006295077A (ja) * 2005-04-14 2006-10-26 Rohm Co Ltd セラミック製チップ型電子部品とその製造方法
TW200705481A (en) * 2005-04-28 2007-02-01 Tdk Corp Method of production of multilayer ceramic electronic device
JP2007234800A (ja) * 2006-02-28 2007-09-13 Tdk Corp 電子部品及びその製造方法
JP4827011B2 (ja) * 2006-03-10 2011-11-30 Ｔｄｋ株式会社 セラミック粉末及びこれを用いた誘電体ペースト、積層セラミック電子部品、その製造方法
WO2008066140A1 (fr) * 2006-11-29 2008-06-05 Kyocera Corporation Condensateur multicouche en céramique
JP5210300B2 (ja) * 2007-04-20 2013-06-12 京セラ株式会社 誘電体磁器および積層セラミックコンデンサ
JP4925958B2 (ja) 2007-07-27 2012-05-09 京セラ株式会社 積層セラミックコンデンサ
JP5483825B2 (ja) * 2007-07-27 2014-05-07 京セラ株式会社 誘電体磁器および積層セラミックコンデンサ
KR100930184B1 (ko) * 2007-11-29 2009-12-07 삼성전기주식회사 유전체 조성물 및 이를 이용한 적층 세라믹 커패시터내장형 저온동시소성 세라믹 기판
JP4949220B2 (ja) * 2007-12-25 2012-06-06 京セラ株式会社 誘電体磁器および積層セラミックコンデンサ
WO2009119444A1 (ja) * 2008-03-24 2009-10-01 京セラ株式会社 積層セラミックコンデンサ
US8420559B2 (en) 2008-03-24 2013-04-16 Kyocera Corporation Multilayer ceramic capacitor
JP4525788B2 (ja) * 2008-04-17 2010-08-18 Ｔｄｋ株式会社 誘電体粒子の製造方法
JP5648744B2 (ja) * 2011-06-22 2015-01-07 株式会社村田製作所 半導体セラミックコンデンサの製造方法
JP5655039B2 (ja) 2012-07-31 2015-01-14 太陽誘電株式会社 誘電体セラミックス、積層セラミックコンデンサ及びそれらの製造方法
KR102632358B1 (ko) 2018-12-17 2024-02-02 삼성전기주식회사 전자 부품
KR20210151451A (ko) * 2020-06-05 2021-12-14 삼성전기주식회사 유전체 및 이를 포함하는 적층 세라믹 전자부품
CN114956807A (zh) * 2021-09-15 2022-08-30 深圳先进电子材料国际创新研究院 一种电容陶瓷片及其制备方法和应用

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2784982B2 (ja) 1993-06-01 1998-08-13 ティーディーケイ株式会社 積層型セラミックチップコンデンサ
JP2762427B2 (ja) 1992-07-13 1998-06-04 ティーディーケイ株式会社 積層型セラミックチップコンデンサ
JPH0794600A (ja) * 1993-06-29 1995-04-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH07335474A (ja) 1994-06-03 1995-12-22 Murata Mfg Co Ltd セラミックコンデンサの製造方法
JP3326513B2 (ja) 1994-10-19 2002-09-24 ティーディーケイ株式会社 積層型セラミックチップコンデンサ
EP0739019B1 (en) * 1994-10-19 2003-12-03 TDK Corporation Multilayer ceramic chip capacitor
JP3130214B2 (ja) 1994-10-19 2001-01-31 ティーディーケイ株式会社 積層型セラミックチップコンデンサ
JP3146966B2 (ja) 1996-03-08 2001-03-19 株式会社村田製作所 非還元性誘電体セラミック及びそれを用いた積層セラミック電子部品
JP3146967B2 (ja) 1996-03-08 2001-03-19 株式会社村田製作所 非還元性誘電体セラミック及びそれを用いた積層セラミック電子部品
JPH1174144A (ja) * 1997-08-29 1999-03-16 Kyocera Corp 積層セラミックコンデンサ
JP4058140B2 (ja) * 1997-09-05 2008-03-05 Ｔｄｋ株式会社 チタン酸バリウム系半導体磁器
JP3814401B2 (ja) * 1998-01-30 2006-08-30 京セラ株式会社 誘電体磁器および積層セラミックコンデンサ
WO2000048963A1 (fr) * 1999-02-19 2000-08-24 Matsushita Electric Industrial Co., Ltd. Composition ceramique dielectrique, son emploi dans un condensateur et son procede de fabrication
US6403513B1 (en) * 1999-07-27 2002-06-11 Tdk Corporation Dielectric ceramic composition and electronic device
JP4517421B2 (ja) * 1999-11-11 2010-08-04 株式会社村田製作所 誘電体セラミック、セラミックコンデンサおよびセラミック発振子

Also Published As

Publication number Publication date
CN1242435C (zh) 2006-02-15
JP3934352B2 (ja) 2007-06-20
TW593206B (en) 2004-06-21
CN1320937A (zh) 2001-11-07
US20010035563A1 (en) 2001-11-01
US6628502B2 (en) 2003-09-30
KR100380579B1 (ko) 2003-04-18
JP2001345230A (ja) 2001-12-14

Similar Documents

Publication Publication Date Title
KR100380579B1 (ko) 적층형 세라믹 칩 콘덴서 및 그 제조방법
KR100888020B1 (ko) 유전체 세라믹스 및 적층 세라믹 콘덴서
JP4821357B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
JP4483659B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
JP3878778B2 (ja) 誘電体磁器組成物および電子部品
JP3326513B2 (ja) 積層型セラミックチップコンデンサ
EP1736456A1 (en) Laminated ceramic capacitor
US8592334B2 (en) Dielectric ceramic composition and an electronic component
US8492301B2 (en) Dielectric ceramic composition and ceramic electronic component
JP2007131476A (ja) 誘電体磁器組成物、電子部品および積層セラミックコンデンサ
US20120075768A1 (en) Dielectric ceramic composition and manufacturing method thereof, and ceramic electronic device
JP4396608B2 (ja) 誘電体磁器組成物および電子部品
US20010039238A1 (en) Method of producing ceramic composition and method of producing electronic device
JP5194370B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
US8363383B2 (en) Dielectric ceramic composition and ceramic electronic component
KR20080077321A (ko) 유전체 세라믹스 및 적층 세라믹 콘덴서
KR100859058B1 (ko) 적층형 전자 부품 및 그 제조 방법
JP2007261913A (ja) 誘電体磁器組成物、電子部品および積層セラミックコンデンサ
JP3908458B2 (ja) 誘電体磁器組成物の製造方法
JP3520053B2 (ja) 誘電体磁器組成物、電子部品および電子部品の製造方法
JP5167591B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
JP2007258477A (ja) 積層型電子部品およびその製造方法
JP2005263508A (ja) 誘電体磁器組成物、積層型セラミックコンデンサ及びその製造方法
JP5103761B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
JP4899342B2 (ja) セラミック電子部品およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee