KR20010051010A - 반도체 디바이스 제조 방법 - Google Patents

반도체 디바이스 제조 방법 Download PDF

Info

Publication number
KR20010051010A
KR20010051010A KR1020000060219A KR20000060219A KR20010051010A KR 20010051010 A KR20010051010 A KR 20010051010A KR 1020000060219 A KR1020000060219 A KR 1020000060219A KR 20000060219 A KR20000060219 A KR 20000060219A KR 20010051010 A KR20010051010 A KR 20010051010A
Authority
KR
South Korea
Prior art keywords
layer
substrate
semiconductor layer
porous
silicon
Prior art date
Application number
KR1020000060219A
Other languages
English (en)
Inventor
마쓰시타다케시
미즈노시니치
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20010051010A publication Critical patent/KR20010051010A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 디바이스, 특히 단순한 공정에 의해 저 비용으로 예정된 전극 패턴을 형성할 수 있는 태양 전지의 제조 방법을 제공한다. 상기 방법에 있어서, p-형 반도체층은 실리콘 기판상에 형성되고, n-형 반도체층은 p-형 반도체층상 형성되며 또한 p-형 반도체층을 노출시키기 위해 레이저 연마를 통해 소정의 패턴으로 부분적으로 제거되며, 따라서 전극 패턴이 형성된다.

Description

반도체 디바이스 제조 방법{Method of manufacturing semiconductor device}
본 발명은 반도체 디바이스 제조 방법, 특히 단순한 공정에 의해 저 비용으로 예정된 전극 패턴을 형성할 수 있는 반도체 디바이스 제조 방법에 관한 것이다. 특히, 본 발명은 단순한 공정에 의해 저 비용으로 전력 발전에 기여하지 않는 무효 전극 면적을 감소시키고, 변환 효율을 증가시킬 수 있는 태양 전지의 제조 방법에 관한 것이다.
일반적으로 반도체 디바이스에 있어서, 제 1 반도체층은 실리콘 기판의 면 위에 형성되며, 제 2 반도체층은 상기 제 1 반도체층 위에 형성되고, 다음에 전극 패턴이 형성된다.
그 경우, 포토레지스트 마스크 등은 종래 상기 전극 패턴을 형성시키기 위해 사용되었다. 비록 상기 전극 패턴이 그 방법에 의해 예정된 패턴으로 형성될 수 있다 할지라도, 상기 포토레지스트 마스크의 사용은 에칭이나 또는 마스크 제거와 같은 화학적 처리를 필요로 하며, 따라서 시간과 비용을 증가시키고 처리를 복잡하게 한다는 문제점을 발생시킨다.
특히, 예를 들어, 일본 특개평 8-21345호에서 공개된 바와 같이, 박막 단결정 실리콘 태양 전지는 단결정 실리콘 기판의 표면상에 형성된 다결정 실리콘층 위에 형성되며, 상기 형성된 박막 단결정 실리콘 태양 전지는 상기 단결정 실리콘 기판으로부터 분리되고, 박막 단결정 실리콘 태양 전지를 생성하기 위해 플라스틱 기판 위로 전달된다. 따라서, 생성된 박막 단결정 실리콘 태양 전지에 있어서는, 전극은 박막 단결정 실리콘 태양 전지가 플라스틱 기판의 낮은 열저항으로 인해 단결정 기판으로부터 분리되기 전에 형성되어야만 한다. 따라서, 양극 및 음극은 반드시 광이 입사되는 태양 전지의 표면상에 형성되야만 하며, 따라서, 전력 발생에 기여하지 않는 무효 전극 면적을 증가시킨다는 문제점을 발생시킨다. 그와 같은 경우에 있어서는, 포토레지스트 마스크가 종래 무효 전극 면적을 감소시키기 위해 사용되었다. 그러나, 에칭이나 또는 마스크 제거와 같은 화학적 처리는 필연적으로 시간과 비용을 증가시키고 작업을 복잡하게 만들었다.
따라서, 본 발명은 단순한 공정에 의해 저 비용으로 예정된 전극 패턴을 형성할 수 있는 반도체 디바이스 제조 방법을 제공한다.
본 발명의 다른 목적은, 단순한 공정에 의해 저 비용으로, 전력 발생에 기여하지 않는 무효 전극 면적을 감소시킴으로써 변환 효율을 증가시킬 수 있는 태양 전지의 제조 방법을 제공하는 것이다.
본 발명의 목적은, 전극 패턴을 형성하기 위해, 기판상에 제 1 반도체층을 형성하는 공정과, 상기 제 1 반도체층 위에 제 2 반도체층을 형성하는 공정 및, 상기 제 1 반도체층을 노출시키기 위해 레이저 연마를 사용함으로써 소정 패턴으로 상기 제 2 반도체층을 제거하는 공정을 포함하는 전자 디바이스 제조 방법에 의해 성취될 수 있다.
본 발명에 있어서, 상기 반도체층은 레이저 연마에 의해 소정 패턴으로 제거되며, 제 1 반도체층을 노출시키기 위해 미세 패터닝됨으로써, 포토레지스트 마스크 등을 사용하지 않고도 단순한 공정에 의해 저 비용으로 예정된 전극 패턴을 갖는 반도체 디바이스를 제조할 수 있다.
본 발명의 적합한 실시예에 있어서, 상기 기판은 실리콘 기판이다.
본 발명의 다른 적합한 실시예에 있어서, 상기 실리콘 기판은 단결정 실리콘 기판이다.
본 발명의 또 다른 실시예에 있어서, 상기 단결정 실리콘 기판은 박막 단결정 실리콘 기판이다.
본 발명의 또 다른 적합한 실시예에 있어서, 상기 제 1 반도체층은 반도체 디바이스를 생성하기 위해 기판상에 다공성 층을 개재하여 형성된다.
본 발명의 또 다른 적합한 실시예에 있어서, 상기 기판은 상기 제 1 및 제 2 반도체층이 기판을 재사용하기 위해 각각 분리 지지 기판에 의해 지지되도록 상기 다공성 층부에서 분리된다.
본 발명의 또 다른 적합한 실시예에 있어서, 상기 다공성 층은 다공성 실리콘층이다.
본 발명의 또 다른 적합한 실시예에 있어서, 상기 제 1 반도체층은 p-형 반도체층이고, 상기 제 2 반도체층은 n-형 반도체층이다.
본 발명의 또 다른 적합한 실시예에 있어서, 상기 제 1 반도체층 및 제 2 반도체층은 반도체 디바이스를 제조하기 위해 에피택셜 성장에 의해 형성된다.
본 발명의 또 다른 적합한 실시예에 있어서, 상기 제 1 반도체층은 전극을 형성하기 위해 형성된 전극 패턴에 따라 부분적으로 제거되며, 반도체 디바이스를 제조한다.
본 발명의 또 다른 적합한 실시예에 있어서, 상기 전극이 형성된 후에, 상기 기판은 투명 기판에 접착되며, 다음에 다공성 층부에서 분리되고, 지지 기판은 반도체 디바이스를 제조하기 위해 상기 제 1 반도체층의 배면에 접착된다.
본 발명의 또 다른 적합한 실시예에 있어서, 상기 투명 기판은 플라스틱 막을 포함한다.
본 발명의 또 다른 적합한 실시예에 있어서, 반도체 디바이스는 경량 및 가요성으로 제조될 수 있으며, 낮은 비용으로 제조될 수 있다.
본 발명의 또 다른 적합한 실시예에 있어서, 상기 지지 기판은 플라스틱 막을 포함한다.
본 발명의 또 다른 적합한 실시예에 있어서, 상기 다공성 층의 강도는 상기 기판이 반도체 디바이스를 제조하기 위해 다공성 층부에서 분리되도록 초음파 에너지를 사용함으로써 감소된다.
본 발명의 또 다른 적합한 실시예에 있어서, 상기 지지 기판이 제 1 반도체층의 배면에 접착되기 전에, 상기 제 1 반도체층의 표면상에 잔류하는 다공성 층은 반도체 디바이스의 제조를 위해 제거된다.
본 발명의 또 다른 적합한 실시예에 있어서, 상기 전극이 형성된 후, 상기 기판은 지지 기판에 접착되고, 다음에 다공성 층부에서 분리되고, 투명 기판은 산화 실리콘의 보호층이 제 1 반도체층의 배면상에 저온하에서 형성된 후 상기 제 1 반도체층의 배면에 접착된다.
본 발명의 또 다른 적합한 실시예에 있어서, 적어도 하나의 다공성 막이 상기 제 1 반도체층 및 제 2 반도체층의 형성부와 전극 패턴의 형성부 사이에 상기 제 1 및 제 2 반도체층을 관통하도록 형성되고, 적어도 하나의 다공성 층은 인접한 제 1 및 제 2 반도체층을 포함하는 인접 디바이스가 반도체 디바이스를 제조하도록 서로로부터 절연 및 분리되도록 적어도 하나의 절연 분리막을 형성하도록 열적 산화된다.
본 발명의 또 다른 적합한 실시예에 있어서, 적어도 2개의 다공성 막이 형성된다.
본 발명의 또 다른 적합한 실시예에 있어서, 상기 다공성 막은 다공성 실리콘을 포함한다.
본 발명의 또 다른 적합한 실시예에 있어서, 상기 제 1 및 제 2 반도체층은 발광소자를 구성한다.
본 발명의 또 다른 적합한 실시예에 있어서, 태양 전지는 단순한 공정에 의해 저 비용으로 제조될 수 있으며, 동력 발생에 기여하지 않는 무효 전극 면적은 변환 효율을 증가시키도록 감소된다. 즉, 상기 태양 전지는 전극을 기판상에 형성하고, 상기 기판을 투명 기판에 접착하고, 상기 기판을 다공성 층부에서 분리하고, 지지 기판을 제 1 반도체층의 배면에 접착함으로써 생성된다. 이 경우, 상기 제 1 반도체층은 레이저 연마에 의해 소정 패턴에서 제거되고, 제 2 반도체층을 노출시키도록 미세 패터닝되며, 따라서 무효 전극 면적이 감소되고, 예정된 전극 패턴을 갖는 단일 셀-타입 태양 전지를 제조한다. 태양 전지는 또한 전극을 기판상에 형성하고, 상기 기판을 지지 기판에 접착하고, 상기 기판을 다공성 층부에서 분리하고, 산화 실리콘의 보호층을 저온하에서 상기 제 1 반도체층의 배면상에 형성하고, 투명 기판을 상기 제 1 반도체층의 배면에 접착함으로써 제조될 수 있다. 이 경우, 백 접점-타입의 태양 전지가 제조될 수 있으며, 그 경우 광은 배면상에 입사되고, 무효 전극 면적은 변환 효율을 증가시키기 위해 충분히 감소될 수 있다. 태양 전지는 제 1 및 제 2 반도체층을 형성하고, 상기 제 1 및 제 2 반도체층을 관통하도록 적어도 하나의 다공성 막을 형성하고, 인접한 제 1 및 제 2 반도체층을 포함하는 인접 디바이스가 전극 패턴이 형성되기 전에 서로로부터 절연 및 분리되도록 적어도 하나의 절연 분리막을 형성하기 위해 적어도 하나의 다공성 막을 열적 산화시킴으로써 제조될 수 있다. 이 경우, 상기 제 1 및 제 2 반도체층을 관통하도록 형성된 적어도 하나의 다공성 막은 절연 분리막을 형성하기 위해 열적 산화되며, 따라서 인접된 디바이스를 절연 및 분리시킨다. 따라서, 백 접점-타입의 집적된 태양 전지는 제조 단계에서 상기 제 1 및 제 2 반도체층을 기판으로부터 분리시키는 일 없이 높은 작업 효율을 갖도록 제조될 수 있다.
도 1은 본 발명의 적합한 실시예에 따른 단일 셀-타입(single cell-type)의 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면.
도 2는 본 발명의 적합한 실시예에 따른 단일 셀-타입의 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면.
도 3은 본 발명의 적합한 실시예에 따른 단일 셀-타입의 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면.
도 4는 본 발명의 적합한 실시예에 따른 단일 셀-타입의 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면.
도 5는 본 발명의 적합한 실시예에 따른 단일 셀-타입의 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면.
도 6은 본 발명의 적합한 실시예에 따른 단일 셀-타입의 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면.
도 7은 본 발명의 적합한 실시예에 따른 단일 셀-타입의 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면.
도 8은 본 발명의 다른 적합한 실시예에 따른 백 접점-타입(back contact-type)의 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면.
도 9는 본 발명의 다른 적합한 실시예에 따른 백 접점-타입의 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면.
도 10은 본 발명의 다른 적합한 실시예에 따른 백 접점-타입의 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면.
도 11은 본 발명의 다른 적합한 실시예에 따른 백 접점-타입의 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면.
도 12는 본 발명의 또 다른 적합한 실시예에 따른 집적된 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면.
도 13은 본 발명의 또 다른 적합한 실시예에 따른 집적된 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면.
도 14는 본 발명의 또 다른 적합한 실시예에 따른 집적된 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면.
도 15는 본 발명의 또 다른 적합한 실시예에 따른 집적된 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면.
도 16은 본 발명의 또 다른 적합한 실시예에 따른 집적된 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면.
도 17은 본 발명의 또 다른 적합한 실시예에 따른 집적된 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면.
도 18은 양극 화성 장치의 약 단면도.
도 19는 마스크의 약 평면도.
*도면의 주요 부분에 대한 부호의 설명*
1: p-형 단결정 실리콘 기판 2:다공성 실리콘층
3: p+-형 층 4: p-형 층
5: n+-형 층 6: 분리층
7: 산화 실리콘막 13: 반사층
본 발명의 적합한 실시예는 첨부된 도면을 참고로 이하에 상세히 설명된다.
도 1 내지 도 7은 각각 단일 셀-타입(single cell-type)의 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하고 있다.
도 1에 도시된 바와 같이 단일 셀-타입의 박막 단결정 실리콘 태양 전지의 제조에 있어서, 다공성 실리콘층(2)은 먼저 붕소 등의 p-형 불순물을 포함하며, 예를 들면 양극 화성 방법에 의해 0.01 내지 0.02 Ωㆍ㎝의 저항을 갖는 p-형 단결정 실리콘 기판(1)의 표면상에 형성된다. 즉, 양호한 결정성을 갖는 에피택셜층을 형성하기 위해, 제 1 양극 화성 처리가 다공성 실리콘층(2)상에 낮은 다공률을 갖는 제 1 다공성 실리콘층(도시되지 않음)을 형성하기 위해 예를 들면 0.5 내지 3 mA/㎠의 전류 밀도하에서 2 내지 10분, 예를 들면 8분 동안 수행된다. 다음에, 제 2 양극 화성 처리가
중간의 다공률을 갖는 제 2 다공성 실리콘층(도시되지 않음)을 형성하기 위해 예를 들면 3 내지 20 mA/㎠의 전류 밀도하에서 2 내지 10분, 예를 들면 8분 동안 수행되며, 다음에, 제 3 양극 화성 처리가 높은 다공률을 갖는 제 3 다공성 실리콘층(도시되지 않음)을 형성하기 위해 예를 들면 40 내지 300 mA/㎠의 전류 밀도하에서 수 분 동안 수행된다. 상기 다공성 실리콘층(2)의 두께는 2 내지 10 ㎛ 적합하게는 8 ㎛가 된다. 상기 양극 화성 방법은 양극으로서 실리콘 기판(1)을 사용하는 플루오르화 수소산 용액에 전류를 통과시키는 방법을 포함한다. 공지된 양극 화성 방법의 실례로는 이토 등에 의한 "표면 기술 Vol. 46, No. 5, p8-13, 1995 「다공성 실리콘의 양극 화성」에 공개되어 있는 2중 셀 방법이 있다.
상기 방법에 있어서, 다공성 실리콘층(2)이 형성될 실리콘 기판(1)은 2개의 전해 탱크 사이에 위치되며, DC 전원에 접속된 백금 전극은 DC 전압이 양극으로서 실리콘 기판(1)을 사용함으로써 제공되도록 전해질을 포함하는 2개의 전해 탱크에 제공되며, 상기 백금 전극은 부식에 의해 상기 실리콘 기판(1)의 한 면상에 다공을 형성하도록 음극으로써 제공된다. 전해질로서는 예를 들어 붕화 수소산과 에틸알콜의 용적비가 3:1 내지 1:1이 적합하다.
다음에, 도 2에 도시된 바와 같이, 상기 다공성 실리콘층(2)의 표면은 상기 다공성 실리콘층(2)의 표면에 형성된 다수의 세공을 폐쇄하도록 5 내지 30분 동안 1050 내지 1200℃, 적합하게는 1100℃ 에서 수소로 어니일링 된다. 다음에, p+-형 층(3)은 1000 내지 1150℃, 적합하게는 1070℃에서, SiH4, SiCl4, SiCl3, SiHCl3, SiH2Cl2등과 같은 가스를 사용하여 상기 다공성 실리콘층(2)의 표면상에 0.2 내지 1 ㎛의 두께로 에피택셜 성장되며, p-형 층(4)은 불순물 밀도가 1014내지 1018/㎠가 되도록 1 내지 50㎛의 두께로 연속적으로 에피택셜 성장된다. 다음에, n+-형 층(5)이 확산 또는 에피택셜 성장에 의해 0.1 내지 1㎛의 두께로 형성된 음극으로서 사용된다.
수소 어니일링 방법, 에피택셜 성장 및 확산 방법에 있어서, 상기 다공성 실리콘층(2)의 실리콘 원자는 재배열되도록 이동되며, 따라서, 제 3 다공성 실리콘층은 인장강도가 현저히 감소되고 분리층(6)으로 변환된다. 상기 분리층(6)은 부분적으로 발생되지 않고, p+-형 층(3)이나 p-형 층(4)을 상기 실리콘 기판(1)으로부터 완전히 분리시키는 인장강도를 갖는다.
또한, 도 3에 도시된 바와 같이, 상기 n+-형 층(5)은 양극으로 작용하는 p-형 층(4)을 노출시키도록 엑시머층을 사용하는 레이저 연마에 의해 소정 패턴으로 부분적으로 제거된다. 본 실시예에 있어서, 음극으로서 작용하는 상기 n+-형 층(5)은 양극으로서 작용하는 p-형 층(4)을 노출시키도록 미세 패터닝을 허용하는 레이저 연마에 의해 부분적으로 제거되며, 따라서, 예정된 전극 패턴이 포토레지스트 마스크 등을 사용하는 일 없이 저비용 하에서 감소된 무효 전극 면적을 갖도록 형성될 수 있다.
다음에, 도 4에 도시된 바와 같이, 노출된 p-n+ 접합부를 보호하기 위하여, 산화 실리콘막(7)이 800 내지 1000℃에서 열적 산화에 의해 형성되며, 산화 티탄 반사 방지막(8)이 부가로 형성된다.
다음에, 도 5에 도시된 바와 같이, 전극 윈도우는 엑시머 레이저 등을 사용하여 레이저 연마에 의해 형성되며, 양극(9a) 및 음극(9b)은, 예를 들면, 스크린-프린팅 금속 페이스트에 의해, 상기 산화 티탄 반사 방지막(8)에 형성된 구멍에 형성된다.
다음에, 투명 플라스틱막(11)이 접착제(10)를 사용하여 접착되며, 다음에 상기 실리콘 기판(1)은 물이나 또는 에틸 알콜 용액에 침수되고, 예를 들면, 25 ㎑ 및 60 W의 초음파로 상기 실리콘 기판에 조사된다. 결과적으로, 상기 분리막(6)의 인장강도는 상기 실리콘 기판(1)이 도 6에 도시된 바와 같이 태양 전지 디바이스(12)로부터 분리되도록 분리층(6)을 파단시키도록 초음파 에너지에 의해 약화된다.
상기 다공성 실리콘층(2)이 실리콘 기판(1)이 분리되는 태양 전지 디바이스(12)의 배면상에 잔류하므로, 상기 태양 전지 디바이스(12)의 배면상의 다공성 실리콘층(2)은 불화 수소산과 질산의 혼합 용액을 사용하는 회전 실리콘 에칭에 의해 제거된다. 다음에, 그의 배면상에 형성된 반사막(13)을 포함하는 플라스틱막(14)은 도 7에 도시된 바와 같이 단일 셀-타입의 박막 단결정 실리콘 태양 전지(16)를 생성하기 위해 접착제(15)로 접착된다.
상기 단일 셀-타입의 박막 단결정 실리콘 태양 전지(12)로부터 분리된 실리콘 기판(1)의 표면상에 잔류하는 다공성 실리콘층(2)은, 상기 실리콘 기판(1)이 재사용되도록, 전해 폴리싱, 회전 실리콘 에칭 등에 의해 제거된다.
상기 실시예에 있어서, 음극으로서 작용하는 상기 n+-형 층(5)이 양극으로 작용하는 p-형 층(4)을 노출시키도록 미세 패터닝을 허용하는 레이저 연마에 의해 소정의 패턴으로 제거되므로, 단일 셀-타입의 박막 단결정 실리콘 태양 전지는 포토레지스트 마스크 등을 사용하는 일 없이 저비용으로 제조될 수 있으며, 상기 무효 전극 면적은 변환 효율을 증가시키도록 충분히 감소될 수 있다.
본 실시예에 있어서, 음극으로서 작용하는 상기 n+-형 층(5)이 양극으로 작용하는 p-형 층(4)을 노출시키도록 미세 패터닝을 허용하는 레이저 연마에 의해 소정의 패턴으로 제거되므로, 소정 전극 패턴을 갖는 단일 셀-타입의 박막 단결정 실리콘 태양 전지가 제조될 수 있다.
도 8 내지 도 11은 본 발명의 다른 적합한 실시예에 따른 백 접점-타입(back contact-type)의 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면이다.
도 1 내지 도 7에 도시된 방법에 의해 생성된 상기 단일 셀-타입의 박막 단결정 실리콘 태양 전지(12)에 있어서, 상기 양극(9a) 및 음극(9b)은 상기 표면상에 형성되며, 따라서 변환 효율에 있어서의 충분한 개선은 큰 무효 전극 면적으로 인해 제한된다. 따라서, 본 실시예에 있어서, 상기 양극(9a) 및 음극(9b)은 소위 백 접점-타입의 박막 단결정 실리콘 태양 전지를 제조하기 위해 상기 태양 전기 디바이스(12)의 배면상에 형성된다.
도 1 내지 도 3에 도시된 실시예에 있어서와 같이, 다공성 실리콘층(2)은 p-형 단결정 실리콘 기판(1)상에 형성되며, p+-형 층(3), p-형 층(4) 및 n+-형 층(5)은 상기 다공성 실리콘층(2)상에 형성된다. 분리층(6)이 형성된 후, 음극으로서 작용하는 상기 n+-형 층(5)은 양극으로 작용하는 p-형 층(4)을 노출시키도록 엑시머 레이저를 사용하는 레이저 연마에 의해 소정의 패턴으로 부분적으로 제거됨으로써, 전극 패턴을 형성한다. 본 실시예에 있어서, 음극으로서 작용하는 상기 n+-형 층(5)은 양극으로 작용하는 p-형 층을 노출시키도록 미세 패터닝을 허용하는 레이저 연마에 의해 소정의 패턴으로 부분적으로 제거됨으로, 포토레지스트 마스크 등을 사용하는 일 없이 저비용으로 소정의 미세 전극 패턴이 형성된다.
다음에, 노출된 p-n+ 접합부를 보호하기 위하여, 산화 실리콘막(7)은 도 8에 도시된 바와 같이 800 내지 1000℃에서 열적 산화에 의해 형성된다.
다음에, 도 9에 도시된 바와 같이, 전극 윈도우는 엑시머 레이저를 사용하는 레이저 연마에 의해 형성되며, 금속 페이스트는 양극(9a) 및 음극(9b)을 형성하기 위해 상기 산화 실리콘막(7)에 형성된 구멍에 스크린 프린트된다. 상기 양극(9a) 및 음극(9b)은 적합하게도 가능한 한 많은 광을 반사하도록 큰 영역을 가지며, 태양 전지의 배면상에 입사되며 그를 통해 전송된다.
다음에, 불투명한 플라스틱막(21)이 접착제(20)로 상기 실리콘 기판(1)에 접착되며, 상기 실리콘 기판(1)은 물이나 또는 에틸 알콜 용액에 침수된 후, 예를 들면, 25 ㎑ 및 60 W의 초음파로 상기 실리콘 기판에 조사된다. 결과적으로, 상기 분리막(6)의 인장강도는 상기 분리층(6)을 파단시키도록 초음파 에너지에 의해 약화되며, 그 결과, 도 10에 도시된 바와 같이, 상기 실리콘 기판(1)이 태양 전지(22)로부터 분리된다.
상기 다공성 실리콘층(2)이 실리콘 기판(1)이 분리되는 태양 전지(12)의 배면상에 잔류하므로, 상기 태양 전지(12)의 배면상에 잔류하는 다공성 실리콘층(2)은 p+-형 층(3)을 노출시키기 위해 불화 수소산과 질산의 혼합 용액을 사용하는 회전 실리콘 에칭 방법에 의해 제거된다. 또한, 상기 p+-형 층(3)의 노출된 표면의 재결합 속도를 감소시키기 위해, 유기 용매에서 실리카를 용해시킴으로써 얻어진 용액은 실리카 코팅층(도시되지 않음)을 형성하도록 p+-형 층(3)의 표면상에 코팅된다. 상기 실리카 코팅층은 상기 p+-형 층(3)의 표면상에 10 ㎚ 이하의 두께를 갖는 보호막(23)을 형성하도록 UV 조사에 의해 생성된 오존으로 산화된다.
즉, 주요 성분으로서 알콜, 및 에스테르와 케톤을 포함하는 유기 용매에서 실리카를 용해시킴으로써 얻어진 실리카 용액은 실리카 함유층을 형성하기 위해 상기 p+-형 층(3)의 표면상에 코팅된 후, 자외선으로 조사된다. 결과적으로, 오존은 실리카 함유층에서 유기 용매를 증발시키기 위해 생성되며, 또한 생성된 오존에 의해 실리카 함유층에서 실리카를 산화시키며, 산화 실리카의 보호막(23)을 형성한다. 예를 들어, 오존은, 산화 실리카의 보호막(23)을 형성하기 위해, 1초 내지 30분 동안 1 내지 100 ㎽/㎠, 적합하게는 1초 내지 2분 동안 5 내지 100 ㎽/㎠로 엑시머 자외선 램프를 사용하여 172 ㎚의 파장을 갖는 자외선으로 조사함으로써 생성될 수 있다.
상기 실시예에 있어서, 오존은, 실리카 함유층의 유기 용매를 증발시키고 생성된 오존에 의해 실리카를 산화시키기 위해, 실리카 함유층이 실리카 용액을 코팅시킴으로써 형성되는 상기 p+-형 층(3)의 표면상에 자외선을 조사시킴으로써 생성되며, 저온하에서 산화 실리콘의 보호층(23)을 형성한다. 따라서, 낮은 열저항을 갖는 불투명한 플라스틱막(21)은 손상을 입지 않으며, 상기 불투명한 플라스틱막(21)을 접착하기 위해 사용되는 접착제(21)도 손상을 입지 않는다. 또한, 어떠한 진공 장비도 필요치 않으며, 사용되는 장치의 비용이 낮아지고, 따라서 상기 보호막(23)의 형성은 스퍼터링이나 또는 저온 CVD에 의한 보호막(23)의 형성과 비교하여 낮은 비용으로 수행될 수 있다.
따라서, 상기 태양 전지(22)의 내측으로부터 상기 p+-형 층(3)의 표면으로의 전극 확산은 고 밀도의 p+-형 층(3)에 의해 방지되며, 따라서 상기 p+-형 층(3)과 보호막(23)의 표면 재결합 속도는 감소될 수 있다.
이 때, 산화 티타늄(TiOx)을 함유한 용액은 상기 보호막(23)의 표면상에 코팅되며, 상기 코팅된 막을 건조시키고 산화 티타늄을 산화 또는 환원시키도록 자외선으로 조사하고, 주로 이산화 티타늄으로 구성된 산화 티탄 반사 방지막(24)이 상기 보호막(23)의 표면상에 10 내지 100 ㎚의 두께로 형성된다. 또한, 플라스틱막(26)은, 도 11에 도시된 바와 같이, 백 접점-타입의 박막 단결정 실리콘 태양 전지(27)를 제조하기 위해 접착제(25)로 산화 티탄 반사 방지막(24)의 표면에 접착된다.
상기 실시예에 따라서, 음극으로서 작용하는 상기 n+-형 층(5)은 양극으로서 작용하는 p-형 층(4)을 노출시키도록 미세 패터닝을 허용하는 레이저 연마에 의해 예정된 패턴으로 부분적으로 제거되며, 따라서, 예정된 미세 전극 패턴이 포토레지스트 마스크 등을 사용하는 일 없이 저비용 하에서 형성될 수 있다.
상기와 같은 실시예에 의해 생성된 백 접점-타입의 박막 단결정 실리콘 태양 전지(27)에 있어서, 광은 상기 플라스틱막(26)상에 입사되며, 따라서 무효 전극 면적은 입사 평면상의 전극 부재로 인해 감소될 수 있고, 따라서 변환 효율을 크게 증가시킨다.
또한, 상기 실시예에 있어서, 오존은, 실리카 함유층의 유기 용매를 증발시키고 생성된 오존에 의해 상기 실리카 함유층의 실리카를 산화시키기 위해, 실리카 용액이 코팅되는 상기 p+-형 층(3)의 표면상에 자외선을 조사시킴으로써 생성되며, 따라서, 저온하에서 산화 실리콘의 보호층(23)을 형성한다. 따라서, 낮은 열저항을 갖는 불투명한 플라스틱막(21)에 대한 손상이나 또는 상기 불투명한 플라스틱막(21)을 접착하기 위해 사용되는 접착제(21)에 대한 손상이 효과적으로 방지될 수 있다. 또한, 어떠한 진공 장비도 필요치 않으며, 사용되는 장치의 비용이 낮아지고, 따라서 상기 보호막(23)의 형성은 스퍼터링이나 또는 저온 CVD에 의한 보호막(23)의 형성과 비교하여 낮은 비용으로 수행될 수 있고 또한 표면 재결합을 감소시킬 수 있다.
도 12 내지 도 17은 본 발명의 또 다른 적합한 실시예에 따른 집적된 박막 단결정 실리콘 태양 전지를 제조하기 위한 처리 단계를 도시하는 도면이다.
도 1 내지 도 3에 도시된 실시예에 있어서와 같이, 다공성 실리콘층(2)은 p-형 단결정 실리콘 기판(1)상에 형성되며, p+-형 층(3), p-형 층(4) 및 n+-형 층(5)은 상기 다공성 실리콘층(2)상에 형성된다. 또한 분리층(6)이 형성된다.
다음에, 도 12에 도시된 바와 같이, 높은 다공률을 갖는 다공성 실리콘층(30)은 n+-형 층(5), p-형 층(4) 및 p+-형 층(3)을 관통시키기 위해 양극 화성에 의해 형성되어, 상기 다공성 실리콘층(2)에 도달한다. 상기 다공성 실리콘층(30)의 다공률은, 예를 들어, 40 내지 80 용적%로서 선정된다.
도 18은 상기 다공성 실리콘층(30)을 형성하기 위한 양극 화성 장치의 약 단면도이다.
도 18에 도시된 바와 같이, 예를 들어, 한 쌍의 백금 전극(42,43)은 붕화 수소산과 에틸알콜의 용적비가 3:1 내지 1:1인 전해 용액(40)을 포함하는 전해 탱크(41)에 제공되며, 상기 한 쌍의 백금 전극(42,43)은 DC 전원(44)에 접속된다. 상기 실리콘 기판(1)을 포함하는 적층체(46), 다공성 실리콘층(2), p+-형 층(3), p-형 층(4) 및 도 2에 도시된 n+-형 층(5)은 절연 물질로 제조된 지지 부재(45)에 의해 지지되며, 또한 염화 비닐 수지로 제조된 마스크(47)는 상기 적층체(46)의 음의 백금 전극(43) 측부상에서 지지 부재(45)에 의해 지지된다. 결과적으로, 상기 전해 탱크(41)는 상기 지지 부재(45), 적층체(46) 및 마스크(47)에 의해 2개의 부위로 분할된다.
도 19는 상기 마스크(47)의 약 평면도이다.
도 19에 도시된 바와 같이, 상기 마스크(47)는 예를 들면 레이저 가공에 의해 형성된 다수의 장방형 구멍(48)을 갖는다. 상기 각각의 장방형 구멍(48)은 예를 들면 20 ㎛의 폭을 갖는다.
도 18에서 도시된 바와 같이, 상기 각각의 장방형 구멍(48)은 상기 마스크(47)의 일부와 연통하도록 헝성되며, 실제로 웨지 단면 형상을 갖도록 레이저 가공에 의해 형성된다.
상기 다공성 실리콘층(30)은 이상과 같이 형성된 양극 화성 장치에 의해 다음과 같이 형성된다.
첫째, 상기 실리콘 기판(1), 다공성 실리콘층(2), p+-형 층(3), p-형 층(4) 및 n+-형 층(5)과 마스크(47)를 포함하는 적층체(46)가 상기 전해 용액(40)에 위치되어, 상기 마스크(47)의 다수의 장방형 구멍(48)은 다공성 실리콘층(30)이 n+-형 층(5), p-형 층(4) 및 p+-형 층(3)에 형성되는 위치에 대응하는 위치에 위치한다.
다음에, 전류는 DC 전원(44)을 사용하므로써 양의 백금 전극(42)과 음의 백금 전극(43) 사이를 흐른다. 이 경우, 상기 지지 부재(45)는 절연 물질로 제조되며, 따라서, 상기 전류는 전해 용액(40)에만 흐른다.
상기 마스크(47)는 염화 비닐 수지로 제조되며, 상기 다수의 장방형 구멍(48)은 전해 용액(40)의 적층체(46)의 음의 백금 전극(43) 측부상에 배열되며, 따라서, 전류는 상기 마스크(47)에 형성된 다수의 장방형 구멍(48)에 대응하는 적층체(46)의 일부를 통해 흐른다.
결과적으로, 상기 다공성 실리콘층(30)은 상기 마스크(47)에 형성된 다수의 장방형 구멍(48)에 대응하는 적층체(46)의 일부에 형성된다.
전류값과 양극 화성 시간은 상기 다공성 실리콘층(30)이 상기 n+-형 층(5), p-형 층(4) 및 p+-형 층(3)을 관통하도록 형성되나, 상기 실리콘 기판(1)에 형성되지 않도록 선정된다. 예를 들면, 상기 다공성 실리콘층(30)은 100 ㎃/㎠, 적합하게는 14 ㎃/㎠로 6분 동안 양극 산화함으로써 형성된다.
상기 다공성 실리콘층(30)이 상기 n+-형 층(5), p-형 층(4) 및 p+-형 층(3)을 관통하여 상기 다공성 실리콘층(2)에 도달하도록 양극 화성에 의해 형성된 후, 상기 다공성 실리콘층(30)은 각각의 장치를 분리하기 위해 절연 분리층(30) 안으로 변환되도록 800 내지 1000℃의 온도에서 열적 산화된다. 동시에, 상기 열적 산화는 도 13에 도시된 바와 같이 상기 n+-형 층(5)의 표면상에 산화 실리콘막(50)을 형성한다.
상기 실시예에 따르면, 인접 장치들이 상기 n+-형 층(5), p-형 층(4) 및 p+-형 층(3)을 관통하여 상기 다공성 실리콘층(2)에 도달하는 다공성 실리콘층(30)으로부터 변환되는 절연 분리층(30)에 의해 서로로부터 절연 및 분리된다. 따라서 상기 인접 장치들을 분리하기 위해 상기 n+-형 층(5), p-형 층(4) 및 p+-형 층(3)을절삭하는데 있어서, 태양 전지가 형성되고 상기 실리콘 기판(1)으로부터 분리되기 전에, 상기 n+-형 층(5), p-형 층(4) 및 p+-형 층(3)이 상기 실리콘 기판(1)으로부터 분리되는 것을 효과적으로 방지할 수 있게 되며, 따라서 실현성이 증가된다.
다음에, 도 14에 도시된 바와 같이, 음극으로서 작용하는 상기 n+-형 층(5)은 양극으로서 작용하는 p-형 층(4)을 노출시키도록 엑시머 레이저를 사용하는 레이저 연마에 의해 예정된 패턴으로 부분적으로 제거된다. 본 실시예에 있어서, 음극으로서 작용하는 상기 n+-형 층(5)은 양극으로서 작용하는 p-형 층(4)을 노출시키기 위해 미세 패터닝을 허용하는 레이저 연마에 의해 예정된 패턴으로 부분적으로 제거하므로, 상기 예정된 미세 전극 패턴은 포토레지스트 마스크를 사용하는 일 없이 형성될 수 있다.
다음에, 노출된 p-n+ 접합부를 보호하기 위하여, 상기 산화 실리콘막(50)은 산화 실리콘막(50)의 두께가 증가하도록 800 내지 1000℃의 온도에서 열적 산화된다.
다음에, 도 15에 도시된 바와 같이, 전극 윈도우는 엑시머 레이저를 사용하는 레이저 연마에 의해 형성되며, 다수의 전극(9), 양극(9a) 및 음극(9b)은, 예를 들면, 스크린-프린팅 금속 페이스트에 의해, 상기 산화 실리콘막(50)에 형성된 구멍에 형성된다. 상기 전극(9)은 인접 장치의 n+-형 층(5) 및 p-형 층(4)에 접속되도록 상기 절연 분리층(30) 위로 연장되며, 상기 p-형 층(4)에 접속된 양극(9a)과 상기 n+-형 층(5)에 접속된 음극(9b)은 오직 양 단부에만 형성된다. 도 8 내지 도 11에 도시된 실시예에 있어서와 같이, 상기 전극(9), 양극(9a) 및 음극(9b)은 상기 태양 전지의 배면상에 입사된 광을 가능한 한 많이 반사시키고 그를 통해 전달되도록 큰 영역을 갖는 것이 좋다.
다음에, 불투명한 플라스틱막(52)이 상기 실리콘 기판(1)에 접착되며, 다음에 상기 실리콘 기판(1)은 물이나 또는 에틸 알콜 용액에 침수된 후, 예를 들면, 25 ㎑ 및 60 W의 초음파로 상기 실리콘 기판(1)에 조사된다. 결과적으로, 상기 분리막(6)의 인장강도는 상기 분리층(6)을 파단시키도록 초음파 에너지에 의해 약화되며, 그 결과, 도 16에 도시된 바와 같이, 상기 실리콘 기판(1)이 태양 전지(53)로부터 분리된다.
상기 다공성 실리콘층(2)이 실리콘 기판(1)이 분리되는 태양 전지(53)의 배면상에 잔류하므로, 상기 태양 전지(53)의 배면상에 잔류하는 다공성 실리콘층(2)은 p+-형 층(3)을 노출시키기 위해 불화 수소산과 질산의 혼합 용액을 사용하는 회전 실리콘 에칭 방법에 의해 제거된다. 상기 p+-형 층(3)의 노출된 표면의 재결합 속도를 감소시키기 위해, 유기 용매에서 실리카를 용해시킴으로써 얻어진 용액은 실리카 코팅층(도시되지 않음)을 형성하도록 p+-형 층(3)의 표면상에 코팅된다. 상기 실리카 코팅층은 상기 p+-형 층(3)의 표면상에 10 ㎚ 이하의 두께를 갖는 보호막(54)을 형성하도록 UV 조사에 의해 생성된 오존으로 산화된다.
즉, 주요 성분으로서 알콜, 및 에스테르와 케톤을 포함하는 유기 용매에서 실리카를 용해시킴으로써 얻어진 실리카 용액은 실리카 함유층을 형성하기 위해 상기 p+-형 층(3)의 표면상에 코팅된 후, 자외선으로 조사된다. 결과적으로, 오존은 실리카 함유층에서 유기 용매를 증발시키고 또한 또한 생성된 오존에 의해 실리카 함유층에서 실리카를 산화시키기 위해 생성되며, 따라서, 산화 실리카의 보호막(23)을 형성한다. 예를 들어, 오존은, 산화 실리콘의 보호막(54)을 형성하기 위해, 1초 내지 30분 동안 1 내지 100 ㎽/㎠, 적합하게는 1초 내지 2분 동안 5 내지 100 ㎽/㎠로 엑시머 자외선 램프를 사용하여 172 ㎚의 파장을 갖는 자외선으로 조사함으로써 생성될 수 있다.
상기 실시예에 있어서, 오존은, 실리카 함유층의 유기 용매를 증발시키고 생성된 오존에 의해 실리카를 산화시키기 위해, 실리카 함유층이 실리카 용액을 코팅시킴으로써 형성되는 상기 p+-형 층(3)의 표면상에 자외선을 조사시킴으로써 생성되며, 저온하에서 산화 실리콘의 보호층(54)을 형성한다. 따라서, 낮은 열저항을 갖는 불투명한 플라스틱막(52)은 손상을 입지 않으며, 상기 불투명한 플라스틱막(52)을 접착하기 위해 사용되는 접착제(51)도 손상을 입지 않는다. 또한, 어떠한 진공 장비도 필요치 않으며, 사용되는 장치의 비용이 낮아지고, 따라서 상기 보호막(54)의 형성은 스퍼터링이나 또는 저온 CVD에 의한 보호막(54)의 형성과 비교하여 낮은 비용으로 수행될 수 있다.
따라서, 상기 태양 전지(53)의 내측으로부터 상기 p+-형 층(3)의 표면으로의 전극 확산은 고 밀도의 p+-형 층(3)에 의해 방지되며, 따라서 상기 p+-형 층(3)과 보호막(54)의 표면 재결합 속도는 감소될 수 있다.
이 때, 산화 티타늄(TiOx)을 함유한 용액은 상기 보호막(54)의 표면상에 코팅되며, 상기 코팅된 막을 건조시키고 산화 티타늄을 산화 또는 환원시키도록 자외선으로 조사하고, 주로 이산화 티타늄으로 구성된 산화 티탄 반사 방지막(55)이 상기 보호막(54)의 표면상에 10 내지 100 ㎚의 두께로 형성된다. 또한, 플라스틱막(57)은, 도 17에 도시된 바와 같이, 백 접점-타입의 집적 박막 단결정 실리콘 태양 전지(58)를 제조하기 위해 접착제(56)로 산화 티탄 반사 방지막(55)의 표면에 접착된다.
상기 실시예에 따라서, 음극으로서 작용하는 상기 n+-형 층(5)은 양극으로서 작용하는 p-형 층(4)을 노출시키도록 미세 패터닝을 허용하는 레이저 연마에 의해 예정된 패턴으로 부분적으로 제거되며, 따라서, 예정된 미세 전극 패턴이 포토레지스트 마스크를 사용하는 일 없이 형성될 수 있다.
상기와 같은 실시예에 의해 생성된 백 접점-타입의 집적 박막 단결정 실리콘 태양 전지(58)에 있어서, 광은 상기 플라스틱막(57)상에 입사되며, 따라서 무효 전극 면적은 입사 평면상의 전극 부재로 인해 감소될 수 있고, 따라서 변환 효율을 크게 증가시킨다.
또한, 상기 실시예에 있어서, 오존은, 실리카 함유층의 유기 용매를 증발시키고 생성된 오존에 의해 상기 실리카 함유층의 실리카를 산화시키기 위해, 실리카 용액이 코팅되는 상기 p+-형 층(3)의 표면상에 자외선을 조사시킴으로써 생성되며, 따라서, 저온하에서 산화 실리콘의 보호층(54)을 형성한다. 따라서, 낮은 열저항을 갖는 불투명한 플라스틱막(52)에 대한 손상이나 또는 상기 불투명한 플라스틱막(52)을 접착하기 위해 사용되는 접착제(51)에 대한 손상이 효과적으로 방지될 수 있다. 또한, 어떠한 진공 장비도 필요치 않으며, 사용되는 장치의 비용이 낮아지고, 따라서 상기 보호막(54)의 형성은 스퍼터링이나 또는 저온 CVD에 의한 보호막(54)의 형성과 비교하여 낮은 비용으로 수행될 수 있고 또한 표면 재결합을 감소시킬 수 있다.
상기 실시예에 따르면, 인접 장치들이 상기 n+-형 층(5), p-형 층(4) 및 p+-형 층(3)을 관통하여 상기 다공성 실리콘층(2)에 도달하는 다공성 실리콘층으로부터 변환되는 절연 분리층(30)에 의해 서로로부터 절연 및 분리된다. 따라서 상기 인접 장치들을 분리하기 위해 상기 n+-형 층(5), p-형 층(4) 및 p+-형 층(3)을 절삭하는데 있어서, 태양 전지(53)가 형성되고 상기 실리콘 기판(1)으로부터 분리되기 전에, 상기 n+-형 층(5), p-형 층(4) 및 p+-형 층(3)이 상기 실리콘 기판(1)으로부터 분리되는 것을 효과적으로 방지할 수 있게 되며, 따라서 실현성이 증가된다.
본 발명은 상술된 실시예에 한정되지 않으며, 청구항에 공개된 본 발명의 범위에서 다양한 변경이 가능할 수 있다. 물론, 이와 같은 변경도 또한 본 발명에 포함된다.
예를 들어, 비록 태양 전지가 상술된 각각의 실시예에서 설명되고 있으나, 본 발명은 상기와 같은 태양 전지의 생산에만 한정되지 않으며, MOS 등과 같은 다양한 형태의 반도체 디바이스의 생산에도 제공될 수 있다.
비록, 상술된 실시예에 있어서는, 상기 양극(9a) 및 음극(9b)이 스크린-프린팅 금속 페이스트에 의해 형성된다 할지라도, 상기 양극(9a) 및 음극(9b)은 스퍼터링 등에 의해 형성될 수도 있다.
비록, 도 1 내지 도 7에 도시된 실시예에 있어서는, 상기 투명 플라스틱막(11)이 접착제(10)로 접착된다 할지라도, 투명 페이퍼 시트가 상기 투명 플라스틱막(11) 대신에 사용될 수도 있다.
비록, 도 1 내지 도 7에 도시된 실시예에 있어서는, 반사층(13)이 형성되는 플라스틱막(14)은 접착제(15)로 다공성 실리콘층(2)이 제거되는 태양 전지(12)의 배면에 접착된다 할지라도, SUS 등과 같은 페이퍼 시트나 또는 박막 금속이 상기 플라스틱막(14) 대신에 접착될 수도 있다.
비록, 도 8 내지 도 11에 도시된 실시예에 있어서는, 상기 불투명 플라스틱막(21)이 접착제(20)로 접착되고, 한편, 도 12 내지 도 19에 도시된 실시예에 있어서와 같이 상기 불투명 플라스틱막(52)이 접착제(51)로 접착된다 할지라도, SUS 등과 같은 페이퍼 시트나 또는 박막 금속이 상기 플라스틱막이 투명이든 아니든 간에 상관없이 상기 플라스틱막(21 또는 52) 대신에 접착될 수도 있다.
비록, 도 8 내지 도 11 또는 도 12 내지 19에 도시된 실시예에 있어서는, 주요 성분으로서 알콜, 및 에스테르와 케톤을 포함하는 유기 용매에서 실리카를 용해시킴으로써 얻어진 실리카 용액은 실리카 함유층을 형성하기 위해 상기 p+-형 층(3)의 표면상에 코팅되며, 다음에 오존은 실리카 함유층에서 유기 용매를 증발시키고 또한 또한 생성된 오존에 의해 실리카 함유층에서 실리카를 산화시키기 위해 자외선 조사에 의해 생성되며, 따라서, 산화 실리콘으로 제조된 보호막(23 또는 54)을 형성한다. 그러나, 상기 실리카 용액이 실리카 함유층을 형성하기 위해 p+-형 층(3)의 표면상에 코팅된 후, 상기 실리카 함유층의 유기 용매는 25 내지 150 ℃의 온도에서 증발될 수도 있으며, 다음에 상기 실리카 함유층의 실리카는 보호막(23 또는 54)을 형성하기 위해 자외선 조사에 의해 생성된 오존으로 산화될 수도 있다. 이와 같은 방법은 자외선 조사 전에 상기 실리카 함유층의 유기 용매를 증발시키는 방법을 포함하며, 따라서 짧은 시간 내에 자외선 조사에 의해 생성된 오존을 사용하여 상기 보호막(23 또는 54)을 형성할 수 있다. 또한, 상기 실리카 용액 및 산화 티타늄(TiOx) 용액은 상기 p+-형 층(3)의 표면상에 성공적으로 코팅될 수도 있으며, 다음에 실리카 용액의 용매 및 산화 티타늄 용액의 용매를 증발시키기 위해 자외선으로 조사하고, 생성된 오존에 의해 실리카를 산화하고, 산화 실리콘으로 제조된 보호막(23 또는 54)을 형성하고, 산화 티타늄을 연속적으로 산화 또는 환원시키고, 이산화 티타늄으로 구성된 산화 티탄 반사 방지막(24 또는 55)을 형성한다. 이 때, 상기 실리카 용액은 실리카 함유층을 형성하기 위해 상기 p+-형 층(3)의 표면상에 코팅될 수도 있으며, 상기 실리카 함유층을 건조한 후, 상기 산화 티타늄(TiOx) 용액은 산화 티타늄 용액의 용매를 증발시키도록 산화 티타늄의 용매를 증발시키기 위해 자외선으로 코팅 및 조사될 수도 있으며, 산화 실리콘으로 제조된 보호막(23 또는 54)을 형성하기 위해 생성된 오존으로 실리카를 산화시키고, 또한 주로 이산화 티타늄으로 제조되는 산화 티탄 반사 방지막(24 또는 55)을 형성하기 위해 산화 티타늄을 연속으로 산화시키거나 또는 감소시킨다. 선택적으로, 산화 실리콘으로 제조된 보호막(23 또는 54)은 자외선 조사에 의해 생성된 오존을 사용하여 산화 실리콘으로 제조된 보호막(23 또는 54)의 형성 대신에 150 ℃ 이하의 저온에서 스퍼터링 또는 CVD 에 의해 형성될 수도 있다.
비록, 도 8 내지 도 11 및 도 12 내지 19에 도시된 실시예에 있어서는, 상기 p+-형 층(3)이 형성될지라도, 상기 p+-형 층(3)은 상기 p-형 층(4)과 보호막(23 또는 54)의 계면 재결합이 감소될 수 있을 때 형성되지 않을 수도 있으며, 따라서 상기 p+-형 층(3)에 의한 오거 재결합에 의해 변환 효율의 악화를 방지한다.
도 8 내지 도 11 및 도 12 내지 19에 도시된 실시예에 있어서, 그레이딩이 광을 가둠으로써 변환 효율을 개선시키기 위해 n+-형 층(5)에 형성될 수도 있다.
비록, 상술된 실시예에 있어서, 상기 p+-형 반도체층(3), p-형 반도체층(4) 및 n+-형 반도체층(5)이 p-형 실리콘 기판(1)상에 차례로 형성된다 할지라도, n-형 실리콘 기판(1)이 사용될 수도 있으며, p+-형 층 또는 p-형 층이 음극으로서 사용될 수도 있으며, n+-형 층 또는 n-형 층이 양극으로서 사용될 수도 있다.
비록, 도 12 내지 19에 도시된 실시예에 있어서는, 상기 다공성 실리콘층(30)이 상기 n+-형 층(5), p-형 층(4) 및 p+-형 층(3)을 관통하고 상기 다공성 실리콘층(2)에 도달하도록 형성된다 할지라도, 상기 다공성 실리콘층(30)이 상기 n+-형 층(5), p-형 층(4) 및 p+-형 층(3)을 관통하는 한 상기 다공성 실리콘층(2)에 도달하도록 형성될 필요는 없으며, 또한 상기 다공성 실리콘층(30)은 다공성 실리콘층(2)과 접촉하여 형성될 수도 있다.
비록 도 18에 도시된 양극 화성 장치가 백금 전극(42, 43)을 포함한다 할지라도, 상기 전극 물질은 백금에 한정되지 아니하고, 불화 수소산에 의해 부식되지 않는, 탄소, 탄화 실리콘 등과 같은 어떠한 전극 물질도 전극 형성을 위해 사용될 수도 있다.
비록 도 18에 도시된 양극 화성 장치가 염화 비닐 수지로 제조된 마스크(47)를 사용한다 할지라도, 상기 마스크(47)는 반드시 염화 비닐 수지로 제조될 필요는 없으며, 상기 마스크(47)는, 불화 수소산에 의해 부식되지 않는, 붕소 수지 등과 같은 어떠한 절연 물질로 제조될 수도 있다.
본 발명은 단순한 공정에 의해 저 비용으로 예정된 전극 패턴을 형성할 수 있는 반도체 디바이스 제조 방법을 제공할 수 있다.
또한, 본 발명은 단순한 공정에 의해 저 비용으로 전력 발전에 기여하지 않는 무효 전극 면적을 감소시키고, 변환 효율을 증가시킬 수 있는 태양 전지를 제공할 수 있다.

Claims (23)

  1. 전극 패턴을 형성하기 위해,
    기판상에 제 1 반도체층을 형성하는 공정과,
    상기 제 1 반도체층 위에 제 2 반도체층을 형성하는 공정, 및
    상기 제 1 반도체층을 노출시키기 위해 레이저 연마를 사용함으로써 소정 패턴으로 상기 제 2 반도체층을 제거하는 공정을 포함하는 반도체 디바이스 제조 방법.
  2. 제 1항에 있어서, 상기 기판은 실리콘 기판인 반도체 디바이스 제조 방법.
  3. 제 2항에 있어서, 상기 실리콘 기판은 단결정 실리콘 기판인 반도체 디바이스 제조 방법.
  4. 제 3항에 있어서, 상기 단결정 실리콘 기판은 박막 단결정 실리콘 기판인 반도체 디바이스 제조 방법.
  5. 제 1항에 있어서, 상기 제 1 반도체층은 기판상에 다공성층이 개재되어 형성되는 반도체 디바이스 제조 방법.
  6. 제 5항에 있어서, 상기 다공성 층은 다공성 실리콘층인 반도체 디바이스 제조 방법.
  7. 제 1항에 있어서, 상기 제 1 반도체층은 p-형 반도체층이고, 상기 제 2 반도체층은 n-형 반도체층인 반도체 디바이스 제조 방법.
  8. 제 1항에 있어서, 상기 제 1 및 제 2 반도체층은 에피택셜 성장에 의해 형성되는 반도체 디바이스 제조 방법.
  9. 제 1항에 있어서, 상기 형성된 전극 패턴상에 절연막을 형성하는 공정과, 전극을 형성하기 위해 상기 절연막을 부분적으로 제거하는 공정을 부가로 포함하는 반도체 디바이스 제조 방법.
  10. 제 9항에 있어서, 상기 전극이 형성된 후에 투명 기판을 접착하는 공정과, 상기 기판을 다공성 층부에서 분리하는 공정, 및 지지 기판을 상기 제 1 반도체층의 배면에 접착하는 공정을 부가로 포함하는 반도체 디바이스 제조 방법.
  11. 제 10항에 있어서, 상기 투명 기판은 플라스틱 막을 포함하는 반도체 디바이스 제조 방법.
  12. 제 10항에 있어서, 상기 지지 기판은 플라스틱 막을 포함하는 반도체 디바이스 제조 방법.
  13. 제 10항에 있어서, 상기 다공성 층의 강도는 초음파 에너지로써 감소시켜서 상기 기판을 다공성 층부에서 분리하는 반도체 디바이스 제조 방법.
  14. 제 10항에 있어서, 상기 지지 기판이 제 1 반도체층의 배면에 접착되기 전에, 상기 제 1 반도체층의 표면상에 잔류하는 다공성 층을 제거하는 공정을 부가로 포함하는 반도체 디바이스 제조 방법.
  15. 제 9항에 있어서, 상기 전극이 형성된 후 지지 기판을 접착하는 공정과, 상기 기판을 다공성 층부에서 분리하는 공정과, 산화 실리콘 보호층을 제 1 반도체층의 배면상에 저온하에서 형성하는 공정, 및 상기 투명 기판을 접착하는 공정을 부가로 포함하는 반도체 디바이스 제조 방법.
  16. 제 15항에 있어서, 상기 투명 기판은 플라스틱 막을 포함하는 반도체 디바이스 제조 방법.
  17. 제 15항에 있어서, 상기 지지 기판은 플라스틱 막을 포함하는 반도체 디바이스 제조 방법.
  18. 제 15항에 있어서, 상기 다공성 층의 강도는 초음파 에너지로서 감소시켜서 상기 기판을 다공성 층부에서 분리하는 반도체 디바이스 제조 방법.
  19. 제 15항에 있어서, 상기 지지 기판이 제 1 반도체층의 배면에 접착되기 전에, 상기 제 1 반도체층의 표면상에 잔류하는 다공성 층을 제거하는 공정을 부가로 포함하는 반도체 디바이스 제조 방법.
  20. 제 15항에 있어서, 적어도 하나의 다공성 막이 상기 제 1 및 제 2 반도체층의 형성부와 전극 패턴의 형성부 사이에 상기 제 1 및 제 2 반도체층을 관통하도록 형성되는 공정과, 인접한 제 1 및 제 2 반도체층을 포함하는 인접 디바이스가 절연 및 분리되도록 적어도 하나의 절연 분리막을 형성시키기 위해 적어도 하나의 다공성막을 열적 산화시키는 공정을 부가로 포함하는 반도체 디바이스 제조 방법.
  21. 제 20항에 있어서, 적어도 2개의 다공성 막이 형성되는 반도체 디바이스 제조 방법.
  22. 제 20항에 있어서, 상기 다공성 막은 다공성 실리콘을 포함하는 반도체 디바이스 제조 방법.
  23. 제 1항에 있어서, 상기 제 1 및 제 2 반도체층은 발광 소자를 구성하는 반도체 디바이스 제조 방법.
KR1020000060219A 1999-10-14 2000-10-13 반도체 디바이스 제조 방법 KR20010051010A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29288599A JP4329183B2 (ja) 1999-10-14 1999-10-14 単一セル型薄膜単結晶シリコン太陽電池の製造方法、バックコンタクト型薄膜単結晶シリコン太陽電池の製造方法および集積型薄膜単結晶シリコン太陽電池の製造方法
JP99-292885 1999-10-14

Publications (1)

Publication Number Publication Date
KR20010051010A true KR20010051010A (ko) 2001-06-25

Family

ID=17787649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000060219A KR20010051010A (ko) 1999-10-14 2000-10-13 반도체 디바이스 제조 방법

Country Status (5)

Country Link
US (1) US6426235B1 (ko)
JP (1) JP4329183B2 (ko)
KR (1) KR20010051010A (ko)
DE (1) DE10050577A1 (ko)
GB (1) GB2360391A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835512B1 (ko) * 2002-12-30 2008-06-04 동부일렉트로닉스 주식회사 반도체 소자의 제조 장치 및 방법
KR20140009208A (ko) * 2010-10-27 2014-01-22 바스프 에스이 열전 모듈 및 이의 제조 방법

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
FR2854497B1 (fr) * 2003-04-29 2005-09-02 Commissariat Energie Atomique Procede de realisation d'un dispositif semi-conducteur a metallisations auto-alignees
JP2005142285A (ja) * 2003-11-05 2005-06-02 Seiko Epson Corp 太陽電池装置とその製造方法及び電子機器
DE102004050269A1 (de) * 2004-10-14 2006-04-20 Institut Für Solarenergieforschung Gmbh Verfahren zur Kontakttrennung elektrisch leitfähiger Schichten auf rückkontaktierten Solarzellen und Solarzelle
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
FR2880989B1 (fr) * 2005-01-20 2007-03-09 Commissariat Energie Atomique Dispositif semi-conducteur a heterojonctions et a structure inter-digitee
DE102005040871A1 (de) * 2005-04-16 2006-10-19 Institut Für Solarenergieforschung Gmbh Rückkontaktierte Solarzelle und Verfahren zu deren Herstellung
JP4656996B2 (ja) * 2005-04-21 2011-03-23 シャープ株式会社 太陽電池
US7235736B1 (en) 2006-03-18 2007-06-26 Solyndra, Inc. Monolithic integration of cylindrical solar cells
US20080047599A1 (en) * 2006-03-18 2008-02-28 Benyamin Buller Monolithic integration of nonplanar solar cells
US20080302418A1 (en) * 2006-03-18 2008-12-11 Benyamin Buller Elongated Photovoltaic Devices in Casings
US20100326429A1 (en) * 2006-05-19 2010-12-30 Cumpston Brian H Hermetically sealed cylindrical solar cells
US20100300532A1 (en) * 2006-05-19 2010-12-02 Cumpston Brian H Hermetically sealed nonplanar solar cells
US20100132765A1 (en) * 2006-05-19 2010-06-03 Cumpston Brian H Hermetically sealed solar cells
DE102006044545A1 (de) * 2006-09-21 2008-03-27 Solarworld Industries Deutschland Gmbh Dünnschicht-Solarzelle und Verfahren zu deren Herstellung
US20080083449A1 (en) * 2006-10-06 2008-04-10 Solyndra, Inc., A Delaware Corporation Sealed photovoltaic apparatus
WO2008045382A2 (en) * 2006-10-06 2008-04-17 Solyndra, Inc. A sealed photovoltaic apparatus
WO2011072161A2 (en) * 2009-12-09 2011-06-16 Solexel, Inc. High-efficiency photovoltaic back-contact solar cell structures and manufacturing methods using thin planar semiconductors
JP2008112843A (ja) 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112840A (ja) 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112848A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008112847A (ja) 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP2008153195A (ja) * 2006-11-21 2008-07-03 Matsushita Electric Ind Co Ltd 非水電解質二次電池用負極の製造方法と製造装置および非水電解質二次電池
JP5090716B2 (ja) 2006-11-24 2012-12-05 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
JP5166745B2 (ja) 2007-03-07 2013-03-21 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
JP5048380B2 (ja) * 2007-04-09 2012-10-17 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
DE102007032283A1 (de) * 2007-07-11 2009-01-15 Stein, Wilhelm, Dr. Dünnschichtsolarzellen-Modul und Verfahren zu dessen Herstellung
US8158504B2 (en) * 2008-05-30 2012-04-17 E. I. Du Pont De Nemours And Company Conductive compositions and processes for use in the manufacture of semiconductor devices—organic medium components
DE102008047675B4 (de) * 2008-06-13 2014-05-15 Ctf Solar Gmbh Recycling-Verfahren für Dünnschichtsolarzellenmodule
US20100108130A1 (en) * 2008-10-31 2010-05-06 Crystal Solar, Inc. Thin Interdigitated backside contact solar cell and manufacturing process thereof
JP5172783B2 (ja) * 2009-06-18 2013-03-27 シャープ株式会社 配線シート付き太陽電池セルおよび太陽電池モジュール
US20110041910A1 (en) * 2009-08-18 2011-02-24 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
JP5485060B2 (ja) * 2010-07-28 2014-05-07 三洋電機株式会社 太陽電池の製造方法
FR2969377B1 (fr) * 2010-12-16 2013-09-27 St Microelectronics Crolles 2 Procédé de fabrication de puces de circuits intégrés
FR2969376B1 (fr) 2010-12-16 2013-09-27 St Microelectronics Crolles 2 Procédé de fabrication de puces de circuits intégrés
CN102637767B (zh) * 2011-02-15 2015-03-18 上海凯世通半导体有限公司 太阳能电池的制作方法以及太阳能电池
CN102569492B (zh) * 2010-12-17 2014-11-05 上海凯世通半导体有限公司 太阳能晶片的掺杂方法以及掺杂晶片
US9842949B2 (en) * 2011-08-09 2017-12-12 Ob Realty, Llc High-efficiency solar photovoltaic cells and modules using thin crystalline semiconductor absorbers
US8883612B2 (en) 2011-09-12 2014-11-11 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
GB2499192A (en) * 2012-02-02 2013-08-14 Rec Cells Pte Ltd Method for producing a solar cell with a selective emitter
KR101948206B1 (ko) * 2012-03-02 2019-02-14 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 태양 전지와, 이의 제조 방법
DE102012216416A1 (de) * 2012-03-05 2013-09-05 Roth & Rau Ag Verfahren zur Herstellung optimierter Solarzellen
JP2015153934A (ja) * 2014-02-17 2015-08-24 シャープ株式会社 光電変換装置
NL2014040B1 (en) * 2014-12-23 2016-10-12 Stichting Energieonderzoek Centrum Nederland Method of making a curent collecting grid for solar cells.

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0193830A3 (en) * 1980-04-10 1986-10-01 Massachusetts Institute Of Technology Solar cell device incorporating plural constituent solar cells
DE3727826A1 (de) * 1987-08-20 1989-03-02 Siemens Ag Serienverschaltetes duennschicht-solarmodul aus kristallinem silizium
US5248621A (en) * 1990-10-23 1993-09-28 Canon Kabushiki Kaisha Method for producing solar cell devices of crystalline material
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
JPH09135036A (ja) * 1995-11-10 1997-05-20 Sanyo Electric Co Ltd 光起電力装置の製造方法
EP0851513B1 (en) * 1996-12-27 2007-11-21 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
JPH11312815A (ja) * 1998-04-28 1999-11-09 Matsushita Electric Ind Co Ltd 薄膜太陽電池の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835512B1 (ko) * 2002-12-30 2008-06-04 동부일렉트로닉스 주식회사 반도체 소자의 제조 장치 및 방법
KR20140009208A (ko) * 2010-10-27 2014-01-22 바스프 에스이 열전 모듈 및 이의 제조 방법

Also Published As

Publication number Publication date
JP2001111080A (ja) 2001-04-20
US6426235B1 (en) 2002-07-30
GB0024398D0 (en) 2000-11-22
JP4329183B2 (ja) 2009-09-09
DE10050577A1 (de) 2001-04-19
GB2360391A (en) 2001-09-19

Similar Documents

Publication Publication Date Title
KR20010051010A (ko) 반도체 디바이스 제조 방법
US6624050B2 (en) Method of manufacturing semiconductor device
US8987038B2 (en) Method for forming solar cell with selective emitters
US6566235B2 (en) Process for producing semiconductor member, and process for producing solar cell
US7547569B2 (en) Method for patterning Mo layer in a photovoltaic device comprising CIGS material using an etch process
JPH05275724A (ja) ソーラーセルの製造方法
JP4441938B2 (ja) 集積型薄膜素子およびその製造方法
JPH09255487A (ja) 薄膜半導体の製造方法
JP2001119043A (ja) 半導体素子の製造装置
US20190371954A1 (en) Solar cell and preparation method thereof
JP3542521B2 (ja) 半導体基体及び太陽電池の製造方法と陽極化成装置
JP4420475B2 (ja) 薄膜半導体の製造方法
JPH1168133A (ja) 薄膜素子モジュールおよびその製造方法
JP2001118758A (ja) 半導体素子の製造方法
JP3746410B2 (ja) 薄膜太陽電池の製造方法
JP2002343995A (ja) 集積型薄膜素子およびその製造方法
JP4770706B2 (ja) 薄膜半導体の製造方法
JP2001119053A (ja) 半導体素子およびその製造方法
WO2010029939A1 (ja) 太陽電池モジュールの製造方法
JP4215607B2 (ja) 光起電力装置の製造方法
AU1356102A (en) Solar cell and method of manufacturing same
JPH10308520A (ja) 半導体薄膜の製造方法およびその半導体薄膜を用いた太陽電池
JPH11330513A (ja) 集積型シリコン系薄膜光電変換装置の製造方法
JP5360127B2 (ja) 薄膜半導体の製造方法
JP5440549B2 (ja) 薄膜半導体の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid