KR19980702121A - 완전 폐쇄자속 동작의 비휘발성 자기저항 메모리 - Google Patents

완전 폐쇄자속 동작의 비휘발성 자기저항 메모리 Download PDF

Info

Publication number
KR19980702121A
KR19980702121A KR1019970705516A KR19970705516A KR19980702121A KR 19980702121 A KR19980702121 A KR 19980702121A KR 1019970705516 A KR1019970705516 A KR 1019970705516A KR 19970705516 A KR19970705516 A KR 19970705516A KR 19980702121 A KR19980702121 A KR 19980702121A
Authority
KR
South Korea
Prior art keywords
film
thin
storage element
layer
magnetization
Prior art date
Application number
KR1019970705516A
Other languages
English (en)
Other versions
KR100302174B1 (ko
Inventor
제임스 토로크
리차드 스프티저
Original Assignee
리차드 스프티저
인티그레이티드 마이크로트랜스듀서 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리차드 스프티저, 인티그레이티드 마이크로트랜스듀서 일렉트로닉스 코포레이션 filed Critical 리차드 스프티저
Publication of KR19980702121A publication Critical patent/KR19980702121A/ko
Application granted granted Critical
Publication of KR100302174B1 publication Critical patent/KR100302174B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

첫 번째 구조를 가지는 기억장치 소자로 이루어지며, 첫 번째 구조가 다수의 층을 갖고 있고, 선택된 층들이 이들 층에 관련된 자화 벡터를 가지며, 상기 첫 번째 구조가 자이언트 자기저항을 갖고 있고, 상기 기억장치 소자가 적어도 한 크기의 폐쇄 자속 구조를 가지며, 상기 자화 벡터가 기억장치 소자의 모든 동작 단계중에 적어도 한 크기로 제한되는 메모리 셀.
상기 메모리 셀은 첫 번째 구조로부터 정보를 판독하고 이리로 정보를 기록하기 위한 수단, 하나나 둘이상의 선택 신호를 기억장치 소자로 적용하여 첫 번째 구조로부터 판독과 이리로의 기록을 가능하도록 하기 위한 선택 컨덕터를 포함한다.
한 실시예에서, 판독과 기록 수단은 첫 번째 구조에 전기적으로 연결된 판독 컨덕터와 판독 컨덕터와 상기 첫 번째 구조로부터 전기적으로 격리된 기록 컨덕터를 포함한다. 두 번째 실시예에서, 판독 및 기록 수단은 상기 첫 번째 구조에 전기적으로 연결된 단일 컨덕터이다.

Description

완전 폐쇄자속 동작의 비휘발성 자기저항 메모리
디스크 또는 테이프가 움직이는 자기 테이프형 초대용량 기억장치는 컴퓨터 산업분야에서 일반적인 기술이다. 이와 같은 자기 기억장치, 운영상의 문제점 그리고 한계 등에 대한 설명이 미국특허 제 5,237,525 호 명세서 및 청구범위에서 설명된다. 비록 이같은 자기 테이프형 초대용량 기억장치가 정보의 영구적인 저장을 제공하기는 하나, 비교적 접근 시간이 길고, 충격과 진동에 민감하며, 마모 및 마찰과 같은 마찰학적인 제한을 갖는다.
얇은 강자성 필름의 임의접근 메모리는 비휘발성이며 고속임의 접근이 가능하다. 1960년대의 강자성 필름 메모리는 유도성 판독을 사용하였다. 그러나 이같은 유도성 판독은 엘리먼트가 극소형으로 되는 때 신호가 너무 작아지기 때문에 포기되었다. 현대의 자기 필름 메모리는 이방성의 자기저항 판독을 사용한다. 이방성 자기저항(AMR)은 전류와 자화 벡터사이의 각에 대한 사인 값의 제곱에 비례한다. 판독하기 위해서는 자화 벡터가 회전되어 컴포넌트가 휴지위치에 직각이도록 되어야 한다. 폐쇄 자속 동작은 절연된 워드(word)와 디지트 컨덕터 주위에서 두 직교방향으로 자속을 폐쇄할 것을 요구하는데 이같은 문제는 이제까지 해결되지 못했다. 결과적으로 이같은 메모리는 한 방향으로만 자속이 폐쇄되도록 동작되고, 자화를 폐쇄되지 않은 구조로 회전시킨다. 이는 자화 크립(creep), 높은 전류 구동 요구 및 낮은 신호등에 따른 정보 손실과 같은 많은 곤란함을 가져다준다. 이에 대해서는 Danghton 과 Phom에게 특허된 미국특허 제 5,251,170 호에서 설명된다. 필름 엘리먼트가 작을수록 소자장(자기를 없애는 장)을 커지며, 더욱더 곤란해지게 된다.
거대한 자기저항(GMR)은 AMR과는 매우 다르다. GMR은 AMR보다는 훨씬 큰 값을 가지며, 비균질재, 특히 층 구조에서만 나타난다. GMR의 경우, 저항의 변화는 한 영역에서의 자화와 다른 한 영역에서의 자화사이의 각에 대한 코사인 값에 비례한다. 이는 전류와 자화사이의 각의 두배에 대한 AMR 사인값과는 다르다. 결과적으로 GMR에서 최대 신호차는 한 층의 자화가 180도 변경되는 때 일어난다. AMR 의 경우 이는 어떠한 변경도 발생시키지 않는다. 따라서 GMR 메모리 요소의 경우, 한 축으로 제한된 자화로 동작되는 것이 가능하며, 이같은 축을 따라서만 있게되는 자속 폐쇄가 필요하다.
GMR (때로는 스핀 밸브 효과라고도 함)는 주로 디스크 또는 자장 센서에 대한 판독 헤드의 응용에 대한 다수의 특허에서 설명된다. Dieny 등(미국특허 제 5,159,513 호 및 미국특허 제 5,206,590 호)은 Cu, Au, 또는 Ag 와 같은 얇은 필름에 의해 분리되는 두 개 자기층으로 이루어진다. 이들 자기층중에 하나가 고-보자력 Co.이다. 두 자석층에서 자화는 민감도를 최대로 하기 위해 서로 직교한다. Sakakima 등(미국특허 제 5,243,316 호)은 자기 감지를 위해 그리고 얇은 헤드를 위해 개선된 GMR 엘리먼트를 위한 재료를 논의한다. 이 특허에서, 고-보자력재는 Co 가 풍부한 FeCo 이고 저-보자력재는 Ni 가 풍부한 NiFeCo 이다. Cain 등(미국특허 제 5,301,079 호)은 용이한 축들이 정렬되있는 두 저-이방성 자기 필름이 전류를 지닌 비자기 전도 필름에 의해 분리된다. 비자기 필름내 전류는 두 층에서 반대 방향으로 자화를 회전시키어 디스크내 도메인들로 부터 장(filed)에 대한 최대의 민감도를 달성하도록 한다. Saito 등 (미국특허 제 5,304,975 호)을 여러 주기의 교대로 쌓인 자석과 비자석층으로 이루어진 자기저항 센서에 대하여 논의한다. 리버설(reversal)을 돕기 위해 한 자기 바이러스를 적용하기 위한 한층이 포함되기도 한다.
A.V. Pohm 과 C.S. Comstock 은 소프트 멀티층내에서 스핀-밸브 효과의 메모리 응용(J. Appl.. Phys 69,5760,1991)이라는 논문을 공표하였다. 이들의 설명은 워드라인에 직교하는 센스-디지탈 라인을 갖는 GMR 메모리 엘리먼트에 대한 것이다. 이 엘리먼트는 한 축에서만 폐쇄된 구조를 가지며, 워드라인내 전류에 의해 자속 폐쇄의 축으로부터 벗어나 자화가 회전된다. 이는 결국 더욱더 높은 전류를 필요로하게 하며 자화 크립중에 정보를 상실할 위험이 있다.
Kung 등 (미국특허 제 5,343,422 호)은 GMR 메모리 소자를 가리킨다. 이는 비자기 금속 전도재 층에 의해 분리된 두 강자성재 층을 포함하는 한 기질과 그 기질위에 용착된 장방향 다중층 구조로 이루어진다. 두 자석필름의 자화 용이 축들은 서로 평행하다. 자화층중 한 층의 자화는 고정되며, 다른 한 층의 자화는 한 상태와 제로상태 사이에서 자유롭게 방향을 변경시킨다. 이는 워드라인과 센스-디지트 라인의 두 스트립라인으로 실시된다. 이들 두 스트립라인은 서로 직교한다. 본 발명은 폐쇄된 자속 구조에는 어떠한 준비도하지 않는다. 대신 본 발명은 엘리먼트의 너비에 달려있으며, 이것이 너무 작아서 한 도메인 영역을 지지할 수 없고, 따라서 각 개별 필름이 소자(자기가 제거됨)될 수 없다. 또한, 각 개별 메모리 엘리먼트는 두 개의 반도체 게이트를 가지며, 따라서 상기 엘리먼트들이 절반 선택 펄스들로 인해 손해를 보게 되지는 않게 된다. 엘리먼트마다 두 개의 게이트를 갖는 데 있어서의 한가지 단점을 엘리먼트가 차지하는 비용에 있다. 칩의 총 용량이 줄어든다.
반도체 임의 접근 메모리(RAM)는 당해 분야에서 숙련된 자에게 잘 알려져 있다. RAM 은 다수의 주변 회로를 가지는 칩상에서 집적된 한 세트의 메모리 셀로 이루어진다. RAM은 디지탈 기술에 대한 소개, John Wiley, 1999의 Porat 등에 의해 설명된다. 일반적으로 RAM 회로는 어드레싱(접근을 위한 특정위치를 선택), 전원제공, 편아웃(여러 부하들로 신호의 전송), 그리고 사용 가능한 출력신호를 발생하기 위해 요구되는 컨디셔닝을 포함하는 여러 기능을 수행한다. RAM 메모리에서, 어드레싱 기법은 요구된 셀로의 임의 접근을 허용하며 접근 시간이 셀 위치와는 무관하게 된다. 다음에 선택된 부분이 사용하기 위해 발췌된다. RAM은 CPU와 함께 사용할 수 있을 정도로 충분히 빠르다. 대용량의 저장을 위해 사용하기에는 너무 비싸다. 또한 정적 RAM(SRAM)과 동적 RAM(DRAM)은 메모리로의 전원이 차단되는 때 이들의 내용이 상실되게 때문에 소멸성이 있다. DRAM은 또한 주기적인 갱신을 필요로 한다. 따라서 장기간 자료 저장을 위해 DRAM 또는 SRAM 어느 하나를 사용하는 것은 실용적이지 못하다.
이피롬(EPROM)과 롬(ROM)은 램(RAM)과 대응되는 선택된 비휘발성 엘리먼트이다. 그러나, 이같은 메모리는 갱신 주기를 필요로 하지는 않지만 단지 한 번 프로그램 될 수 밖에 없는 분명한 단점을 가진다. 이에이롬(EAROM) 또는 이이롬(EEROM) 또는 플래쉬(FLASH, 응용-최적 EPROM)와 같은 반복적으로 기록될 수 있는 다른 비휘발성 반도체 메모리는 장기간 저장을 위한 자기 메모리 신뢰도를 거의 제공하지 않는다.
상기 설명으로부터 RAM의 임의접근, 속도 및 견고함을 제공하며, 준비 또는 주기적인-갱신 전원 어느 것도 필요로 하지 않는 개선된 메모리가 영구저장 응용을 위해 바람직하다.
본 발명은 자가저항 원리를 사용한 비휘발성, 자기(magnetic) 고체 상체 메모리에 대한 것이다. 전기적, 자기적, 광학적 분자, 화학적 및 생물학적 고체 상태 메모리 기술은 1994년 5월 23-25일 캘리포니아 파사데나, 고체상태 메모리 기술에 대한 학술회의 회의에서 Ashton에 의해 제공되며, 1994년 2월 National Media Lab, 기술보고서 RE-0013의 고체상태 메모리 연구에서 Ashton 등에 의해 제공된다. 이들 두 연구 발표가 본원에서 참고된다. 본 발명은 각 셀이 저장, 판속 및 기록 요소들을 포함하는 메모리 셀 배열에 관련된 것이기도 하다. 특히, 본 발명의 자기 저장 요소는 폐쇄-자속 구조를 사용하며 자속 흐름 방향과는 다른 방향으로 회전되는 자화가 없이 동작된다.
도 1a 는 상부층과 저부층이 자기층이고 중간층은 비자기 층인 간단한 GMR 3층 필름을 도시한 것으로써, 여러 전자의 경로가 상부와 저부층의 자화가 평행한 경우에 대하여 도시된 도면.
도 1b 는 도 1a 의 3층 필름을 도시한 것으로서, 상부와 하부층의 자화가 평행하지 못함을 도시한 도면.
도 2 는 두 자기 층이 다른 보자력을 가지는 GMR 3층 필름에 대한 주요 히스테리시스 루프를 도시한 도면.
도 3a 는 제로 상태에 해당되는 GMR 3층 필름에 대한 마이너 히스테리시스 루우프를 도시한 도면.
도 3b 는 1 상태에 해당하는 GMR 3층 필름에 대한 마이너 히스테리시스 루우프를 도시한 도면.
도 4a 는 GMR 메모리 셀의 1 상태로부터 비파괴성 판독 신호를 도시한 도면.
도 4b 는 GMR 메모리 셀의 제로 상태로부터 비파괴성 판독 신호를 도시한 도면.
도 5 는 폐쇄된-자속 저장요소를 가지는 GMR PRAM 메모리 셀의 한 실시예에 대한 단면도.
도 6 은 도 5의 GMR PRAM 기억장치 소자의 6개를 도시한 도면으로서 이들의 관련된 단어와 숫자 라인들(센스 라인들은 숫자 라인들 아래에 있기 때문에 도시되지 않았다)에 대한 도면.
도 7 은 GMR 엘리먼트들이 판독과 기억저장을 위해 기능하게 되는 GMR PRAM 메모리 셀들의 개념을 도시한 도면.
도 8 은 GMR PRAM 엘리먼트들이 판독과 기억저장의 이중 역할을 하기 위해 어떻게 단어, 숫자 및 감지 라인들에 연결되는 가를 개념적으로 도시한 도면.
도 9 은 이중-역할의 GMR 엘리먼트들을 가지는 16개의 GMR PRAM 메모리 셀의 배열에 대한 실제 기하학적 구성을 도시한 도면.
도 10 은 본 발명의 한 실시예에 따라 만들어진 GMR PRAM 셀의 단면도.
도 11 은 본 발명의 특정 실시예에 따른 6개-셀 GMR 배열의 평면도.
도 12 는 초 밀집 테라비트 메모리에 대한 폐쇄-자속 PRAM 셀의 부분적 분해사시도(a)와 정상도면(b).
도 13 은 도 12의 16개 GMR PRAM 엘리먼트들의 배열을 도시한 도면.
도 14 는 본 발명의 한 실시예에 따라 만들어진 GMR PRAM 모듈을 도시한 도면.
* 부호설명
96 ... 전자 경로 100 ... 상부 필름
102 ... 비자기 전도층 104 ... 저부 필름
130, 134 ... 자기층 198 ... 메모리 셀
206 ... 워드(word)라인 210 ... 숫자 라인
214 ... 다중층 248 ... GMR 코어
254 ... 감지 라인 272 ... 절연 층
286 ... 감지랑 400 ... 셀
404 ... 갭(절연층) 412 ... 저부 자기 필름
510 ... 감지/디지트 라인 552, 554, 556 ... 선택 매트릭스
본 발명에 따라, 자이언트(매우 큰) 자기저항을 가지는 다중층 기억장치 소자를 사용하는 메모리 셀이 설명된다. 이 기억장치 소자의 구조는 기록 장업과 비파괴 판독을 포함하는 메모리 셀의 전 동작중에 폐쇄된 한 자속경로가 효과적으로 유지되도록 한다.
이방성 자기저항(AMR)은 전류가 재료의 자화 방향과 수직이 아닌 평행방향으로 흐르는 때 저항의 차에 해당한다. 이방성 자기저항은 다양한 강자성 박막-필름 메모리에서 사용되었다. 최근에 발견된 자기저항 효과는 자이언트 자기저항(흑)으로 알려져 있다. GMR 는 AMR 가 균질인 벌크 샘플에서 일어날 수 있다는 점에서 AMR 에서와는 다른 효과를 갖는데, GMR는 층 구조 또는 비균질 구조에서만 일어난다. GMR는 자화방향이 층마다 다른 구조에서 일어난다. GMR 의 효과를 AMR 효과의 20배 또는 그 이상이다. 또한 AMR 판독에 가장 적합한 메모리-셀 디자인은 GMR 에서는 적합하지 않으며, GMR 에 적합한 디자인은 AMR 신호를 전혀 발생시키지 못한다.
자이언트 자기저항은 본 발명의 다양한 실시예 구조 및 방법에서 사용된다. 자이언트 자기저항 효과는 판독센서, 기억장치 소자, 그리고 금속 스핀 트랜지스터와 같은 메모리 응용에서 사용된다. 여러 장점이 다중층 박판 필름에서의 자이언트 자기저항 효과는 벌크재와 단일층의 필름에 의해 나타나는 종래의 이방성 자기저항 효과보다 20배이상 큰 것으로 발견된 사실로 인해 부분적으로 기인되는 자이언트 자기저항을 사용하는 본 발명의 실시예에서 의해 실시된다.
본 발명의 한 실시예에 따라, 메모리 셀은 자이언트 자기저항을 가지는 다중층 기억장치 소자를 포함한다. 이 기억장치 소자는 적어도 한 크기를 갖는 폐쇄된 자속 구조를 가지며, 다양한 층 내에서의 자화 벡터가 상기 기억장치 소자의 모든 동작 단계중에 적어도 한 크기로 제한되었다. 메모리 셀은 기록 정보로부터 기억장치 소자로 정보를 판독하기 위한 수단, 그리고 한 선택 신호를 기억장치 소자로 적용하여 기록으로부터 기억장치 소자로의 판독을 가능하게 하기 위한 선택 컨덕터를 포함한다. 더욱 특정된 실시예에서, 판독 및 기록 수단은 상기 첫 번째 구조에 전기적으로 연결된 판독 컨덕터와 판독 컨덕터와 상기 첫 번째 구조로부터 전기적으로 분리된 기록 컨덕터는 포함한다. 두 번째의 특정 실시예에서, 판독 및 기록 수단은 상기 첫 번째 구조에 전기적으로 연결된 단일 컨덕터이다.
본 발명의 또다른 실시예에서, 각각이 역시 기억장치로도 작용하는 다중층 자이언트 자기저항 소자로 이루어진 서브밀리미터 변환기(센서/액추에이터) 배열이 칩상의 주변 전자 부품들과 함께 형성되거나, 한 하이브리드로서 형성된다. 이같은 영구적인 임의 접근 기억장치(PRAM)는 서브밀리미터 정보 셀들의 주소 가능한 한 배열로 이루어지며, 상기 정보 셀 각각은 단일 기질상에서의 자기 기억장치 소자, 기록소자, 그리고 판독 소자로 이루어지고, 상기 기억장치로 소자 각각은 폐쇄된 한 자속 구조를 가진다. 한 어드레싱 방법이 배열내 셀의 위치와는 관계없는 접근시간으로 어떠한 개별 셀로도 임의 접근을 제공한다. PRAM 은 이에 의해서 자기 메모리의 영구 기억장치 능력을 반도체 메모리의 견고함과 속도를 결합시킨다. 상기 개별적인 변화기들은 기억장치 소자로부터 판독하거나 기억장치 소자로 기록하기 위해 종래의 행/렬 어드레싱을 사용하여 회로를 스위치하므로써 특별히 관련된 위치와 시간에 작동된다.
본 발명의 한 실시예 장치는 GMR 변환기로 알려져 있는 자이언트 자기저항 판독 소자로 이루어진다. 본 발명의 특정 실시예에 따라 자이언트 자기저항 기억장치 소자의 상태를 감지할 수 있는 적절히 상호 연결된 서브 밀리미터 GMR 변환기, 그리고 ii) 선택된 GMR 변환기를 작동시키기 위한 전기적 스위칭의 조합에 의해 자료 판독이 수행된다. 변환기가 작동되는 공간 위치는 판독되어질 메모리 위치에 상응하는 것들이다. 선택된 GMR 변환기가 작동되는 시간은 전체 자료 블록이 같은 시간에 접근될 수 있도록 같은 시간이도록 선택될 수 있다.
상기 언급한 바와 같이, 자이언트 자기저항을 나타내는 재료(즉, 다중층의 박막 필름)의 사용은 각 개별 메모리 소자의 판독 신호의 크기를 증가시키며, 결국 이로 인해 여러 가지 장점이 발생되게 된다. 첫 번째로, 더욱 큰 판독 신호가 더욱 큰 배열의 구성을 허용하도록 한다. 이들은 또한 더욱 많은 수의 비트가 단일 센스 라인을 사용하여 판독되도록 한다. 또한 증가된 신호대 잡음비 때문에, 더욱더 빠른 판독이 달성된다. 이같은 장점외에도, 광범위한 작업 온도 범위에서 자이언트 자기저항이 이용될 수 있다.
자이언트 자기저항의 가장 중요한 장점은 항상 그리고 모든 메모리 셀 동작중에 완전한 자속 폐쇄를 허용한다. 다시 말해서, 기록 또는 판독 작업중에는 어떠한 소자 장도 없게된다. 이같은 상황은 AMR 을 사용하는 메모리의 경우에는 가능하지 않다. GMR 엘리먼트의 경우, 한층의 자화가 180도 변하는 때 최대 저항 변화 또는 신호가 발생된다. 따라서 두축이 아닌 한 축둘레에서 자속을 폐쇄시키기만 하면 되는 것이다. 그 결과 (i) 어떠한 소자 장(demagnetizing field)도 일어나지 않으며, 일어나지 않고, (iii) 낮은 구동 전원이 필요한 뿐이며, 그리고 (iv) 큰 신호가 발생된다.
본 발명은 접근시간이 짧고, 충격 및 진동에 대하여 상당히 큰 내성을 가지며 높은 신뢰도와 유지관리가 불필요한 작업이고 헤드의 충돌이 없으며 자동 조정되기 때문에 디스크 및 테이프 보다 월등한 것이다. 또는 본 발명은 영구 저장을 제공하기 때문에 DRAM 이다. SRAM 보다는 월등하다. 본 발명은 또한 완전히 비트가 변경가능하고, 더욱더 빠르며, 완전히 제한되지 않은 삭제 주기수를 가지므로 FLASH 보다도 월등하고 또한 마지막으로 MRAM 보다는 장점을 가진다.
하기에서는 첨부도면을 참조하여 본 발명을 상세히 설명한다.
I. 정의
다음의 용어들은 설명되는 바와 같은 의미를 갖는 것이다.
활성화하기란 선택된 기능을 수행하기 위해 변환기와 변환기 동작을 어드레싱하는 단계를 나타내는 것이다. 자이언트 자기저항 셀의 경우에는, 활성하기란 자화에 따라 다양한 셀의 저항을 어드레싱하고 감지하는 것에 대한 것이다.
이방성 자기저항(AMR)은 전도성 자기재가 재료의 전기 전류와 자화 벡터 사이 각도의 함수로서 나타나는 저항이 이방성임을 나타내는 것이다. 저항의 이방성 자기저항 컴포넌트는 이같은 각도의 사인값 제곱에 비례한다.
보자력은 재료의 평균 자화를 제로로 줄이기 위해 필요한 자화와는 반대방향의 가해진 외부 자장을 나타내는 것이다.
자이언트 자기저항(GMR)은 전도 전자가 연속되는 자기 층에서 자화의 상대적인 방향에 따라 다중층의 자기 필름 통로에서 경험하는 저항의 차이에 대한 것이다. 이같은 차이는 전도 전자의 스케터링이 로컬 자화와 관련된 이들의 스핀 방향에 달려 있기 때문에 일어난다. 연속되는 층사이의 자화가 팽행하는때 일반적으로 스케터링은 더욱 약하고 결과의 저항은 더욱 작다. 특히, 비자기 전도층에 의해 분리되는 두 각기 다른 자기층을 가지는 다중층 필름은 두 재료가 평행을 이루지 않도록 자화되는때 더욱 큰 저항을 가진다.
정보 셀은 기억저장 소자, 기록 소자, 판독 소자, 그리고 주변 전자부품을 담고 있는 PRAM 셀을 의미한다.
전자 변환기는 판독을 위한 자화장을 저장 또는 감지하기 위한 자화를 발생시키는 변화기를 의미한다.
메모리 셀은 정보 셀과 같은 것을 의미한다.
고체-상태 메모리는 어떠한 이동 부분도 가지지 않는 메모리에 대한 것이다.
스핀 트랜지스터는 GMR 이용 스위칭 소자를 의미하는 것이며, 그 게이트는 자장에 의해 활성화된다.
서보 밀리미터(1 밀리미터이하)는 미아크로-축적에서 나노미터-축적까지는 의미하는 것이다.
박막-필름 기술은 지지 기판 상에서의 전자 소자(가령, 진공 증발 또는 스퍼터링에 의해 형성에 대한 것이다.
변환기는 물리적인 양(가령, 시스템의 압력, 자장, 습윤 정도등과 같은)을 감지 또는 측정하고 시스템의 물리량을 활성화하거나 억압하기 위해 사용된 장치는 의미하는 것이다. 마이크로-축적 및 서브 마이크로 축적 가운데 본 발명의 특정 실시예에 따라 사용된 변환기 시스템은 자료 비트의 존재 또는 부재를 탐지하고 자기 재료는 활성화하고 자료 비트의 존재 또는 부재를 억압하기 위해 결합된 자기재의 특성을 감지하도록 사용된 변환기 배열이다.
II. 이방성 자기 저항을 갖는 메모리
프롬(영구 임의 접근 메모리)(PRAM)은 자료를 보유하기 위해 주기적인 또는 준비된 갱신 파워를 필요로 하지 않는 임의 접금 메모리(램)이다. PRAM 은 필름 메모리에서 알려지고 사용된 이방성 자기저항(AMR)을 사용하도록 구성된다. AMR 은 다중층이 아닌 한가지 필름만을 필요로 하며 저항의 차이는 전류 방향에 평행한 자화와 전류 방향에 수직인 자화 사이에서 발생된다.
단 하나의 크기만으로 된 폐쇄-자속 구조를 가지는 메모리 소자를 만드는 것은 두 크기로 된 폐쇄-자속 구조를 가지는 메모리 소자를 만드는 것보다 훨씬 쉽다. 만약 메모리 소자의 자화 벡터가 한 크기(가령 평행한 방향과 평행하지 않은)로 제한되면, 한가지 크기의 폐쇄-구조이면 충분하다. 불행하게도 이방성 자기 저항신호는 자화를 90°회전시켜서, 폐쇄 자속 구조가 필요한때에 두 개의 크기를 갖는 폐쇄-자속 구조를 필요로 한다.
개방된 구조는 필름 메모리내에 불완전한 스위치와 나쁜 방해 문제를 일으킨다. AMR 메모리가 100,000 주기 이후에 장애를 일으키게 하는 이같은 방해 문제의 설명에 대해서는 고체상태 메모리 기술에 대한 1994년 캘리포니아, 필라델피아에서 봄에 있는 Gerald Grahley, Proc. 회의 P97 을 참조하기 바란다. 이같은 점진적인 방해 장애는 자화 크립(creep)으로 알려져 있다. 이는 고유의 자화 회전 또는 벽-이동 스위칭 보다 낮은 한계값을 갖는 스위칭의 매우 느린 모드이다. 어느 자화 크립에 의해 필름이 스위치되기 위해 펄스가 여러번 반복될 것을 필요로 한다. 특히, 하드-축 필드가 변경되는 때 온(on) 상태인 이지(easy)-축과 조합하여 하드-축 컴포넌트를 갖는 다수의 펄스가 반복될 것을 필요로 한다. 하드 축 펄스는 자화가 앞뒤로 회전하게 되며, 이지-축 필드는 한 방향의 벽 이동을 다른 한 방향의 벽이동 보다 유리하게 하는 에너지 차이를 제공한다. 높은 밀도에서 어떠한 폐쇄되지 않은 자속 구조로부터의 소자장도 거대하고 다른 파라미터를 지배한다. 자속 구조가 폐쇄되지 않는다면 인접 비트들 역시 크립에 기여할 것이다.
자속 폐쇄 영향으로부터 90도로 자화가 스위치될 필요가 있는 메모리 디자인에는 심각한 문제점들이 있다. 폐쇄되지 않은 에지의 이방성 형상을 극복하기 위해서는 거대한 구동 필드(drive field)가 필요하다. Daughton 과 Pohm 에 특허된 미국특허 제 5,251,170 호에서 설명된 것처럼 자화 컬링(curling)이 일어나며 신호가 분실되게 된다. 대비에 의해 만약 자속 페쇄 축으로부터 벗어나기 위해 자화가 요구되지 않으면, 메모리 엘리먼트는 이론적으로 디스크 구동을 갖는 아철산염 코어 메모리 또는 종래의 자기 메모리와 같은 오류가 없는 판독/기록 주기를 가져야 한다. 종래의 자기 메모리는 1015주기까지 오류가 없이 동작되는 것으로 알려져 있다.
AMR 을 이용한 메모리 디자인은 GMR 다중층 필름들이 단일층 AMR 필름을 대신해서 사용되는 경우 작동하나 이같은 디자인은 최고 적합한 것은 아니다. GMR 의 장점을 최대한도로 이용하기 위해 GMR 메모리 디자인은 자속 폐쇄 축으로부터 멀리 떨어진 자화 벡터의 회전을 피해야 하며, 이에 의해서 구동 전류를 줄이고 자화 크립에 의해 발생된 방해 문제를 피해야 한다.
III. 자이언트 자기 저항을 가지는 재료 (GMR)
자이언트 자기저항(GMI)에 대한 최근의 연구 발표는 전자 공학사에서 혁명적인 변화를 가져다주었다. GMR 효과가 일정 다중층에서 일어나며, 초-박막 필름구조가 자기 금속과 비자기 금속의 교대층으로 이루어진다. 이때의 필름 두께는 수백 나노미터에 이른다. 각 주기가 동일하게 순서(L1/L2/.../Lm)대로 이같은 멀티플 주기, 다중층 GMR 필름들은 주기적으로 시변정수를 이용한 것으로 알려져 있다. GMR 는 주기수에 따라 증가하는 경향이 있다. 야마모판등 [H. Yamamoto, T. Okuyama, H. Dohnomae and T. Shinjo, J. Magn. Magn. Mat. 99 (1991) 243] 은 4층, 15-주기 구조(NiFe/Cu/Co/Cu)×15 가 10% GMR 임을 밝혀냈으며, 페트로판 등[F. Petroff, A. Barthelemy, A. Hamzic, A. Fert, P. Etienne, S.Lequien and G. Creuzet, J. Magn. Magn. Mat. 93 (1991) 95]은 (Fe/Cr)×18이 16%의 GMR 임을 밝혀냈다. 상기 사실들은 모두 실온에서의 결과이다.
GMR 은 주로 벌크재에서 나타나는 이방성 자기저항(AMR)과는 다른 효과를 가져다준다. AMR는 오랫동안 알려져 왔으며 GMR 보다 훨씬 작은 영향을 갖는다. AMR 의 오리진은 강자성재 원자내에서 스핀-오비트 결합을 한다. 이때 평행한 것과 평행하지 않은 것은 구분되지 않는다. GMR 에서 저항의 변화는 인접한 자기 층내 자화 벡터 사이의 각에 대한 코사인 값에 비례한다. 상기 구조의 저항은 상부와 저부 필름이 평행하지 않게 자화되는때 평행하게 자화되는때 보다 더욱 크다. 이는 전류 흐름이 기판에 평행하거나 수직이거나에 관계없이 적용된다.
다중층 구조에서 GMR 값은 전류가 기판에 평행으로 흐르는지 아니면 수직으로 흐르는지에 달려있다. 자기저항은 저항값의 작은 변화로 표시된다. GMR는 전자가 필름 평면에 평행하게 이동하는때 보다 필름 평면에 수직으로 이동하는때 훨씬 크다. 그렇지만 대부분의 연구는 필름 평면에 평행한 전류를 사용하므로써 수행되었다. 그 이유는 필름 평면에 수직인 저항은 메모리 소자의 폭과 두께의 비(형태 인수)가 매우 크면 매우 작기 때문이다. 그러나, 매우 미세한 석판인쇄를 사용하여 폭이 두께와 거의 같은 메모리 소자를 만들 수 있으며 평면내 저항에서 보다 GMR 에서 훨씬 큰 퍼센트 변화와 상당한 평면에 수직인 저항을 가지는 메모리 소자를 실현하는 것이 가능하다. AMR 은 재료에 따라 대략 1 퍼센트의 영향이 있다. 평면내 GMR는 판독신호에 AMR 보다 큰 크기를 제공한다. 이는 판독신호를 훨씬 크게 만들며, AMR 식 디자인에서 보다 신호대 잡음비가 높고 판독이 빠르기 때문에 하드웨어가 덜 비싸도록 한다. 평면에 수직인 GMR 는 평면내 GMR 보다도 훨씬 크다.
GMR 는 메모리 응용시 매우 유용한 특징을 가진다. 층 필름은 이들이 독립적으로 스위치되도록 하므로써 기어 저장 소자로 기능하도록 만들어진다. 본 발명의 특정 실시예에서, 여러층 필름은 각기 다른 조성물, 보자력 및 이방성 필드(장)를 갖는 연속적인 자기 층을 가지며, 각 층의 독립된 스위칭을 허용하기 위해 충분히 약한 교환 결합에 결합된 연속된 층 교환기를 가지며, 그리고 워드 라인내 전류가 차단되는 때 더욱더 낮은 보자력 필름을 리세트하기 위해 자기층들 사이에서 충분히 강한 교환 결합을 보장하기 위해 올바른 두께를 조정하기 위해 매우 가까이에 위치하는 비자기 전도층을 갖는다. 따라서, 낮은 보자력 층의 보자력은 높은 보자력 층의 보자력보다 충분히 낮도록 선택되어 이에 의해서 낮은 보자력 층이 더욱 낮은 장에서 스위치될 수 있도록 한다.
가장 간단한 GMR 다중층 필름은 3층이다. 도 1a 및 1b 는 GMR를 설명하는 간단한 3층 필름내 전자경로(96)를 도시한 것이다. 중심층은 비자기 전도층(102)이다. 상부 필름(100)과 저부 필름(104)은 강자성재이다. 도 1a 에서 상부와 저부 필름내의 자화는 평행하며, 도 1b에서는 평행하지 않다. 일반적으로, GMR 필름은 N개의 자기층과 적어도 N-1개의 비자기 전도층을 가지며, 이들은 설명을 위한 간단한 실시예들이다.
도 2 는 GMR 교환-결합 3층 필름의 중요한 히스테리 루프를 도시한 것이다. 두 개의 자기 층(130)(134)이 바지기 층(132)에 의해 분리된다. 두 개의 자기층은 층(130)이 높은 보자력을 갖고 층(134)은 낮은 보자력을 갖도록 이들 사이의 교호나 결합 이상에 의해 달라진 보자력들을 가진다. 필름 크로스 섹션(136)은 루우프 각 부분에서의 자화를 도시한다. 우측 상단에서 시작해서, 상부와 저부층(130) (134)은 같은 방향으로 포화된다. 만약 가해진 자장(H)이 제로로 떨어지고 방향이 바뀌면, 좌측 상단에서 단면으로 도시된 바와 같이 낮은 보자력을 갖는 층이 먼저 스위치된다. 상기 장이 낮은 보자력 필름의 보자력과 결합 필드(장)를 합한 값과 같을 때 스위칭이 일어난다.
도 2 에서 가해진 장(H)이 네가티브 방향으로 증가되는 때, 좌측하단에서 도시된 바와 같이 더욱더 높은 보자력을 가지는 필름층이 방향을 스위치한다. 이같은 스위칭은 장의 크기가 교환 결합의 값만큼이 적은 높은 보자력 필름의 보자력과 같은 때 일어난다. 따라서, 스위칭은 이같은 필름에서 두단계 처리로 수행된다.
교환 결합 GMR 필름을 사용하는 실시예에서 한가지 중요한 특징은 마이너 히스테리시스 루우프와 관련 있으며 비파괴 판독에 대한 영향과 관계가 있다. 도 3a 는 높은 보자력(136)이 1 상태로 알려지기 위해 우측으로 자화되는 때 마이너 루우프를 도시한 것이다. 이와 대비하여, 도 3b 는 높은 보자력 필림(136)이 제로상태로 알려지기 위해 좌측으로 자화되는때 마이너 루우프를 도시한 것이다.
교환-결합 GMR 필름을 사용한 실시예에 따라 디자인된 메모리 셀들의 판독은 종래기술에서 자화된 박판 필름에서 사용된 판독과는 구분된다. 이같은 실시예에서, 감지 라인을 따라 선택된 한 비트의 값은 한 워드 라인으로부터 장을 적용하므로써 얻어진 자화의 변화에 응답해서 저항 변화를 측정하므로써 비파괴 방식으로 결정된다. 장을 일시적으로 적용하므로써 낮은 보자력 필름을 스위치하며, 이같은 이유 때문에 교환 마이너스가 낮은 보자력 층의 보자력을 초과하고, 이같은 필름이 워드 라인내의 전류가 차단되는 때 리세트되거나 다시 스위치된다. 용량성 및 유도성 잡음은 판독 주기중에 일어난다. 이들은 가상 선들과 자동 감지 증폭기를 사용해서 최소화될 수 있다. 또한 감지 신호의 파형내 차이를 찾아내므로써 또다른 잡음 거절도 달성될 수 있다. 유도 잡음은 워드 전류와 같은 파형을 가진다. 도 4A 와 4b 는 삼각 워드 전류(182)가 적용되는 때 저항 신호(180)를 나타낸다. 도 4a 는 제로상태에 해당하는 신호를 그리고 도 4b 는 1 상태에 해당하는 신호를 도시한다.
비록 신호파형이 교환 바이어스대 보자력의 비에 따라 다소 다르기도 하지만 신호 파형은 용량성 및 유도성 잡음과는 다르며, 따라서 전기적으로 구분이 가능하다.
비록 GMR가 일반적으로 다중층 구조에서 관찰되나, 약한 혹은 비자기 매트릭스내 단일 영역 입자들로 이루어진 적절한 이질 합금 시스템에서도 발견된다. 한가지 그와 같은 합금으로 Cu-Co이 이질 Cu-Co 합금내 자이언트 자기저항 Physical Review Letters, Vol. 68, no. 25, 1992년 6월 22 에서 버코위츠(Berkowitz) 등에 의해, 그리고 비다중층 자기 시스템내 자이언트 자기저항 Physical Review Letters, Vol. 68, no. 25, 1992년 6월 22일에서 지아오(Xiao) 등에 의해 설명된다.
IV. 소프트 직각-루우프 아철산염을 포함하는 GMR PRAM
상기에서 설명한 바와 같이, 본 발명의 특정 실시예는 자이언트 자기저항을 사용한다. 도 5 는 멀티엘리먼트 필름을 감지하는 자이언트 자기저항을 사용하는 셀의 한 실시예를 도시한다. 도 5로 부터 메모리 셀(198)은 기하학적 구조가 장방형인 것으로 알려져 있으며, 두 레그가 소프트 페라이트(soft ferrite)(206)로 구성되고, 한 레그가 자속 폐쇄를 위해 피멀론이(202)로 만들어지며, 그리고 네 번째 레그가 자이언트 자기저항 다중층(214)으로 이루어진다. 기억저장을 위해 소프트 직각-루우프 페라이트의 사용이 밀리암페어 이하의 낮은 구동 전류를 허용하며 경사 페라이트로 부터 보다 더욱더 빠른 판독을 허용한다. 본 발명에 따라, 메모리 셀의 네 다리는 종래의 코어 메모리 엘리먼트와 유사한 폐쇄-자속 디자인을 갖는다. 필름은 코어둘레에서 시계방향으로 또는 반시계 방향으로 자화될 수 있다. 워드 라인(206)과 숫자 라인(210)으로 구성된 필름상에서의 스트립 라인들은 코어들을 횡단한다. 층(204)(208)(212)은 절연층들이다. 한 감지라인(도시되지 않음)이 전기 저항 다중층(214)으로 연결되며 워드 라인(20)과 숫자라인(210) 모두로부터 교립된다.
도 6 은 한 배열내 6개의 GMR 메모리 셀을 도시한다. 이들 셀들은 소프트 페라이트 엘리먼트(230)와 피말로이 층(232)으로 도시된다. 워드 라인(236)과 숫자 라인(234)이 도시되나, 감지 라인들은 숫자 라인(234)에 의해 가려지기 때문에 도시되지 않는다. 이 실시예에서 숫자라인과 감지 라인은 명백히 구분되는 것이다.
본 발명의 이같은 실시예에서, 두층내의 자화가 평행한 것으로부터 평행하지 않는 것으로 변경되는 때 구조의 자기저항이 바뀜이 명백하다. 이같은 실시예의 메모리 셀을 판독하는 때 판독되어질 셀과 교차하는 워드 라인상의 절반-선택 전류가 적용된다. 이같은 전류는 이때의 전류는 셀을 스위치하기에 충분한 정도로 강하지 않아야 하며, 그러나 펄스로 부터의 필드가 셀내에 존재하는 자화와 반대이도록 되면 다중층 자이언트 자기저항의 낮은 보자력 필름을 리버스시키기에는 충분히 효과적이어야 한다.
본 발명의 이같은 실시예에 따라, 저항에서의 변경이 포지티브 또는 네가티브 워드 펄스로 발생되는지를 결정하므로써 한 비트가 1 또는 0 어느 하나로 비트가 판독된다. 도 4a 와 도 4b 는 이같은 동작을 도식적으로 도시한다. 각 워드 라인은 단 한 번만 특정 감지 라인을 지나친다. 따라서, 워드 단어중에 감지 라인에서 단하나의 비트만이 관련된 저항 변화를 가진다. 따라서, 주어진 한 감지라인상에서 많은 비트를 가지며 언제든지 선택된 한 비트를 판독할 수 있음이 가능하다. 또한 판독이 비파괴적이므로, 신호대 잡음의 문제가 있으면, 여러 펄스가 잘 알려진 신호처리 방법을 사용하여 정보를 추출하기 위해 사용될 수 있다. 또한, 감지 라인상에서 신호의 파형은 워드 펄스의 파형과는 다르다. 따라서 신호가 워드 라인에서의 용량성 잡음으로부터 구분될 수 있다. 더미 감지 라인들이 사용되는 것이 바람직하며 관심있는 신호는 필요한 감지 라인으로부터의 신호와 더미라인으로 부터의 신호사이의 차이가 될 것이다.
V. 기판에 수직인 축을 갖는 토로이드 PRAM 엘리먼트.
본 발명의 또다른 실시예가 도 7 에서 개념적으로 도시된다. 이 실시예는 기판에 수직인 축을 갖는 납짝한 토로이드이다. 기본적인 자기 구조는 코어의 구조로서 링 둘레에서 어떠한 자기 갭도 가지지 않는 자속 폐쇄를 갖는다. 도 7 은 4개의 PRAM 셀들을 도시하며, 각각이 이들과 관련된 GMR 코어(248), 워드 라인(250), 숫자라인(252), 그리고 감지 라인들을 갖는다. 소자(자기 제거)장은 자화가 원둘레 방향으로부터 크게 이탈하는 것을 막는다. 종래의 2차 코어 메모리에서와 같은 구동 라인들은 코어의 중심을 통과한다. 종래의 코어 메모리와는 달리, 감지 라인(254)들이 자이언트 자기저항을 가지는 재료로 이루어진 코어(248)에 전기적으로 연결된다. 이같은 구성은 보통의 이방성 자기저항 효과를 나타내는 재료에 대해서는 동작하지 않는다. 이 실시예에서, GMR 필름은 기억장치 소자로서 뿐만 아니라 판독 엘리먼트로도 작용한다. GMR 필름내에 하나는 높은 보자력을 갖고 다른 하나는 낮은 보자력을 갖는 두 자기재가 존재하므로써 그와 같은 이중 사용을 허용한다.
도 7 의 설명은 자기 필름이 에칭된 구동 라인의 계단식 표면이 아닌 납짝한 꺼지지 않은 표면에 용착되는 것이 바람직하다. 따라서 자기 코어 저부상의 구동 라인들의 부분들은 코어 자신들보다 큰 것이 바람직하다. 또한 이 실시예에서, 구동 라인의 상측부가 코어의 중심을 통과하여 저부에 연결된다. 이것이 도 8 에 도시된다.
도 8 에서 도시된 바와 같은 메모리 셀들의 한 배열은 워드라인(270)들의 저부부분들 먼저 아래로 내려놓으므로써 만들어진다. 다음에 한 절연층(272)(워드 라인(282)아래)이 내려 놓이고 다음에 에칭된다. 다음에 숫자라인(274)의 저부부분이 용착되며 에칭된다. 다음에 절연층(272)중 한 층이 용착된다. 코어(276)가 내려 놓이며 각 코어는 두 저부 도체 층(270)(274)의 교차에 의해 만들어진 넓직한 테이블 위에 있게 된다. 다음에 저부 층들로의 구멍(구멍(278)은 워드라인(276)의 저부를 향하고 구멍(280)은 숫자 라인(274)의 저부로 가게된다)은 에칭된다. 워드라인(282)의 상측부와 숫자라인(284)의 상측부는 구멍(278)(280)을 통해 각각 하측부로 연결시키므로써 만들어진다. 마지막으로, 감지라인(286)이 용착된다. 모두해서 7개의 용착 단계가 있는데 4개는 금속 층이고 세 개는 절연층이다. 도 8 의 A-A 도는 A-A선 단면도를 도시한 것이다. 제조에 대하여서는 하기에서 더욱 상세히 설명된다.
본 발명의 한 실시예에 따른 메모리 셀 배열의 실제 기하학 구조가 도 9 에서 도시된다. 16개의 GMR 메모리 셀들은 코어(306), 워드라인(300), 숫자라인(302), 그리고 감지라인(304)을 갖는 것으로 도시된다. 이들이 직사각으로 만들어진다면 상당히 밀집되게 팩될 수 있다. 사진석판 기술처리로 달성될 수 있는 최소 특징 크기는 2㎛×8㎛ 중심상에 있다. 사진 석판 해상도가 10배 정밀해진다면 메모리 셀들의 중심간 거리와 전류 요구도 10배로 줄며, 그리고 메모리 밀도는 100배가 증가한다. 사진 석판 기술의 현재의 진보는 비교적 짧은 시간내에 약 250㎚(또는 120㎚조차)의 최소 크기가 가능하게 될 것이다. 따라서, 이같은 메모리의 밀도는 사진석판 기술의 제한에 의해서만 제한된다. 추가로 완전한 자속 폐쇄 때문에 이같은 메모리 배열이 자기 필름 메모리와 관련된 종래의 문제를 갖지는 않게 된다.
VI. 기판에 평행한 폐쇄 축을 갖는 PRAM 엘리먼트
더욱 적은 제조단계를 필요로 하는 그리고 도 7 에서보다 더욱 밀집된 GMR PRAM 셀(400)이 도 10 에서 도시된다. 얇은 절연 갭(404)을 통해 저부 자기 필름(412)으로 부터 상부 필름(402)으로 그리고 다시 저부 자기필름으로 자속 결합이 통과된다. 기하학적 구조는 측면에서 볼 때 납작해진 토로이드(환상면)와 같다. 이같이 얇은 절연 갭 때문에, 자속 폐쇄는 도 7 의 실시예에서처럼 완전하지 못하다. 자기 필름사이의 결합 종류는 강유전성 결합, 비항 유전성 결합, 또는 스트레이-필드 결합의 어떠한 조합이 될 수도 있다.
PRAM 셀(400)은 퍼멀로이 유지 층(402), 절연 필름(404), 숫자 라인(406), 워드 라인(408), 절연 층(410), 그리고 GMR 을 나타내는 다중층 기억장치 필름(412)을 포함한다. 퍼멀로이 유지 층(402)으로 부터 GMR 필름(412)을 분리시키는 절연 층(404)은 두 금속층을 단락시키지 않고 가능한 한 얇은 필요가 있다. 50Å의 두께가 적합하다. 퍼멀로이 유지층(402)은 스트립 라인둘레에 있는 기억장치 필름(412) 한 단부로부터 기억장치 필름(412)의 다른 한 부호의 자속 경로를 완성하기에 충분할 정도로 두꺼워야 한다. 스트라이프(줄무늬 영역)를 피하고 낮은 보자력을 갖기 위해 약한 포지티브의 자기변형을 갖도록 다소 철이 풍부하다. GMR 다중층 필름(412)은 (NiFe/Cu/Co/Cu)×15이다. 용착의 순서는 다음과 같다. 기질상의 첫 번째 용착은 다중층 GMR 필름(412)이다. 그후에 절연층(410)과 또다른 절연층(410)에 의해 분리된 두 개의 구동 라인(406)(408)이 용착되며 모양이 정해진다. 구동 라인(406)(408)의 구성이 도 11 에 도시되며, 이는 6개의 PRAM 셀(400) 배열(420)을 도시한다. 다음 단계는 퍼멀로이 유지층(402)으로 부터 GMR 필름(412)을 분리시키기 위해 어셈블리상에 용착된 매우 얇은 절연 필름(404)(대략 50Å)이다. 퍼멀로이 유지층(402)은 마지막으로 용착된 층이다. 도 10 과 11에 도시된 디자인은 생산비가 낮으며 적은 전류를 필요로 하고, 일정한 마스크 크기에 대비하여 높은 밀도를 가지며, AMR을 사용하는 메모리 셀보다 10배나 큰 판독 전압(10)을 갖는다. 이같은 디자인의 수정은 퍼멀로이 유지층(402)을 기억장치 소자(412)와 동일한 GMR 다중층 필름으로 대체시키기 위한 것이다. 다음에 절연 갭(404)이 제거될 수 있다.
도 11 로부터 두 구동 라인들이 본 발명에서 평행하며 직교하지 않음을 알 수 있다. 이는 직교 구동 라인들이 자속 폐쇄 방향으로부터 멀어지도록 자화시키기 때문에 매우 중요하다. 본 발명에서는 자속이 항상 폐쇄된다.
VII. 버티칼 GMR를 갖는 극소 PRAM 엘리먼트
현재 이용될 수 있는 고-해상도 장비와 완전 금속 스핀 트랜지스터를 통하여 최고 PRAM 밀도가 달성될 수 있다. 이같은 고-해상도 장비의 특정예, 팁으로 구성된 마이크로스코프가 하기에서 설명된다. 이같은 실시예의 사용은 설명의 목적을 위한 것이다.
A. 주사 탐침 마이크로스코프는 나노미터 스케일로 표면을 변경시킬 수 있기 때문에 극히 높은 밀도로 자료를 저장할 수 있다. 디지탈 메모리로 두가지 새로운 접근방법[Jhon Mamin, Proc. 1994 Spring Conference on solid-State Memory Technologies, May 23-25, Pasadena CA, pp 121-33] 은 주사 터널링 마이크로스코프(STM)와 원자력 마이크로스코프(AFM)를 포함한다. 이들 장치에서, 접촉하고 있는 한 표면이 판독/기록 작업중에 표면을 상영/변경시키기 위해 사용된다. 도 12-14에서 도시된 PRAM 디자인은 상기 마이크로스코프의 능력을 고체 상태 메모리의 동작 및 생산비 장점을 가지는 몇 개의 원자인 구조 특징과 결합시킨다. 이같은 고-해상도 장비에 의해 가능해지는 매우 미세한 석판 인쇄는 매우 커다란 PRAM 칩을 만들도록 사용될 수 있다. STM 탐침들은 한 배열로 만들어질 수 있으며, 상기에서 언급한 미국특허 제 5,237,529 호에서 설명될 바와 같은 메모리 응용에서 변환기로 변환기로 사용될 수도 있다.
플레인(plane)내 GMR PRAM 특징의 제한은 두 가지이다. 첫 번째는 석판인쇄의 부적합에 의해 발생되는 그리고 종래 제어 전자장치에 의해 차지되는 비교적 큰 면적에 의해 발생되는 밀도 제한이 있다. 두 번째로는 제어 전자장치로 인한 속도 제한이 있다. PRAM 의 생산을 위해 주사 탐침 마이크로스코프(SPM)와 같은 고-해상도 기술의 사용은 적어도 종래의 석판 인쇄로 달성될 수 있는 크기에 필적하는 크기만큼 PRAM 셀의 최소 특징 크기에 대한 제한을 줄인다. SPM 의 사용은 또한 출력을 크게 증가시키고 구동 전류를 크게 줄이는 형성 인수를 갖는 메모리 소자를 제조할 수 있도록 한다.
제어 전자장비의 속도와 같은 두 번째 제한은 완전 금속 스핀 트랜지스터를 GMR 배열로 적용하므로써 어드레스된다. 본 발명에 따라, 완전한 금속 스핀 트랜지스터를 가지는 수직한 GMR PRAM 엘리먼트들은 AMR 디자인이나 플레인내 GMR 디자인보다 훨씬 높은 밀도와 보다 빠른 판독을 제공한다.
GMR 메모리는 다양한 보조 주변 전자 장치를 필요로 한다. 이들로는 기록 및 판독 작업중에 필요한 워드라인으로 워드 전류 펄스를 보내기 위한 워드-선택 매트릭스, 기록 주기중에 필요한 숫자 라인으로 숫자 전류 펄스를 보내기 위한 숫자-선택 매트릭스, 그리고 필요한 감지라인으로 부터 감지 증폭기로 신호를 보내기 위한 감지 선택 매트릭스등이 있다. 이와 같은 전자적 배열들은 종래의 실리콘 소자들로 이루어진다. 이 경우, PRAM 엘리먼트들은 이미 선택 트랜지스터가 내장된 실리콘 칩상에서 만들어진다. 그러나, 선택 전자장치들은 GMR 재료로부터 만들어질 수 있기도 하다. 결과적으로, 선택 전자장치가 GMR 메모리 엘리먼트와 동시에 침착될 수 있으며, 따라서 많은 수의 마스크와 제조단계를 절약시킨다. 한가지 이와 같은 GMR 장치로는 스핀 트랜지스터가 있다.
B. 완전-금속(GMR) 스핀 트랜지스터
완전-금속 스핀 트랜지스터는 새로운 종류의 스위칭 소자이다[M. Johnson, IEEE Spectrum 31 No. 5 (1994) 47] 이는 두 개의 상이한 캐리어에 의존하는 점에서 종래의 쌍극형 트랜지스터와는 다른 예이다. 그러나 실리콘 쌍극형 트랜지스터의 캐리어는 전자와 구멍이며, 따라서 캐리어는 각기 다른 전기 전하를 띄며, 금속 트랜지스터의 두 캐리어 수는 모두 전자로서 이들의 스핀 정렬에 의해 구분된다. 일반적으로, 자이언트 자기저항 엘리먼트의 에미터와 콜렉터층 강유전성 필름이며 베이스층은 비금속층이다. 그 출력은 두 자화사이의 각을 변경시키므로써, 즉 두 필름중 한 필름을 스위칭하여 이들의 상대적인 방향이 평행한 정렬과 평행하지 않은 정렬 사이에서 변경될 수 있도록 한다. 크기가 줄어드는때 이같은 특징들은 개선되지 않으며, 서브 마이크론의 석판 인쇄술은 이같은 제조기술에 용이하게 이용될 수 있으므로 밀도로 볼 때 100배까지 반도체 쌍극형 트랜지스터보다 질적으로 작게 만들어질 수 있다. 스위칭 시간은 1-10ns 범위이고 GMR PRAM 기억장치 소자에서와 같다. 따라서, 완전-금속 트랜지스터로 종래의 제어 전자장치를 대체시키므로써 PRAM 셀의 크기와 스위칭 속도를 속도와 밀도의 특징이 기억장치 소자 자신의 특징에 의해 제한되는 점까지 줄일 수 있도록 한다. 추가로 PRAM 생산 공정을 하기에서 설명하는 바와 같이 크게 간단하게 할 수 있다.
본 발명의 PRAM 을 완전-금속 스핀 트랜지스터를 사용하는 때는 큰 장점이 있는데 이는 이들이 다른 기능 PRAM 엘리먼트와 같은 칩에서 동시에 만들어질 수 있기 때문이다. 높은 온도에서의 어떠한 추가의 자화, 도핑 또는 추가의 처리단계가 필요하지 않다. 어떠한 추가의 용착 단계나 처리 없이 동시에 같은 기판상에 전 메모리, 선택 전자장치 그리고 모두가 용착된다. 가령 도 5-11 에서 도시된 PRAM 디자인들은 스탠다드의 박판 필름 플랜저 처리, 마이크로머신닝, 석판인쇄, 집적 회로 그리고 자기저항재를 사용하여 제조될 수 있다. 반도체 트랜지스터를 스핀 트랜지스터로 대체시키므로써 적어도 두 가지에서 PRAM 제조를 단순하게 한다. 한가지는 제조시에 같은 기판상의 반도체와 자기재를 결합시키는데서 일어날 수 있는 복잡성을 제거시킨다. 또한 반도체 제조에는 기여하지 않는 소위 웨빙(webbing) 처리에 의해 PRMA 의 대량생산을 가능하게도 한다.
PRAM 내 GMR 스핀 트랜지스터는 기억장치/판독 소자와 같은 재료로 만들어지나, 같은 구조를 가져야 할 필요는 없다. 자기층의 보자력은 기억장치/판독 소자의 보자력과 유사한 것이 바람직하다. 설명된 바와 같이 GMR 스핀 트랜지스터의 사용은 PRAM의 지원 전자장치들을 실시하기 위한 한가지 방법만을 설명하고 있으나, 본 발명이 이같은 실시예로 제한되는 것은 아니다.
C. 극초 밀도 테라비트 PRAM
기판상에 직접 라인들과 기억장치/판독 소자들을 용착시키고 패턴을 만들기 위해 이용될 수 있는 최고 해상도 기술로 종래의 석판인쇄 및 마이크로 제작 기술을 대체시키고, 완전-금속 스핀 트랜지스터로 실리콘으로된 트랜지스터를 대체시키므로써 더욱더 높은 밀도(10 Gbit/㎠-1Tbit/㎠)와 더욱더 빠른(10 ns) PRAM을 만들 수 있게 된다.
극초 밀도 테라비트 메모리에 대한 PRAM 셀(500)의 개념적인 디자인이 도 12(a)와 도 12(b)에서 도시된다. 도 12(a)는 워드 라인(502)이 절연된 필러 섹션(506)을 경유하여 GMR 기억장치 필름(504)을 통해 어떻게 결합되는 가를 명백하기 보여주는 PRAM 셀(500)의 준 분해사시 도면을 도시한 것이다. 도 12(b)는 절연부분(508)을 갖는 분해하지 않은 도면을 도시한 것이다. 폐쇄된-자속 GMR 결합 기억장치/판독 필름(504)은 워드라인(502)내 전류와 감지/디지트 라인(510)내 전류의 일치에 의해 스위치된다. 상기 감지/디지트 라인내 전류는 GMR 필름을 통과하며, 워드 라인내 전류는 GMR 필름으로 절연된다. 도시된 메모리는 일치하는 전류와 비트로 조직된 2D 이다. 이같은 실시예에서 도 5 와 6의 실시예와는 대비되듯이 디지트 라인과 감지라인은 단일의 감지/디지트 라인내로 결합된다.
16개의 메모리 셀(500)의 배열(520)이 도 13에 도시된다. 물론, 테라비트 메모리는 각 모듈내에 훨씬 많은 라인들을 갖는다. 워드-전류 구동기와 워드-선택 메트릭스(도시되지 않음)는 워드-라인(502)의 끝에 있으며, 한 감지 증폭기가 감지/디지트 라인(510)의 끝에 있고, 한 감지-선택 메트릭스(저-수준 게이트; 도시되지 않음)가 한 단부에 그리고 한 디지트-선택 메트릭스는 다른 한 단부에 있다(역시 도시되지 않음) 워드라인(502), 감지/디지트 라인(510) 그리고 선택 메트릭스(552) (554)(556)를 도시하는 GMR PRAM 모듈(550)은 도 14에서 도시된다. 종래의 AMR 메모리는 각 감지 라인상에서 32개의 메모리 엘리먼트들을 갖는다. GMR 엘리먼트들이 훨씬 큰 출력을 가지기 때문에 감지/디지트 라인마다의 엘리먼트 수는 적어도 10배 이상 많다. 더미 라인들은 잡음을 취소하기 위해 사용된다.
판독은 플레인 GMR PRAM 에서와 같이 수행된다. 워드 전류는 선택된 워드 라인을 따라 보내지며, 워드라인을 따라 각 비트의 퍼머로의 층의 자화 벡터 변경을 발생시킨다. 더욱더 높은 자화 코발트 층은 방해를 받지 않는다. 단일 센스/디지트 라인이 선택되며 이같은 라인에서만이 신호가 낮은 수준의 게이트를 통해 그같은 모듈을 위한 감지 증폭기로 보내진다. 따라서 감지 증폭기는 선택된 워드 라인과 선택된 감지/디지트 라인이 교차하는 곳에 있는 1비트로부터의 신호만을 감지한다.
도 12-14에서 도시된 GMR PRAM 엘리먼트들은 매우 긴밀하고, 집적되며, 빠르고, 한때 모든 컴퓨터의 일부분이었던 자기 코어 메모리만큼, 용이하게 수행할 것으로 기대된다. 종래 코어와는 달리, 이들 PRAM 엘리먼트들은 완전한 자속 폐쇄를 가지며 더욱더 양호하고 빠르며 이들이 더욱 작아지기 때문에 적은 전류를 필요로 한다. 그러나 종래의 코어 메모리와는 달리
(i) 석판 인쇄술에 의한 것과는 달리 PRAM 배열에는 어떠한 밀도 제한도 없으며,
(ii) 출력이 자속에 종속하지 않기 때문에 크기에 따라 줄어들지 않고, 그리고
(iii) 판독이 파괴적이지 않다. PRAM 의 출력은 전류가 메모리 엘리먼트를 통과하는 때 자이언트 자기저항 덕택이다. 이같은 출력은 전체 저항의 부분적 변화이며 형태 인자가 동일한 동안에는 메모리 엘리먼트의 크기와 무관하다. 도 12-14에서의 디자인의 컨덕터와 메모리는 금속이고 종래 반도체의 캐리어 제한을 갖지 않는다. 다라서 이들 PRAM 엘리먼트는 종래 코어의 양호한 특징을 유지하며 이들의 바람직하지 않은 단점들은 제거시킨다. 이들 PRAM 엘리먼트들은 말 그대로 슈퍼코어이다. 간단히 말해서 이같은 PRAM 디자인은 빠르고, 비싸지 않으며, 임의 접근이고 신속하게 변경될 수 있으며, 견고하고, 비휘발성이며 테라비트 메모리에 적합하다.
VIII. 제조
일반적으로, 자이언트 자기저항 필름은 PRAM 정보 셀의 일부로서 동작하기 위해 주의 깊은 디자인 및 제조기술을 필요로 한다. 큰 보자력을 갖는 층은 워드와 디지트 라인내 전류의 조합으로부터 장에 의해 스위치되기에 충분하도록 낮은 보자력을 가져야 하고, 워드 또는 디지트 펄스만에 의해서는 스위치되지 않을 정도로 충분히 높아야 한다. 최대 신호를 위해, 높은 보자력층은 스위치 되어질 모든 낮은 보자력 층에 필요한 수준 이하에서는 스위치되지 않아야 한다. 이같은 목적을 위해 높은 보자력 비전도 자기 산화물 층은 코발트의 최소 보자력을 높이기 위해 첫 번째 코발트 층이전에 기판상에 용착된다. 마찬가지로, 기판의 마지막 코발트 층상에 또다른 그와 같은 층이 얼마가 용착된다. 비자기 금속층은 두가지 층들이 상호 무관하게 스위치될 수 있도록 교환 결합이 충분히 약하도록 두꺼워야 하며 전체 구조의 저항을 낮추므로써 필름 신호를 차단시킬 정도로 두껍지는 않아야 한다.
A. 제조공정
자이언트 자지저항 필름으로 이루어진 메모리 셀들의 제조공정이 하기에서 설명된다. 필림들은 둘다 잘 알려진 기술인 스퍼터링 또는 증발에 의해 만들어진다. 자이언트 자기저항 필름을 에칭된 구동라인의 계단 표면 위가 아닌 납짝하고 깨지지 않은 기질 표면상에 용착시키는 것이 바람직하다. 이같은 이유 때문에 도 8 에 관련하여 설명한 바와 같이 자기 코어 엘리먼트의 저부에서 구동 라인들의 부분들이 코어 엘리먼트의 저부에서 구동 라인들의 부분들이 코어 엘리먼트 자체보다 더욱 큰 것이 바람직하다. 또한, 이같은 실시예에서, 구동 라인들의 상측부가 코어 엘리먼트의 중심을 통해서 하측 부분으로 연결된다.
제조공정에서, 워드 라인들의 하측 부분들이 먼저 아래에 놓인다. 그런 다음, 절연층이 적용된다. 다음 이들 두층의 에칭이 수행된다. 다음에, 디지트 라인의 하측부가 용착되고 다음에 에칭된다. 디지트 라인의 하측부에 이어서 또다른 절연층이 용착된다.
이때에는 코어를 아래로 내려놓는 것이 바람직하다. 코어 엘리먼트 각각은 앞서 아래로 놓인 두 하측 컨덕터 층이 교차하는 곳에서 만들어진 넓은 테이블 상에 위치하게 된다. 다음에, 구동라인들의 상측부가 만들어지며 코어 엘리먼트들내 에칭된 구멍들을 통해 하측부로 연결하도록 한다. 이와 같은 바람직한 제조공정에서는 네 개의 금속층과 세 개의 절연층을 기질 표면상에 용착시키는 7개의 용착단계가 있다.
B. 비자화 장을 피한다.
상기에서 언급한 바와 같이, 본 발명의 메모리 셀 디자인에서는 메모리 동작의 모든 단계중에 자속 구조가 닫혀져 있는다. 개방된 구조는 불완전한 스위칭을 만들게 되며, 자화 크립을 통해 정보의 상실을 발생시키고 기본적으로 느린 스위칭 처리를 일으킨다. 이웃하는 비트들은 자속 구조가 닫혀져 있지 않다면 자화 크립에 영향을 미치도록 할 것이다. 종래의 필름 메모리가 한 크기로 폐쇄된 자속으로 디자인되었으나(구동 라인들의 폭 때문에), 이들은 다른 방향으로는 개방되어 있다. 자화 필드가 두 번째 크기로 회전되는 때 자화 필드가 메모리 파괴를 시작한다. 본 발명의 디자인에 따라, 메모리 셀의 자화는 두 번째 크기로 회전되지 않으며, 따라서 본 발명에 따라 만들어진 메모리 셀들은 자화 크립 및 그와 관련된 문제들을 만들어내지 않는다.
본 발명의 메모리 셀에서, 전류는 필름에 수직으로 또는 필름 평면내에서 흐를 수 있다. 일반적으로, 저항의 변화, 즉 GMR 영향은 평면내에 있을 때보다 수직인때에 훨씬 크며, 따라서 원칙적으로는 수직 흐름의 경우가 판독 엘리먼트를 위한 바람직한 구성이다. 그러나 메모리 엘리먼트의 폭은 그 두께보다 몇배가 더 두꺼우며 평면 내 수직인 저항은 불편할 정도로 작고, 양호한 판독 신호를 얻기가 곤란하다. 이같은 곤란함은 더욱더 바람직한 형태 인자를 갖는 엘리먼트, 즉 폭이 두께에 필적하는 엘리먼트의 제조를 허용하는 충분히 미세한 석판 인쇄술로 극복될 수 있다. 따라서 양호한 판독 신호와 저항의 더욱 큰 변화를 달성할 수 있어서, 이에 의해 1과 0로부터의 신호가 명백하게 구분될 수 있도록 하는 충분히 큰 저항을 가지는 기억저장/판독 엘리먼트를 실현하는 것이 가능하다.
본 발명에서 자이언트 자기저항을 나타내는 재료의 사용은 메모리 셀 디자인에서 여러 가지 중요한 선택을 필요로 한다. 첫 번째로, 비자기 컨덕터는 전자의 평균 자유 경로 이하의 두께를 가져야 한다. 평면 내 동작이 선택된다면, 중간층의 분로 효과가 중요하다. 그러나 다른 기회가 있을 수도 있다. 두 층내에서 스핀을 연결시키는 두 자기층 사이에는 슈퍼교환이 있게 된다. 결합의 세기는 분리 층의 두께에 달려있으며, 두께가 두꺼워짐에 따라 더욱더 작아지게 된다. 그러나, 결합의 사인 값은 분리 거리의 함수이며, 따라서 결합은 어떤 분리에서는 강유전성이고 다른 분리에서는 비강유전성이다. 이에 대하여서는 층들사이에서 다양한 분리를 갖는 필름을 만들고 리버스된 커플링이 분리 거리의 4배임을 발견한 Parkin 등에 의해 실험적으로 밝혀졌다.
또한 강유전성 커플링 또는 비강유전성 커플링 조합의 선택이 있게 된다. 비파괴 판독은 다른 자기층과 평행하게 자화되는 것과 평행하지 않게 자화되는 것 사이에서 진동하도록 한 층에서의 자화를 반복적으로 변경시키므로써 실시될 수 있다. 이같은 반복적인 비파괴 판독이 신호 내 잡음 비를 개선시킨다.
자기 층의 조성물 또는 중요하다. 자기 층의 조성물은 다운 스핀 전자까지의 큰 비율을 가진다. 예를 들어, 순수 니켈은 좋은 선택이 아니다. 이 조성물은 제로 자기변형, 큰 그레인 크기, 낮은 이방성에 적합한 것이다. 반복적인 비파괴 판독을 위해 상측 자기층의 보자력은 하측층의 보자력과 달라야 하며, 두 자기층 사이의 교환 결합은 충분히 커서 스위치된 층이 판독 전류가 제거된 때 본래의 상태로 되돌아가게 하고, 따라서 판독중에는 한 층의 방향이 그대로 유지되며 다른 층의 방향은 반복해서 진동한다.
자기 층들은 판독에 가장 유용하도록 하기 위해 상이해야 한다. 한 층이 기억저장 소자이고 다른 한층은 판독 소자이다. 적용된 판독 전류는 판독 층을 스위치하며, 그러나 기억저장 층을 스위치 하지는 않는다. 또한 둘다 스위칭중 절반-선택 장을 지원하는 디지트 라인, 그리고 판독중 신호를 탐지하기 위한 감지 라인으로서 자기저항 감지를 위해 전류를 공급하는 라인을 사용할 수도 있다.
Ⅸ. 대표적인 응용
상기에서 설명된 비휘발성 메모리 배열의 특별한 특징이 다양한 고속 자료 기억저장 및 회수 시스템에 이바지하고 이에 직접적인 가치를 부여하였다. 일반적으로, PRAM은 컴퓨터, 레코더, 제어기와 같은 디지탈 시스템 그리고 이들 장치가 관계하는 모든 산업분야에서 주 메모리 그리고 대용량 기억장치로 응용된다. 특수한 응용의 부분적인 목록으로는 다음을 포함한다.
가장 중요한 용도는 많은 자료 기억저장과 최대 접근 속도를 필요로 하는 컴퓨터 응용에서이다. 상기의 한 예가 가이던스 시스템과 같은 결정을 하는 요구조건을 갖는 인공 지능 처리가 될 것이다. 또다른 중요한 예는 감지 입력과 신속한 응답 작용을 필요로 하는 로보트 시스템이다. 비휘발성 메모리로부터 고속이며 병렬인 접근으로부터 이익을 보는 어떠한 컴퓨터 응용도 이와 같은 컴포넌트로부터 이익을 볼 것이다. 그 한 예가 갑작스런 임의 전력 손실을 경험하는 필드 통신 시스템과 제어기가 될 것이다. 대개, 디지탈 통신 제어기는 최대의 대역폭을 필요로 한다.
대개 즉각적인 피이드백을 필요로 하는 자(수술대에서 수술하는 외과의사)에 의해 필요한 그리고 그와 같은 최대의 실시간 접근속도가 필수적인 상당한 양의 저장된 자료에 접근하는 실시간 시스템으로의 응용이 있을 수 있다. 비휘발성과 RAM과 같은 속도의 PRAM 조합은 이같은 응용에 중요하다.
어떠한 데이타베이스 조사, 그래픽 그리고 대부분의 비즈니스 컴퓨터 응용과 같은 디스크-집약 응용에서, 시간 배치는 I/O의 중요한 부분을 나타낸다. 모든 이와 같은 응용에서, GMR PRAM을 기본으로 한 기억저장은 전체 계산 속도에서 상당한 개선을 갖는 여러 크기 정도로 I/O에 필요한 시간을 줄인다. 특히 GMR PRAM은 5가지 점에서 디스크 및 테이프보다 크게 우월하다. 여러 크기 정도로 빠른 자료-접근 시간, 충격과 진동에 상당히 큰 내성, 높은 신뢰도, 관리를 필요로 하지 않는 동작, 그리고 헤드 충돌이 없음.
임의 접근과 영구 기억저장을 위한 높은 속도와 관련된 메모리 시스템의 비교적 작은 크기와 무게는 본 발명이 PC에 아주 적합하도록 만들며, PRAM의 비휘발성은 백엎 베터리를 필요로 하지 않도록 한다.
본 발명의 PRAM은 반도체 메모리의 견고함과 접근 속도에 있어서 자기 기억장치의 제한이 없는 삭재 주기수와 비휘발성을 결합시키는 능력에 있어서 특별하다. PRAM의 상기 특징이 4가지의 상업적으로 이용될 수 있는 반도체 메모리의 특징과 함께 테이블 1 에서 비교된다. 정적 RAM(SRAM), 동적 RAM(DRAM), 그리고 FLASH(플래쉬), 응용이 최고로 적합하게 된 EPROM(지울 수 있는 프로그램 가능한 판독 전용 기억장치)으로 적용된 제품 이름, PRAM은 SRAM과 낮은 전원 분산에 접근하는 기록 및 판독 속도를 제공하였다. 높은 속도의 동적 기술과는 달리, PRAM은 비휘발성이고 따라서 준비 전원을 필요로 하지 않는다. 비휘발성으로 간주되는 다른 메모리중 유일한 메모리인 FLASH와 달리, PRAM은 제한되지 않은 수의 기록 주기를 가진다. FLASH는 낮은 전원에서 높은 밀도를 제공한다. 매우 오랜 기록 시간을 가지며 비트가 완전히 변경가능하지는 않다. 즉 이는 임의 접근을 지원하지 않는다.
Comparison of some properties of semiconductor memories and PRAMs
Type Speed (ns)Write Read Density(Mb/㎠) Power(W/Mb) Stdby Power(mW/Mb) Number ofwrite cycles Nonvo-latile Fully bit alterable
SRAM 12 12 1.00 0.70 250 unlimited no yes
DRAM 60 60 3.34 0.35 10 unlimited no yes
FLASH1 16,000 120 6.67 0.15 0 100,000 yes no
PRAM2 20 20 52.0 0.10 0 unlimited yes yes
플래쉬(FLASH)의 파라미터는 여러 아키텍쳐중 하나에 해당한다. 기록 엔트리에서 16㎲는 수십 밀리세컨드로 연장될 수 있는 시간범위 가운데 아래쪽 끝이 된다. GMR를 사용한 디자인의 PRAM 속도는 종래 제어 전자장치의 10ns에 10ns의 예측된 기억저장-필름 스위칭 속도를 더한 것이다. PRAM 밀도는 사진석판 인쇄를 사용하고 0.2㎛에 1.2㎛ × 1.6㎛ 셀 크기의 최소 크기를 갖는 도 9 에 도시된 디자인을 사용한다.
표 2 는 다른 메모리 시스템에서 공개된 PRAM(영구 임의 접근 메모리)를 비교한 것이다.
Comparative Properties of Writable Storage Devices with Long-Term Data Retention
Property Device
Disk1 EAROM2EEROM3 CCD4 MBM5 PRAM6
Mechanical motionReliability of long-term data-retentionAccessSensitivity to shockand vibrationMaintenance-freeoperation YesHighSerialHighNo NoLowRandomLowYes NoLowSerialLowYes NoHighSerialModerateYes NoHighRandomLow toModerateYes
Access ) (Kbitstime ) for (Mbitsper bit) (Gbits LongModerateShort ShortShortShort LongModerateShort LongModerateShort ShortShortShort
1. Mechanical Disk-Drive System2. Electrically Alterable Read-Only Memory (EAROM)3. Electrically Erasable Read-Only Memory (EEROM)4. Charge-Coupled Device (CCD)5. Magnetic Bubble Memory (MBM)6. Permanent Random-Access Memory (PRAM)
Ⅹ. 결론
상기 설명은 설명 목적인 것이다. 본 발명에 대한 많은 변경이 가능하다. 예를 들면, 각기 다른 종류의 변환기가 사용될 수 있다. 따라서 본 발명은 청구범위와 그의 균등 발명에 의해 제한될 것이다.

Claims (31)

  1. 첫 번째 구조를 가지는 기억장치 소자로 이루어지며, 첫 번째 구조가 다수의 층을 갖고 있고, 선택된 층들이 이들 층에 관련된 자화 벡터를 가지며, 상기 첫 번째 구조가 자이언트 자기저항을 갖고 있고, 상기 기억장치 소자가 적어도 한 크기의 폐쇄 자속 구조를 가지며, 상기 자화벡터가 기억장치 소자의 모든 동작 단계중에 적어도 한 크기로 제한되는 메모리 셀.
  2. 제 1 항에 있어서, 다수의 층들이 첫 번째로 오는 강유전성 층들이 두 번째로 오는 비자기 전도층들과 교대하며, 두 번째로 오는 층들이 첫 번째로 오는 층들보다 적어도 한 층이 아래이고, 자화 벡터들이 강유전성 층들과 관련하게 되는 메모리 셀.
  3. 제 2 항에 있어서, 첫 번째로 오는 강유전성 층들이 첫 번째의 보자력을 갖는 적어도 첫 번째 층과 두 번째의 보자력을 갖는 적어도 두 번째 층으로 이루어지고, 상기 두 번째 보자력이 첫 번째 보자력보다 큰 메모리 셀.
  4. 제 3 항에 있어서, 적어도 하나의 두 번째 층이 한 산화물 층과 접촉하여 있고, 이에 의해서 적어도 한 두 번째 층의 스티칭 한계값을 상승시키게 되는 메모리 셀.
  5. 제 1 항에 있어서, 기억장치 소자의 첫 번째 층이 정보의 기억을 위한 층이고 기억장치 소자의 두 번째 층이 정보의 비파괴 판독을 위한 층인 메모리 셀.
  6. 제 1 항에 있어서, 첫 번째 구조가 다수의 레그로 이루어지며, 이들 레그중 하나가 자이언트 자기저항을 가지는 다중층 구조이고; 다중층 구조의 각 자기층이 직각 루우프 구조를 가지는 메모리 셀.
  7. 제 1 항에 있어서, 첫 번째 구조가 자이언트 자기저항을 가지는 다중층 토로이드 구조로 이루어지는 메모리 셀.
  8. 제 1 항에 있어서, 첫 번째 구조로부터 정보를 읽고 첫 번째 구조로 정보를 기록하기 위한 수단, 그리고
    첫 번째 구조로부터의 판독과 첫 번째 구조로의 기록을 가능하게 하기 위해 기억장치 소자로 선택 신호를 적용하기 위한 선택 컨덕터를 더욱더 포함하는 메모리 셀.
  9. 제 8 항에 있어서, 판독 및 기록 수단이 첫 번째 구조에 전기적으로 결합된 판독 컨덕터, 그리고 판독 컨덕터와 첫 번째 구조로부터 전기적으로 격리된 기록 컨덕터로 이루어진 메모리 셀.
  10. 제 8 항에 있어서, 판독 및 기록 수단이 첫 번째 구조에 전기적으로 연결된 단일 컨덕터로 이루어진 메모리 셀.
  11. 행렬로 배열된 기억장치 소자로 이루어지고, 각 기억장치 소자는
    다수의 층을 가지며, 선택된 층이 이와 관련된 자화 벡터를 갖고, 첫 번째 구조가 자이언트 자기저항을 나타내며, 상기 기억장치 소자가 적어도 하나의 크기를 갖는 폐쇄자속 구조를 갖고, 상기 자화 벡터가 기억장치 소자의 모든 동작 단계중에 적어도 한 크기로 제한되는 첫 번째 구조,
    기억장치 소자의 배열로 정보를 기록하고 이로부터 정보를 판독하기 위한 다수의 판독 및 기록 컨덕터로서, 각각의 판독 및 기록 컨덕터가 특정열의 기억장치 소자로부터 판독하고 이 기억장치 소자로 기록하기 위한 다수의 판독 및 기록 컨덕터, 그리고
    기억장치 소자의 배열로 선택신호를 적용하기 위한 컨덕터로서, 각각이 특정행의 기억장치 소자를 선택하기 위한 다수의 선택 컨덕터를 포함하며,
    어느 기억장치 소자로의 임의 접근도 판독 및 기록 컨덕터와 선택 컨덕터의 상응하는 컨덕터에서 신호가 동시에 발생되므로써 실시될 수 있는 정보를 저장하기 위한 장치.
  12. 제 11 항에 있어서, 각 기억장치 소자 내 다수의 층들이 첫 번째로 오는 강유전성 층들이 두 번째로 오는 비자기 전도층들과 교대하며, 두 번째로 오는 층들이 첫 번째로 오는 층들보다 적어도 한 층이 아래이고, 자화 벡터들이 강유전성 층들과 관련하게 되는 정보를 저장하기 위한 장치.
  13. 제 12 항에 있어서, 첫 번째로 오는 강유전성 층들이 첫 번째의 보자력을 갖는 적어도 첫 번째 층과 두 번째의 보자력을 갖는 적어도 두 번째 층으로 이루어지고, 상기 두 번째 보자력이 첫 번째 보자력보다 큰 정보를 저장하기 위한 장치.
  14. 제 13 항에 있어서, 적어도 하나의 두 번째 층이 한 산화물 층과 접촉하여 있고, 이에 의해서 적어도 한 두 번째 층의 스티칭 한계값을 상승시키게 되는 정보를 저장하기 위한 장치.
  15. 제 11 항에 있어서, 각 기억장치 소자에 대해 첫 번째 층이 정보의 기억을 위한 층이고, 두 번째 층이 정보의 비파괴 판독을 위한 층인 정보를 저장하기 위한 장치.
  16. 제 11 항에 있어서, 각 기억장치 소자의 첫 번째 구조가 다수의 레그로 이루어지며, 이들 레그중 하나가 자이언트 자기저항을 가지는 다중층 구조이고; 다중층 구조의 각 자기층이 직각 루우프 구조를 가지는 정보를 저장하기 위한 장치.
  17. 제 11 항에 있어서, 각 기억장치 소자의 첫 번째 구조가 자이언트 자기저항을 가지는 다중층 토로이드 구조로 이루어지는 정보를 저장하기 위한 장치.
  18. 제 11 항에 있어서, 다수의 판독 및 기록 컨덕터들이 다수의 판독 컨덕터와 다수의 기록 컨덕터로 이루어지고, 상기 기억장치 소자 각 열이 이들과 관련된 판독 컨덕터와 기록 컨덕터를 가지며, 특정 열의 판독 컨덕터 그와 같은 특정 열내의 기억장치 소자 첫 번째 구조에 전기적으로 연결되고, 그와 같은 특정 열과 관련된 기록 컨덕터가 동 특정열내의 기억장치 소자의 첫 번째 구조로부터 그리고 그와 같은 특정열과 관련된 판독 컨덕터로부터 전기적으로 고립되는 정보를 저장하기 위한 장치.
  19. 제 11 항에 있어서, 다수의 판독 및 기록 컨덕터가 다수의 이중 목적 판독/기록 컨덕터로 되어 있고, 각 열의 기억장치 소자가 이와 관련된 판독/기록 컨덕터를 가지며, 한 측정 열의 판독/기록 컨덕터가 상기 특정 열내의 기억장치 소자의 첫 번째 구조에 전기적으로 결합되는 정보를 저장하기 위한 장치.
  20. 제 11 항에 있어서, 지지 전자장치가 모든 금속으로 만들어진 장치인 지지 전자장치를 더욱더 포함하는 정보를 저장하기 위한 장치.
  21. 제 20 항에 있어서, 지지 전자장치가 다수의 자이언트 자기저항을 가지며 완전 금속인 스핀 트랜지스터로 구성되는 정보를 저장하기 위한 장치.
  22. 기억장치 소자가 다수의 층을 가지며, 선택된 층이 이와 관련된 자화 벡터를 갖는 첫 번째 구조를 가지며, 상기 첫 번째 구조가 자이언트 자기저항을 나타내고, 상기 기억장치 소자가 첫 번째 구조로부터 판독하기 위한 판독 컨덕터와 첫 번째 구조로부터의 판독을 가능하게 하기 위해 기억장치 소자로 선택 신호를 적용하기 위한 선택 컨덕터를 더욱더 포함하고, 상기 기억장치 소자가 적어도 한 크기를 갖는 폐쇄 자속 구조를 갖고, 상기 자화 벡터가 기억장치 소자의 모든 동작 단계중에 적어도 한 크기로 제한하여 기억장치 소자를 비파괴적으로 판독하고, 이같은 판독단계가
    선택 신호를 선택 컨덕터를 경유해서 기억장치 소자로 적용하고, 이에 의해서 적어도 첫 번째 자화 벡터의 방향을 변경시키고 적어도 두 번째 자화 벡터의 방향은 변경되지 않은 채로 남아 있도록 하며, 그리고
    판독 컨덕터에서의 저항의 변경을 탐지하는 단계들을 포함하는 기억장치 소자를 비파괴적으로 판독하기 위한 방법.
  23. 제 22 항에 있어서, 선택신호를 적용하는 단계가 적어도 첫 번째 자화 벡터의 방향을 여러번 변경시킴을 포함하고, 적어도 첫 번째 자화 벡터의 방향이 적어도 두 번째 자화 벡터에 평행한 것과 평행하지 않은 것 사이에서 진동하게 되는 방법.
  24. 기억장치 소자가 다수의 층을 가지며, 선택된 층이 이와 관련된 자화 벡터를 갖는 첫 번째 구조를 가지며, 상기 첫 번째 구조가 자이언트 자기저항을 나타내고, 상기 기억장치 소자가 첫 번째 구조로 기록하기 위한 기록 컨덕터와 첫 번째 구조로의 기록을 가능하게 하기 위해 기억장치 소자로 선택신호를 적용하기 위한 선택 컨덕터를 더욱더 포함하고, 상기 기억장치 소자가 적어도 한 크기를 갖는 폐쇄 자속 구조를 갖고, 상기 자화 벡터가 기억장치 소자의 모든 동작 단계중에 적어도 한 크기로 제한하여 기억장치 소자를 기록하고, 이같은 방법이
    선택 컨덕터를 경유하여 기억장치 소자로 선택신호를 적용하고, 그리고
    선택 신호의 적용과 동시에 기록 신호를 적용하여 이에 의해서 적어도 첫 번째 자화 벡터의 바람직한 방향을 설정하며, 기록 신호가 제거된 뒤에 이같은 바람직한 방향이 유지되는 기억장치 소자로 기록하기 위한 방법.
  25. 자이언트 자기저항을 나타내는 다중층 박판-필름 기억장치 소자로서, 상부와 저부, 상하부를 통과하는 구멍, 그리고 구멍둘레의 자화를 갖는 기억장치 소자,
    구멍을 통과하며 전기적으로 박판-필름 기억장치 소자로부터 격리되는 박판-필름 워드 라인, 그리고
    박판-필름 감지/디지트 라인을 통해 흐르는 전류가 박판-필름 기억장치 소자를 통과하도록 박판-필름 기억장치 소자에 연결된 두 개의 세그먼트를 가지며, 다중층 박판-필름 기억장치 소자 내 자화 벡터의 방향에 따른 저항을 나타내는 세그먼트된 박판-필름 감지/디지트 라인을 포함하며,
    상기 박판-필름 기억장치 소자 내 자화가 세그먼트된 감지/디지트 라인과 워드 라인내에서 동시에 전류가 발생됨에 응답하여 구멍주위에서 시계 방향으로부터 구멍주위에서 반시계방향으로 스위치되고 상기 구멍주위에서 반시계방향으로부터 시계방향으로 스위치되며, 박판-필름 기억장치 소자의 자화가 박판-필름 기억장치 소자의 모든 동작단계중에 폐쇄된 자속 방향을 갖게 되는 박판-필름 메모리 셀.
  26. 제 25 항에 있어서, 박판 필름 기억장치 소자가 비자기 전도층에 의해 고-보자력 자기층으로부터 분리된 저-보자력 자기층으로 구성된 다중층 필름인 박판-필름 메모리 셀.
  27. 자이언트 자기저항을 나타내는 다중층 박판-필름 기억장치 소자로서, 상하부를 통과하는 구멍, 그리고 구멍둘레의 자화를 갖는 기억장치 소자,
    구멍을 통과하며 전기적으로 박판-필름 기억장치 소자로부터 격리되는 박판-필름 워드 라인,
    구멍을 통과하며 전기적으로 박판-필름 기억장치 소자로부터 격리되는 박판-필름 디지트 라인, 그리고
    박판-필름 감지 라인을 통해 흐르는 전류가 박판-필름 기억장치 소자를 통과하도록 박판-필름 기억장치 소자에 연결된 두 개의 세그먼트를 가지며, 상기 감지 라인이 다중층 박판-필름 기억장치 소자내에 자화 벡터의 방향에 따른 저항을 나타내는 세그먼트된 박판-필름 감지 라인을 포함하며,
    상기 박판-필름 기억장치 소자 내 자화가 세그먼트된 디지트 라인과 워드 라인내에서 동시에 전류가 발생됨에 응답하여 구멍 주위에서 시계방향으로부터 구멍주위에서 반시계방향으로 스위치되고 상기 구멍주위에서 반시계 방향으로부터 시계방향으로 스위치되며, 박판-필름 기억장치 소자의 자화가 박판-필름 기억장치 소자의 모든 동작단계중에 폐쇄된 자속 방향을 갖게 되는 박판-필름 메모리 셀.
  28. 자이언트 자기저항을 나타내는 다중층 박판-필름 기억장치 소자,
    박판-필름 기억장치 소자 상부에 용착되며 이로부터 전기적으로 분리된 박판-필름 워드 라인,
    박판-필름 워드 라인의 상부에 용착되고 박판-필름 기억장치 소자내에서 박판 필름 워드 라인에 평행하며, 박판-필름 디지트 라인이 박판-필름 기억장치 소자와 박판-필름 워드 라인 모두로부터 전기적으로 분리되는 꾸불꾸불한 박판-필름 디지트 라인,
    박판-필름 기억장치 소자, 박판-필름 워드 라인, 그리고 박판-필름 디지트 라인의 상부에서 용착되며, 박판-필름 워드 라인과 박판-필름 디지트 라인으로부터 전기적으로 분리된 자기재 보유 엘리먼트, 그리고
    박판-필름 감지 라인을 통해 흐르는 전류가 박판-필름 기억장치 소자를 통과하도록 박판-필름 기억장치 소자에 연결된 두 개의 세그먼트를 가지며, 상기 감지 라인이 다중층 박판-필름 기억장치 소자 내 자화 벡터의 방향에 따른 저항을 나타내는 세그먼트된 박판-필름 감지 라인을 포함하며,
    상기 박판-필름 기억장치 소자 내 자화가 세그먼트된 디지트 라인과 워드 라인내에서 동시에 전류가 발생됨에 응답하여 워드와 디지트 라인 주위에서 시계 방향으로부터 워드와 디지트 라인 주위에서 반시계 방향으로 스위치되고 상기 워드와 디지트 라인 주위에서 반시계 방향으로부터 시계방향으로 스위치되며, 박판-필름 기억장치 소자의 자화가 박판-필름 기억장치 소자의 모든 동작단계중에 폐쇄된 자속 방향을 갖게 되는 박판-필름 메모리 셀.
  29. 제 2 항에 있어서, 박판-필름 기억장치 소자와 보유 엘리먼트 각각이 자이언트 자기저항을 나타내는 다중층 구조로 이루어지며, 보유 엘리먼트가 박판-필름 기억장치 소자에 전기적으로 연결되는 박판-필름 메모리 셀.
  30. 제 28 항에 있어서, 박판-필름 디지트 라인이 박판 필름 감지 라인에 전기적으로 연결되고, 이에 의해서 이중 목적의 디지트-감지 라인을 형성시키는 박판-필름, 메모리 셀.
  31. 다수층을 가지는 첫 번째 구조로 이루어지고, 선택된 층이 이와 관련된 자화층을 가지며, 첫 번째 구조가 자이언트 자기저항을 나타내고, 기억장치 소자가 적어도 한 크기의 폐쇄된 자속 구조를 가지며, 자화 벡터가 기억장치 소자의 모든 동작단계중에 적어도 한 크기로 제한되는 박판-필름 메모리 셀.
KR1019970705516A 1995-02-13 1996-02-08 완전폐쇄자속동작의비휘발성자기저항메모리 KR100302174B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/388,035 1995-02-13
US8/388,035 1995-02-13
US08/388,035 US5587943A (en) 1995-02-13 1995-02-13 Nonvolatile magnetoresistive memory with fully closed flux operation
PCT/US1996/001653 WO1996025740A1 (en) 1995-02-13 1996-02-08 Nonvolatile magnetoresistive memory with fully closed-flux operation

Publications (2)

Publication Number Publication Date
KR19980702121A true KR19980702121A (ko) 1998-07-15
KR100302174B1 KR100302174B1 (ko) 2001-09-22

Family

ID=23532371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970705516A KR100302174B1 (ko) 1995-02-13 1996-02-08 완전폐쇄자속동작의비휘발성자기저항메모리

Country Status (8)

Country Link
US (1) US5587943A (ko)
EP (1) EP0809846B1 (ko)
JP (1) JP4171067B2 (ko)
KR (1) KR100302174B1 (ko)
CA (1) CA2211699C (ko)
DE (1) DE69609165T2 (ko)
TW (1) TW287272B (ko)
WO (1) WO1996025740A1 (ko)

Families Citing this family (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709115B2 (en) * 1994-08-25 2010-05-04 University Of Iowa Research Foundation Methods for forming magnetically modified electrodes and articles produced thereby
US6322676B1 (en) 1998-03-25 2001-11-27 University Of Iowa Research Foundation Magnetic composites exhibiting distinct flux properties due to gradient interfaces
US6949179B2 (en) * 1994-08-25 2005-09-27 University Of Iowa Research Foundation Methods for forming magnetically modified electrodes and articles produced thereby
US6001248A (en) 1994-08-25 1999-12-14 The University Of Iowa Research Foundation Gradient interface magnetic composites and systems therefor
US6355166B1 (en) 1994-08-25 2002-03-12 The University Of Iowa Research Foundation Magnetically enhanced composite materials and methods for making and using the same
US5871625A (en) 1994-08-25 1999-02-16 University Of Iowa Research Foundation Magnetic composites for improved electrolysis
US20050213187A1 (en) * 1994-08-25 2005-09-29 University Of Iowa Research Foundation Methods for forming magnetically modified electrodes and articles produced thereby
US6169687B1 (en) * 1995-04-21 2001-01-02 Mark B. Johnson High density and speed magneto-electronic memory for use in computing system
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
JP3207094B2 (ja) * 1995-08-21 2001-09-10 松下電器産業株式会社 磁気抵抗効果素子及びメモリー素子
US5702831A (en) * 1995-11-06 1997-12-30 Motorola Ferromagnetic GMR material
JP3767930B2 (ja) * 1995-11-13 2006-04-19 沖電気工業株式会社 情報の記録・再生方法および情報記憶装置
US5929636A (en) * 1996-05-02 1999-07-27 Integrated Magnetoelectronics All-metal giant magnetoresistive solid-state component
US5732016A (en) * 1996-07-02 1998-03-24 Motorola Memory cell structure in a magnetic random access memory and a method for fabricating thereof
US5920500A (en) * 1996-08-23 1999-07-06 Motorola, Inc. Magnetic random access memory having stacked memory cells and fabrication method therefor
DE19639910C2 (de) * 1996-09-27 1998-08-20 Siemens Ag Nichtflüchtiger Analogwertspeicher auf der Basis von GMR-Schichtsystemen
US5699293A (en) * 1996-10-09 1997-12-16 Motorola Method of operating a random access memory device having a plurality of pairs of memory cells as the memory device
US6028786A (en) * 1997-04-28 2000-02-22 Canon Kabushiki Kaisha Magnetic memory element having coupled magnetic layers forming closed magnetic circuit
US5852574A (en) * 1997-12-24 1998-12-22 Motorola, Inc. High density magnetoresistive random access memory device and operating method thereof
EP0959475A3 (en) * 1998-05-18 2000-11-08 Canon Kabushiki Kaisha Magnetic thin film memory and recording and reproducing method and apparatus using such a memory
US6055179A (en) * 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
DE19823826A1 (de) 1998-05-28 1999-12-02 Burkhard Hillebrands MRAM-Speicher sowie Verfahren zum Lesen/Schreiben digitaler Information in einen derartigen Speicher
US5953248A (en) * 1998-07-20 1999-09-14 Motorola, Inc. Low switching field magnetic tunneling junction for high density arrays
US5946227A (en) * 1998-07-20 1999-08-31 Motorola, Inc. Magnetoresistive random access memory with shared word and digit lines
US6083764A (en) * 1998-07-20 2000-07-04 Motorola, Inc. Method of fabricating an MTJ with low areal resistance
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
DE19836567C2 (de) 1998-08-12 2000-12-07 Siemens Ag Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung
US5982660A (en) * 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
DE19840823C1 (de) * 1998-09-07 2000-07-13 Siemens Ag Magnetoresistives Element und dessen Verwendung als Speicherelement in einer Speicherzellenanordnung
TW454187B (en) * 1998-09-30 2001-09-11 Siemens Ag Magnetoresistive memory with low current density
EP1155462B1 (de) * 1999-02-26 2005-09-07 Infineon Technologies AG Speicherzellenanordnung und verfahren zu deren herstellung
KR100450468B1 (ko) * 1999-02-26 2004-09-30 인피니언 테크놀로지스 아게 기억 셀 장치 및 그의 제조 방법
US6266289B1 (en) 1999-03-09 2001-07-24 Amphora Method of toroid write and read, memory cell and memory device for realizing the same
US6872993B1 (en) 1999-05-25 2005-03-29 Micron Technology, Inc. Thin film memory device having local and external magnetic shielding
US6111783A (en) * 1999-06-16 2000-08-29 Hewlett-Packard Company MRAM device including write circuit for supplying word and bit line current having unequal magnitudes
US6134139A (en) * 1999-07-28 2000-10-17 Hewlett-Packard Magnetic memory structure with improved half-select margin
US6215644B1 (en) 1999-09-09 2001-04-10 Jds Uniphase Inc. High frequency tunable capacitors
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
US6052302A (en) * 1999-09-27 2000-04-18 Motorola, Inc. Bit-wise conditional write method and system for an MRAM
US6178111B1 (en) 1999-12-07 2001-01-23 Honeywell Inc. Method and apparatus for writing data states to non-volatile storage devices
US6480365B1 (en) * 1999-12-09 2002-11-12 International Business Machines Corporation Spin valve transistor using a magnetic tunnel junction
EP1107329B1 (en) 1999-12-10 2011-07-06 Sharp Kabushiki Kaisha Magnetic tunnel junction device, magnetic memory adopting the same, magnetic memory cell and access method of the same
US6496351B2 (en) 1999-12-15 2002-12-17 Jds Uniphase Inc. MEMS device members having portions that contact a substrate and associated methods of operating
US6229684B1 (en) 1999-12-15 2001-05-08 Jds Uniphase Inc. Variable capacitor and associated fabrication method
US6215707B1 (en) * 2000-04-10 2001-04-10 Motorola Inc. Charge conserving write method and system for an MRAM
US6982854B2 (en) * 2000-06-22 2006-01-03 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect device and magnetoresistance effect head comprising the same, and magnetic recording/reproducing apparatus
US6483740B2 (en) * 2000-07-11 2002-11-19 Integrated Magnetoelectronics Corporation All metal giant magnetoresistive memory
US6469927B2 (en) * 2000-07-11 2002-10-22 Integrated Magnetoelectronics Magnetoresistive trimming of GMR circuits
US6594175B2 (en) * 2000-07-11 2003-07-15 Integrated Magnetoelectronics Corp High density giant magnetoresistive memory cell
US6396733B1 (en) 2000-07-17 2002-05-28 Micron Technology, Inc. Magneto-resistive memory having sense amplifier with offset control
US6493258B1 (en) * 2000-07-18 2002-12-10 Micron Technology, Inc. Magneto-resistive memory array
US6724654B1 (en) * 2000-08-14 2004-04-20 Micron Technology, Inc. Pulsed write techniques for magneto-resistive memories
US6363007B1 (en) 2000-08-14 2002-03-26 Micron Technology, Inc. Magneto-resistive memory with shared wordline and sense line
US6392922B1 (en) * 2000-08-14 2002-05-21 Micron Technology, Inc. Passivated magneto-resistive bit structure and passivation method therefor
US6493259B1 (en) 2000-08-14 2002-12-10 Micron Technology, Inc. Pulse write techniques for magneto-resistive memories
US6579625B1 (en) * 2000-10-24 2003-06-17 Motorola, Inc. Magnetoelectronics element having a magnetic layer formed of multiple sub-element layers
TW544677B (en) * 2000-12-26 2003-08-01 Matsushita Electric Ind Co Ltd Magneto-resistance memory device
US6413788B1 (en) * 2001-02-28 2002-07-02 Micron Technology, Inc. Keepers for MRAM electrodes
US6653154B2 (en) * 2001-03-15 2003-11-25 Micron Technology, Inc. Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure
US6573713B2 (en) 2001-03-23 2003-06-03 Integrated Magnetoelectronics Corporation Transpinnor-based switch and applications
US6738284B2 (en) 2001-03-23 2004-05-18 Integrated Magnetoelectronics Corporation Transpinnor-based sample-and-hold circuit and applications
US6593833B2 (en) 2001-04-04 2003-07-15 Mcnc Tunable microwave components utilizing ferroelectric and ferromagnetic composite dielectrics and methods for making same
DE10118197C2 (de) * 2001-04-11 2003-04-03 Infineon Technologies Ag Integrierte magnetoresistive Halbleiterspeicheranordnung und Verfahren zum Beschreiben derselben
JP5019681B2 (ja) 2001-04-26 2012-09-05 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6744086B2 (en) * 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
US6466471B1 (en) * 2001-05-29 2002-10-15 Hewlett-Packard Company Low power MRAM memory array
JP2003007980A (ja) * 2001-06-20 2003-01-10 Sony Corp 磁気特性の変調方法および磁気機能装置
US6510080B1 (en) 2001-08-28 2003-01-21 Micron Technology Inc. Three terminal magnetic random access memory
US6485989B1 (en) 2001-08-30 2002-11-26 Micron Technology, Inc. MRAM sense layer isolation
US6627913B2 (en) 2001-09-10 2003-09-30 Micron Technology, Inc. Insulation of an MRAM device through a self-aligned spacer
US6576969B2 (en) 2001-09-25 2003-06-10 Hewlett-Packard Development Company, L.P. Magneto-resistive device having soft reference layer
US6538917B1 (en) * 2001-09-25 2003-03-25 Hewlett-Packard Development Company, L.P. Read methods for magneto-resistive device having soft reference layer
US6741496B2 (en) * 2001-09-27 2004-05-25 Intel Corporation Electron spin mechanisms for inducing magnetic-polarization reversal
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
JP2003151262A (ja) * 2001-11-15 2003-05-23 Toshiba Corp 磁気ランダムアクセスメモリ
JP3661652B2 (ja) * 2002-02-15 2005-06-15 ソニー株式会社 磁気抵抗効果素子および磁気メモリ装置
US6906947B2 (en) * 2002-02-22 2005-06-14 Hewlett-Packard Development Company, L.P. In-plane toroidal memory cell with vertically stepped conductors
US20030161180A1 (en) * 2002-02-22 2003-08-28 Bloomquist Darrel R. Shared bit lines in stacked MRAM arrays
US6859063B2 (en) * 2002-04-11 2005-02-22 Integrated Magnetoelectronics Corporation Transpinnor-based transmission line transceivers and applications
AU2003225048A1 (en) * 2002-04-19 2003-11-03 Integrated Magnetoelectronics Corporation Interfaces between semiconductor circuitry and transpinnor-based circuitry
US6783995B2 (en) * 2002-04-30 2004-08-31 Micron Technology, Inc. Protective layers for MRAM devices
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
US6927073B2 (en) * 2002-05-16 2005-08-09 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices
US6879512B2 (en) * 2002-05-24 2005-04-12 International Business Machines Corporation Nonvolatile memory device utilizing spin-valve-type designs and current pulses
US6780653B2 (en) * 2002-06-06 2004-08-24 Micron Technology, Inc. Methods of forming magnetoresistive memory device assemblies
US6744663B2 (en) * 2002-06-28 2004-06-01 Motorola, Inc. Circuit and method for reading a toggle memory cell
US7095646B2 (en) 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6654278B1 (en) * 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
US6770491B2 (en) * 2002-08-07 2004-08-03 Micron Technology, Inc. Magnetoresistive memory and method of manufacturing the same
US6885576B2 (en) * 2002-08-13 2005-04-26 Micron Technology, Inc. Closed flux magnetic memory
US6914805B2 (en) * 2002-08-21 2005-07-05 Micron Technology, Inc. Method for building a magnetic keeper or flux concentrator used for writing magnetic bits on a MRAM device
JP3788964B2 (ja) * 2002-09-10 2006-06-21 株式会社東芝 磁気ランダムアクセスメモリ
US6809958B2 (en) * 2002-09-13 2004-10-26 Hewlett-Packard Development Company, L.P. MRAM parallel conductor orientation for improved write performance
KR100515053B1 (ko) * 2002-10-02 2005-09-14 삼성전자주식회사 비트라인 클램핑 전압 레벨에 대해 안정적인 독출 동작이가능한 마그네틱 메모리 장치
JP3893456B2 (ja) * 2002-10-18 2007-03-14 国立大学法人大阪大学 磁性メモリ及び磁性メモリアレイ
ES2406304T3 (es) * 2002-11-28 2013-06-06 Crocus Technology, Inc. Procedimiento y dispositivo para la generación mejorada de campos magnéticos durante una operación de escritura de un dispositivo de memoria magnetorresistente
US6992919B2 (en) * 2002-12-20 2006-01-31 Integrated Magnetoelectronics Corporation All-metal three-dimensional circuits and memories
JP4720067B2 (ja) * 2003-01-24 2011-07-13 Ｔｄｋ株式会社 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
US7002228B2 (en) * 2003-02-18 2006-02-21 Micron Technology, Inc. Diffusion barrier for improving the thermal stability of MRAM devices
JP4419408B2 (ja) * 2003-03-14 2010-02-24 Ｔｄｋ株式会社 磁気抵抗効果素子および磁気メモリデバイス
JP4729836B2 (ja) * 2003-03-28 2011-07-20 Ｔｄｋ株式会社 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
US7005852B2 (en) 2003-04-04 2006-02-28 Integrated Magnetoelectronics Corporation Displays with all-metal electronics
JP4556385B2 (ja) * 2003-05-27 2010-10-06 Ｔｄｋ株式会社 磁気メモリデバイスの製造方法
US6956763B2 (en) 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. MRAM element and methods for writing the MRAM element
US6967366B2 (en) 2003-08-25 2005-11-22 Freescale Semiconductor, Inc. Magnetoresistive random access memory with reduced switching field variation
US7078239B2 (en) 2003-09-05 2006-07-18 Micron Technology, Inc. Integrated circuit structure formed by damascene process
JP4868431B2 (ja) * 2003-10-10 2012-02-01 Ｔｄｋ株式会社 磁気記憶セルおよび磁気メモリデバイス
US7112454B2 (en) * 2003-10-14 2006-09-26 Micron Technology, Inc. System and method for reducing shorting in memory cells
US7045838B2 (en) 2003-10-31 2006-05-16 International Business Machines Corporation Techniques for coupling in semiconductor devices and magnetic device using these techniques
KR20060132611A (ko) * 2003-11-10 2006-12-21 씨엠 이노베이션, 인크. 고체 자기 메모리 시스템 및 방법
TWI226636B (en) * 2003-12-19 2005-01-11 Ind Tech Res Inst Magnetic random access memory with high selectivity and low power and production method thereof
US7072209B2 (en) * 2003-12-29 2006-07-04 Micron Technology, Inc. Magnetic memory having synthetic antiferromagnetic pinned layer
US20050269612A1 (en) * 2004-05-11 2005-12-08 Integrated Magnetoelectronics Solid-state component based on current-induced magnetization reversal
US7027324B2 (en) * 2004-06-09 2006-04-11 Headway Technologies, Inc. Method and system for providing common read and write word lines for a segmented word line MRAM array
JP2006100424A (ja) * 2004-09-28 2006-04-13 Tdk Corp 磁気記憶装置
JP2006100423A (ja) * 2004-09-28 2006-04-13 Tdk Corp 磁気記憶装置
US7129098B2 (en) 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
US7220968B2 (en) * 2005-01-19 2007-05-22 Integrated Magnetoelectronics Corporation Radiation detector having all-metal circuitry operation of which is based on electron spin
JP2007059865A (ja) * 2005-07-27 2007-03-08 Tdk Corp 磁気記憶装置
JPWO2007043358A1 (ja) * 2005-10-07 2009-04-16 コニカミノルタオプト株式会社 セルロースエステルフィルムの製造方法、セルロースエステルフィルム、偏光板及び液晶表示装置
US7745893B2 (en) 2005-10-17 2010-06-29 Northern Lights Semiconductor Corp. Magnetic transistor structure
JP2007165449A (ja) * 2005-12-12 2007-06-28 Tdk Corp 磁気記憶装置
US7768749B2 (en) * 2006-02-10 2010-08-03 Hitachi Global Storage Technologies Netherlands B.V. Tunnel MR head with long stripe height stabilized through side-extended bias layer
US7630177B2 (en) * 2006-02-14 2009-12-08 Hitachi Global Storage Technologies Netherlands B.V. Tunnel MR head with closed-edge laminated free layer
US20070236978A1 (en) * 2006-04-06 2007-10-11 Wilson Jannier M R Non-volatile Reactive Magnetic Memory device (REMM)
US7715224B2 (en) * 2007-04-16 2010-05-11 Magic Technologies, Inc. MRAM with enhanced programming margin
US7911830B2 (en) 2007-05-17 2011-03-22 Integrated Magnetoelectronics Scalable nonvolatile memory
ES2328996B1 (es) * 2007-10-02 2010-08-30 Diseño De Sistemas En Silicio, S.A. Dispositivo de multiinyeccion inductiva sobre multiples conductores.
WO2011103437A1 (en) * 2010-02-22 2011-08-25 Integrated Magnetoelectronics Corporation A high gmr structure with low drive fields
US9741923B2 (en) * 2015-09-25 2017-08-22 Integrated Magnetoelectronics Corporation SpinRAM
US10762940B2 (en) 2016-12-09 2020-09-01 Integrated Magnetoelectronics Corporation Narrow etched gaps or features in multi-period thin-film structures
US10755759B2 (en) 2018-06-28 2020-08-25 International Business Machines Corporation Symmetrically programmable resistive synapse for RPU using current-programmed single domain wall ferroelectric

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE540911A (ko) * 1954-08-31
JPS63500904A (ja) * 1985-08-08 1988-03-31 コ−プ　デイヴイツド デジタルデ−タ処理装置用デ−タ記憶装置
US4780848A (en) * 1986-06-03 1988-10-25 Honeywell Inc. Magnetoresistive memory with multi-layer storage cells having layers of limited thickness
US5173873A (en) * 1990-06-28 1992-12-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High speed magneto-resistive random access memory
US5251170A (en) * 1991-11-04 1993-10-05 Nonvolatile Electronics, Incorporated Offset magnetoresistive memory structures
US5343422A (en) * 1993-02-23 1994-08-30 International Business Machines Corporation Nonvolatile magnetoresistive storage device using spin valve effect
JPH0766033A (ja) * 1993-08-30 1995-03-10 Mitsubishi Electric Corp 磁気抵抗素子ならびにその磁気抵抗素子を用いた磁性薄膜メモリおよび磁気抵抗センサ
US5477482A (en) * 1993-10-01 1995-12-19 The United States Of America As Represented By The Secretary Of The Navy Ultra high density, non-volatile ferromagnetic random access memory
US5442508A (en) * 1994-05-25 1995-08-15 Eastman Kodak Company Giant magnetoresistive reproduce head having dual magnetoresistive sensor

Also Published As

Publication number Publication date
EP0809846B1 (en) 2000-07-05
EP0809846A4 (en) 1998-08-26
US5587943A (en) 1996-12-24
CA2211699A1 (en) 1996-08-22
TW287272B (ko) 1996-10-01
EP0809846A1 (en) 1997-12-03
DE69609165T2 (de) 2001-03-22
WO1996025740A1 (en) 1996-08-22
KR100302174B1 (ko) 2001-09-22
DE69609165D1 (de) 2000-08-10
JPH11501438A (ja) 1999-02-02
JP4171067B2 (ja) 2008-10-22
CA2211699C (en) 2001-07-24

Similar Documents

Publication Publication Date Title
KR100302174B1 (ko) 완전폐쇄자속동작의비휘발성자기저항메모리
KR100439288B1 (ko) 자기저항 효과 메모리 셀에 정보를 기입하거나 판독하는방법
KR100450794B1 (ko) 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
US6480411B1 (en) Magnetoresistance effect type memory, and method and device for reproducing information from the memory
US6069820A (en) Spin dependent conduction device
US6381171B1 (en) Magnetic element, magnetic read head, magnetic storage device, magnetic memory device
KR100533299B1 (ko) 자기 스위칭 소자 및 자기 메모리
KR100816746B1 (ko) 자기 메모리 셀
JP2005294376A (ja) 磁気記録素子及び磁気メモリ
KR100598634B1 (ko) 자기 메모리 유닛 및 자기 메모리 어레이
KR20040058244A (ko) 스캘러블 mram 소자에의 기록
JP2007266498A (ja) 磁気記録素子及び磁気メモリ
JP4076197B2 (ja) 磁性素子、記憶装置、磁気再生ヘッド、３端子素子、及び磁気ディスク装置
JP2005510048A (ja) 縮小可能性が改良された磁気抵抗ランダムアクセスメモリ
EP1411525B1 (en) Magnetic memory array, its fabrication and write/read methods
KR20050004160A (ko) 매트릭스 및 이의 동작 방법 및 판독 기록 동시 수행ｍｒａｍ 메모리
JP3977576B2 (ja) 磁気メモリ装置
US20040021539A1 (en) Magnetic element with switchable domain structure
US7042036B2 (en) Magnetic memory using single domain switching by direct current
JP3739705B2 (ja) メモリーセル構造およびメモリーセル構造の操作方法
JP2005513795A (ja) サブミクロンメモリとして使用するのに適した高磁気安定性デバイス
JP2003115623A (ja) 磁気抵抗素子および磁気抵抗記憶素子および磁気メモリ
Freitas Spin—Valve and Spin—Tunneling Devices: Read Heads, MRAMs, Field Sensors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee