JP2003115623A - 磁気抵抗素子および磁気抵抗記憶素子および磁気メモリ - Google Patents

Abstract

(57)【要約】 【課題】 微細パタ−ン化された磁気抵抗素子および磁
気抵抗記憶素子および磁気メモリにおけるＭＲ値、接合
抵抗値等の磁気抵抗特性のばらつきを抑制する。 【解決手段】 磁気抵抗素子は、非磁性層と、第１強磁
性層および第２強磁性層と、第１電気伝導体と、第２電
気伝導体と、絶縁体とを具備し、前記磁気抵抗素子は、
前記第１電気伝導体から前記第１強磁性層、前記非磁性
層および前記第２強磁性層を通って前記第２電気伝導体
へ電流が流れることによって動作するようになってお
り、前記第１電気伝導体と前記第２電気伝導体とは、前
記第１強磁性層、前記非磁性層および前記第２強磁性層
を通って前記電流が流れることによって電気的接触を保
つ以外は、前記絶縁体によって電気的に絶縁されてお
り、前記絶縁体は、前記第１強磁性層の前記表面におけ
る周縁を被覆するように形成されていることを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、微細な形状の磁気
抵抗素子および微細な形状の磁気抵抗記憶素子および磁
気メモリを可能とし、これらを行列状に配置した高密度
磁気抵抗効果型記憶デバイスを実現するものである。

【０００２】

【従来の技術】磁気抵抗効果（ＭＲ）膜を用いた固体磁
気メモリデバイス（ＭＲＡＭ）は、Ｌ．Ｊ．Ｓｃｈｗｅ
ｅの、Ｐｒｏｃ．ＩＮＴＥＲＭＡＧ Ｃｏｎｆ．ＩＥＥ
Ｅ Ｔｒａｎｓ．ｏｎ Ｍａｇｎ．Ｋｙｏｔｏ（１９７
２）４０５．によって提案され、記録磁界発生用の電流
線であるワード線とＭＲ膜を用いた読み出し用のセンス
線とより成る構成の様々なタイプのＭＲＡＭが研究され
ている。

【０００３】このような研究の例として、Ａ．Ｖ．Ｐｏ
ｈｍらの、ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｍａｇｎ．２
８（１９９２）２３５６．が挙げられる。これらのメモ
リデバイスには、一般的にＭＲ変化率が２％程度の異方
性ＭＲ効果（ＡＭＲ）を示すＮｉＦｅ膜等が使用され、
出力される信号値の向上が課題であった。

【０００４】非磁性膜を挟んで交換結合した２つの磁性
膜より成る人工格子膜が、巨大磁気抵抗効果（ＧＭＲ）
を示すことが、Ｍ．Ｎ．Ｂａｉｂｉｃｈら、Ｐｈｙｓ．
Ｒｅｖ．Ｌｅｔｔ．６１（１９８８）２４７２．に記述
されている。また、このようなＧＭＲ膜を用いたＭＲＡ
Ｍの提案が、Ｋ．Ｔ．Ｍ．Ｒａｎｍｕｔｈｕら、ＩＥＥ
Ｅ Ｔｒａｎｓ．ｏｎ Ｍａｇｎ．２９（１９９３）２
５９３．によってなされている。しかしながら、このよ
うな反強磁性交換結合をした磁性膜より成るＧＭＲ膜
は、大きなＭＲ変化率を示すものの、前述したＡＭＲ膜
に比べ大きな印加磁界を必要とし、大きな情報記録およ
び読み出し電流を必要とする問題点がある。

【０００５】上記の交換結合型ＧＭＲ膜に対して、非交
換結合型ＧＭＲ膜としてはスピンバルブ膜があり、反強
磁性膜を用いたものが、Ｂ．Ｄｉｅｎｙら、Ｊ．Ｍａｇ
ｎ．Ｍａｇｎ．Ｍａｔｅｒ．９３（１９９１）１０１．
に記述されている。また、（半）硬質磁性膜を用いた非
交換結合型ＧＭＲ膜（スピンバルブ膜）が、Ｈ．Ｓａｋ
ａｋｉｍａら、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３３
（１９９４）Ｌ１６６８．に記述されている。これらの
非交換結合型ＧＭＲ膜（スピンバルブ膜）は、ＡＭＲ膜
と同様の低磁界で、かつＡＭＲ膜よりも大きなＭＲ変化
率を示す。また、反強磁性膜あるいは硬質磁性膜を用い
たスピンバルブ膜を用いたＭＲＡＭにおいて、記憶素子
が非破壊読み出し特性（ＮＤＲＯ）を有することを示す
ものが、Ｙ．Ｉｒｉｅら、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈ
ｙｓ．３４（１９９５）Ｌ４１５．に記述され、本発明
はこの技術に関連する。

【０００６】上記の非交換結合型ＧＭＲ膜の非磁性膜は
Ｃｕ等の導体膜であるが、非磁性膜にＡｌ₂Ｏ₃やＭｇＯ
等の酸化物絶縁膜を用いたトンネル型ＧＭＲ膜（ＴＭＲ
膜）の研究も盛んとなり、このＴＭＲ膜を用いたＭＲＡ
Ｍも提案されている。

【０００７】非交換結合型ＧＭＲ膜においては、膜面に
垂直に電流を流した場合のＭＲ効果（ＣＰＰＭＲ）の方
が膜面に平行に電流を流した場合のＭＲ効果（ＣＩＰＭ
Ｒ）より大きいことが知られている。また、更にＴＭＲ
膜はインピ−ダンスが高いので、ＴＭＲ膜を用いること
により大きな出力が期待される。

【０００８】

【発明が解決しようとする課題】しかし、このようなス
ピンバルブ膜によって構成される磁気抵抗素子あるいは
磁気抵抗記憶素子を利用した磁気メモリや磁気ヘッドを
実際に作製する場合には、素子間および加工ウェハー間
での素子の磁気抵抗特性のばらつきを最小限に抑制する
ことが重要になる。なかでも、ＭＲ値（ＭＲ値は（Ｒａ
ｐ−Ｒｐ）／Ｒｐで定義する。ここでＲｐは非磁性層を
挟んだ２つの強磁性層の磁化方向が互いに平行な際の抵
抗値を表しており、Ｒａｐは２つの強磁性層の磁化方向
が互いに非平行な際の抵抗を表している。ＭＲ値が最も
大きくなるのはＲａｐとして２つの強磁性層の磁化方向
が互いに反平行な際の抵抗値を示すときである。）のば
らつき、接合抵抗値（一般にＲｐ×Ａで表される。Ａは
素子の接合面積を表す。）のばらつき、およびＭＲ値と
接合抵抗値との間のバイアス依存性のばらつきを抑制す
ることが重要である。

【０００９】素子を微細化した結果、素子のサイズがサ
ブミクロンオーダーになってくると、接合抵抗値のばら
つきが顕著になる。この原因は、素子の接合面積の低下
に伴い、素子と電極材との間の電気コンタクトが実質上
容易ではなくなり、接合面における電気コンタクトの状
態の分布が不均一になるためであると考えられる。

【００１０】本発明は、上記のような課題を鑑みて、微
細パタ−ン化された磁気抵抗素子および磁気抵抗記憶素
子および磁気メモリにおけるＭＲ値、接合抵抗値等の磁
気抵抗特性のばらつきを抑制することを目的とする。

【００１１】

【課題を解決するための手段】本発明に係る磁気抵抗素
子は、非磁性層と、前記非磁性層を挟み込むようにそれ
ぞれ形成された第１強磁性層および第２強磁性層と、前
記第１強磁性層の前記非磁性層と反対側の表面における
略中央に接触するように形成された第１電気伝導体と、
前記第２強磁性層の前記非磁性層と反対側の表面に接触
するように形成された第２電気伝導体と、少なくとも前
記第１強磁性層と前記非磁性層との側面を覆うように形
成された絶縁体とを具備する磁気抵抗素子であって、前
記第１強磁性層および前記第２強磁性層の少なくとも一
方は、前記第１強磁性層および前記第２強磁性層に平行
な方向に沿って磁化されており、前記第１強磁性層と前
記第２強磁性層とのうちの一方は外部から印加される磁
界に対して容易に磁化反転を起こしやすく、他方は前記
外部から印加される磁界に対して磁化反転を起こしにく
くなっており、前記磁気抵抗素子は、前記第１電気伝導
体から前記第１強磁性層、前記非磁性層および前記第２
強磁性層を通って前記第２電気伝導体へ電流が流れるこ
とによって動作するようになっており、前記第１電気伝
導体と前記第２電気伝導体とは、前記第１強磁性層、前
記非磁性層および前記第２強磁性層を通って前記電流が
流れることによって電気的接触を保つ以外は、前記絶縁
体によって電気的に絶縁されており、前記絶縁体は、前
記第１強磁性層の前記表面における周縁を覆うように形
成されていることを特徴とする。

【００１２】本発明に係る磁気抵抗記憶素子は、非磁性
層と、前記非磁性層を挟み込むようにそれぞれ形成され
た第１強磁性層および第２強磁性層と、前記第１強磁性
層の前記非磁性層と反対側の表面における略中央に接触
するように形成された第１電気伝導体と、前記第２強磁
性層の前記非磁性層と反対側の表面に接触するように形
成された第２電気伝導体と、少なくとも前記第１強磁性
層と前記非磁性層との側面を覆うように形成された絶縁
体とを具備する磁気抵抗記憶素子であって、前記第１強
磁性層および前記第２強磁性層の少なくとも一方は、前
記第１強磁性層および前記第２強磁性層に平行な方向に
沿って磁化されており、前記第１強磁性層と前記第２強
磁性層とのうちの一方は外部から印加される磁界に対し
て容易に磁化反転を起こしやすく、他方は前記外部から
印加される磁界に対して磁化反転を起こしにくくなって
おり、前記磁気抵抗記憶素子は、前記第１電気伝導体か
ら前記第１強磁性層、前記非磁性層および前記第２強磁
性層を通って前記第２電気伝導体へ電流が流れることに
よって動作するようになっており、前記磁気抵抗記憶素
子は、前記第１強磁性層の磁化方向と前記第２強磁性層
の磁化方向とが互いに平行あるいは非平行である少なく
とも２つ以上の磁化安定状態を有することによって少な
くとも２つ以上の記憶状態を有しており、前記第１電気
伝導体と前記第２電気伝導体とは、前記第１強磁性層、
前記非磁性層および前記第２強磁性層を通って前記電流
が流れることによって電気的接触を保つ以外は、前記絶
縁体によって電気的に絶縁されており、前記絶縁体は、
前記第１強磁性層の前記表面における周縁を被覆するよ
うに形成されていることを特徴とする。

【００１３】本発明に係る磁気メモリは、非磁性層と、
前記非磁性層を挟み込むようにそれぞれ形成された第１
強磁性層および第２強磁性層と、前記第１強磁性層の前
記非磁性層と反対側の表面における略中央に接触するよ
うに形成された第１電気伝導体と、前記第２強磁性層の
前記非磁性層と反対側の表面に接触するように形成され
た第２電気伝導体と、少なくとも前記第１強磁性層と前
記非磁性層との側面を覆うように形成された絶縁体と、
前記第１強磁性層のみの磁化、あるいは前記第１強磁性
層と前記第２強磁性層との双方の磁化を反転させるため
に設けられ、前記第１強磁性層、前記第２強磁性層、前
記第１電気伝導体および前記第２電気伝導体と電気的に
接触しない位置に配置された非磁性導電層とを具備する
磁気メモリであって、前記第１強磁性層および前記第２
強磁性層の少なくとも一方は、前記第１強磁性層および
前記第２強磁性層に平行な方向に沿って磁化されてお
り、前記第１強磁性層と前記第２強磁性層とのうちの一
方は外部から印加される磁界に対して容易に磁化反転を
起こしやすく、他方は前記外部から印加される磁界に対
して磁化反転を起こしにくくなっており、前記磁気メモ
リは、前記第１電気伝導体から前記第１強磁性層、前記
非磁性層および前記第２強磁性層を通って前記第２電気
伝導体へ電流が流れることによって動作するようになっ
ており、前記磁気メモリは、前記第１強磁性層の磁化方
向と前記第２強磁性層の磁化方向とが互いに平行あるい
は非平行である少なくとも２つ以上の磁化安定状態を有
することによって少なくとも２つ以上の記憶状態を有し
ており、前記第１電気伝導体と前記第２電気伝導体と
は、前記第１強磁性層、前記非磁性層および前記第２強
磁性層を通って前記電流が流れることによって電気的接
触を保つ以外は、前記絶縁体によって電気的に絶縁され
ており、前記絶縁体は、前記第１強磁性層の前記表面に
おける周縁を被覆するように形成されていることを特徴
とする。

【００１４】本発明に係る他の磁気抵抗素子は、非磁性
層と、前記非磁性層を挟み込むようにそれぞれ形成され
た第１強磁性層および第２強磁性層と、前記第１強磁性
層の前記非磁性層と反対側の表面における略中央に接触
するように形成された第１電気伝導体と、前記第２強磁
性層の前記非磁性層と反対側の表面に接触するように形
成された第２電気伝導体と、少なくとも前記第１強磁性
層と前記非磁性層との側面を覆うように形成された絶縁
体とを具備する磁気抵抗素子であって、前記第１強磁性
層および前記第２強磁性層の少なくとも一方は、前記第
１強磁性層および前記第２強磁性層に平行な方向に沿っ
て磁化されており、前記第１強磁性層と前記第２強磁性
層とのうちの一方は外部から印加される磁界に対して容
易に磁化反転を起こしやすく、他方は前記外部から印加
される磁界に対して磁化反転を起こしにくくなってお
り、前記磁気抵抗素子は、前記第１電気伝導体から前記
第１強磁性層、前記非磁性層および前記第２強磁性層を
通って前記第２電気伝導体へ電流が流れることによって
動作するようになっており、前記第１電気伝導体と前記
第２電気伝導体とは、前記第１強磁性層、前記非磁性層
および前記第２強磁性層を通って前記電流が流れること
によって電気的接触を保つ以外は、前記絶縁体によって
電気的に絶縁されており、少なくとも１×１０⁵アンペ
ア／ｃｍ²以上の電流が前記第１電気伝導体から前記第
１強磁性層、前記非磁性層および前記第２強磁性層を通
って前記第２電気伝導体へ流れることによって前記磁気
抵抗素子が動作するように、前記第１強磁性層の前記表
面における周縁を前記絶縁体が被覆していることを特徴
とする。

【００１５】本発明に係る他の磁気抵抗記憶素子は、非
磁性層と、前記非磁性層を挟み込むようにそれぞれ形成
された第１強磁性層および第２強磁性層と、前記第１強
磁性層の前記非磁性層と反対側の表面における略中央に
接触するように形成された第１電気伝導体と、前記第２
強磁性層の前記非磁性層と反対側の表面に接触するよう
に形成された第２電気伝導体と、少なくとも前記第１強
磁性層と前記非磁性層との側面を覆うように形成された
絶縁体と、前記第１強磁性層のみの磁化、あるいは前記
第１強磁性層と前記第２強磁性層との双方の磁化を反転
させるために設けられ、前記第１強磁性層、前記第２強
磁性層、前記第１電気伝導体および前記第２電気伝導体
と電気的に接触しない位置に配置された非磁性導電層と
を具備する磁気抵抗記憶素子であって、前記第１強磁性
層および前記第２強磁性層の少なくとも一方は、前記第
１強磁性層および前記第２強磁性層に平行な方向に沿っ
て磁化されており、前記第１強磁性層と前記第２強磁性
層とのうちの一方は外部から印加される磁界に対して容
易に磁化反転を起こしやすく、他方は前記外部から印加
される磁界に対して磁化反転を起こしにくくなってお
り、前記磁気抵抗記憶素子は、前記第１強磁性層の磁化
方向と前記第２強磁性層の磁化方向とが互いに平行ある
いは非平行である少なくとも２つ以上の磁化安定状態を
有することによって少なくとも２つ以上の記憶状態を有
しており、前記第１電気伝導体と前記第２電気伝導体と
は、前記第１強磁性層、前記非磁性層および前記第２強
磁性層を通って前記電流が流れることによって電気的接
触を保つ以外は、前記絶縁体によって電気的に絶縁され
ており、前記磁気抵抗記憶素子は、前記第１電気伝導体
から前記第１強磁性層、前記非磁性層および前記第２強
磁性層を通って前記第２電気伝導体へ第１電流を流して
磁気抵抗変化を検出することによって記憶状態を読み出
し、前記非磁性導電層に第２電流を流すことによって発
生する磁界によって記憶状態を書き込み、またあるい
は、前記非磁性導電層に第２電流を流し、それと同期し
て、前記第１伝導体または前記第２伝導体に第３電流を
流して発生する合成磁界により、記憶状態を書き込み、
少なくとも１×１０⁵アンペア／ｃｍ²以上の前記第１電
流が前記第１電気伝導体から前記第１強磁性層、前記非
磁性層および前記第２強磁性層を通って前記第２電気伝
導体へ流れることによって前記記憶状態を読み出すよう
に、前記第１強磁性層の前記表面における周縁を前記絶
縁体が被覆していることを特徴とする。

【００１６】本発明に係る他の磁気メモリは、非磁性層
と、前記非磁性層を挟み込むようにそれぞれ形成された
第１強磁性層および第２強磁性層と、前記第１強磁性層
の前記非磁性層と反対側の表面における略中央に接触す
るように形成された第１電気伝導体と、前記第２強磁性
層の前記非磁性層と反対側の表面に接触するように形成
された第２電気伝導体と、少なくとも前記第１強磁性層
と前記非磁性層との側面を覆うように形成された絶縁体
と、前記第１強磁性層のみの磁化、あるいは前記第１強
磁性層と前記第２強磁性層との双方の磁化を反転させる
ために設けられ、前記第１強磁性層、前記第２強磁性
層、前記第１電気伝導体および前記第２電気伝導体と電
気的に接触しない位置に配置された非磁性導電層とを具
備する磁気メモリであって、前記第１強磁性層および前
記第２強磁性層の少なくとも一方は、前記第１強磁性層
および前記第２強磁性層に平行な方向に沿って磁化され
ており、前記第１強磁性層と前記第２強磁性層とのうち
の一方は外部から印加される磁界に対して容易に磁化反
転を起こしやすく、他方は前記外部から印加される磁界
に対して磁化反転を起こしにくくなっており、前記磁気
抵抗記憶素子は、前記第１強磁性層の磁化方向と前記第
２強磁性層の磁化方向とが互いに平行あるいは非平行で
ある少なくとも２つ以上の磁化安定状態を有することに
よって少なくとも２つ以上の記憶状態を有しており、前
記第１電気伝導体と前記第２電気伝導体とは、前記第１
強磁性層、前記非磁性層および前記第２強磁性層を通っ
て前記電流が流れることによって電気的接触を保つ以外
は、前記絶縁体によって電気的に絶縁されており、前記
磁気抵抗記憶素子は、前記第１電気伝導体から前記第１
強磁性層、前記非磁性層および前記第２強磁性層を通っ
て前記第２電気伝導体へ第１電流を流して磁気抵抗変化
を検出することによって記憶状態を読み出し、前記非磁
性導電層に第２電流を流すことによって発生する磁界に
よって記憶状態を書き込み、またあるいは、前記非磁性
導電層に第２電流を流し、それと同期して、前記第１伝
導体または前記第２伝導体に第３電流を流して発生する
合成磁界により、記憶状態を書き込むようになっている
磁気抵抗記憶素子が２次元状あるいは３次元状に整列配
置された記憶素子アレイと、前記記憶素子アレイに記憶
された情報を選択的に読み出すために、前記第１電気伝
導体または第２電気伝導体に接続された第１トランジス
タと、前記磁気抵抗記憶素子の磁気抵抗変化を出力する
ビット線に接続された感度増幅器と、前記記憶素子アレ
イに記憶させる情報を選択的に書き込むために、前記非
磁性導電体に接続された第２トランジスタと、前記非磁
性導電体に接続された電流源とを具備することを特徴と
する。

【００１７】

【発明の実施の形態】本発明に係る磁気抵抗素子におい
ては、第２強磁性層とともに非磁性層を挟み込むように
形成された第１強磁性層の非磁性層と反対側の表面にお
ける略中央に接触するように第１電気伝導体が形成され
ており、少なくとも第１強磁性層と非磁性層との側面を
覆うように形成された絶縁体は、第１強磁性層の表面に
おける周縁を被覆するように形成されている。このた
め、第１電気伝導体から第１強磁性層、非磁性層および
第２強磁性層の側面に沿って第２電気伝導体へ漏れ電流
が流れることを防止することができるので、第１電気伝
導体から第１強磁性層、非磁性層および第２強磁性層を
通って第２電気伝導体へバイアス電流が均一に流れる。
その結果、磁気抵抗素子におけるＭＲ値、接合抵抗値等
の磁気抵抗特性のばらつきを抑制することができる。

【００１８】前記絶縁体によって被覆される前記第１強
磁性層の前記表面の面積の割合は、前記第１強磁性層の
前記表面の全体の面積の５％以上６０％以下になってい
ることが好ましい。磁気抵抗素子におけるＭＲ値および
接合抵抗値のばらつきをより顕著に抑制することができ
るからである。絶縁体によって被覆される第１強磁性層
の表面の面積の割合が５％よりも小さいと、第１強磁性
層の表面から第１強磁性層、非磁性層および第２強磁性
層の側面に沿って漏れ電流が流れるために、第１強磁性
層、非磁性層および第２強磁性層を通って流れるバイア
ス電流が不均一になる結果、ＭＲ値および接合抵抗値に
ばらつきが生じる。絶縁体によって被覆される第１強磁
性層の表面の面積の割合が６０％よりも大きいと、５％
以上６０％以下の場合程にはＭＲ値および接合抵抗値の
ばらつきの抑制に顕著な効果が見られない。

【００１９】前記第１強磁性層の前記表面における前記
周縁を被覆するように形成された前記絶縁体の端部に
は、前記第１強磁性層の前記表面に対して５度以上９０
度未満の角度を有するスロープが形成されていることが
好ましい。磁気抵抗素子におけるＭＲ値および接合抵抗
値のばらつきをより顕著に抑制するためである。特に３
０度以上８０度未満の角度においては、より一層顕著に
ばらつきを抑制することができる。

【００２０】前記第１強磁性層の前記表面における前記
周縁を被覆するように形成された前記絶縁体の端部は、
前記第１強磁性層の前記表面に対して少なくとも１ｎｍ
以上の厚みを有していることが好ましい。第１強磁性層
の表面を通って漏れ電流が流れることを防止するためで
ある。

【００２１】前記第１強磁性層の前記表面における前記
周縁を被覆するように形成された前記絶縁体の端部に
は、曲率半径５ｎｍ以上を有する曲面が形成されている
ことが好ましい。第１強磁性層の表面における周縁を被
覆する絶縁体を容易に形成することができるからであ
る。

【００２２】前記第１電気伝導体と接触する前記第１強
磁性層の前記表面の面積の割合は、前記第１強磁性層の
前記表面の全体の面積の４０％よりも大きく９５％より
も小さくなっていることが好ましい。磁気抵抗素子にお
けるＭＲ値および接合抵抗値のばらつきをより顕著に抑
制することができるからである。第１電気伝導体と接触
する第１強磁性層の表面の面積の割合が９５％以上であ
ると、第１強磁性層の表面から第１強磁性層、非磁性層
および第２強磁性層の側面に沿って漏れ電流が流れるた
めに、第１強磁性層、非磁性層および第２強磁性層を通
って流れるバイアス電流が不均一になる結果、ＭＲ値お
よび接合抵抗値にばらつきが生じる。第１電気伝導体と
接触する第１強磁性層の表面の面積の割合が４０％以下
であると、４０％よりも大きく９５％よりも小さくなっ
ている場合程にはＭＲ値および接合抵抗値のばらつきの
抑制に顕著な効果が見られない。

【００２３】前記第１強磁性層の前記表面における前記
周縁を被覆するように形成された前記絶縁体の端部に
は、前記第１強磁性層の前記表面に対して９０度以上１
８０度未満の角度を有するスロープが形成されているこ
とが好ましい。磁気抵抗素子におけるＭＲ値および接合
抵抗値のばらつきをより顕著に抑制するためである。特
に９０度以上１４０度未満の角度においてより一層顕著
にばらつきを抑制することができる。

【００２４】本発明に係る磁気抵抗記憶素子において
は、第２強磁性層とともに非磁性層を挟み込むように形
成された第１強磁性層の非磁性層と反対側の表面におけ
る略中央に接触するように第１電気伝導体が形成されて
おり、少なくとも第１強磁性層と非磁性層との側面を覆
うように形成された絶縁体は、第１強磁性層の表面にお
ける周縁を被覆するように形成されている。このため、
第１電気伝導体から第１強磁性層、非磁性層および第２
強磁性層の側面に沿って第２電気伝導体へ漏れ電流が流
れることを防止することができるので、第１電気伝導体
から第１強磁性層、非磁性層および第２強磁性層を通っ
て第２電気伝導体へバイアス電流が均一に流れる。その
結果、磁気抵抗記憶素子におけるＭＲ値、接合抵抗値等
の磁気抵抗特性のばらつきを抑制することができる。

【００２５】本発明に係る磁気メモリにおいては、第２
強磁性層とともに非磁性層を挟み込むように形成された
第１強磁性層の非磁性層と反対側の表面における略中央
に接触するように第１電気伝導体が形成されており、少
なくとも第１強磁性層と非磁性層との側面を覆うように
形成された絶縁体は、第１強磁性層の表面における周縁
を被覆するように形成されている。このため、第１電気
伝導体から第１強磁性層、非磁性層および第２強磁性層
の側面に沿って第２電気伝導体へ漏れ電流が流れること
を防止することができるので、第１電気伝導体から第１
強磁性層、非磁性層および第２強磁性層を通って第２電
気伝導体へバイアス電流が均一に流れる。その結果、磁
気メモリにおけるＭＲ値、接合抵抗値等の磁気抵抗特性
のばらつきを抑制することができる。

【００２６】以下、本発明の実施の形態を図面を参照し
て説明する。

【００２７】（実施の形態１）図１Ａおよび図１Ｂに本
発明の実施の形態１における磁気抵抗素子５００の断面
図を示す。

【００２８】磁気抵抗素子５００は、硬質磁性膜を用い
たスピンバルブ型（以下ではＨＭスピンバルブ型と呼
ぶ）磁気抵抗素子である。

【００２９】ＨＭスピンバルブ型磁気抵抗素子５００に
おいては、硬質磁性膜１１０（第１強磁性層）と、非磁
性絶縁膜１２０と、軟磁性膜１３０（第２強磁性層）と
によりＭＲ素子部１００が形成される。軟磁性膜１３０
は硬質磁性膜１１０よりも外部磁界に対して磁化回転し
易い。ＭＲ素子部１００は、センス線およびビット線を
それぞれ構成する導電膜１４０および１５０に接続され
る。また、ワード線を構成する導電膜１７０が絶縁膜１
６０を介してＭＲ素子部１００の上部に設けられてい
る。

【００３０】本発明の説明において、図示される各磁性
膜中に示される矢印は、各磁性膜のそれぞれの磁化方向
の一例を示している。ただし、各磁性膜の磁化方向は、
図示される方向に限定されず、様々な実施の形態におい
て変化し得るものである。

【００３１】また、磁気抵抗素子として書き込み動作お
よび読み出し動作を行う際にも様々な実施の形態におい
て変化し得る。

【００３２】ＨＭスピンバルブ型磁気抵抗素子５００を
利用した磁気抵抗記憶素子１０００においては、導電膜
１７０（ワード線）を流れる電流によって発生する磁界
により、硬質磁性膜１１０を磁化反転させ情報を書き込
む。情報の読み出しは、硬質磁性膜１１０の磁化反転を
起こさずに、軟磁性膜１３０のみを磁化反転させること
により行う。また、導電膜１７０のみでなく、導電膜１
４０または１５０（センス線）にも電流を流して磁界を
発生させても良い。この場合には、導電膜１７０と１４
０（１５０）とにより構成されるそれぞれの配線は、互
いに直交する関係にあることが好ましい。

【００３３】このような書き込みおよび読み出し動作を
行うことにより、磁気抵抗記憶素子１０００は、非破壊
読み取り（ＮＤＲＯ）が可能となる。また、この場合、
磁化反転させるための磁界のしきい値として、硬質磁性
膜１１０および軟磁性膜１３０のそれぞれの保磁力に対
応する記録用しきい値Ｈｈと読み出し用しきい値Ｈｓの
２つが必要となる。

【００３４】図２Ａおよび図２Ｂに、ＨＭスピンバルブ
型磁気抵抗素子５００を利用した磁気抵抗記憶素子１０
００の動作原理を示す。磁気抵抗記憶素子１０００への
信号の記録は、図２Ａに示すように、導電膜１７０に正
のパルス電流５０１または負のパルス電流５０２を流
し、硬質磁性膜１１０の記録用しきい値Ｈｈを越える磁
界を硬質磁性膜１１０に印加し、硬質磁性膜１１０を磁
化反転させ、硬質磁性膜１１０の磁化方向により”１”
または”０”の信号を記録することにより行われる。

【００３５】記録された信号の読み出しは、導電膜１４
０および１５０（図１Ａ、図１Ｂ）に定電流を流した状
態で、導電膜１７０に弱電流パルスを流し、軟磁性膜１
３０の読み出し用用しきい値Ｈｓ以上、硬質磁性膜１１
０の記録用しきい値Ｈｈ以下の磁界を発生させ、軟磁性
膜１３０が磁化反転するか否かを判別することにより行
われる。この場合、導電膜１４０および１５０を通じて
モニターされたＭＲ素子部１００の抵抗値の変化によ
り、”１”または”０”の記憶状態が識別される。

【００３６】例えば、図２Ａに示される”１”および”
０”の記憶状態において、正のパルス電流５０１と同様
のパルス電流を導電膜１７０に流した場合は、記憶状
態”１”の磁気抵抗記憶素子１０００に対しては抵抗値
の変化はなく、また、記憶状態”０”の磁気抵抗記憶素
子１０００に対しては抵抗値が増加する。そして、反対
に、負のパルス電流５０２と同様のパルス電流を導電膜
１７０に流した場合は、抵抗値の変化は上記と逆にな
る。

【００３７】更に、図２Ｂに示すように正→負のパルス
を組み合わせたパルス電流５０３（ただし、パルス電流
５０３の大きさは、硬質磁性膜１１０の磁化反転を起こ
さず、軟磁性膜１３０のみを磁化反転させ得る大きさで
ある）を流した場合、記憶状態が”１”の磁気抵抗記憶
素子１０００に対しては、抵抗変化は零→正となるの
で、変化率（ΔＲ₁／Δｔ）は正となり、反対に記憶状
態が”０”の磁気抵抗記憶素子１０００に対しては、抵
抗の変化率（ΔＲ₁／Δｔ）は負になる。

【００３８】上記のような動作原理で、磁気抵抗記憶素
子１０００から信号の読み出しが可能となる。磁気抵抗
記憶素子１０００のようなＨＭスピンバルブ型記憶素子
において特徴的なことは、硬質磁性膜１１０の磁化状態
は読み出し中は不変であるので、ＮＤＲＯが可能となる
ことである。

【００３９】なお、硬質磁性膜１１０の代わりに半硬質
磁性膜が用いられても良い。

【００４０】また、硬質磁性膜１１０および軟磁性膜１
３０とが逆に配置されていてもよい。特に、導電膜１７
０を用いての磁界印加を効率的に行うためには、自由層
として用いる軟質磁性膜１３０は、導電膜１７０に、よ
り近接して配置するのが好ましい。

【００４１】また、本実施の形態では、定電流印加の下
での抵抗値変化を電圧変化として検出する、いわゆる定
電流モードの例を示しているが、定電圧印加の下での抵
抗値変化を電流変化として検出する、いわゆる定電圧モ
ードによる記録情報の検出を用いても良い。

【００４２】また、磁気抵抗記憶素子１０００の構成
は、磁気抵抗効果素子としても用いることができる。こ
の場合は、磁気抵抗記憶素子１０００の構成からなる磁
気抵抗効果素子は磁気ヘッドとして用いられ得、記録媒
体等から印加される磁界はＭＲ素子部１００によって感
知される。また、磁気ヘッドとして用いられる場合は、
導電膜１７０は設けられていなくても良い。

【００４３】（実施の形態２）図３Ａおよび図３Ｂに本
発明の実施の形態２における磁気抵抗素子１５００およ
び磁気抵抗記憶素子２０００の断面図を示す。実施の形
態１で示した磁気抵抗素子５００および磁気抵抗記憶素
子１０００と同一の構成要素については同一の参照符号
で表し、これらについての詳細な説明は省略する。

【００４４】磁気抵抗素子１５００は反強磁性膜を用い
たスピンバルブ型（以下ではＡＦスピンバルブ型と呼
ぶ）磁気抵抗素子であり、および磁気抵抗素子１５００
を利用した磁気抵抗記憶素子２０００は、ＡＦスピンバ
ルブ型磁気抵抗記憶素子である。

【００４５】磁気抵抗記憶素子２０００においては、反
強磁性膜１８０と交換結合した強磁性膜１９０（第１強
磁性層）と、非磁性絶縁膜１２０と、軟磁性膜１３０
（第２強磁性層）とによりＭＲ素子部１０１が形成さ
れ、センス線およびビット線をそれぞれ構成する導電膜
１４１および１５０がＭＲ素子部１０１に接続されてい
る。軟磁性膜１３０は強磁性膜１９０よりも外部磁界に
対して磁化回転し易い。

【００４６】強磁性膜１９０は、導電膜１７０（ワード
線）を流れる電流によって発生する磁界では磁化反転せ
ず、非磁性絶縁膜１２０を介して強磁性膜１９０と磁気
的に分離された軟磁性膜１３０のみが磁化反転する。従
って情報の書き込みと読み出しは軟磁性膜１３０の磁化
反転によってのみ行われ、ＮＤＲＯは困難であるとされ
るが、磁化反転させるための磁界のしきい値は一つであ
るため、実施の形態１において前述した磁気抵抗記憶素
子１００よりも動作原理がシンプルである。

【００４７】図４Ａおよび図４Ｂに、ＡＦスピンバルブ
型記憶素子である磁気抵抗記憶素子２０００の動作原理
を示す。

【００４８】磁気抵抗記憶素子２０００において、強磁
性膜１９０は、反強磁性膜１８０と交換結合しているた
め、強磁性膜１９０の磁化は一方向にピン止めされてい
る。

【００４９】磁気抵抗記憶素子２０００への信号の記録
は、図４Ａに示すように、導電膜１７０に正のパルス電
流５１１または負のパルス電流５１２を流し、軟磁性膜
１３０のＨｓ以上の磁界を軟磁性膜１３０に印加し、軟
磁性膜１３０を磁化反転させ、 軟磁性膜１３０の磁化
方向により”１”または”０”の信号を記録することに
より行われる。

【００５０】記録された信号の読み出しは、導電膜１４
１および１５０（図３Ａ、図３Ｂ）に定電流を流した状
態で、導電膜１７０に正または負の弱電流パルスを流し
て軟磁性膜１３０の読み出し用しきい値Ｈｓ以上の磁界
を発生させ、軟磁性膜１３０が磁化反転するか否かを判
定することにより行われる。この場合、導電膜１４１お
よび１５０を通じてモニターされたＭＲ素子部１０１の
抵抗値の変化により、”１”または”０”の記憶状態が
識別される。

【００５１】例えば、図４Ｂに示される”１”および”
０”の記憶状態において、正のパルス電流５１３（ただ
し、パルス電流５１３の大きさは、強磁性膜１９０の磁
化反転を起こさず、軟磁性膜１３０のみを磁化反転させ
得る大きさである）を導電膜１７０に流した場合は、記
憶状態”１” の磁気抵抗記憶素子２０００に対しては
抵抗値の変化はない（ΔＲ＝０）。また、正のパルス電
流５１３を導電膜１７０に流した場合、記憶状態”０”
の磁気抵抗記憶素子２０００に対しては抵抗値が変化
する（ΔＲ≠０）。そして、反対に負のパルス電流（図
示せず）を導電膜１７０に流した場合は、抵抗値の変化
は上記と逆になる。

【００５２】上記のような動作原理で、磁気抵抗記憶素
子２０００からの信号の読み出しが可能となる。前述の
ように磁気抵抗記憶素子２０００のようなＡＦスピンバ
ルブ型記憶素子においては、信号の読み出し時に記録さ
れた信号が破壊されるので、ＮＤＲＯは困難であるとさ
れている。

【００５３】しかし、磁気抵抗記憶素子２０００のよう
なＡＦスピンバルブ型記憶素子においてもＮＤＲＯは可
能である。具体的には、図４Ｃに示すように、ＭＲ素子
部１０１の抵抗値とＮＤＲＯの対象であるＭＲ素子部１
０１とは異なる参照抵抗Ｒ₁との抵抗値の差ΔＲ₃を検出
する方法により信号を読み出せば、導電膜１７０にパル
ス電流を流すことなく、記憶状態”１”または”０”を
読み出すことができる。この場合は、信号の読み出し時
に記録された信号が破壊されないので、ＮＤＲＯが可能
である。このとき用いる参照抵抗Ｒ₁の抵抗値は、比較
するＭＲ素子部１０１の抵抗値変化の範囲内の値である
ことが好ましく、磁気抵抗記憶素子２０００が集積され
る場合は、磁気抵抗記憶素子２０００の一つを参照抵抗
Ｒ₁として用いることが好ましい。

【００５４】また、強磁性膜１９０および軟磁性膜１３
０とが逆に配置されていてもよい。

【００５５】また、実施の形態１と同様に、磁気抵抗記
憶素子２０００の構成は、磁気抵抗効果素子としても用
いることができる。

【００５６】実施の形態１および本実施の形態でそれぞ
れ示された硬質磁性膜１１０および強磁性膜１９０は、
磁気抵抗効果素子の固定層にあたる。硬質磁性膜１１０
および強磁性膜１９０として用いられる金属磁性膜とし
ては、ＣｏまたはＣｏ−Ｆｅ、Ｎｉ−Ｆｅ、Ｎｉ−Ｆｅ
−Ｃｏ合金等の材料が優れている。特に、ＣｏまたはＣ
ｏ−Ｆｅ合金が大きなＭＲ比を得るのに良いので非磁性
膜１２０との間の界面にはＣｏ−ｒｉｃｈの金属磁性膜
を用いることが望ましい。

【００５７】また、更に、Ｍｎ系ホイスラー合金やペロ
ブスカイト型Ｍｎ酸化物（層状ペロブスカイトＭｎ酸化
物を含む）、Ｓｒ−Ｆｅ−Ｍｏ系ダブルペロブスカイト
型酸化物、ＣｒＯ₂、Ｆｅ₃Ｏ₄などのハーフメタル材料
は、高い磁性分極率を有するため、ＭＲ素子を構成した
際、大きなＭＲ比が得られる。

【００５８】硬質磁性膜１１０および強磁性膜１９０と
して用いられる酸化物磁性膜としては、ＭＦｅ₂Ｏ₄（Ｍ
はＦｅ、Ｃｏ、Ｎｉから選ばれる１種もしくは２種以上
の元素）が好ましい。これらは比較的高温まで強磁性を
示し、Ｆｅ−ｒｉｃｈのものに比べＣｏ、Ｎｉ−ｒｉｃ
ｈのものは極めて抵抗値が高い。また、Ｃｏ−ｒｉｃｈ
のものは磁気異方性が大きいという特性があるので、こ
れらの組成比の調整により所望の特性の硬質磁性膜１１
０および強磁性膜１９０が得られる。

【００５９】なお、硬質磁性膜１１０および強磁性膜１
９０の全体の膜厚は１ｎｍ以上１０ｎｍ以下が好まし
い。

【００６０】更に、強磁性膜１９０に接する反強磁性膜
１８０として用いられる磁化回転抑制層としては、金属
層として不規則合金系のＩｒ−Ｍｎ、Ｒｈ−Ｍｎ、Ｒｕ
−Ｍｎ、Ｃｒ−Ｐｔ−Ｍｎ等があり、磁界中で成膜する
ことにより強磁性膜１９０と交換結合させることがで
き、工程が簡便となる利点がある。一方、規則合金系の
Ｎｉ−Ｍｎ、Ｐｔ−（Ｐｄ）−Ｍｎ等は規則化のための
熱処理が必要であるが、熱的安定性に優れており、特に
Ｐｔ−Ｍｎが好ましい。

【００６１】実施の形態１および本実施の形態で示され
た軟質磁性膜１３０は、磁気抵抗効果素子の自由層にあ
たる。軟質磁性膜１３０として、ＣｏまたはＣｏ−Ｆ
ｅ、Ｎｉ−Ｆｅ、Ｎｉ−Ｆｅ−Ｃｏ合金等の材料が優れ
ている。また、軟質磁性膜１３０として、Ｎｉ−Ｆｅ−
Ｃｏ膜を用いる場合には、 Ｎｉ_xＦｅ_yＣｏ_z ０．６≦ｘ≦０．９ ０≦ｙ≦０．３ ０≦ｚ≦０．４ の原子組成比のＮｉ−ｒｉｃｈの軟磁性膜、もしくは、 Ｎｉ_x'Ｆｅ_y'Ｃｏ_z' ０≦ｘ’≦０．４ ０≦ｙ’≦０．５ ０．２≦ｚ’≦０．９５ のＣｏ−ｒｉｃｈの膜を用いるのが望ましい。

【００６２】これらの組成膜はセンサーやＭＲヘッド用
として要求される低磁歪特性（１×１０^-5）を有する。

【００６３】（実施の形態３）図５Ａ〜図５Ｅには実施
の形態３における磁気抵抗素子の強磁性層８０１および
電極として用いる電気伝導体８０２および層間絶縁体１
６０の配置の様子を示す。以下に示す実施の形態３によ
れば、電極として用いる電気伝導体８０２と強磁性層８
０１との間の電気接触の方法が、ＭＲ値のばらつき、接
合抵抗値のばらつき、あるいはそれらの値のバイアス依
存性のばらつきを抑制の度合いに大きく影響し、本発明
の構成を有することによってこれらのばらつきを効果的
に抑制することを示す。

【００６４】図５Ａは実施の形態３に係る磁気抵抗素子
の構成を示す断面図である。ここでの強磁性層８０１
は、実施の形態１において前述した硬質強磁性膜１１０
に相当し、あるいは実施の形態２において前述した反強
磁性膜１８０と強磁性膜１９０とを組み合わせた層に相
当する。反強磁性膜１８０として酸化物を選んだ場合に
は、電気伝導体８０２は強磁性層１９０と電気的接触が
保たれるように配置する。ここでの電気伝導体８０２
は、実施の形態１および実施の形態２において前述した
電極体１４０および１４１に相当する。

【００６５】なお、ここでの強磁性層８０１とは、強磁
性層上に付与された保護膜も含めている。

【００６６】例えば、 Ｓｉ／ＳｉＯ₂／Ｔａ（５）／Ｃｕ（５０）／Ｔａ
（５）／ＰｔＭｎ（２０）／ＣｏＦｅ（３）／Ｒｕ
（０．９）／ＣｏＦｅ（１）／ＦｅＰｔ（２）／Ａｌ−
Ｏ（１．０）／ＦｅＰｔ（２）／ＮｉＦｅ（１）／Ｒｕ
（０．７）／ＮｉＦｅ（２）／Ｐｔ（１０） と素子部を構成したとき、Ｔａ（５）／Ｃｕ（５０）／
Ｔａ（５）の部分が、図５Ａでの導電膜１５０を表して
おり、ＰｔＭｎ（２０）／ＣｏＦｅ（３）／Ｒｕ（０．
９）／ＣｏＦｅ（１）／ＦｅＰｔ（２）が強磁性層１３
０を表しており、Ａｌ−Ｏ（１．０）が非磁性層１２０
を表しており、ＦｅＰｔ（２）／ＮｉＦｅ（１）／Ｒｕ
（０．７）／ＮｉＦｅ（２）／Ｐｔ（１０）が強磁性層
８０１を表している。

【００６７】図５Ｂ〜図５Ｄは図５Ａの強磁性層８０１
および電極として用いる電気伝導体８０２および層間絶
縁体１６０の詳しい配置の様子を破線で囲まれた領域８
０３として示している。図５Ｂでは、強磁性層８０１の
上面に対する層間絶縁体１６０の端部のなす角度８０４
が５度以上から９０度未満のスロープを有するようにし
て素子部を加工し、素子特性への影響を調べた。またこ
の際、微細加工を施した強磁性層８０１の上面に対する
層間絶縁層１６０の被覆率を変えて、素子特性への影響
を調べた。

【００６８】図６は図５Ｂにて示した強磁性層８０１お
よび層間絶縁体１６０との詳しい配置の様子を示す上面
図である。本図は強磁性層８０１の上面に電気接触用の
窓を層間絶縁体１６０にて形成した直後の様子を示して
いる。ここでは８１１は８１３よりも外側に位置してい
るが、被覆率や層間絶縁体１６０の端部の角度の変化に
よっては内側になる場合もある。微細加工する素子部分
の大きさは０．０６ミクロンから１０ミクロンまでの大
きさを変えて、典型的な大きさである６インチウェハー
基板上に作製した。作製した素子の形状は図７Ａ〜図７
Ｘに示した。図７Ａ〜図７Ｘは第１強磁性層８０１と第
２強磁性層１３０とを、便宜上位置をずらしてそれぞれ
示している。図７Ｍ〜図７Ｘに示したような形状異方性
を有した素子形状の方が、図７Ａ〜図７Ｌに示す素子の
形状よりも磁気抵抗記憶素子および磁気メモリ用に相応
しく、磁気抵抗変化が急峻に起こり、かつ、記憶の安定
性に優れていて好ましい。さらに素子形状の縦横比は、
１．５以上が更に好ましいことが評価結果から分かっ
た。図８は図７Ｂに示す形状と図７Ｎに示す形状にて素
子を形成した場合のＭＲ変化の様子を示す。素子形状の
縦横比はそれぞれ１（曲線２７０１）、１．５（曲線２
７０２）、５（曲線２７０３）である。

【００６９】また図７Ｂ、図７Ｄ、図７Ｆ、図７Ｈ、図
７Ｉ、図７Ｋ、図７Ｌ、図７Ｎ、図７Ｐ、図７Ｒ、図７
Ｔ、図７Ｕ、図７Ｗおよび図７Ｘは周辺部が丸くしてあ
るため、磁化回転の際に有利であり、好ましい。図７Ｙ
に示すように磁界Ｈｘと磁界Ｈｙの２軸磁場印加にて磁
化回転を行う場合には、図７Ｃ、図７Ｄ、図７Ｅ、図７
Ｆ、図７Ｇ、図７Ｈ、図７Ｉ、図７Ｊ、図７Ｋ、図７
Ｌ、図７Ｏ、図７Ｐ、図７Ｑ、図７Ｒ、図７Ｓ、図７
Ｔ、図７Ｕ、図７Ｖ、図７Ｗおよび図７Ｘのように周辺
部に、磁界Ｈｘの方向および磁界Ｈｙの方向と平行でな
い辺を有した形状にて素子を実現した方が、磁化回転の
急峻さに優れ、好ましい。磁界Ｈｘと磁界Ｈｙが直交の
関係にある場合には、図９Ａ〜図９Ｄに示すように、磁
界Ｈｘとなす角度２５０１が、２０度≦｜角度２５０１
｜≦７０度であるのが好ましい。

【００７０】また、図１０Ａ〜図１０Ｃに示すような種
々の形状を有する素子に作用する磁化方向の、磁界Ｈｘ
に対する角度２６０１は、５０度≦｜角度２６０１｜も
しくは（９０度−｜角度２６０１｜）≦８５度であるの
が好ましい。素子形状の縦横比（Ｌ／Ｗ）が１．５以上
から３以下の場合に図１０Ａに示す素子形状において特
に好ましい角度２６０１は、５０度以上から７５度以下
（ただし、角度２６０２は５０度以上から８５度以
下）、図１０Ｂに示す素子形状において特に好ましい角
度２６０１は、５５度以上から８０度以下（ただし、角
度２６０２は２５度以上から８０度以下）、図１０Ｃに
示す素子形状において特に好ましい角度２６０１は、６
０度以上から８５度以下（ただし、角度２６０２および
角度２６０３は２５度以上から８０度以下）であった。

【００７１】なお、実施の形態２における素子の作製に
はレジストマスクやメタルマスクあるいはその両方など
を用い、電子あるいはエキシマレーザーあるいはＵＶな
どの光源を利用しての露光を行い、反応性イオンエッテ
ィング（ＲＩＥ）あるいはイオンミリングあるいはレー
ザーパターニングなどを用いて加工を行った。素子部に
おける微細なパターンの加工には、場合によりリフトオ
フ用のキノコ型レジストを用いて加工を行った。

【００７２】図１１Ａ〜図１１Ｅは被覆率を変化させた
場合の典型的な素子の構成を示す断面図を示している。

【００７３】図１１Ａでは被覆率は０％の場合で、原理
的には最も理想的な状態であるといえる。しかし、強磁
性層８０１の端部の形状によっては、図１１Ｂに示す様
に層間絶縁体１６０の端部の形状がスムーズでなくなる
場合がある。このような場合、素子にかかるバイアス電
流に不均一が生じ、その結果、素子間の特性にばらつき
が生じることが分かった。あるいは図１１Ｅのように層
間絶縁体１６０の端部の形状がスムーズでない場合に
も、バイアス電流のリークや不均一が生じ、結果的に素
子間の特性にばらつきが生じることが分かった。図１１
Ｃは被覆率が５％以上から６０％以下の場合を示してい
る。この場合、６インチウェハー内での素子のＭＲ値お
よび接合抵抗ＲＡ値のばらつきは、被覆率が５％未満の
場合に比べて共に抑制されることが確認された。このこ
とは、素子の接合部分を流れるバイアス電流の均一性が
向上したことに起因していると考えられる。また、この
ときの層間絶縁体１６０の端部の角度に関して、約５度
以上約９０度未満のスロープ形状に対して、ばらつき抑
制効果が確認された。特に３０度以上から８０度未満の
範囲において抑制効果のより一層の向上が確認された。
６インチウェハー内で確認された最も良い状態でのばら
つきの度合いは、一例としてＭＲ値〜３５％、ＲＡ値〜
１．６ｋΩ・μｍ²に対するσ値を求めて、被覆率が５
％未満の場合と比べると、σ（被覆率５％以上から被覆
率６０％以下）／σ（被覆率５％未満）〜０．１（ＭＲ
値）、０．１２（接合抵抗ＲＡ値）となり、少なくとも
約８倍以上のばらつき抑制効果が得られたことが分かっ
た。ここでσは標準偏差値を示している。

【００７４】図１１Ｄは被覆率が６０％よりも大きい場
合を示している。この場合、６インチウェハー内での素
子のＭＲ値および接合抵抗ＲＡ値のばらつきは、被覆率
が５％未満の場合に比べて共に抑制されるものの、被覆
率が５％以上から６０％以下の場合と比べ、ばらつき抑
制に顕著な効果が見られないことが分かった。

【００７５】さらに、ＭＲ値、接合抵抗ＲＡ値に関し
て、素子にかかるバイアス依存性を０から２Ｖまで評価
したところ、０Ｖから１Ｖの範囲においてバイアス依存
性におけるばらつきは、被覆率が５％以上から６０％以
下の場合に最も抑制されることが分かった。耐電圧特性
においても約５Ｖまでの素子耐圧を示すことがわかっ
た。

【００７６】すなわち、被覆率が５％以上から６０％以
下の場合に、ＭＲ値や接合抵抗ＲＡ値、両値のバイアス
依存性まで含めた磁気抵抗特性における素子間のばらつ
き度合いが改善され、本発明が効果的であることが分か
った。

【００７７】以上のように実施の形態２によれば、軟磁
性膜１３０（第２強磁性層）とともに非磁性絶縁膜１２
０（非磁性層）を挟み込むように形成された強磁性層８
０１（第１強磁性層）の非磁性絶縁膜１２０と反対側の
表面における略中央に接触するように電気伝導体８０２
（第１電気伝導体）が形成されており、少なくとも強磁
性層８０１と非磁性絶縁膜１２０との側面を覆うように
形成された層間絶縁体１６０は、強磁性層８０１の表面
における周縁を被覆するように形成されている。このた
め、電気伝導体８０２から強磁性層８０１、非磁性絶縁
膜１２０および軟磁性膜１３０の側面に沿って導電膜１
５０へ漏れ電流が流れることを防止することができるの
で、電気伝導体８０２から強磁性層８０１、非磁性絶縁
膜１２０および軟磁性膜１３０を通って導電膜１５０へ
バイアス電流が均一に流れる。その結果、磁気抵抗素子
におけるＭＲ値、接合抵抗値等の磁気抵抗特性のばらつ
きを抑制することができる。

【００７８】層間絶縁体１６０によって被覆される強磁
性層８０１の表面の面積の割合は、強磁性層８０１の表
面の全体の面積の５％以上６０％以下になっていること
が好ましい。磁気抵抗素子におけるＭＲ値および接合抵
抗値のばらつきをより顕著に抑制することができるから
である。

【００７９】さらに、このときの層間絶縁体１６０の端
部の角度に関して、約５度以上から９０度未満のスロー
プ形状に対して、ばらつきが抑制され、特に好ましくは
３０度以上から８０度未満の範囲においてより一層の抑
制効果があることが分かった。

【００８０】図５Ｃでは、膜厚１ｎｍ以上の絶縁体層に
て強磁性層８０１の上面の一部を被覆し、さらに強磁性
層８０１の上面に対して層間絶縁体１６０の端部のなす
角度８０５が５度以上から９０度未満のスロープを有す
るようにして素子部を加工した場合の断面の様子を示し
ている。このような素子は、最初に膜厚１ｎｍ以上の絶
縁体層にて強磁性層８０１の上面の一部を被覆するよう
にし、その上に、強磁性層８０１の上面に対して層間絶
縁体１６０の端部のなす角度８０５が５度以上から９０
度未満のスロープを有するように層間絶縁体１６０を配
置して作製することができる。あるいは強磁性層８０１
の上面に対して層間絶縁体１６０にて電気接触用の窓を
あける際において、エッティングマスクとして用いるレ
ジストの上部と下部とで被エッティング率の異なる材料
を用いることなどにより、一度のエッティング処理にて
図５Ｃの形状を得ることも可能である。図５Ｃの構成に
よれば、強磁性層８０１の上面に対する層間絶縁体１６
０の端部のなす角度８０５が４０度以上から９０度未満
のスロープを有するようにして素子部を加工した際に、
作製した素子特性のばらつきが、４０度未満の条件に比
べてより一層抑制され、特に好ましい配置であることが
分かった。

【００８１】図５Ｄでは、強磁性層８０１の上面の一部
を被覆する際に、層間絶縁体１６０の端部が曲率半径８
０７が５ｎｍ以上の裾を引くようにして加工した場合の
断面の様子を示している。このような素子は、強磁性層
８０１の上面に対して層間絶縁体１６０にて電気接触用
の窓をあける際においてエッティングマスクとして用い
るレジストの上部と下部とで被エッティング率の異なる
材料を用いることなどにより、一度のエッティング処理
にて図５Ｄの形状を得ることが可能である。層間絶縁体
１６０の端部の形状は曲率半径８０７が５ｎｍ以上であ
ることが重要で、単一の曲率半径にて本構造が実現され
なくても良い。すなわち、曲率半径８０７が５ｎｍ以上
のいくつかの形状の足し合わせによって実現される図５
Ｅの様な形状でももちろん良い。図５Ｅでは曲率半径８
０７ａから８０７ｄの円弧形状を足し合わせた曲線を有
する層間絶縁体１６０の端部を実現した場合の断面図を
示している。このような形状の加工には、リフトオフ用
のキノコ型レジストを用い、層間絶縁膜１６０の堆積角
度を、強磁性層８０１の上面に対し鉛直方向を０度とし
たとき、０度から４５度の範囲にて堆積を行うことによ
り実現することが容易となる。図５Ｄの構成によれば、
強磁性層８０１に対して被覆率を５％以上から６０％以
下に作製すると、もっとも容易に実現する。すなわち、
ＭＲ値、接合抵抗ＲＡ値、両値のバイアス依存性まで含
めた磁気抵抗特性における素子間のばらつき度合いを改
善するためには、本構成が大変好ましいということが分
かった。

【００８２】この場合も強磁性層８０１の上面に対する
層間絶縁体１６０の端部のなす角度８０６が５度以上か
ら９０度未満のスロープを有するようにして素子部を加
工した際に、作製した素子の磁気抵抗特性のばらつき
が、４０度未満の場合に比べてより一層抑制され、特に
好ましい配置であることが分かった。

【００８３】曲率半径８０７が５ｎｍ未満にて層間絶縁
体１６０の端部を形成した場合には、層間絶縁体１６０
自身の形状自体がばらついてしまい、そのため素子の特
性もばらついてしまい、その効果を確認するに至らなか
った。

【００８４】図５Ａ〜図５Ｄのような素子断面形状を有
し、図７Ａ〜図７Ｘの様に成形した磁気抵抗素子につい
て、磁気抵抗変化率（ＭＲ）、接合抵抗（ＲＡ）値、両
値のバイアス依存性、さらに臨界電流容量を評価し、ウ
ェハー内でのばらつきの度合いを評価した。評価結果は
図１２にまとめた。

【００８５】各試料番号によって表される試料の母集団
の数は、ほぼ１５００〜２５００個／１ウェハーであ
る。形状の欄に示されたＡ、ＢおよびＣは図１３Ａ、図
１３Ｂおよび図１３Ｃにてそれぞれ示した素子の断面形
状に対応している。図１２の評価結果からは、ウェハー
内での磁気抵抗特性のばらつきの度合いと臨界電流容量
値（電流密度）との間には相関があることが読みとれ
る。すなわち、臨界電流容量値（電流密度）が大きい素
子をウェハー内に作製した場合には、総じてばらつき度
は抑制されているといえる。また素子の臨界電流容量値
（電流密度）が１×１０⁵Ａ／ｃｍ²以上の試料に着目す
ると、素子は図１３Ｂに示すような断面形状にて実現し
た方が、磁気抵抗特性のばらつきを抑制するのに効果的
であることが分かった。

【００８６】さらに、ＭＲ値、接合抵抗ＲＡ値に関し
て、素子に流れるバイアス電流のバイアス依存性を０か
ら２Ｖまで評価したところ、０Ｖから１Ｖの範囲におい
てバイアス依存性に関しても、臨界電流容量値の高い、
すなわち１×１０⁵Ａ／ｃｍ²以上を示す場合に、ばらつ
きの抑制度が高いことが分かった。このような素子は直
流の耐電圧特性においても約５Ｖまでと、高耐圧特性を
示すことがわかった。

【００８７】そこで、臨界電流容量値の高い、すなわち
１×１０⁵Ａ／ｃｍ²以上を示す場合の、素子の断面につ
いて更に詳しく図１４Ａ〜図１４Ｃに示した。図１４Ａ
あるいは図１４Ｂにて示した断面構造を実現することに
より、ほぼ定常的に高い臨界電流容量値を有する素子を
実現できる。さらに、図１４Ｃの端部８０４にて示すよ
うに、層間絶縁体１６０の端部８０４において、まず膜
厚１ｎｍ以上の層間絶縁体で、強磁性層８０１の上面の
周縁を広く被覆しておいて、さらにその上に、層間絶縁
体１６０を形成することによっても同様の効果が得られ
ることが分かった。

【００８８】（実施の形態４）図１５Ａ〜図１５Ｄには
実施の形態４における磁気抵抗素子の強磁性層８０１お
よび電極として用いる電気伝導体９０２および層間絶縁
体１６０の配置の様子を示す。以下に示す実施の形態４
によれば、電極として用いる電気伝導体９０２と強磁性
層８０１との間の電気接触の方法が、ＭＲ値のばらつ
き、接合抵抗値のばらつき、あるいはそれらの値のバイ
アス依存性のばらつきを抑制の度合いに大きく影響し、
本発明の構成を有することによって、これらのばらつき
を効果的に抑制することを示す。

【００８９】図１５Ａは実施の形態４に係る磁気抵抗素
子の構成を示す断面図である。ここでの強磁性層８０１
は、実施の形態１において前述した硬質強磁性膜１１０
に相当し、あるいは実施の形態２において前述した反強
磁性膜１８０と強磁性膜１９０とを組み合わせた層に相
当する。反強磁性膜１８０として酸化物を選んだ場合に
は、電気伝導体９０２は強磁性層１９０と電気的接触が
保たれるように配置する。ここでの電気伝導体９０２
は、実施の形態１および実施の形態２において前述した
電極体１４０および１４１にそれぞれ相当する。

【００９０】図１５Ｂ〜図１５Ｄは図１５Ａの強磁性層
８０１および電極として用いる電気伝導体９０２および
層間絶縁体１６０の詳しい配置の様子を破線で囲まれた
領域９０３として示している。図１５Ｂでは、強磁性層
８０１の上面に対する層間絶縁体１６０の端部のなす角
度９０４が９０度以上から１８０度未満のスロープを有
するようにして素子部を加工し、素子特性への影響を調
べた。またこの際、微細加工を施した強磁性層８０１の
上面に対する層間絶縁層１６０の被覆率あるいは強磁性
層８０１の上面に対する電気伝導体９０２の接触面積率
を変えて、素子特性への影響を調べた。図１５Ｂおよび
図１５Ｄに示す例では、電気伝導体９０２と層間絶縁体
１６０と間に空隙９０７が形成されている。

【００９１】微細加工する素子の大きさは０．０６ミク
ロンから１０ミクロンまでの大きさを変えて、典型的な
大きさである６インチウェハー基板上に作製した。

【００９２】なお、本実施例にての素子の作製にはレジ
ストマスクやメタルマスクあるいはその両方などを用
い、電子あるいはエキシマレーザーあるいはＵＶなどの
光源を利用しての露光を行い、反応性イオンエッティン
グ（ＲＩＥ）あるいはイオンミリングあるいはレーザー
パターニング、化学的湿式エッティング法などを用いて
加工を行った。素子部のように微細なパターンの加工に
は、場合によりリフトオフ用のキノコ型レジストを用い
て加工を行った。

【００９３】図１５Ｂの構成にて、強磁性層８０１の上
面に対する電気伝導体９０２の接触面積率が４０％より
も大きく９５％よりも小さい場合に関して、素子特性へ
の影響を調べた。ここでの接触面積率とは、被覆率が５
％以上から６０％以下の場合と対応している。また電気
伝導体９０２は、その堆積方法により、図１５Ｂ〜図１
５Ｄのようないくつかの場合があり得、求める接触面積
率の実現に際し、その形態を使い分けるのが好ましい。
６インチウェハー内での素子のＭＲ値および接合抵抗Ｒ
Ａ値のばらつきを調べたところ、接触面積率が９５％以
上および接触面積率４０％以下の場合に比べて共に抑制
されることが確認された。このことは、素子の接合部分
を流れるバイアス電流の均一性が向上したことに起因し
ていると考えられる。また、このときの層間絶縁体１６
０の端部の角度９０４に関して、約９０度以上から１５
０度未満のスロープ形状に対して、本実施例によれば、
ばらつき抑制効果が確認されたが、特に９０度以上から
１４０度未満の範囲において抑制効果のより一層の向上
が確認された。

【００９４】さらに、ＭＲ値、接合抵抗ＲＡ値に関し
て、素子にかかるバイアス依存性を０から２Ｖまで評価
したところ、０Ｖから１Ｖの範囲においてバイアス依存
性におけるばらつきは、接触面積率が４０％よりも大き
く９５％よりも小さい場合に最も抑制されることが分か
った。耐電圧特性においても約５Ｖまでの素子耐圧を示
すことがわかった。さらに素子部分の微細加工の大きさ
は０．０６ミクロンから１０ミクロンまでの大きさに
て、図１５Ａ〜図１５Ｄで示した本発明の構成が好まし
いことが確認されたが、約１ミクロン以下の大きさの素
子に関しては、図１１Ａ〜図１１Ｅに示した構成に比べ
てばらつき抑制効果が大きいことが認められた。

【００９５】すなわち、接触面積率が４０％よりも大き
く９５％よりも小さい場合に、ＭＲ値や接合抵抗ＲＡ
値、両値のバイアス依存性まで含めた磁気抵抗特性にお
ける素子間のばらつき度合いが改善され、本発明が効果
的であることが分かった。さらに、このときの層間絶縁
体１６０の端部の角度に関して、約９０度以上から１５
０度未満のスロープ形状に対して、ばらつきが抑制さ
れ、特に好ましくは９０度以上から１４０度未満の範囲
においてより一層の抑制効果があることが分かった。

【００９６】図１６Ａ〜図１６Ｇでは、強磁性層８０１
の上面に対して層間絶縁体１６０の端部のなす角度１０
０４が９０度以上から１８０度未満のスロープあるいは
図１６Ｄや図１６Ｆのような曲線を有する層間絶縁体１
６０の端部を有するようにして素子部を加工した場合の
断面の様子を示している。図１６Ｂ〜図１６Ｇに示す例
では、電気伝導体１００２と層間絶縁体１６０との間に
空隙１００７が形成されている。また電気伝導体１００
２は、その堆積方法により、図１６Ｄ、図１６Ｅ、図１
６Ｆ、図１６Ｇのようないくつかの場合があり得、求め
る接触面積率の実現に際し、その形態を使い分けるのが
好ましい。図１６Ｂ、図１６Ｃのような素子は、最初に
強磁性層８０１の上面に対して層間絶縁体１６０の端部
のなす角度１００４、角度１００５が９０度以上から１
５０度未満のスロープを有するように作製し、その上に
さらに層間絶縁体１６０を配置して作製することができ
る。あるいは強磁性層８０１の上面にあらかじめレジス
トマスクを堆積し、その上に層間絶縁体１６０を堆積し
た後、リフトオフ工程を行うことにより実現することも
できる。また化学的湿式エッティングにて電気接触用の
窓をあける際には、一度のエッティング処理にて図１６
Ｂ〜図１６Ｇまで種々の形状を得ることも可能である。

【００９７】図１６Ｆ、図１６Ｇでは、実施の形態３で
示した図５Ｄのように強磁性層８０１の上面の一部を被
覆する際に、層間絶縁体１６０の端部が裾を引くように
して加工・配置した場合の断面の様子を示している。こ
のような素子は、強磁性層８０１の上面に対して層間絶
縁体１６０にて電気接触用の窓をあける際のエッティン
グマスクとして用いるレジストの上部と下部とで被エッ
ティング率の異なる材料を用いることなどにより、一度
のエッティング処理にて図１６Ｆ、図１６Ｇに示す形状
を得ることが可能で、層間絶縁体１６０の端部の形状は
曲率半径が５ｎｍ以上であることが重要で、単一の曲率
半径にて本構造が実現されなくても良い。すなわち、曲
率半径が５ｎｍ以上のいくつかの形状の足し合わせによ
って実現されてももちろん良い。図１６Ｇの構成によれ
ば、強磁性層８０１に対して被覆率を５％以上から６０
％以下に作製することがもっとも容易に実現する。すな
わち、ＭＲ値や接合抵抗ＲＡ値、両値のバイアス依存性
まで含めた磁気抵抗特性における素子間のばらつき度合
いを改善するためには、好ましい構成であるということ
が分かった。

【００９８】本実施例における素子の強磁性層８０１お
よび電極および層間絶縁体１６０の端部加工した際の断
面配置の様子を図１７Ａ〜図１７Ｆに示す。

【００９９】図１７Ａ、図１７Ｂ、図１７Ｃ、図１７
Ｄ、図１７Ｅおよび図１７Ｆにて示すような接合部の断
面形状においても、強磁性層８０１の上面における層間
絶縁体１６０の端部構造が図１３Ａ〜図１３Ｃおよび図
１４Ａ〜図１４Ｃに示すようであれば、やはりほぼ定常
的に高い臨界電流容量値を有する素子を実現できる。

【０１００】図１７Ａ〜図１７Ｆに示した種々の素子形
状は、図１８Ａ〜図１８Ｃに示す方法によって実現でき
る。図１８Ａにおいては、ホトレジスト８０５にて形状
を指定し、アルゴンイオンミリングなどの直進性の高い
物理的なエッティング法を用いて、パターンに対して斜
め入射を行うことにより図１７Ａに示す構造と同じ構造
を実現できる。

【０１０１】図１８Ｂにおいては、あらかじめ形状を指
定したホトレジスト８０５を堆積し、その上に層間絶縁
体１６０を堆積させ、リフトオフ洗浄の工程を経ること
で、レジスト上部の絶縁体を剥離し、図１７Ｂに示す構
造を実現できる。図１８Ａおよび図１８Ｂに示した方法
では、物理的エッティングあるいは反応性ガスイオンエ
ッティングを用いるために、層間絶縁体１６０の材料に
あまり依存せずに本構造を実現できる。

【０１０２】図１８Ｃにおいては、層間絶縁体１６０の
うえに後の工程にて用いるエッティング剤に対して層間
絶縁体１６０よりも耐性のある絶縁体８０７を堆積し、
その上に形状を指定するためのホトレジスト８０５を堆
積する。アルゴンイオンエッチングのような、絶縁体８
０７をエッティングできる手段にて、８０７のみをエッ
ティングする。その後、そのまま湿式による化学エッテ
ィングの手段にて、層間絶縁体１６０の一部をエッティ
ングする。エッティングされる材料１６０とエッティン
グ剤との組み合わせによって、図１８Ｃに示す４種類の
構造を実現できる。一例には、層間絶縁体１６０として
ＳｉＯ₂を、絶縁体８０７としてＳｉＮ_xを、エッティン
グ剤として弗酸を用いることにより、図１７Ｃおよび図
１７Ｄに示す形状と同じ形状が実現できる。

【０１０３】すなわち、強磁性層８０１の上面を一部被
覆するように形成した本実施例によれば、電極として用
いる電気伝導体８０２と強磁性層８０１との電気接触の
度合いを決める層間絶縁体１６０の端部形状を、ＭＲ値
や接合抵抗値あるいはそれらの値のバイアス依存性のば
らつきを抑制できるように構成できる上で本発明の目的
を達成できる。

【０１０４】（実施の形態５）図１９Ａおよび図１９Ｂ
に本発明の実施の形態５におけるＭＲＡＭデバイス３０
００を示す。図１９Ａは、ＭＲＡＭデバイス３０００の
上面図であり、図１９Ｂは、ＭＲＡＭデバイス３０００
の一部分を示す斜視図である。実施の形態１および２で
示した磁気抵抗記憶素子１０００および２０００と同一
の構成要素については同一の参照符号で表し、これらに
ついての詳細な説明は省略する。ここでは、ＭＲ素子部
１００（１０１）は、角柱形状にて表しているが、実施
の形態に応じて円柱状（または楕円柱状）、円すい台形
状または角すい台形状にて実現され得る。またＭＲ素子
部１００（１０１）における面内形状は、形状異方性を
つける上で、平面方向の幅をＷ₁、長さをＬ₁として表す
と、Ｌ₁＞Ｗ₁にて実現されることが好ましい。またこの
場合に電極体１４０は実施の形態３および実施の形態４
にて示した構成にてＭＲ素子部１００（１０１）と接触
が図られている。

【０１０５】また、導電膜１７０によるＭＲ素子部１０
０（１０１）への効率的な磁界印加を実現させるため
の、より好ましい導電膜１７０の断面形状を図１９Ｃに
示す。図１９Ｃにおける角度ｈおよびｈ’（導電膜１７
０の角型形状の内の少なくとも１つの角における角度を
表す）が鋭角であることが好ましい。導電膜１７０の断
面形状において、角度ｈおよびｈ’は、ＭＲ素子部１０
０（１０１）と対向する一辺と成される内角である。

【０１０６】導電膜１７０の断面形状を図１９Ｃに示さ
れるような形状とすることは、導電膜１７０を一様に流
れる電流において、ＭＲ素子部１００（１０１）に近接
する部分に流れる電流分を実効的に増加させることがで
きるので、効果的にＭＲ素子部１００（１０１）に磁界
印加が行える上で好ましい。このような形状は、ＭＲＡ
Ｍデバイス３０００の微細化に伴って、導電膜１７０の
断面形状のアスペクト比（幅／厚み）が低下する際には
特に好ましい。

【０１０７】この様に磁界印加を効率良く行う場合に
は、ＭＲ素子部１００（１０１）内の自由層は、導電膜
１７０に、より近接するように配置するのが好ましい。
この様な配置にすることにより、直交して配置された導
電膜１７０とセンス線１５０にての合成磁界を用いる際
にも、ＭＲＡＭデバイスとしてのＭＲ素子選択の動作マ
ージンが取りやすく好ましい。このことは、導電膜１７
０にて発生させる磁界とセンス線１５０にて発生させる
磁界とが動作点にて１対１（つまり図２０におけるθ＝
４５°の場合）となることが最も磁化回転のための磁界
が少なくて済むことに依っている。

【０１０８】ＭＲＡＭデバイス３０００は、実施の形態
１および２で示した磁気抵抗記憶素子１０００または２
０００を行列状に配置することにより構成される。磁気
抵抗記憶素子１０００および２０００は共に、上述のＣ
ＰＰＭＲ素子である。

【０１０９】図１９Ａおよび図１９Ｂに示すように、Ｃ
ＰＰＭＲ素子を用いたＭＲＡＭにおいては、各磁気抵抗
記憶素子は互いに並列につながれるため、磁気抵抗記憶
素子の個数Ｎが増加してもＳ／Ｎ比はほとんど低下しな
い。

【０１１０】図２１Ａに、本発明の実施の形態の他の局
面として、磁気抵抗記憶素子１００１の断面図を示す。

【０１１１】磁気抵抗記憶素子１００１においては、硬
質磁性膜１１１と、非磁性導電膜１２１と、軟磁性膜１
３１とによりＭＲ素子部１０２が形成されている。ＭＲ
素子部１０２は、センス線およびビット線を構成する導
電膜１４２および１４３に接合される。また、ワード線
を構成する導電膜１７１が絶縁膜１６１を介してＭＲ素
子部１０２上部に設けられている。このような図２１Ａ
に示される構成の磁気抵抗記憶素子１００１は、ＣＩＰ
ＭＲ素子である。

【０１１２】図２１Ｂに示すように、ＣＩＰＭＲ素子型
の磁気抵抗記憶素子１００１を行列状に配置してＭＲＡ
Ｍデバイス３００１が構成される。このとき、各磁気抵
抗記憶素子は互いに直列につながれることとなる。この
ように、各磁気抵抗記憶素子が互いに直列につながれた
場合、磁気抵抗記憶素子の個数Ｎが多くなると、一個の
素子が示すＭＲ比は同じでも、ＭＲＡＭ全体としてのＳ
／Ｎ比は低下すると考えられる。

【０１１３】なお、図示される本発明の実施の形態全体
の大部分において、ＭＲ素子部がセンス線およびワード
線等の配線部よりも大きく表記されている。図１９Ａ〜
図１９Ｃおよび図２１Ａ〜図２１Ｂにおいてもそのよう
に表記されている。しかし、これは本発明の実施の形態
を分かり易く説明するためのもので、ＭＲ素子部と配線
部との大小関係は、上記に限定されない。また、ＭＲ素
子部に効率的な磁界印加を行うには、配線部がＭＲ素子
部を覆うような大小関係であることが好ましい。

【０１１４】上述のＭＲＡＭデバイス３０００および３
００１は磁気を活用する記憶素子であるので、電荷の蓄
積を活用する半導体記憶素子のＤＲＡＭとは異なり不揮
発性である。また、半導体のフラッシュ型記憶素子とは
異なり、書き込み／読み出し回数が原理的には無制限で
あり、且つ、書き込み／消去時間もナノ秒（ｎｓ）のオ
ーダーで早いのが特徴である。

【０１１５】１つの磁気抵抗記憶素子についての動作原
理については、実施の形態１および２で既に述べたとお
りである。ところで、実際にＭＲＡＭデバイスを構成す
る場合は、図１９Ａ、図１９Ｂおよび図１９Ｃに示した
ように、これら磁気抵抗記憶素子を行列状に配置する必
要がある。その場合は、ワード線が行列状に配置され、
各ワード線の交差点に隣接してＭＲ素子部が設けられ
る。なお、図１９Ａ、図１９Ｂおよび図２１Ｂに示され
るワード線（導電膜１７０または１７１）は、図１、図
３および図２１Ａとの対比のため、行または列の一方向
にしか記載されていない。行列状に配置されたワード線
については、後述の実施の形態において更に詳しく述べ
る。

【０１１６】このとき選択された（Ｎ、Ｍ）番地のＭＲ
素子部に隣接して交差する２本のワード線によって発生
した磁界が、そのＭＲ素子部に印加される。また、この
とき、２本のワード線の内の１本をセンス線で代用させ
てもよい。

【０１１７】図１に示される磁気抵抗記憶素子１０００
を用いてＭＲＡＭデバイスを構成する場合は、上記２本
のワード線による合成磁界が、硬質磁性膜のアステロイ
ド型曲線にて表されるスウィッチング磁界の値を越えれ
ば情報の書き込みがなされる。図２０は、直交する２軸
方向を有する磁界が合成される際の合成磁界の大きさと
方向を示したもので、アステロイド曲線と呼ばれるもの
である。θはＨｗとＨｓで合成された磁界方向を示して
おり、Ｈ_Rはその大きさを示している。また、その磁界
の値（Ｈｈ）を越えずに、軟磁性膜のスウィッチング磁
界の値（Ｈｓ）を越えれば情報の非破壊読み出しが所望
の記憶素子について行われる。つまり、印加磁界Ｈ
_Rが、Ｈｈ＞Ｈ_R＞Ｈｓ、のとき、非破壊読出しが行え
る。

【０１１８】また、図２に示される磁気抵抗記憶素子２
０００の場合も、合成磁界で軟磁性膜を磁化反転させて
情報を書き込む点では基本的には同様である。また、こ
れらの記憶素子の情報の読み出しに関しては、（Ｎ、
Ｍ）番地の素子に隣接する２本のワード線（あるいはワ
ード線とセンス線）に電流パルスを流し、同じく（Ｎ、
Ｍ）番地の素子に接続されたセンス線およびビット線を
通じてモニターされた抵抗変化により、（Ｎ、Ｍ）番地
の素子部の情報を読み出すことが可能である。

【０１１９】また、実施の形態２の図４Ｃで説明したよ
うに、ＭＲ素子部の抵抗値と参照抵抗との比較を行え
ば、（Ｎ、Ｍ）番地のＭＲ素子部の情報の読み出しをＮ
ＤＲＯとすることが可能である。この場合には、印加磁
界が、Ｈ_R＜Ｈｓ（軟磁性膜の磁化反転磁界）のとき、
情報読み出しを行うことができ、Ｈ_R＞Ｈｓのとき、情
報の書き込みを行える。

【０１２０】さらに、ワード線群とセンス線群に、トラ
ンジスタのようなスウィッチング素子をそれぞれ配置
し、番地指定の信号により、Ｎ行とＭ列のワード線とＮ
行Ｍ列のセンス線（ビット線）とを選択して、（Ｎ、
Ｍ）番地の記憶素子を選択することができる。この際、
特に他の経路を介した信号パルスの流入や信号パルスの
高速化に伴う高調波成分の反射を防止し、信号パルスを
効率よく伝送するために、各記憶素子にダイオードある
いはトランジスタを配することが望ましい。なかでも高
速なパルス応答に対応するために、これらのトランジス
タとしてＭＯＳ型トランジスタを用いることが好まし
い。

【０１２１】また、記憶素子の高密度化に伴って、ワー
ド線によって発生させる磁界の、選択するＭＲ素子部以
外の場所への漏れ磁界の問題が大きくなってくる。これ
ら漏れ磁界による選択されたＭＲ素子部以外への干渉効
果を低減させるために、（Ｎ、Ｍ）番地に対して磁界を
発生する１組のワード線のみに電流パルスを流すだけで
なく、その両端あるいは隣り合う少なくとも１本あるい
は１組以上のワード線にも電流パルスを流し、発生する
漏れ磁界を打ち消して、その影響を低減させることが好
ましい。

【０１２２】（実施の形態６）図２２Ａ〜図２２Ｄに、
本発明の実施の形態６における磁気抵抗記憶素子４００
０の断面図を示す。

【０１２３】磁気抵抗記憶素子４０００においては、Ｍ
Ｒ素子部２００が、硬質磁性膜１１２、１１３および１
１４と、軟磁性膜１３２、１３３および１３４と、非磁
性絶縁膜１２２、１２３および１２４と、非磁性膜２２
２および２２３とにより形成される。また、ワード線を
構成する導電膜１７２が絶縁膜１６２を介してＭＲ素子
部２００上部に設けられている。

【０１２４】ＭＲ素子部２００は、軟磁性膜／非磁性絶
縁膜／硬質磁性膜というパターンからなる構造を非磁性
膜を介して複数回積層した構造となっている。磁気抵抗
記憶素子４０００においては、積層数は３回となってい
る。なお、積層数は任意の回数が設定される。

【０１２５】本実施の形態では、硬質磁性膜１１２、１
１３および１１４として保磁力がそれぞれ異なるものを
用い、その結果、記録時の磁界のしきい値が複数個存在
するので、１つの磁気抵抗記憶素子４０００に多値記憶
をさせることが可能である。各硬質磁性膜１１２、１１
３および１１４の保磁力を変化させるには、それぞれの
組成を変化させても良いし、それぞれの膜厚を変えても
良い。この場合、図２２Ａに示すように、ＭＲ素子部２
００の抵抗値と参照抵抗Ｒ₂の抵抗値との差ΔＲ₄を検出
する方法を用いて信号を読み出すことにより、多値記憶
されたそれぞれの信号（例えば”０”、”１”、”２”
および”３”等）を読み出すことができる。

【０１２６】磁気抵抗記憶素子４０００の積層数は３回
であり、図２２Ａ〜図２２Ｄに示されるように、ＭＲ素
子部２００の磁化方向パターンは４パターンあるので、
１つの磁気抵抗記憶素子４０００に４つの値（”
０”、”１”、”２”および”３”）を記憶させること
ができる。

【０１２７】磁気抵抗記憶素子４０００においては、導
電膜１７２を流れるパルス電流５２１、５２２および５
２３によって発生する磁界により、硬質磁性膜１１２、
１１３および１１４を磁化反転させ、信号を書き込む。
本実施の形態では、硬質磁性膜１１２の保磁力が一番小
さく、硬質磁性膜１１４の保磁力が一番大きい。このと
き、導電膜１７２を流れるパルス電流の大きさを調整す
ることにより、硬質磁性膜１１２、１１３および１１４
の内の磁化反転させる硬質磁性膜を選択することができ
る。図２２Ａ〜図２２Ｄに示される本実施の形態では、
図２２Ａから、図２２Ｂ、図２２Ｃおよび図２２Ｄに移
るに連れて、導電膜１７２を流れるパルス電流の値が順
に大きくなっている。図２２Ａにおいて導電膜１７２を
流れるパルス電流の値は、図２２Ｂにおけるパルス電流
５２１の値よりも更に小さい。図２２Ａでは何れの硬質
磁性膜１１２、１１３および１１４も磁化反転せず、図
２２Ｄでは全ての硬質磁性膜１１２、１１３および１１
４が磁化反転している。

【０１２８】読み出しは、上述のように、ＭＲ素子部２
００の抵抗値と参照抵抗Ｒ₂との差ΔＲ₄を検出する方法
を用いて信号を読み出す。

【０１２９】また、読み出しにおいては、導電膜１７２
に電流を流し、ＭＲ素子部２００の抵抗値の変化を読み
出すことにより行っても良い。この場合、ＭＲ素子部２
００の抵抗値の変化は、例えば参照抵抗Ｒ₂の抵抗値と
の比較により検出され得る。

【０１３０】また、軟磁性膜１３２、１３３および１３
４においても保磁力がそれぞれ異なるものを用いても良
い。この場合、導電膜１７２を流れるパルス電流の大き
さを更に精密に調整し、軟磁性膜１３２、１３３および
１３４の内で、磁化反転する軟磁性膜と磁化反転しない
軟磁性膜とを設定することにより、１つの磁気抵抗記憶
素子４０００に更に多くの信号を記憶させることができ
る。また、この場合の信号の読み出しは、上述のよう
に、ＭＲ素子部２００の抵抗値と参照抵抗Ｒ₂の抵抗値
との差ΔＲ₄を検出する方法を用いて信号を読み出すの
が好ましい。

【０１３１】また、全ての硬質磁性膜の磁化方向を固定
し、本発明の実施の形態２で示したように、軟磁性膜の
みを磁化反転させて信号を記憶させても良い。

【０１３２】（実施の形態７）本発明の実施の形態７と
して、実施の形態１で示したＭＲ素子部１００（図１）
についてより詳細に述べる。図２３Ａ〜図２３Ｇは、本
発明の実施の形態７におけるＭＲ素子部１００の断面図
および斜視図である。

【０１３３】図２３Ａに示されるＭＲ素子部１００にお
いては、ＭＲ比を大きくするために、自由層である軟質
磁性膜１３０は、非磁性絶縁膜１２０との界面に設けら
れる界面磁性膜２２０と、非晶質磁性膜２１０とを備え
ている。自由層は軟磁気特性が必要なため、Ｎｉ−ｒｉ
ｃｈである材料が用いられても良いが、本実施の形態で
は、界面磁性膜２２０としてＣｏ−ｒｉｃｈである材料
が用いられ、非晶質磁性膜２１０としてＣｏＦｅＢまた
はＣｏＭｎＢ等が用いられる。このような構成とするこ
とにより、軟質磁性膜１３０の膜厚が２ｎｍ以下であっ
ても、軟磁性特性を損なうことなく高ＭＲ比を得ること
が可能である。なお、本実施の形態に示されるような自
由層を用いた磁気抵抗記憶素子は、熱的安定性にも優れ
ている。

【０１３４】界面磁性膜２２０として、Ｎｉ、Ｃｏ、Ｆ
ｅの内の少なくとも１種の原子を主成分とする合金材料
が好ましく、また、Ｎｉ−Ｃｏ−Ｆｅを主成分とする合
金材料を用いる場合は、界面磁性膜２２０の原子組成比
が、Ｎｉ_xＣｏ_yＦｅ_zにおいて、ｘが０〜０．４、ｙが
０．２〜０．９５、ｚが０〜０．５であることが望まし
い。

【０１３５】本実施の形態に示されるように、軟質磁性
膜１３０（自由層）として界面磁性膜２２０と非晶質磁
性膜２１０とを用いることで、磁性的な実効の厚みが２
ｎｍ以下である自由層を有する磁気抵抗記憶素子が実現
される。

【０１３６】このとき、界面磁性膜２２０の膜厚が厚い
と軟磁性特性が劣化し、ＭＲ比が低下するので、界面磁
性膜２２０の膜厚は２ｎｍ以下、望ましくは１．２ｎｍ
以下とする必要がある。またこの界面磁性膜２２０が有
効に働くためには、少なくとも０．２ｎｍ以上の膜厚は
必要であり、望ましくは０．８ｎｍ以上の膜厚がよい。
界面磁性膜２２０の材料としては、ＣｏまたはＣｏ高濃
度のＣｏ−Ｆｅ合金が優れている。

【０１３７】図２３Ｂに、軟質磁性膜１３０（自由層）
として、交換結合型フェリ磁性膜を用いた場合のＭＲ素
子部１００を示す。軟質磁性膜１３０に含まれる２つの
強磁性膜２３０および２５０は、非磁性膜２４０を介し
て磁気的に交換結合している。このとき、非磁性膜２４
０の膜厚を適当な値（例えば、Ｒｕを用いた場合、膜厚
は０．６ｎｍ以上０．８ｎｍ以下）とすることにより、
この交換結合を反強磁性的とすることが可能である。図
２３Ｂに示されるＭＲ素子部１００においては、非磁性
膜２４０（例えばＲｕ）を介して反強磁性的に交換結合
した強磁性膜２３０および２５０の膜厚を互いに異なる
ようにする、あるいは飽和磁化の大きさを互いに異なる
ようにすることが特徴である。

【０１３８】また、図２３Ｂに示される交換結合型フェ
リ磁性膜構造の軟質磁性膜１３０の非磁性膜２４０とし
ては、磁性膜間の交換結合を生じやすい非磁性金属膜が
望ましく、Ｃｕ、Ａｇ、Ａｕが用いられる。また、界面
の熱的安定性を考慮すると、Ｒｕ、Ｒｈ、Ｉｒ、Ｒｅ等
のほうがより望ましく、特にＲｕが優れている。さら
に、交換結合型フェリ磁性膜に用いる金属磁性膜として
は、Ｎｉ、Ｃｏ、Ｆｅの内いづれか１種もしくは２種以
上の元素を主成分とする金属磁性膜が望ましい。

【０１３９】強磁性体の飽和磁化の大きさは、磁化を決
定する材料固有の磁気モーメントの大きさに、その強磁
性体の体積（強磁性体内に含まれる磁気モーメントの数
に相当）を掛け合わせて決定される。図２３Ｂに示され
る構成の場合には、交換結合型フェリ磁性膜に含まれる
２つの強磁性膜２３０および２５０の平面方向のサイズ
は同程度である。従って、２つの強磁性膜２３０および
２５０のそれぞれの平面方向の飽和磁化の大きさは、互
いの材料固有の磁気モーメントの強さと、膜厚によって
決定される。このような交換結合型フェリ磁性膜で構成
される自由層（軟質磁性膜１３０）においては、その自
由層としての役割を果たす磁性的な実効の膜厚が、実質
的に２つの強磁性膜２３０および２５０の膜厚（磁化）
の差となる。磁性的な実効の膜厚を薄くすることは、デ
バイスの高感度化に効果がある。

【０１４０】図２３Ｂに示されるようなＭＲ素子部１０
０の構成での実施において、強磁性膜の厚みによって磁
化の大きさに差を付ける場合には特に、２つの強磁性膜
２３０および２５０の膜厚の差異は２ｎｍ以下が好まし
い。このとき、上記のような意味では、磁性的な実効の
厚みが２ｎｍ以下である自由層を有する磁気抵抗素子を
実現することができる。

【０１４１】２つの強磁性膜の厚みの差異が２ｎｍ以上
の自由層にて磁化反転動作を行う場合には、反磁界成分
の上昇に伴い、より強い外部磁界が必要となる。ＭＲＡ
Ｍを構成する場合、外部磁界はワード線（あるいはセン
ス線）を用いて発生させ、ＭＲ素子部に印加される。こ
のワード線に低抵抗の銅（Ｃｕ）を用いた場合において
も、ワード線に最大５０ＭＡ／ｃｍ²程度までしか電流
を流すことができないとすると、デバイスの安定動作を
鑑みて動作マージンを考慮した場合、発生し得る外部磁
界から見積もられる強磁性膜の厚みの差異は、数ｎｍオ
ーダー以下が好ましい。図２３Ｂに示されるような本発
明の構成の実施によれば、強磁性膜２３０および２５０
の厚みの差異は２ｎｍ以下が最も好ましいことが分かっ
た。また、自由層としての実効的な厚みが０．２ｎｍ以
下では、自由層としてのソフト性が劣化するため、実効
的な厚みは０．２ｎｍ以上が好ましい。

【０１４２】また、軟磁性膜１３０の磁化回転応答は、
２つの強磁性膜２３０および２５０が外部磁界の印加に
対して互いの磁化方向を反平行に保ったまま、２つの強
磁性膜の磁化の差によって生じる実効的な磁化の回転と
して行われるようにすることが好ましい。これは、磁界
印加により２つの強磁性膜の磁化の反平行状態を崩す磁
化回転は、２つの強磁性膜２３０および２５０間の交換
結合に打ち勝つ必要があるため、上記の反平行状態を保
ったままの磁化回転に比べてより高い外部磁場が必要と
なり、好ましくないからである。本実施の形態におい
て、図２３Ｄに示すように外部磁界に対して、２つの強
磁性膜２３０および２５０の磁化ベクトルが互いに反平
行を保ったまま磁化回転するようにすれば、磁気抵抗効
果素子の低磁界動作に効果的である。

【０１４３】図２３Ｄは、外部磁界Ｈ₁からＨ₂に磁界印
加方向が変わった際の強磁性膜２３０および２５０の磁
化方向の変化の様子を示している。図２３Ｅ〜図２３Ｇ
は、図２３Ｄにおいて、外部磁界Ｈ₁からＨ₂に磁界印加
方向が変わった際の強磁性膜２３０および２５０の磁化
方向の変化の様子を斜視図として模式的に示している。
なお、図２３Ｅ〜図２３Ｇにおいては、強磁性膜２３０
および２５０以外の構成要素は、説明を容易にするため
に省略されている。外部磁界Ｈ₁からＨ₂に磁界印加方向
が変わったとき、強磁性膜２３０および２５０の磁化方
向は、図２３Ｅから図２３Ｇに示されるように変化す
る。図２３Ｆは、強磁性膜２３０および２５０の磁化方
向の変化の途中の様子を示している。軟質磁性膜１３０
の磁化回転応答は、強磁性膜２３０および２５０の２つ
の磁化方向が反平行の関係を保った状態で２つの磁化の
差によって生じた実効的な磁化の回転として行われる。

【０１４４】また、ＭＲＡＭデバイスのように、磁気抵
抗効果素子を用いるＲＡＭにおいては、サブミクロンオ
ーダーでの微細化に伴って、加工精度の低下や、加工素
子自体が磁性膜内の一つ一つの粒の影響を受けやすい状
態となり、素子の磁性層の単磁区化はより困難となって
くる。本発明のように、自由層を上記のような交換結合
型フェリ磁性構造にて構成することは、自由層の単磁区
化にも効果がある。

【０１４５】更に、単磁区化が図られるという利点と、
反強磁性的交換結合エネルギーにより２つの強磁性層が
磁気的に結合しているという特性が合わされることによ
り、本発明の磁気抵抗効果素子は熱安定性にも優れた特
性となる。

【０１４６】また、上記のような自由層に用いられる交
換結合型フェリ磁性膜の構成は、固定層である硬質強磁
性膜１１０に用いられても良い。この場合、図２３Ｃに
示すような、非磁性膜２７０には、上述の通り、強磁性
膜２６０および２８０間の交換結合を生じやすい非磁性
金属膜が望ましく、Ｃｕ、Ａｇ、Ａｕが用いられる。ま
た、界面の熱的安定性を考慮すれば、Ｒｕ、Ｒｈ、Ｉ
ｒ、Ｒｅ等がより望ましい。特にＲｕが優れている。

【０１４７】また、交換結合型フェリ磁性膜に用いる金
属磁性膜としても、上述の通り、Ｎｉ、Ｃｏ、Ｆｅの内
いづれか１種もしくは２種以上の元素を主成分とする金
属磁性膜が望ましい。この場合にも、非磁性膜２７０の
膜厚が適当な厚み（０．４〜１ｎｍ）の時に、これに接
した強磁性体に反強磁性的な交換結合が生じる。特に、
非磁性膜２７０としてＲｕを用いる場合には、非磁性膜
２７０の膜厚は０．６〜０．８ｎｍが好ましい。さら
に、図３に示した反強磁性膜（磁化回転抑制層）１８０
を強磁性膜２６０および２８０に隣接させることによ
り、ピンニング効果を高める効果が得られる。

【０１４８】本実施の形態で示したようなＭＲ素子部１
００の構成は、実施の形態２および３で示したＭＲ素子
部１０１（図３）および１０２（図２１）についても適
用される。

【０１４９】非磁性絶縁膜１２０としては、Ａｌ₂Ｏ₃や
ＭｇＯといった酸化物や、あるいは炭化物、窒化物が優
れている。あるいは、エネルギーギャップ値が２ｅＶ〜
６ｅＶの値を有するワイドギャップ半導体も好ましい。

【０１５０】また、特に、非磁性膜１２１（図２１Ａ）
として金属を用いる場合には、Ｃｕ、Ａｇ、Ａｕ、Ｒｕ
などがあるが、特にＣｕが優れている。

【０１５１】非磁性膜１２１の膜厚としては、磁性膜間
の相互作用を弱くするために少なくとも０．９ｎｍ以上
は必要である。また、非磁性膜１２１が厚くなるとＭＲ
比が低下してしまうので膜厚は１０ｎｍ以下、望ましく
は３ｎｍ以下とするべきである。また、膜厚が３ｎｍ以
下の場合は、各層の平坦性は重要となり、平坦性が悪い
と、非磁性膜で磁気的に分離されているはずの２つの強
磁性膜間に磁気的結合が生じてＭＲ比の劣化と感度の低
下が生ずる。従って、強磁性膜と非磁性膜との界面の凹
凸は０．５ｎｍ以下であることが望ましい。

【０１５２】非磁性絶縁膜１２０の膜厚としては、絶縁
性を確保するために、少なくとも０．３ｎｍ以上は必要
である。また、非磁性絶縁膜１２０の膜厚が厚くなりす
ぎるとトンネル電流が流れなくなるため、膜厚は３ｎｍ
以下にすることが望ましい。この場合においても、各層
の平坦性が重要で、平坦性が劣化すると、非磁性絶縁膜
１２０が破れて、トンネルリークが起こる。あるいは、
２つの強磁性膜（硬質磁性膜１１０および軟磁性膜１３
０）間に、磁気的結合が生じて、ＭＲ素子部１００のＭ
Ｒ比の劣化と感度の低下が生じる。従って、各強磁性膜
と非磁性絶縁膜との界面の凹凸は０．５ｎｍ以下、さら
に好ましくは０．３ｎｍ以下が良い。

【０１５３】本実施の形態において示されたＭＲ素子部
１００、１０１および１０２は、実施の形態１および２
と同様に、磁気抵抗効果素子として用いられても良い。

【０１５４】（実施の形態８）本発明の実施の形態８と
して、実施の形態１で示した磁気抵抗記憶素子１０００
の作製方法を示す。

【０１５５】図１を参照して、スパッタリングのターゲ
ットとしてＮｉ_0.68Ｃｏ_0.2Ｆｅ_{0.1 2}（軟質磁性膜１３
０用）、Ａｌ（非磁性絶縁膜１２０用）、Ａｌ₂Ｏ₃（非
磁性絶縁膜１２０用）、Ｃｏ_0.75Ｐｔ_0.25（硬質磁性膜
１１０用）を用い（組成は全て原子比）、多元スパッタ
装置により基板（図示せず）上に、図１に示されたよう
なサンドイッチタイプのＭＲ素子部１００を作製した。
ＭＲ素子部１００の基本構成は、ＮｉＣｏＦｅ（１５）
／Ａｌ₂Ｏ₃（１．５）／ＣｏＰｔ（１０）である（この
ような構成要素の説明において、カッコ内は厚さ（ｎ
ｍ）を表し、”／”は、各構成物質同士の組み合わせを
表す）。なお各膜厚はシャッターで制御した。

【０１５６】Ａｌ₂Ｏ₃（非磁性絶縁膜１２０）の製膜方
法としては、Ａｌを製膜したうえで酸化工程を経て作製
する方法（方法Ａ）と、Ａｌ₂Ｏ₃をそのままスパッタし
て作製する方法（方法Ｂ）とを行い、それぞれの非磁性
絶縁膜１２０について検討した。上記Ａｌの酸化工程と
しては、真空漕内での自然酸化によるもの、真空漕内で
の加温下での自然酸化によるもの、あるいは真空漕内で
のプラズマ中においての酸化によるものそれぞれについ
て行った。そして、何れの工程に対しても良好な非磁性
絶縁膜が得られた。

【０１５７】ＭＲ素子部１００の作製後、硬質磁性膜１
１０のＣｏＰｔを着磁し、ＭＲ素子部１００のＭＲ特性
を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ
比は上述の方法Ａおよび方法Ｂにおいて、それぞれ３０
％、１８％であった。ＭＲが生じる磁界幅はそれぞれ５
Ｏｅ、１０ Ｏｅであった。このときの接合面積は、
およそ０．２５平方マイクロメートルであった。このう
ち、ＭＲ比の高かった方法Ａを用いて、図１に示したよ
うな磁気抵抗記憶素子１０００を作製した。センス線お
よびビット線用の導電膜１４０および１５０にはＰｔま
たはＡｕを用い、ワード線用の導電膜１７０にはＡｌ、
ＡｕＣｒ、Ｔｉ／Ａｕ、Ｔａ／Ｐｔ、Ｃｒ／Ｃｕ／Ｐｔ
／ＴａまたはＴｉＷなどを用いた。ＭＲ素子部１００と
導電膜１７０との絶縁にはＣａＦ₂またはＳｉＯ₂を用
い、また、Ｓｉ₃Ｎ₄も用いられる。

【０１５８】上記のような方法で作製された磁気抵抗記
憶素子１０００の動作を以下のように確認した。

【０１５９】まず、図２４Ａに示すようなパルス電流５
３１を導電膜１７０（ワード線）に流して硬質磁性膜１
１０を一方向に磁化した。次に、やはり導電膜１７０
に、図２４Ｂ上側のグラフに示すようなパルス電流５３
２を流し、導電膜１４０および１５０（センス線および
ビット線）を通じて測定した記憶素子の電圧変化（ΔＲ
₅／Δｔ）をモニターした。電圧変化（ΔＲ₅／Δｔ）の
結果は、図２４Ｂの下側のグラフに示すように記憶情報
に応じたパルス５３３が検出され、非磁性膜に絶縁体を
用いた所望の磁気抵抗記憶素子１０００が実現できたこ
とが分かった。

【０１６０】（実施の形態９）本発明の実施の形態９と
して、実施の形態２で示した磁気抵抗記憶素子２０００
の作製方法を示す。

【０１６１】上述の実施の形態８と同様の方法で、図３
Ｂに示すような磁気抵抗記憶素子２０００を作製した。

【０１６２】ターゲットにＣｏ_0.9Ｆｅ_0.1（軟質磁性膜
１３０用）、Ａｌ（非磁性絶縁膜１２０用）、Ｎｉ_0.2
Ｆｅ_2.8Ｏ₄（強磁性膜１９０用）、ＩｒＭｎ（反強磁性
膜１８０としての磁化回転抑制層用）を用い、Ｃｏ_0.9
Ｆｅ_0.1（７）／Ａｌ₂Ｏ₃（１．８）／Ｎｉ_0.2Ｆｅ_2.8
Ｏ₄（１０）／ＩｒＭｎ（１５）の基本構成を持つＭＲ
素子部１０１を作製した。なお、Ａｌ₂Ｏ₃は、上述の方
法Ａの方法で作製した。

【０１６３】ＭＲ素子部１０１のＭＲ特性を室温、印加
磁界１００ Ｏｅで測定したところ、ＭＲ比はおよそ２
６％であった。このときの接合面積は、およそ０．７平
方マイクロメートルであった。

【０１６４】導電膜１４１および１５０にはＡｕを用
い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１
０１と導電膜１７０との絶縁にはＳｉＯ₂を用いてい
る。なお、本実施の形態では絶縁にＳｉＯ₂を用いた
が、ＣａＦ₂またはＡｌ₂Ｏ₃も用いられ得、あるいはＳ
ｉ₃Ｎ₄が用いられても良い。

【０１６５】上記のような方法で作製された磁気抵抗記
憶素子２０００の動作を以下のように確認した。

【０１６６】まず、図２５Ａに示すようなパルス電流５
４１を導電膜１７０に流して軟質磁性膜１３０を一方向
に磁化した。次に、やはり導電膜１７０に、図２５Ｂに
おける上側のグラフに示すようなパルス電流５４２を流
し、導電膜１４１および１５０を通じて測定した記憶素
子の電圧変化（ΔＶ₁）をモニターした。電圧変化（Δ
Ｖ₁）の結果は、図２５Ｂにおける下側のグラフに示す
ように、記憶情報に応じた電圧変化５４３として検出で
き、所望の磁気抵抗記憶素子２０００が実現できたこと
が分かった。

【０１６７】（実施の形態１０）本発明の実施の形態１
０として、実施の形態７で示したＭＲ素子部１００の作
製方法を示す。

【０１６８】上述の実施の形態８と同様の方法で、図２
３Ａに示すようなＭＲ素子部１００を作製した。

【０１６９】ターゲットにＣｏ_0.9Ｆｅ_0.1（界面磁性膜
２２０用）、Ｃｏ（界面磁性膜２２０および硬質磁性膜
１１０用）、Ａｌ（非磁性絶縁膜１２０用）、ＣｏＭｎ
Ｂ（非晶質磁性膜２１０）を用い、ＭＲ素子部１００と
して、ＣｏＭｎＢ（１）／Ｃｏ（１）／Ａｌ₂Ｏ₃（１．
５）／Ｃｏ（２）の構成を成すＭＲ素子部と、ＣｏＦｅ
Ｂ（１）／Ｃｏ_0.9Ｆｅ_0.1（１）／Ａｌ₂Ｏ₃（１．５）
／Ｃｏ（２）の構成を成すＭＲ素子部とを作製した。な
お、両者ともＡｌ₂Ｏ₃は、上述の方法Ａの方法で作製し
た。

【０１７０】ＭＲ素子部１００が設けられる基板（図示
せず）としては、表面を熱酸化処理したＳｉ基板、ある
いはＡｌ₂Ｏ₃・ＴｉＣなどを用いた。基板上に下地層と
してＴａやＣｕ、ＮｉＦｅ、Ｐｔなどの単層膜あるいは
積層膜を目的に応じて作製し、その上に上述のＭＲ素子
部１００を作製した。更に、上部のキャップ層としてＴ
ａやＣｕ、ＮｉＦｅ、Ｐｔなどの単層膜あるいは積層膜
を目的に応じて作製した。

【０１７１】作製されたＭＲ素子部１００のＭＲ特性を
室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比
はおよそ３２％および２９％であった。このときの接合
面積は、およそ０．２５平方マイクロメートルであっ
た。

【０１７２】更に、上記のように作製されたＭＲ素子部
１００を用いて、実施の形態１で示した磁気抵抗記憶素
子１０００を構成した。導電膜１４０および１５０には
ＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用
いた。ＭＲ素子部１００と導電膜１７０との絶縁にはＳ
ｉＯ₂を用いている。なお、本実施の形態では絶縁にＳ
ｉＯ₂を用いたが、ＣａＦ₂、Ａｌ₂Ｏ₃あるいはＳｉ₃Ｎ₄
を用いても良い。

【０１７３】上記のような方法で作製された磁気抵抗記
憶素子１０００の動作を、実施の形態８における図２４
に示した方法と同様の方法で確認した。その結果、上述
の２種類のそれぞれのＭＲ素子部１００を備えた磁気抵
抗記憶素子１０００は両者とも、図２４Ｂに示されるよ
うな記憶情報に応じたパルスが検出され、本発明の磁気
抵抗記憶素子１０００が実現できたことが分かった。

【０１７４】（実施の形態１１）本発明の実施の形態１
１として、実施の形態６で示した磁気抵抗記憶素子４０
００の作製方法を示す。

【０１７５】上述の実施の形態８と同様の方法で、図２
２Ａ〜図２２Ｄに示すような磁気抵抗記憶素子４０００
を作製した。ターゲットとして、軟質磁性膜１３２、１
３３および１３４用にＮｉ_0.68Ｃｏ_0.2Ｆｅ_0.12、非磁
性絶縁膜１２２、１２３および１２４用にＡｌ、また、
それぞれ保磁力の違う硬質磁性膜１１２、１１３および
１１４用にＣｏ_0.9Ｆｅ_0.1、ＣｏおよびＣｏ_0.5Ｆｅ_0.5
を用い、ＭＲ素子部２００を作製した。硬質磁性膜の保
磁力の大きさは、Ｃｏ_0.9Ｆｅ_0.1＞Ｃｏ＞Ｃｏ _0.5Ｆｅ
_0.5の順になっている。

【０１７６】作製したＭＲ素子部２００は、Ｎｉ_0.68Ｃ
ｏ_0.2Ｆｅ_0.12（１０）／Ａｌ₂Ｏ₃（１．５）／Ｃｏ_0.9
Ｆｅ_0.1（１５）／Ｃｕ（１５）／Ｎｉ_0.68Ｃｏ_0.2Ｆｅ
_{0.1 2}（１０）／Ａｌ₂Ｏ₃（１．５）／Ｃｏ（１５）／Ｃ
ｕ（１５）／Ｎｉ_0.68Ｃｏ_{0 .2}Ｆｅ_0.12（１０）／Ａｌ₂
Ｏ₃（１．５）／Ｃｏ_0.5Ｆｅ_0.5（１５）の構成で、３
接合アレイを形成している。なお、Ａｌ₂Ｏ₃は上述の方
法Ａの方法で作製した。ＭＲ素子部２００のＭＲ特性を
室温、印加磁界１００ Ｏｅで測定したところ、アレイ
としてのＭＲ比はおよそ２８％であった。このときの接
合面積は、およそ０．２５平方マイクロメートルであっ
た。

【０１７７】センス線およびビット線として用いられる
導電膜（実施の形態１の導電膜１４０および１５０と同
様の導電膜、図２２Ａ〜図２２Ｄにおいて図示せず）に
はＡｕを用い、ワード線として用いられる導電膜１７２
にはＡｕＣｒを用いた。ＭＲ素子部２００と導電膜１７
２との絶縁にはＳｉＯ₂を用いている。なお、本実施の
形態では絶縁にＳｉＯ₂を用いたが、ＣａＦ₂、Ａｌ₂Ｏ₃
あるいはＳｉ₃Ｎ₄を用いても良い。

【０１７８】上記のような方法で作製された磁気抵抗記
憶素子２０００の動作を以下のように確認した。

【０１７９】まず、図２６Ａに示すように、導電膜１７
２にパルス電流５５１を流して硬質磁性膜１１２、１１
３および１１４を一方向に磁化した。次に、図２６Ｂに
示すような立ち上がり方に傾斜の有るパルス電流５５２
によって、それぞれの硬質磁性膜１１２、１１３および
１１４の磁化方向を順番に反転させ、センス線およびビ
ット線を通じて電圧変化ΔＶ₂をモニターした。その結
果、記憶情報に応じた電圧変化５５３が検出され、磁気
抵抗記憶素子４０００に多値が記録・読み出しがなされ
たことが確認された。

【０１８０】本発明の磁気抵抗記憶素子４０００におい
ては、適当なバイアスを印加することによる多値記録を
行うことが出来る。また、定バイアス下における電圧変
化ΔＶ₂に応じて記録情報を検出することが出来る。

【０１８１】なお本実施例ではＭＲ素子部２００とし
て、Ｎｉ_0.68Ｃｏ_0.2Ｆｅ_0.12（１０）／Ａｌ₂Ｏ
₃（１．０）／Ｃｏ_0.9Ｆｅ_0.1（１５）／Ａｌ₂Ｏ
₃（１．５）／Ｎｉ _0.68Ｃｏ_0.2Ｆｅ_0.12（１０）／Ａｌ
₂Ｏ₃（１．０）／Ｃｏ（１５）／Ａｌ₂Ｏ₃（１．５）／
Ｎｉ_0.68Ｃｏ_0.2Ｆｅ_0.12（１０）／Ａｌ₂Ｏ₃（１．
０）／Ｃｏ_0.5Ｆｅ_0.5（１５）の構成でも、３接合アレ
イを形成して実証を行い、多値の記録・読み出しが可能
であることが確認された。

【０１８２】（実施の形態１２）本発明の実施の形態１
２として、実施の形態５で示したＭＲ素子部１００の作
製方法を示す。

【０１８３】上述の実施の形態６と同様の方法で、図２
３Ｂに示すようなＭＲ素子部１００を作製した。

【０１８４】ターゲットに交換結合型フェリ磁性膜にお
ける金属の強磁性膜２３０および２５０用としてＣｏ
_0.9Ｆｅ_0.1またはＮｉ_0.81Ｆｅ_0.19、金属の非磁性膜２
４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、
硬質磁性膜１１０用にＣｏ_0.9Ｆｅ_0.1を用いた。

【０１８５】ＭＲ素子部１００として、Ｃｏ_0.9Ｆｅ_0.1
（１．９）／Ｒｕ（０．７）／Ｃｏ _0.9Ｆｅ_0.1（２．
９）／Ａｌ₂Ｏ₃（１．２）／Ｃｏ_0.9Ｆｅ_0.1（２０）の
構成から成るＭＲ素子部と、Ｎｉ_0.81Ｆｅ_0.19（３）／
Ｒｕ（０．７）／Ｎｉ_0.81Ｆｅ _0.19（２）／Ａｌ₂Ｏ
₃（１．２）／Ｃｏ_0.9Ｆｅ_0.1（２０）の構成から成る
ＭＲ素子部とを作製した。なお、Ａｌ₂Ｏ₃は、上述の方
法Ａの方法で作製した。作製されたＭＲ素子部１００の
ＭＲ特性を室温、印加磁界１００ Ｏｅで測定したとこ
ろ、両者ともＭＲ比はおよそ２５％程度であった。この
ときの接合面積は、およそ０．０５平方マイクロメート
ルであった。

【０１８６】本実施の形態のＭＲ素子部１００は、Ｃｏ
_0.9Ｆｅ_0.1（４．８）／Ａｌ₂Ｏ₃（１．２）／Ｃｏ_0.9
Ｆｅ_0.1（２０）またはＮｉ_0.81Ｆｅ_0.19（５）／Ａｌ₂
Ｏ₃（１．２）／Ｃｏ_0.9Ｆｅ_0.1（２０）の基本構成を
持つようなＭＲ素子部に比べて、抗磁力が小さいことが
分かった。このことは、図２３Ｂの様な構造をとること
により、反磁界の影響が低減したことによるものであ
る。

【０１８７】更に、上記のように作製されたＭＲ素子部
１００を用いて、実施の形態１で示した磁気抵抗記憶素
子１０００を構成した。導電膜１４０および１５０には
ＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用
いた。ＭＲ素子部１００と導電膜１７０との絶縁にはＳ
ｉＯ₂を用いている。なお、本実施の形態では絶縁にＳ
ｉＯ₂を用いたが、ＣａＦ₂、Ａｌ₂Ｏ₃あるいはＳｉ₃Ｎ₄
を用いても良い。

【０１８８】上記のような方法で作製された磁気抵抗記
憶素子１０００の動作を、実施の形態８における図２４
Ａおよび図２４Ｂに示した方法と同様の方法で確認し
た。その結果、上述の２種類のそれぞれのＭＲ素子部１
００を備えた磁気抵抗記憶素子１０００は両者とも、図
２４Ｂに示されるような記憶情報に応じたパルスが検出
され、本発明の磁気抵抗記憶素子１０００が実現できた
ことが分かった。

【０１８９】（実施の形態１３）本発明の実施の形態１
３として、実施の形態２で示した磁気抵抗記憶素子２０
００の作製方法を示す。本実施の形態における磁気抵抗
記憶素子２０００は、実施の形態７の図２３Ｂで示した
軟質磁性膜１３０を備える。

【０１９０】上述の実施の形態６と同様の方法で、実施
の形態７の図２３Ｂで示した軟質磁性膜１３０を備えた
ＭＲ素子部１０１（図３）を作製した。

【０１９１】ターゲットに交換結合型フェリ磁性膜にお
ける金属の強磁性膜２３０および２５０用としてＣｏ
_0.9Ｆｅ_0.1またはＮｉ_0.81Ｆｅ_0.19、金属の非磁性膜２
４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、
強磁性膜１９０用にＣｏ_0.5Ｆｅ_0.5および反強磁性膜１
８０としての磁化回転抑制層用にＩｒＭｎを用いた。

【０１９２】ＭＲ素子部１０１として、Ｃｏ_0.9Ｆｅ_0.1
（１．９）／Ｒｕ（０．７）／Ｃｏ _0.9Ｆｅ_0.1（２．
９）／Ａｌ₂Ｏ₃（１．２）／Ｃｏ_0.5Ｆｅ_0.5（２０）／
ＩｒＭｎ（３０）の構成から成るＭＲ素子部と、Ｎｉ
_0.81Ｆｅ_0.19（３）／Ｒｕ（０．７）／Ｎｉ_0.81Ｆｅ
_0.19（２）／Ａｌ₂Ｏ₃（１．２）／Ｃｏ_0.5Ｆｅ_0.5（２
０）／ＩｒＭｎ（３０）の構成から成るＭＲ素子部とを
作製した。なお、Ａｌ₂Ｏ₃は、上述の方法Ａの方法で作
製した。

【０１９３】作製されたＭＲ素子部１０１のＭＲ特性を
室温、印加磁界１００ Ｏｅで測定したところ、両者と
もＭＲ比はおよそ３０％程度であった。このときの接合
面積は、およそ０．０５平方マイクロメートルであっ
た。

【０１９４】本実施例のＭＲ素子部１０１は、Ｃｏ_0.9
Ｆｅ_0.1（４．８）／Ａｌ₂Ｏ₃（１．２）／Ｃｏ_0.5Ｆｅ
_0.5（２０）／ＩｒＭｎ（３０）、Ｎｉ_0.81Ｆｅ
_0.19（５）／Ａｌ₂Ｏ₃（１．２）／Ｃｏ_0.5Ｆｅ_0.5（２
０）／ＩｒＭｎ（３０）の基本構成を持つようなＭＲ素
子部に比べて、抗磁力が小さいことが分かった。このこ
とは、図２３Ｂに示す軟質磁性膜１３０を含む構造をと
ることにより、反磁界の影響が低減したことによるもの
である。

【０１９５】更に、上記のように作製されたＭＲ素子部
１０１を用いて、実施の形態２で示した磁気抵抗記憶素
子２０００を構成した。導電膜１４１および１５０には
ＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用
いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳ
ｉＯ₂を用いている。なお、本実施の形態では絶縁にＳ
ｉＯ₂を用いたが、ＣａＦ₂、Ａｌ₂Ｏ₃あるいはＳｉ₃Ｎ₄
を用いても良い。

【０１９６】上記のような方法で作製された磁気抵抗記
憶素子２０００の動作を、実施の形態９における図２５
Ａおよび図２５Ｂに示した方法と同様の方法で確認し
た。

【０１９７】その結果、上述の２種類のそれぞれのＭＲ
素子部１０１を備えた磁気抵抗記憶素子２０００は両者
とも、図２５Ｂに示されるような記憶情報に応じた電圧
変化が検出され、本発明の磁気抵抗記憶素子２０００が
実現できたことが分かった。

【０１９８】なお、磁化回転抑制層としてＩｒＭｎを用
いたが、ＰｔＭｎ、ａ−Ｆｅ₂Ｏ₃、ＮｉＯを用いても良
い。また、磁化回転抑制層としてＹＦｅＯ₃あるいはＳ
ｍＦｅＯ₃などのペロブスカイト型酸化物を用いても良
い。

【０１９９】（実施の形態１４）本発明の実施の形態１
４として、実施の形態７の図２３Ｂで示した軟質磁性膜
１３０を備えた、実施の形態１で示した磁気抵抗記憶素
子１０００の作製方法を示す。

【０２００】上述の実施の形態８と同様の方法で、図２
３Ｂに示すような実施の形態７で示した軟質磁性膜１３
０を備えたＭＲ素子部１００を作製した。また、本実施
の形態においては、非磁性絶縁膜１２０の替わりに非磁
性導電膜１２１（図２１Ａ）を用いている。即ち、本実
施の形態における磁気抵抗記憶素子１０００は、ＧＭＲ
素子である。

【０２０１】ターゲットに、強磁性膜２３０および２５
０用としてＮｉ_0.68Ｃｏ_0.2Ｆｅ_{0.1 2}、非磁性導電膜１
２１用としてＣｕ、硬質強磁性膜１１０用としてＣｏ
_0.9Ｆｅ _0.1を用いた。

【０２０２】ＭＲ素子部１００として、Ｃｏ_0.9Ｆｅ_0.1
（２０）／Ｃｕ（３）／Ｎｉ_0.68Ｃｏ_0.2Ｆｅ
_0.12（２）／Ｒｕ（０．７）／Ｎｉ_0.68Ｃｏ_0.2Ｆｅ
_0.12（３）から成るＣＰＰ構造のＭＲ素子部を作製し
た。

【０２０３】作製されたＭＲ素子部１００のＭＲ特性を
室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比
はおよそ１６％であった。このときの接合面積は、およ
そ０．０５平方マイクロメートルであった。

【０２０４】更に、上記のように作製されたＭＲ素子部
１００を用いて、実施の形態１で示した磁気抵抗記憶素
子１０００を構成した。導電膜１４０および１５０には
ＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用
いた。ＭＲ素子部１００と導電膜１７０との絶縁にはＳ
ｉＯ₂を用いている。なお、本実施の形態では絶縁にＳ
ｉＯ₂を用いたが、ＣａＦ₂、Ａｌ₂Ｏ₃あるいはＳｉ₃Ｎ₄
を用いても良い。

【０２０５】上記のような方法で作製された磁気抵抗記
憶素子１０００の動作を、実施の形態８における図２４
Ａおよび図２４Ｂに示した方法と同様の方法で確認し
た。その結果、図２４Ｂに示されるような記憶情報に応
じたパルスが検出され、本発明の磁気抵抗記憶素子１０
００が実現できたことが分かった。

【０２０６】（実施の形態１５）本発明の実施の形態１
５として、実施の形態２の図３で示した磁気抵抗記憶素
子２０００の作製方法を示す。本実施の形態における磁
気抵抗記憶素子２０００は、実施の形態７の図２３Ｂで
示した軟質磁性膜１３０を備える。

【０２０７】上述の実施の形態８と同様の方法で、実施
の形態７の図２３Ｂで示した軟質磁性膜１３０を備えた
ＭＲ素子部１０１（図３）を作製した。また、本実施の
形態においては、非磁性絶縁膜１２０の替わりに非磁性
導電膜１２１（図２１Ａ）を用いている。即ち、本実施
の形態における磁気抵抗記憶素子２０００は、ＧＭＲ素
子である。

【０２０８】ターゲットに、強磁性膜２３０および２５
０用としてＮｉ_0.68Ｃｏ_0.2Ｆｅ_{0.1 2}、非磁性導電膜１
２１用としてＣｕ、強磁性膜１９０用としてＣｏ_0.9Ｆ
ｅ_0.1、反強磁性膜１８０としての磁化回転抑制層用と
してＰｔＭｎを用いた。

【０２０９】ＭＲ素子部１０１として、ＰｔＭｎ（３
０）／Ｃｏ_0.9Ｆｅ_0.1 （２０）／Ｃｕ（３）／Ｎｉ
_0.68Ｃｏ_0.2Ｆｅ_0.12（２）／Ｒｕ（０．７）／Ｎｉ
_0.68Ｃｏ_0.2Ｆｅ_0.12（３）から成るＣＰＰ構造のＭＲ
素子部を作製した。

【０２１０】作製されたＭＲ素子部１０１のＭＲ特性を
室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比
はおよそ１９％であった。このときの接合面積は、およ
そ０．０５平方マイクロメートルであった。

【０２１１】更に、上記のように作製されたＭＲ素子部
１０１を用いて、実施の形態２で示した磁気抵抗記憶素
子２０００を構成した。導電膜１４１および１５０には
ＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用
いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳ
ｉＯ₂を用いている。なお、本実施の形態では絶縁にＳ
ｉＯ₂を用いたが、ＣａＦ₂、Ａｌ₂Ｏ₃あるいはＳｉ₃Ｎ₄
を用いても良い。

【０２１２】上記のような方法で作製された磁気抵抗記
憶素子２０００の動作を、実施の形態９における図２５
Ａおよび図２５Ｂに示した方法と同様の方法で確認し
た。

【０２１３】その結果、上述の２種類のそれぞれのＭＲ
素子部１０１を備えた磁気抵抗記憶素子２０００は両者
とも、図２５Ｂに示されるような記憶情報に応じた電圧
変化が検出され、本発明の磁気抵抗記憶素子２０００が
実現できたことが分かった。

【０２１４】（実施の形態１６）図２７Ａ〜図２７Ｆ
に、本発明の実施の形態１６におけるＭＲＡＭデバイス
５０００を示す。図２７Ａ〜図２７Ｅは、ＭＲＡＭデバ
イス５０００およびその一部を示す斜視図である。図２
７Ｆは、ＭＲＡＭデバイス５０００の上面図である。実
施の形態１、２、５で示した磁気抵抗記憶素子１０００
および２０００と同一の構成要素については同一の参照
符号で表し、これらについての詳細な説明は省略する。

【０２１５】ＭＲＡＭデバイス５０００は、複数の磁気
抵抗記憶素子１０１０を、２５６×２５６の行列状に配
したＭＲＡＭデバイスである。なお、磁気抵抗記憶素子
１０１０は任意の数が配置され得る。

【０２１６】図２７Ｂに示すように、磁気抵抗記憶素子
１０１０は、実施の形態５の図５（ｂ）で示した磁気抵
抗記憶素子１０００または２０００の構成に、更にワー
ド線１７３を加えた構造となっている。ワード線１７０
および１７３は、好ましくは図２７Ｂに示すようにＭＲ
素子部１００（または１０１）の上下部に沿って配置さ
れるが、磁界がＭＲ素子部１００（または１０１）に効
果的に印加可能であれば、図２７Ｂに示される配置に限
定されるものではない。図２７Ｃ〜図２７Ｅは、ワード
線１７０および１７３の他の実施の形態を示している。
またこの場合に電極体１４０は実施の形態３および実施
の形態４にて示した構成にてＭＲ素子部１００（１０
１）と接触が図られている。

【０２１７】図２７Ｃは、ＭＲ素子部１００（または１
０１）に対して効率的に磁界印加が可能な様にワード線
１７０および１７３の配置を互いに一定角ずらして配置
したものを示している。また、図２７Ｄは、ワード線１
７０をセンス線１４０にて代用させたものを示してい
る。図２７Ｅは、ワード線１７０および１７３をＭＲ素
子部１００（１０１）の横側に配置したものを示してい
る。図２７Ｅは、両ワード線１７０および１７３に同方
向に電流を流して、発生する合成磁界と直交するセンス
線１４０（１４１）との合成磁界を用いてＭＲ素子部１
００（１０１）に記録を行うものである。

【０２１８】まず、磁気抵抗記憶素子１０１０が、磁気
抵抗記憶素子１０００の構成にワード線１７３を備えた
構成である場合について説明する。

【０２１９】この場合、作製された磁気抵抗記憶素子１
０１０が備えるＭＲ素子部１００は、実施の形態１０で
示したＮｉ_0.81Ｆｅ_0.19（３）／Ｒｕ（０．７）／Ｎｉ
_0.81Ｆｅ_0.19（２）／Ａｌ₂Ｏ₃（１．２）／Ｃｏ_0.9Ｆ
ｅ_0.1（２０）の構成から成っている。また、ＭＲ素子
部１００がＮｉ_0.81Ｆｅ_0.19（２）／Ｒｕ（０．７）／
Ｎｉ_0.81Ｆｅ_0.19（３）／Ａｌ₂Ｏ₃（１．２）／Ｃｏ
_0.9Ｆｅ_0.1（２０）の構成から成るものについても作製
した。

【０２２０】導電膜１４０および１５０にはＡｕ、Ｃｕ
あるいはＡｌを用い、導電膜１７０および１７３にはＣ
ｕを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁
にはＳｉＯ₂を用いている。なお、本実施の形態では絶
縁にＳｉＯ₂を用いたが、ＣａＦ₂、Ａｌ₂Ｏ₃あるいはＳ
ｉ₃Ｎ₄を用いても良い。

【０２２１】導電膜１４０および１５０（センス線およ
びビット線）、導電膜１７０および１７３（ワード線）
は、図２７Ａに示すように行列状に配置されている。ま
た、アドレス指定用のスイッチ部３０１および３１１
と、信号検出部３０２および３１２が、図２７Ｆに示す
ように配置されている。なお、図２７Ｆにおいて、説明
の簡便のため導電膜１７３は省略されている。スイッチ
部３０１および３１１により任意の導電膜１４０および
１５０、導電膜１７０および１７３が選択される。ま
た、信号検出部３０２および３１２によって、各導電膜
の電流値または電圧値が検出される。

【０２２２】ＭＲ素子部１００への記憶の書き込みにつ
いては、電流パルスを行要素と列要素の導電膜１７０お
よび１７３にそれぞれに流し、発生する合成の磁界によ
って、特定のＭＲ素子部１００に対してのみ磁化状態を
変化させることにより行われる。

【０２２３】ＭＲＡＭデバイス５０００の情報の書き込
みおよび読み出し動作は、基本的には実施の形態８の図
２４Ａおよび図２４Ｂに示される動作と同様である。任
意の記憶状態にあるＭＲＡＭデバイス５０００に対する
読み出し動作を以下のように確認した。

【０２２４】スイッチ部３０１および３１１により、特
定の導電膜１４０および１５０、導電膜１７０および１
７３が選択される。そして、選択された各導電膜に対応
するＭＲ素子１００の抵抗値をモニターしながら、軟質
磁性膜１３０（図１）を磁化反転させるための磁場を選
択されたＭＲ素子部１００に印加した。このとき、図２
４Ｂに示されるような記憶情報に応じたパルスが、信号
検出部３０２または３１２を通じて検出された。なお、
このとき、記憶状態は保存されていることから、読み出
し動作がＮＤＲＯ動作であることが確認された。これら
の結果により、本発明のＭＲＡＭデバイス５０００が実
現できたことが分かった。

【０２２５】次に、磁気抵抗記憶素子１０１０が、実施
の形態１３で示した磁気抵抗記憶素子２０００の構成に
ワード線１７３を備えた構成である場合について説明す
る。

【０２２６】この場合、作製された磁気抵抗記憶素子１
０１０が備えるＭＲ素子部１０１は、実施の形態１３で
示したＮｉ_0.81Ｆｅ_0.19（３）／Ｒｕ（０．７）／Ｎｉ
_0.81Ｆｅ_0.19（２）／Ａｌ₂Ｏ₃（１．２）／Ｃｏ_0.5Ｆ
ｅ_0.5（２０）／ＩｒＭｎ（３０）の構成から成ってい
る。また、ＭＲ素子部１０１がＮｉ_0.81Ｆｅ_0.19（２）
／Ｒｕ（０．７）／Ｎｉ_0.81Ｆｅ_0.19（３）／Ａｌ₂Ｏ₃
（１．２）／Ｃｏ_0.5Ｆｅ_0.5（２０）／ＩｒＭｎ（３
０）の構成から成るものについても作製した。

【０２２７】導電膜１４１および１５０にはＡｕおよび
Ｃｕを用い、導電膜１７０および１７３にはＡｕＣｒを
用いた。ＭＲ素子部１０１と導電膜１７０との絶縁には
ＳｉＯ₂を用いている。なお、本実施の形態では絶縁に
ＳｉＯ₂を用いたが、ＣａＦ₂、Ａｌ₂Ｏ₃あるいはＳｉ₃
Ｎ₄を用いても良い。

【０２２８】導電膜１４１および１５０（センス線およ
びビット線）、導電膜１７０および１７３（ワード線）
は、図２７Ａに示すように行列状に配置されている。
ＭＲ素子部１０１への記憶の書き込みについては、上記
と同様に電流パルスを行要素と列要素の導電膜１７０お
よび１７３にそれぞれに流し、発生する合成の磁界によ
って、特定のＭＲ素子部１０１に対してのみ磁化状態を
変化させることにより行われる。

【０２２９】この場合のＭＲＡＭデバイス５０００の情
報の書き込みおよび読み出し動作は、基本的には実施の
形態９の図２５Ａ〜図２５Ｂに示される動作と同様であ
る。任意の記憶状態にあるＭＲＡＭデバイス５０００に
対する読み出し動作を以下のように確認した。

【０２３０】スイッチ部３０１および３１１により、特
定の導電膜１４１および１５０、導電膜１７０および１
７３が選択される。そして、選択された各導電膜に対応
するＭＲ素子１００の抵抗値をモニターしながら、軟質
磁性膜１３０（図２３Ｂ）のみを磁化反転させるための
磁場を選択されたＭＲ素子部１０１に印加した。この場
合の軟質磁性膜１３０の磁化方向は、実効的に働く２つ
の強磁性膜２３０および２５０（図２３Ｂ）のもつ磁化
の差分の指す方向を意味している。モニターの結果、図
２５Ｂに示されるような記憶情報に応じた電圧変化が、
信号検出部３０２または３１２を通じて検出された。

【０２３１】これらの結果により、本発明のＭＲＡＭデ
バイス５０００が実現できたことが分かった。

【０２３２】この場合にも、実施の形態３および実施の
形態４にて示した構成にてＭＲ素子部１００（１０１）
と接触を図ることにより、２５６×２５６にて構成した
ＭＲＡＭデバイスの正常動作可能なチップのスループッ
トは６インチウェハー内で向上した。すなわち、被覆率
が５％以上から６０％以下の場合に、ＭＲ値や接合抵抗
ＲＡ値、両値のバイアス依存性まで含めた特性における
素子間のばらつき度合いが改善され、これらの特性を利
用して動作するＭＲＡＭデバイスの動作安定性が向上し
たことが確認された上で、本発明が効果的であることが
分かった。

【０２３３】（実施の形態１７）本発明の実施の形態１
７として、実施の形態７の図２３Ｃで示した軟質磁性膜
１３０を備えた実施の形態２で示した磁気抵抗記憶素子
２０００の作製方法を示す。

【０２３４】上述の実施の形態８と同様の方法で、実施
の形態７の図２３Ｃで示した軟質磁性膜１３０を備えた
ＭＲ素子部１０１を作製した。

【０２３５】ターゲットに交換結合型フェリ磁性膜にお
ける金属の強磁性膜２３０および２５０用としてＮｉ
_0.81Ｆｅ_0.19、金属の非磁性膜２４０用としてＲｕ、非
磁性絶縁膜１２０用としてＡｌ、もう一方の交換結合型
フェリ磁性膜における金属の強磁性膜２６０、２８０用
にＣｏ_0.7Ｆｅ_0.3および反強磁性膜１８０としての磁化
回転抑制層用にＰｔＭｎを用いた。

【０２３６】ＭＲ素子部１０１として、Ｎｉ_0.81Ｆｅ
_0.19 （３）／Ｒｕ（０．７）／Ｎｉ_{0 .81}Ｆｅ
_0.19（２）／Ａｌ₂Ｏ₃（１．２）／Ｃｏ_0.7Ｆｅ
_0.3（２）／Ｒｕ（０．７）／Ｃｏ_0.7Ｆｅ_0.3（２）／
ＰｔＭｎ（２０）の構成から成るＭＲ素子部を作製し
た。なお、Ａｌ₂Ｏ₃は、上述の方法Ａの方法で作製し
た。

【０２３７】ＭＲ素子部１０１のＭＲ特性を室温、印加
磁界１００ Ｏｅで測定したところ、ＭＲ比はおよそ３
６％であった。このときの接合面積は、およそ０．１平
方マイクロメートルであった。

【０２３８】本実施例のＭＲ素子部１０１は、Ｎｉ_0.81
Ｆｅ_0.19（５）／Ａｌ₂Ｏ₃（１．２）／Ｃｏ_0.7Ｆｅ_0.3
（２）／Ｒｕ（０．７）／Ｃｏ_0.7Ｆｅ_0.3（２）／Ｐｔ
Ｍｎ（２０）の基本構成を持つようなＭＲ素子部に比べ
て、抗磁力が小さいことが分かった。このことは、図２
３Ｃの様な構造をとることにより、反磁界の影響が低減
したことによるものである。

【０２３９】更に、上記のように作製されたＭＲ素子部
１０１を用いて、実施の形態２で示した磁気抵抗記憶素
子２０００を構成した。導電膜１４１および１５０には
ＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用
いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳ
ｉＯ₂を用いている。なお、本実施の形態では絶縁にＳ
ｉＯ₂を用いたが、ＣａＦ₂、Ａｌ₂Ｏ₃あるいはＳｉ₃Ｎ₄
を用いても良い。

【０２４０】上記のような方法で作製された磁気抵抗記
憶素子２０００の動作を、実施の形態７における図２５
Ａおよび図２５Ｂに示した方法と同様の方法で確認し
た。その結果、図２５Ｂに示されるような記憶情報に応
じた電圧変化が検出され、本発明の磁気抵抗記憶素子２
０００が実現できたことが分かった。

【０２４１】（実施の形態１８）本発明の実施の形態１
８として、実施の形態７の図２３Ｃで示した軟質磁性膜
１３０を備えた実施の形態２で示した磁気抵抗記憶素子
２０００の他の作製方法を示す。

【０２４２】上述の実施の形態８と同様の方法で、実施
の形態７の図２３Ｃで示した軟質磁性膜１３０を備えた
ＭＲ素子部１０１を作製した。

【０２４３】ターゲットに交換結合型フェリ磁性膜にお
ける金属の強磁性膜２３０および２５０用としてＮｉ
_0.81Ｆｅ_0.19、金属の非磁性膜２４０用としてＲｕ、非
磁性絶縁膜１２０用としてＡｌ、もう一方の交換結合型
フェリ磁性膜における金属の強磁性膜２６０、２８０用
にＣｏ_0.9Ｆｅ_0.1および反強磁性膜１８０としての磁化
回転抑制層用にＩｒＭｎを用いた。また、非磁性絶縁膜
１２０と強磁性膜２５０との間の界面に新たな強磁性層
（図示せず）を配したＭＲ素子部１０１も作製し、この
新たな強磁性層にはＣｏ_0.9Ｆｅ_0.1を用いた。

【０２４４】ＭＲ素子部１０１として、Ｎｉ_0.81Ｆｅ
_0.19（３）／Ｒｕ（０．７）／Ｎｉ_{0. 81}Ｆｅ_0.19（２）
／Ａｌ₂Ｏ₃（１．２）／Ｃｏ_0.9Ｆｅ_0.1（２）／Ｒｕ
（０．７）／Ｃｏ_0.9Ｆｅ_0.1（２）／ＩｒＭｎ（２０）
の構成から成るＭＲ素子部と、Ｎｉ_0.81Ｆｅ_0.19（３）
／Ｒｕ（０．７）／Ｎｉ_0.81Ｆｅ_0.19（２）／Ｃｏ_0.9
Ｆｅ_0.1（０．５）／Ａｌ₂Ｏ₃（１．２）／Ｃｏ_0.9Ｆｅ
_0.1（２）／Ｒｕ（０．７）／Ｃｏ_0.9Ｆｅ_0.1（２）／
ＩｒＭｎ（２０）の構成から成るＭＲ素子部とを作製し
た。なお、Ａｌ₂Ｏ₃は、上述の方法Ａの方法で作製し
た。

【０２４５】前者のＭＲ素子部１０１および新たな強磁
性層を配した後者のＭＲ素子部１０１のＭＲ特性を室
温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比は
それぞれ、前者は約３５％、後者は約３７％であった。
このときの接合面積は、両方のＭＲ素子部ともおよそ
０．１平方マイクロメートル程度であった。

【０２４６】さらに、両方のＭＲ素子部に対して熱処理
を加えたところ、約２８０度の熱処理に対して後者のＭ
Ｒ比は約４１％に上昇した。このことは、軟質磁性膜１
３０（自由層）に含まれるＣｏ_0.9Ｆｅ_0.1によって構成
された新たな強磁性層が、Ｎｉ_0.81Ｆｅ_0.19とＡｌ₂Ｏ₃
におけるＮｉとＡｌとの相互拡散を抑え、安定な界面が
実現されていることを示唆するものである。なお、この
Ｃｏ_0.9Ｆｅ_0.1層は１ｎｍ程度以下の膜厚で配するのが
望ましい。

【０２４７】更に、上記のように作製されたＭＲ素子部
１０１を用いて、実施の形態２で示した磁気抵抗記憶素
子２０００を構成した。導電膜１４１および１５０には
ＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用
いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳ
ｉＯ₂を用いている。なお、本実施の形態では絶縁にＳ
ｉＯ₂を用いたが、ＣａＦ₂、Ａｌ₂Ｏ₃あるいはＳｉ₃Ｎ₄
を用いても良い。

【０２４８】上記のような方法で作製された磁気抵抗記
憶素子２０００の動作を、実施の形態９における図２５
Ａおよび図２５Ｂに示した方法と同様の方法で確認し
た。その結果、図２５Ｂに示されるような記憶情報に応
じた電圧変化が検出され、本発明の磁気抵抗記憶素子２
０００が実現できたことが分かった。

【０２４９】（実施の形態１９）本発明の実施の形態１
９として、実施の形態１で示した磁気抵抗記憶素子１０
００の作製方法を示す。

【０２５０】上述の実施の形態８と同様の方法で、図１
に示すような磁気抵抗記憶素子１０００を作製した。

【０２５１】ターゲットにＮｉ_0.8Ｆｅ_0.2（軟質磁性膜
１３０用）、Ａｌ（非磁性絶縁膜１２０用）、ＮｉＭｎ
Ｓｂ（硬質磁性膜１１０用）を用い、サファイアｃ面基
板上に、Ｎｉ_0.8Ｆｅ_0.2（１５）／Ａｌ₂Ｏ₃（１．２）
／ＮｉＭｎＳｂ（５０）により構成されるＭＲ素子部１
００を作製した。なお、Ａｌ₂Ｏ₃は、上述の方法Ａの方
法で作製した。

【０２５２】ＭＲ素子部１００のＭＲ特性を室温、印加
磁界１００ Ｏｅで測定したところ、ＭＲ比は約４０％
であった。このときの接合面積は、約０．２５平方マイ
クロメートルであった。

【０２５３】なお、本実施の形態ではサファイア基板を
用いる例を示したが、酸化マグネシウム（１００）基板
を用いても良質なＮｉＭｎＳｂ膜を作製することができ
る。

【０２５４】更に、高い磁気分極率を示す材料として、
ＮｉＭｎＳｂを用いた例を示したが、ＰｔＭｎＳｂやＰ
ｄＭｎＳｂを用いた場合でも、ほぼ同様に高いＭＲ特性
を示し、良好な磁気抵抗素子を作製することができる。

【０２５５】更に、上記のように作製されたＭＲ素子部
１００を用いて、実施の形態１で示した磁気抵抗記憶素
子１０００をサファイアｃ面基板上に作製した。導電膜
１４０および１５０にはＡｕおよびＣｕを用い、導電膜
１７０にはＡｕＣｒを用いた。ＭＲ素子部１００と導電
膜１７０との絶縁にはＳｉＯ₂を用いている。なお、本
実施の形態では絶縁にＳｉＯ₂を用いたが、ＣａＦ₂、Ａ
ｌ₂Ｏ₃あるいはＳｉ₃Ｎ₄を用いても良い。

【０２５６】上記のような方法で作製された磁気抵抗記
憶素子１０００の動作を、実施の形態８における図２４
Ａおよび図２４Ｂに示した方法と同様の方法で確認し
た。その結果、図２４Ｂに示されるような記憶情報に応
じたパルスが検出され、本発明の磁気抵抗記憶素子１０
００が実現できたことが分かった。

【０２５７】（実施の形態２０）本発明の実施の形態２
０として、実施の形態１で示した磁気抵抗記憶素子１０
００の他の作製方法を示す。

【０２５８】上述の実施の形態８と同様の方法で、図１
に示すような磁気抵抗記憶素子１０００を作製した。

【０２５９】ターゲットにＮｉ_0.8Ｆｅ_0.2（軟質磁性膜
１３０用）、Ａｌ（非磁性絶縁膜１２０用）、ＰｔＭｎ
Ｓｂ（硬質磁性膜１１０用）を用いた。

【０２６０】サファイアｃ面基板上に、Ｎｉ_0.8Ｆｅ_0.2
（１５）／Ａｌ₂Ｏ₃（１．２）／ＰｔＭｎＳｂ（５０）
により構成されるＭＲ素子部１００を作製した。なお、
Ａｌ ₂Ｏ₃は、上述の方法Ａの方法で作製した。

【０２６１】まず、サファイアｃ面基板上に、製膜温度
がおよそ５００度の条件で、ＰｔＭｎＳｂをエピタキシ
ャル成長させた。サファイアｃ面基板との格子整合性よ
り、ＰｔＭｎＳｂは（１１１）面配向を示した。この
後、Ａｌ膜を堆積し、上述の方法Ａの方法でＡｌ₂Ｏ₃を
作製した。その上にＮｉ_0.8Ｆｅ_0.2を堆積して、Ｎｉ_0.
8Ｆｅ_0.2（１５）／Ａｌ₂Ｏ₃（１．２）／ＰｔＭｎＳｂ
（５０）により構成されるＭＲ素子部１００を作製し
た。

【０２６２】ＭＲ素子部１００のＭＲ特性を室温、印加
磁界１００ Ｏｅで測定したところ、ＭＲ比は約４０％
であった。このときの接合面積は、およそ０．２５平方
マイクロメートル程度であった。

【０２６３】なお、本実施の形態ではサファイア基板を
用いる例を示したが、酸化マグネシウム（１００）基板
を用いても良質なＰｔＭｎＳｂ膜を作製することができ
る。また、この場合、格子整合性より（１００）面に配
向したＰｔＭｎＳｂを作製できることが分かった。

【０２６４】本実施の形態では、高い磁気分極率を示す
材料として、ＰｔＭｎＳｂを用いる例を示したが、Ｎｉ
ＭｎＳｂやＰｄＭｎＳｂを用いた場合でも、ほぼ同様な
特性を示し、良好なＭＲ特性を示すＭＲ素子部１００を
作製できることが分かった。

【０２６５】更に、上記のように作製されたＭＲ素子部
１００を用いて、実施の形態１で示した磁気抵抗記憶素
子１０００をサファイアｃ面基板上に作製した。導電膜
１４０および１５０にはＡｕおよびＣｕを用い、導電膜
１７０にはＡｕＣｒを用いた。ＭＲ素子部１００と導電
膜１７０との絶縁にはＳｉＯ₂を用いている。なお、本
実施の形態では絶縁にＳｉＯ₂を用いたが、ＣａＦ₂、Ａ
ｌ₂Ｏ₃あるいはＳｉ₃Ｎ₄を用いても良い。

【０２６６】上記のような方法で作製された磁気抵抗記
憶素子１０００の動作を、実施の形態８における図２４
Ａおよび図２４Ｂに示した方法と同様の方法で確認し
た。その結果、図２４Ｂに示されるような記憶情報に応
じたパルスが検出され、本発明の磁気抵抗記憶素子１０
００が実現できたことが分かった。

【０２６７】（実施の形態２１）本発明の実施の形態２
１として、実施の形態２で示した磁気抵抗記憶素子２０
００の作製方法を示す。

【０２６８】上述の実施の形態８と同様の方法で、図３
に示すような磁気抵抗記憶素子２０００を作製した。

【０２６９】ターゲットに軟質磁性膜１３０用としてＮ
ｉ_0.8Ｆｅ_0.2、非磁性絶縁膜１２０用としてＡｌ、強磁
性膜１９０用にＰｔＭｎＳｂ、および反強磁性膜１８０
としての磁化回転抑制層用にα−Ｆｅ₂Ｏ₃を用いた。

【０２７０】作製においては、サファイアｃ面基板上に
α−Ｆｅ₂Ｏ₃を成長させ、Ｎｉ_0.8Ｆｅ_0.2（１５）／Ａ
ｌ₂Ｏ₃（１．２）／ＰｔＭｎＳｂ（２５）／α−Ｆｅ₂
Ｏ₃（４０）により構成されるＭＲ素子部１０１を作製
した。なお、Ａｌ₂Ｏ₃は、上述の方法Ａの方法で作製し
た。

【０２７１】ＭＲ素子部１０１のＭＲ特性を室温、印加
磁界１００ Ｏｅで測定したところ、ＭＲ比は約４０％
であった。このときの接合面積は、最小で約０．２５平
方マイクロメートルであった。

【０２７２】本実施の形態では、高い磁気分極率を示す
材料として、ＰｔＭｎＳｂを用いたが、ＮｉＭｎＳｂや
ＣｕＭｎＳｂもほぼ同様な特性を示し、良好なＭＲ特性
を示す磁気抵抗素子を作製することができる。

【０２７３】更に、上記のように作製されたＭＲ素子部
１０１を用いて、実施の形態２で示した磁気抵抗記憶素
子２０００をサファイアｃ面基板上に作製した。導電膜
１４１および１５０にはＡｕおよびＣｕを用い、導電膜
１７０にはＡｕＣｒを用いた。ＭＲ素子部１０１と導電
膜１７０との絶縁にはＳｉＯ₂を用いている。なお、本
実施の形態では絶縁にＳｉＯ₂を用いたが、ＣａＦ₂、Ａ
ｌ₂Ｏ₃あるいはＳｉ₃Ｎ₄を用いても良い。

【０２７４】上記のような方法で作製された磁気抵抗記
憶素子２０００の動作を、実施の形態９における図２５
Ａおよび図２５Ｂに示した方法と同様の方法で確認し
た。その結果、図２５Ｂに示されるような記憶情報に応
じた電圧変化が検出され、本発明の磁気抵抗記憶素子２
０００が実現できたことが分かった。

【０２７５】（実施の形態２２）本発明の実施の形態２
２として、実施の形態７の図２３Ｃで示した軟質磁性膜
１３０を備えた実施の形態２で示した磁気抵抗記憶素子
２０００の作製方法を示す。

【０２７６】上述の実施の形態８と同様の方法で、実施
の形態７の図２３Ｃで示した軟質磁性膜１３０を備えた
ＭＲ素子部１０１を作製した。

【０２７７】ターゲットに交換結合型フェリ磁性膜にお
ける金属の強磁性膜２３０および２５０用としてＮｉ
_0.81Ｆｅ_0.19、金属の非磁性膜２４０用としてＲｕ、非
磁性絶縁膜１２０用としてＡｌ、もう一方の交換結合型
フェリ磁性膜における金属の強磁性膜２６０、２８０用
にＣｏ_0.9Ｆｅ_0.1および反強磁性膜１８０としての磁化
回転抑制層用にＩｒＭｎを用いた。

【０２７８】ＭＲ素子部１０１として、Ｎｉ_0.81Ｆｅ
_0.19（３）／Ｒｕ（０．７）／Ｎｉ_{0. 81}Ｆｅ_0.19（２）
／Ａｌ₂Ｏ₃（１．２）／Ｃｏ_0.9Ｆｅ_0.1（２）／Ｒｕ
（０．７）／Ｃｏ_0.9Ｆｅ_0.1（２）／ＩｒＭｎ（２０）
の構成からなるＭＲ素子部を作製した。なお、Ａｌ₂Ｏ₃
は、上述の方法Ａの方法で作製した。

【０２７９】ＭＲ素子部１０１のＭＲ特性を室温、印加
磁界１００ Ｏｅで測定したところ、ＭＲ比は約３５％
であった。このときの接合面積は、およそ０．０５平方
マイクロメートルであった。

【０２８０】更に、上記のように作製されたＭＲ素子部
１０１を用いて、実施の形態２で示した磁気抵抗記憶素
子２０００を構成した。またこの場合に電極体１４１は
実施の形態３および実施の形態４にて示した構成にてＭ
Ｒ素子部１００（１０１）と接触が図られている。導電
膜１４１および１５０にはＣｕを用い、導電膜１７０に
もＣｕを用いた。ＭＲ素子部１０１と導電膜１７０との
絶縁にはＳｉＯ₂を用いている。なお、本実施の形態で
は絶縁にＳｉＯ₂を用いたが、ＣａＦ₂、Ａｌ₂Ｏ₃あるい
はＳｉ₃Ｎ₄を用いても良い。

【０２８１】上記のような方法で作製された磁気抵抗記
憶素子２０００の高速動作を確認するべく、ワード線で
ある導電膜１７０と、センス線として設定した導電膜１
５０とのそれぞれに、図２８における上部および中央に
示すグラフのような電流パルス５６１および５６２を流
して、ＭＲ素子部１０１の電圧変化ΔＶ₃をモニターし
た。その結果、図２８における下側に示すグラフのよう
な記憶情報に応じた電圧変化５６３が検出された。

【０２８２】本実施の形態では、一例として、センス線
への電流印加による磁界発生方向は磁化困難軸方向を向
いており、ワード線への電流印加による磁界発生方向は
磁化容易軸方向をそれぞれ向いている構成をとってい
る。つまり、ＭＲ素子部１０１は、センス線から発生す
る磁界の方向よりもワード線から発生する磁界の方向へ
磁化し易い構成となっている。

【０２８３】このとき、センス線とワード線とに印加し
たパルス電流のトリガータイミングを変化させること
で、出力電圧の差が現れることが分かった。印加電流パ
ルスの大きさは、ワード線への印加電流がセンス線への
印加電流よりも大きくなるようにした。センス線への印
加電流のパルス幅ｔ_sは最低０．１ｎｓ以上、ワード線
への印加電流のパルス幅ｔ_wは０．１ｎｓ以上、センス
線への印加電流のパルスに対するワード線への印加電流
のパルスのタイミング差ｔ_dは約０．１ｎｓ以上５０ｎ
ｓ以下の範囲にあることがそれぞれ好ましい。このよう
なトリガータイミングを変化させる操作を行うことで、
高いＭＲ比が確保され、高い出力電圧が得られることが
分かった。

【０２８４】また、このような出力特性は、磁化方向を
１８０度回転させる際に、磁化容易軸方向（あるいは磁
化困難軸方向）にのみに磁界印加を行うだけでなく、磁
化容易軸方向への磁界印加に先だって、磁界困難軸方向
に磁界を印加することが、高い出力電圧を得る上で効果
的であることを示している。この操作により、磁化容易
軸方向への磁化反転に対する磁気トルクがかかりやすく
なると考えられる。

【０２８５】本実施の形態の場合、センス線を用いて磁
界困難軸方向へ磁界を発生させ、ワード線を用いて磁界
容易軸方向へ磁界を発生させる構成を用いたが、逆の配
置で用いても良い。

【０２８６】また、ほぼ直交するセンス線とワード線の
共用による磁界印加では、図２０に示すようなアステロ
イド型の磁界曲線１４０１によりセンス線による磁界の
大きさＨ_Sとワード線による磁界の大きさＨ_Wとが決定さ
れる。従って、直交するセンス線とワード線（あるいは
直交する２本のワード線）を共用して磁界印加すること
は、記憶素子のアドレス選択のみでなく、磁界発生のた
めにセンス線およびワード線に流す電流値を低減させる
ことができる。

【０２８７】次に、図２９Ａに示すように、上記のよう
な磁気抵抗記憶素子２０００の複数個を５１２×５１２
の行列状に配置したＭＲＡＭデバイス６０００を構成し
た。なお、磁気抵抗記憶素子２０００は任意の数が配置
され得る。図２９Ｂに示すようにアドレス指定用のスイ
ッチ部４０１および４１１と、信号検出部４０２および
４１２とが配置される。スイッチ部４０１および４１１
により任意の導電膜１４１、１５０および１７０が選択
される。また、信号検出部４０２および４１２によっ
て、各導電膜の電流値または電圧値が検出される。

【０２８８】ワード線１７０は、好ましくは図２９Ｂに
示すようにＭＲ素子部１０１の上部に沿って配置される
が、磁界がＭＲ素子部１０１に効果的に印加可能であれ
ば、この配置に限定されるものではない。

【０２８９】導電膜１４１および１５０（ビット線およ
びセンス線）、導電膜１７０（ワード線）は、図２７Ａ
に示すように行列状に配置されている。また、アドレス
指定用のスイッチ部４０１および４１１と、信号検出部
４０２および４１２が、図２７Ｂに示すように配置され
ている。スイッチ部４０１および４１１により任意の導
電膜１４１、１５０および１７０が選択される。また、
信号検出部４０２および４１２によって、各導電膜の電
流値または電圧値が検出される。

【０２９０】ＭＲ素子部１０１への記憶の書き込みにつ
いては、電流パルスを行要素と列要素の導電膜１５０お
よび１７０にそれぞれに流し、発生する合成の磁界によ
って、特定のＭＲ素子部１０１に対してのみ磁化状態を
変化させることにより行われる。本実施の形態では、導
電膜１５０（センス線）を、実施の形態１６で示した導
電膜１７３（ワード線）の代わりとして用いている。

【０２９１】任意の記憶状態にあるＭＲＡＭデバイス６
０００に対する読み出し動作を以下のように確認した。

【０２９２】スイッチ部４０１および４１１により、特
定の導電膜１４１、１５０および１７０が選択される。
そして、選択された各導電膜に対応するＭＲ素子１０１
の抵抗値をモニターした。そして、実施の形態２で示し
た読み出し方法と同様に、モニターされた上記対応する
ＭＲ素子１０１の抵抗値と参照抵抗との差分値を差分回
路（図示せず、好ましくは信号検出部４０２および４１
２に内蔵される）を通じてモニターし、差分値に応じて
記憶状態を読み出すことができた。これらの結果によっ
て、本発明のＭＲＡＭデバイス６０００が実現できたこ
とが分かった。この場合にも、実施の形態３および実施
の形態４にて示した構成にてＭＲ素子部１００（１０
１）と接触することにより、５１２×５１２にて構成し
たＭＲＡＭデバイスの正常動作可能なチップのスループ
ットは６インチウェハー内で向上した。すなわち、被覆
率が５％以上から６０％以下の場合に、ＭＲ値や接合抵
抗ＲＡ値、両値のバイアス依存性まで含めた特性におけ
る素子間のばらつき度合いが改善され、これらの特性を
利用して動作するＭＲＡＭデバイスの動作安定性が向上
したことが確認された上で、本発明が効果的であること
が分かった。

【０２９３】（実施の形態２３）本発明の実施の形態２
３として、図３０Ａおよび図３０Ｂに、実施の形態２
（図３）で示したＭＲ素子部１０１を備えた、磁気抵抗
効果ヘッド７０００を示す。図３０Ａは磁気抵抗効果ヘ
ッド７０００の斜視図、図３０Ｂは磁気抵抗効果ヘッド
７０００の断面図である。磁気抵抗効果ヘッド７０００
のＭＲ素子部１０１は、実施の形態７（図２３Ｂ）で示
した軟質磁性膜１３０を備える。実施の形態２および５
で示した磁気抵抗記憶素子２０００と同一の構成要素に
ついては同一の参照符号で表し、これらについての詳細
な説明は省略する。

【０２９４】上述の実施の形態８と同様の方法で、ＭＲ
素子部１０１を作製した。

【０２９５】ターゲットに交換結合型フェリ磁性膜にお
ける金属の強磁性膜２３０および２５０用としてＣｏ
_0.9Ｆｅ_0.1またはＮｉ_0.81Ｆｅ_0.19、金属の非磁性膜２
４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、
強磁性膜１９０用にＣｏ_0.9Ｆｅ_0.1、および反強磁性膜
１８０としての磁化回転抑制層用にＩｒＭｎを用いた。

【０２９６】ＭＲ素子部１０１として、Ｎｉ_0.81Ｆｅ
_0.19（３）／Ｒｕ（０．７）／Ｎｉ_{0. 81}Ｆｅ_0.19（２）
／Ａｌ₂Ｏ₃（１．２）／Ｃｏ_0.9Ｆｅ_0.1（２０）／Ｉｒ
Ｍｎ（３０）、の構成から成るＭＲ素子部を作製した。
なお、Ａｌ₂Ｏ₃は上記の方法Ａの方法で作製した。

【０２９７】作製されたＭＲ素子部１０１のＭＲ特性を
室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比
は約３０％であった。このときの接合面積は、およそ
０．２５平方マイクロメートルであった。

【０２９８】このようなトンネル接合型のＭＲ素子部１
０１を磁気抵抗効果ヘッド７０００は備えている。

【０２９９】磁気抵抗効果ヘッド７０００は、Ａｌ₂Ｏ₃
・ＴｉＣを主成分とする焼結体から成るスライダ用の基
板６０１と、シールド層６０２および６０３と、ＮｉＦ
ｅ合金から成る記録磁極６０５および６０６と、Ｃｕか
ら成るコイル６０７と、Ａｌ ₂Ｏ₃から成る各構成要素間
のギャップ層６０８とを備える。シールド層６０２およ
び６０３の膜厚はそれぞれ１μｍである。また、記録磁
極６０５、６０６の膜厚はそれぞれ３μｍである。ギャ
ップ層６０８の膜厚は、シールド層６０２および６０３
とＭＲ素子部１０１との間で０．１μｍであり、記録磁
極６０５および６０６間では０．２μｍである。導電膜
１５０と記録磁極６０５の間隔は約４μｍである。コイ
ル６０７の膜厚は３μｍである。

【０３００】ＭＲ素子部１０１はシールド層６０２およ
び６０３の間に配置されており、ヘッド表面６０４に直
接露出しない構成となっている。

【０３０１】バイアス電流は導電膜１４１および１５０
を通じてＭＲ素子部１０１に印加される。軟質磁性膜１
３０および強磁性膜１９０は、互いの磁化方向が直交す
る方向にそれぞれ磁化方向が向くように設定されてお
り、再生信号に応じた磁化方向の変位を感度良く読みと
ることができた。

【０３０２】また、図３１Ａおよび図３１Ｂに示すよう
に、上記の磁気抵抗効果ヘッド７０００を備えた磁気デ
ィスク装置８０００を作製した。図３１Ａは、磁気ディ
スク装置８０００の上面図を、図３１Ｂは磁気ディスク
装置８０００の断面図を示している。

【０３０３】磁気記録媒体７０１はＣｏ−Ｎｉ−Ｐｔ−
Ｔａ系合金から成る。磁気抵抗効果ヘッド７０００は、
磁気ヘッド支持部７０２により支持され、磁気ヘッド駆
動部７０３により駆動される。磁気抵抗効果ヘッド７０
００のトラック幅は５μｍとした。上記のような構成を
磁気ディスク装置８０００は、図３１Ｂに示すように複
数個備える。

【０３０４】本発明の磁気抵抗効果ヘッド７０００は、
従来のＣＩＰＭＲ素子であるＧＭＲ型磁気抵抗効果ヘッ
ドよりも抵抗変化率が高い。従って、磁気抵抗効果ヘッ
ド７０００は再生出力が高く、再生用磁気ヘッドとして
大変有効である。作製した磁気ディスク装置８０００か
ら、磁気記録媒体７０１に記録された情報に応じた電圧
変化が良好に検出でき、本発明の磁気抵抗効果ヘッド７
０００が実現できたことが分かった。

【０３０５】なお、本発明の全ての実施の形態で示した
ＭＲ素子部１００、１０１、１０２および２００は、本
実施の形態と同様に、磁気抵抗効果ヘッドとして用いる
ことが出来る。これらすべての場合にも、実施の形態３
および実施の形態４にて示した構成にてＭＲ素子部１０
０（１０１、１０２、２００）と接触することにより、
デバイスの正常動作可能なチップのスループットは６イ
ンチウェハー内で向上することが確認された。すなわ
ち、被覆率が５％以上から６０％以下の場合に、ＭＲ値
や接合抵抗ＲＡ値、両値のバイアス依存性まで含めた磁
気抵抗特性における素子間のばらつき度合いが改善さ
れ、これらの特性を利用して動作するデバイスの動作安
定性が向上したことが確認された上で、本発明が効果的
であることが分かった。

【０３０６】

【発明の効果】以上のように本発明によれば、微細パタ
−ン化された磁気抵抗素子および磁気抵抗記憶素子およ
び磁気メモリにおけるＭＲ値、接合抵抗値等の磁気抵抗
特性のばらつきを抑制することができる。

【図面の簡単な説明】

【図１Ａ】本発明の実施の形態１における磁気抵抗記憶
素子の断面図である。

【図１Ｂ】本発明の実施の形態１における磁気抵抗記憶
素子の断面図である。

【図２Ａ】本発明の実施の形態１における磁気抵抗記憶
素子の動作原理を示す図である。

【図２Ｂ】本発明の実施の形態１における磁気抵抗記憶
素子の動作原理を示す図である。

【図３Ａ】本発明の実施の形態２における磁気抵抗記憶
素子の断面図である。

【図３Ｂ】本発明の実施の形態２における磁気抵抗記憶
素子の断面図である。

【図４Ａ】本発明の実施の形態２における磁気抵抗記憶
素子の動作原理を示す図である。

【図４Ｂ】本発明の実施の形態２における磁気抵抗記憶
素子の動作原理を示す図である。

【図４Ｃ】本発明の実施の形態２における磁気抵抗記憶
素子の動作原理を示す図である。

【図５Ａ】本発明の実施の形態３における素子の断面図
である。

【図５Ｂ】本発明の実施の形態３における素子の断面図
である。

【図５Ｃ】本発明の実施の形態３における素子の断面図
である。

【図５Ｄ】本発明の実施の形態３における素子の断面図
である。

【図５Ｅ】本発明の実施の形態３における素子の断面図
である。

【図６】本発明の実施の形態３における素子の上面図で
ある。

【図７Ａ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｂ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｃ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｄ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｅ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｆ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｇ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｈ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｉ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｊ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｋ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｌ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｍ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｎ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｏ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｐ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｑ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｒ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｓ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｔ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｕ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｖ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｗ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｘ】本発明の実施の形態３における素子形状を示
す上面図である。

【図７Ｙ】本発明の実施の形態３における素子形状にお
ける座標を示す図である。

【図８】本発明の実施の形態３における磁場変化に対す
る磁気抵抗変化率特性を示す図である。

【図９Ａ】本発明の実施の形態３における素子形状を示
す上面図である。

【図９Ｂ】本発明の実施の形態３における素子形状を示
す上面図である。

【図９Ｃ】本発明の実施の形態３における素子形状を示
す上面図である。

【図９Ｄ】本発明の実施の形態３における素子形状を示
す上面図である。

【図１０Ａ】本発明の実施の形態３における素子形状を
示す上面図である。

【図１０Ｂ】本発明の実施の形態３における素子形状を
示す上面図である。

【図１０Ｃ】本発明の実施の形態３における素子形状を
示す上面図である。

【図１１Ａ】本発明の実施の形態３における素子の断面
図である。

【図１１Ｂ】本発明の実施の形態３における素子の断面
図である。

【図１１Ｃ】本発明の実施の形態３における素子の断面
図である。

【図１１Ｄ】本発明の実施の形態３における素子の断面
図である。

【図１１Ｅ】本発明の実施の形態３における素子の上面
図である。

【図１２】本発明の実施の形態３における磁気抵抗素子
の評価結果を示す図である。

【図１３Ａ】本発明の実施の形態３における素子の断面
図である。

【図１３Ｂ】本発明の実施の形態３における素子の断面
図である。

【図１３Ｃ】本発明の実施の形態３における素子の断面
図である。

【図１４Ａ】本発明の実施の形態３における素子の断面
図である。

【図１４Ｂ】本発明の実施の形態４における素子の断面
図である。

【図１４Ｃ】本発明の実施の形態４における素子の断面
図である。

【図１５Ａ】本発明の実施の形態４における素子の断面
図である。

【図１５Ｂ】本発明の実施の形態４における素子の断面
図である。

【図１５Ｃ】本発明の実施の形態４における素子の断面
図である。

【図１５Ｄ】本発明の実施の形態４における素子の断面
図である。

【図１６Ａ】本発明の実施の形態４における素子の断面
図である。

【図１６Ｂ】本発明の実施の形態４における素子の断面
図である。

【図１６Ｃ】本発明の実施の形態４における素子の断面
図である。

【図１６Ｄ】本発明の実施の形態４における素子の断面
図である。

【図１６Ｅ】本発明の実施の形態４における素子の断面
図である。

【図１６Ｆ】本発明の実施の形態４における素子の断面
図である。

【図１６Ｇ】本発明の実施の形態４における素子の断面
図である。

【図１７Ａ】本発明の実施の形態４における素子の断面
図である。

【図１７Ｂ】本発明の実施の形態４における素子の断面
図である。

【図１７Ｃ】本発明の実施の形態４における素子の断面
図である。

【図１７Ｄ】本発明の実施の形態４における素子の断面
図である。

【図１７Ｅ】本発明の実施の形態４における素子の断面
図である。

【図１７Ｆ】本発明の実施の形態４における素子の断面
図である。

【図１８Ａ】本発明の実施の形態４における素子形状を
作製する工程図である。

【図１８Ｂ】本発明の実施の形態４における素子形状を
作製する工程図である。

【図１８Ｃ】本発明の実施の形態４における素子形状を
作製する工程図である。

【図１９Ａ】本発明の実施の形態５におけるＭＲＡＭデ
バイスを示す上面図である。

【図１９Ｂ】本発明の実施の形態５におけるＭＲＡＭデ
バイスの一部を示す斜視図である。

【図１９Ｃ】本発明の実施の形態５におけるＭＲＡＭデ
バイスの一部を示す断面図である。

【図２０】本発明の磁気抵抗記憶素子におけるアステロ
イド型の磁界曲線を示す図である。

【図２１Ａ】本発明の実施の形態５における磁気抵抗記
憶素子を示す断面図である。

【図２１Ｂ】本発明の実施の形態５におけるＭＲＡＭデ
バイスの一部を示す斜視図である。

【図２２Ａ】本発明の実施の形態６における磁気抵抗記
憶素子の断面図である。

【図２２Ｂ】本発明の実施の形態６における磁気抵抗記
憶素子の断面図である。

【図２２Ｃ】本発明の実施の形態６における磁気抵抗記
憶素子の断面図である。

【図２２Ｄ】本発明の実施の形態６における磁気抵抗記
憶素子の断面図である。

【図２３Ａ】本発明の実施の形態７におけるＭＲ素子部
を示す断面図である。

【図２３Ｂ】本発明の実施の形態７におけるＭＲ素子部
を示す断面図である。

【図２３Ｃ】本発明の実施の形態７におけるＭＲ素子部
を示す断面図である。

【図２３Ｄ】本発明の実施の形態７におけるＭＲ素子部
を示す断面図である。

【図２３Ｅ】本発明の実施の形態７における強磁性膜を
示す斜視図である。

【図２３Ｆ】本発明の実施の形態７における強磁性膜を
示す斜視図である。

【図２３Ｇ】本発明の実施の形態７における強磁性膜を
示す斜視図である。

【図２４Ａ】本発明の実施の形態８における磁気抵抗記
憶素子の動作を示す図である。

【図２４Ｂ】本発明の実施の形態８における磁気抵抗記
憶素子の動作を示す図である。

【図２５Ａ】本発明の実施の形態９における磁気抵抗記
憶素子の動作を示す図である。

【図２５Ｂ】本発明の実施の形態９における磁気抵抗記
憶素子の動作を示す図である。

【図２６Ａ】本発明の実施の形態１１における磁気抵抗
記憶素子の動作を示す図である。

【図２６Ｂ】本発明の実施の形態１１における磁気抵抗
記憶素子の動作を示す図である。

【図２７Ａ】本発明の実施の形態１６におけるＭＲＡＭ
デバイスを示す斜視図である。

【図２７Ｂ】本発明の実施の形態１６におけるＭＲＡＭ
デバイスの一部を示す斜視図である。

【図２７Ｃ】本発明の実施の形態１６の変形例における
ＭＲＡＭデバイスの一部を示す斜視図である。

【図２７Ｄ】本発明の実施の形態１６の変形例における
ＭＲＡＭデバイスの一部を示す斜視図である。

【図２７Ｅ】本発明の実施の形態１６の変形例における
ＭＲＡＭデバイスの一部を示す斜視図である。

【図２７Ｆ】本発明の実施の形態１６におけるＭＲＡＭ
デバイスを示す上面図である。

【図２８】本発明の実施の形態２２における磁気抵抗記
憶素子の動作を示す図である。

【図２９Ａ】本発明の実施の形態２２におけるＭＲＡＭ
デバイスを示す斜視図である。

【図２９Ｂ】本発明の実施の形態２２におけるＭＲＡＭ
デバイスを示す上面図である。

【図３０Ａ】本発明の実施の形態２３における磁気抵抗
効果ヘッドを示す斜視図である。

【図３０Ｂ】本発明の実施の形態２３における磁気抵抗
効果ヘッドを示す断面図である。

【図３１Ａ】本発明の実施の形態２３における磁気ディ
スク装置を示す上面図である。

【図３１Ｂ】本発明の実施の形態２３における磁気ディ
スク装置を示す断面図である。

【符号の説明】

１２０ 非磁性絶縁膜 １３０ 強磁性層 １５０ 導電膜 １６０ 層間絶縁体 １７０ 導電膜 ５００、１５００ 磁気抵抗素子 ８０１ 強磁性層 ８０２ 電気伝導体 １０００、１００１、１０１０、２０００、４０００
磁気抵抗記憶素子 ３０００、３００１、５０００、６０００ ＭＲＡＭデ
バイス

フロントページの続き (72)発明者 松川 望 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 出口 正洋 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F083 FZ10 JA36 JA37 PR04 PR05 PR22

Claims (25)

【特許請求の範囲】
1. 【請求項１】 非磁性層と、 前記非磁性層を挟み込むようにそれぞれ形成された第１
   強磁性層および第２強磁性層と、 前記第１強磁性層の前記非磁性層と反対側の表面におけ
   る略中央に接触するように形成された第１電気伝導体
   と、 前記第２強磁性層の前記非磁性層と反対側の表面に接触
   するように形成された第２電気伝導体と、 少なくとも前記第１強磁性層と前記非磁性層との側面を
   覆うように形成された絶縁体とを具備する磁気抵抗素子
   であって、 前記第１強磁性層および前記第２強磁性層の少なくとも
   一方は、前記第１強磁性層および前記第２強磁性層に平
   行な方向に沿って磁化されており、 前記第１強磁性層と前記第２強磁性層とのうちの一方は
   外部から印加される磁界に対して容易に磁化反転を起こ
   しやすく、他方は前記外部から印加される磁界に対して
   磁化反転を起こしにくくなっており、 前記磁気抵抗素子は、前記第１電気伝導体から前記第１
   強磁性層、前記非磁性層および前記第２強磁性層を通っ
   て前記第２電気伝導体へ電流が流れることによって動作
   するようになっており、 前記第１電気伝導体と前記第２電気伝導体とは、前記第
   １強磁性層、前記非磁性層および前記第２強磁性層を通
   って前記電流が流れることによって電気的接触を保つ以
   外は、前記絶縁体によって電気的に絶縁されており、 前記絶縁体は、前記第１強磁性層の前記表面における周
   縁を被覆するように形成されていることを特徴とする磁
   気抵抗素子。
2. 【請求項２】 前記絶縁体によって被覆される前記第１
   強磁性層の前記表面の面積の割合は、前記第１強磁性層
   の前記表面の全体の面積の５％以上６０％以下になって
   いる、請求項１記載の磁気抵抗素子。
3. 【請求項３】 前記第１強磁性層の前記表面における前
   記周縁を被覆するように形成された前記絶縁体の端部に
   は、前記第１強磁性層の前記表面に対して５度以上９０
   度未満の角度を有するスロープが形成されている、請求
   項１記載の磁気抵抗素子。
4. 【請求項４】 前記第１強磁性層の前記表面における前
   記周縁を被覆するように形成された前記絶縁体の端部
   は、前記第１強磁性層の前記表面に対して少なくとも１
   ｎｍ以上の厚みを有している、請求項１記載の磁気抵抗
   素子。
5. 【請求項５】 前記第１強磁性層の前記表面における前
   記周縁を被覆するように形成された前記絶縁体の端部に
   は、曲率半径５ｎｍ以上を有する曲面が形成されてい
   る、請求項１記載の磁気抵抗素子。
6. 【請求項６】 前記第１電気伝導体と接触する前記第１
   強磁性層の前記表面の面積の割合は、前記第１強磁性層
   の前記表面の全体の面積の４０％よりも大きく９５％よ
   りも小さくなっている、請求項１記載の磁気抵抗素子。
7. 【請求項７】 前記第１強磁性層の前記表面における前
   記周縁を被覆するように形成された前記絶縁体の端部に
   は、前記第１強磁性層の前記表面に対して９０度以上１
   ８０度未満の角度を有するスロープが形成されている、
   請求項１記載の磁気抵抗素子。
8. 【請求項８】 非磁性層と、 前記非磁性層を挟み込むようにそれぞれ形成された第１
   強磁性層および第２強磁性層と、 前記第１強磁性層の前記非磁性層と反対側の表面におけ
   る略中央に接触するように形成された第１電気伝導体
   と、 前記第２強磁性層の前記非磁性層と反対側の表面に接触
   するように形成された第２電気伝導体と、 少なくとも前記第１強磁性層と前記非磁性層との側面を
   覆うように形成された絶縁体とを具備する磁気抵抗記憶
   素子であって、 前記第１強磁性層および前記第２強磁性層の少なくとも
   一方は、前記第１強磁性層および前記第２強磁性層に平
   行な方向に沿って磁化されており、 前記第１強磁性層と前記第２強磁性層とのうちの一方は
   外部から印加される磁界に対して容易に磁化反転を起こ
   しやすく、他方は前記外部から印加される磁界に対して
   磁化反転を起こしにくくなっており、 前記磁気抵抗記憶素子は、前記第１電気伝導体から前記
   第１強磁性層、前記非磁性層および前記第２強磁性層を
   通って前記第２電気伝導体へ電流が流れることによって
   動作するようになっており、 前記磁気抵抗記憶素子は、前記第１強磁性層の磁化方向
   と前記第２強磁性層の磁化方向とが互いに平行あるいは
   非平行である少なくとも２つ以上の磁化安定状態を有す
   ることによって少なくとも２つ以上の記憶状態を有して
   おり、 前記第１電気伝導体と前記第２電気伝導体とは、前記第
   １強磁性層、前記非磁性層および前記第２強磁性層を通
   って前記電流が流れることによって電気的接触を保つ以
   外は、前記絶縁体によって電気的に絶縁されており、 前記絶縁体は、前記第１強磁性層の前記表面における周
   縁を被覆するように形成されていることを特徴とする磁
   気抵抗記憶素子。
9. 【請求項９】 前記絶縁体によって被覆される前記第１
   強磁性層の前記表面の面積の割合は、前記第１強磁性層
   の前記表面の全体の面積の５％以上６０％以下になって
   いる、請求項８記載の磁気抵抗記憶素子。
10. 【請求項１０】 前記第１強磁性層の前記表面における
    前記周縁を被覆するように形成された前記絶縁体の端部
    には、前記第１強磁性層の前記表面に対して５度以上９
    ０度未満の角度を有するスロープが形成されている、請
    求項８記載の磁気抵抗記憶素子。
11. 【請求項１１】 前記第１強磁性層の前記表面における
    前記周縁を被覆するように形成された前記絶縁体の端部
    は、前記第１強磁性層の前記表面に対して少なくとも１
    ｎｍ以上の厚みを有している、請求項８記載の磁気抵抗
    記憶素子。
12. 【請求項１２】 前記第１強磁性層の前記表面における
    前記周縁を被覆するように形成された前記絶縁体の端部
    には、曲率半径５ｎｍ以上を有する曲面が形成されてい
    る、請求項８記載の磁気抵抗記憶素子。
13. 【請求項１３】 前記第１電気伝導体と接触する前記第
    １強磁性層の前記表面の面積の割合は、前記第１強磁性
    層の前記表面の全体の面積の４０％よりも大きく９５％
    よりも小さくなっている、請求項８記載の磁気抵抗記憶
    素子。
14. 【請求項１４】 前記第１強磁性層の前記表面における
    前記周縁を被覆するように形成された前記絶縁体の端部
    には、前記第１強磁性層の前記表面に対して９０度以上
    １８０度未満の角度を有するスロープが形成されてい
    る、請求項８記載の磁気抵抗記憶素子。
15. 【請求項１５】 非磁性層と、 前記非磁性層を挟み込むようにそれぞれ形成された第１
    強磁性層および第２強磁性層と、 前記第１強磁性層の前記非磁性層と反対側の表面におけ
    る略中央に接触するように形成された第１電気伝導体
    と、 前記第２強磁性層の前記非磁性層と反対側の表面に接触
    するように形成された第２電気伝導体と、 少なくとも前記第１強磁性層と前記非磁性層との側面を
    覆うように形成された絶縁体と、 前記第１強磁性層のみの磁化、あるいは前記第１強磁性
    層と前記第２強磁性層との双方の磁化を反転させるため
    に設けられ、前記第１強磁性層、前記第２強磁性層、前
    記第１電気伝導体および前記第２電気伝導体と電気的に
    接触しない位置に配置された非磁性導電層とを具備する
    磁気メモリであって、 前記第１強磁性層および前記第２強磁性層の少なくとも
    一方は、前記第１強磁性層および前記第２強磁性層に平
    行な方向に沿って磁化されており、 前記第１強磁性層と前記第２強磁性層とのうちの一方は
    外部から印加される磁界に対して容易に磁化反転を起こ
    しやすく、他方は前記外部から印加される磁界に対して
    磁化反転を起こしにくくなっており、 前記磁気メモリは、前記第１電気伝導体から前記第１強
    磁性層、前記非磁性層および前記第２強磁性層を通って
    前記第２電気伝導体へ電流が流れることによって動作す
    るようになっており、 前記磁気メモリは、前記第１強磁性層の磁化方向と前記
    第２強磁性層の磁化方向とが互いに平行あるいは非平行
    である少なくとも２つ以上の磁化安定状態を有すること
    によって少なくとも２つ以上の記憶状態を有しており、 前記第１電気伝導体と前記第２電気伝導体とは、前記第
    １強磁性層、前記非磁性層および前記第２強磁性層を通
    って前記電流が流れることによって電気的接触を保つ以
    外は、前記絶縁体によって電気的に絶縁されており、 前記絶縁体は、前記第１強磁性層の前記表面における周
    縁を被覆するように形成されていることを特徴とする磁
    気メモリ。
16. 【請求項１６】 前記絶縁体によって被覆される前記第
    １強磁性層の前記表面の面積の割合は、前記第１強磁性
    層の前記表面の全体の面積の５％以上６０％以下になっ
    ている、請求項１５記載の磁気メモリ。
17. 【請求項１７】 前記第１強磁性層の前記表面における
    前記周縁を被覆するように形成された前記絶縁体の端部
    には、前記第１強磁性層の前記表面に対して５度以上９
    ０度未満の角度を有するスロープが形成されている、請
    求項１５記載の磁気メモリ。
18. 【請求項１８】 前記第１強磁性層の前記表面における
    前記周縁を被覆するように形成された前記絶縁体の端部
    は、前記第１強磁性層の前記表面に対して少なくとも１
    ｎｍ以上の厚みを有している、請求項１５記載の磁気メ
    モリ。
19. 【請求項１９】 前記第１強磁性層の前記表面における
    前記周縁を被覆するように形成された前記絶縁体の端部
    には、曲率半径５ｎｍ以上を有する曲面が形成されてい
    る、請求項１５記載の磁気メモリ。
20. 【請求項２０】 前記第１電気伝導体と接触する前記第
    １強磁性層の前記表面の面積の割合は、前記第１強磁性
    層の前記表面の全体の面積の４０％よりも大きく９５％
    よりも小さくなっている、請求項１５記載の磁気メモ
    リ。
21. 【請求項２１】 前記第１強磁性層の前記表面における
    前記周縁を被覆するように形成された前記絶縁体の端部
    には、前記第１強磁性層の前記表面に対して９０度以上
    １８０度未満の角度を有するスロープが形成されてい
    る、請求項１５記載の磁気メモリ。
22. 【請求項２２】 非磁性層と、 前記非磁性層を挟み込むようにそれぞれ形成された第１
    強磁性層および第２強磁性層と、 前記第１強磁性層の前記非磁性層と反対側の表面におけ
    る略中央に接触するように形成された第１電気伝導体
    と、 前記第２強磁性層の前記非磁性層と反対側の表面に接触
    するように形成された第２電気伝導体と、 少なくとも前記第１強磁性層と前記非磁性層との側面を
    覆うように形成された絶縁体とを具備する磁気抵抗素子
    であって、 前記第１強磁性層および前記第２強磁性層の少なくとも
    一方は、前記第１強磁性層および前記第２強磁性層に平
    行な方向に沿って磁化されており、 前記第１強磁性層と前記第２強磁性層とのうちの一方は
    外部から印加される磁界に対して容易に磁化反転を起こ
    しやすく、他方は前記外部から印加される磁界に対して
    磁化反転を起こしにくくなっており、 前記磁気抵抗素子は、前記第１電気伝導体から前記第１
    強磁性層、前記非磁性層および前記第２強磁性層を通っ
    て前記第２電気伝導体へ電流が流れることによって動作
    するようになっており、 前記第１電気伝導体と前記第２電気伝導体とは、前記第
    １強磁性層、前記非磁性層および前記第２強磁性層を通
    って前記電流が流れることによって電気的接触を保つ以
    外は、前記絶縁体によって電気的に絶縁されており、 少なくとも１×１０⁵アンペア／ｃｍ²以上の電流が前記
    第１電気伝導体から前記第１強磁性層、前記非磁性層お
    よび前記第２強磁性層を通って前記第２電気伝導体へ流
    れることによって前記磁気抵抗素子が動作するように、
    前記第１強磁性層の前記表面における周縁を前記絶縁体
    が被覆していることを特徴とする磁気抵抗素子。
23. 【請求項２３】 非磁性層と、 前記非磁性層を挟み込むようにそれぞれ形成された第１
    強磁性層および第２強磁性層と、 前記第１強磁性層の前記非磁性層と反対側の表面におけ
    る略中央に接触するように形成された第１電気伝導体
    と、 前記第２強磁性層の前記非磁性層と反対側の表面に接触
    するように形成された第２電気伝導体と、 少なくとも前記第１強磁性層と前記非磁性層との側面を
    覆うように形成された絶縁体と、 前記第１強磁性層のみの磁化、あるいは前記第１強磁性
    層と前記第２強磁性層との双方の磁化を反転させるため
    に設けられ、前記第１強磁性層、前記第２強磁性層、前
    記第１電気伝導体および前記第２電気伝導体と電気的に
    接触しない位置に配置された非磁性導電層とを具備する
    磁気抵抗記憶素子であって、 前記第１強磁性層および前記第２強磁性層の少なくとも
    一方は、前記第１強磁性層および前記第２強磁性層に平
    行な方向に沿って磁化されており、 前記第１強磁性層と前記第２強磁性層とのうちの一方は
    外部から印加される磁界に対して容易に磁化反転を起こ
    しやすく、他方は前記外部から印加される磁界に対して
    磁化反転を起こしにくくなっており、 前記磁気抵抗記憶素子は、前記第１強磁性層の磁化方向
    と前記第２強磁性層の磁化方向とが互いに平行あるいは
    非平行である少なくとも２つ以上の磁化安定状態を有す
    ることによって少なくとも２つ以上の記憶状態を有して
    おり、 前記第１電気伝導体と前記第２電気伝導体とは、前記第
    １強磁性層、前記非磁性層および前記第２強磁性層を通
    って前記電流が流れることによって電気的接触を保つ以
    外は、前記絶縁体によって電気的に絶縁されており、 前記磁気抵抗記憶素子は、前記第１電気伝導体から前記
    第１強磁性層、前記非磁性層および前記第２強磁性層を
    通って前記第２電気伝導体へ第１電流を流して磁気抵抗
    変化を検出することによって記憶状態を読み出し、前記
    非磁性導電層に第２電流を流すことによって発生する磁
    界によって記憶状態を書き込み、またあるいは、前記非
    磁性導電層に第２電流を流し、それと同期して、前記第
    １伝導体または前記第２伝導体に第３電流を流して発生
    する合成磁界により、記憶状態を書き込み、 少なくとも１×１０⁵アンペア／ｃｍ²以上の前記第１電
    流が前記第１電気伝導体から前記第１強磁性層、前記非
    磁性層および前記第２強磁性層を通って前記第２電気伝
    導体へ流れることによって前記記憶状態を読み出すよう
    に、前記第１強磁性層の前記表面における周縁を前記絶
    縁体が被覆していることを特徴とする磁気抵抗記憶素
    子。
24. 【請求項２４】 非磁性層と、 前記非磁性層を挟み込むようにそれぞれ形成された第１
    強磁性層および第２強磁性層と、 前記第１強磁性層の前記非磁性層と反対側の表面におけ
    る略中央に接触するように形成された第１電気伝導体
    と、 前記第２強磁性層の前記非磁性層と反対側の表面に接触
    するように形成された第２電気伝導体と、 少なくとも前記第１強磁性層と前記非磁性層との側面を
    覆うように形成された絶縁体と、 前記第１強磁性層のみの磁化、あるいは前記第１強磁性
    層と前記第２強磁性層との双方の磁化を反転させるため
    に設けられ、前記第１強磁性層、前記第２強磁性層、前
    記第１電気伝導体および前記第２電気伝導体と電気的に
    接触しない位置に配置された非磁性導電層とを具備する
    磁気抵抗記憶素子であって、 前記第１強磁性層および前記第２強磁性層の少なくとも
    一方は、前記第１強磁性層および前記第２強磁性層に平
    行な方向に沿って磁化されており、 前記第１強磁性層と前記第２強磁性層とのうちの一方は
    外部から印加される磁界に対して容易に磁化反転を起こ
    しやすく、他方は前記外部から印加される磁界に対して
    磁化反転を起こしにくくなっており、 前記磁気抵抗記憶素子は、前記第１強磁性層の磁化方向
    と前記第２強磁性層の磁化方向とが互いに平行あるいは
    非平行である少なくとも２つ以上の磁化安定状態を有す
    ることによって少なくとも２つ以上の記憶状態を有して
    おり、 前記第１電気伝導体と前記第２電気伝導体とは、前記第
    １強磁性層、前記非磁性層および前記第２強磁性層を通
    って前記電流が流れることによって電気的接触を保つ以
    外は、前記絶縁体によって電気的に絶縁されており、 前記磁気抵抗記憶素子は、前記第１電気伝導体から前記
    第１強磁性層、前記非磁性層および前記第２強磁性層を
    通って前記第２電気伝導体へ第１電流を流して磁気抵抗
    変化を検出することによって記憶状態を読み出し、前記
    非磁性導電層に第２電流を流すことによって発生する磁
    界によって記憶状態を書き込み、またあるいは、前記非
    磁性導電層に第２電流を流し、それと同期して、前記第
    １伝導体または前記第２伝導体に第３電流を流して発生
    する合成磁界により、記憶状態を書き込むようになって
    おり、いる磁気抵抗記憶素子が２次元状あるいは３次元
    状に整列配置された記憶素子アレイと、 前記記憶素子アレイに記憶された情報を選択的に読み出
    すために、前記第１電気伝導体または第２電気伝導体に
    接続された第１トランジスタと、 前記磁気抵抗記憶素子の磁気抵抗変化を出力するビット
    線に接続された感度増幅器と、 前記記憶素子アレイに記憶させる情報を選択的に書き込
    むために、前記非磁性導電体に接続された第２トランジ
    スタと、 前記非磁性導電体に接続された電流源とを具備すること
    を特徴とする磁気メモリ。
25. 【請求項２５】 少なくとも１×１０⁵アンペア／ｃｍ²
    以上の前記第１電流が前記第１電気伝導体から前記第１
    強磁性層、前記非磁性層および前記第２強磁性層を通っ
    て前記第２電気伝導体へ流れることによって前記記憶状
    態を読み出すように、前記第１強磁性層の前記表面にお
    ける周縁を前記絶縁体が被覆している、請求項２４記載
    の磁気メモリ。