KR19980071773A - 액티브매트릭스형 액정표시장치 - Google Patents

액티브매트릭스형 액정표시장치 Download PDF

Info

Publication number
KR19980071773A
KR19980071773A KR1019980006305A KR19980006305A KR19980071773A KR 19980071773 A KR19980071773 A KR 19980071773A KR 1019980006305 A KR1019980006305 A KR 1019980006305A KR 19980006305 A KR19980006305 A KR 19980006305A KR 19980071773 A KR19980071773 A KR 19980071773A
Authority
KR
South Korea
Prior art keywords
lower electrode
electrode
storage capacitor
thin film
liquid crystal
Prior art date
Application number
KR1019980006305A
Other languages
English (en)
Other versions
KR100278814B1 (ko
Inventor
가요 야마모토
야스유키 하나자와
Original Assignee
니시무로 다이조
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 다이조, 가부시키가이샤 도시바 filed Critical 니시무로 다이조
Publication of KR19980071773A publication Critical patent/KR19980071773A/ko
Application granted granted Critical
Publication of KR100278814B1 publication Critical patent/KR100278814B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 유리 등의 기판상에 형성된 폴리실리콘막 등의 반도체층에 형성된 스위치 소자로서의 박막트랜지스터와, 상기 박막트랜지스터에 접속된 화소전극에 병렬로 접속된 보조용량소자를 사용하여 구성된 액티브 매트릭스형 액정표시장치에 관한 것으로서, 폴리실리콘 박막의 결정 결함의 감소를 위한 수소화의 공정을 신속하게 효율적으로 실시할 수 있고 MOS형 보조용량소자의 응답 속도를 향상시키며, 또한 보조용량소자의 하부 전극의 결합을 감소시킬 수 있고 이에 의해 보조용량소자의 신뢰성이 증가하고, 표시품위가 높은 화면이 얻어지는 액티브 매트릭스형 액정표시장치의 제공을 목적으로 하는 것이며, MOS형 보조용량소자의 하부 전극을 형성하는 폴리 실리콘 박막(33a,33b)의 결정 결함의 감소를 위해, 그 하부 전극의 주변부가 상부 전극(15b) 보다 바깥쪽으로 뻗어 나오도록 하고, 상부 전극(15b)의 중앙부에 접촉구를 형성하여 수소가 상기 주변부 접촉구로부터 동시에 폴리실리콘박막으로 확산됨으로써 수소화를 신속, 평균화하여 실현하도록 구성되는 것을 특징으로 한다.

Description

액티브 매트릭스형 액정표시장치
본 발명은 유리 등의 기판상에 형성된 폴리실리콘막 등의 반도체층에 형성된 스위칭 소자로서의 박막 트랜지스터와, 상기 박막 트랜지스터에 접속된 화소전극에 병렬로 접속된 보조용량소자를 사용하여 구성된 액티브 매트릭스형 액정표시장치에 관한 것이다.
최근, 박막트랜지스터를 스위칭소자로 한 액티브 매트릭스형 액정표시장치의 개발이 진행되고 있다. 그 중에서도, 이동도가 큰 폴리실리콘막을 사용하여 박막트랜지스터(이하, p-Si TFT로 기재)를 형성한 액티브 매트릭스 기판이 주목받고 있고 구동회로도 기판 상에 일체화하는 시도가 이루어지고 있다.
이 때, p-Si TFT에서는 통상, 소스 및 드레인 전극을 폴리실리콘막 상에 형성된 게이트 전극을 사용하여 자기 정합적으로 폴리실리콘막에 불순물 주입을 실시함으로써 형성하기 위해, 게이트 전극을 활성층에 대해서 기판과 반대로 형성하는 탑게이트 플레이너형 TFT가 사용된다.
여기에서, p-Si TFT의 스위칭 특성을 좌우하는 결정 결함이 적은 폴리실리콘막을 형성하는 것은 매우 어렵고, 폴리실리콘막을 형성한 후에 결정 결함을 감소시키기 위해 통상, 수소화 처리라고 불리는 처리를 실시하고 있다.
수소화 처리라는 것은 수소를 확산함으로써 폴리실리콘막 중의 결정 결함(댕글링 본드)(Dangling Bond)을 수소로 종단화시켜 결정결함을 메우고, 폴리실리콘막 중의 결정결함을 감소시키기 위해 실시하는 것이다. 수소화 처리에 의해 결정결함을 감소시킨 후에는 약 400℃ 이상의 고온 공정을 실시하면 확산된 수소가 폴리실리콘막으로부터 이탈하므로, 공정 온도를 400℃ 이상으로 올릴 수 없는 등의 제약을 받고 통상은 장치 완성 후에 수소화 처리를 실시하고 있다.
그런데, 액티브 매트릭스형 액정표시장치는 각 화소의 신호전압을 액정용량으로 기록하여 표시하게 한 것이지만, 이 때 액정을 낀 대향전극간의 용량이 작으면, p-Si TFT의 리크 전류나 기생용량이 문제가 되거나 액정용량의 시간 변화에 의해 화소전극전위가 변동하고 표시품질을 저하시킨다. 그래서, 종래부터 액정용량에 병렬로 접속되는 보조용량소자를 형성하여 전체의 용량을 크게 하는 수법이 취해지고 있다.
이 보조용량소자 형성의 한 방법으로서 일본 특개평7-20494에 시사되어 있는 방법이 알려져 있다.
이 공지 방법으로 형성되는 액티브 매트릭스 기판에 끼워 넣어져 있는 보조용량소자는 반도체층으로 이루어진 하부 전극과 절연막과 상부 전극이 차례로 적층된 MOS형 구조로 이루어져 있다. 이 때, 하부 전극에서는 그 일부에만 불순물이 도입되어 접촉 영역이 형성되고, 이 영역과 화소전극이 전기적으로 접속된다.
그러나, 상기 방법과 같이 보조용량소자를 MOS형 구조로 형성한 경우에는, 실효적인 채널길이가 문제가 된다. 즉, 실효적인 패널 길이가 길면 보조용량소자의 하부 전극의 저항이 커지고 응답 속도가 늦어진다. 그리고, 화소 트랜지스터의 입력 기간 중에 MOS형 보조용량소자가 올바르게 ON상태가 되지 않으면, 원하는 용량이 얻어지지 않고, 액티브 매트릭스형 액정표시장치로서의 표시특성의 악화를 발생시킨다.
또한, 산화막 및 층간절연막을 형성한 후에 수소화 처리를 실시하는 경우, 수소는 하부 전극이 되는 폴리실리콘막의 단부분에는 빨리 도입되지만, 상부 전극으로 덮힌 중앙부분까지 도달하는 데에는 긴 시간이 걸리고, 그 때문에 폴리실리콘막 전체에 수소가 도입될 때까지 긴 시간이 걸리게 된다. 그 결과, 작업 처리량이 나빠지고 제조비용이 높아진다.
또한, 수소화 처리 시간을 짧게 하면, 특히 하부 전극을 구성하는 폴리실리콘막의 수소가 확산되지 않는 중앙부에 많은 결함을 포함한 상태가 되고, 보조용량소자가 올바르게 기능하지 않고 표시품질이 저하되는 문제가 발생한다.
이것을 방지하기 위해 하부 전극을 상부전극의 폭보다도 넓게 형성하고, 상부 전극으로 피복되지 않은 하부 전극의 영역에 불순물을 도입하여 보조용량소자로서의 트랜지스터의 실효적인 채널 길이를 짧게 하는 것도 시사되어 있다. 그러나, 이 방법에 의해서도 하부 전극에 수소를 확산시키는 시간을 단축할 수 없다.
또한, 이 구조에서는 하부 전극과 상부 전극의 형성시에 패턴 어긋남이 일어난 경우, 보조용량의 크기가 변화하여 원하는 보조용량이 얻어지지 않고, 쇼트(shot) 얼룩이 생겨 면내의 균일성을 악화시킨다. 이 패턴 어긋남을 고려하여, 하부 전극을 인접화소측에도 상부 전극보다 폭넓게 형성하는 것도 생각할 수 있지만, 이 경우에, 인접 화소전극과 하부 전극이 근접하게 되어, 용량 결합에 의한 인접화소의 영향이 문제가 되고 그 영향을 받지 않도록 하기 위해서는 일정한 간격을 두고 화소전극을 배치하지 않으면 안되며, 또한 개구율의 저하를 초래한다.
또한, 반대로 하부 전극에 대해서 상부 전극의 폭을 좁게 하여 하부 전극에 대한 수소 확산을 앞당기는 것도 생각할 수 있지만, 이 경우에는 상부 전극의 면적 감소에 의한 용량 저하를 초래하고 역시 표시 품질을 저하시키는 원인이 된다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 개구율을 저하시키지 않고 MOS형 보조용량소자의 특성을 향상시키며, 제조비용을 저렴하게 할 수 있도록 구성된 액티브 매트릭스형 액정표시장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제 1 실시예를 도시하는 한 화소 부분의 개략 평면도,
도 2는 도 1의 2-2선을 따른 단면도,
도 3은 도 1의 보조용량소자 부분의 확대도,
도 4는 도 1 내지 도 3의 실시예의 제조공정을 설명하는 공정도,
도 5는 도 1 내지 도 3의 실시예의 제조공정을 설명하는 공정도,
도 6은 도 1 내지 도 3의 실시예의 제조공정을 설명하는 공정도,
도 7은 도 1 내지 도 3의 실시예의 제조공정을 설명하는 공정도,
도 8은 도 1 내지 도 3의 실시예의 제조공정을 설명하는 공정도,
도 9는 도 1 내지 도 3의 실시예의 제조공정을 설명하는 공정도,
도 10은 도 1 내지 도 3의 실시예의 제조공정을 설명하는 공정도,
도 11은 도 1 내지 도 3의 실시예의 제조공정을 설명하는 공정도,
도 12는 도 1 내지 도 3의 실시예의 제조공정을 설명하는 공정도,
도 13은 본 발명의 제 2 실시예를 도시하는 한 화소부분의 개략 평면도,
도 14는 본 발명의 제 3 실시예를 도시하는 한 화소부분의 개략 평면도,
도 15는 본 발명의 제 4 실시예를 도시하는 한 화소부분의 개략 평면도 및
도 16은 도 1 또는 도 3의 실시예의 변형예를 도시하는 단면도이다.
*도면의 주요 부분에 대한 부호의 설명
10: 박막 트랜지스터 11,41: 절연 기판
14: 게이트 절연막 15b: 상부 전극
33a,33b: 하부 전극 33b: 불순물 주입영역
35: 접촉구
본 발명의 액티브 매트릭스형 액정표시장치는 동일한 기판상에 복수의 신호선과 복수의 주사선을 각각 교차하도록 형성하고, 그 교차한 각 부분에 형성된 스위칭 소자로서의 박막 트랜지스터, 상기 박막트랜지스터와 전기적으로 접속하여 형성된 화소전극, 상기 화소전극의 각각에 대응하여 설치된 보조용량소자를 구비한 제 1 기판과, 대향전극을 형성한 제 2 기판, 및 상기 제 1, 제 2 기판 사이에 유지된 액정조성물로 이루어진 액티브 매트릭스형 액정표시장치에 있어서, 상기 보조용량소자, 상기 박막트랜지스터를 구성하는 반도체층을 사용하여 형성된 하부 전극, 상기 하부 전극상에 형성된 절연막, 및 상기 절연막 상에 형성된 상부 전극으로 구성되어 있고, 상기 하부 전극의 주위에는 상기 상부 전극의 단 가장자리 보다 바깥쪽으로 뻗어나온 오프셋부가 형성됨과 동시에, 상기 상부 전극에는 상기 하부 전극과 겹쳐지는 부분의 내부를 향해 소정 면적의 절개부가 형성되어 대응하는 하부 전극 표면이 상기 절연막을 통하여 노출되고, 상기 하부 전극을 구성하는 반도체층에는 상기 오프셋부 및 절개부로부터 상기 절연막을 통하여 확산되는 수소에 의해 수소화 처리가 실시되는 것을 특징으로 하여 구성되어 있다.
상기 구성에 의해 하부 전극의 주위에 상부 전극의 단 가장자리에서 바깥쪽으로 늘어난 오프셋부 및 상부 전극의 상기 하부 전극과 겹쳐지는 부분의 내부를 향해 소정 면적의 절개부가 형성되어 있으므로, 이들 부분에 대응하는 하부 전극 표면이 상기 절연막을 통하여 노출되고 하부 전극을 구성하는 반도체층 전체에는 상기 오프셋부 및 절개부로부터 상기 절연막을 통하여 확산되는 수소에 의해 모든 곳에 빠르게 수소화 처리가 이루어진다.
이 때문에, 개구율을 희생하지 않고 MOS형 보조용량소자로서의 트랜지스터의 실효적인 패널 길이를 짧게 할 수 있고 응답 속도가 향상되므로, MOS형 보조용량소자의 응답 속도가 늦어짐에 의한 보조용량의 저하, 그에 따른 표시 불량을 방지할 수 있다.
또한, 하부 전극과 상부 전극의 맞춤 어긋남이 발생하고 보조용량의 크기가 변화되지 않는 구조로 할 수 있으므로, 원하는 보조용량을 올바르게 얻을 수 있고, 표시화면을 균일하게 유지할 수 있다.
또한, 수소화 처리에 관해서도 상부 전극의 절개부 또는 접촉구로부터 하부 전극의 단부까지의 거리를 평균하여 짧게 할 수 있으므로, 단시간으로 수소를 상부 전극 바로 아래의 하부 전극으로 가로로 넓게 확산시킬 수 있고 하부 전극 막중의 결함을 감소시킬 수 있다. 그 결과, 보조용량소자의 신뢰성이 향상되고 표시품위의 향상이 가능해진다.
또한, 본 발명의 액티브 매트릭스형 액정표시장치는 동일한 기판상에 복수의 신호선과 복수의 주사선을 각각 교차하도록 형성하고, 그 교차한 각 부분에 형성한 스위칭 소자로서의 박막트랜지스터, 상기 박막트랜지스터와 전지적으로 접속하여 형성한 화소전극, 상기 화소전극을 각각에 대응하여 설치한 보조용량소자를 구비한 제 1 기판, 대향전극을 형성한 제 2 기판, 및 상기 제 1, 제 2 기판 사이에 유지된 액정조성물로 이루어진 액티브 매트릭스형 액정표시장치에 있어서, 상기 보조용량소자는 상기 박막트랜지스터를 구성하는 반도체층을 사용하여 형성된 하부 전극, 상기 하부전극상에 형성된 절연막, 및 상기 절연막 상에 형성된 상부 전극으로 구성되어 있고, 상기 하부전극의 주위에는 상기 상부 전극의 단 가장자리보다 바깥쪽으로 늘어난 오프셋부가 형성됨과 동시에, 상기 상부 전극에는 상기 하부 전극과 겹쳐지는 부분의 일부에 소정 면적의 접촉구가 형성되어 대응하는 하부 전극 표면이 상기 절연막을 통하여 이 접촉구내에 노출되고, 상기 하부 전극을 구성하는 반도체층에는 상기 오프셋부 및 접촉구로부터 상기 절연막을 통하여 확산되는 수소에 의해 수소화 처리가 이루어진 것을 특징으로 하여 구성된다.
상기 구성에 의해 하부 전극의 주위에 상부 전극의 단 가장자리보다 바깥쪽으로 늘어난 오프셋부 및 상부 전극의 상기 하부 전극과 겹쳐지는 부분의 일부에 소정 면적의 접촉구가 형성되어 있으므로, 이 부분에 대응하는 하부 전극표면이 상기 절연막을 통하여 노출되고 하부 전극을 구성하는 반도체층 전체에는 상기 오프셋부 및 접촉구로부터 상기 절연막을 통하여 확산되는 수소에 의해 모든 곳에 빠르게 수소화 처리가 이루어져, 상기와 같은 여러종류의 이점이 얻어진다.
이하, 본 발명의 제 1 실시형태에 대해서 도면을 참조하여 설명한다.
도 1은 1화소만큼의 액정표시소자의 한 예를 도시하는 개략 평면도, 도 2는 도 1의 2-2선을 따른 단면도를 도시한다.
도 1에서, 2개의 주사선(15A,15B)와 2개의 신호선(22A,22B)이 서로 교차하여 형성된다. 주사선(15B)과 신호선(22A)의 교점에는 박막트랜지스터(10)가 화소의 트랜지스터로서 형성된다.
상기 박막트랜지스터(10)는 주사선(15B)의 신호선(22A) 가까이에 신호선(22A)과 평행으로 돌출하는 형상의 게이트 전극(15a)의 아래에 형성된다. 도 2에 도시한 바와 같이, 유리 기판(11) 상에 형성된 활성층(13) 상에는 게이트 산화막(15g)을 통하여 게이트 전극(15a)이 형성된다. 활성층(13)의 양측에는 드레인 전극(13a)과 소스 전극(13b)이 유리 기판(11) 상에 형성되고, 박막트랜지스터(10)가 구성된다.
드레인 전극(13a)은 접촉구에 형성된 접속전극(21a)을 통하여 신호선(22A)에 접속되고 소스전극(13b)은 접촉구에 형성된 접속전극(21b)을 통하여 화소전극(19)에 접속된다. 이 화소전극(19)은, 박막트랜지스터(10) 및 후술하는 보조용량소자(30)의 부분을 제외하고 주사선(15A,15B)과 신호선(22A,22B)에 의해 둘러싸인 개구부의 대부분을 차지하여 형성된다.
보조용량소자(30)는 주사선(15A,15B)과 신호선(22A,22B)에 의해 둘러싸인 직사각형 형상의 개구부의, 상기 박막 트랜지스터(10)에 대해서 대각선의 위치에 형성된다. 일반적으로 화소전극(19)은 N도전형이고, 한편 보조용량소자(30)는 P형이므로 만약 이 양자를 직사각형 형상의 개구부의 대각선의 한쪽 모퉁이에 근접하여 형성하면 N형과 P형을 분리하는 데에 일정한 여백을 필요로 하고 그만큼 개구율을 저하시키는 원인이 되지만, 이와 같이 대각선의 위치에 형성되기 때문에 이와 같은 단점이 발생하는 것은 아니다.
이 보조용량소자(30)는 기판(11) 상에 형성된 박막트랜지스터(10)와 동일한 폴리실리콘으로 형성된 직사각형의 반도체층으로 이루어진 하부 전극(33a), 상기 하부 전극(33a) 상에 형성된 게이트 절연막(14), 및 상기 게이트 절연막(14) 상에 형성된 직사각형 금속의 상부 전극(15b)으로 구성된다. 이와 같이 하여 MOS 구조의 보조용량소자(30)가 형성된다.
상부 전극(15b) 상에는 층간 절연막(18)이 형성되고, 그만큼 중앙부에는 하부 전극(33a)에 이르는 접촉구(35)가 형성된다. 이 접촉구(35)를 사용하여 후술하는 방법으로 불순물이 하부 전극(33a)에 주입되고 불순물의 고농도 영역(33b)이 하부 전극(33a)의 거의 중앙부에 형성된다.
이 불순물의 고농도 영역(33b)은 상기 접촉구(35)보다 작은 직경의 접촉구(37)를 통하여 접속 금속(21c)에 접속되고, 이 접속금속(21c)의 일부는 화소전극(19)의 단부에 접속된다.
이하, 도 4 내지 도 12를 참조하여 도 1 내지 도 3에 도시된 구성을 갖는 액티브 매트릭스형 액정표시장치의 한 실시예의 제조방법을 설명한다.
첫번째로, 유리절연기판(11) 상에 박막트랜지스터(10) 및 보조용량소자(30)를 형성하기 위한 반도체층을 형성하기 위해, 플라즈마 CVD(chemical vapor deposition)법에 의해 도 4에 도시한 바와 같이 유리 기판(11) 상에 두께 30㎚에서 100㎚의 a-Si(비결정성 실리콘)막(3)을 성막한다.
다음에 엑시머 레이저 어닐법 또는 로내 가열에 의한 어닐법에 의해 상기 a-Si막(3)을 다결정화하여 반도체층인 폴리실리콘막을 형성하고, 그 후 상기 폴리실리콘막을 포토에칭(photo etching)하여 도 2에서의 트랜지스터의 활성층(13)과 드레인 전극(13a)과 소스전극(13b)으로 이루어진 섬 영역(13A), 및 보조용량소자의 하부 전극(33a)으로 이루어진 섬 영역(13B)을 도 5에 도시한 바와 같이 형성한다.
도 5의 공정에서는 또한 예를 들어 SiOx로 이루어진 게이트 절연막(14)을 두께 50㎚에서 500㎚정도, 플라즈마 CVD법으로 기판(11) 전체에 피막한다.
다음에, 예를 들어 금속재료인 Ta, Ti, Cr, Al, Mo, W, Cu 등의 단체 또는 이 적층막 또는 이 합금을 두께 100㎚에서 500㎚ 정도, 스퍼터링법에 의해 막을 형성한 후, 도 6에 도시한 바와 같이 소정의 형상으로 포토에칭함으로써 주사선(15B)과 이 주사선(15B)의 일부인 게이트 전극(15a)과 보조용량소자(30)의 상부 전극(15b)을 형성한다. 도 6에서는 도 1에서의 절단선 2-2의 관계에서 게이트 전극(15a)과 보조용량소자(30)의 상부 전극(15b)이 도시되어 있다. 이 때 상부 전극(15b)은 하부 전극(33a)이 이루는 섬 영역(13B)과 상부 전극(15b)이 겹쳐지는 영역의 거의 중앙에 접촉구(35)를 갖는 형상이 되도록 가공한다.
여기에서, 이 접촉구(35)의 상세한 형상에 대해서 도 3을 사용하여 본 실시예의 구체적인 형상을 설명한다. 우선, 접촉구(35)의 크기는 한 변의 길이(L0)가 8㎛의 정방형으로 했다. 이 크기는 후술하는 제 2 접촉구(37)보다도 맞춤정밀도를 고려하여 크게 형성할 필요가 있고, L0 = 5∼15㎛ 정도로 하는 것이 바람직하다.
다음에, 접촉구(35)의 가장자리로부터 상부 전극(15b) 바로 아래의 하부 전극(33a)으로의 수평 거리를 도시한 L1,L2에 대해서 L1=8㎛, L2=9㎛가 되도록 형성했다. 이 거리(L1,L2)는 보조용량소자(30)에 원하는 보조용량선을 형성하기 위해, 어느 정도의 크기가 필요하다. 그런데, L1,L2는 MOS형 보조용량소자(30)의 실효적인 패널길이가 되므로, 작게 할수록 보조용량소자(30)의 응답 속도를 빠르게 할 수 있고, 표시특성을 향상시킬 수 있다. 또한, 후공정에서의 결정 결함을 제거하기 위한 수소화처리에 관해서도, L1,L2가 작은 쪽이 수소화 처리에 필요한 시간을 단축할 수 있고, 제조비용을 저렴하게 할 수 있다. 이러한 것등을 고려하면, L1 및 L2는 20㎛ 이하로 하는 것이 바람직하다.
다음에 도 6에서 게이트 전극(15a)을 마스크로 하여 이온도핑법에 의해 불순물(예를 들어, 인)을 산화막(14)을 통하여 섬 영역(13A)에 주입하고, 박막 트랜지스터(10)의 드레인 전극(13a)과 소스전극(13b)을 형성한다. 이 때, 화소부(20), 보조용량소자(30)의 하부 전극(33a)이 이루는 섬 영역(13b)에는 불순물이 주입되지 않도록 레지스트(4)로 피복해 둔다.
다음에, 도 7에 도시한 바와 같이 박막트랜지스터(10), 화소부(20)에는 불순물이 주입되지 않도록 레지스트(5)로 피복한 후, 접촉구(35)를 통하여 보조용량소자(30)의 하부 전극(33a) 형성용 섬영역(13B)의 중앙부에 이온도핑법에 의해 불순물(예를 들어 붕소)을 주입한다. 이 때, 보조용량소자(30)의 이온 주입은 상부 전극(15b)을 마스크로 하여 주입하므로, 보조용량소자(30)의 거의 중앙에 형성된 불순물이 주입된 영역(33b)의 둘레에 불순물이 주입되지 않은 영역(33a)이 형성된다.
다음에, 레지스트(5)를 제거한 후, 도 8에 도시한 바와 같이 예를 들어 SiOx로 이루어진 층간 절연막(18)을 두께 100㎚에서 800㎚ 정도 플라즈마 CVD법으로 기판(11) 전체에 피막 후, 예를 들어 수소 대기 중에 전체를 놓고, 층간 절연막(18) 및 산화막(14)을 통하여 350℃에서 수소화 처리를 하여, 게이트 전극(15a)의 바로 아래에 형성된 활성층(13) 및 보조용량소자(30)의 하부 전극(15b)의 바로 아래에 형성된 하부 전극의 불순물이 주입되어 있지 않은 영역(33a)의 결함을 감소시킨다.
이 때, 하부 전극(33a)으로 도입되는 수소는 상부 전극(15b)의 주위의 단으로부터 뿐만 아니라, 접촉구(35)의 단으로부터도 가로로 확산되어 도입되므로 바깥쪽으로부터도 안쪽으로부터도 확산이 진행되어 수소화 처리에 필요한 시간을 대폭 단축할 수 있었다.
다음에, 예를 들어 ITO막을 스퍼터링법에 의해 두께 10㎚에서 200㎚ 성막하고, 포토 에칭에 의해 소정의 형상으로 가공하여 도 9에 도시한 바와 같이 화소 전극(19)을 형성한다.
계속하여 도 10에 도시한 바와 같이 레지스트 마스크(6)를 사용하여 층간 절연막(18)과 게이트 절연막(14)을 동시에 포토 에칭하고 박막 트랜지스터(10)의 드레인 전극(13a)과 소스 전극(13b)에 이르는 접촉구(36a,36b)를 형성함과 동시에, 보조용량소자(30)의 하부 전극(33a)의 불순물 도우프(Dope) 영역(33b)에 이르는 제 2 접촉구(37)를 형성한다.
이 때, 제 2 접촉구(37)는 보조용량소자(30)의 상부전극(15b)에 형성된 접촉구(35)(도 9참조)와 중심을 동일하게 하고, 맞춤 정밀도 만큼 작은 형상이 되도록 형성하는 것이 좋다. 본 실시예에서는 4㎛각의 정방형으로 한, 이 제 2 접촉구(37)의 크기는 최소 가공 크기 정도로 하면 좋고, 구체적으로는 3∼6㎛정도가 바람직하다.
다음에, 레지스트 마스크(6)를 제거하고 예를 들어 금속재료인 Ta, Ti, Cr, Al, Mo, W, Cu 등의 단체 또는 이 적층막또는 이 합금을 두께 100㎚에서 800㎚정도, 스퍼터링법으로 전체에 성막하고 도시하지 않는 다른 마스크를 사용하여 포토 에칭에 의해 도 1에 도시한 바와 같은 신호선(22)을 형성함과 동시에, 도 11에 도시한 바와 같이 박막 트랜지스터(10)의 드레인 전극(13a)과 신호선(22A)의 접속, 소스전극(13b)과 화소전극(19)의 접속, 및 화소전극(19)과 보조용량소자(30)의 하부전극(33b)과 접속하기 위한 접촉구(36a)를 설치한 접속전극(21a), 접촉구(36b)를 설치한 접속 전극(21b), 접촉구(37)를 설치한 접속 전극(15c)을 형성한다.
그 후, 도 12에 도시한 바와 같이 예를 들어 SiNx로 이루어진 패시베이션(passivation)막(23)을 플라즈마 CVD로 성막하고 화소 전극(19)에 윗 부분을 제외하고 소정의 형상으로 가공한다. 마지막으로 폴리이미드(polyimide)로 이루어진 배향막(도시하지 않음)을 도포하고 이 배향막을 러빙(rubbing) 처리하여 원하는 TFT 기판이 얻어진다.
다음에, 도 2에 도시한 바와 같이 대향기판(200)을 구성하는 다른 절연기판(41) 상에, 예를 들어 Cr로 이루어진 차광막(42)을 소정의 형상으로 형성한 후, 적색(R), 청색(B), 녹색(G)의 착색 수지로 이루어진 칼라필터(43)를 형성한다.
그리고, ITO로 이루어진 대향전극(44)을 전면에 스퍼터링법에 의해 피복하고 배향막(도시하지 않음)을 형성하여 상기 배향막을 러빙 처리하여 대향기판(200)이 얻어진다.
마지막으로 TFT 기판(100)과 대향기판(200)을 4∼5㎛ 정도의 스페이서(spacer)(도시하지 않음)를 통하여 간격을 두고 설치하고, 그 사이에 액정(45)을 주입하여 액정표시장치가 완성된다.
이와 같이 하여 얻어진 액정표시장치는 MOS형 보조용량소자(30)의 응답 속도가 향상되고 맞춤 어긋남에 의한 보조용량의 변동도 없으며, 소정의 보조용량을 정확하게 얻을 수 있으므로, 표시품질이 높은 화면을 얻을 수 있다.
또한, 수소화 처리를 단시간에서 충분히 실시할 수 있으므로, 작업 처리량이 향상되고 제조비용을 저렴하게 할 수 있다.
다음에 도 13을 참조하여 제 2 실시예에 대해서 설명한다. 본 실시예는 제 1 실시예에서 주사선(15B)과는 별도로 보조용량선(50B)을 설치하고 보조용량선(50B)의 일부를 보조용량소자(300)의 상부 전극(50b)으로서 형성한 것이다.
도 13의 실시예에서 박막 트랜지스터(10)의 구성 및 상기 박막 트랜지스터(10)의 소스 전극(13b)과 화소전극(19)을 접속 전극(21b)을 통하여 접속하는 구성은 도 1의 실시예와 동일하다. 또한, 화소전극(19)과 도 1의 확산영역(33b)에 대응하는 확산영역(도시하지 않음)에서의 하부 전극(53a)과의 접속을 접촉구(55,57)를 통하여 접속 전극(50c)과 접속하는 구성도 도 1의 실시예와 동일하게 실시할 수 있다.
또한, 도 1의 실시예에서는 보조용량소자(30)의 하부 전극(13a)의 중앙부분에 형성되는 확산영역(33b)으로의 불순물 주입은, 박막 트랜지스터(10) 부분의 불순물 주입과는 별도로 실시하고 있지만, 도 13의 실시예와 같이 보조용량선(50B)을 주사선(15B)에 대해서 별도로 설치한 경우에는 보조용량소자(300)의 하부 전극(53a)의 중앙부분에 형성되는 확산영역으로의 불순물 주입은 박막 트랜지스터(10)부분의 불순물 주입과 동시에, 동일한 불순물을 사용하여 실시해도 MOS형 보조용량소자(300)를 구동하는 것이 가능하다.
본 실시예에서는 도 1의 실시예에 비하여 MOS형 보조용량소자(300)의 실효적인 채널길이가 약간 커지지만, 문제없는 레벨이고 제 1 실시예와 동일한 효과가 얻어졌다. 또한, 불순물 주입을 한번에 실시할 수 있고 제조비용을 더욱 저렴하게 할 수 있다.
다음에, 도 14를 참조하여 제 3 실시예에 대해서 설명한다. 제 1 실시예에서는, 하부 전극(33a)의 주사선(15A)과 수직인 방향의 폭을 상부 전극(15c)보다도 크게 설정했지만, 도 14의 실시예에서는 하부 전극(33a)의 주사선(15A)과 수직인 방향의 폭을 도시한 바와 같이 상부 전극(15b) 보다도 작아지도록 형성한 것이다.
상기 실시예에서는 하부 전극(33a)은 상부 전극(15b)에 대해서, 주사선(15A)을 넘어 인접 화소측에는 밀려나오고 있지 않으므로, 인접 화소와의 용량 결합에 의한 영향은 거의 무시할 수 있다. 도 1의 실시예에서는 주사선(15B)을 넘어 인접 화소의 보조용량소자가 밀려나오고 있는 만큼 화소전극(19)에 절개부(19a)가 형성되어 있지만, 도 14의 실시예에서는 이것을 없앨 수 있고 화소전극(19)을 크게 형성할 수 있어 개구율이 커지고 있다.
또한, 수소화 처리에 관해 수소가 가로로 확산되는 경로는 제 1 실시예에서는 상부 전극(15b)의 주위(상하좌우)의 단 및 접촉구(35)의 가장자리로부터 확산되어 있던 것에 대해, 본 실시예에서는 상부 전극(15b)의 상하의 단으로부터의 확산은 적어진다. 그러나, 상부 전극(15b)의 거의 중앙에 형성된 접촉구(35)의 상하 방향, 즉 주사선(15A)의 폭방향을 따른 거리가 그 만큼 작아지고 있으므로, 제 1 실시예와 동일한 정도의 시간으로 충분히 수소화를 실시할 수 있다. 또한, 이 접촉구(35)의 상하 방향의 크기를 조정함으로써 수소화 시간을 조정할 수 있다.
또한, MOS형 보조용량소자(30)의 응답 속도에 관해서는 제 1 실시예와 동일하게 응답 속도가 빠르고, 특성이 좋은 보조용량소자가 얻어지는 것은 물론이다.
제 1, 제 3 실시예에서는 모두 보조용량소자(30)의 거의 중앙부에 접촉구(35)를 설치하고, 수소확산을 상부 전극(15b)의 주위 및 상기 접촉구(35)로부터 동시에 실시하도록 했지만, 상기 접촉구(35)의 위치는 보조용량소자(30)의 중앙에 설치할 필요가 반드시 있는 것은 아니고, 수소확산이 실질적으로 앞당겨지는 위치이면 좋다.
도 15는 그 한 예를 도시한 실시예이고, 보조용량소자(130)의 하부 전극(133)은 중앙 접촉구에 대응하는 불순물 확산영역이 없는 대신 그 한 모퉁이(도면의 예에서는 좌측 하부 모퉁이)에 접촉구(135)에 대응하는 불순물 확산영역을 갖는 것을 제외하면, 제 1 내지 제 3 실시예와 동일하게 폴리실리콘으로 형성된 구성을 갖는다.
상기 보조용량소자(130)의 하부 전극(133) 상에는 도시하지 않는 실리콘 산화막이 접촉구(135)에 대응하는 부분을 제외하고 기판 전체에 형성되어 있고, 상기 실리콘 산화막 상에는 하부 전극(133) 보다 작은 형상의 보조용량소자(130)의 상부 전극이 형성되어 있다. 따라서, 상기 상부 전극의 둘레에는 하부 전극(133)의 주변부가 실리콘 산화막을 통하여 수평 방향으로 뻗어 나가 있는 형상으로 이루어져 있다.
상기 상부 전극 상에는 도시하지 않는 층간 절연막이 형성되고, 그 위에는 접촉구(135) 및 보조용량소자(130)의 부분을 제외하고 화소전극(119)이 형성된다.
또한, 화소전극(119)의 일부에 겹쳐지도록 하여 그 위에 접속 전극(115c)이 형성된다. 상기 접속 전극(115c)은 접촉구(135)를 통하여 그 한쪽은 하부 전극(133)에 형성된 불순물 확산영역에 접속되어 있다.
상기 접속 전극(115c) 위에는 또한 주사선(115A)이 일부 겹쳐지도록 형성된다.
상기 실시예에서는 접촉구(135)가 하부 전극(133)의 중앙부에는 없지만, 상부 전극 및 주사선(115A)의 좌측 하부 모퉁이에 형성된 홈부(120) 중에 형성되어 있으므로, 수소화의 공정에서 수소는 상부 전극의 둘레에 수평 방향으로 뻗어 나가 있는 하부 전극(133)의 주변부로부터 실리콘 산화막을 통하여 균등하게 확산됨과 동시에 이 주사선(115A)의 좌측 하부 모서리에 형성된 홈부(120)로부터도 확산되어, 상기 실시예와 동일하게 단시간에 충분히 수소화를 실시할 수 있다. 또한, 이 접촉구(135)가 형성되는 홈부(120)를 하부 전극(133)의 중앙부에 가까운 방향으로 형성하도록 하면 더욱 수소화 시간을 조정할 수 있다.
또한, 제 1, 제 3 실시예에서 도 16에 도시한 바와 같이 대향기판(200) 위에 칼라필터를 이용하여 기둥 형상 스페이서(46)를 형성하고, 통상 사용하고 있는 플라스틱펄(plastic pearl) 등의 스페이서를 사용하지 않고 TFT기판(100)과 대향기판(200)을 붙여도 좋다.
즉, 기둥 스페이서(46)의 형성에는 종래의 공정을 사용할 수 있고, 차광막(42) 및 적색, 청색, 녹색의 칼라필터(43R,43B,43G)를 기둥 형상 스페이서(46)를 형성하는 영역에 적층하도록, 평면 패턴을 변경하는 것만으로 좋다.
칼라필터(43R,43B,43G)는 각각 착색수지로 형성되므로 그 두께는 통상 1∼2㎛ 정도이고, 기둥 형상 스페이서(46)의 높이는 3∼6㎛ 정도로 형성하는 것이 가능하다. 또한, 기둥형상 스페이서(46)는 보조용량소자(30)와 상대하는 영역에 형성하는 것이 바람직하다. 이에 의해, 개구부를 전혀 좁히지 않고 기둥 형상 스페이서를 형성할 수 있다.
이와 같이 하여 형성한 액정표시장치는 종래, 플라스틱펄의 주변에 발생하고 있던 액정분자의 배향불량에 따른 광 누출 등을 방지할 수 있고, 한층 콘트라스트(contrast)가 큰 표시화면이 얻어졌다.
또한, 기둥형상 스페이서(46)를 포함하는 기판 전면에 형성된 대향전극(44), 화소전극(19)과 하부 전극(33)을 접속하고 있는 접속 전극(15c)이 패시베이션막(23)을 끼고 대향한 구조로 이루어져 있고 제 2 보조용량을 형성하고 있으므로, 단위면적당의 보조용량을 크게 할 수 있다. 이 때문에, 한 화소로 좁히는 보조용량소자의 면적의 비율을 작게 할 수 있고, 또한 개구율이 향상이 가능해졌다.
이상 상술한 바와 같이 상기 설명에 의하면, 수소화의 공정을 신속하고 효율 좋게 실시할 수 있으므로, MOS형 보조용량소자의 응답 속도를 향상시키고, 보조용량소자의 하부전극의 결함을 감소시킬 수 있다. 따라서, 보조용량소자의 신뢰성이 증가하고 표시품질이 높은 화면이 얻어진다.

Claims (7)

  1. 동일한 기판 상에 복수의 신호선과 복수의 주사선을 각각 교차하도록 형성하고, 그 교차한 각 부분에 형성한 스위칭 소자로서의 박막 트래지스터, 상기 박막 트랜지스터와 전기적으로 접속하여 형성된 화소전극, 상기 화소전극의 각각에 대응하여 설치된 보조용량소자를 구비한 제 1 기판, 대향전극을 형성한 제 2 기판, 및 상기 제 1, 제 2 기판 사이에 유지된 액정조성물로 이루어진 액티브 매트릭스형 액정표시장치에 있어서,
    상기 보조용량소자는 상기 박막 트랜지스터와 함께 상기 제 1 기판 상에 형성된 반도체층을 사용하여 형성된 하부 전극, 상기 하부 전극 상에 형성된 절연막, 상기 절연막 상에 형성된 상부 전극으로 구성되어 있고,
    상기 하부 전극의 주위에는 상기 상부 전극의 단 가장자리보다 바깥쪽으로 늘어난 오프셋부가 형성됨과 동시에, 상기 상부 전극에는 상기 하부 전극과 겹쳐지는 부분의 내부를 향해 소정 면적의 절개부가 형성되어 대응하는 하부 전극 표면 부분이 상기 절연막을 통하여 노출되고 상기 하부 전극을 구성하는 반도체층에는 상기 오프셋부 및 절개부로부터 상기 절연막을 통하여 확산되는 수소에 의해 수소화 처리가 이루어지는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  2. 제 1 항에 있어서,
    상기 복수의 주사선 내의 1개의 주사선과 1개의 신호선이 교차한 부분에 형성된 박막트랜지스터에 관련하여 형성된 화소전극에 병렬로 접속되는 상기 보조용량소자의 상부 전극으로서 상기 1개의 주사선에 인접하는 주사부의 일부가 겸용되어 이루어진 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  3. 동일 기판상에 복수의 신호선과 복수의 주사선을 각각 교차하도록 형성하고 그 교차한 각 부분에 형성한 스위칭 소자로서의 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 접속하여 형성된 화소전극, 상기 화소전극의 각각에 대응하여 설치된 보조용량소자를 구비한 제 1 기판, 대향전극을 형성한 제 2 기판, 및 상기 제 1, 제 2 기판 사이에 유지된 액정조성물로 이루어진 액티브 매트릭스형 액정표시장치에 있어서,
    상기 보조용량소자는 상기 박막 트랜지스터와 함께 상기 제 1 기판에 형성된 반도체층을 사용하여 형성된 하부 전극, 상기 하부 전극 상에 형성된 절연막, 및 상기 절연막 상에 형성된 상부 전극으로 구성되어 있고,
    상기 하부 전극의 주위에는 상기 상부 전극의 단 가장자리보다 바깥쪽으로 늘어난 오프셋부가 형성됨과 동시에, 상기 상부 전극에는 상기 하부 전극과 겹쳐지는 부분의 일부에 소정 면적의 접촉구가 형성되어 대응하는 하부 전극 표면이 상기 절연막을 통하여 상기 접촉구 내에 노출되고 상기 하부 전극을 구성하는 반도체층에는 상기 오프셋부 및 접촉구로부터 상기 절연막을 통하여 확산되는 수소에 의해 수소화 처리가 이루어지는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  4. 제 3 항에 있어서,
    상기 복수의 주사선 내의 1개의 주사선과 1개의 신호선이 교차한 부분에 형성된 박막 트랜지스터에 관련하여 형성된 화소전극에 병렬로 접속되는 상기 보조용량소자의 상부 전극으로서 상기 1개의 주사선에 인접하는 주사선의 일부가 겸용되어 이루어진 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  5. 제 4 항에 있어서,
    상기 하부 전극은 상기 주사선의 길이 방향으로 직교하는 방향의 폭의 크기가 상기 주사선의 폭 크기보다 작게 설정되어 있는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  6. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 박막 트랜지스터는 상기 제 1 기판상에 형성된 폴리실리콘막으로 이루어진 반도체층을 사용하여 형성된 패널 영역을 갖고, 상기 보조용량소자의 하부 전극도 상기 폴리실리콘막을 사용하여 형성되어 이루어진 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
  7. 동일 기판상에 복수의 신호선과 복수의 주사선을 각각 교차하도록 형성하고 그 교차한 각 부분에 형성된 스위칭 소자로서의 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 접속되어 형성된 화소전극, 상기 화소전극의 각각에 대응하여 설치된 보조용량소자를 구비한 제 1 기판, 대향전극을 형성한 제 2 기판, 및 상기 제 1,2기판 사이에 유지된 액정조성물로 이루어진 액티브 매트릭스형 액정표시장치에 있어서,
    상기 보조용량소자는 상기 박막트랜지스터와 함께 상기 제 1 기판에 형성된 반도체층으로 이루어진 하부 전극, 상기 하부 전극 상에 형성된 절연막, 및 상기 절연막 상에 형성된 상부 전극으로 구성되고, 상기 상부 전극으로서 인접하는 2개의 주사선 사이에 형성된 보조용량선의 일부가 사용되고 있고,
    상기 하부 전극의 주위에는 상기 상부 전극의 단 가장자리보다 바깥쪽으로 늘어난 오프셋부가 형성됨과 동시에, 상기 상부 전극에는 상기 하부 전극과 겹쳐지는 부분의 일부에 소정 면적의 접촉구가 형성되어 대응하는 하부 전극 표면이 상기 절연막을 통하여 상기 접촉구 내에 노출되고, 상기 하부 전극을 구성하는 반도체층에는 상기 오프셋부 및 접촉구로부터 상기 절연막을 통하여 확산되는 수소에 의해 수소화 처리가 실시되는 것을 특징으로 하는 액티브 매트릭스형 액정표시장치.
KR19980006305A 1997-02-28 1998-02-27 액티브매트릭스형 액정표시장치 KR100278814B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP04669097A JP3782194B2 (ja) 1997-02-28 1997-02-28 アクティブマトリクス型液晶表示装置
JP9-046690 1997-02-28

Publications (2)

Publication Number Publication Date
KR19980071773A true KR19980071773A (ko) 1998-10-26
KR100278814B1 KR100278814B1 (ko) 2001-01-15

Family

ID=12754386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR19980006305A KR100278814B1 (ko) 1997-02-28 1998-02-27 액티브매트릭스형 액정표시장치

Country Status (4)

Country Link
US (1) US6088071A (ko)
JP (1) JP3782194B2 (ko)
KR (1) KR100278814B1 (ko)
TW (1) TW373109B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442510B1 (ko) * 2000-06-02 2004-07-30 샤프 가부시키가이샤 액티브 매트릭스 기판 및 그 제조 방법, 액정 표시 장치, 플랫 패널형 표시 장치 및 촬상 장치와 그 제조방법
KR100539336B1 (ko) * 2001-11-15 2005-12-28 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
KR101100878B1 (ko) * 2004-07-07 2012-01-02 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
US8399274B2 (en) 2009-11-04 2013-03-19 Samsung Display Co., Ltd. Organic light emitting display and method of manufacturing the same

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9119795D0 (en) * 1991-09-17 1991-10-30 Albright & Wilson Flame retardant plastics material
TWI250337B (en) * 1998-02-09 2006-03-01 Seiko Epson Corp An electro-optical apparatus and electronic appliances
EP1041641B1 (en) * 1999-03-26 2015-11-04 Semiconductor Energy Laboratory Co., Ltd. A method for manufacturing an electrooptical device
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4402197B2 (ja) * 1999-05-24 2010-01-20 シャープ株式会社 アクティブマトリクス型表示装置
TW459275B (en) 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
US6952020B1 (en) 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4755748B2 (ja) * 1999-09-24 2011-08-24 東芝モバイルディスプレイ株式会社 平面表示装置
JP2001100217A (ja) * 1999-09-29 2001-04-13 Nec Corp カラー液晶表示装置およびその製造方法
KR100630880B1 (ko) * 1999-12-31 2006-10-02 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그 제조방법
TW583431B (en) * 2000-02-22 2004-04-11 Toshiba Corp Liquid crystal display device
KR100685911B1 (ko) * 2000-07-04 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치
US7456911B2 (en) * 2000-08-14 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP2002319679A (ja) * 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置
KR20020083249A (ko) * 2001-04-26 2002-11-02 삼성전자 주식회사 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
US7358104B2 (en) * 2002-10-08 2008-04-15 Samsung Electornics Co., Ltd. Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
KR100796756B1 (ko) * 2001-11-12 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP3788387B2 (ja) * 2002-05-10 2006-06-21 セイコーエプソン株式会社 電気光学装置および電気光学装置の製造方法
KR100489282B1 (ko) * 2003-06-17 2005-05-17 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
CN1307479C (zh) * 2003-07-10 2007-03-28 友达光电股份有限公司 电容器装置
JP3958306B2 (ja) 2003-09-02 2007-08-15 シャープ株式会社 液晶表示装置
JP3907647B2 (ja) 2003-09-08 2007-04-18 シャープ株式会社 液晶表示装置
TWI379113B (en) * 2004-07-07 2012-12-11 Samsung Display Co Ltd Array substrate, manufacturing method thereof and display device having the same
TW200636820A (en) * 2005-04-04 2006-10-16 Adv Lcd Tech Dev Ct Co Ltd Thin film transistor, integrated circuit, liquid crystal display, method of producing thin film transistor, and method of exposure using attenuated type mask
TWI328701B (en) * 2006-11-01 2010-08-11 Au Optronics Corp Pixel sturctur and repairing method thereof
JP2012142571A (ja) * 2011-12-26 2012-07-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014016631A (ja) * 2013-09-05 2014-01-30 Semiconductor Energy Lab Co Ltd 半導体装置、モジュール及び電子機器
JP5663651B2 (ja) * 2013-11-29 2015-02-04 株式会社半導体エネルギー研究所 半導体装置
KR102296921B1 (ko) * 2014-07-24 2021-09-02 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
JP6007216B2 (ja) * 2014-08-25 2016-10-12 株式会社半導体エネルギー研究所 表示装置、モジュール及び電子機器
CN106094359B (zh) * 2016-08-19 2019-07-23 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258029A (ja) * 1988-08-24 1990-02-27 Hitachi Ltd 液晶表示装置
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
JPH03293641A (ja) * 1990-04-12 1991-12-25 Sharp Corp アクティブマトリクス表示装置
JP2616160B2 (ja) * 1990-06-25 1997-06-04 日本電気株式会社 薄膜電界効果型トランジスタ素子アレイ
JP2898509B2 (ja) * 1993-06-23 1999-06-02 シャープ株式会社 アクティブマトリックス基板及びその製造方法
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
KR100364771B1 (ko) * 1995-10-20 2003-04-07 엘지전자 주식회사 액정표시장치의구조및제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442510B1 (ko) * 2000-06-02 2004-07-30 샤프 가부시키가이샤 액티브 매트릭스 기판 및 그 제조 방법, 액정 표시 장치, 플랫 패널형 표시 장치 및 촬상 장치와 그 제조방법
US7075614B2 (en) 2000-06-02 2006-07-11 Sharp Kabushiki Kaisha Method of making active matrix substrate with pixel electrodes of photosensitive conductive material
KR100539336B1 (ko) * 2001-11-15 2005-12-28 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
KR101100878B1 (ko) * 2004-07-07 2012-01-02 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
US8399274B2 (en) 2009-11-04 2013-03-19 Samsung Display Co., Ltd. Organic light emitting display and method of manufacturing the same

Also Published As

Publication number Publication date
JPH10239707A (ja) 1998-09-11
JP3782194B2 (ja) 2006-06-07
US6088071A (en) 2000-07-11
KR100278814B1 (ko) 2001-01-15
TW373109B (en) 1999-11-01

Similar Documents

Publication Publication Date Title
KR100278814B1 (ko) 액티브매트릭스형 액정표시장치
US7009206B2 (en) Thin film transistor array panel and liquid crystal display including the panel
US6936847B2 (en) Display device with an improved contact hole arrangement for contacting a semiconductor layer through an insulation film
US7027109B2 (en) TFT array substrate and active-matrix addressing liquid-crystal display device
JP4445077B2 (ja) アクティブマトリクス型の液晶表示装置
US8264656B2 (en) Liquid crystal display and manufacturing method thereof
US6717638B1 (en) Liquid crystal display device and method of manufacturing the same
KR100382409B1 (ko) 높은커패시턴스의화소를가진액정디스플레이
KR20050001252A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20100024730A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20070074344A (ko) 박막 트랜지스터 기판과 그 제조 방법 및 이를 포함한 액정표시 장치
US6545730B1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US7777230B2 (en) Display device
KR100621534B1 (ko) 액정 표시장치
US6362030B1 (en) Method of manufacturing an active matrix substrate
JP2000206560A (ja) アクティブマトリクス型液晶表示装置
JP3394802B2 (ja) アレイ基板およびこれを用いた表示装置、その製造方法
JP2001154205A (ja) アクティブマトリクス型の液晶表示装置
KR0151876B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR100192234B1 (ko) 액정표시장치의 구조 및 제조방법
JP2001195010A (ja) 電気光学装置の製造方法及び電気光学装置
JP3816623B2 (ja) アクティブマトリクス型液晶表示装置
JP2000098420A (ja) アクティブマトリクス型液晶表示装置
JP3858539B2 (ja) 液晶装置および電子機器
KR0174032B1 (ko) 액정표시장치용 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee