JP3858539B2 - 液晶装置および電子機器 - Google Patents
液晶装置および電子機器 Download PDFInfo
- Publication number
- JP3858539B2 JP3858539B2 JP33340399A JP33340399A JP3858539B2 JP 3858539 B2 JP3858539 B2 JP 3858539B2 JP 33340399 A JP33340399 A JP 33340399A JP 33340399 A JP33340399 A JP 33340399A JP 3858539 B2 JP3858539 B2 JP 3858539B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel electrode
- substrate
- data line
- storage capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は、液晶装置および電子機器に関し、特に垂直配向型の液晶装置における画像のちらつき防止構造に関するものである。
【0002】
【従来の技術】
図16は、従来のTFT(Thin Film Transistor, 薄膜トランジスタ)型液晶表示装置(Liquid Crystal Display, 以下、LCDと記すこともある)において一方の基板を構成するTFTアレイ基板の一構成例を示すものである。
この図に示すように、TFTアレイ基板上には、マトリクス状に複数の透明な画素電極101が設けられており、画素電極101の縦横の境界に各々沿ってデータ線103、走査線104および容量線106が設けられている。データ線103は、コンタクトホール108を介してポリシリコン膜からなる半導体層109のうちの後述するソース領域に電気的に接続されており、画素電極101は、コンタクトホール110を介して半導体層109のうちの後述するドレイン領域に電気的に接続されている。また、半導体層109のうち、後述するチャネル領域111(図中右下がりの斜線の領域)に対向するように走査線104が配置されている。
【0003】
このTFTアレイ基板を備えた液晶表示装置の断面構造は、図17のようになっている。
この図に示すように、液晶装置は一対の透明基板を有しており、その一方の基板をなすTFTアレイ基板107と、これに対向配置される他方の基板をなす対向基板112とを備えている。TFTアレイ基板107には、透明導電性薄膜からなる画素電極101が設けられ、TFTアレイ基板107上の各画素電極101に隣接する位置に各画素電極101をスイッチング制御するTFT102が設けられている。TFT102は、LDD(Lightly Doped Drain)構造を有しており、走査線104、当該走査線104からの電界によりチャネルが形成される半導体層109のチャネル領域111、走査線104と半導体層109とを絶縁する絶縁薄膜113、データ線103、半導体層109の低濃度ソース領域114および低濃度ドレイン領域115、半導体層109の高濃度ソース領域116および高濃度ドレイン領域117を備えている。
【0004】
また、走査線104上、絶縁薄膜113上を含むTFTアレイ基板107上には、高濃度ソース領域116へ通じるコンタクトホール108および高濃度ドレイン領域117へ通じるコンタクトホール110が各々形成された第1層間絶縁膜118が形成されている。つまり、データ線103は、第1層間絶縁膜118を貫通するコンタクトホール108を介して高濃度ソース領域116に電気的に接続されている。さらに、データ線103上および第1層間絶縁膜118上には、高濃度ドレイン領域117へ通じるコンタクトホール110が形成された第2層間絶縁膜119が形成されている。つまり、高濃度ドレイン領域117は、第1層間絶縁膜118および第2層間絶縁膜119を貫通するコンタクトホール110を介して画素電極101に電気的に接続されている。
【0005】
また、ゲート絶縁膜となる絶縁薄膜113を走査線104の一部からなるゲート電極に対向する位置から延設して誘電体膜として用い、半導体層109を延設して第1蓄積容量電極120とし、さらにこれらに対向する容量線106の一部を第2蓄積容量電極とすることにより、蓄積容量105が構成されている。
【0006】
他方、対向基板112には、TFTアレイ基板107上のデータ線103、走査線104、TFT102の形成領域に対向する領域、すなわち各画素の非表示領域にブラックマトリクスとして機能する第1遮光膜122が設けられている。さらに、第1遮光膜122上を含む対向基板112上には、その全面にわたって透明導電性薄膜からなる対向電極(共通電極)123が設けられている。
【0007】
そして、TFTアレイ基板107の第2層間絶縁膜119上および画素電極101上に配向膜121が設けられ、対向基板112の対向電極123上にも配向膜124が設けられている。これらTFTアレイ基板107と対向基板112は、画素電極101と対向電極123とが対向するように配置され、これら基板107、112とシール材(図示略)により囲まれた空間に液晶125が封入されている。
【0008】
【発明が解決しようとする課題】
ところで、液晶表示装置の配向モードには、電圧無印加状態で液晶分子が水平に配向した水平配向モードと、垂直に配向した垂直配向モードとがある。信頼性等の面から従来は水平配向モードが主流であったが、垂直配向モードがいくつかの優れた特性を持っていることから、近年、垂直配向型のLCDが採用されてきている。
【0009】
例えば、垂直配向モードでは、液晶分子が基板面に対して垂直に配列された状態(法線方向から見た光学的リターデーションが無い)を黒表示として用いるため、黒表示の質が良く、高いコントラストが得られる。また、正面コントラストに優れる垂直配向型LCDでは、一定のコントラストが得られる視角範囲は水平配向モードのTN液晶に比較して広くなる。さらに、画素内の液晶の配向状態を多分割化するマルチドメイン化の技術を採用すれば、極めて広い視野角を得ることができる。また、垂直配向型LCDにおいては、応答速度と配向制御とが他の液晶表示モードに比較してより密接な関係にあり、その配向状態により得られる応答速度が大きく異なるが、初期配向にバイアスを与えることにより応答速度が大幅に改善される、といった特性を有している。
【0010】
垂直配向型LCDはこのような利点を有しているが、その反面、以下のような問題点を有している。
すなわち、一般に垂直配向モードは、水平配向モードに比較して配向規制力が弱いという特性を有している(上述したような垂直配向型LCDにおける応答速度の強い配向状態依存性も、この特性に起因していると考えられる)。配向規制力が弱いことで、電圧印加時の液晶は過渡的に数々の配向方向を容易にとり、不安定なドメイン構造が形成されやすくなる。特に、プレチルト角が小さい場合、液晶に横電界が作用しなければ液晶分子が立った状態から全て一様な方向に倒れるが、駆動方法としてライン反転、ドット反転等を用いると液晶に横電界が印加されるために、ドット反転駆動の場合、液晶分子が矩形の画素の各辺の外周部から中心部に向けてそれぞれ倒れていき、また、ライン反転駆動の場合、隣り合う画素電極間で電気的に極性差のある側の辺から中心部に向けて倒れていく傾向にある。
【0011】
図18は、この種の一般的な垂直配向モードを備えた液晶表示装置の画素単位の透過率のシミュレーション結果を示すものである。図18の符号AAで示す領域が1つの画素領域を示し、この画素領域AAにおいて、符号ABで示す領域が透過率の高い領域を示し、符号ACで示す領域が透過率の低い領域を示す。つまり、液晶分子が画素の各辺の外周部から中心部に向けて倒れていった結果、矩形の画素の対角線に沿ってドメインの境界ができ、この部分が透過率の低い領域、いわゆるディスクリネーションラインとなる。なお、図18はラビングの影響を考慮しておらず、対角線上の2本のディスクリネーションラインの交点が画素の中心にあるが、図18においてTFTアレイ基板側のラビング方向が紙面の上から下に向かう方向であったとすると、実際にはディスクリネーションラインの交点が画素の中心よりも紙面の下方向に移動した状態となる。すなわち、ディスクリネーションラインの交点は、ラビング方向先端側に偏って位置することになる。
【0012】
しかしながら、垂直配向型LCDでは、もともと配向規制力が弱く、不安定なドメイン構造が形成されやすいため、例えば基板上の配向処理のわずかな乱れやその時々の電圧印加状態のバラツキなどによって、上述した画素中心のやや下側にできるディスクリネーションラインの交点が左右にふらつくという現象が生じることがある。ディスクリネーションラインは常に同じ箇所に発生している限りほとんど問題ないが、ディスクリネーションラインの交点の動きは、使用者の目には画像のちらつきとして視認される、という点で問題があった。
【0013】
本発明は、上記の課題を解決するためになされたものであって、垂直配向型の液晶装置においてディスクリネーションラインの動きに起因する画像のちらつきを抑制し得る構造を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記の目的を達成するために、課題を解決するための第1の手段である本発明の液晶装置は、一対の基板間に液晶が挟持されてなり、前記一対の基板の少なくとも一方の基板上に設けられた複数の信号線と、該信号線に電気的に接続されたスイッチング素子と、該スイッチング素子に電気的に接続された画素電極とを有し、電圧無印加状態で液晶分子が基板面に対して垂直に配向した垂直配向型の液晶装置であって、平面形状が多角形状に形成された前記画素電極の角のうち、該画素電極の上方に設けられた配向膜のラビング方向を対称軸として、ラビング方向先端側にあたる対向する2つの角の平面形状を非対称としたことを特徴とするものである。
【0015】
従来の垂直配向型液晶装置においては、2本のディスクリネーションラインの交点が画素の中心近傍に生じたとしても、その交点の位置は極めて不安定なものであり、基板上の配向処理の乱れ、その時々の電圧印加状態のバラツキ等の要因によりディスクリネーションラインの交点のふらつきが生じていた。その結果、使用者の目に画像のちらつきが視認されていた。
これに対して、本発明の液晶装置においては、ディスクリネーションラインの交点が偏って位置するラビング方向先端側にて、ラビング方向を対称軸とした画素電極の対向する2つの角の平面形状が非対称となっているので、液晶分子が画素電極の外周から中心に向けて倒れる際に交点の位置が2つの角を結ぶ線分の中心線上からいずれかの方向にずれることになる。またこの際、画素電極中央部の極めて不安定な位置にディスクリネーションラインの交点が形成されていた従来の場合と比較すると、本発明の場合、中央からずれたある特定の位置にディスクリネーションラインの交点が安定して形成される傾向が強くなる。これにより、ディスクリネーションラインの交点の動きに起因する画像のちらつきを従来に比べて抑制することができる。
【0016】
具体的には、前記画素電極の非対称な平面形状を持つ2つの角は、その一方の角を切り欠いた形状とすることができる。またこれとは逆に、その一方の角が張出部を有する形状とすることもできる。
例えば四角形状の画素電極を平面視したとして、画素電極の上方に位置する配向膜のラビング方向が上から下に向かう方向である場合、本発明で言うところの「配向膜のラビング方向を対称軸としてラビング方向先端側にあたる対向する2つの角」とは、左下の角と右下の角ということになる。そこで、例えば画素電極の左下の角を切り欠いた形状とすると、画素電極の中心よりも右下寄りの位置にディスクリネーションラインの交点が安定して形成されるようになる。あるいは、画素電極の左下の角に張出部を設けた形状とすると、上述の場合とは逆に、画素電極の中心よりも左下寄りの位置にディスクリネーションラインの交点が安定して形成されるようになる。いずれにしても、これらの方法を採ると、画素電極の形状を変えるだけであるから、画素電極のマスクパターンを変更するのみで済み、製造プロセスを変更する必要がないため、本発明の課題を解決するに有効な手段である。
【0017】
また、課題を解決するための第2の手段である本発明の液晶装置は、一対の基板間に液晶が挟持されてなり、前記一対の基板の少なくとも一方の基板上に設けられた複数の信号線と、該信号線に電気的に接続されたスイッチング素子と、該スイッチング素子に電気的に接続された画素電極とを有し、電圧無印加状態で液晶分子が基板面に対して垂直に配向した垂直配向型の液晶装置であって、平面形状が多角形状に形成された前記画素電極の角のうち、該画素電極の上方に設けられた配向膜のラビング方向を対称軸として、ラビング方向先端側にあたる対向する2つの角の部分の当該画素電極の膜厚が異なっていることを特徴とするものである。
すなわち、この構成は、前記画素電極の膜厚が異なる2つの角のうち、一方の角の部分を当該画素電極の残りの部分の膜厚よりも厚く形成するか、あるいは、一方の角の部分を当該画素電極の残りの部分の膜厚よりも薄く形成するか、のいずれかの手段により実現できる。
【0018】
配向膜のラビング方向を対称軸としてラビング方向先端側にあたる画素電極の対向する2つの角のうち、一方の角の部分を当該画素電極の残りの部分の膜厚よりも厚く形成したとすると、液晶への電圧印加時にこの部分に発生する等電位線は、他の部分の等電位線よりも画素電極中央側から外周側に向けて高くなるように傾斜することになる。この傾斜した等電位線は、垂直配向している液晶分子が画素電極中央側に向けて倒れるように配向しようとする際に液晶分子に対して画素電極外側に向かう力を作用させ、液晶分子を画素電極中央側に向けて倒れにくくする。よって、この場合のディスクリネーションラインの交点は、画素電極の中心よりも膜厚を厚くした角寄りの位置に安定して形成されるようになる。その結果、第1の手段と同様、画像のちらつきを抑制することができる。これとは逆に、一方の角の部分を当該画素電極の残りの部分の膜厚よりも薄く形成したとすると、上記と全く逆の作用によりディスクリネーションラインの交点は、画素電極の中心よりも膜厚を薄くした角から離れた側の位置に安定して形成されるようになる。その結果、画像のちらつきを抑制することができる。
【0019】
課題を解決するための第3の手段である本発明の液晶装置は、一対の基板間に液晶が挟持されてなり、前記一対の基板の少なくとも一方の基板上に設けられた複数の信号線と、該信号線に電気的に接続されたスイッチング素子と、該スイッチング素子に電気的に接続された画素電極とを有し、電圧無印加状態で液晶分子が基板面に対して垂直に配向した垂直配向型の液晶装置であって、平面形状が多角形状に形成された前記画素電極の角のうち、該画素電極の上方に設けられた配向膜のラビング方向を対称軸として、ラビング方向先端側にあたる対向する2つの角の上方に位置する配向膜の高さが異なっていることを特徴とするものである。
【0020】
上述の第2の手段では画素電極の角の部分の膜厚を変え、この部分の等電位線を傾斜させることにより、ディスクリネーションラインの交点の形成位置をずらすようにした。これに対して、第3の手段においては、画素電極の膜厚は一定であっても、例えば画素電極の一方の角の部分の上に絶縁膜を形成するなどして配向膜の高さをこの部分だけ変えることによっても、等電位線を傾斜させることができる。その結果、第2の手段と同様の作用によりディスクリネーションラインの交点の形成位置を安定化させ、画像のちらつきを抑制することができる。
【0021】
本発明の電子機器は、上記本発明の液晶装置を備えたことを特徴とするものである。
本発明によれば、上記本発明の液晶装置を備えたことにより画像のちらつきの少ない表示部を有する電子機器を実現することができる。
【0022】
【発明の実施の形態】
[第1の実施の形態の液晶装置の構成]
以下、本発明の第1の実施の形態を図1ないし図7を参照して説明する。
図1は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図2は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図であり、図3は、図2のA−A’断面図である。なお、図3においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【0023】
図1に示すように、本実施の形態の液晶装置において、画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極1と当該画素電極1を制御するためのTFT2(スイッチング素子)がマトリクス状に複数形成されており、画像信号を供給するデータ線3(信号線)が当該TFT2のソース領域に電気的に接続されている。データ線3に書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線3同士に対して、グループ毎に供給するようにしても良い。また、TFT2のゲートに走査線4が電気的に接続されており、所定のタイミングで、走査線4にパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極1は、TFT2のドレイン領域に電気的に接続されており、スイッチング素子であるTFT2を一定期間だけそのスイッチを閉じることにより、データ線3から供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。
【0024】
画素電極1を介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板(後述する)に形成された対向電極(後述する)との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極1と対向電極との間に形成される液晶容量と並列に蓄積容量5を付加する。例えば画素電極1の電圧は、蓄積容量5によりソース電圧が印加された時間よりも3桁も長い時間だけ保持される。これにより、保持特性はさらに改善され、コントラスト比の高い液晶装置が実現できる。本実施の形態では、蓄積容量5を形成する方法として、半導体層との間で容量を形成するための配線である容量線6を設けている。また、容量線6を設ける代わりに、画素電極1と前段の走査線4との間で容量を形成しても良い。
【0025】
図2に示すように、液晶装置のTFTアレイ基板7上には、インジウム錫酸化物(Indium Tin Oxide, 以下、ITOと略記する)等の透明導電性薄膜からなる複数の画素電極1がマトリクス状に設けられており、画素電極1の縦方向の辺に沿ってデータ線3が設けられ、横方向の辺に沿って走査線4および容量線6が設けられている。データ線3は、コンタクトホール8を介してポリシリコン膜からなる半導体層9のうち後述するソース領域に電気的に接続されており、画素電極1は、コンタクトホール10を介して半導体層9のうち後述するドレイン領域に電気的に接続されている。また、半導体層9のうち後述するチャネル領域11(図中右下がりの斜線の領域)に対向するように走査線4が配置されている。
【0026】
本実施の形態のTFTアレイ基板7においては、後述する配向膜がラビング処理されており、そのラビング方向が図2の紙面において上から下に向かう方向(矢印Rで示す方向)となっている。そして、画素電極1が略矩形状に形成されているが、図2における画素電極1の左下の角だけは矩形状に切り欠かれた形状とされている(切り欠き部を符号1aで示す)。
【0027】
次に断面構造を見ると、図3に示すように、液晶装置は、一対の透明基板を有しており、その一方の基板がTFTアレイ基板7であり、これに対向配置された他方の基板が対向基板12である。TFTアレイ基板7は例えば石英基板からなり、対向基板12は例えばガラス基板や石英基板からなるものである。TFTアレイ基板7上に画素電極1が設けられ、TFTアレイ基板7上の各画素電極1に隣接する位置には各画素電極1をスイッチング制御するTFT2が設けられている。TFT2は、LDD構造をなしており、走査線4、当該走査線4からの電界によりチャネルが形成される半導体層9のチャネル領域11、走査線4と半導体層9とを絶縁する絶縁薄膜13、データ線3、半導体層9の低濃度ソース領域14および低濃度ドレイン領域15、半導体層9の高濃度ソース領域16および高濃度ドレイン領域17を備えている。
【0028】
また、走査線4上、絶縁薄膜13上を含むTFTアレイ基板7上には、高濃度ソース領域16へ通じるコンタクトホール8、高濃度ドレイン領域17へ通じるコンタクトホール10が各々形成された第1層間絶縁膜18が形成されている。つまり、データ線3は、第1層間絶縁膜18を貫通するコンタクトホール8を介して高濃度ソース領域16に電気的に接続されている。さらに、データ線3上および第1層間絶縁膜18上には、高濃度ドレイン領域17へ通じるコンタクトホール10が形成された第2層間絶縁膜19が形成されている。つまり、高濃度ドレイン領域17は、第1層間絶縁膜18および第2層間絶縁膜19を貫通するコンタクトホール10を介して画素電極1に電気的に接続されている。なお、画素電極1と高濃度ドレイン領域17とは、データ線3と同一のAl膜や走査線4と同一のポリシリコン膜を中継して電気的に接続する構成としてもよい。
【0029】
TFT2は、上述のようにLDD構造を持つのが好ましいが、低濃度ソース領域14および低濃度ドレイン領域15に不純物イオンの打ち込みを行わないオフセット構造を採っても良いし、ゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソースおよびドレイン領域を形成するセルフアライン型のTFTであっても良い。
【0030】
また本実施の形態では、TFT2の走査線4の一部からなるゲート電極をソース・ドレイン領域間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート(ダブルゲート)あるいはトリプルゲート以上でTFTを構成すれば、チャネルとソース・ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも1個をLDD構造あるいはオフセット構造にすれば、さらにオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【0031】
また、ゲート絶縁膜となる絶縁薄膜13を走査線4の一部からなるゲート電極に対向する位置から延設して誘電体膜として用い、半導体層9を延設して第1蓄積容量電極20とし、さらにこれらに対向する容量線6の一部を第2蓄積容量電極とすることにより、蓄積容量5が構成されている。より詳細には、半導体層9の高濃度ドレイン領域17が、データ線3および走査線4の下に延設され、同じくデータ線3および走査線4に沿って延びる容量線6部分に絶縁薄膜13を介して対向配置されて、第1蓄積容量電極20とされている。特に、蓄積容量5の誘電体としての絶縁薄膜13は、高温酸化によりポリシリコン膜上に形成されるTFT2のゲート絶縁膜の場合、薄くかつ高耐圧の絶縁膜となるから、蓄積容量5は比較的小面積で大容量の蓄積容量とすることができる。
【0032】
また、画素電極1上および第2層間絶縁膜19上には、図2の矢印Rの方向にラビング処理が施された配向膜21が設けられている。
【0033】
他方、対向基板12には、TFTアレイ基板7上のデータ線3、走査線4、TFT2の形成領域に対向する領域、すなわち各画素の非表示領域に第1遮光膜22が設けられている。さらに、第1遮光膜22上を含む対向基板12上には、その全面にわたって対向電極(共通電極)23が設けられている。対向電極23もTFTアレイ基板7の画素電極1と同様、ITO膜等の透明導電性薄膜から形成されている。第1遮光膜22の存在により、対向基板12の側からの入射光がTFT2の半導体層9のチャネル領域11や低濃度ソース領域領域14、低濃度ドレイン領域15に侵入することはない。さらに、第1遮光膜22は、コントラストの向上、色材の混色防止などの機能、いわゆるブラックマトリクスとしての機能を有している。そして、対向電極23上には、電圧無印加状態で液晶分子を基板面に対して垂直に配向させる垂直配向膜24が設けられている。これらTFTアレイ基板7と対向基板12は、画素電極1と対向電極23とが対向するように配置され、これら基板7、12と後述するシール材(図11および図12参照)により囲まれた空間に液晶が封入され、液晶層25が形成されている。
【0034】
[第1実施形態の液晶装置の製造プロセス]
次に、上記構成を有する液晶装置の製造プロセスについて、図4ないし図7を参照して説明する。なお、図4から図7は各工程におけるTFTアレイ基板7側の各層を、図3と同様に図2のA−A’断面に対応させて示す工程図である。
【0035】
図4の工程(1)に示すように、石英基板、ハードガラス基板、シリコン基板等のTFTアレイ基板7を用意する。ここで、好ましくはN2(窒素)等の不活性ガス雰囲気下、約900〜1300℃の高温でアニール処理し、後に実施される高温プロセスにおけるTFTアレイ基板7に生じる歪みが少なくなるように前処理しておく。すなわち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にTFTアレイ基板7を同じ温度かそれ以上の温度で熱処理しておく。
【0036】
次に、TFTアレイ基板7上に、約450〜550℃、好ましくは約500℃の比較的低温環境中で、流量約400〜600cc/minのモノシランガス、ジシランガス等を用いた減圧CVD(例えば、圧力約20〜40PaのCVD)により、アモルファスシリコン膜を形成する。その後、このアモルファスシリコン膜に対して窒素雰囲気中で、約600〜700℃にて約1〜10時間、好ましくは、4〜6時間のアニール処理を施すことにより、ポリシリコン膜26を約50〜200nmの厚さ、好ましくは約100nmの厚さとなるまで固相成長させる。
【0037】
この際、図3に示したTFT2として、nチャネル型のTFTを作成する場合には、当該チャネル領域11にSb(アンチモン)、As(砒素)、P(リン)などのV族元素の不純物イオンをわずかにイオン注入等によりドープしても良い。また、TFT2をpチャネル型とする場合には、B(ボロン)、Ga(ガリウム)、In(インジウム)などのIII族元素の不純物イオンをわずかにイオン注入等によりドープしても良い。なお、アモルファスシリコン膜を経ないで、減圧CVD法等によりポリシリコン膜を直接形成しても良い。あるいは、減圧CVD法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化(アモルファス化)し、その後アニール処理等により再結晶化させてポリシリコン膜を形成しても良い。
【0038】
次に工程(2)に示すように、図2に示したような所定パターンの半導体層9を形成する。すなわち、特にデータ線3下で容量線6が形成される領域および走査線4に沿って容量線6が形成される領域には、TFT2を構成する半導体層9から延設された第1蓄積容量電極20を形成する。
【0039】
次に工程(3)に示すように、TFT2を構成する半導体層9とともに第1蓄積容量電極20を約900〜1300℃の温度、好ましくは約1000℃の温度により熱酸化することにより、約30nmの比較的薄い厚さの熱酸化シリコン膜を形成し、さらに減圧CVD法等により高温酸化シリコン膜(HTO膜)や窒化シリコン膜を約50nmの比較的薄い厚さに堆積し、多層構造を持つTFT2のゲート絶縁膜となるとともに容量形成用の誘電体膜となる絶縁薄膜13を形成する(図3参照)。この結果、半導体層9および第1蓄積容量電極20の厚さは、約30〜150nmの厚さ、好ましくは約35〜50nmの厚さとなり、絶縁薄膜13の厚さは、約20〜150nmの厚さ、好ましくは約30〜100nmの厚さとなる。このように高温熱酸化時間を短くすることにより、特に8インチ程度の大型基板を使用する場合に熱による反りを防止することができる。ただし、ポリシリコン膜26を熱酸化することのみにより、単一層構造を持つ絶縁薄膜13を形成してもよい。
【0040】
なお、工程(3)において特に限定されないが、第1蓄積容量電極20となる半導体層9部分に、例えば、Pイオンをドーズ量約3×1012/cm2でドープして、低抵抗化させてもよい。
【0041】
次に工程(4)に示すように、減圧CVD法等によりポリシリコン膜27を堆積した後、Pを熱拡散し、ポリシリコン膜27を導電化する。または、Pイオンをポリシリコン膜27の成膜と同時に導入したドープトシリコン膜を用いてもよい。
【0042】
次に、図5の工程(5)に示すように、ポリシリコン膜27をパターニングし、図2に示したような所定パターンの走査線4と容量線6を形成する。これらの走査線4および容量線6の膜厚は、例えば約350nmとする。
【0043】
次に、工程(6)に示すように、図3に示したTFT2をLDD構造を持つnチャネル型のTFTとする場合、半導体層9に、先ず低濃度ソース領域14および低濃度ドレイン領域15を形成するために、走査線4の一部となるゲート電極を拡散マスクとして、PなどのV族元素の不純物イオン28を低濃度で(例えば、Pイオンを1×1013〜3×1013/cm2のドーズ量にて)ドープする。これにより、走査線4下の半導体層9はチャネル領域11となる。この不純物イオン28のドープにより容量線6および走査線4も低抵抗化される。
【0044】
続いて、工程(7)に示すように、TFT2を構成する高濃度ソース領域16および高濃度ドレイン領域17を形成するために、走査線4よりも幅の広いマスクでレジスト層29を走査線4上に形成した後、同じくPなどのV族元素の不純物イオン30を高濃度で(例えば、Pイオンを1×1015〜3×1015/cm2のドーズ量にて)ドープする。また、TFT2をpチャネル型とする場合、半導体層9に、低濃度ソース領域14および低濃度ドレイン領域15並びに高濃度ソース領域16および高濃度ドレイン領域17を形成するために、B(ボロン)などのIII族元素の不純物イオンを用いてドープする。なお、例えば、低濃度の不純物イオンのドープを行わずに、オフセット構造のTFTとしてもよく、走査線4の一部であるゲート電極をマスクとして、Pイオン、Bイオン等を用いたイオン注入技術によりセルフアライン型のTFTとしてもよい。この不純物のドープにより容量線6および走査線4もさらに低抵抗化される。
【0045】
また、工程(6)および工程(7)を再度繰り返し、BイオンなどのIII族元素の不純物イオンを行うことにより、pチャネル型TFTを形成することができる。これにより、nチャネル型TFTおよびpチャネル型TFTから構成される相補型構造を持つ後述するデータ線駆動回路および走査線駆動回路をTFTアレイ基板7上の周辺部に形成することが可能となる。このように、TFT2を構成する半導体層9をポリシリコン膜で形成すれば、TFT2の形成時にほぼ同一工程で、データ線駆動回路および走査線駆動回路を形成することができ、製造上有利である。
【0046】
次に、工程(8)に示すように、TFT2における走査線4と容量線6を覆うように、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)などのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第1層間絶縁膜18を形成する。第1層間絶縁膜18の膜厚は、約500〜1500nmが好ましい。
【0047】
次に、図6の工程(9)の段階で、高濃度ソース領域16および高濃度ドレイン領域17を活性化するために約1000℃のアニール処理を20分程度行った後、データ線3に対するコンタクトホール8を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、あるいはウェットエッチングにより形成する。また、走査線4や容量線6を図示しない配線と接続するためのコンタクトホールも、コンタクトホール8と同一の工程により第1層間絶縁膜18に開孔する。
【0048】
次に、工程(10)に示すように、第1層間絶縁膜18の上に、スパッタリング等により、遮光性のAl等の低抵抗金属や金属シリサイド等を金属膜31として、約100〜500nmの厚さ、好ましくは約300nmに堆積し、さらに工程(11)に示すように、フォトリソグラフィー工程、エッチング工程等により、金属膜31をパターニングしてデータ線3を形成する。
【0049】
次に、工程(12)に示すように、データ線3上を覆うように、例えば常圧または減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第2層間絶縁膜19を形成する。第2層間絶縁膜19の膜厚は、約500〜1500nmが好ましい。
【0050】
次に、図7の工程(13)の段階において、TFT2において、画素電極1と高濃度ドレイン領域17とを電気的に接続するためのコンタクトホール10を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【0051】
次に、工程(14)に示すように、第2層間絶縁膜19の上に、スパッタリング等により、ITO膜等の透明導電性薄膜32を、約50〜200nmの厚さに堆積し、さらに工程(15)に示すように、これをパターニングして画素電極1を形成する。なお、当該液晶装置を反射型の液晶装置に用いる場合には、Al等の反射率の高い不透明な材料から画素電極1を形成してもよい。
【0052】
次に、工程(16)に示すように、全面に配向膜21としてポリイミド系の水平配向膜(例えば、JSRのJALS657)を、スピンコーターを用いて膜厚50nm程度に形成する。続いて、所定の方向でラビング処理を施すことにより、配向膜21が形成される。
【0053】
他方、図3に示した対向基板12については工程図の例示を省略するが、ガラス基板等が先ず用意され、第1遮光膜22および後述する額縁としての第2遮光膜(図11参照)を、例えば金属クロムをスパッタリングした後、フォトリソグラフィー工程、エッチング工程を経て形成する。なお、これら遮光膜は、Cr、Ni(ニッケル)、Alなどの金属材料の他、カーボンやTiをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【0054】
その後、対向基板12の全面にスパッタリング等により、ITO等の透明導電性薄膜を約50〜200nmの厚さに堆積することにより、対向電極23を形成する。さらに、対向電極23の全面に垂直配向膜24を形成する。この際、垂直配向膜24の材料としては、ポリイミド、界面活性剤、カップリング剤、金属錯体等を用いることができる。さらに、金属膜と直鎖構造の硫黄化合物分子により前記金属膜表面に形成された単分子膜とを含む配向膜を用いることもできる。
【0055】
最後に、上述のように各層が形成されたTFTアレイ基板7と対向基板12とを対向配置し、セル厚が4μmになるようにシール材により貼り合わせ、空パネルを作製する。次いで、ネガ型液晶を空パネル内に封入すれば、本実施の形態の液晶装置が作製される。
【0056】
本実施の形態の液晶装置においては、略矩形状の画素電極1の図2における左下の角、すなわち通常2本のディスクリネーションラインの交点が偏って位置する側であるラビング方向先端側の2つの角のうち、一方の角のみが切り欠かれた形状となっており、左下の角と右下の角の平面形状が非対称となっている。そのため、電界印加時に液晶分子が画素電極1の外周から中心に向けて倒れる際に生じるディスクリネーションラインの交点の位置が、2つの角の平面形状が対称である場合に比べて右下の角寄りにずれるとともに、この特定の位置にディスクリネーションラインの交点が安定して形成される傾向が強くなる。これにより、ディスクリネーションラインの交点の動きに起因する画像のちらつきを従来に比べて抑制することができる。
【0057】
また、この方法は画素電極1の形状を変えるだけで実施することができるので、画素電極1のマスクパターンを変更するのみで済み、製造プロセスを変更する必要がないため、上記の効果を比較的容易に得ることができる。
【0058】
[第2の実施の形態の液晶装置]
以下、本発明の第2の実施の形態を図8を参照して説明する。
本実施の形態の液晶装置の特徴点は、画素電極の1つの角の部分の膜厚を変えたことにあり、第1の実施の形態のように画素電極の角を切り欠いてはいない。つまり、画素の平面的なパターン構成は従来技術として示した図16と同一である。よって、以下では平面図の図示は省略し、図2のA−A’線と同一箇所の断面構造を示す図8を用いて本実施の形態を説明する。
【0059】
本実施の形態の液晶装置は、図2に示した第1の実施の形態の液晶装置とは異なり、画素電極の左下の角を切り欠いたものではない。この切り欠き部分には画素電極をなす透明導電性薄膜が存在しており、画素電極が矩形状になっているが、図8に示すように、画素電極34をなす透明導電性薄膜のこの部分(符号34aで示す部分、平面図においては図2における画素電極の左下の角)のみが、他の部分よりも膜厚が厚く形成されている。そのため、画素電極34上に設けられる配向膜21はこの部分のみが盛り上がった状態となっている。他の構成は、第1の実施の形態の液晶装置と全く同様である(図8において、図3と共通の構成要素には同一の符号を付す)。
【0060】
本実施の形態の液晶装置の場合、図2における画素電極において、配向膜のラビング方向を対称軸としてラビング方向先端側にあたる左下の角と右下の角のうち、左下の角の部分34aのみが当該画素電極34の残りの部分の膜厚よりも厚く形成されているため、液晶への電圧印加時にこの部分に発生する等電位線は、他の部分の等電位線よりも画素電極中央側から外周側に向けて高くなるように傾斜することになる。この傾斜した等電位線により、垂直配向している液晶分子が画素電極中央側に向けて倒れるように配向しようとする際に液晶分子に対して画素電極外側に向かう力が作用し、液晶分子が画素電極中央側に向けて倒れにくくなる。よって、この場合の2本のディスクリネーションラインの交点は、画素電極の中心よりも膜厚を厚くした側の左下の角寄りの位置に安定して形成されるようになる。その結果、第1の実施の形態と同様、画像のちらつきを従来に比べて抑制することができる。
【0061】
[第3の実施の形態の液晶装置]
以下、本発明の第3の実施の形態を図9を参照して説明する。
本実施の形態の液晶装置も第2の実施の形態と同様、画素の平面的なパターン構成は従来技術として示した図16と同一である。よって、以下では平面図の図示は省略し、図2のA−A’線と同一箇所の断面構造を示す図9を用いて本実施の形態を説明する。
【0062】
本実施の形態の液晶装置は、図9に示すように、第2の実施の形態とは逆に、画素電極36をなす透明導電性薄膜の図2における画素電極の左下の角の部分36aのみが、他の部分よりも膜厚が薄く形成されている。そのため、画素電極36上に設けられる配向膜21はこの部分が他の画素電極36上の部分よりも低くなっている。他の構成は、第1、第2の実施の形態の液晶装置と全く同様である(図9において、図3と共通の構成要素には同一の符号を付す)。
【0063】
本実施の形態の液晶装置の場合、図2における画素電極において、配向膜のラビング方向を対称軸としてラビング方向先端側にあたる左下の角と右下の角のうち、左下の角の部分36aのみが当該画素電極36の残りの部分の膜厚よりも薄く形成されているため、液晶への電圧印加時にこの部分に発生する等電位線は、他の部分の等電位線よりも画素電極中央側から外周側に向けて低くなるように傾斜することになる。この傾斜した等電位線により、垂直配向している液晶分子が画素電極中央側に向けて倒れるように配向しようとする際に液晶分子に対して画素電極内側に向かう力が作用し、液晶分子が画素電極中央側に向けて倒れやすくなる。よって、この場合の2本のディスクリネーションラインの交点は、画素電極の中心よりも右下の角寄りの位置に安定して形成されるようになる。その結果、第2の実施の形態と同様、画像のちらつきを従来に比べて抑制することができる。
【0064】
[第4の実施の形態の液晶装置]
以下、本発明の第4の実施の形態を図10を参照して説明する。
本実施の形態の液晶装置も、第2、第3の実施の形態と同様、画素の平面的なパターン構成は従来技術として示した図16と同一である。よって、以下では平面図の図示は省略し、図2のA−A’線と同一箇所の断面構造を示す図10を用いて本実施の形態を説明する。
【0065】
第2、第3の実施の形態の液晶装置が、画素電極の1つの角の部分のみの膜厚を変えていたのに対し、本実施の形態の液晶装置では、画素電極38の膜厚自体は一様であり、画素電極38の表面は全体にわたって平坦である。その代わりに、図10に示すように、画素電極38の左下の角にあたる部分に任意の膜材料からなる誘電体層39が設けられ、その上に設けられた配向膜21はこの部分のみが盛り上がった状態となっている。他の構成は、第1〜第3の実施の形態の液晶装置と全く同様である(図10において、図3と共通の構成要素には同一の符号を付す)。
【0066】
本実施の形態の液晶装置の場合、画素電極38の膜厚は一様であるが、画素電極38上の左下の角の部分にのみ誘電体層39を設け、この部分の配向膜21を盛り上げたことによって、この部分の画素電極を厚くした第2の実施の形態と同様の作用を呈する。すなわち、画素電極38上の左下の角の部分に発生する等電位線が傾斜することにより、液晶分子が画素電極中央側に向けて倒れようとする際に液晶分子に対して画素電極外側に向かう力が作用し、液晶分子が画素電極中央側に向けて倒れにくくなる。よって、この場合の2本のディスクリネーションラインの交点は、画素電極の中心よりも左下の角寄りの位置に安定して形成されるようになる。その結果、上記実施の形態と同様、画像のちらつきを従来に比べて抑制することができる。
【0067】
[液晶装置の全体構成]
次に、上記各実施の形態に共通の液晶装置の全体構成を図11、図12を参照して説明する。なお、図11は、TFTアレイ基板7をその上に形成された各構成要素とともに対向基板12の側から見た平面図であり、図12は、対向基板12を含めて示す図11のH−H’断面図である。
【0068】
図11において、TFTアレイ基板7の上には、シール材41がその縁に沿って設けられており、その内側に並行して、例えば第1遮光膜22と同じかあるいは異なる材料からなる額縁としての第2遮光膜42が設けられている。シール材41の外側の領域には、データ線駆動回路43および外部回路接続端子44がTFTアレイ基板7の一辺に沿って設けられており、走査線駆動回路45がこの一辺に隣接する2辺に沿って設けられている。走査線4に供給される走査信号遅延が問題にならないのならば、走査線駆動回路45は片側だけでも良いことは言うまでもない。また、データ線駆動回路43を画像表示領域の辺に沿って両側に配列してもよい。例えば、奇数列のデータ線3は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線3は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。このようにデータ線3を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。さらに、TFTアレイ基板7の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路45間をつなぐための複数の配線46が設けられている。また、対向基板12のコーナー部の少なくとも1箇所においては、TFTアレイ基板7と対向基板12との間で電気的導通をとるための導通材47が設けられている。そして、図12に示すように、図11に示したシール材41とほぼ同じ輪郭を持つ対向基板12が当該シール材41によりTFTアレイ基板7に固着されている。
【0069】
以上、図1ないし図12を参照して説明した各実施形態における液晶装置のTFTアレイ基板7上には、さらに製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路43および走査線駆動回路45をTFTアレイ基板7の上に設ける代わりに、例えばTAB(Tape Automated Bonding)基板上に実装された駆動用LSIに、TFTアレイ基板7の周辺部に設けられた異方性導電フィルムを介して電気的および機械的に接続するようにしてもよい。また、対向基板12の投射光が入射する側およびTFTアレイ基板7の出射光が出射する側には各々動作モードの違いに応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【0070】
以上説明した各実施形態における液晶装置は、例えば直視型の液晶表示装置に適用しても良いし、液晶プロジェクタ(投射型表示装置)に適用しても良い。
また、各画素に設けられるスイッチング素子としては、正スタガ型またはコプラナー型のポリシリコンTFTであるとして説明したが、逆スタガ型のTFTやアモルファスシリコンTFT等の他の形式のTFTに対しても、各実施形態は有効である。
【0071】
[電子機器]
以下、本発明の液晶装置を備えた電子機器の具体例について説明する。
図13は、携帯電話の一例を示した斜視図である。
図13において、符号1000は携帯電話本体を示し、符号1001は上記の液晶装置を用いた液晶表示部を示している。
図14は、腕時計型電子機器の一例を示した斜視図である。
図14において、符号1100は時計本体を示し、符号1101は上記の液晶装置を用いた液晶表示部を示している。
図15は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。
図15において、符号1200は情報処理装置、符号1202はキーボードなどの入力部、符号1204は情報処理装置本体、符号1206は上記の液晶装置を用いた液晶表示部を示している。
図13ないし図15に示す電子機器は、上記の液晶装置を用いた液晶表示部を備えたものであるので、画像のちらつきのない表示品位に優れた電子機器を実現することができる。
【0072】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば第1の実施の形態においては、図2においてラビング方向が紙面の上から下に向かう方向であるとした時に画素電極の左下の角を切り欠いた形状としたが、右下の角を切り欠いた形状としても良い。また、切り欠き部の形状や寸法についても任意で良い。さらにこの場合、画素電極の左下の角と右下の角の形状が非対称でありさえすればよいので、切り欠き部を設けるのとは逆に、いずれか一方の角を外方に向けて張り出させた張出部を設ける構成としても良い。また、液晶装置を構成する各種膜の材料、膜厚、寸法、製造条件等の具体的な記載に関しては、上記実施の形態に限ることなく、適宜設計変更が可能である。また、上記実施の形態ではTFT型液晶装置の例を挙げて説明したが、スイッチング素子としてTFD(Thin Film Diode,薄膜ダイオード)を用いたTFD型液晶装置に本発明を適用することもできる。
【0073】
【発明の効果】
以上、詳細に説明したように、本発明によれば、垂直配向モードにおいて液晶分子が画素電極の外周から中心に向けて倒れていく際にできる2本のディスクリネーションラインの交点の位置が画素の中心部からいずれかの方向にずれるとともに、画素電極中心部の極めて不安定な位置にディスクリネーションラインの交点が形成されていた従来の場合と比較すると、中心からずれたある特定の位置にディスクリネーションラインの交点が安定して形成される傾向が強くなる。この作用により、ディスクリネーションラインの交点の動きに起因する画像のちらつきを従来に比べて抑制することができる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態の液晶装置の画像表示領域において、マトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。
【図2】 同、液晶装置を構成するTFTアレイ基板の隣接する複数の画素群を示す平面図である。
【図3】 図2のA−A’線に沿う断面図である。
【図4】 同、液晶装置の製造プロセスを示す工程断面図である。
【図5】 同、工程断面図の続きである。
【図6】 同、工程断面図の続きである。
【図7】 同、工程断面図の続きである。
【図8】 本発明の第2実施形態の液晶装置を示す断面図である。
【図9】 本発明の第3実施形態の液晶装置を示す断面図である。
【図10】 本発明の第4実施形態の液晶装置を示す断面図である。
【図11】 各実施形態の液晶装置のTFTアレイ基板をその上に形成された各構成要素とともに対向基板の側から見た平面図である。
【図12】 図11のH−H’断面図である。
【図13】 本発明の液晶装置を備えた電子機器の一例を示す斜視図である。
【図14】 同、電子機器の他の例を示す斜視図である。
【図15】 同、電子機器のさらに他の例を示す斜視図である。
【図16】 従来のTFTアレイ基板の隣接する複数の画素群を示す平面図である。
【図17】 図16のB−B’線に沿う断面図である。
【図18】 垂直配向モードを備えた液晶表示装置の画素単位の透過率のシミュレーション結果を示す図である。
【符号の説明】
1,34,36,38 画素電極
2 TFT(スイッチング素子)
3 データ線(信号線)
4 走査線
5 蓄積容量
6 容量線
7 TFTアレイ基板
12 対向基板
21 配向膜
24 垂直配向膜
25 液晶層
39 誘電体層
Claims (9)
- 一対の基板間に液晶が挟持されてなり、前記一対の基板の少なくとも一方の基板上に設けられた複数のデータ線および複数の走査線と、該データ線および走査線に接続されたスイッチング素子と、該スイッチング素子に接続された画素電極とを有し、電圧無印加状態で液晶分子が基板面に対して垂直に配向した垂直配向型の液晶装置であって、
平面形状が多角形状に形成された前記画素電極の角のうち、該画素電極の上方に設けられた配向膜のラビング方向が前記画素電極の前記走査線に沿う辺と交差する方向とされ、前記ラビング方向を対称軸として、ラビング方向先端側にあたる対向する2つの角の平面形状を非対称とし、前記非対称な平面形状を有する2つの角のうちの一方は前記画素電極が切り欠かれた切り欠き部となっており、
前記スイッチング素子を構成する半導体層の一部を一方の電極とする蓄積容量を有し、前記切り欠き部が前記蓄積容量の一部と平面的に重なった配置とされたことを特徴とする液晶装置。 - 第1の基板と、第2の基板と、前記第1の基板と前記第2の基板との間に位置する液晶分子を含む液晶層と、前記第2の基板と前記液晶層との間に位置する、電圧無印加状態で前記液晶分子を前記第2の基板の面に対して垂直に配向させる垂直配向膜と、を有し、
前記第2の基板の前記液晶層に面する側に、データ線と、前記データ線と交差する走査線と、前記データ線および前記走査線と電気的に接続されたスイッチング素子を構成する半導体層と、前記半導体層の一部を一方の電極とする蓄積容量と、前記半導体層に電気的に接続された画素電極と、が形成され、
前記画素電極の一部が前記データ線の一部と平面的に重なり、
平面形状が多角形状に形成された前記画素電極の角のうち、該画素電極の上方に設けられた配向膜のラビング方向が前記画素電極の前記走査線に沿う辺と交差する方向とされ、前記ラビング方向を対称軸として、ラビング方向先端側にあたる対向する2つの角の平面形状を非対称とし、前記非対称な平面形状を有する2つの角のうちの一方は前記画素電極が切り欠かれた切り欠き部となっており、
前記スイッチング素子を構成する半導体層の一部を一方の電極とする蓄積容量を有し、前記切り欠き部が前記蓄積容量の一部と平面的に重なった配置とされたことを特徴とする液晶装置。 - 第1の基板と、第2の基板と、前記第1の基板と前記第2の基板との間に位置する液晶分子を含む液晶層と、前記第2の基板と前記液晶層との間に位置する、電圧無印加状態で前記液晶分子を前記第2の基板の面に対して垂直に配向させる垂直配向膜と、を有し、
前記第2の基板の前記液晶層に面する側に、データ線と、前記データ線と交差する走査線と、前記データ線および前記走査線と電気的に接続されたスイッチング素子を構成する半導体層と、前記半導体層の一部を一方の電極とする蓄積容量と、前記半導体層に電気的に接続された画素電極と、が形成され、
平面形状が多角形状に形成された前記画素電極の角のうち、該画素電極の上方に設けられた配向膜のラビング方向が前記画素電極の前記走査線に沿う辺と交差する方向とされ、前記ラビング方向を対称軸として、ラビング方向先端側にあたる対向する2つの角の平面形状を非対称とし、前記非対称な平面形状を有する2つの角のうちの一方は前記画素電極が切り欠かれた切り欠き部となっており、
前記スイッチング素子を構成する半導体層の一部を一方の電極とする蓄積容量を有し、前記切り欠き部が前記蓄積容量の一部と平面的に重なった配置とされたことを特徴とする液晶装置。 - 前記第2の基板の前記液晶層に面する側に、基板側から順に、前記半導体層、前記走査線、前記データ線が積層されていることを特徴とする請求項2または3に記載の液晶装置。
- 前記走査線と前記蓄積容量の他方の電極とが同一の材料から形成されていることを特徴とする請求項1ないし4のいずれか一項に記載の液晶装置。
- 前記蓄積容量が前記半導体層の一部と容量線とを有してなり、前記容量線が前記データ線と平面的に交差していることを特徴とする請求項1ないし5のいずれか一項に記載の液晶装置。
- 第1のデータ線と、前記第1のデータ線に隣接する第2のデータ線と、前記第1のデータ線および前記第2のデータ線と交差する第1の走査線と、前記第1のデータ線および前記第2のデータ線と交差するとともに前記第1の走査線に隣接する第2の走査線と、前記第1の走査線と前記第2の走査線との間に位置する蓄積容量と、前記第1のデータ線と前記第2のデータ線と前記第1の走査線と前記蓄積容量とにそれぞれ平面的に一部重なる画素電極と、前記画素電極上に形成され、電圧無印加状態で液晶分子を前記第2の基板の面に対して垂直に配向させる垂直配向膜と、前記垂直配向膜上に配置された前記液晶分子を含む液晶層と、を有し、
平面形状が多角形状に形成された前記画素電極の角のうち、該画素電極の上方に設けられた配向膜のラビング方向が前記画素電極の前記走査線に沿う辺と交差する方向とされ、前記ラビング方向を対称軸として、ラビング方向先端側にあたる対向する2つの角の平面形状を非対称とし、前記非対称な平面形状を有する2つの角のうちの一方は前記画素電極が切り欠かれた切り欠き部となっており、
前記スイッチング素子を構成する半導体層の一部を一方の電極とする蓄積容量を有し、前記切り欠き部が前記蓄積容量の一部と平面的に重なった配置とされたことを特徴とする液晶装置。 - 前記蓄積容量の他方の電極が、不純物イオンを含むポリシリコン膜からなることを特徴とする請求項1ないし7のいずれか一項に記載の液晶装置。
- 請求項1ないし8のいずれか一項に記載の液晶装置を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33340399A JP3858539B2 (ja) | 1999-11-24 | 1999-11-24 | 液晶装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33340399A JP3858539B2 (ja) | 1999-11-24 | 1999-11-24 | 液晶装置および電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001154197A JP2001154197A (ja) | 2001-06-08 |
JP2001154197A5 JP2001154197A5 (ja) | 2005-03-03 |
JP3858539B2 true JP3858539B2 (ja) | 2006-12-13 |
Family
ID=18265733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33340399A Expired - Fee Related JP3858539B2 (ja) | 1999-11-24 | 1999-11-24 | 液晶装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3858539B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009192831A (ja) * | 2008-02-14 | 2009-08-27 | Seiko Epson Corp | 電気光学装置及び電気光学装置の製造方法、並びに電子機器 |
US9293102B1 (en) * | 2014-10-01 | 2016-03-22 | Apple, Inc. | Display having vertical gate line extensions and minimized borders |
-
1999
- 1999-11-24 JP JP33340399A patent/JP3858539B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001154197A (ja) | 2001-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3736461B2 (ja) | 電気光学装置、投射型表示装置及び電気光学装置の製造方法 | |
JP3381718B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
KR200336100Y1 (ko) | 전기 광학 장치 및 전자 기기 | |
US20050202601A1 (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
JP3744227B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
KR100471954B1 (ko) | 캐패시터, 반도체 장치, 전기 광학 장치, 캐패시터의 제조방법, 반도체 장치의 제조 방법, 전자 기기 | |
JP3786515B2 (ja) | 液晶装置及びその製造方法並びに電子機器 | |
JP3991569B2 (ja) | 電気光学装置、それを用いた投射型液晶表示装置並びに電子機器 | |
JP3937721B2 (ja) | 電気光学装置及びその製造方法並びにプロジェクタ | |
JP3829478B2 (ja) | 液晶パネル、それを用いた投射型液晶表示装置並びに電子機器、および液晶パネルの製造方法 | |
JP3823655B2 (ja) | 電気光学装置 | |
JP4371089B2 (ja) | 液晶装置およびそれを用いた表示装置 | |
JP3791225B2 (ja) | 電気光学パネル及び電子機器 | |
JP3858539B2 (ja) | 液晶装置および電子機器 | |
JP2003115593A (ja) | 電気光学装置及びその製造方法、電子機器並びに薄膜トランジスタ | |
JP3991567B2 (ja) | 電気光学装置及び電子機器 | |
JP4048714B2 (ja) | 液晶装置とその製造方法、投射型表示装置 | |
JPH11183934A (ja) | 液晶パネル及びその製造方法並びに電子機器 | |
JP3855976B2 (ja) | 電気光学装置及び電子機器 | |
JP3674274B2 (ja) | 液晶パネル、液晶パネル用tftアレイ基板及び電子機器 | |
JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 | |
JP4613430B2 (ja) | 液晶装置及び投射型表示装置 | |
JP2004126554A (ja) | 電気光学パネル及び電子機器 | |
JP3867027B2 (ja) | 電気光学装置及び電子機器 | |
JP4522666B2 (ja) | Tftアレイ基板、液晶パネル及び液晶プロジェクタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060718 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060911 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |