KR100382409B1 - 높은커패시턴스의화소를가진액정디스플레이 - Google Patents

높은커패시턴스의화소를가진액정디스플레이 Download PDF

Info

Publication number
KR100382409B1
KR100382409B1 KR1019970700370A KR19970700370A KR100382409B1 KR 100382409 B1 KR100382409 B1 KR 100382409B1 KR 1019970700370 A KR1019970700370 A KR 1019970700370A KR 19970700370 A KR19970700370 A KR 19970700370A KR 100382409 B1 KR100382409 B1 KR 100382409B1
Authority
KR
South Korea
Prior art keywords
region
line
pixel
polycrystalline silicon
selection line
Prior art date
Application number
KR1019970700370A
Other languages
English (en)
Inventor
제임스 에이치 아더톤
Original Assignee
사르노프 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사르노프 코포레이션 filed Critical 사르노프 코포레이션
Application granted granted Critical
Publication of KR100382409B1 publication Critical patent/KR100382409B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

액정 디스 플레이는 그의 표면상에서 다수의 화소를 갖는 기판(26)을 포함하는데, 상기 화소들은 소정 간격이격된 행과 열의 배열로서 배치되어 있다. 개개의 화소는 다결정 실리콘으로 이루어진 직사각형 영역(30)을 포함한다. 다결정 실리콘으로 이루어진 분리된 선택라인(32)은 다결정 실리콘영역의 한 측면에 인접한 화소의 각 행의 다결정 실리콘 영역을 통해 교차 연장된다. 선택라인은 개개의 다 결정 실리콘 영역(30)의 두 반대측을 통해 이 반대측을 따라 연장되는 2개의 연장부를 갖는다. 유전체 재료층(36)은 다 결정 실리콘 영역과 선택라인(32)사이, 그리고 선택라인의 연장부(34)들 사이로 연장된다. 개개의 선택라인(32)과 그의 연장부(34)는 개개의 화소의 다결정 실리콘 영역을 가진 캐패시터를 형성한다. 데이타 라인(37)은 화소의 행을 따라 연장되고 화소의 각 열로서 개개의 다결정 실리콘 영역(30)에 전기적으로 연결된다(44).

Description

높은 커패시턴스의 화소를 가진 액정 디스플레이
일반적으로, LCD는 통상 유리로 이루어진 한 쌍의 이격된 평행 기판들을 포함하는데, 이들 개개의 평행 기판은 다른 기판에 마주하는 표면상에서 도전성 재료의 전극과, 이들 전극 사이에 액정 재료를 구비하고 있다. 상기 기판중 한 기판(통상, 후면 기판)상의 전극은 소정 간격 이격되어 평행한 행과 열로 배치되는 개개의 다수의 소정간격 이격된 다수의 영역으로 분할된다. 개개의 전극 영역은 디스플레이의 화소(pixel)를 형성한다. 화소 영역의 각 쌍의 인접한 열 사이에는 데이터 라인을 형성하고 인접한 열로서 개개의 화소 영역에 전기적으로 접속되는 도전성 라인이 존재한다. 화소 영역의 각 쌍의 인접한 행 사이에는 선택라인을 형성하고 인접한 행으로 개개의 화소 영역에 전기적으로 연결되는 도전성 라인이 존재한다. 일반적으로 개개의 데이터 라인은 MOS트랜지스터를 통해 개개의 화소 영역에 전기적으로 연결되며, 또한 개개의 선택라인은 커패시터를 통해 개개의 화소 영역에 전기적으로 연결된다.
도 1은 유리와 같이 절연 재료로 이루어진 기판(12)을 가지며, 상기기판(12)의 표면상에는 다결정 실리콘과 같이 도전성 재료로 이루어진 영역(14)을 가진 종래 LCD의 한 화소의 평면도를 나타낸다. 영역(14)은 LCD(10)의 화소를 형성한다. LCD(10)는 이격된 행 및 열의 배열로서 배치된 다수의 화소 영역(14)을 포함하는 것으로 이해하여야 한다. 화소 영역(14)은 거의 직사각형 형태로 나타내었다. 다결정 실리콘과 같은 도전성 재료로 이루어진 선택라인(16)은 화소 영역(14)의 상부를 교차 연장한다. 선택라인(16)은 실리콘 산화물, 바람직하게는 실리콘 이산화물 또는 실리콘 질화물과 같은 유전체 재료층(도시안됨)에 의하여 화소 영역(14)으로부터 절연된다. 금속과 같은 전기적 도전성 재료로 이루어진 데이터 라인(18)은 화소 영역(14)의 한 측면을 따라 연장된다.
데이터 라인(18)은 MOS트랜지스터(20)에 의하여 화소 영역(14)에 전기적으로 연결된다. MOS트랜지스터(20)는 화소 영역(14)으로부터 연장되는 다결정 실리콘의 스트립(22)에 의해 형성되는데, 이때 상기 화소 영역(14)은 다음에 인접한 화소 영역(14')의 다결정 실리콘 선택라인(16')을 교차 연장한다. 선택라인(16')은 실리콘 산화물, 바람직하게는 실리콘 이산화물과 같은 절연 재료층(도시안됨)에 의해 스트립(22)으로부터 절연된다. 따라서, 선택라인(16')은 MOS트랜지스터(20)의 게이트로서 작용한다. 데이터 라인(18)은 화소 영역(14)으로부터 떨어진 선택라인(16')의 측면상의 스트립(22)에 전기적으로 연결된다. 따라서, 스트립(22)의 일부는 선택라인(16')의 반대측에서 MOS트랜지스터(20)의 소오스 및 드레인으로 작용한다.
화소 영역(14)을 교차 연장하고, 유전체 재료에 의해 화소 영역(14)으로부터 이격되는 선택라인(16)의 일부는 화소 영역(14)과 함께 커패시터를 형성한다. 커패시터는 누설 전류와 전하 노이즈가 존재할 때 화소 전압을 안정화시키는 작용을 한다. 안정화를 향상시키기 위해서는, 가능한 한 큰 커패시터를 가지는 것이 바람직하다. 커패시턴스를 증가시키는 한가지 방법은 선택라인(16)이 더 큰 부분의 화소 영역(14)에 걸쳐 연장되도록 선택라인(16)의 크기를 증가시키는 것이다. 그러나, 이것은 화소 영역(14)의 더 큰 부분을 차지하게 되고, 따라서 화소 영역(14)의 유효(active) 영역을 감소시키고 화소의 구경 크기를 감소시킨다. 화소 영역(14)이 유효 영역을 감소시키지 않으면서 커패시턴스를 증가시키기 위해 더 커진다면, 디스플레이의 전체 크기가 증가될 것이다. 따라서, 화소의 유효 영역과 구경 크기를 감소시키지 않고 또한 디스플레이의 전체 크기를 증가시키지 않으면서 선택라인과 화소 영역 사이의 커패시터의 커패시턴스를 증가시키는 것이 바람직하다.
본 발명은 액정 디스플레이(이하 LCD라 함)에 관한 것으로, 특히 높은 커패시턴스의 화소를 가진 LCD에 관한 것이다.
도 1은 종래 LCD의 화소를 나타낸 평면도.
도 2는 본 발명에 따른 LCD의 일 형태의 화소 배열을 나타낸 평면도.
도 3은 도 2의 라인(3-3)을 따라 취한 단면도.
도 4는 본 발명에 따른 LCD의 다른 형태의 화소 배열을 나타낸 평면도.
도 5는 도 4의 라인(5-5)을 따라 취한 단면도.
도 6은 도 4에 도시된 배열의 변경 부분을 나타낸 평면도.
도 7은 도 6의 라인(7-7)을 따라 취한 단면도.
본 발명은 표면을 가진 기판(base plate)을 포함하는 LCD에 관한 것이다. 적어도 하나의 화소가 기판의 표면상에 형성되며 다수의 측면을 가진 도전성 재료의 영역을 포함한다. 도전성 제1라인(선택라인)은 이의 한 측면에 인접한 영역을 통해 교차 연장한다. 상기 제1라인은 제1라인으로부터 상기 영역의 다른 측면을 통해 교차 연장하는 적어도 하나의 연장부를 갖는다, 유전체 재료의 층이 상기 영역 및 상기 제1라인과 그 연장부 사이에 존재하여, 상기 영역 및 상기 제1라인과 그 연장부 사이에 커패시터를 형성한다.
또한, 본 발명은 표면을 가진 기판을 포함하는 LCD에 관한 것이다. 다수의 화소가 기판의 표면상에 형성되며, 이격된 행과 열의 배열(array)로서 배치된다.개개의 화소는 다수의 측면을 가진 도전성 재료의 영역을 포함한다. 개개의 도전성 제1라인은 각 행의 화소에서 개개의 도전성 영역의 한 측면 위로 이 측면을 따라서 연장된다. 제1라인은 적어도 하나의 도전성 연장부를 가지는 데, 이를 통해서 제1라인은 화소의 각 행에 있어 개개의 도전성 영역의 다른 측면에 위로 또한 이 측면을 따라 연장된다. 유전체 재료의 층이 도전성 영역 및 제1라인과 그 연장부들 사이에 구비된다. 개개의 제1라인 및 이의 연장부는 화소의 각 행에 있어 개개의 도전성 영역과 함께 커패시터를 형성한다.
도 2는 본 발명에 따른 LCD(24)의 일부분을 도시한 평면도이다. LCD(24)는 통상 유리와 같은 절연 재료층으로 이루어진 기판(26)을 포함하는데, 이의 표면(28)상에는 다결정 실리콘과 같은 도전성 재료의 층으로 이루어진 다수의 직사각형 영역(30)을 갖는다. 개개의 도전성 영역(30)은 LCD(24)의 화소를 형성하는데,이후부터 화소영역으로 참조된다. 다결정 실리콘과 같은 도전성 재료로 이루어진 개개의 선택라인(32)은 화소 영역(30)의 각 행에서 개개의 화소 영역(30)의 상부에 교차 연장된다. 선택라인(32)은 개개의 화소 영역(30)의 측면부를 통해 이 측면부를 따라 연장되는 연장부(34)를 갖는다. 선택라인(32)의 연장부(34)는 일정한 크기와 모양을 갖는다. 도 3에 나타낸 바와 같이, 연장부(34)를 포함하는 선택라인(32)은 실리콘 산화물, 바람직하게는 실리콘 이산화물과 같은 유전체 재료층(36)에 의해 화소 영역(30)으로부터 이격된다. 따라서, 선택라인(32)과 그 연장부(34), 화소 영역(30) 및 유전체층(36)은 선택라인(32)과 화소 영역(30)이 커패시터의 평판이 되어 커패시터를 형성한다.
데이터 라인(38)은 화소 영역(30)의 열 사이의 공간에서 화소 영역(30)의 각 열을 따라 연장된다. 데이터 라인(38)은 금속과 같은 도전성 재료의 스트립이다. 개개의 데이터 라인(38)은 MOS트랜지스터(40)에 의하여 인접한 열로서 개개의 화소 영역(30)에 접속된다. 개개의 MOS트랜지스터(40)는 개개의 화소 영역(30)으로 연장된 다결정 실리콘의 스트립(42)을 포함한다. 개개의 선택라인(32)은 화소 영역(30)의 다음 인접한 행의 화소 영역(30)으로부터 연장되는 스트립(42)을 교차 연장된다. 선택라인(32)은 유전체층(36)에 의해 스트립(42)으로부터 절연되며 MOS트랜지스터(40)의 게이트를 형성한다. 데이터 라인(38)은 스트립(42)이 연결되는 화소 영역(30)으로 부터 떨어진 선택라인(32)의 측면상의 스트립(42)을 전기적으로 접촉하기 위해 유전체층(36)내의 개구를 통해 연장되는 연결부(44)를 갖는다. 따라서, 데이터 라인(38)은 MOS트랜지스터(40)를 통해 화소 영역(30)에 전기적으로 연결된다.스트립(42)의 일부는 선택라인(32)의 반대측에서 MOS트랜지스터(40)의 소오스 및 드레인을 형성한다.
블랙 메트릭스 재료의 층(도시안됨)은 LCD(24)를 통해 관측되지 않도륵 선택라인(32)과 데이터 라인(38)으로 코팅된다. 블랙 메트릭스층은 라인(45)으로 지시된 바와 같이 화소 영역이 관측되도록 화소 영역(30)을 통해 개방된다.
본 발명의 LCD(24)에서는, 화소 영역(30)의 상부 위로 이 상부를 따라 연장되는 선택라인(32) 뿐만 아니라 화소 영역(30)의 측면 위로 이 측면을 따라서 연장되는 선택라인(32)의 연장부(34)를 갖기 때문에, 선택라인(32)과 화소 영역(30) 사이에 형성된 커패시터의 커패시턴스를 약 3배 증가시킨다. 예를 들어, 디스플레이가 37미크론의 화소 크기를 가지면서 도 1에서 종래의 디스플레이를 나타낸 바와 같이 화소 영역의 상부를 교차 연장되는 선택라인을 갖는 경우, 커패시턴스 영역은 약 66제곱미크론이다. 그러나, 디스플레이가 동일한 크기의 화소 영역을 가지면서 화소 영역을 통해 이 측면을 따라 연장될 뿐만 아니라 도 2에 나타낸 본 발명의 디스플레이에서와 같이 화소 영역의 상부를 교차 연장되는 선택라인을 갖는 경우, 커패시턴스 영역은 201제곱미크론이다. 그러나, 비록 커패시턴스가 실제 증가되더라도, 화소의 구경은 사실상 변화하지 않는다. 도 1의 종래의 디스플레이에서 나타낸 화소의 구경은 약 52%이고, 도 2의 본 발명의 디스플레이에서 나타낸 화소의 구경은 약 48%이다.
본 발명의 LCD(24)의 또 다른 장점은 선택라인과 화소 영역 사이에서 커패시터의 커패시턴스의 변화를 야기하지 않고 쉽게 본 발명이 이루어질 수 있다는 것이다. 화소 영역을 형성하는 여러 개의 영역, 선택라인 및 데이터 라인은 기판상에 알맞은 재료의 층을 증착하고, 표준 포토리소그래피 기술을 이용하여 층을 한정하고, 층을 영역, 스트립에 한정하는 에칭에 의해 형성된다. 포토그래피 기술은 영역과 스트립의 위치를 한정하는 마스크를 이용한다. 마스크가 완전히 정렬되어 있지 않으면, 영역과 스트립의 위치가 변화될 수 있다. 따라서, 연장부를 포함하는 화소 영역 및/또는 선택라인을 형성하는데 사용되는 마스크가 정렬되어 있지 않으면 선택라인의 연장부와 화소 영역 사이의 오버랩이 변화될 수 있다. 그러나, 화소 영역의 한 측면에서 연장부간의 오버랩이 이를테면 비교적 작게 변화하면, 화소 영역의 다른 측면에서 연장부간의 오버랩은 반대로 이를테면 비교적 크게 변화한다. 따라서, 이들 변화는 전체 오버랩과 이에 따른 커패시턴스가 동일하게 유지되도록 서로 균형을 이룬다. 그러므로, 화소 영역 및/또는 선택라인을 형성하는데 사용되는 마스크의 경미한 비정열은 선택라인과 화소 영역 사이의 커패시턴스의 변화를 야기하지 않는다.
이제 도 4를 보면, 본 발명의 LCD의 또 다른 형태가 46으로 지시되어 있다. 디스플레이(46)는 유리와 같은 절연 재료로 이루어진 기판(48)을 포함하는데, 이의 표면(50)상에는 다결정 실리콘과 같은 도전성 재료로 이루어진 다수의 영역(52)을 갖는다. 도전성 영역(52)은 화소의 일부를 형성하고 소정간격 이격된 다수의 행과 열로 배치된다. 개개의 도전성 영역(52)은 U자형으로서 탑부(top portion; 53)와 탑부(53)로 부터 연장된 한 쌍의 이격된 평행 래그부(leg portion; 55)를 갖는다. 접촉 연장부(57)는 래그부(55) 사이에서 개개의 탑부(53)로 부터 연장된다. 다결정실리콘과 같은 도전성 재료로 이루어진 분리된 선택라인(54)은 분리된 행에서 개개의 도전성 영역(52)의 탑부(53)를 교차 연장한다. 도 5에 도시한 바와 같이, 선택라인(54)은 실리콘 산화물, 바람직하게는 실리콘 이산화물 또는 실리콘 질화물과 같은 유전체 재료층(54)의 도전성 영역(52)에 의해 도전성 영역(52)으로부터 절연된다. 선택라인(54)은 개개의 도전성 영역(52)의 개개의 래그부(55)를 통해 이 래그부를 따라 연장되는 연장부(58)를 갖는다. 연장부(58)는 또한 유전체층(56)에 의해서 도전성 영역(52)으로 부터 절연된다. 따라서, 선택라인(54)과 이의 연장부(58)는 도전성 영역(52)을 가진 커패시터를 형성한다.
금속과 같은 도전성 재료로 이루어진 접촉 스트립(60)은 개개의 도전성 영역(52)의 탑부(53)를 교차하고 접촉 연장부(57)를 통해 연장된다. 도 5에 도시한 바와 같이, 접촉 스트립(60)은 실리콘 산화물, 바람직하게는 실리콘 이산화물과 같은 절연 재료층(62)에 의해 선택라인(54)으로부터 연장된다. 접촉 스트립(60)은 접촉 연장부(57)와의 전기적 접촉을 위해 유전체층(56)과 절연층(62)내의 개구(64 및 65)를 통해 연장된다. 인듐 틴 산화물(ITO)과 같은 도전성 재료층으로 이루어진 영역(66)은 U-자형 도전성 영역(52)에서 개개의 도전성 영역(52)의 일부와 그 영역을 통해 연장된다. 도전성 영역(52)과 같은 ITO영역(66)은 이격된 행과 열의 배열로서 배치되고 디스플레이(46)의 화소의 유효부를 형성한다. 도 5에 나타낸 바와 같이, ITO영역(66)은 실리콘 산화물, 바람직하게는 실리콘 이산화물과 같은 절연 재료층(68)에 의해 접촉 스트립(60)으로부터 절연된다. 개개의 ITO영역(66)은 절연층(68)내의 개구(70)를 통해 연장되며 개개의 접촉 스트립(60)과 전기적으로 접촉된다. 따라서, 개개의 ITO 화소 영역(66)은 접촉 스트립(60)을 통해 도전성 영역(52)에 전기적으로 연결된다.
금속과 같은 도전성 재료로 이루어진 데이터 라인(72)은 화소 영역(66)의 열 사이에서 화소 영역(66)의 측면을 따라 연장된다. 개개의 데이터 라인(72)은 분리된 MOS트랜지스터(74)를 통해 인접한 열에서 개개의 다결정 실리콘 영역(52)에 전기적으로 연결된다. 개개의 MOS트랜지스터(74)는 다결정 실리콘 영역(52)중 분리된 한 영역으로 부터 연장된 다결정 실리콘의 스트립(76)에 의해 형성된다. 선택라인(54)은 개개의 스트립(76)을 교차 연장되며 이로부터 MOS트랜지스터(74)의 게이트를 형성하기 위해 절연층(56)에 의해 절연된다, 선택라인(54)의 각 측면에서 스트립(76)의 일부는 MOS트랜지스터(74)의 소오스 및 드레인을 형성한다. 데이터 라인(72)은 스트립(76)으로부터 절연되고 선택라인(54)은 절연층(56 및 62)에 의해 절연된다. 데이터 라인(72)은 스트립(76)이 연결되는 다결정 실리콘 영역(52)으로부터 떨어진 선택라인(54)의 측면에서 스트립(76)과의 전기적인 접촉을 위해 절연층(56 및 62)내의 개구(78)를 통해 연장된다.
개개의 ITO영역(66)은 개개의 ITO영역(66)의 각 측면에서 데이터 라인(72)까지 바로 연장되고 이 데이터 라인에 약간 오버랩 될 수 있다. 또한 개개의 ITO영역(66)은 개개의 선택라인(54)에 오버랩된다. 데이터 라인(72) 및 선택라인(53)까지 연장 및/또는 이 라인(72 및 53)에 오버랩되는 ITO영역을 갖기 때문에, ITO영역(66)은 데이터 라인(72) 및 선택 라인(52)에 의해 발생된 필드로부터 LCD(46)의 액정 재료를 전기적으로 차폐시킨다. 그러한 전기적 차단은 작은 화소내에서 개선된 콘트라스트 율을 야기하는 디스클리네이션(disclination)형성을 최소화시킨다. 블랙 메트릭스 재료층은 노출된 개개의 ITO영역(66)의 적어도 일부분을 남기면서 선택 라인(54), 데이터 라인(72) 및 다결정 실리콘 영역(52)위에 코팅될 수 있다. 블랙 메트릭스층은 ITO영역(66)을 통해 개구를 갖는 단일층으로 존재할 수 있고, 또는 데이터 라인(72), 선택라인(54) 및 다결정 실리콘 영역(54)을 통해 연장되는 스트립으로서 존재할 수 있다. 디스플레이(46)에서, 다결정 실리콘 영역(52)과 연장부(58)를 통해 교차 연장되는 선택라인(54)의 일부는 다결정 실리콘 영역(54)을 가진 커패시터를 형성한다. 디스플레이(46)는 도 1에 나타낸 디스플레이(여기서 선택라인(54)은 연장부를 갖지 않는다)의 커패시턴스에 비해 3배이상의 커패시턴스를 갖는다. 비록 커패시턴스가 크게 증가되더라도, 디스플레이의 유효 영역은 동일한 크기의 화소에 대해 약 51%인 디스플레이(46)의 구경과 52%인 도 1의 디스플레이의 구경으로 감소하지 않는다.
도 6 및 도 7에는, 도 4에 나타낸 LCD(46)의 변경을 각각 평면도와 단면도로 나타내었다. 도 4의 LCD(46)에서, ITO영역(66)은 스트레이 필드로부터 액정 재료를 차폐시키기 위해 데이터 라인(72)까지 바로 연장되거나 이 라인에 약간 겹쳐진다. 그러나, 이것은 또한 데이터 라인(72)과 ITO영역(66) 사이에서 강한 용량성 결합을 창출한다. 이러한 용량성 결합을 제거하기 위해, 금속 보호층(80)은 도 6에 나타낸 바와 같이 데이터 라인(72)위와 ITO영역(66)의 인접부분 아래에 위치된다. 차폐층(80)은 도 7에 나타낸 바와 같이, 실리콘 산화물과 바람직하게는 실리콘 이산화물과 같은 절연층(82)에 의해 데이터 라인으로부터 절연된다. 보호층(80)은 도7에 나타낸 바와 같이, 실리콘 산화물 및 바람직하게는 실리콘 이산화물과 같은 절연층(84)에 의해 ITO영역(66)으로부터 절연된다. 보호층(80)은 선택라인(72)과 ITO영역(66) 사이의 용량성 결합을 방지할 뿐만 아니라, 블랙 메트릭스층으로 작용한다. 따라서, 부가의 블랙 메트릭스층은 필요 없다.
따라서, 본 발명에 의해 개개의 화소에 연결된 커패시터의 커패시턴스는 디스플레이의 더 큰 안정성을 제공하기 위해 실제로 증가된다. 비록 커패시턴스가 증가되더라도, 디스플레이의 유효 영역은 커패시턴스의 증가가 화소의 열간에서 디스플레이의 웨이스트(wasted) 영역을 이용하여 달성되기 때문에 실제로 증가되지 않는다. 더욱이 커패시턴스의 증가는 디스플레이하는데 필요한 단계의 수를 증가하지 않고서 달성되는데, 그 이유는 선택라인을 형성하는 다결정 실리콘층이 한정되는 동일한 단계동안 선택라인에 대한 연장부가 형성되기 때문이다.
본 발명은 액정 디스플레이에 관한 것으로, 특히 높은 커패시턴스의 화소를 가진 LCD에 관한 것이다.

Claims (8)

  1. 액정 디스플레이로서,
    표면을 갖는 기판;
    상기 기판 표면상에 배치되며, 다수의 측면을 가진 도전성 재료의 영역을 구비하는 적어도 하나의 화소;
    상기 다수의 측면중 한 측면에 인접한 상기 영역 위를 교차 연장하는, 실질적으로 동일한 폭을 갖는 도전성 선택 라인;
    상기 선택 라인으로부터 상기 영역의 다른 측면 위를 교차 연장하는 적어도 하나의 도전성 연장부;
    상기 영역 및 상기 선택 라인과 그 연장부 사이에 구비되는 유전체 재료층; 및
    상기 영역의 측면을 따라 연장하며 상기 영역에 전기적으로 접속되는 도전성 재료의 데이터 라인을 포함하고,
    상기 선택 라인과 그 연장부는 상기 영역과 함께 상기 영역에 전기적으로 접속되는 커패시터를 형성하는 것을 특징으로 하는 액정 디스플레이.
  2. 제 1항에 있어서,
    상기 선택 라인은 상기 선택 라인으로부터 상기 영역의 다른 측면 위를 따라서 연장하는 2개의 도전성 연장부를 가지며, 상기 유전체층은 상기 선택 라인과 2개의 연장부 및 상기 영역 사이에 구비되는 것을 특징으로 하는 액정 디스플레이.
  3. 제 2항에 있어서,
    상기 데이터 라인은 상기 선택 라인의 연장부의 하나와 동일한 측면의 상기 영역을 따라서 연장되는 것을 특징으로 하는 액정 디스플레이.
  4. 제 3항에 있어서,
    상기 데이터 라인 및 상기 영역 사이에 접속되는 MOS 트랜지스터를 더 포함하는 것을 특징으로 하는 액정 디스플레이.
  5. 제 4항에 있어서,
    상기 영역 및 상기 선택 라인과 그 연장부는 다결정 실리콘으로 형성되는 것을 특징으로 하는 액정 디스플레이.
  6. 제 5항에 있어서,
    상기 도전성 영역은 실질적으로 직사각형이고, 상기 선택 라인은 상기 영역의 한 측면에 인접한 영역 위를 따라서 연장하고, 상기 선택 라인의 연장부는 상기 선택 라인으로부터 상기 영역의 두 대향하는 측면에 인접한 영역 위를 따라서 연장하며, 상기 선택 라인과 그 연장부 사이의 영역 부분은 화소의 유효 영역인 것을 특징으로 하는 액정 디스플레이.
  7. 제 5항에 있어서,
    상기 다결정 실리콘 영역 위에 구비되며, 상기 다결정 실리콘 영역과는 절연되고, 그리고 상기 다결정 실리콘 영역에 전기적으로 연결되는, 상기 화소의 유효 영역을 형성하는 인듐 주석 산화물의 직사각형 영역을 더 포함하며;
    상기 인듐 주석 산화물 영역은 상기 선택 라인 및 상기 데이터 라인 각각에 적어도 직접적으로 이르기까지 연장되고; 상기 데이터 라인 위와 상기 인듐 주석 산화물 영역의 인접부 아래에 구비되는 금속 차폐층을 더 포함하는데, 상기 차폐층은 상기 데이터 라인 및 상기 인듐 주석 산화물 영역으로부터 전기적으로 절연되는 것을 특징으로 하는 액정 디스플레이.
  8. 제 1항에 있어서,
    상기 기판 표면상에서 이격된 행과 열의 배열로 배치된 다수의 화소를 더 포함하고, 상기 각각의 화소는 다수의 측면을 가진 도전성 재료의 영역을 구비하는 것을 특징으로 하는 액정 디스플레이.
KR1019970700370A 1994-07-20 1995-07-20 높은커패시턴스의화소를가진액정디스플레이 KR100382409B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/277,824 US5483366A (en) 1994-07-20 1994-07-20 LCD with hige capacitance pixel having an ITO active region/poly SI pixel region electrical connection and having poly SI selection line extensions along pixel edges
US08/277,824 1994-07-20

Publications (1)

Publication Number Publication Date
KR100382409B1 true KR100382409B1 (ko) 2003-12-24

Family

ID=23062505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970700370A KR100382409B1 (ko) 1994-07-20 1995-07-20 높은커패시턴스의화소를가진액정디스플레이

Country Status (6)

Country Link
US (2) US5483366A (ko)
EP (1) EP0803078B1 (ko)
JP (1) JPH10503032A (ko)
KR (1) KR100382409B1 (ko)
DE (1) DE69526676T2 (ko)
WO (1) WO1996002866A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
JPH07199150A (ja) * 1993-12-28 1995-08-04 Canon Inc 液晶表示装置
JPH07325323A (ja) * 1994-06-02 1995-12-12 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH08306926A (ja) * 1995-05-07 1996-11-22 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
US6372534B1 (en) 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
JP3338281B2 (ja) * 1996-03-19 2002-10-28 株式会社東芝 液晶表示パネル
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
JP3992797B2 (ja) * 1996-09-25 2007-10-17 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
US6088070A (en) * 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
US6359672B2 (en) 1997-10-20 2002-03-19 Guardian Industries Corp. Method of making an LCD or X-ray imaging device with first and second insulating layers
US6011274A (en) * 1997-10-20 2000-01-04 Ois Optical Imaging Systems, Inc. X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween
JP2000221524A (ja) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd カラー液晶表示装置
US6303273B1 (en) * 1999-03-04 2001-10-16 National Semiconductor Corporation Single metal pixel array for light valve utilizing lateral sublithographic spacer isolation
JP3796072B2 (ja) * 1999-08-04 2006-07-12 シャープ株式会社 透過型液晶表示装置
US7130014B2 (en) * 2000-02-29 2006-10-31 Sony Corporation Liquid crystal display device with particular electrode taper using switching devices and a method of manufacturing the same
JP4089123B2 (ja) * 2000-02-29 2008-05-28 ソニー株式会社 液晶表示装置及びその製造方法
KR100685911B1 (ko) * 2000-07-04 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
TW514854B (en) * 2000-08-23 2002-12-21 Semiconductor Energy Lab Portable information apparatus and method of driving the same
US6927922B2 (en) * 2001-12-18 2005-08-09 The University Of Rochester Imaging using a multifocal aspheric lens to obtain extended depth of field
JP4551049B2 (ja) 2002-03-19 2010-09-22 三菱電機株式会社 表示装置
KR100491821B1 (ko) * 2002-05-23 2005-05-27 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US7336430B2 (en) * 2004-09-03 2008-02-26 Micron Technology, Inc. Extended depth of field using a multi-focal length lens with a controlled range of spherical aberration and a centrally obscured aperture
KR20130034360A (ko) 2011-09-28 2013-04-05 삼성디스플레이 주식회사 액정 표시 장치
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04264529A (ja) * 1991-02-20 1992-09-21 Sharp Corp アクティブマトリクス表示装置
US5159477A (en) * 1989-11-22 1992-10-27 Sharp Kabushiki Kaisha Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JPH01167733A (ja) * 1987-12-23 1989-07-03 Seiko Epson Corp アクティブマトリクス基板
US5245452A (en) * 1988-06-24 1993-09-14 Matsushita Electronics Corporation Active matric drive liquid crystal display device using polycrystalline silicon pixel electrodes
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
US4968119A (en) * 1989-01-10 1990-11-06 David Sarnoff Research Center, Inc. High-density liquid-crystal active dot-matrix display structure
JP2979655B2 (ja) * 1991-01-14 1999-11-15 松下電器産業株式会社 アクティブマトリクス基板の駆動方法
JPH04264259A (ja) * 1991-02-18 1992-09-21 Hitachi Constr Mach Co Ltd 超音波顕微鏡装置
KR940004322B1 (ko) * 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159477A (en) * 1989-11-22 1992-10-27 Sharp Kabushiki Kaisha Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line
JPH04264529A (ja) * 1991-02-20 1992-09-21 Sharp Corp アクティブマトリクス表示装置

Also Published As

Publication number Publication date
WO1996002866A1 (en) 1996-02-01
US5483366A (en) 1996-01-09
DE69526676T2 (de) 2002-12-05
EP0803078A1 (en) 1997-10-29
EP0803078B1 (en) 2002-05-08
DE69526676D1 (de) 2002-06-13
JPH10503032A (ja) 1998-03-17
US6078364A (en) 2000-06-20
EP0803078A4 (en) 1998-10-14

Similar Documents

Publication Publication Date Title
KR100382409B1 (ko) 높은커패시턴스의화소를가진액정디스플레이
KR100271037B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법(liquid crystal display device and the method for manufacturing the same)
US7211827B2 (en) Thin film transistor array panel and liquid crystal display including the panel
JP3941032B2 (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
KR940006989B1 (ko) 액티브매트릭스 표시장치
US5844641A (en) Liquid crystal display device having storage capacitors and additional opaque electrodes
US7932986B2 (en) Liquid crystal display comprising a first signal line including a first portion and second portion, wherein the cross-section of the second portion is thinner than the cross-section of the first portion, and wherein a spacer overlaps the second portion
KR101337257B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR100218293B1 (ko) 박막트랜지스터 액정표시소자 및 그의 제조방법
JPH10240162A (ja) アクティブマトリクス表示装置
US20070211201A1 (en) Thin film panel
JP2002057341A (ja) 薄膜半導体装置及び液晶表示装置とこれらの製造方法
KR19980071773A (ko) 액티브매트릭스형 액정표시장치
US7355665B2 (en) Thin film transistor array panel and liquid crystal display including the panel
EP1462846A2 (en) Active matrix LCD having non-straight data lines
US5654731A (en) Shielded pixel structure for liquid crystal displays
US5734448A (en) LCD having a capacitor with two lower capacitor electrodes and a reflective pixel electrode serving as an upper electrode
JP3286843B2 (ja) 液晶パネル
JP3326832B2 (ja) 液晶表示装置
KR100777850B1 (ko) 어레이 기판 및 평면 표시 장치
KR20160086515A (ko) 액정 표시 장치 및 그 제조 방법
KR100209622B1 (ko) 액정표시장치 및 그 제조방법
US20050001944A1 (en) Method of stabilizing parasitic capacitance in an LCD device
KR20070088044A (ko) 액정표시장치의 어레이 기판 및 그 제조방법
KR19980025515A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee