JPH01167733A

JPH01167733A - アクティブマトリクス基板

Info

Publication number: JPH01167733A
Application number: JP62325697A
Authority: JP
Inventors: Takashi Sato; 尚佐藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1987-12-23
Filing date: 1987-12-23
Publication date: 1989-07-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、液晶、エレクトロクロミズム、エレクトロル
ミネッセンス、プラズマなどを用いた平面デイスプレィ
のアクティブマトリクス基板に関する。

〔従来の技術〕

従来、Ｓ　Ｉ　Ｄ　（５ｏｃｉｅｔｙ　Ｆｏｒ　Ｉｎｆ
ｏｒｍａｔｉｏｎ　Ｄｉｓｐｌａｙ）　Ｉｎｔｅｒｎａ
ｔｉｏｎａｌ　Ｓｙｍｐｏｓｉｕｍ　Ｄｉｇｅｓｔ　ｏ
ｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ　／ＶｏｌｕＩ
Ｉｅ　　ｘｖｉ　　Ｐ　１５５〜１５８に記載されてい
るように、液晶と非線形素子から成る１対の直列容量を
走査線とデータ線に配置して構成した画素ユニットを２
次元的に配置したアクティブマトリクス基板が知られて
いた。

〔発明が解決しようとする問題点〕

しかし、従来のアクティブマトリクス基板は次のような
問題点を有していた。すなわち、液晶と非線形素子の１
対の容量詰合で画素ユニットが構成されているため、非
線形素子に欠陥が生じると画素ユニットが欠陥となる。

また、非線形素子に大きな電圧を印加するために、非線
形素子の容量を液晶の容量よりもかなり小さくしなくて
はならず、そのためには非線形素子をＬＳＩプロセスで
用いられているような微細加工技術を用いて形成しなけ
ればならないため大面積のアクティブマトリクス基板を
量産性良く生産するのは困難であった。

そこで、本発明は従来のこのような問題点を解決するも
のであり、目的とするところは、画素ユニットが欠陥と
ならず、量産性良く大面積のアクティブマトリクス基板
を生産できるアクティブマトリクス基板を提供すること
である。

〔問題点を解決するための手段〕

本発明のアクティブマトリクス基板は、絶縁基板上に水
平方向にｙ個、垂直方向にｙ個の画素ユニットを有する
アクティブマトリクス基板において、前記各画素ユニッ
ト当り２本、計２ｙ本の水平方向の走査線とｘ＋１本の
データ線を有し、ｍｎ番地（１本ｍ≦ｘ、１≦ｎ≦ｙ）
の前記画素ユニットの画素電極がｍ、ｍ＋１本目０前記
データ線と作り込み容量または非線形素子を介して接続
され、また２ｎ−１，２ｎ本目の前記走査線と前記画素
電極が前記非線形素子または前記作り込み容量を介して
接続されて成ることを特徴とする。

〔実　施　例〕

本発明の実施例を図面に基づいて説明する。第１図は本
発明にかかるアクティブマトリクス基板の等価回路図で
ある０画素ユニット６が水平方向にｙ個、垂直方向にｙ
個はどマトリクス状に配置されている。各画素ユニット
６は２本のデータ線ｍｄ、（ｍ＋１）ｄ（１本ｍ≦Ｘ）
と画素電極７間に配置された作り込み容量３．４と、２
本の走査線（２ｎ−１）Ｓ、（２ｎ）Ｓ　（１≦ｎ≦ｙ
）と画素電極７間に配置された非線形素子１．２から構
成されている。第１図中において、画素電極７と共通電
極８間に液晶５が接続されている。共通電極８はアクテ
ィブマトリクス基板と対向する対向基板上に設けられて
おり、液晶５は前記両者の基板間に保持されている。

第１図において、非線形素子１．２と作り込み容量３．
４の位置を取り換えて用いても良い、第１図において、
非線形素子は非線形な電流−電圧特性を、あるいは強誘
電体のように電圧により表面電荷量を制御できる素子で
ある。

第２図（ａ）、（ｂ）に本発明のアクティブマトリクス
基板を用いた液晶パネルの画素ユニット６の正視図、断
面図を示す。第２図（ｂ）は第２図（ａ）中Ａ−Ａ’に
おける断面図である。ガラス基板より成る絶縁基板１２
上に形成されたＩＴＯから成るデータ線ｍｄ、（ｍ＋１
）ｄ（１本ｍ≦ｘ）、前記データ線上に形成されたポリ
イミドより成る誘電体層１０、前記誘電体層１０上に形
成されたＩＴＯより成る画素電極７、前記画素電極７上
に形成されたＶＤＦ（フヅ化ビニリデン）とＴｒＦＥｌ
ｈリフルオロエチレン）との共重合体から成る非線形素
子層１１、前記非線形素子層１１上に形成されたＡＪか
ら成る走査線（２ｎ−１）Ｓ、（２ｎ）Ｓ　（１≦ｎ≦
ｙ）から成るアクティブマトリクス基板αと、ガラス基
板より成る絶縁基板１３上に形成されたＩＴＯから成る
共通電極８より成る対向基板βの間に液晶５を保持した
液晶パネルである。

第２図において、液晶５の代わりにエレクトロクロミズ
ム材料、気体、エレクトロルミネッセンス材料を用いて
も良い。

第２図において、絶縁基板１２．１３として、ガラス基
板以外にセラミックなどの無機絶縁基板、プラスチック
などの有機絶縁基板を用いても良い。

データ線ｍｄ、（ｍ＋１）ｄ、画素電極７、共通電極８
として、ＩＴＯ以外の導電材料、例えば金属、透明導電
膜、半導体、シリサイド、導電性高分子、導電性塗料、
超伝導材料などを用いても良い。誘電体層１０として、
ポリイミド以外の誘電体材料、例えば５ｉＯｚ　、Ｓｉ
Ｎｘ、ＴａＯｘ、ＴｉＯｘ、５ｉＯＮ、ＺｎＯなどの金
属あるいは半導体材料の酸化物、あるいはＧａＡｓ、Ｓ
ｉ、ＺｎＳなどの半導体材料、またはＶＤＦとＴｒＦＥ
の共重合体などの含フッ素系の有機材料などの有機材料
などを単層または複層にして用いても良い。走査線（２
ｎ−１）Ｓ、（２ｎ）Ｓとして、ＡＪ以外の金属、適時
導電膜、半導体、シリサイド、導電性高分子、導電性塗
料、超伝導材料を用いても良い、また、非線形素子層１
１として、ＶＤＦとＴｒＦＥの共重合体以外の有機強誘
電体材料、例えばポリフッ化ビニリデン、ＶＤＦとテト
ラフルオロエチレンとの共重合体などを、またチタン酸
バリウムなどの無機強誘電体層を、まな５ｉ０ｘ、５ｉ
ＯＮ、ＳｉＮｘ、ＴａＯｘ、ヒ化セレンなどの非線形電
流−電圧特性を示す半絶縁材料を用いても良い。

また、第２図（ａ）、（ｂ）において、走査線（２ｎ−
１）Ｓ、（２ｎ＞３はデータＩ１ｍｄ、（ｍ＋１）ｄよ
りも上に形成されているが、両者の位置関係を逆にして
、絶縁基板１２上から、走査線（２ｎ−１）Ｓ、（２ｎ
）Ｓ、非線形素子層１１、画素電極７、誘電体層１０、
データ線ｍｄ、（ｍ＋１）ｄの順に形成しても良い、ま
た、単に走査線（２ｎ−１）Ｓ、（２ｎ）Ｓとデータ線
ｍｄ、（ｍ＋１）ｄの位置を逆にしても良い。

第２図（ａ）、（ｂ）において、非線形素子１．２は走
査線＜２ｎ−１）Ｓ、（２ｎ）Ｓと画素電極７ではさま
れた非線形素子層１１により形成されており、作り込み
容量３．４は、データ１［１ｍｄ、（ｍ＋１）ｄと画素
電極７ではさまれた誘電体層１０により形成されている
。

第３図（ａ）、（ｂ）を用いて本発明のアクティブマト
リクス基板を用いた液晶パネルの画素ユニット６当りの
駆動方法を示す、第３図（ａ）は゛画素ユニット６の等
価回路図であり、第３図（ｂ）はデータ線ｍｄ、（ｍ＋
、１）ｄ、走査１１（２ｎ−１）Ｓ、（２ｎ）Ｓに印加
される電圧波形である。

データ線ｍｄと走査線（２ｎ−１）Ｓ、そしてデータ線
（ｍ＋１　）ｄと走査線（２ｎ）Ｓがそれぞれ対を成し
ており、２フイード毎に両者の対が交互に選択され、画
素電極７の電位が各フィールド毎に正負の極性を変える
ように電圧を印加する。

すなわち図中Ａ、８２つのルートを用いて画素電極７に
書き込む、非選択時には走査線（２ｎ−１）Ｓ、（２ｎ
　）’　Ｓは共通電極と同じ、あるいは異なる一定の電
位に保たれる。液晶５に印加される電圧、すなわち画素
電［！１０の電位は、選択時に非線形素子１．２と作り
込み容量３．４の直列容量に印加される電圧をデータ線
ｍｄ、（ｍ＋１）ｄに印加する電圧を変えることにより
制御される。

第３図（ｂ）においては、印加される電圧の絶対値はｌ
　ＶＯ＋Ｖ　＋　Ｉとｌ　Ｖｏ　−Ｖ＋　Ｉ　の２種Ｍ
である。また、非線形素子の容量ＣＮＬと作り込み容量
ＣｓはＣ８＞ＣＮＬの関係にあるので、前記電圧はほと
んど非線形素子に印加される。このように非線形素子に
印加される電圧は液晶の容量ＣＬｃとは関係な（Ｃｓと
ＣＮＬで決定されるため、非線形素子１．２と作り込み
容量３．４との設計の自由度は大きく、大きなパターン
ルールで非線形素子１．２を作ることができる。そのた
め、量産性良く、大面積のアクティブマトリクス基板を
製造することができる。

２次元的に＞ｃＸｙ個の画素ユニット６が配置された液
晶パネルの駆動は次のように行う、偶数番号の走査線と
奇数番号の走査線が、２フイールド毎に独立に順次選択
される。偶数番号の走査線が選択されるフィールドでは
２〜ｘ＋１番までのデータ線群が用いられ、奇数番号の
走査線が選択されるフィールドでは１〜Ｘ番までのデー
タ線群が用いられてデータが送られる。このように、用
いるデータ線群を各フィールドで選択するため、画素ユ
ニット６当り第３図（ａ）（ｂ）で示した動作が、液晶
パネルの全画素ユニット６について行われる。

また、次のように、ショートによる欠陥が生じてもＡ、
８２つの書き込みルートがあるため画素ユニットの表示
状態を正常状態に修正することができる。ショート欠陥
は第２図（ａ）に示したように走査線（２ｎ−１＞３、
（２ｎ）Ｓとデータ線ｍｄ、（ｍ＋・ｌ）ｄ間のショー
トＰ、作り込み容量部のショートＱ、非線形素子部のシ
ョートＲの３つの場合が考えられる。ショートＰの場合
は縦横に走る線欠陥が生じるが、これはａ、とａ２、ま
たはす、とｂ２のどちらか片方のペアを切断すると修正
することができる。また、正常、修正後の画素電極７の
電位は、切断場所によりｌ　　（ＣＮＬ＋Ｃ８）　＋Ｃ
ＬＣ（ａｌ、ａ２切断）（ｂｌ、ｂ２切断）（Ｑ、、：非線形素子１．２により画素電極７に書き込
まれる電荷）となる、ここでＣＮＬ（Ｃ８であり、またＣＬＣ＜Ｃ５
であるように設定すると、となる、そのため、ａ、　、ａ３を切断することが望ま
しい、また、ショートＲの場合はｄを切断するが、その
際の画素電極７の電位はＶ＋（修正後）となる、ショー
トＱの場合はＣを切断し、画素電極７の電位はＶ２とな
る。ショートＱの場合は不完全ではあるが、２値表示程
度であるとほぼ完全な修正が可能となる。そのため、す
べて画素ユニットは正常動作を行う、また、ＣＬｃ＜Ｃ
ｓに設定すると、垂直方向のクロストーク低減にも効果
がある。

〔発明の効果〕

本発明の効果を以下に述べる。

（１）本発明のアクティブマトリクス基板を用いると、
すべての画素ユニットが欠陥とならない。

（２）本発明のアクティブマトリクス基板は大きなパタ
ーンルールで形成されるため、量産性良く大面積のアク
ティブマトリクス基板を生産できる。

【図面の簡単な説明】

第１図は本発明のアクティブマトリクス基板の等価回路
図、第２図（ａ）、（ｂ）は本発明のアクティブマトリ
クス基板を用いた液晶パネルの画素ユニットの上視図及
び断面図、第３図（ａ）、（ｂ）は液晶パネルの画素ユ
ニットの等価回路図、駆動波形図である。１．２・・・非線形素子３．４・・・作り込み容量６・・・・・画素ユニット７・・・・・画素ｔｔｒｉ以上出願人　セイコーエプソン株式会社代理人　弁理士　最　上　　務（他１名）／−−一静ル
旬ｆシ λ−−−静ｊ１４−１）３−一・　作り込井ル１４−−一　任り広がノー１溺　１ｒｆ

Claims

【特許請求の範囲】

　絶縁基板上に水平方向にｘ個、垂直方向にｙ個の画素
ユニットを有するアクティブマトリクス基板において、
前記各画素ユニット当り２本、計２ｙ本の水平方向の走
査線とｘ＋１本のデータ線を有し、ｍｎ番地（１≦ｍ≦
ｘ、１≦ｎ≦ｙ）の前記画素ユニットの画素電極がｍ、
ｍ＋１本目の前記データ線と作り込み容量または非線形
素子を介して接続され、また２ｎ−１、２ｎ本目の前記
走査線と前記画素電極が前記非線形素子または前記作り
込み容量を介して接続されて成ることを特徴とするアク
ティブマトリクス基板。