KR19980070848A - 분할 포토다이오드 - Google Patents

분할 포토다이오드 Download PDF

Info

Publication number
KR19980070848A
KR19980070848A KR1019980002297A KR19980002297A KR19980070848A KR 19980070848 A KR19980070848 A KR 19980070848A KR 1019980002297 A KR1019980002297 A KR 1019980002297A KR 19980002297 A KR19980002297 A KR 19980002297A KR 19980070848 A KR19980070848 A KR 19980070848A
Authority
KR
South Korea
Prior art keywords
regions
diffusion region
region
photodiode
semiconductor
Prior art date
Application number
KR1019980002297A
Other languages
English (en)
Other versions
KR100272868B1 (ko
Inventor
후쿠나가나오키
타키모토타카히로
쿠보마사루
Original Assignee
쯔지하루오
샤프가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지하루오, 샤프가부시끼가이샤 filed Critical 쯔지하루오
Publication of KR19980070848A publication Critical patent/KR19980070848A/ko
Application granted granted Critical
Publication of KR100272868B1 publication Critical patent/KR100272868B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

본 발명의 분할 포토다이오드는, 제1도전형의 반도체 기판; 상기 반도체 기판의 표면에 형성된, 제2도전형의 반도체층; 및 제1도전형의 복수의 분리 확산 영역을 포함하고, 상기 분리 확산 영역의 각각은 적어도 하나의 층으로 구성되고, 상기 복수의 분리 확산 영역은 상기 반도체층에 있어서 반도체 기판의 표면에 접하여 그의 타방 표면과는 반대측의 반도체층의 표면으로 부터 각각 연장되어 상기 반도체 기판의 표면 아래의 영역에 달하도록 복수 영역에 형성되고, 또한 상기 복수의 분리 확산 영역은 상기 반도체층을 제2도전형의 적어도 3개의 반도체 영역으로 분할한다.
상기 조합된 반도체 영역의 분리부에 위치된 특정한 어느 분리 확산 영역을 제외한 다른 분리 확산 영역의 하부에 제1도전형의 제1매립 확산 영역이 더 형성되고, 역방향 바이어스의 인가에 의해 상기 다른 분리 확산 영역 하측의 영역에 있어서의 반도체 기판의 공핍화가 억제되는 것을 특징으로 한다.

Description

분할 포토다이오드
본 발명은 광픽업 장치 등에 사용되는 수광소자에 채용되는 분할 포토다이오드에 관한 것이다. 특히, 본 발명은 개선된 응답 속도를 제공할 수 있는 구조를 갖는 분할 포토다이오드(divided photodiode)에 관한 것이다.
광픽업 장치는 CD-ROM, DVD 등의 각종 광디스크 장치에 사용된다. 최근, DVD의 개발이 특히 활발히 진행되고 있다. 이와 같은 광디스크 장치는 동화상 등의 다량의 데이터를 처리하도록 하는 것이 요구된다. 또한, 현재의 DVD보다 빠른 2배속 또는 4배속의 DVD가 장차 개발될 것으로 예상된다. 이러한 관점에서, 광디스크 장치의 고속화에 대한 요망이 더욱 강해지고 있다.
종래, 수광부가 복수의 광검출부로 분할된 분할 포토다이오드 소자가 광디스크 장치의 신호 검출 소자로 사용되고 있다.
최근 광디스크 장치의 소형 고성능화에 따라, 광디스크 장치의 크기 및 중량을 감소시키는 것이 더욱 중요하게 되고 있다. 이와 같은 광디스크 장치를 실현하기 위해서는, 트래킹빔 발생부, 광분기부 및 에러신호 발생부가 집적화된 하나의 홀로그램 소자를 포함하는 광모듈이 제안되었다. 이 광모듈은 그의 내부에 레이저 다이오드, 포토다이오드 등을 수용한 하나의 집적 패키지의 상면에 제공된다.
도 18은 이와 같은 광모듈을 포함하는 광픽업 장치의 광학계의 개략 구성도이다.
이하, 상기 광학계의 신호 검출 원리에 대해 간단히 설명한다.
레이저 다이오드 LD로 부터 출사된 광은, 홀로그램 소자(31)의 하면 아래에 형성된 트래킹빔 발생 회절 격자(30)에 의해 3개의 광빔, 즉 트래킹용의 두 개의 부 빔 및 정보 신호 독출용의 하나의 주 빔으로 나뉘어진다. 다음, 상기 광빔은, 상기 패키지 상면에 형성된 홀로그램 소자(31)를 0차 광(zero-order light)으로서 투과하고, 콜리메이터 렌즈(32)에 의해 평행광으로 변환된 다음, 디스크(34)상의 대물 렌즈(33)에 의해 집광된다.
상기 디스크(34)로 부터 반사된 광은 상기 디스크(34)상에 형성된 피트에 의해 변조되고, 대물 렌즈(33)와 콜리메이터 렌즈(32)를 투과한 다음, 홀로그램 소자(31)에 의해 회절되어 1차 회절광으로서 5분할 포토다이오드 PD상에 유도되며, 이 5분할 포토다이오드 PD상에는 5개로 분할된 광검출부 D1∼D5(이하, 광검출 포토다이오드부D1∼D5라 함)가 형성되어 있다.
상기 홀로그램 소자(31)는, 각각 다른 회절 주기를 갖는 2개의 영역(31a,31b)을 포함한다. 상기 주 빔의 반사광이 상기 두 영역중 하나에 입사되면, 상기 광은 광검출부 D2 및 D3를 서로 분리하는 분리부상에 집광된다. 한편, 상기 주 빔의 반사광이 상기 홀로그램 소자(31)의 타방 영역에 입사되면, 상기 광은 광검출부 D4에 집광된다. 상기 두개의 부 빔의 반사된 광빔은 각각 상기 홀로그램 소자(31)에 의해 광검출부 D1 및 D5상에 집광된다.
상기 광학계에 있어서는, 상기 홀로그램 소자(31)와 디스크(34)간의 거리의 변화에 따라, 포토다이오드 PD상의 반사된 주 빔의 입사 위치가 반사광의 한쌍의 광검출 포토다이오드 D2와 D3의 길이방향을 따라 이동된다. 상기 주 빔이 디스크(34)상에 초점이 맞추어지면, 그의 반사 광빔은 상기 한쌍의 포토다이오드 PD의 광검출부 D2와 D3간의 분리부에 입사된다.
따라서, 상기 5분할 포토다이오드 PD의 광검출부 D1∼D5의 출력을 S1∼S5로 각각 표시하면, 포커스 오차 신호 FES는 다음 식으로 주어진다: FES = S2 - S3
한편, 트래킹 에러는 소위 3빔법에 의해 검출된다. 상기 트래킹용 두 개의 부 빔은 각각 광검출부 D1과 D5상에 집광되기 때문에, 트래킹 오차 신호 TES는 다음 식으로 주어진다: TES = S1 - S5. 이에 따라, 트래킹 오차 신호 TES가 0이면, 상기 주 빔은 이 주 빔이 조사될 타겟 트랙상에 정확히 위치된다.
또한, 재생 신호 RF는 주 빔의 반사광을 수광하는 광검출부 D2∼D4의 출력들의 합으로서, 식 RF = S2 + S3 + S4로 주어진다.
도 19는 도 18에 도시된 종래 광검출 분할 포토다이오드의 a-a'선 단면도이다. 단, 도 19에서, 메탈배선 처리 공정 이후의 각 공정에 의해 형성되는 각종 부품, 예컨대 다층배선이나 보호막 등은 생략되어 있다. 도 19에서, D1, D2, D3 및 D5는 광검출부를 나타낸다.
이하, 분할 포토다이오드의 제조방법을 도 20A와 20B에 도시한 단면도를 참조하여 설명한다. 도 19, 도 20A 및 20B에 있어서, 동일한 구성요소에 대해서는 동일한 부호로 표시했다.
우선, 도 20A에 도시한 바와 같이, P형 반도체 기판(1)에 있어서 상기 광검출부 D1∼D5를 서로 분리하는 분리부로 되는 영역에 P형 분리 확산 영역(2)를 형성한다.
다음, 도 20B에 도시한 바와 같이, 상기 P형 반도체 기판(1)의 전체 면에 N형 에피택셜층(4)을 형성한 다음, 상기 N형 에피택셜층(4)에 있어서, 각각의 P형 분리 확산 영역(2)에 대응하는 영역에 P형 분리 확산 영역(5)을 형성한다. 이들 분리 확산 영역(5)은, N형 에피택셜층(4)의 표면으로 부터 상기 분리 확산 영역(2)의 상부에 달하도록 수직으로 연장되어 형성된다. 즉, 상기 영역(2,5)으로 구성되는 각 쌍의 P형 분리 확산 영역(5)은, N형 에피택셜층(4)의 표면으로 부터 상기 P형 반도체 기판(1)의 표면에 걸쳐 형성된다. 그 결과, 상기 N형 에피택셜층(4)은 복수개의(도 20B에 도시한 예에서는 4개) 전기적으로 분리된 N형 반도체 영역으로 분할되어, 이에 따라 각각의 광검출부 D1∼D5가 형성된다(단, 도 20B에 광검출부 D4는 도시되지 않음).
다음, 상기 N형 에피택셜층(4) 표면의 분할 포토다이오드의 각 부에 N형 확산 영역(6)을 형성한다. 상기 포토다이오드의 직렬 저항은 이들 N형 확산층(6)에 의해 감소된다. 그 결과, 그의 CR 시정수가 감소되어 고속 응답특성이 실현된다.
그 후, 도 12에 도시한 바와 같이, 상기 N형 확산 영역(6)을 포함하는 N형 에피택셜층(4)상에 관통공을 갖는 산화막(12)을 형성하고, 상기 산화막(12)상에 전극(13)을 형성한다. 이와 같이, 전극(13)의 각각이 상기 관통공의 조합된 하나를 통해 분리 확산 영역(5)의 조합된 하나에 전기적으로 접속되어 있는, 도 19에 도시한 종래 광검출 분할 포토다이오드를 형성할 수 있다.
재생신호 RF를 처리하기 위한 광검출부 D2, D3 및 D4는 고속 동작이 요구된다. 광검출부 D2와 D3간의 분리부에 광빔이 조사되는 경우, 상기 광검출부 D2, D3는 특히 고속 동작이 요구된다. 그러나, 광검출부 D2와 D3간의 분리부에 광빔이 조사되는 경우, 상기 광검출부 D2 또는 D3의 중앙부에 광빔이 조사되는 경우에 비해 상기 분할 포토다이오드 PD의 차단 주파수가 저하된다. 여기에서, 상기 차단 주파수는, 게인이 저주파 대역에서의 게인에 비해 약 3dB 저하하는 주파수를 의미한다.
도 21A 및 21B는 상기 분할 포토다이오드 PD의 차단 주파수의 감소를 설명하는 실험 결과를 도시한 것이다.
도 21A는 도 19에 도시한 분할 포토다이오드 PD의 한쌍의 광검출부 D2, D3의 근방을 도시한 단면도이다. 한편, 도 21B는 상기 분할 포토다이오드 PD의 차단 주파수의 광빔 위치 의존성을 나타낸 그래프이다. 도 21B에서, 횡축은 광검출부 D2, D3의 근방에 있어서의 입사되는 회절광의 광빔의 위치를 나타내고, 종축은 각 위치에서의 차단 주파수 fc(MHz)를 나타낸다. 도 21B에 도시한 측정 결과는, P형 반도체 기판(1)의 비저항이 약 15Ωcm로 설정되고, 포토다이오드에 인가되는 역방향 바이어스가 약 1.5V이고 부하 저항이 약 380Ω으로 설정되는 조건하에서 얻어진다
도 21B로 부터 알수 있는 바와 같이, 상기 광검출부 D2 및 D3 사이의 분리부의 근방에 광빔이 위치되는 경우에는, 상기 광검출부 D2 또는 D3의 중앙부에 광빔이 조사되는 경우에 비해 차단 주파수 fc가 감소된다. 상기 광검출부 D2 및 D3사이의 분리부에 광빔이 조사되는 경우에, 상기 차단 주파수는 20MHz보다 약간 큰 값을 갖는다. 이에 따라, 이와 같은 차단 주파수를 갖는 포토다이오드는 DVD에 채용될 수 있다. 그러나, 상기 포토다이오드는 2배속 DVD, 4배속 DVD 등에 대해 보다 고속의 응답 속도로 동작될 수 없다.
광검출부 D2 및 D3의 분리부에 광이 조사되었을 때 차단 주파수가 저하하는 이유는 P형 분리 확산 영역(2) 하부의 P형 반도체기판(1)에서 발생된 광캐리어가 P형 분리 확산 영역(2)을 우회하여 N형 에피택셜층(4)과 P형 반도체 기판(1)간의 PN접합에 형성되는 공핍층에 도달하기 때문이다. 즉, P형 분리확산층(2) 하부에 발생되는 광캐리어가 약 수십 μm정도의 거리에 걸쳐 확산 이동할 필요가 있기 때문에, 이와 같이 긴 이동 성분이 포토다이오드의 차단 주파수를 저하시킨다.
도 22는 광검출부 D2 및 D3사이의 분리부에 상당하는 P형 분리확산영역(2) 및 그의 근방에 있어서의 전류의 흐름을 구한 시뮬레이션 결과로서, 전류의 방향을 화살표로 나타내고 있다. 도 22에서, 종축의 0μm로 표시한 위치는 기판 표면에 해당하고 P형 분리 확산 영역(2)의 하단은 이 기판 표면의 하측에 위치된다.
광캐리어로 기능하는 전자는 도 22의 화살표와는 반대 방향으로 이동한다. 도 22로 부터 알수 있는 바와 같이, 광캐리어는 분리부로서 기능하는 P형 분리확산층(2)을 우회하여 N형 에피택셜층(4)과 P형 반도체 기판(1)간에 형성되는 PN 접합에 존재하는 공핍층에 도달하도록 된다.
도 23은 광검출부간의 분리부의 깊이 방향의 포텐셜 분포를 도시한 그래프이다. 도 23에서, 종축은 포텐셜(Volt)를 나타내고, 횡축은 기판 표면으로 부터의 깊이(μm)를 나타낸다. 영역(5)은 P형 분리 확산 영역(2)에 대응하고, 영역(2)은 P형 분리 확산 영역(2)에 대응한다.
도 23으로 부터 알수 있는 바와 같이, 이 포텐셜 분포에 있어서, P형 분리 확산 영역(2)은 포텐셜이 크기 때문에, 기판(1)에서 그의 표면을 향해 이동하는 광캐리어인 전자에 대해 포텐셜 배리어로 작용하게 된다. 따라서, 도 22에 보인 바와 같이, 광캐리어는 P형 분리확산 영역(2)을 우회하여 이동한다.
통상적으로 사용되는 P형 반도체기판(1)의 비저항은 약 15Ωcm이다. 이에 따라, 각각의 광검출부를 구성하는 광검출 포토다이오드부에 약 1.5V의 역방향 바이어스가 인가되는 경우, 도 22에 도시한 바와 같이 광캐리어가 우회하여 주행하는 거리는 수십μm 정도이다.
상기 문제를 해결하기 위해 각종 대책이 강구되고 있다.
예컨대, 도 24에 도시한 바와 같은 구조를 갖는 분할 포토다이오드가 일본국 특허출원 8-166284호(일본국 특허공개공보 9-153605호에 대응)에 제안되어 있다.
도 24에 도시한 분할 포토다이오드는, 도 19에 도시한 종래의 분할 포토다이오드와는 달리, P형 반도체 기판(1)으로서 높은 비저항을 갖는 기판을 사용한다. 이에 따라, 도 19와 24에 보인 포토다이오드에 동일한 레벨의 역방향 바이어스가 인가되면, 도 24에 도시한 포토다이오드에 있어서 N형 에피택셜층(4)과 P형 반도체기판(1a)간의 PN접합부의 공핍층 면적이 도 19에 나타낸 포토다이오드에 비해 넓어진다. 따라서, 광검출부 D2와 D3간의 분리부에 위치된 P형 분리 확산 영역(2) 하방의 영역을 향해 공핍층이 크게 신장된다. 그 결과, 상기 P형 분리 확산 영역(2) 하측의 P형 반도체 기판(1)에 생성된 광캐리어가 상기 P형 분리 확산 영역(2)을 우회하여 주행하는 거리가 짧아진다. 따라서, 포토다이오드의 응답속도 및 차단주파수가 향상된다. 기판의 비저항이 높을수록 광캐리어의 주행 거리가 짧아져 포토다이오드의 응답속도가 향상될 수 있다.
그러나, 본 발명자들의 구체적인 연구결과, 기판 비저항만을 단순히 개선하는 것으로는 응답속도가 항상 만족하게 향상될 수 없다는 것이 발견되었다.
본 발명의 포토다이오드는, 제1도전형의 반도체 기판; 상기 반도체 기판의 표면에 형성된, 제2도전형의 반도체층; 및 제1도전형의 복수의 분리 확산 영역을 포함한다. 상기 분리 확산 영역의 각각은 적어도 하나의 층으로 구성되고, 상기 복수의 분리 확산 영역은 상기 반도체층에 있어서 반도체 기판의 표면에 접하여 그의 타방 표면과는 반대측의 반도체층의 표면으로 부터 각각 연장되어 상기 반도체 기판의 표면 아래의 영역에 달하도록 복수 영역에 형성되고, 또한 상기 복수의 분리 확산 영역은 상기 반도체층을 제2도전형의 적어도 3개의 반도체 영역으로 분할한다. 상기 복수의 분리 확산 영역에 의해 분할되어 있는 적어도 3개의 반도체 영역중, 분리부를 통해 서로 인접하는 조합된 복수의 반도체 영역의 상기 분리부의 근방에 광이 조사되는 한편, 상기 조합된 복수의 반도체 영역 이외의 반도체 영역의 거의 중앙부에 광이 조사된다. 상기 조합된 반도체 영역의 분리부에 위치된 특정한 어느 분리 확산 영역을 제외한 다른 분리 확산 영역의 하부에 제1도전형의 제1매립 확산 영역이 더 형성되고, 역방향 바이어스의 인가에 의해 상기 다른 분리 확산 영역 하측의 영역에 있어서의 반도체 기판의 공핍화가 억제된다.
상기 조합된 복수의 반도체 영역의 분리부에 위치된 특정 분리 확산 영역 하측 영역에 있어서는, 상기 제1매립 확산 영역의 형성이 생략되는 것이 바람직하다.
상기 반도체 기판은 약 100 Ωcm 이상의 비저항을 갖는 것이 바람직하다.
상기 제1매립 확산 영역이 형성되는 다른 분리확산층위에는, 상기 제1매립 확산 영역상의 미광(迷光)의 조사를 억제하기 위한 차광막이 형성되는 것이 바람직하다.
상기 제1매립 확산 영역은, 약 5μm 이상의 확산 깊이 Xj를 갖도록 형성되는 것이 바람직하다.
상기 제1매립 확산 영역은, 약 1 x 1017atoms/cm3이하의 표면 농도를 갖도록 형성되는 것이 바람직하다.
상기 제1매립 확산 영역 및 상기 다른 분리 확산 영역은, 상기 제1매립 확산 영역과 상기 다른 분리 확산 영역간의 접촉 영역에 약 5 x 1014atoms/cm3이상의 농도를 갖도록 형성되는 것이 바람직하다.
상기 제1매립 확산 영역 및 상기 다른 분리 확산 영역은, 상기 분리부에 위치된 특정 분리 확산 영역 가까이 위치된 상기 다른 분리 확산 영역의 일단과 상기 제1매립 확산 영역의 일단을 접촉시켜 형성되는 것이 바람직하다.
상기 반도체 기판과 상기 반도체층이 상기 적어도 3개의 반도체 영역보다 넓은 범위에 걸쳐 존재하고, 상기 적어도 3개의 반도체 영역의 외측에 신호 처리회로가 형성되는 구성을 가질수 있다.
또한, 상기 신호 처리회로는 제1도전형의 제2매립 확산 영역을 포함하고, 상기 제2매립 확산 영역은 상기 제1매립 확산 영역과 동시에 형성되는 구성을 가질수 있다.
또한, 상기 제1매립 확산 영역으로 부터의 보론의 오토도핑을 방지하기 위해, 상기 제2도전형의 반도체층의 불순물 농도는 약 5 x 1015atoms/cm3이상으로 설정되는 구성을 가질수 있다.
본 발명의 다른 포토다이오드는, 제1도전형의 반도체 기판; 상기 반도체 기판의 표면에 형성된, 제2도전형의 반도체층; 및 복수의 제1도전형의 분리 확산 영역을 포함한다. 상기 분리 확산 영역의 각각은 적어도 하나의 층으로 구성되고, 상기 복수의 분리 확산 영역은, 상기 반도체층에 있어서, 반도체 기판의 표면에 접하여 그의 타방 표면과는 반대측의 반도체층의 표면으로 부터 각각 연장되어 상기 반도체 기판의 표면 아래의 영역에 달하도록 복수의 영역에 형성되고, 상기 복수의 분리 확산 영역은 상기 반도체층을 적어도 3개의 제2도전형의 반도체 영역으로 분할한다. 상기 복수의 분리 확산 영역에 의해 분할되어 있는 적어도 3개의 반도체 영역중, 분리부를 통해 서로 인접하는 조합된 복수의 반도체 영역의 상기 분리부의 근방에 광이 조사되는 한편, 상기 조합된 복수의 반도체 영역 이외의 반도체 영역의 거의 중앙부에 광이 조사된다. 상기 조합된 복수의 반도체 영역의 분리부에 위치된 분리 확산 영역의 특정한 하나는 상기 반도체 기판의 표면 하부의 얕은 레벨에 달하도록 형성되고, 다른 분리 확산 영역은 상기 반도체 기판의 표면 하부의 깊은 레벨에 달하도록 형성된다.
상기 반도체 기판과 상기 반도체층이 상기 적어도 3개의 반도체 영역보다 넓은 범위에 걸쳐 존재하고, 상기 적어도 3개의 반도체 영역의 외측에 신호 처리회로가 형성되는 구성을 가질수 있다.
또한, 상기 신호 처리회로는 제1도전형의 매립 확산 영역을 포함하는 구성을 가질수 있다.
이에 따라, 본 발명은 응답속도가 향상될 수 있는 분할 포토다이오드를 제공할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 제1실시예에 있어서의 분할 포토다이오드의 구조를 보인 단면도이다.
도 2A와 2B는 도 1에 보인 분할 포토다이오드를 제조하기 위한 공정의 스텝을 보인 단면도이다.
도 3은 광캐리어가 P형 매립 확산층을 우회하는 경우의 광캐리어의 동작을 개략적으로 보인 단면도이다.
도 4는 광캐리어가 P형 분리 확산층을 우회하는 경우의 광캐리어의 동작을 개략적으로 보인 단면도이다.
도 5는 차단주파수의 향상에 대한 본 발명의 매립확산영역의 효과를 보인 그래프이다.
도 6은 보론의 오토도핑(autodoping) 현상을 보인 개략 단면도이다.
도 7은 보론의 오토도핑이 발생된 포토다이오드의 중앙부에 있어서의 깊이방향의 전자에 대한 포텐셜 분포를 보인 그래프이다(도 6의 x-x'선의 불순물 프로파일).
도 8은 본 발명의 제2실시예에 있어서의 분할 포토다이오드의 구조를 보인 단면도이다.
도 9는 본 발명의 제3실시예에 있어서의 분할 포토다이오드의 구조를 보인 단면도이다.
도 10은 본 발명의 제4실시예에 있어서의 분할 포토다이오드의 구조를 보인 단면도이다.
도 11은 본 발명의 제5실시예에 있어서의 분할 포토다이오드의 구조를 보인 단면도이다.
도 12A와 12B는 도 11에 보인 분할 포토다이오드를 제조하기 위한 공정의 스텝을 보인 단면도이다.
도 13은 본 발명의 제5실시예에 있어서의 분할 포토다이오드의 다른 구조를 보인 단면도이다.
도 14는 N형 에피택셜층의 불순물농도가 약 1.7 x 1015atoms/cm3인 경우의 불순물 농도 프로파일이다.
도 15는 N형 에피택셜층의 불순물농도가 약 5.0 x 1015atoms/cm3인 경우의 불순물 농도 프로파일이다.
도 16은 N형 에피택셜층의 불순물농도에 대한 NPN 트랜지스터의 내전압 특성을 보인 그래프이다.
도 17은 본 발명의 제6실시예에 있어서의 분할 포토다이오드의 구조를 보인 단면도이다.
도 18은 홀로그램 소자를 사용한 광픽업 장치의 광학계의 구성을 보인 개략도이다.
도 19은 종래 분할 포토다이오드의 구조를 보인 단면도이다.
도 20A와 20B는 도 19에 보인 분할 포토다이오드를 제조하기 위한 공정의 스텝을 보인 단면도이다.
도 21A는 도 19에 보인 분할 포토다이오드의 일부의 단면도이고, 도 21B는 도 19에 보인 분할 포토다이오드의 차단주파수에 있어서의 광빔의 위치 의존성을 보인 그래프이다.
도 22는 광빔이 분할 포토다이오드의 분리부 근방에 조사되는 상태에서 도 19에 보인 분할 포토다이오드에 대한 디바이스 시뮬레이션 결과를 보인 도면이다.
도 23은 도 19에 보인 분할 포토다이오드에 있어서의 분리부의 깊이방향의 포텐셜 분포에 대한 디바이스 시뮬레이션 결과를 보인 그래프이다.
도 24는 종래 분할 포토다이오드의 다른 구조를 보인 단면도이다.
도 25는 도 19에 보인 분할 포토다이오드의 직렬 저항을 설명하기 위한 단면도이다.
도 26A와 26B는 각각 본 발명이 적용될 수 있는 분할 포토다이오드의 광검출부의 구성 예를 보인 개략도이다.
상기한 바와 같이, 기판의 비저항을 증가시킴으로써 분할 포토다이오드의 응답 속도를 개선할 수 있다. 그러나, 보다 구체적인 실험결과, 본 발명자들은 기판의 비저항이 너무 높을 경우, 어떤 문제가 야기된다는 것을 발견했다. 이 점을 도 25를 참조하여 설명한다.
도 25에 도시한 바와 같이, 500 Ωcm정도로 높은 비저항을 갖는 반도체 기판이 사용될 경우, 광이 조사되는 P형 분리 확산 영역(예컨대, 도 25에서 영역 B) 하측의 영역에 서의 공핍층의 면적이 넓어진다. 그 결과, P형 분리 확산 영역(2)을 우회하여 광캐리어가 주행하는 거리가 단축된다. 그러나, 동시에, 포토다이오드의 기판 전위가 얻어지는 P형 분리 확산 영역(예컨대, 도 25에서 영역 A 및 C) 하측의 영역도 공핍화된다. 상기 P형 분리 확산 영역(예컨대, 도 25에서 영역 A 및 C) 하측의 P형 반도체 기판의 영역이 공핍화되면, 이들 영역에 있어서의 저항(즉, 도 25에서 R1)이 극도로 증가되어, 포토다이오드의 직렬 저항도 증가된다. 이에 따라, 이들 영역에 있어서의 저항 성분에 의해 CR 시정수가 증가되기 때문에, 포토다이오드의 응답 속도가 저하된다.
또한, 기판의 비저항이 너무 높게 설정되면, 기판 자체의 비저항으로 부터 비롯되는 저항 성분(즉, 도 25에서 R2)이 증가된다. 그 결과, 이 저항 성분과 조합된 CR시정수에 의해 포토다이오드의 응답속도가 저하되는 문제가 있다.
이에 따라, 상기 이와같은 문제를 해결하기 위해, 본 발명은 포토다이오드의 기판 포텐셜이 얻어지는, 분리 확산 영역 하측의 반도체 기판의 영역에 매립 확산 영역을 제공한다. 이에 따라, 상기 분리 확산 영역 하측의 반도체 기판의 영역이 역방향 바이어스의 인가에 의해 공핍화되지 않게 된다. 그 결과, 상기 공핍층의 생성에 의해 포토다이오드의 직렬 저항이 증가되는 것을 방지할 수 있어, 포토다이오드의 차단 주파수를 개선할 수 있다.
또한, 한쌍의 반도체 영역간의 분리부에 광이 조사될 때, 상기 반도체 기판의 비저항을 증가시킴으로써 공핍층을 확대할 수 있다. 그 결과, 공핍층의 단부가 상기 분리 확산 영역의 하방 영역으로 크게 확장된다. 종래 분할 포토다이오드에 있어서, 광캐리어는 분리 확산 영역을 우회하여 이동한다. 그러나, 본 발명에 의하면, 이와 같은 광캐리어의 우회가 억제될 수 있어, 확산 이동 거리를 단축할 수 있다. 따라서, 포토다이오드의 차단 주파수를 향상시킬수 있다.
이하, 본 발명의 실시예를 첨부 도면을 참조하여 설명한다.
실시예 1
본 발명에 의한 제1실시예의 포토다이오드를 도면을 참조하여 설명한다.
도 1은 제1실시예의 분할 포토다이오드의 단면도이다. 메탈배선 처리공정 이후의 각 공정에서 형성되는 다층 배선, 보호막 등을 포함하는 각종 부품은 도 1에서 생략되어 있다.
상기 분할 포토다이오드에 있어서, 예컨대 500Ωcm 정도의 높은 비저항을 갖는 실리콘으로 이루어지는 P형 고 비저항 반도체 기판(11)상에 반도체층으로서의 N형 에피택셜층(4)이 형성된다. 상기 반도체 기판(11)의 표면보다 약간 낮은 레벨의 영역에 달하도록 상기 N형 에피택셜층(4)의 상면으로 부터 연장되는 P형 분리 확산 영역쌍(2,5)이 복수의 영역에 형성되어 있다. 상기 P형 분리 확산 영역의 각각은 상기 반도체 기판(11)의 표면보다 약간 낮은 레벨의 영역으로 부터 연장되어 상기 N형 에피택셜층(4)의 중간에 달하도록 형성된다. 상기 P형 분리 확산 영역(5)은 상기 N형 에피택셜층(4)의 상면에 달하도록 상기 조합된 분리 확산 영역(5)상에 형성된다.
상기 P형 분리 확산 영역쌍(2,5)은, 이들 영역들이 서로 전기적으로 분리되도록 상기 N형 에피택셜층(4)을 복수의 영역(예컨대, 도 1에 도시한 예에서는 4개의 영역)으로 분할한다. 그의 최외측 영역도 인접한 영역들로 부터 전기적으로 절연되어 있다. 상기 N형 에피택셜층(4)의 각 분할 영역의 상부에는 N형 확산 영역(6)이 형성된다. 상기 P형 분리 확산 영역쌍(2,5)에 의해 분할된 4개의 영역은 포토다이오드의 각 광검출부 D1, D2, D3 및 D5로 된다. 상기 광검출부 D1 및 D5는 트래킹 오차 신호 TES가 얻어지는 영역이다. 상기 광검출부 D1 및 D5의 각각에 있어서는, 거의 중앙부에 광이 조사된다. 상기 광검출부 D2 및 D3는 포커스 오차 신호 FES가 얻어지는 영역이다. 상기 광검출부 D2 및 D3에 있어서는, 주로 그의 분리부상에 광이 조사된다.
상기 N형 에피택셜층(4)상에는 산화막(12)이 형성되어 있다. 상기 산화막(12)상에는 이 산화막(12)을 관통하여 기판전위를 취출하기 위한 4개의 전극(13)이 형성되어 있다. 상기 전극(13)은, 상기 광검출부 D2와 D3 사이의 분리 확산 영역을 제외하고, 분리 확산 영역상에 제공된다. 각 전극(13)의 하단은 상기 조합된 P형 분리 확산 영역(5)에 달한다. 또한, 전극(13)이 형성되어 있는 상기 P형 분리 확산 영역(5)에 대응하는 분리 확산 영역(2) 하방에는 P형 매립확산 영역(3)이 형성되어 있다.
다음, 이와 같이 구성된 제1실시예의 분할 포토다이오드의 제조방법을 도 2A와 2B에 도시한 단면도를 참조하여 설명한다. 도 1, 도 2A 및 2B에 있어서, 동일한 구성요소에 대해서는 동일한 부호로 표시했다.
우선, 도 2A에 도시한 바와 같이, P형 고 비저항 반도체 기판(11) 표면의 광검출부 D1∼D5를 분할하는 5개의 분리부로 되는 영역중, 예컨대 기판 전위를 취출하는 분리 확산 영역에 대응하는 4개의 영역에 P형 매립 확산 영역(3)을 형성한다. 다음, 광검출부 D1∼D5를 서로 분할하는 5개의 분리영역에 대응하는 영역에 P형 분리 확산 영역(2)을 형성한다.
다음, 도 2B에 도시한 바와 같이, 상기 P형 고 비저항 반도체 기판(11)의 전체 면에 N형 에피택셜층(4)을 형성한다.
이어서, 각각의 P형 분리 확산 영역(2)에 대응하는 N형 에피택셜층(4)의 내측영역에 P형 분리 확산 영역(5)을 형성한다. 이들 분리 확산 영역(5)은, N형 에피택셜층(4)의 상면으로 부터 연장되어 상기 각각의 P형 분리 확산 영역(2)에 달하도록 형성된다. 그 결과, 각 쌍의 P형 분리 확산 영역(2,5)이, N형 에피택셜층(4)의 표면으로 부터 연장되어 상기 P형 반도체 기판(11)의 표면에 달하도록 각각 형성된다. 상기 P형 분리 확산 영역(2)은 이 공정에서 기판(11)으로 부터 N형 에피택셜층(4)을 향해 확산에 의해 넓어진다. 이들 쌍의 P형 분리 확산 영역(2,5)을 형성함으로써, N형 에피택셜층(4)은 복수의 전기적으로 분리된 N형 반도체 영역으로 분할되어 각각의 광검출부 D1∼D5(이들 도면에서 D4는 도시되지 않음)를 형성한다.
다음, 상기 각각의 광검출부 D1∼D5를에 대응하는 N형 에피택셜층(4)의 영역에 N형 확산 영역(6)을 형성한다. 아들 N형 확산 영역(6)은 포토다이오드의 직렬 저항을 감소시키기 위해 제공되며, 이에 따라 CR 시정수가 감소되어 고속 응답특성이 실현된다.
최후로, 도 1에 도시한 바와 같이, 산화막(12)과 전극(13)을 형성하여, 본 실시예에서의 분할 포토다이오드를 완성한다.
이 실시예의 분할 포토다이오드에 있어서, 포토다이오드에 대한 역바이어스의 인가에 의해 P형 분리 확산 영역(2) 하방의 P형 고 비저항 반도체 기판(11)이 공핍화되지 않도록 기판 전위가 얻어지는 P형 분리 확산 영역 하방에 P형 분리 확산 영역(3)이 형성된다. 이에 따라, 공핍층의 형성에 의해 포토다이오드의 직렬 저항이 증가되지 않도록 할 수 있어, 이에 따라 포토다이오드의 차단 주파수를 향상시킬 수 있다.
예컨대, P형 고 비저항 반도체 기판(11)의 비저항이 약 500Ωcm인 본 실시예의 포토다이오드에 있어서, 포토다이오드에 인가되는 역바이어스가 약 1.5V로 설정되는 경우, P형 분리 확산 영역(2) 하방의 P형 반도체 기판(11) 하류의 공핍층의 확장폭은 약 10μm로 된다. 이에 따라, P형 매립 확산 영역(3)의 폭은 20μm 정도 보다 커져, 공핍층의 확대로 부터 비롯되는 포토다이오드의 직렬 저항의 증가와 같은 문제가 제거될 수 있다.
이하, 매립 확산 영역(3)을 신호광이 조사되지 않는 분리 확산 영역 하부에 형성하는 이유에 대해 설명한다.
도 18을 참조하여 이미 설명한 바와 같이, 본 발명의 포토다이오드에 있어서는, 반사된 주 빔의 포토다이오드 PD상에서의 입사위치는 홀로그램 소자(31)와 디스크(34)간의 거리에 따라 광검출부 D2 및 D3의 길이 방향을 따라 이동한다. 이에 따라, 디스크(34)상에 주 빔이 초점을 맞추면, 상기 광검출부 D2와 D3간의 분리부에 광빔 스폿의 중심이 위치되도록 반사광이 입사된다.
이 경우, 도 3에 도시한 바와 같이, 광이 입사되는 상기 광검출부 D2와 D3간의 분리부 하부에도 매립 확산영역(3)이 형성될 경우, 도 22와 23을 참조하여 이미 설명한 현상과 유사한 문제가 야기된다. 즉, 상기 매립 확산영역(3) 하부에 발생한 광캐리어가 상기 매립 확산영역(3)을 우회하여 상기 N형 에피택셜층(4)과 P형 고 비저항 반도체 기판(11)간의 PN접합에 형성되는 공핍층에 도달하게 된다. 또한, 상기 매립 확산영역(3) 하부의 P형 고 비저항 반도체기판(11)의 영역을 공핍화하지 않도록 상기 매립 확산영역(3)이 형성되기 때문에, 상기 매립 확산영역(3)은, 도 22와 23에 도시한 P형 분리확산 영역(2) 보다 확산 깊이가 깊고 또한 횡방향으로 크게 확대된다.
이에 따라, 도 3에 도시한 광이 조사되는 광검출부 D2 및 D3사이의 분리부 하부에도 매립확산 영역(3)이 형성될 경우, 매립확산 영역(3) 하부에서 발생한 광캐리어의 매립확산 영역(3)을 우회하여 이동하는 거리가, 도 4에 도시한 바와 같이, 전혀 매립확산 영역(3)이 형성되지 않은 경우에 광캐리어가 분리 확산 영역(2)을 우회하여 이동하는 거리보다 길게 된다. 그 결과, 포토다이오드의 응답속도가 현저히 저하된다.
이에 따라, 본 발명에 의하면, 상기 매립 확산 영역(3)은, 광이 조사되는 광검출부 D2와 D3간에 존재하는 분리부 이외의 모든 분리부에 매립 확산 영역(3)이 형성된다. 이와 같은 경우, 포토다이오드의 기판 전위를 취출하는 P형 분리 확산 영역에 하부에는, 그에 인가되는 역바이어스에 의해 P형 분리 확산 영역(2) 하부의 P형 고 비저항 반도체 기판(11)이 공핑층화하지 않도록, P형 매립 확산 영역(3)이 형성되기 때문에, 공핍층의 확장에 의한 포토다이오드의 직렬 저항의 증가를 방지하고 포토다이오드의 파단 주파수를 향상시킬수 있다.
이 경우, P형 반도체 기판(11)으로서 높은 비저항(예컨대, 약 500Ωcm)을 갖는 기판을 사용함으로써, 광이 조사되는 광검출부 D2와 D3간의 분리부 하방에 상기 포토다이오드에 인가되는 역바이어스에 응답하여 확장되는 공핍층이 확대될 수 있다. 그 결과, 상기 P형 분리 확산 영역(2) 하부의 P형 반도체 기판(11)의 영역에 발생되는 광캐리어가 상기 P형 분리 확산 영역(2)을 우회하여 주행하는 거리를 짧게 할 수 있어, 포토다이오드의 응답속도 및 차단 주파수를 향상시킬수 있다.
이 차단 주파수의 향상에 관한 효과를 도 5에 도시했다.
도 5는 기판 비저항에 대한 차단 주파수 의존성을 나타낸 그래프로서, 매립확산영역(3)이 기판 전위를 취출하는 분리 확산 영역 하부에 존재하는 경우와 존재하지 않는 경우에 대해 도시하고 있다. 도 5에 도시한 바와 같이, 기판의 비저항을 100Ωcm 이상으로 한 범위에 있어서, 매립 확산 영역(3)을 제공함으로써 기판의 비저항을 높게 할 수록 하는 차단 주파수가 보다 현저히 개선된다.
다음, 상기 매립 확산 영역(3)의 확산 깊이 Xj에 대해 설명한다.
상기 매립 확산 영역(3)이 얕은 확산 깊이를 같도록 형성되는 경우, 공핍층은, 상기 매립확산 영역(3)의 확산 깊이가 깊은 경우에 비해 확장이 보다 용이해진다. 이에 따라, 상기 매립확산 영역(3) 하부의 P형 고 비저항 반도체기판(11)의 영역이 공핍화하지 않도록 상기 P형 매립확산 영역(3)의 폭을 크게할 필요가 있다. 따라서, 상기 P형 매립확산 영역(3)을 얕은 확산을 갖도록 형성하면, 비슷한 크기의 유효 수광 영역을 얻기 위해서는 포토다이오드의 크기를 크게 할 필요가 있다. 그 결과, 칩의 사이즈가 커져 코스트도 증가하게 된다. 또한, 포토다이오드의 크기가 증가함에 따라 포토다이오드의 용량치가 증가하게 되어, 응답속도를 저하시키는 문제가 있다.
이에 따라, 본 발명에 의하면, 약 5μm 이상의 확산깊이 Xj를 갖도록 상기 P형 매립확산 영역(3)을 형성한다. 그 결과, 상기 문제점이 제거되어 우수한 응답특성을 나타내는 분할 포토다이오드가 제공될 수 있다.
또한, 본 발명에 의하면, 상기 매립 확산 영역은, 약 1 x 1017atoms/cm3이하의 표면 농도를 갖도록 형성된다.
N형 에피택셜층(4)을 형성하기 위한 에피택셜 성장 프로세스에 있어서, 도 6에 도시한 바와 같이 P형 매립 확산 영역(3)으로 부터의 불순물의 외측 확산에 의한 보론의 오토도핑 현상이 발생한다. 이 보론의 오토도핑 현상이 발생하면, 상기 N형 에피택셜층(4)과 상기 P형 고 비저항 반도체 기판(11)간에 고농도의 보론 오토도핑층이 형성된다. 이 고농도의 보론 오토도핑층의 형성은 상기 N형 에피택셜층(4)과 상기 P형 고 비저항 반도체 기판(11)간의 공핍층의 확장을 저지하여, 용량증대에 의한 포토다이오드의 응답속도를 저하시키게 된다.
또한, 고농도의 보론 오토도핑층이 형성되면, 이 오토도핑층이 도 7에 도시한 바와 같이 P형 고 비저항 반도체 기판(11)에 발생된 광캐리어(전자)에 대한 포텐셜 배리어로 작용하게 되어, 응답속도를 저하시킨다.
상기 보론의 오토도핑량은 오토도핑의 발생원인 P형 매립 확산 영역의 표면 주위의 불순물 농도에 의존한다. 이에 따라, 오피도핑에 의한 바람직하지 않은 효과를 억제하기 위해, 상기 P형 매립확산 영역의 표면 불순물 농도를 감소시킬 필요가 있다.
여기에서, 상기 보론의 오토도핑량은 통상적으로 오토도핑의 발생원인 P형 매립확산 영역의 표면 불순물 농도의 약 1/103이다. 또한, 상기 P형 고 비저항 반도체 기판(11)의 비저항은 약 수백 Ωcm 내지 약 수천 Ωcm의 범위로 설정된다. 이에 따라, 기판의 불순물 농도는 약 1 x 1013atoms/cm3내지 약 1 x 1014atoms/cm3의 범위에 있다. 따라서, 상기 보론의 오토도핑을 무시할 수 있는 레벨까지 억제하기 위해서는, 상기 P형 매립 확산 영역의 표면 불순물 농도를 약 1 x 1017atoms/cm3이하로 설정하는 것이 바람직하다.
또한, 본 발명에 의하면, 상기 P형 매립 확산 영역(3)과 상기 P형 분리 확산 영역(2)을 공히, 양자가 접하는 영역의 표면 불순물 농도를 약 5 x 1014atoms/cm3이상으로 하여 형성한다.
상기 P형 매립 확산 영역(3)의 역할은 이 P형 매립 확산 영역(3) 하부의 상기 P형 고 비저항 반도체 기판(11)의 영역이 포토다이오드에 대한 역바이어스의 인가에 의해 공핍화하지 않도록 하는 것이다. 이에 따라, 상기 P형 매립 확산 영역(3)과 상기 P형 분리 확산 영역(2)간의 접촉 영역의 농도가 필요이상으로 높아질 필요가 없게 된다. 이 농도는, 포토다이오드에 역바이어스가 인가될 때 상기 P형 매립 확산 영역(3)과 상기 P형 분리 확산 영역(2)간의 접촉 영역의 공핍이 방지될 수 있는 한 임의의 어떤 치로 설정되어도 좋다.
통상의 반도체 제조 프로세스에 있어서는, 상기 P형 분리 확산 영역(2)이 최소의 폭을 갖도록 설계되더라도, 그의 후의 열처리 공정시 횡방향의 확산으로 인해 그의 폭은 결국 4μm정도로 된다. 상기 P형 매립 확산 영역(3)과 상기 P형 분리 확산 영역(2)간의 접촉 영역의 폭이 약 4μm이고 포토다이오드에 인가되는 역바이어스가 1.5V이면, 상기 P형 매립 확산 영역(3)과 상기 P형 분리 확산 영역(2)간의 접촉 영역이 공핍화하지 않도록, 약 5 x 1014atoms/cm3이상의 불순물 농도로 P형 분리 확산 영역(2)과 접하도록 상기 P형 매립 확산 영역(3)을 형성할 필요가 있다. 이와 같이 함으로써, 포토다이오드의 직렬저항 증대에 의한 응답속도의 저하 등의 문제를 제거할 수 있다.
상기 설명에 있어서, 상기 P형 분리 확산 영역(2)은 최소 폭을 갖도록 설계되었으나, 상기 P형 분리 확산 영역(2)의 폭은 상기 최소 폭보다 크게 할 수도 있다. 이와 같은 경우, 상기 P형 매립 확산 영역(3)과 상기 P형 분리 확산 영역(2)간의 접촉 영역이 약 5 x 1014atoms/cm3이상의 표면 불순물 농도를 갖더라도 문제가 발생하지 않으며, 이에 따라 공핍에 대한 설계의 자유도가 증대한다,
또한, 본 발명에 의하면, P형 고 비저항 반도체 기판(11)의 비저항은 약 300Ωcm ∼약 2500Ωcm의 범위에 있는 것이 바람직하다. 그 이유에 대해 이하에 설명한다.
DVD에 의해 처리되는 신호의 주파수는 최고 레이트로 4.5MHz이다. 2배속 DVD 및 4배속 DVD에 대한 주파수는 각각 약 9.0 MHz 및 약 18.0 MHz이다. 이에 따라, 2배속 DVD용 포토다이오드는 저주파로 부터 약 9.0 MHz 범위에서 일정한 게인을 가질 필요가 있다. 마찬가지로, 4배속 DVD용 포토다이오드는 저주파로 부터 약 18.0 MHz 범위에서 일정한 게인을 가질 필요가 있다. 이에 따라, 4배속 DVD 또는 그이상의 재생 속도에 대응하기 위해, 포토다이오드는 약 50.0 MHz 이상의 차단주파수(약 -3dB)를 가질 필요가 있다.
실제 사용시 광이 조사되는 광검출부에 있어서는, 기판의 비저항이 높을수록 공핍층이 커지고, 공핍층의 외측에 발생되는 광캐리어의 주행 거리가 짧게 된다( 즉, 확산 전류성분의 시정수가 적어진다). 그 결과, 포토다이오드의 응답 속도가 향상된다. 그러나, 기판의 비저항이 너무 높게 설정되면, 기판 전위가 얻어지는 분리 확산 영역 하부의 P형 반도체 기판(11)의 영역의 공핍화로 인해 기판 자체의 비저항으로 부터 비롯되는 저항 성분도 증가한다. 그 결과, CR 시정수가 증가하여 포토다이오드의 응답 속도가 저하한다. 이에 따라, 도 5에 보인 바와 같이, P형 반도체 기판(11)의 비저항을 약 300 Ωcm∼2500Ωcm로 설정함으로써, 4배속 DVD 또는 그이상의 매우 높은 재생 속도를 갖는 DVD에 대응할 수 있는 포토다이오드를 제공할 수 있다.
이 실시예에서는, 포토다이오드로서 N형 확산 영역(6)이 N형 에피택셜층(4)의 표면에 형성되어 있는 구조를 기술하였으나, 본 발명은 이에 한정되지 않는다. 예컨대, 포토다이오드부분의 구조에 대한 제한은 없으며, 본 발명은 어떤 문제도 일으키지 않고 임의의 다른 포토다이오드 구조에도 적용할 수 있다. 이는 당연히 이하의 실시예에 있어서도 적용할 수 있다.
실시예 2
도 8은 재생신호 RF를 얻기위한 광검출부 D2와 트래킹 오차신호 TES를 얻기위한 광검출부 D1 사이, 및 재생신호 RF를 얻기위한 광검출부 D3와 트래킹 오차신호 TES를 얻기위한 광검출부 D5 사이의 영역에 PN접합을 단락시킨 더미 포토다이오드를 제공한 구조에 P형 매립 확산 영역(3)을 적용한 경우의 1예를 도시한 것이다.
더미 포토다이오드를 갖는 이 실시예의 구조의 특징을 광검출부 D1과 D2간의 더미 포토다이오드에 대해 설명한다. 이들 광검출부 D1과 D간에 더미 포토다이오드가 존재하지 않을 때, 광캐리어는, 광검출부 D2로 부터 광검출부 D1을 향해 또한 광검출부 D1으로 부터 광검출부 D2를 향해 점선으로 표시한 바와 같이 이동한다. 그러나, 더미 포토다이오드가 형성되면, 이와 같은 광캐리어의 이동이 방지되어, 광이 안정적으로 검출될 수 있게 된다.
광검출부 D3와 D5간의 더미 포토다이오드도 이와 동일한 특징 및 효과를 갖는다.
본 발명은 도 8에 도시한 것외의 구조를 갖는 포토다이오드에도 아무 문제없이 적용가능하다. 도 8에 도시한 구조에 있어서, 더미 포토다이오드의 PN접합은 단락되어 있다. 그러나, PN접합은 반드시 단락될 필요는 없으며 적절한 역바이어스가 인가될 경우에도 전혀 문제가 없다.
실시예 3
이하, 본 발명의 제3실시예에 있어서의 수광 소자로서의 포토다이오드를 첨부 도면을 참조하여 설명한다.
도 9는 본 발명의 제3실시예의 분할 포토다이오드의 단면도이다.
이 분할 포토다이오드에 있어서, P형 매립 확산 영역(3)이 형성되어 있는 한쌍의 분리 확산 영역(2,5)상에는 차광막(15)이 형성되어 있다. (기판(11)의 일측상의) 차광막(15) 하방에는 예컨대 실리콘 질화막과 같은 괌의 검출에 문제가 없는 투명 재료로 이루어진 절연막(14)이 형성된다. 상기 차광막(15)과 전극(13)은 이 절연막(14)에 의해 서로 전기적으로 분리되어 있다.
상기 차광막(15)은 다음과 같은 이유로 제공된다. 즉, 광은 픽업 광학계내의 어떤 곳에서도 광이 반사 및 회절되어 미광이 발생된다. 이에 따라, 본 실시예에서와 같이 매립 확산 영역(3)이 형성되어 있는 영역상에 광투과율이 낮은 차광막(15)을 형성함으로써, 광이 매립 확산 영역(3)으로 침투하는 것이 방지된다. 이에 따라, 매립 확산 영역(3) 하부에 발생된 광캐리어가 매립 확산 영역(3)을 우회하는 문제가 제거될 수 있다.
상기 차광막(15)은, 차광 특성을 갖는 금속 재료로 형성되는 것이 바람직하다. 또한, 광검출에 문제가 없는 한 다른 재료도 사용가능하다.
실시예 4
제4실시예에서, P형 분리 확산 영역(2)과 P형 매립 확산 영역(3)간의 위치 관계의 다른 예를 설명한다. 도 10은 이 실시예의 분할 포토다이오드의 단면도이다.
도 18을 참조하여 이미 설명한 바와 같이, 특히 고속 응답을 요하는 광검출부는 재생신호 RF를 얻기위한 광검출부 D2, D3 및 D4이다. 이 실시예에서, P형 분리 확산 영역(2)은, 그의 각 단부가 고속 응답을 요하는 광검출부 D2 또는 D3에 근접한 측에 상기 조합된 P형 매립 확산 영역(3)의 단부와 접하도록 형성된다. 그 결과, 고속 응답을 요하는 광검출부의 크기가 최소화되어, 포토다이오드의 용량이 감소된다. 이에 따라, CR 시정수가 감소될 수 있어 포토다이오드의 응답속도가 향상될 수 있다.
이 경우, 광검출부 D1 및 D5와 같은 트래킹용 포토다이오드부의 크기가 증가되어 포토다이오드부의 용량이 커진다. 그러나, 광검출부 D1 및 D5에 의해 처리되는 신호의 레이트가 광검출부 D2, D3 및 D4로 부터 재생신호 RF를 얻기위한 레이트보다 한자리수 이상 감소되기 때문에, 이 포토다이오드부의 용량 증가는 무시될 수 있다.
실시예 5
이 실시예에 있어서는, 전술한 각 실시예의 분할 포토다이오드의 근방에 형성되는 구조를 설명한다.
도 11은 이 실시예의 분할 포토다이오드의 단면도로서, 신호 처리회로로서 NPN트랜지스터가 사용된다. 도 11에 메탈 배선 처리 공정후의 각 공정시 형성되는 다층 배선, 보호막 등을 포함하는 각종 부품은 생략되어 있다.
상기 분할 포토다이오드에 있어서, 예컨대, 실리콘으로 이루어진 P형 고 비저항 반도체 기판(11)상에 N형 에피택셜 층(4)이 형성된다. 상기 N형 에피택셜 층(4)의 상면으로 부터 상기 반도체 기판(11)의 표면 보다 약간 낮은 레벨의 영역에 달하도록 연장되는 한쌍의 P형 분리 확산 영역(2,5)이 복수개의 영역에 형성된다. 각 P형 분리 확산 영역(2)은 상기 반도체 기판(11)의 표면 보다 약간 낮은 레벨의 영역으로 부터 연장되어 상기 N형 에피택셜 층(4)의 중간부의 영역에 달하도록 형성된다. 상기 각 P형 분리 확산 영역(5)은 상기 N형 에피택셜 층(4)의 상면에 달하도록 상기 조합된 분리 확산 영역(2)에 형성된다.
상기 P형 분리 확산 영역쌍(2,5)은 상기 N형 에피택셜 층(4)을 복수의 영역(예컨대, 도 11에 도시한 실시예에서는 5개의 영역)으로 분할하여 이들 영역들이 서로 전기적으로 분리되도록 한다. 그의 최외측 영역들도 인접 영역들과 전기적으로 분리된다. 도 11에 있어서, 상기 P형 분리 확산 영역쌍(2,5)에 의해 분리된 5개의 영역중 4개의 최외측 영역들이 포토다이오드의 각 광검출부(D1, D2, D3, D5)로 된다. 한편, 도 11의 최우측 영역은 신호 처리회로로서의 NPN 트랜지스터이다.
상기 N형 에피택셜 층(4)의 표면 근방의 상기 분리된 광검출부(D1, D2, D3, D5)의 상부에는 N형 확산층(6)이 형성된다. 상기 광검출부 D1 및 D5는 트래킹 오차 신호 TES가 얻어지는 영역들이다. 상기 광검출부 D1 및 D5의 각각에 있어서, 광은 거의 그의 중앙부에 조사된다. 상기 광검출부 D2 및 D3는 포커스 오차 신호 FES가 얻어지는 영역들이다. 상기 광검출부 D2 및 D3에 있어서, 광은 주로 그의 분리부에 조사된다.
또한, NPN트랜지스터가 형성되는 영역에 있어서, 상기 반도체 기판(11)의 일부 및 상기 N형 에피택셜 층(4)의 일부에 N형 매립 확산 영역(7)이 형성된다. 상기 N형 에피택셜 층(4)의 상부 영역에는, 베이스로 될 P형 확산 영역(8)과 각각 에미터 취출 확산 영역 및 콜렉터 취출 확산 영역으로 될 N형 확산 영역(9,10)이 형성된다.
상기 N형 에피택셜 층(4)상에는 산화막(12)이 형성된다. 그를 통해 기판 전위를 취출하기 위한 7개의 전극(13)이 상기 산화막(12)을 통해 제공된다. 여기에서, 이들 전극들을 도 11에서 좌에서 우로 순차적으로, 13a, 13b, 13c, 13d, 13e, 13f 및 13g로 각각 표시하면, 전극 13a∼13d는, 광검출부 D2와 D3간의 분리 확산 영역(5)을 제외한 모든 분리 확산 영역(5)에 걸쳐 제공된다. 전극 13e∼13g는, NPN트랜지스터가 형성될 영역에 상기 P형 확산 영역(8)과 N형 확산 영역(9,10)에 걸쳐 형성된다.
상기 광검출부용 영역에 있는 각 전극 13a∼13d의 하단은 상기 조합된 P형 분리 확산 영역(5)에 달한다. 한편, NPN트랜지스터가 형성될 영역의 상기 전극 13e∼13g의 하단은 각각 상기 P형 확산 영역(8)과 N형 확산 영역(9,10)에 달한다. 또한, 상기 전극 13a∼13c가 제공되는 상기 3개의 최좌측 분리 확산 영역(5)에 대응하는 분리 확산 영역(2)의 하부에는 P형 매립확산 영역(2)이 형성된다. 또한, 최우측 쌍의 P형 분리 확산 영역(2,5)간의 N형 매립확산 영역(7) 하부에는 2개의 최우측 P형 분리 확산 영역(2)의 하단을 포함하는 P형 매립확산 영역(31)이 형성된다.
다음, 이와 같은 구조를 갖는 분할 포토다이오드의 제조방법을 도 12A와 12B에 도시한 단면도를 참조하여 설명한다. 도 11 및 도 12A와 12B에서 동일한 부품에 대해서는 동일한 부호로 표시했다.
우선, 도 12A에 도시한 바와 같이, 예컨대 실리콘으로 이루어진 P형 고 비저항 반도체 기판(11)의 표면에 (실제 사용할 때 광이 조사되는 광검출부 D2와 D3간의 분리부를 제외하고) 상기 광검출부 D1∼D5를 서로 분리하기 위한 분리부로 될 영역에 P형 매립확산 영역(3)을 형성한다.
다음, 신호 처리회로가 형성될 영역에 P형 매립 확산 영역(31)을 형성한다. 상기 P형 매립 확산 영역(31)은 래치업 현상을 방지하기 위해 제공되는 것으로, 상기 현상은 기판(11)의 고 비저항으로 인해 더욱 용이하게 발생한다. 이 실시예에서, 상기 P형 매립 확산 영역(3) 및 P형 매립 확산 영역(31)은 별도로 형성된다. 그러나, 본 발명은 이에 한정되지 않는다. 이에 따라, P형 매립 확산 영역(3,31)이 동시에 형성되어도 전혀 문제가 없다. 오히려, 상기 P형 매립 확산 영역(3,31)을 동시에 형성함으로써 제조공정의 수 및 코스트를 감소시킬 수 있다.
다음, 광검출부 D1∼D5를 서로 분리하는 분리부에 대응하는 영역 및 상기 신호 처리회로의 각 소자를 서로 분리시키기 위한 영역에 P형 분리 확산 영역(2)을 형성한다. 이 공정에 있어서, 상기 신호 처리회로가 형성될 영역의 일부에 NPN트랜지스터의 콜렉터 저항을 감소시키기 위한 N형 매립 확산 영역(7)이 형성된다.
이어서, 도 12B에 도시한 바와 같이, P형 고 비저항 반도체 기판(11)의 전체면에 N형 에피택셜층(4)을 형성한다. 다음, 각각의 P형 분리 확산 영역(2)에 대응하는 상기 N형 에피택셜층(4)의 내측에 P형 분리 확산 영역(5)을 형성한다. 이 P형 분리 확산 영역(5)은 상기 N형 에피택셜층(4)의 상면으로 부터 연장되어 상기 각각의 P형 분리 확산 영역(2)에 달하도록 형성된다. 이 공정에 있어서, 상기 각각의 P형 분리 확산 영역(2)은 반도체 기판(11) 내측으로 부터 상기 N형 에피택셜층(4)을 향해 확산 팽창한다. 이들 쌍의 P형 분리 확산 영역(2,5)을 형성함으로써, 상기 N형 에피택셜층(4)은 복수의 전기적으로 분리된 N형 반도체영역으로 분할되어 각각의 광검출부 D1∼D5(단, D4는 도시되지 않음) 및 전기적으로 분리된 신호 처리회로를 형성한다.
다음, 각각의 분할 포토다이오드부에 대응하는 상기 N형 에피택셜층(4)의 영역에 N형 확산 영역(6)을 형성한다. 이들 N형 확산 영역(6)은, 포토다이오드의 직렬 저항을 감소시킬 목적으로 제공되며, 이에 따라 CR시정수를 감소시켜 고속 응답특성을 실현한다. 한편, 상기 신호 처리회로부에 있어서, 베이스로 되는 P형 확산 영역(8)과, 각각 에미터 취출 확산 영역 및 콜렉터 취출 확산 영역으로 되는 N형 확산 영역(9,10)이 상기 N형 에피택셜층(4)의 표면 하방의 소정 영역에 순차적으로 형성된다.
끝으로, 도 11에 도시한 바와 같이, 산화막(12)과 전극(13a∼13g)을 형성하여, 도 11에 도시한 이 실시예의 광검출 분할 포토다이오드를 완성한다.
이와 같이 제조된 분할 포토다이오드에 있어서, 상기 광검출 분할 포토다이오드부와 상기 신호 처리회로부는 동일한 실리콘 기판상에 형성된다. 이에 따라, 이들 영역들을 별도로 형성하는 경우에 비해, 최종 사이즈가 감소되어 픽업 광학계가 다운사이징될 수 있다.
또한, 상기 광검출 분할 포토다이오드부와 상기 신호 처리회로부는 동일한 실리콘 기판상에 형성되기 때문에, 상기 광검출 분할 포토다이오드부와 상기 신호 처리회로부를 금속 배선을 사용하여 접속할 수 있다. 이에 따라, 이들 부분들을 와이어를 통해 접속하는 경우에 비해 소자들이 외부 잡음에 대해 영향을 덜 받으며, 고속 동작시 상기 와이어 등의 인덕턴스로 인한 동작특성의 열화가 없다. 또한, 상기 포토다이오드와 상기 신호 처리회로는 짧은 메탈 배선을 통해 접속되기 때문에, 조합된 배선 용량이 감소될 수 있어 고속 동작이 실현된다.
도 13은 본 실시예의 상기 구성이 도 8에 도시한 더미 포토다이오드를 포함하는 분할 포토다이오드에 적용되는 경우를 도시한 단면도이다. 도 13에 도시한 실시예에서, 상기 분할 포토다이오드부와 신호 처리회로부도 동일한 실리콘 기판에 형성된다.
상기한 바와 같이, 본 발명에 의하면, 상기 광검출 분할 포토다이오드부와 상기 신호 처리회로부는 각종 형태의 구조를 갖는 분할 포토다이오드에 대한 동일한 기판에 형성될 수 있다.
본 실시예에서는, N형 에피택셜층(4)과 P형 반도체 기판(11)간에 형성되는 보론 오토도핑층을 억제하기 위해, 상기 N형 에피택셜층(4)은 약 5 x 1015atoms/cm3이상의 표면 불순물 농도를 갖도록 형성한다.
상기한 바와 같이, N형 에피택셜층(4)을 형성하기 위한 에피택셜 성장 공정에 있어서는, P형 매립 확산 영역(3,31)로 부터 불순물의 외측 확산에 의한 보론 오토도핑 현상이 일어난다. 보론 오토도핑 현상은, 특히 포토다이오드의 응답속도를 감소시킨다. 이에 따라, 본 실시예에서, 약 5 x 1015atoms/cm3이상의 농도를 갖도록 상기 N형 에피택셜층(4)을 형성함으로써, 에피택셜 성장이 종료된 후 분리 확산 등의 열처리에 의해 상기 N형 에피택셜층(4)에 있어서의 N형 불순물(예컨대, 인)을 P형 반도체 기판(11)내로 확산시킬수 있다. 그 결과, 보론 오토도핑 현상이 포토다이오드에 앙영향을 미치지 않도록 할 수 있다.
도 14 및 도 15는 디바이스 시뮬레이션을 행하여 얻어진 분석 결과를 도시한 그래프이다.
즉, 도 14와 15는, 약 3μm의 두께를 갖는 N형 에피택셜층이 약 10,000Ωcm의 비저항을 갖는 P형 기판상에 성장되는 구조에 대해 행해진 디바이스 시뮬레이션의 결과를 도시한 것이다. 이들 도면에서, 0μm의 깊이는 기판과 에피택셜층간의 계면을 나타낸다. 상기 기판과 에피택셜층간의 계면에 약 5.0 x 1014atoms/cm3의 표면 불순물 농도를 갖는 보론 오토도핑층을 고의로 발생시킨다. 도 14는 상기 N형 에피택셜층(4)의 불순물 농도가 약 1.7 x 1015atoms/cm3일때 깊이방향으로의 포토다이오드의 불순물 농도 프로파일을 도시한 것이고, 도 15는 상기 N형 에피택셜층(4)의 불순물 농도가 약 5.0 x 1015atoms/cm3일때 깊이방향으로의 포토다이오드의 불순물 농도 프로파일을 도시한 것이다.
도 15에 도시한 바와 같이, N형 에피택셜층(4)의 불순물 농도가 약 5.0 x 1015atoms/cm3일 경우, 상기 N형 에피택셜층(4)의 하부에는 약 5.0 x 1013atoms/cm3의 불순물 농도 및 약 1μm의 폭을 갖는 보론 오토도핑층만 존재한다. 이 보론 오토도핑층은 포토다이오드에 약 1.5V의 역바이어스를 인가함으로써 완전히 공핍화된다. 이에 따라, 포토다이오드의 용량 증가 및 응답속도의 저하와 같은 문제가 제거될 수 있다.
이에 따라, 약 5.0 x 1015atoms/cm3이상의 불순물 농도를 갖도록 N형 에피택셜층(4)을 형성함으로써, 보론 오토도핑층의 발생에 의해 포토다이오드의 응답속도가 저하되지 않도록 할 수 있다.
그러나, N형 에피택셜층의 불순물 농도가 더욱 증가할 경우, 어떤 문제가 야기된다. 즉, 분할 포토다이오드의 주위에 형성된 NPN트랜지스터에 있어서, 콜렉터와 에미터간의 파괴전압특성이 저하된다. 이 파괴전압의 측정결과를 도 16에 도시했다. 도 16으로 부터 알수 있는 바와 같이, N형 에피택셜층(4)의 불순물 농도가 약 13 x 1015atoms/cm3에달하면, 그의 내전압은 5V이하로 된다. 그 결과, 이 NPN 트랜지스터는 전원전압이 5V인 제품에는 적용될 수 없다.
이에 따라, N형 에피택셜층(4)의 불순물 농도는 약 5 x 1015atoms/cm3∼ 약 13 x 1015atoms/cm3의 범위에 설정되는 것이 바람직하다.
실시예 6
이 실시예에 있어서는 매립 확산 영역이 생략된 구조에 대해 설명한다.
도 17은 본 실시예의 분할 포토다이오드를 도시한 단면도이다. 이 분할 포토다이오드는 기본적으로 도 1에 도시한 분할 포토다이오드와 비슷한 구조를 갖는다. 그러나, 도 17에 도시한 분할 포토다이오드에 있어서, 분리 확산 영역(2)은 그의 하단이 기판(11)의 표면에 비해 더욱 낮은 레벨에 달하도록 형성되어 있다. 이와 같은 특징의 형상을 갖는 분리 확산 영역(2)은 상기 매립확산 영역과 동일하게 기능한다. 좁은 횡방향 폭을 갖는 이와 같이 깊은 확산 영역(2a)은 약 1MeV(불순물 농도의 피크의 깊이: Rp= 약 2.32μm; 깊이방향으로의 불순물의 σ치: ΔRp= 약 0.18μm)의 고에너지 또는 그 이상의 에너지를 갖는 이온을 주입함으로써 형성된다.
이와 같은 구조에 있어서, 도 1에 도시한 분할 포토다이오드와 동일한 기능 및 효과를 얻을 수 있다. 그러나, 도 1에 도시한 분할 포토다이오드와 동일한 기능 및 효과를 달성하기 위해, 분리 확산 영역(2)의 하단은 도 1에 도시한 분할 포토다이오드의 매립 확산 영역(3)의 하단과 동일한 레벨에 위치되는 것이 바람직하다.
이 실시예에서의 구조적 특징은 도 1에 도시한 분할 포토다이오드에 적용된다. 그러나, 본 실시예의 기술적 특징은 도 1에 도시한 분할 포토다이오드는 물론 다른 형태의 분할 포토다이오드에도 적용될 수 있다. 예컨대, 이들 특징은 도 3, 도 4 및 도 10에 도시한 분할 포토다이오드, 및 동일한 기판상에 신호 처리회로가 형성되어 있는 도 11 및 도 13에 도시한 분할 포토다이오드에도 적용될 수 있다.
상기 설명에 있어서, 반도체 기판(11)은 물론 분리 확산 영역(2,5) 등의 도전성을 P형으로 하고, N형 에피택셜층(4)는 물론 확산 영역(6) 등의 도전성을 N형으로 하고 있으나, 본 발명은 이에 한정되지 않으며, 반도체 기판(11) 및 분리 확산 영역(2,5) 등의 도전성을 N형으로 하고, N형 에피택셜층(4) 및 확산 영역(6) 등의 도전성을 P형으로 할 수도 있다.
상기 설명에 있어서, 본 발명은 도 18에 도시한 바와 같이 5개의 광검출부를 포함하는 분할 포토다이오드에 적용되는 것으로 기술하고 있으나, 본 발명은 이에 한정되지 않는다. 본 발명은, 특징적 구조가 예시된 실시예와 다르더라도, 분리부에 광이 조사되고, 상기 분할 포토다이오드가 절연부를 통해 서로 인접한 조합된 복수의 광검출부를 포함하는 한 어떤 분할 포토다이오드에도 적용가능하다.
예컨대, 도 26A는 도 18에 도시한 바와 같은 분할 포토다이오드에 있어서 5개의 광검출부를의 배치를 패턴 A로서 도시하고 있으나, 본 발명은 이 배치대신, 패턴 B로서 도 26B에 도시한 포토다이오드 배치에도 적용할 수 있으며, 이 경우에도 상기와 동일한 특징이 얻어질수 있다.
도 26B의 구성에 있어서, 광검출부 Db의 조합은 2개의 광검출부 Da, Dc간에 개재되도록 제공된다. 이 배치에 있어서, 광검출부 Db의 조합은 도 26A의 구성에 있어서 한쌍의 광검출부 D2와 D3에 대응한다. 도 26A 및 26B의 원들은 각각 광 조사 스폿을 나타낸다.
이상 상술한 바와 같이, 본 발명은 분할 포토다이오드의 기판 전위가 취출되는 분리 확산 영역 하부의 반도체 기판의 영역에 매립 확산 영역을 제공한다. 이는 분리 확산 영역 하부의 반도체 기판의 영역이 역바이어스의 인간에 의해 공핍화되지 않도록 한다. 이에 따라, 공핍층의 형성에 의한 포토다이오드의 직렬 저항이 증가하지 않고, 분할 포토다이오드의 차단 주파수 및 응답속도가 향상될 수 있다.
또한, 반도체 기판의 비저항을 높게 설정함으로써, 분리부를 통해 서로 인접한 복수의 반도체 영역의 조합의 분리부에 광이 조사되었을 때 공핍층이 확대될 수 있다. 이에 따라, 공핍층의 단부가 분리 확산 영역 하부의 영역까지 넓게 확장될 수 있다. 그 결과, 광캐리어의 우회가 억제될 수 있어 확산 이동 거리가 단축될 수 있다. 따라서, 분할 포토다이오드의 차단 주파수 및 응답속도가 향상될 수 있다.
본 발명의 범위와 정신을 벗어나지 않고도 당업자들에 의해 각종 변형예들이 용이하게 실시될 수 있을 것이다. 따라서, 첨부된 특허청구의 범위는 본 명세서의 설명내용에 제한되지 않고, 더 넓게 해석되어야 한다.

Claims (14)

  1. 제1도전형의 반도체 기판;
    상기 반도체 기판의 표면에 형성된, 제2도전형의 반도체층; 및
    복수의 제1도전형의 분리 확산 영역을 포함하고, 상기 분리 확산 영역의 각각은 적어도 하나의 층으로 구성되고, 상기 복수의 분리 확산 영역은, 상기 반도체층에 있어서, 반도체 기판의 표면에 접하여 그의 타방 표면과는 반대측의 반도체층의 표면으로 부터 각각 연장되어 상기 반도체 기판의 표면 아래의 영역에 달하도록 복수 영역에 형성되고, 또한 상기 복수의 분리 확산 영역은 상기 반도체층을 적어도 3개의 제2도전형의 반도체 영역으로 분할하며,
    상기 복수의 분리 확산 영역에 의해 분할되어 있는 적어도 3개의 반도체 영역중, 분리부를 통해 서로 인접하는 조합된 복수의 반도체 영역의 상기 분리부의 근방에 광이 조사되는 한편, 상기 조합된 복수의 반도체 영역 이외의 반도체 영역의 거의 중앙부에 광이 조사되고,
    상기 조합된 반도체 영역의 분리부에 위치된 어느 특정한 분리 확산 영역을 제외한 다른 분리 확산 영역의 하부에 제1도전형의 제1매립 확산 영역이 더 형성되고, 역방향 바이어스의 인가에 의해 상기 다른 분리 확산 영역 하부의 영역에 있어서의 반도체 기판의 공핍화가 억제되는 것을 특징으로 하는 분할 포토다이오드.
  2. 제1항에 있어서, 상기 조합된 복수의 반도체 영역의 분리부에 위치된 특정 분리 확산 영역 하측 영역에 있어서는, 상기 제1매립 확산 영역의 형성이 생략되는 것을 특징으로 하는 분할 포토다이오드.
  3. 제1항에 있어서, 상기 반도체 기판은 약 100 Ωcm 이상의 비저항을 갖는 것을 특징으로 하는 분할 포토다이오드.
  4. 제1항에 있어서, 상기 제1매립 확산 영역이 형성되는 다른 분리확산층위에는, 상기 제1매립 확산 영역상의 미광(迷光)의 조사를 억제하기 위한 차광막이 형성되는 것을 특징으로 하는 분할 포토다이오드.
  5. 제1항에 있어서, 상기 제1매립 확산 영역은, 약 5μm 이상의 확산 깊이 Xj를 갖도록 형성되는 것을 특징으로 하는 분할 포토다이오드.
  6. 제1항에 있어서, 상기 제1매립 확산 영역은, 약 1 x 1017atoms/cm3이하의 표면 농도를 갖도록 형성되는 것을 특징으로 하는 분할 포토다이오드.
  7. 제1항에 있어서, 상기 제1매립 확산 영역 및 다른 분리 확산 영역은, 상기 제1매립 확산 영역과 상기 다른 분리 확산 영역간의 접촉 영역에 약 5 x 1014atoms/cm3이상의 농도를 갖도록 형성되는 것을 특징으로 하는 분할 포토다이오드.
  8. 제1항에 있어서, 상기 제1매립 확산 영역 및 상기 다른 분리 확산 영역은, 상기 분리부에 위치된 특정 분리 확산 영역 가까이 위치된 상기 다른 분리 확산 영역의 일단과 상기 제1매립 확산 영역의 일단을 접촉시켜 형성되는 것을 특징으로 하는 분할 포토다이오드.
  9. 제1항에 있어서, 상기 반도체 기판과 상기 반도체층이 상기 적어도 3개의 반도체 영역보다 넓은 범위에 걸쳐 존재하고, 상기 적어도 3개의 반도체 영역의 외측에 신호 처리회로가 형성되는 것을 특징으로 하는 분할 포토다이오드.
  10. 제9항에 있어서, 상기 신호 처리회로는 제1도전형의 제2매립 확산 영역을 포함하고, 상기 제2매립 확산 영역은 상기 제1매립 확산 영역과 동시에 형성되는 것을 특징으로 하는 분할 포토다이오드.
  11. 제9항에 있어서, 상기 제1매립 확산 영역으로 부터의 보론의 오토도핑을 방지하기 위해, 상기 제2도전형의 반도체층의 불순물 농도는 약 5 x 1015atoms/cm3이상으로 설정되는 것을 특징으로 하는 분할 포토다이오드.
  12. 제1도전형의 반도체 기판;
    상기 반도체 기판의 표면에 형성된, 제2도전형의 반도체층; 및
    복수의 제1도전형의 분리 확산 영역을 포함하고, 상기 분리 확산 영역의 각각은 적어도 하나의 층으로 구성되고, 상기 복수의 분리 확산 영역은, 상기 반도체층에 있어서, 반도체 기판의 표면에 접하여 그의 타방 표면과는 반대측의 반도체층의 표면으로 부터 각각 연장되어 상기 반도체 기판의 표면 아래의 영역에 달하도록 복수의 영역에 형성되고, 상기 복수의 분리 확산 영역은 상기 반도체층을 적어도 3개의 제2도전형의 반도체 영역으로 분할하며,
    상기 복수의 분리 확산 영역에 의해 분할되어 있는 적어도 3개의 반도체 영역중, 분리부를 통해 서로 인접하는 조합된 복수의 반도체 영역의 상기 분리부의 근방에 광이 조사되는 한편, 상기 조합된 복수의 반도체 영역 이외의 반도체 영역의 거의 중앙부에 광이 조사되고,
    상기 조합된 복수의 반도체 영역의 분리부에 위치된 분리 확산 영역중 어느 특정한 분리 확산 영역은 상기 반도체 기판의 표면 하부의 얕은 레벨에 달하도록 형성되고, 다른 분리 확산 영역은 상기 반도체 기판의 표면 하부의 깊은 레벨에 달하도록 형성되는 것을 특징으로 하는 분할 포토다이오드.
  13. 제12항에 있어서, 상기 반도체 기판과 상기 반도체층이 상기 적어도 3개의 반도체 영역보다 넓은 범위에 걸쳐 존재하고, 상기 적어도 3개의 반도체 영역의 외측에 신호 처리회로가 형성되는 것을 특징으로 하는 분할 포토다이오드.
  14. 제13항에 있어서, 상기 신호 처리회로는 제1도전형의 매립 확산 영역을 포함하는 것을 특징으로 하는 분할 포토다이오드.
KR1019980002297A 1997-01-27 1998-01-26 분할 포토다이오드 KR100272868B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1293897 1997-01-27
JP97-12938 1997-01-27

Publications (2)

Publication Number Publication Date
KR19980070848A true KR19980070848A (ko) 1998-10-26
KR100272868B1 KR100272868B1 (ko) 2000-12-01

Family

ID=11819235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980002297A KR100272868B1 (ko) 1997-01-27 1998-01-26 분할 포토다이오드

Country Status (5)

Country Link
US (1) US6005278A (ko)
EP (1) EP0855743A3 (ko)
KR (1) KR100272868B1 (ko)
CN (1) CN1114229C (ko)
TW (1) TW423103B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69906923T2 (de) 1998-12-28 2004-02-26 Sharp K.K. Lichtempfänger mit integrierter Schaltung
JP4131059B2 (ja) * 1999-08-23 2008-08-13 ソニー株式会社 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
JP3900233B2 (ja) 1999-09-06 2007-04-04 シャープ株式会社 受光素子および回路内蔵型受光素子
JP3317942B2 (ja) 1999-11-08 2002-08-26 シャープ株式会社 半導体装置およびその製造方法
US6787818B2 (en) * 2001-10-12 2004-09-07 The Boeing Company Diffused junction photodetector and fabrication technique
DE10223202A1 (de) * 2002-05-24 2003-12-11 Fraunhofer Ges Forschung Photodiode
JP2007317768A (ja) 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd 光半導体装置およびその製造方法
CN101499436B (zh) * 2008-01-31 2011-10-05 中芯国际集成电路制造(上海)有限公司 一种可提高两相邻n阱间击穿电压的方法
DE102014211829A1 (de) * 2014-06-20 2015-12-24 Robert Bosch Gmbh Thermodiodenelement für einen Fotosensor zur Infrarot-Strahlungsmessung, Fotosensor und Verfahren zum Herstellen eines Thermodiodenelements
CN107785367B (zh) * 2016-08-31 2021-10-15 无锡华润上华科技有限公司 集成有耗尽型结型场效应晶体管的器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61154063A (ja) * 1984-12-26 1986-07-12 Toshiba Corp 光半導体装置およびその製造方法
JPS63174357A (ja) * 1987-01-13 1988-07-18 Mitsubishi Electric Corp 半導体集積回路装置
NL8901629A (nl) * 1989-06-28 1991-01-16 Philips Nv Stralingsgevoelige halfgeleiderinrichting en uitlees- of schrijfeenheid bevattende een dergelijke stralingsgevoelige halfgeleiderinrichting.
JPH04271172A (ja) * 1991-02-27 1992-09-28 Sanyo Electric Co Ltd 光半導体装置
JP2557750B2 (ja) * 1991-02-27 1996-11-27 三洋電機株式会社 光半導体装置
JPH05152516A (ja) * 1991-11-29 1993-06-18 Toshiba Corp 半導体装置とその製造方法
JP2793085B2 (ja) * 1992-06-25 1998-09-03 三洋電機株式会社 光半導体装置とその製造方法
JP2799540B2 (ja) * 1993-04-19 1998-09-17 シャープ株式会社 受光素子
JP2731115B2 (ja) * 1994-07-14 1998-03-25 シャープ株式会社 分割型受光素子
JP2828244B2 (ja) * 1995-09-26 1998-11-25 シャープ株式会社 受光素子
JP3112407B2 (ja) * 1995-12-05 2000-11-27 シャープ株式会社 受光素子

Also Published As

Publication number Publication date
EP0855743A3 (en) 1999-05-06
TW423103B (en) 2001-02-21
CN1114229C (zh) 2003-07-09
KR100272868B1 (ko) 2000-12-01
EP0855743A2 (en) 1998-07-29
US6005278A (en) 1999-12-21
CN1190265A (zh) 1998-08-12

Similar Documents

Publication Publication Date Title
JP3170463B2 (ja) 回路内蔵受光素子
JP3317942B2 (ja) 半導体装置およびその製造方法
JP2731115B2 (ja) 分割型受光素子
JP4131031B2 (ja) 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
KR100272868B1 (ko) 분할 포토다이오드
KR20010021371A (ko) 광 검출 소자를 구비한 반도체 디바이스 및 이를 활용한광 픽업 시스템
EP2023405A1 (en) Optical semiconductor device and method for manufacturing same
KR100459860B1 (ko) 수광소자, 회로 내장 광검출기 및 광픽업
KR101026245B1 (ko) 세그먼트 포토다이오드
KR100253770B1 (ko) 수광소자
JP2961168B2 (ja) 半導体デバイス
JP2875244B2 (ja) 分割フォトダイオード
JP3449590B2 (ja) 回路内蔵受光素子
JP2007129024A (ja) 半導体装置
JP3510500B2 (ja) 半導体受光装置の製造方法
JPH11312823A (ja) 受光素子
JP3112407B2 (ja) 受光素子
JP2957834B2 (ja) 回路内蔵受光素子
JP2001144317A (ja) 回路内蔵型受光素子
JP2002329853A (ja) 回路内蔵受光素子
JP2000150842A (ja) 受光素子及びその製造方法
JP4014384B2 (ja) 半導体受光素子
JP2001313413A (ja) 集積化光検出器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee