CN101499436B - 一种可提高两相邻n阱间击穿电压的方法 - Google Patents

一种可提高两相邻n阱间击穿电压的方法 Download PDF

Info

Publication number
CN101499436B
CN101499436B CN2008100333625A CN200810033362A CN101499436B CN 101499436 B CN101499436 B CN 101499436B CN 2008100333625 A CN2008100333625 A CN 2008100333625A CN 200810033362 A CN200810033362 A CN 200810033362A CN 101499436 B CN101499436 B CN 101499436B
Authority
CN
China
Prior art keywords
adjacent
trap
traps
wells
breakdown voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100333625A
Other languages
English (en)
Other versions
CN101499436A (zh
Inventor
朱宝富
施雪捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2008100333625A priority Critical patent/CN101499436B/zh
Publication of CN101499436A publication Critical patent/CN101499436A/zh
Application granted granted Critical
Publication of CN101499436B publication Critical patent/CN101499436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种可提高两相邻N阱间击穿电压的方法，该两相邻N阱制作在硅衬底中，该两相邻N阱间具有一浅沟槽隔离结构，该两相邻N阱的深度深于该浅沟槽隔离结构，该两相邻N阱被一设置在浅沟槽隔离结构下的上层隔离P阱隔开。现有技术中两相邻N阱的离子浓度峰值位置深于上层隔离P阱，致使两相邻N阱间可通过硅衬底穿通漏电，从而使漏电流过大和击穿电压过小。本发明的可提高两相邻N阱间击穿电压的方法通过离子注入工艺在上层隔离P阱下形成一下层隔离P阱。采用本发明后两相邻N阱间的漏电流由N阱间的穿通电流主导变为N/P阱间的PN结漏电流主导，从而降低了两相邻N阱间的漏电流，在保持器件电学特性的同时大大提高了两相邻N阱间的击穿电压。

Description

一种可提高两相邻N阱间击穿电压的方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种可提高两相邻N阱间击穿电压的方法。
背景技术
在半导体器件制造过程中，会出现两相邻的阱均为N阱的情况，该两相邻N阱的结构如图1所示，该两相邻N阱1和2设置在硅衬底3中，该两相邻N阱1和2间设置有浅沟槽隔离结构4(STI)，该两相邻N阱1和2的深度深于所述浅沟槽隔离结构4，为进一步减小两相邻N阱1和2间的漏电，还通过硼离子注入工艺在两相邻N阱1和2间的浅沟槽隔离结构4下的区域形成上层隔离P阱5，该硼离子注入的注入能量范围为25至170千电子伏，注入剂量范围为4.4×1012 至1.5×1013/平方厘米。在通过测量仪器对该两相邻N阱1和2进行漏电测试，发现该上层隔离P阱5并不能有效降低两相邻N阱1和2间的漏电，部分载流子可轻易绕过上层隔离P阱5所形成的势垒且流经上层隔离P阱5下的硅衬底3而形成漏电流，另外通过测量仪器测出该两相邻N阱间1和2的击穿电压(击穿电压定义为漏电流的值为1.0×10-9安/微米时的电压值)仅为6伏，其小于业界14至15伏的正常击穿电压。
因此，如何提供一种可提高两相邻N阱间击穿电压的方法以有效减小两相邻N阱间的漏电流并提高其击穿电压，并且不影响硅衬底上其它器件的电学特性，已成为业界亟待解决的技术问题。
发明内容
本发明的目的在于提供一种可提高两相邻N阱间击穿电压的方法，通过所述方法可在不影响硅衬底上其它器件的电学特性的前提下，大大减小两相邻N阱间的漏电流，并大大提高其击穿电压。
本发明的目的是这样实现的：一种可提高两相邻N阱间击穿电压的方法，该两相邻N阱制作在硅衬底中且该两相邻N阱间具有一浅沟槽隔离结构，该两相邻N阱的深度深于该浅沟槽隔离结构，该两相邻N阱被一设置在浅沟槽隔离结构下的上层隔离P阱隔开，该方法通过离子注入工艺在该上层隔离P阱下形成一下层隔离P阱，该离子注入工艺的注入杂质为硼离子，注入能量范围为800至850千电子伏，注入剂量范围为5×1012离子/平方厘米；该上层隔离P阱通过硼离子注入工艺制成，其注入能量范围为25至170千电子伏，注入剂量范围为4.4×1012至1.5×1013/平方厘米。
在上述的可提高两相邻N阱间击穿电压的方法中，该下层隔离P阱的硼离子浓度的数量级为1017/立方厘米。
在上述的可提高两相邻N阱间击穿电压的方法中，该上层隔离P阱的硼离子浓度的数量级为1017/立方厘米。
在上述的可提高两相邻N阱间击穿电压的方法中，该硅衬底为P型硅衬底。
与现有技术中两相邻N阱间仅通过浅沟槽隔离结构和上层隔离P阱隔离而导致部分载流子轻易绕过上层隔离P阱所形成的势垒且流经硅衬底而形成较大的漏电流，并导致两相邻N阱间的击穿电压较低相比，本发明的可提高两相邻N阱间击穿电压的方法使用高能量的离子注入工艺在上层隔离P阱下生成一下层隔离P阱，从而使两相邻N阱间的漏电流由N阱间的穿通电流主导变为N/P阱间的PN结漏电流主导，两相邻N阱间的漏电流值大幅减小，击穿电压值也得到大幅提升。
本发明的可提高两相邻N阱间击穿电压的方法由以下的实施例及附图给出。
图1为现有技术中的两相邻N阱的结构示意图；
附图说明
图2为使用本发明的可提高两相邻N阱间击穿电压的方法的两相邻N阱的结构示意图；
图3为现有技术中两相邻N阱以及硅衬底的漏电流曲线图；
图4为使用本发明的两相邻N阱以及硅衬底的漏电流曲线图；
图5为现有技术和使用本发明的两相邻N阱间的电特性曲线对比示意图。
具体实施方式
以下将对本发明的可提高两相邻N阱间击穿电压的方法作进一步的详细描述。
本发明的可提高两相邻N阱间击穿电压的方法通过离子注入工艺在如图1所示的上层隔离P阱下形成一下层隔离P阱，在此通过硼离子注入工艺制成所述下层隔离P阱，其注入能量范围为800至850千电子伏，注入剂量为5×1012 离子/平方厘米。在本实施例中，所述下层隔离P阱的硼离子注入工艺的注入能量范围为800千电子伏，所得到硼离子浓度的数量级为1017/立方厘米。在此需说明的是，所述下层隔离P阱的硼离子的注入能量远高于上层隔离P阱的硼离子注入能量，故其不会影响硅衬底上其它器件的电学特性。
参见图2，其显示使用本发明的可提高两相邻N阱间击穿电压的方法的两相邻N阱的结构示意图，如图所示，所述两相邻N阱1和2设置在硅衬底3上，且所述两相邻N阱1和2间具有一浅沟槽隔离结构4，所述两相邻N阱间1和2的深度深于所述浅沟槽隔离结构4，所述两相邻N阱间1和2被设置在浅沟槽隔离结构4下且上下层叠的上层隔离P阱5和下层隔离P阱6隔开。所述上层隔离P阱5通过硼离子注入工艺制成，其注入能量范围为25至170千电子伏，注入剂量范围为4.4×1012至1.5×1013/平方厘米，所得到硼离子浓度的数量级为1017/立方厘米。
使用测试仪器分别测量图1和图2中的N阱1、N阱2以及硅衬底3的漏电流，测得的漏电流分别如图3和图4所示，其中，I1、I2和I3分别表示N阱1、N阱2以及硅衬底3的漏电流。测试的电压偏置条件是N阱1和硅衬底3接地，N阱2接正电压。如图3所示，现有技术(即图1)中N阱1和N阱2的漏电流I1和I2在电压较大且接近击穿电压时两者相同，即可推断出现有技术中两相邻N阱1和2间的漏电流主要由两相邻N阱之间的穿通电流主导；如图4所示，本发明(即图2)中N阱2和硅衬底3的漏电流I2和I3相同，此时漏电流的变为 N/P阱间的PN结漏电流主导，其值明显小于图3中的漏电流。
再使用测试仪器测量图1和图2中两相邻N阱1和2间的击穿电压，测得的电压与电流的电特性曲线如图5所示，如图所示，曲线L1和L2分别为现有技术和本发明中两相邻N阱1和2间的电流电压曲线，现有技术中两相邻N阱1和2间的击穿电压仅为6伏，而本发明将两相邻N阱1和2间的击穿电压提高到26.7伏，如此可证明下层隔离P阱6可有效增大两相邻N阱间的击穿电压。
综上所述，本发明的可提高两相邻N阱间击穿电压的方法使用高能量的离子注入工艺在上层隔离P阱下生成一下层隔离P阱，从而使两相邻N阱间的漏电流由N阱间的穿通电流主导变为N/P阱间的PN结漏电流主导，两相邻N阱间的漏电流大幅减小，击穿电压值得到大幅提升。

Claims (4)

1.一种可提高两相邻N阱间击穿电压的方法，该两相邻N阱制作在硅衬底中且该两相邻N阱间具有一浅沟槽隔离结构，该两相邻N阱的深度深于该浅沟槽隔离结构，该两相邻N阱被一设置在浅沟槽隔离结构下的上层隔离P阱隔开，其特征在于，该方法通过离子注入工艺在该上层隔离P阱下形成一下层隔离P阱，该离子注入工艺的注入杂质为硼离子，注入能量范围为800至850千电子伏，注入剂量为5×1012离子/平方厘米；该上层隔离P阱通过硼离子注入工艺制成，其注入能量范围为25至170千电子伏，注入剂量范围为4.4×1012至1.5×1013/平方厘米。
2.如权利要求1所述的可提高两相邻N阱间击穿电压的方法，其特征在于，该下层隔离P阱的硼离子浓度的数量级为1017/立方厘米。
3.如权利要求1所述的可提高两相邻N阱间击穿电压的方法，其特征在于，该上层隔离P阱的硼离子浓度的数量级为1017/立方厘米。
4.如权利要求1所述的可提高两相邻N阱间击穿电压的方法，其特征在于，该硅衬底为P型硅衬底。
CN2008100333625A 2008-01-31 2008-01-31 一种可提高两相邻n阱间击穿电压的方法 Active CN101499436B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100333625A CN101499436B (zh) 2008-01-31 2008-01-31 一种可提高两相邻n阱间击穿电压的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100333625A CN101499436B (zh) 2008-01-31 2008-01-31 一种可提高两相邻n阱间击穿电压的方法

Publications (2)

Publication Number Publication Date
CN101499436A CN101499436A (zh) 2009-08-05
CN101499436B true CN101499436B (zh) 2011-10-05

Family

ID=40946429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100333625A Active CN101499436B (zh) 2008-01-31 2008-01-31 一种可提高两相邻n阱间击穿电压的方法

Country Status (1)

Country Link
CN (1) CN101499436B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176467B (zh) * 2011-03-29 2016-03-23 上海华虹宏力半导体制造有限公司 沟槽式金属氧化物半导体场效应晶体管
CN111785770A (zh) * 2019-04-03 2020-10-16 北京大学 常规隧穿场效应晶体管的衬底漏电隔离结构及工艺方法
CN116153934B (zh) * 2023-04-20 2023-06-27 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190265A (zh) * 1997-01-27 1998-08-12 夏普公司 分路光电二极管
CN1783451A (zh) * 2004-11-30 2006-06-07 中芯国际集成电路制造(上海)有限公司 互补金属－氧化物－半导体器件p/n阱浅深度隔离方法
CN101026127A (zh) * 2006-02-23 2007-08-29 崇贸科技股份有限公司 具有不同电压承受力的半导体元件的制造工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1190265A (zh) * 1997-01-27 1998-08-12 夏普公司 分路光电二极管
CN1783451A (zh) * 2004-11-30 2006-06-07 中芯国际集成电路制造(上海)有限公司 互补金属－氧化物－半导体器件p/n阱浅深度隔离方法
CN101026127A (zh) * 2006-02-23 2007-08-29 崇贸科技股份有限公司 具有不同电压承受力的半导体元件的制造工艺

Also Published As

Publication number Publication date
CN101499436A (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
TWI536533B (zh) 靜電放電保護裝置及方法
KR102103608B1 (ko) 수직형 홀 센서, 홀 센서 모듈 및 그 제조 방법
JP6222800B2 (ja) 基板貫通バイアを有する半導体構造および製造方法
US8338872B2 (en) Electronic device with capcitively coupled floating buried layer
CN105826318B (zh) 半导体结构
CN111108593B (zh) 窄深沟槽的沉降物至掩埋层连接区域
CN101673762B (zh) Ldmos晶体管结构和制备方法
CN101847663A (zh) 一种瞬间电压抑制器及形成瞬间电压抑制器的方法
CN101499436B (zh) 一种可提高两相邻n阱间击穿电压的方法
US9466687B2 (en) Methods for producing bipolar transistors with improved stability
CN108649042A (zh) 具有低暗电流的针扎光电二极管
CN104766885B (zh) 一种对称隔离ldmos器件及其制造方法
CN207637805U (zh) 竖直沟道半导体器件
CN101924131A (zh) 横向扩散mos器件及其制备方法
CN107564901A (zh) 具有 esd 保护功能的 ldmos 器件及其版图
CN209045528U (zh) 集成电路
CN104584218A (zh) 具有由沟槽隔离限定的jfet宽度的半导体器件
CN105590927A (zh) 包括高电压二极管的半导体装置及其制造方法
CN104022112B (zh) 一种栅接地金属氧化物半导体晶体管静电防护结构
Marreiro et al. Substrate Isolation Options Effect on HV Latch-up
CN206250193U (zh) 静电放电装置
CN102130162B (zh) Ldmos及其制造方法
CN103137620B (zh) 集成电路和ic制造方法
CN111403380B (zh) 一种静电保护结构及静电保护电路
CN103515448B (zh) 电子器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant