CN1783451A - 互补金属－氧化物－半导体器件p/n阱浅深度隔离方法 - Google Patents

Abstract

CMOS器件P/N阱浅深度隔离方法，其特征是，CMOS器件中的N－阱和P－阱的深度都小于PMOS器件与NMOS器件之间的浅沟槽隔离(STI)层的深度(t)，因此，N－阱和P－阱不能构成PN结，只有N－阱和P型硅衬底之间构成PN结，也就是说，只有N－阱和P型硅衬底之间构成PN结有反向饱和漏电流Js。与现有的CMOS器件浅沟道隔离方法比较，反向饱和漏电流减小大约50％。

Description

互补金属-氧化物-半导体器件P/N阱浅深度隔离方法

技术领域

本发明总的涉及半导体器件的隔离方法，具体涉及互补金属-氧化物-半导体(以下简称：CMOS)器件P/N阱浅深度隔离方法。

背景技术

CMOS器件是一种先进的逻辑集成电路，它的功耗极低，具有良好的抗噪声能力。但是，当前的CMCS器件隔离方法采用很深的P/N阱离子注入，P/N阱离子注入深度比浅沟道隔离(STI)层的深度(t)大很多，因而便CMOS器件从电源到衬底之间会产生比较大的漏电流。

当前也采用CMOS器件浅沟道隔离方法，但是当前用的CMOS器件浅沟道隔离方法中，P/N阱的离子注入深度仍然大于PMOS器件与NMOS器件之间的浅沟槽隔离(STI)层深度(t)。

假设在CMOS器件的耗尽层中没有载流子复合，那么流过CMOS器件的总电流密度是J＝J_s(e^ev/kT-1)

图1是半导体器件的PN结上的电压-电流关系曲线图，如图1所示，反向电流密度是：

$J_s=\frac{e{D}_p{p}_{n0}}{L_p}+\frac{e{D}_n{n}_{p0}}{L_n}$

图2是用现有的CMOS器件浅沟道隔离方法的CMOS器件的剖视图，如图2所示，当前的CMOS器件浅沟道隔离方法中，构成CMOS器件的PMOS器件的N阱和NMOS器件的P阱的深度都大于PMOS器件与NMOS器件之间浅沟槽隔离(STI)层深度(t)，用现有的CMOS器件浅沟道隔离方法(STI)的CMOS器件中仍然存在两条漏电流路径，即，PMOS器件的N阱与NMOS器件的P阱之间的PN结反向漏电流路径，和PMOS器件的N阱与P型硅衬底之间的PN结反向漏电流路径。PMOS器件的N阱与NMOS器件的P阱之间的的PN结反向饱和漏电流JS1，和PMOS器件的N阱与P型硅衬底之间的PN

$J_{S1}=\frac{e{D}_p{p}_{n0}}{L_p}+\frac{e{D}_n{n}_{p0}}{L_n}---\left(1\right)$

结反向饱和漏电流JS2分别用公式(1)和(2)表示；

$J_{S2}=\frac{e{D}_p{p}_{n0}}{L_p}+\frac{e{D}_n{n}_{s0}}{L_n}---\left(2\right)$

公式中：D_p：空穴扩散系数；L_p：空穴扩散长度；D_n：电子扩散系数；L_n：电子扩散长度；p_n0：N阱平衡少数载流子空穴浓度；n_p0：P阱平衡少数载流子电子浓度；n_s0：P型衬底平衡少数载流子电子浓度。

D_n、D_p、L_n和L_p的计算如下：

$D_n=\frac{\mathrm{kT}}{q}{\mathrm{\μ}}_n=0.0259\×1500=38.85c{m}^2/s$

$D_p=\frac{\mathrm{kT}}{q}{\mathrm{\μ}}_p=0.0259\×450=11.66{\mathrm{cm}}^2/s$

$p_{n0}\≅\frac{{n_i}^2}{N_D}$

$n_{p0}\≅\frac{{n_i}^2}{N_A}$

$n_{S0}\≅\frac{{n_i}^2}{N_S}$

$L_n=\sqrt{D_n{\mathrm{\τ}}_n}=0.312\mathrm{cm},$

$L_p=\sqrt{D_p{\mathrm{\τ}}_p}=0.171\mathrm{cm}$

式中：k为玻耳兹曼常数，q为元电荷，300K温度下的热电压kT/q为0.0259伏特；μ_n、μ_p分别为电子和空穴迁移率。n_i为本征载流子浓度(n_i＝1.45×10¹⁰cm^-3)；N_A＝10¹⁷cm^-3；N_D＝10¹⁷cm^-3；N_s＝1.34×10¹⁵cm^-3分另别为P-阱、N-阱和衬底掺杂浓度。τ_n＝τ_p＝2.5×10^-3s为少数载流子电子和空穴寿命

查半导体手册图表可得P型硅衬底电阻率为8Ω-cm的掺杂浓度为1.68×15cm^-3；电阻率为10Ω-cm的掺杂浓度为1.34×15cm^-3；电阻率为12Ω-cm的掺杂浓度为1.118×15cm^-3；

假设在CMOS器件的耗尽层中没有载流子复合，几乎全部电压都加到N/P-阱之间的反向PN结上，以及N-阱与P型衬底之间的PN结上。

用公式(3)计算的现有浅沟道隔离CMOS器件的反向漏电流JS列在下表中：

空穴扩散系数(Dp)	少数载流子空穴浓度(pn0)	空穴扩散长度(Lp)	电子扩散系数(Dn)	少数载流子浓度(np0，ns0)	电子扩散长度(Ln)	反向漏电流JS
							cm2/s	cm-3	cm	cm2/s	cm-3	cm	A/cm2
11.66	2102.5	0.312	38.85	210250	0.171	7.66×10-12
							11.66	2102.5	0.312	38.85	191136.3636	0.171	6.96×10-12
总值						1.46×10-11

为了减小CMOS器件的漏电流，提出本发明。

发明内容

本发明的目的是，提出一种CMOS器件的P/N阱浅深度隔离方法，采用N阱和P阱浅离子注入深度，使N阱和P阱的深度小于PMOS器件的N阱与NMOS器件的P阱之间的浅沟槽隔离(STI)深度(t)。因而消除了N阱与P阱之间的的PN结反向漏电流路径，只有N阱与P型衬底之间的PN结的反向漏电流路径，如图2所示，N阱与P型衬底之间的PN结的反向漏电流JS用公式(3)表示：

$J_{S2}=\frac{{\mathrm{eD}}_p{p}_{n0}}{L_p}+\frac{{\mathrm{eD}}_n{n}_{s0}}{L_n}$

公式中：D_p：空穴扩散系数；L_p：空穴扩散长度；D_n：电子扩散系数；L_n：电子扩散长度；p_n0：N阱平衡少数载流子空穴浓度；n_s0：P型衬底平衡少数载流子电子浓度。

用公式(3)计算的按本发明的浅沟道隔离CMOS器件的反向漏电流J_s列在下表中：

空穴扩散系数(Dp)	少数载流子空穴浓度(pn0)	空穴扩散长度(Lp)	电子扩散系数(Dn)	少数载流子浓度(np0，ns0)	电子扩散长度(Ln)	反向漏电流JS
							cm2/s	cm-3	cm	cm2/s	cm-3	cm	A/cm2
11.66	2102.5	0.312	38.85	210250	0.171	7.66×10-12

通过优选的N阱和P阱浅离子注入深度，使N阱和P阱的深度大于阱中的耗尽层宽度(Wm)，但N阱和P阱的深度小于PMOS器件的N阱与NMOS器件的P阱之间的浅沟道隔离(STI)深度(t)。阱中耗尽层宽度(Wm)用公式(4)表示：

$\mathrm{Wm}=\sqrt{\frac{{2\mathrm{\ϵ}}_S}{{\mathrm{qN}}_D}\⟨V_{\mathrm{bi}}-V_D\⟩}\≅0.22\mathrm{\μm}---\left(4\right)$

式中：N_D＝1.0×10¹⁷cm^-3，取电源电压V_D＝3.0V，V_bi＝(kT/q)ln(N_AN_D/n_i ²)为PN结内建势

与现有的CMOS器件浅沟道隔离方法比较，现有的浅沟道隔离CMOS器件的反向漏电流J_s总值是1.46×10^-11A/cm²，用本发明的CMOS器件浅沟道隔离方法的CMOS器件的反向饱和漏电流J_s是7.66×10^-12A/cm²，减小大约50％。

CMOS半导体器件中P/N阱的离子注入工艺条件：

P阱注入：硼¹¹B注入，能量100kev-160kev，剂量(1-10)×10¹²cm^-2，倾斜角度为零

N阱注入：磷31P注入，能量100kev-400kev，剂量(1-10)×1012cm-2，倾斜角度为零

阱的离子注入深度主要可以通过控制离子注入的能量以及阱注入快速退火的温度与时间来控制，深度范围为100至3000；隔离沟槽的深度与阱离子注入深度之间的深度差范围可以在+100至+3000。

附图说明

通过结合附图进行的以下描述可以更好地理解本发明目的和本发明的优点，附图是说明书的一个组成部分，附图与说明书的文字部分一起说明本发明的原理和特征，附图中显示出代表本发明原理和特征的实施例。全部附图中相同的部分用相同的参考数字指示。附图中：

图1是半导体器件中PN结上的电压-电流关系曲线图；

图2是用现有的CMOS器件浅沟道隔离方法的CMOS器件的剖视图；和

图3是按本发明的CMOS器件P/N阱浅深度隔离方法的CMOS器件的剖视图。

附图中的符号指示的内容说明：

图2和图3中源(Source)-S；栅(Gate)-G；漏(Drain)-D；N-阱与P-阱之间的PN结上的反向饱和漏电流-Js1；N-阱与P型硅衬底之间的PN结上的反向饱和漏电流-Js2；图3中N-阱与P型硅衬底之间的PN结上的反向饱和漏电流-Js。

具体实施方式

以下结合附图详细说明按本发明的CMOS器件浅沟道隔离方法。

图3是按本发明的CMOS器件P/N阱浅深度隔离方法的CMOS器件的剖视图。

参见图3，图3显示的CMOS器件由图左边的PMOS器件和图右边的NMOS器件构成，CMOS器件中的N-阱和P-阱的深度都小于PMOS器件与NMOS器件之间的浅沟槽隔离(STI)层的深度(t)，因此，N-阱和P-阱不能构成PN结，只有N-阱和P型硅衬底之间构成PN结，也就是说，只有N-阱和P型硅衬底之间构成PN结有反向饱和漏电流Js。

现有的CMOS器件浅沟道隔离方法中，CMOS器件中的的N-阱和P-阱的深度都大于PMOS器件与NMOS器件之间的浅沟槽隔离(STI)层的深度(t)，因此现有的CMOS器件中有N-阱和P-阱之间构成的PN结和N-阱和P-型硅衬底之间构成的PN结，现有的CMOS器件浅沟道隔离方法中的两个PN结上有两个有反向饱和漏电流Js1和Js2。

所以，与现有的CMOS器件浅沟道隔离方法比较，本发明的CMOS器件P/N阱浅深度隔离方法，可以使反向饱和漏电流减小大约50％。

按本发明的CMOS器件P/N阱浅深度隔离方法的工艺步骤和工艺条件是：

工艺步骤序号               工艺步骤描述

10                         硅片下线开始

20                         硅片刻号标记

30                         氧化层去除

40                         有源区氧化层预清洗

50                         有源区衬垫氧化层生长

60                         有源区氮化硅层生长

70                         有源区氮氧化硅层沉积

80                         有源区光刻(DUV)

90                         有源区刻蚀

100                        有源区灰烬

110                        有源区聚合物去除与湿法剥离去胶

120                        有源区刻蚀后的SC1清洗

130                        有源区刻蚀后的SEM评估

140                        浅沟槽隔离(STI)衬垫氧化层预清洗

150                        浅沟槽隔离(STI)内层氧化层(LINING OXIDE)生长

160                        浅沟槽隔离(STI)高密度等离子体氧化层沉积

170                        快速热退火预清洗

180                        浅沟槽隔离(STI)快速热退火

190                        有源区反转调和光刻

200                        有源区反转刻蚀

210                        有源区反转灰烬

220                        有源区反转聚合物去除与湿法剥离去胶

230                        浅沟槽隔离化学机械抛光(CMP)前氧化层厚度量测

240                        浅沟槽隔离化学机械抛光

250                        有源区氮化硅层湿法剥离

260                        有源区衬垫氧化层去除

270                        牺牲氧化层(SAC OX)预清洗

280                        牺牲氧化层生长

290                        P阱(PWELL)光刻

300                        P阱离子注入

310                        N沟道离子注入

320                        NMOS阀值电压(VTN)离子注入

330                        P阱灰烬

340                        P阱湿法剥离去胶

350                        N阱(NWELL)光刻

360                        N阱离子注入

370                        P沟道离子注入

380                        PMOS阀值电压(VTP)离子注入

390                        N阱灰烬

400                        N阱湿法剥离去胶

410                        阱离子注入退火预清洗

420                        阱离子注入退火

其中，P阱注入：硼11B注入，能量100kev-160kev，剂量(1-10)×1012cm-2，倾斜角度为零

N阱注入：磷31P注入，能量100kev-400kev，剂量(1-10)×1012cm-2，倾斜角度为零

按本发明的CMOS器件P/N阱浅深度隔离方法中，P/N阱的离子注入深度范围是：100至3000。

按本发明的CMOS器件P/N阱浅深度隔离方法中，PMOS器件与NMOS器件之间的浅沟槽隔离(STI)层的深度(t)范围是：200至5000。

按本发明的CMOS器件P/N阱浅离子注入深度隔离方法中，隔离沟槽的深度与P/N阱离子注入深度之间的深度差范围是：+100至+3000。

以上详细描述了按本发明CMOS器件P/N阱浅深度隔离方法。但是本发明不限于本文中的详细描述。本行业的技术人员应了解，本发明能以其他的形式实施。因此，按本发明的全部技术方案，所列举的实施方式只是用于说明本发明而不是限制本发明，并且，本发明不局限于本文中描述的细节。本发明要求保护的范围由所附的权利要求书界定。

Claims (5)

1、CMOS器件P/N阱浅深度隔离方法，其特征是，CMOS器件中的N-阱和P-阱的深度都小于PMOS器件与NMOS器件之间的浅沟槽隔离(STI)层的深度(t)，因此，N-阱和P-阱不能构成PN结，只有N-阱和P型硅衬底之间构成PN结，也就是说，只有N-阱和P型硅衬底之间构成PN结有反向饱和漏电流Js。

2、按照权利要求1的CMOS器件P/N阱浅深度隔离方法，其特征是，CMOS器件中的N-阱和P-阱的离子注入工艺步骤包括：

工艺步骤序号          工艺步骤描述

10                    硅片下线开始

20                    硅片刻号标记

30                    氧化层去除

40                    有源区氧化层预清洗

50                    有源区衬垫氧化层生长

60                    有源区氮化硅层生长

70                    有源区氮氧化硅层沉积

80                    有源区光刻(DUV)

90                    有源区刻蚀

100                   有源区灰烬

110                   有源区聚合物去除与湿法剥离去胶

120                   有源区刻蚀后的SC1清洗

130                   有源区刻蚀后的SEM评估

140                   浅沟槽隔离(STI)衬垫氧化层预清洗

150                   浅沟槽隔离(STI)内层氧化层(LINING OXIDE)生长

160                   浅沟槽隔离(STI)高密度等离子体氧化层沉积

170                   快速热退火预清洗

180                   浅沟槽隔离(STI)快速热退火

190                   有源区反转调和光刻

200                   有源区反转刻蚀

210                  有源区反转灰烬

220                  有源区反转聚合物去除与湿法剥离去胶

230                  浅沟槽隔离化学机械抛光(CMP)前氧化层厚度量测

240                  浅沟槽隔离化学机械抛光

250                  有源区氮化硅层湿法剥离

260                  有源区衬垫氧化层去除

270                  牺牲氧化层(SAC OX)预清洗

280                  牺牲氧化层生长

290                  P阱(PWELL)光刻

300                  P阱离子注入

310                  N沟道离子注入

320                  NMOS阀值电压(VTN)离子注入

330                  P阱灰烬

340                  P阱湿法剥离去胶

350                  N阱(NWELL)光刻

360                  N阱离子注入

370                  P沟道离子注入

380                  PMOS阀值电压(VTP)离子注入

390                  N阱灰烬

400                  N阱湿法剥离去胶

410                  阱离子注入退火预清洗

420                  阱离子注入退火

3、按照权利要求1的CMOS器件P/N阱浅深度隔离方法，其特征是，CMOS器件中的N-阱和P-阱的离子注入工艺条件包括：

P阱注入：硼¹¹B注入，能量100kev-160kev，剂量(1-10)×10¹²cm^-2，倾斜角度为零；

N阱注入：磷³¹P注入，能量100kev-400kev，剂量(1-10)×10¹²cm^-2，倾斜角度为零

4、按照权利要求1的CMOS器件P/N阱浅深度隔离方法，其特征是，CMOS器件中的N-阱和P-阱的深度范围是：100至3000。

5、按照权利要求1的CMOS器件P/N阱浅深度隔离方法，其特征是，CMOS器件中的N-阱和P-阱之间的浅沟槽隔离(STI)层的深度(t)范围是：200至5000。

Images