CN1783451A - 互补金属-氧化物-半导体器件p/n阱浅深度隔离方法 - Google Patents
互补金属-氧化物-半导体器件p/n阱浅深度隔离方法 Download PDFInfo
- Publication number
- CN1783451A CN1783451A CN 200410084780 CN200410084780A CN1783451A CN 1783451 A CN1783451 A CN 1783451A CN 200410084780 CN200410084780 CN 200410084780 CN 200410084780 A CN200410084780 A CN 200410084780A CN 1783451 A CN1783451 A CN 1783451A
- Authority
- CN
- China
- Prior art keywords
- trap
- active area
- depth
- cmos device
- shallow trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
CMOS器件P/N阱浅深度隔离方法,其特征是,CMOS器件中的N-阱和P-阱的深度都小于PMOS器件与NMOS器件之间的浅沟槽隔离(STI)层的深度(t),因此,N-阱和P-阱不能构成PN结,只有N-阱和P型硅衬底之间构成PN结,也就是说,只有N-阱和P型硅衬底之间构成PN结有反向饱和漏电流Js。与现有的CMOS器件浅沟道隔离方法比较,反向饱和漏电流减小大约50%。
Description
技术领域
本发明总的涉及半导体器件的隔离方法,具体涉及互补金属-氧化物-半导体(以下简称:CMOS)器件P/N阱浅深度隔离方法。
背景技术
CMOS器件是一种先进的逻辑集成电路,它的功耗极低,具有良好的抗噪声能力。但是,当前的CMCS器件隔离方法采用很深的P/N阱离子注入,P/N阱离子注入深度比浅沟道隔离(STI)层的深度(t)大很多,因而便CMOS器件从电源到衬底之间会产生比较大的漏电流。
当前也采用CMOS器件浅沟道隔离方法,但是当前用的CMOS器件浅沟道隔离方法中,P/N阱的离子注入深度仍然大于PMOS器件与NMOS器件之间的浅沟槽隔离(STI)层深度(t)。
假设在CMOS器件的耗尽层中没有载流子复合,那么流过CMOS器件的总电流密度是J=Js(eev/kT-1)
图1是半导体器件的PN结上的电压-电流关系曲线图,如图1所示,反向电流密度是:
图2是用现有的CMOS器件浅沟道隔离方法的CMOS器件的剖视图,如图2所示,当前的CMOS器件浅沟道隔离方法中,构成CMOS器件的PMOS器件的N阱和NMOS器件的P阱的深度都大于PMOS器件与NMOS器件之间浅沟槽隔离(STI)层深度(t),用现有的CMOS器件浅沟道隔离方法(STI)的CMOS器件中仍然存在两条漏电流路径,即,PMOS器件的N阱与NMOS器件的P阱之间的PN结反向漏电流路径,和PMOS器件的N阱与P型硅衬底之间的PN结反向漏电流路径。PMOS器件的N阱与NMOS器件的P阱之间的的PN结反向饱和漏电流JS1,和PMOS器件的N阱与P型硅衬底之间的PN
结反向饱和漏电流JS2分别用公式(1)和(2)表示;
公式中:Dp:空穴扩散系数;Lp:空穴扩散长度;Dn:电子扩散系数;Ln:电子扩散长度;pn0:N阱平衡少数载流子空穴浓度;np0:P阱平衡少数载流子电子浓度;ns0:P型衬底平衡少数载流子电子浓度。
Dn、Dp、Ln和Lp的计算如下:
式中:k为玻耳兹曼常数,q为元电荷,300K温度下的热电压kT/q为0.0259伏特;μn、μp分别为电子和空穴迁移率。ni为本征载流子浓度(ni=1.45×1010cm-3);NA=1017cm-3;ND=1017cm-3;Ns=1.34×1015cm-3分另别为P-阱、N-阱和衬底掺杂浓度。τn=τp=2.5×10-3s为少数载流子电子和空穴寿命
查半导体手册图表可得P型硅衬底电阻率为8Ω-cm的掺杂浓度为1.68×15cm-3;电阻率为10Ω-cm的掺杂浓度为1.34×15cm-3;电阻率为12Ω-cm的掺杂浓度为1.118×15cm-3;
假设在CMOS器件的耗尽层中没有载流子复合,几乎全部电压都加到N/P-阱之间的反向PN结上,以及N-阱与P型衬底之间的PN结上。
用公式(3)计算的现有浅沟道隔离CMOS器件的反向漏电流JS列在下表中:
空穴扩散系数(Dp) | 少数载流子空穴浓度(pn0) | 空穴扩散长度(Lp) | 电子扩散系数(Dn) | 少数载流子浓度(np0,ns0) | 电子扩散长度(Ln) | 反向漏电流JS |
cm2/s | cm-3 | cm | cm2/s | cm-3 | cm | A/cm2 |
11.66 | 2102.5 | 0.312 | 38.85 | 210250 | 0.171 | 7.66×10-12 |
11.66 | 2102.5 | 0.312 | 38.85 | 191136.3636 | 0.171 | 6.96×10-12 |
总值 | 1.46×10-11 |
为了减小CMOS器件的漏电流,提出本发明。
发明内容
本发明的目的是,提出一种CMOS器件的P/N阱浅深度隔离方法,采用N阱和P阱浅离子注入深度,使N阱和P阱的深度小于PMOS器件的N阱与NMOS器件的P阱之间的浅沟槽隔离(STI)深度(t)。因而消除了N阱与P阱之间的的PN结反向漏电流路径,只有N阱与P型衬底之间的PN结的反向漏电流路径,如图2所示,N阱与P型衬底之间的PN结的反向漏电流JS用公式(3)表示:
公式中:Dp:空穴扩散系数;Lp:空穴扩散长度;Dn:电子扩散系数;Ln:电子扩散长度;pn0:N阱平衡少数载流子空穴浓度;ns0:P型衬底平衡少数载流子电子浓度。
用公式(3)计算的按本发明的浅沟道隔离CMOS器件的反向漏电流Js列在下表中:
空穴扩散系数(Dp) | 少数载流子空穴浓度(pn0) | 空穴扩散长度(Lp) | 电子扩散系数(Dn) | 少数载流子浓度(np0,ns0) | 电子扩散长度(Ln) | 反向漏电流JS |
cm2/s | cm-3 | cm | cm2/s | cm-3 | cm | A/cm2 |
11.66 | 2102.5 | 0.312 | 38.85 | 210250 | 0.171 | 7.66×10-12 |
通过优选的N阱和P阱浅离子注入深度,使N阱和P阱的深度大于阱中的耗尽层宽度(Wm),但N阱和P阱的深度小于PMOS器件的N阱与NMOS器件的P阱之间的浅沟道隔离(STI)深度(t)。阱中耗尽层宽度(Wm)用公式(4)表示:
式中:ND=1.0×1017cm-3,取电源电压VD=3.0V,Vbi=(kT/q)ln(NAND/ni 2)为PN结内建势
与现有的CMOS器件浅沟道隔离方法比较,现有的浅沟道隔离CMOS器件的反向漏电流Js总值是1.46×10-11A/cm2,用本发明的CMOS器件浅沟道隔离方法的CMOS器件的反向饱和漏电流Js是7.66×10-12A/cm2,减小大约50%。
CMOS半导体器件中P/N阱的离子注入工艺条件:
P阱注入:硼11B注入,能量100kev-160kev,剂量(1-10)×1012cm-2,倾斜角度为零
N阱注入:磷31P注入,能量100kev-400kev,剂量(1-10)×1012cm-2,倾斜角度为零
阱的离子注入深度主要可以通过控制离子注入的能量以及阱注入快速退火的温度与时间来控制,深度范围为100至3000;隔离沟槽的深度与阱离子注入深度之间的深度差范围可以在+100至+3000。
附图说明
通过结合附图进行的以下描述可以更好地理解本发明目的和本发明的优点,附图是说明书的一个组成部分,附图与说明书的文字部分一起说明本发明的原理和特征,附图中显示出代表本发明原理和特征的实施例。全部附图中相同的部分用相同的参考数字指示。附图中:
图1是半导体器件中PN结上的电压-电流关系曲线图;
图2是用现有的CMOS器件浅沟道隔离方法的CMOS器件的剖视图;和
图3是按本发明的CMOS器件P/N阱浅深度隔离方法的CMOS器件的剖视图。
附图中的符号指示的内容说明:
图2和图3中源(Source)-S;栅(Gate)-G;漏(Drain)-D;N-阱与P-阱之间的PN结上的反向饱和漏电流-Js1;N-阱与P型硅衬底之间的PN结上的反向饱和漏电流-Js2;图3中N-阱与P型硅衬底之间的PN结上的反向饱和漏电流-Js。
具体实施方式
以下结合附图详细说明按本发明的CMOS器件浅沟道隔离方法。
图3是按本发明的CMOS器件P/N阱浅深度隔离方法的CMOS器件的剖视图。
参见图3,图3显示的CMOS器件由图左边的PMOS器件和图右边的NMOS器件构成,CMOS器件中的N-阱和P-阱的深度都小于PMOS器件与NMOS器件之间的浅沟槽隔离(STI)层的深度(t),因此,N-阱和P-阱不能构成PN结,只有N-阱和P型硅衬底之间构成PN结,也就是说,只有N-阱和P型硅衬底之间构成PN结有反向饱和漏电流Js。
现有的CMOS器件浅沟道隔离方法中,CMOS器件中的的N-阱和P-阱的深度都大于PMOS器件与NMOS器件之间的浅沟槽隔离(STI)层的深度(t),因此现有的CMOS器件中有N-阱和P-阱之间构成的PN结和N-阱和P-型硅衬底之间构成的PN结,现有的CMOS器件浅沟道隔离方法中的两个PN结上有两个有反向饱和漏电流Js1和Js2。
所以,与现有的CMOS器件浅沟道隔离方法比较,本发明的CMOS器件P/N阱浅深度隔离方法,可以使反向饱和漏电流减小大约50%。
按本发明的CMOS器件P/N阱浅深度隔离方法的工艺步骤和工艺条件是:
工艺步骤序号 工艺步骤描述
10 硅片下线开始
20 硅片刻号标记
30 氧化层去除
40 有源区氧化层预清洗
50 有源区衬垫氧化层生长
60 有源区氮化硅层生长
70 有源区氮氧化硅层沉积
80 有源区光刻(DUV)
90 有源区刻蚀
100 有源区灰烬
110 有源区聚合物去除与湿法剥离去胶
120 有源区刻蚀后的SC1清洗
130 有源区刻蚀后的SEM评估
140 浅沟槽隔离(STI)衬垫氧化层预清洗
150 浅沟槽隔离(STI)内层氧化层(LINING OXIDE)生长
160 浅沟槽隔离(STI)高密度等离子体氧化层沉积
170 快速热退火预清洗
180 浅沟槽隔离(STI)快速热退火
190 有源区反转调和光刻
200 有源区反转刻蚀
210 有源区反转灰烬
220 有源区反转聚合物去除与湿法剥离去胶
230 浅沟槽隔离化学机械抛光(CMP)前氧化层厚度量测
240 浅沟槽隔离化学机械抛光
250 有源区氮化硅层湿法剥离
260 有源区衬垫氧化层去除
270 牺牲氧化层(SAC OX)预清洗
280 牺牲氧化层生长
290 P阱(PWELL)光刻
300 P阱离子注入
310 N沟道离子注入
320 NMOS阀值电压(VTN)离子注入
330 P阱灰烬
340 P阱湿法剥离去胶
350 N阱(NWELL)光刻
360 N阱离子注入
370 P沟道离子注入
380 PMOS阀值电压(VTP)离子注入
390 N阱灰烬
400 N阱湿法剥离去胶
410 阱离子注入退火预清洗
420 阱离子注入退火
其中,P阱注入:硼11B注入,能量100kev-160kev,剂量(1-10)×1012cm-2,倾斜角度为零
N阱注入:磷31P注入,能量100kev-400kev,剂量(1-10)×1012cm-2,倾斜角度为零
按本发明的CMOS器件P/N阱浅深度隔离方法中,P/N阱的离子注入深度范围是:100至3000。
按本发明的CMOS器件P/N阱浅深度隔离方法中,PMOS器件与NMOS器件之间的浅沟槽隔离(STI)层的深度(t)范围是:200至5000。
按本发明的CMOS器件P/N阱浅离子注入深度隔离方法中,隔离沟槽的深度与P/N阱离子注入深度之间的深度差范围是:+100至+3000。
以上详细描述了按本发明CMOS器件P/N阱浅深度隔离方法。但是本发明不限于本文中的详细描述。本行业的技术人员应了解,本发明能以其他的形式实施。因此,按本发明的全部技术方案,所列举的实施方式只是用于说明本发明而不是限制本发明,并且,本发明不局限于本文中描述的细节。本发明要求保护的范围由所附的权利要求书界定。
Claims (5)
1、CMOS器件P/N阱浅深度隔离方法,其特征是,CMOS器件中的N-阱和P-阱的深度都小于PMOS器件与NMOS器件之间的浅沟槽隔离(STI)层的深度(t),因此,N-阱和P-阱不能构成PN结,只有N-阱和P型硅衬底之间构成PN结,也就是说,只有N-阱和P型硅衬底之间构成PN结有反向饱和漏电流Js。
2、按照权利要求1的CMOS器件P/N阱浅深度隔离方法,其特征是,CMOS器件中的N-阱和P-阱的离子注入工艺步骤包括:
工艺步骤序号 工艺步骤描述
10 硅片下线开始
20 硅片刻号标记
30 氧化层去除
40 有源区氧化层预清洗
50 有源区衬垫氧化层生长
60 有源区氮化硅层生长
70 有源区氮氧化硅层沉积
80 有源区光刻(DUV)
90 有源区刻蚀
100 有源区灰烬
110 有源区聚合物去除与湿法剥离去胶
120 有源区刻蚀后的SC1清洗
130 有源区刻蚀后的SEM评估
140 浅沟槽隔离(STI)衬垫氧化层预清洗
150 浅沟槽隔离(STI)内层氧化层(LINING OXIDE)生长
160 浅沟槽隔离(STI)高密度等离子体氧化层沉积
170 快速热退火预清洗
180 浅沟槽隔离(STI)快速热退火
190 有源区反转调和光刻
200 有源区反转刻蚀
210 有源区反转灰烬
220 有源区反转聚合物去除与湿法剥离去胶
230 浅沟槽隔离化学机械抛光(CMP)前氧化层厚度量测
240 浅沟槽隔离化学机械抛光
250 有源区氮化硅层湿法剥离
260 有源区衬垫氧化层去除
270 牺牲氧化层(SAC OX)预清洗
280 牺牲氧化层生长
290 P阱(PWELL)光刻
300 P阱离子注入
310 N沟道离子注入
320 NMOS阀值电压(VTN)离子注入
330 P阱灰烬
340 P阱湿法剥离去胶
350 N阱(NWELL)光刻
360 N阱离子注入
370 P沟道离子注入
380 PMOS阀值电压(VTP)离子注入
390 N阱灰烬
400 N阱湿法剥离去胶
410 阱离子注入退火预清洗
420 阱离子注入退火
3、按照权利要求1的CMOS器件P/N阱浅深度隔离方法,其特征是,CMOS器件中的N-阱和P-阱的离子注入工艺条件包括:
P阱注入:硼11B注入,能量100kev-160kev,剂量(1-10)×1012cm-2,倾斜角度为零;
N阱注入:磷31P注入,能量100kev-400kev,剂量(1-10)×1012cm-2,倾斜角度为零
4、按照权利要求1的CMOS器件P/N阱浅深度隔离方法,其特征是,CMOS器件中的N-阱和P-阱的深度范围是:100至3000。
5、按照权利要求1的CMOS器件P/N阱浅深度隔离方法,其特征是,CMOS器件中的N-阱和P-阱之间的浅沟槽隔离(STI)层的深度(t)范围是:200至5000。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410084780 CN1783451A (zh) | 2004-11-30 | 2004-11-30 | 互补金属-氧化物-半导体器件p/n阱浅深度隔离方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200410084780 CN1783451A (zh) | 2004-11-30 | 2004-11-30 | 互补金属-氧化物-半导体器件p/n阱浅深度隔离方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1783451A true CN1783451A (zh) | 2006-06-07 |
Family
ID=36773409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200410084780 Pending CN1783451A (zh) | 2004-11-30 | 2004-11-30 | 互补金属-氧化物-半导体器件p/n阱浅深度隔离方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1783451A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101499436B (zh) * | 2008-01-31 | 2011-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种可提高两相邻n阱间击穿电压的方法 |
CN102569012A (zh) * | 2010-12-27 | 2012-07-11 | 无锡华润上华科技有限公司 | 防止晶圆有源区划伤的方法 |
-
2004
- 2004-11-30 CN CN 200410084780 patent/CN1783451A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101499436B (zh) * | 2008-01-31 | 2011-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种可提高两相邻n阱间击穿电压的方法 |
CN102569012A (zh) * | 2010-12-27 | 2012-07-11 | 无锡华润上华科技有限公司 | 防止晶圆有源区划伤的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1293637C (zh) | 具有应变沟道的互补式金属氧化物半导体及其制作方法 | |
CN1282253C (zh) | 具有小袋的半导体器件及其制造 | |
CN1175486C (zh) | 绝缘体基外延硅工艺中双重深度氧化层的结构和方法 | |
CN1228816C (zh) | 高电压自定位mos元件的集成 | |
CN1215554C (zh) | 互补型金属氧化物半导体器件及其制造方法 | |
CN1280918C (zh) | 参考电压半导体 | |
CN1913174A (zh) | 半导体装置及高压p型金属氧化物半导体装置 | |
CN1689144A (zh) | 无外延衬底中隔离的互补金属氧化物硅器件 | |
CN1349662A (zh) | 半导体器件和半导体衬底 | |
CN1641854A (zh) | 制造半导体器件的方法 | |
CN1897289A (zh) | 图像传感器及其制造方法 | |
CN1879218A (zh) | 半导体装置及半导体集成电路装置 | |
CN1841778A (zh) | 半导体器件中的场效应晶体管及其制造方法 | |
CN1679169A (zh) | 半导体器件及其制造方法 | |
CN1702866A (zh) | 半导体器件 | |
CN1716625A (zh) | Cmos图像传感器及其制造方法 | |
CN1087499C (zh) | 半导体装置及其制造方法 | |
CN100341140C (zh) | 半导体器件及其制造方法 | |
CN1469478A (zh) | 半导体集成电路及其制造方法 | |
US7790568B2 (en) | Method for fabricating semiconductor device | |
CN1783451A (zh) | 互补金属-氧化物-半导体器件p/n阱浅深度隔离方法 | |
CN1095595C (zh) | 半导体器件的制造方法 | |
CN100373585C (zh) | 提高金属氧化物半导体器件场区抗总剂量的加固方法 | |
CN1471174A (zh) | 半导体器件及其制造方法 | |
CN2724204Y (zh) | 半导体芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |