CN1190265A - 分路光电二极管 - Google Patents

分路光电二极管 Download PDF

Info

Publication number
CN1190265A
CN1190265A CN98103798A CN98103798A CN1190265A CN 1190265 A CN1190265 A CN 1190265A CN 98103798 A CN98103798 A CN 98103798A CN 98103798 A CN98103798 A CN 98103798A CN 1190265 A CN1190265 A CN 1190265A
Authority
CN
China
Prior art keywords
type
diffusion region
photodiode
embedding
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98103798A
Other languages
English (en)
Other versions
CN1114229C (zh
Inventor
福永直树
泷本贵博
久保胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1190265A publication Critical patent/CN1190265A/zh
Application granted granted Critical
Publication of CN1114229C publication Critical patent/CN1114229C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

一种分路光电二极管,包括:半导体基板;形成于其表面上的半导体层;在该基板中的诸区域内形成的诸隔离扩散区,使各隔离扩散区分别从半导体层表面伸展到该半导体基板表面下的区域,以将该半导体层分成至少三个半导体区域。在除位于借助分隔区彼此相邻的所述多个半导体区域组合中的分隔区内的特定隔离扩散区以外的其余隔离扩散区下面形成第一埋置扩散区,并通过加给反偏压而抑制所述其余隔离扩散区域下的区域内半导体基板的消耗。

Description

分路光电二极管
本发明涉及一种被装入光学拾像装置等所用受光元件中的分路光电二极管，具体地说，本发明涉及一种具有可提供响应速度得到改善的分路光电二极管。
光学拾像装置被用于包括CD-ROM、DVD(数字多用盘)等在内的各类光盘设备。近些年来，尤其是DVD已经愈益得到积极的和迅速的发展。目前，这样的光盘设备都需要处理大量的对于存储移动画片等所必须的数据。另外，最可能的是具有两倍或甚至四倍于现有DVD响应速度那样快的DVD将在不久的将来得到开发。鉴于这些情况，迫切地需求实现尽可能高的光学拾像装置响应速度。
分路光电二极管中将受光区分成多个光检测区域，这种二极管已惯用为光学拾像装置的信号探测元件。
随着近年来小尺寸的高性能光盘设备的实现，减小光学拾像装置的尺寸和重量已变得越来越重要。为了实现这样的光学拾像装置，提出一种具有单个全息元件的光学组件，其中使追踪光束发生部分、光分支部分以及误差信号发生部分成为一体。将这种光学组件设在被一体化整装于其内的激光二极管、光电二极管等的顶部表面。
图18表示带这种光学组件的光学拾像装置的光学系统的概略布置图。
以下将简述这种光学系统的信号检测原理。由在全息元件31下表面下形成的产生寻轨光束的衍射光栅30使激光二极管LD发射的光被分束成三束光，即两束用于寻轨的子光束和一束用于读出信息信号的主光束。此后，使这些光束作为0级光通过所述组件上表面上形成的全息元件31，由准直透镜32变换成平行光束，然后由物镜33会聚到光盘34上。
随着受到光盘34上所成凹坑的调制，光从光盘34反射，透过物镜33和准直透镜32，再被全息元件31衍射，使之作为1级衍射光束被引导到其上形成五个分开的光检测区域D1至D5(以下也称“光检测光电二极管区域D1至D5”)的五分路光电二极管PD上。
全息元件31包括两个各有不同衍射周期的区域31a和31b。当主光束的反射光入射到该二区域之一时，该光被会聚在使光检测区域D2和D3互相隔开的分隔部分上。另一方面，当主光束的反射光入射到全息元件31的另一个区域时，该光被会聚在光检测区域D4上。两束子光束的反射光束被全息元件31分别会聚到光检测区域D1和D5上。
在这种光学系统中，随全息元件31和光盘34之间距离的变化，使光电二极管PD上反射的主光束入射位置沿光检测光电二极管区域D2和D3对的长度方向移动。在主光束聚焦于光盘34的情况下，其反射光束入射到光电二极管Pd的光检测区域D2和D3对之间的绝缘部分上。
于是，设若用S1至S5分别表示五分路光电二极管PD的光检测区域D1至D5的输出，则由公式FES＝S2-S3给出聚焦误差信号FES。
另一方面，用所谓“三束法”检测寻轨误差。由于用于寻轨的两个子光束分别被会聚在光检测区域D1和D5上，所以由公式TES＝S1-S5给出寻轨误差信号TES。于是，当寻轨误差信号TES为0时，主光束准确地位于被规定要由主光束照射的目标轨道上。
此外，根据公式：RF＝S2+S3+S4，由用于接受主光束反射光的光检测区域D2至D4输出之和给出被再现的信号RF。
图19是沿图18所示的普通光检测分路光电二极管的a-a＇线所取的断面图。应予说明的是，图19中省去了继金属线处理步骤之后各处理步骤期间拟形成的各种带有多层金属线、保护膜等的组件。图19中的D1、D2、D3和D5表示光检测区域。
以下将参照图20A和20B所示的断面图描述制作分路光电二极管的方法。图19和图20A及20B中用相同的标号表示同样的部件。
首先，如图20A所示，在P型半导体基板1中的多个区域形成多个P型隔离的扩散区2，它们是为互相隔开的光检测区域D1至D5形成隔离的区域。
接下去如图20B所示，在P型半导体基板1的整个表面上方形成N型外延生长层4。然后在N型外延生长层4中与各P型隔离的扩散区2相应的区域内形成P型隔离的扩散区5。将P型隔离的扩散区5形成，使与N型外延生长层4的表面垂直延伸，到达P型隔离的扩散区2的上部。换句话说，使每一对由区域2和5组成的P型隔离的扩散区形成自N型外延生长层4表面至P型半导体基板1延伸。于是，使N型外延生长层4被分成多个(图20B所示的例子中为4个)电绝缘的N型半导体区，从而形成各个光检测区域D1至D5(尽管图20B中未示出光检测区域D4)。
继而，在N型外延生长层4表面的所述分路光电二极管的各个区域内形成N型扩散区6。由这些N型扩散区6减小所述光电二极管的串联电阻。结果，使其CR时间常数减小，从而实现高速响应特性。
此后，如图19所示，具有通孔的氧化膜12形成在包含这些N型扩散区6的N型外延生长层4上，并在该氧化膜12上制成各电极13。以此方式可以制成图19所示的普通光检测分路光电二极管，其中每个电极13经一相关的通孔被电连接至一个相关联的隔离的扩散区5。
对于光检测区域D2、D3和D4来说，为处理再现的信号RF，需要高速运作。具体地说，在使光束照射到光检测区域D2和D3之间的分隔区上的情况下，光检测区域D2和D3需要工作在很高的速度下。但在使光束照射到光检测区域D2和D3之间的分隔区上的情况下，与使光束照射到光检测区域D2和D3的中心上的情况相比，会使所述分路光电二极管PD的截止频率减小。这里的截止频率的意思是与低频范围的增益相比，使增益降低约3dB情况下的频率。
图21A和21B中示出表示所述分路光电二极管PD截止频率减小的实验结果。
图21A是表示图19所示分路光电二极管PD的光检测区域D2和D3对附近的断面图。另一方面，图21B是表示分路光电二极管PD截止频率相对于光束位置的关系曲线。图21B中的横坐标轴代表入射到光检测区域D2和D3附近的衍射光的光束位置，而纵坐标轴代表各个位置处的截止频率fc(MHz)。图21B中所示的测量结果是在将P型半导体基板1的电阻率设定为约15Ωcm、将加给所述二极管的反偏压设定为约1.5v和将负载电阻设定为约380Ω条件下得到的。
有如从图21B所能理解的，当使入射光束位于光检测区域D2和D3对之间的分隔区域附近时，与使该光束位于光检测区域D2和D3中心的情况相比，使截止频率fc降低。在使光束入射到光检测区域D2和D3对之间的分隔区域上时，截止频率的值略大于20MHz。所以，具有这种截止频率的光电二极管可适用于DVD。但这种光电二极管不能以二倍速DVD、四倍速DVD等的在较高响应速度下工作。
当使光束入射于光检测区域D2和D3对之间的分隔区域上时，截止频率要降低，这是因为在P型绝缘的扩散区2条件下，P型半导体基板1区域内所产生的光学载流子造成P型绝缘的扩散区2周围的迂回回路到达N型外延生长层4与P型半导体基板1间的P-N结内形成的耗尽层。具体地说，由于在P型隔离的扩散区2条件下所产生的光学载流子需要在几十微米的距离上扩散移动。这种长的移动距离降低了光电二极管的截止频率。
图22表示为在P型隔离的扩散区2中以及与光检测区域D2和D3之间的分隔区域相对应的相邻区得到的电流通路所用模型的结果，其中用各箭号指示电流分方向。在图22中，0μm纵坐标所示的位置相当于基板表面，而P型隔离的扩散区2的下端位于所述基板表面之下。
起光学载流子作用的电子沿图22中箭号所示方向的相反方向移动。有如从图22所能理解的那样，这些光学载流子造成起分隔区域作用的P型隔离的扩散区2周围的迂回回路到达N型外延生长层4与P型半导体基板1间的P-N结内存在的耗尽层。
图23是表示相邻各光检测区间的分隔区域内沿深度方向的电位分布曲线。图23中的纵坐标轴代表电位(伏)，横坐标轴代表自基板表面的深度(微米)。区域5对应于P型隔离的扩散区5，而区域2对应于P型隔离的扩散区2。
有如从图23所能理解的那样，在这种电位分布下，P型隔离的扩散区2具有较高的电位，因而起电位阻挡层的作用，阻止作为光学载流子的电子在基板1内向其表面移动。因此，如图22所示，光学载流子移动，同时在P型隔离的扩散区2周围造成迂回回路。
具有代表性的是，通常所用P型半导体基板1的电阻率大约是15Ωcm。因此，如图22所示，在将约为1.5v的反偏压加给光检测光电二极管各区域的情况下，构成各光检测区域的电压是大约1.5v，当造成迂回回路时，光学载流子所跑过的整个距离大约为几十微米。
为解决上述各问题，进行各种测量。
例如，日本专利申请No.8-166284(相应于日本未审公开出版物No.9-153605)中提出一种具有如图24所示结构的分路光电二极管。
图24中所示的分路光电二极管不同于图19所示的普通分路光电二极管，它采用具有高电阻率的基板作为P型半导体基板1。于是，当将相等量级的反偏压加给图19和24所示的光电二极管时，与图19所示光电二极管相比，图24所示光电二极管中的N型外延生长层4与P型半导体基板1a间的P-N结内存在的耗尽层面积比较大。因此，该耗尽层向着位于光检测区域D2和D3间的分隔区域内的P型隔离的扩散区2下面区域延伸的程度较大。于是，使得在P型隔离的扩散区2情况下，P型半导体基板1内产生的光学载流子与在P型隔离的扩散区2周围造成迂回回路的同时所跑过的整个距离变短。因此，使所述光电二极管的响应速度和截止频率加大。所述基板的电阻率设定得越大，可使光学载流子跑过的距离越短，并且二极管的响应速度越快。
不过，作为更详细的研究结果，本发明人发现，所述响应速度并不总是由于基板电阻率的增加而令人满意地增大。
如上所述，通过增大基板的电阻率可提高分路光电二极管的响应速度。但是，作为更详细的实验结果，本发明人已证实，如果基板的电阻率过大，则会引起一些问题。参照图25将会描述这一点。
如图25所示，如果使用电阻率约为500Ωcm这样高的半导体基板，则用光照射的P型隔离扩散区下的所述区域内(如图25中的区域B)耗尽层的面积会变得较大。结果，使光学载流子的整个运行距离变短，在所述运行的同时形成P型隔离扩散区2周围的迂回回路。但与此同时，获得所述光电二极管基板电位的各个P型隔离扩散区(即图25中的区域A和C)下的区域也被消耗。如果P型隔离扩散区(即图25中的区域A和C)下的P型半导体基板的区域被消耗，则这些区域内的电阻(即图25中的R1)明显增大，从而也使所述光电二极管的串联电阻增大。因此，由于在这些区域内通过电阻分量使CR时间常数得以增大，所以使光电二极管的响应速度减小。
另外，如果基板的电阻率过大，就会使基板电阻率本身所造成的电阻分量(即图25中的R2)增大。于是，会使光电二极管的响应速度因与这种电阻分量相关的CR时间常数而产生不利地下降。
因此，本发明的目的在于提供一种分路光电二极管，其中本发明在隔离扩散区下面的半导体基板各区域内设置埋置扩散区，由此得到光电二极管的基板电位。于是，可防止在隔离扩散区下半导体基板各区域因反偏压加于其上而被消耗。结果可以避免因耗尽层的产生而使光电二极管的串联电阻增大，并因而可以增大光电二极管的截止频率。
另外，当使光束照射到各半导体区域之间的分隔区域上时，可因增大半导体基板的电阻率而使耗尽层得以加长。于是，使耗尽层的端部大大伸向所述隔离扩散区下面的区域。普通分路光电二极管中，光载流子移动的同时会在所述隔离扩散区周围造成迂回回路。但按照本发明，可使这种光载流子的迂回回路受到抑制，从而缩短其扩散移动的距离。因此，可使光电二极管的截止频率增大。
本发明的分路二极管包括：一个第一种导电类型的半导体基板；一个第二种导电类型的半导体层，半导体层形成于该半导体基板的表面上；以及多个第一种导电类型的隔离扩散区。每个隔离扩散区都由至少一层构成，并有多个隔离扩散区形成于所述半导体层中的多个区域内，分别从所述半导体层的表面相对于它的与所述半导体基板连接的另一个表面伸展，到达该半导体基板表面下的区域，所述多个隔离扩散区还将所述半导体层分成至少三个第二种导电类型的半导体区域。使光照射在多个借助分隔区而彼此相邻的半导体区域组合的一个分隔区附近，所述多个半导体区域至少有三个，它们被多个隔离扩散区分开；还使所述光实际上照射在所述多个半导体区域组合以外的半导体区域中心。还在位于除所述多个半导体区域组合中的分隔区内的特定隔离扩散区以外的其余隔离扩散区下面形成第一种导电类型的第一埋置扩散区，并通过加给反偏压而抑制所述其余隔离扩散区域下的区域内半导体基板的消耗。
最好在位于多个半导体区域组合内的分隔区域中的特定隔离扩散区下面的区域内省去形成第一埋置扩散区。
最好半导体基板的电阻率约为100Ωcm或更大。
最好在形成所述第一埋置扩散区下的所述其余隔离扩散区上方形成抑制杂散光照射于第一埋置扩散区上用的遮光膜。
最好使第一埋置扩散区形成具有等于或大于约5μm的扩散深度Xj。
最好使第一埋置扩散区形成具有约1×1017atomscm3或更小的表面浓度。
最好使第一埋置扩散区及所述其余隔离扩散区制成在该第一埋置扩散区与所述其余隔离扩散区之间的连接区内具有约5×1014atoms/cm3或更大的表面浓度。
最好通过使第一埋置扩散区的一端与位于分隔区内比较靠近所述特定隔离扩散区的所述其余隔离扩散区的一端连接而制成该第一埋置扩散区及所述其余隔离扩散区。
可以有这样一种结构，即在比所述至少三个半导体区域宽的范围内存在所述半导体基板和半导体层，并且在所述至少三个半导体区域外侧形成一个信号处理器。
还可以有这样一种结构，所述信号处理器包括第一种导电类型的第二埋置扩散区，并且第二埋置扩散区与第一埋置扩散区同时制成。
又可以有这样一种结构，将第二种导电类型半导体层的杂质浓度设定为约5×1015atoms/cm3或更大，以防止来自第一埋置扩散区的硼自动搀杂。
本发明的另一种分路二极管包括：一个第一种导电类型的半导体基板，一个第二种导电类型的半导体层，它形成于该半导体基板的表面上，以及多个第一种导电类型的隔离扩散区。每个隔离扩散区都由至少一层构成，并有多个隔离扩散区形成于所述半导体层中的多个区域内，他们分别从所述半导体层的表面相对于它的与所述半导体基板连接的另一个表面伸展，到达该半导体基板表面下的区域，所述多个隔离扩散区将所述半导体层分成至少三个第二种导电类型的半导体区域。使光照射在多个借助分隔区彼此相邻的半导体区域组合的一个分隔区附近，所述多个半导体区域至少有三个，它们被多个隔离扩散区分开，还使所述光实际上照射在所述多个半导体区域组合以外的半导体区域中心。将位于所述多个半导体区域组合中的所述分隔区内的各隔离扩散区的一个特定的区域制成到达所述半导体基板表面下的浅层，并将其余隔离扩散区制成到达所述半导体基板表面下的深层。
可以有这样一种结构，即在比所述至少三个半导体区域宽的范围内存在所述半导体基板和半导体层，并在所述至少三个半导体区域外侧形成一个信号处理器。
还可以有这样一种结构，所述信号处理器包括第一种导电类型的埋置扩散区。
因此，这里所描述的本发明的优点在于可提供一种能确实提高其响应速度的分路光电二极管。
通过参照各附图阅读和理解以下的详细描述，将使本发明的这一优点及其它优点对于那些熟悉本领域的人变得愈为清晰。
图1是表示本发明第一实施例分路光电二极管结构的断面图；
图2A和2B表示制作图1所示分路光电二极管过程步骤的断面图；
图3是示意地表示造成P型埋置扩散区周围迂回回路的光学载流子移动的断面图；
图4是示意地表示造成P型隔离扩散区周围迂回回路的光学载流子移动的断面图；
图5是表示本发明埋置扩散区提高截止频率效果的曲线；
图6是表示硼自动搀杂现象的示意断面图；
图7是表示沿已发生硼自动搀杂的光电二极管中心区内的深度方向相对各电子的电位分布(即沿图6中x-x＇线所取的杂质分布)曲线；
图8是表示本发明第二实施例分路光电二极管结构的断面图；
图9是表示本发明第三实施例分路光电二极管结构的断面图；
图10是表示本发明第四实施例分路光电二极管结构的断面图；
图11是表示本发明第五实施例分路光电二极管结构的断面图；
图12A和12B是表示制作图11所示分路光电二极管过程步骤的断面图；
图13是表示本发明第五实施例分路光电二极管另一种结构的断面图；
图14是当N型外延生长层的杂质浓度为大约1.7×1015atoms/cm3时的杂质浓度分布；
图15是当N型外延生长层的杂质浓度为大约5.0×1015atoms/cm3时的杂质浓度分布；
图16是表示NPN晶体管击穿电压与N型外延生长层杂质浓度关系的曲线；
图17是表示本发明第六实施例分路光电二极管结构的断面图；
图18是表示使用全息元件之光学拾像装置的光学系统布置示意图；
图19是表示现有分路光电二极管结构的断面图；
图20A和20B是表示制作图19所示分路光电二极管过程步骤的断面图；
图21A是表示部分图19所示分路光电二极管结构的示意图，图21B是表示图19所示分路光电二极管截止频率与光束位置依赖关系的曲线；
图22表示关于图19所述分路光电二极管进行的装置模拟的结果，其中使光束照射到所述分路光电二极管的分隔区域附近；
图23是表示有关沿图19所示分路光电二极管深度方向的分隔区域中电位分布的装置模拟结果曲线；
图24是表示现有分路光电二极管另一种结构的断面图；
图25是表示图19所示分路光电二极管的串联电阻的断面图；
图26A和26B分别示意地示出应用本发明的分路光电二极管的光检测区域的示例布置。
以下将参照各附图描述本发明的实施例。例1
以下将参照附图描述本发明第一实施例的光电二极管。
图1是第一实施例分路光电二极管的结构断面图。应予说明的是，图1中省去在进行金属线处理步骤同时的各处理步骤期间所要形成的包括多层金属线、保护膜等在内的各个组元。
在该分路光电二极管内，使N型外延生长层4周围的半导体层形成于P型高电阻率半导体基板11上，所述基板由具有譬如约500Ωcm高电阻率的硅制成。在多个区域内形成P型隔离扩散区对2和5，它们自N型外延生长层4的上表面延伸到达水准面略低于半导体基板11表面的区域。将每个P型隔离扩散区2制成使其自水准面略低于半导体基板11表面的区域伸展，并到达N型外延生长层4中部的区域。在相关的隔离扩散区2上面制成各个P型隔离扩散区5，使其到达N型外延生长层4的上表面。
P型隔离扩散区对2和5将N型外延生长层4分成多个区域(如图1所示的本例中的四个区域)，使这些区域彼此电绝缘。其中最外面的区域还与相邻各区电绝缘。在N型外延生长层4各分隔区域的上部形成一N型扩散区6。由P型隔离扩散区对2和5隔开的四个区域分别成为光电二极管的光检测区域D1、D2、D3和D5。光检测区域D1和D5是获得寻轨误差信号TES的区域。在光检测区域D1和D5中的每一个内，使光束基本上照射在其中心。光检测区域D2和D3是获得聚焦误差信号FES的区域。在光检测区域D2和D3中，光主要照射在其分隔区域上。
N型外延生长层4上形成一层氧化膜12。氧化膜12上设有四个电极13，从它们取出基板电位，它们穿过所述氧化膜12。将电极13设在除光检测区域D2和D3间的隔离扩散区之外的整个隔离扩散区5上。各电极13的下端到达相关的P型隔离扩散区5。此外，在相应于其上制成有电极13的P型隔离扩散区5的隔离扩散区2下面形成P型埋置扩散区3。
接下去将参照图2A和2B所示的断面图描述制作具有如此结构之第一实施例分路光电二极管的方法。应予说明的是，图1与图2A和2B中以相同的参考标号表示同样的组元。
如图2A所示，首先在P型高电阻率半导体基板11的表面内使光检测区域D1至D5彼此隔开的五个区域的四个区域，比如相应于获得基板电位的隔离扩散区的区域下面形成P型埋置扩散区3。继而在与使光检测区域D1至D5彼此隔开的所述五个分隔区域对应的区域内形成P型隔离扩散区2。
然后如图2B所示，在整个P型高电阻率半导体基板11的表面上形成N型外延生长层4。
继而，在与各个P型隔离扩散区2对应的N型外延生长层4内的区域中形成P型隔离扩散区5。使这些P型隔离扩散区5形成为自N型外延生长层4的上表面延伸，并到达各P型隔离扩散区2。于是，使P型隔离扩散区对2和5形成各自从自N型外延生长层4的上表面延伸，并到达P型半导体基板11的表面。应予说明的是，在这一处理过程中，P型隔离扩散区2自基板11向着N型外延生长层4伸展。通过制成这些P型隔离扩散区对2和5，使N型外延生长层4被分成多个电绝缘的N型半导体区，以形成各个光检测区域D1至D5(这些图中未示出D4)。
接下去在与各光检测区域D1至D5对应的N型外延生长层4的各区内形成N型扩散区6。设置这些N型扩散区6旨在减小光电二极管的串联电阻，从而减小CR时间常数，实现高速响应特性。
如图1所示，最后形成氧化膜12和电极13，从而构成本实施例的分路光电二极管。
在本例的分路光电二极管中，在获得基板电位的各P型隔离扩散区下面形成P型埋置扩散区3，以致P型隔离扩散区下面的P型高电阻率半导体基板11的各个区域不因加给光电二极管的反偏压而被消耗。因此，就能避免光电二极管的串联电阻会因耗尽层的形成而被增大，同时还能提供光电二极管的截止频率。
例如，在本例的光电二极管中，其中P型高电阻率半导体基板11的电阻率约为500Ωcm，如果将加给本光电二极管的反偏压设定为约1.5v，则耗尽层在P型隔离扩散区2下面的P型半导体基板11内向下的延伸宽度为约10μm。于是，若P型埋置扩散区3的宽度大于大约20μm，则可免除诸如因耗尽层的延伸所引起的光电二极管串联电阻增大等问题。
下面将描述为什么在不受信号光照射的隔离扩散区下面形成埋置扩散区3的理由。
正像参照图18已经描述的那样，在本发明的分路光电二极管中，光电二极管PD上反射的主光束的入射位置根据全息元件31与光盘34间的距离，沿光检测区域D2和D3的纵向移动。于是，当主光束聚焦在光盘34上时，由光盘反射的光入射，使光束点的中心位于光检测区域D2和D3之间的分隔区域上。
如图3所示，在这种情况下，如果还使埋置扩散区3形成于光入射于其上的光检测区域D2和D3之间的分隔区下面，则存在类似于参照图22和23已经描述的情况的问题出现。具体地说，在埋置扩散区3下产生的光学载流子造成埋置扩散区3周围的迂回回路到达N型外延生长层4与P型高电阻率半导体基板11之间的P-N结内形成的耗尽层。此外，由于形成埋置扩散区3，以致不再消耗P型高电阻率半导体基板11在埋置扩散区3下的区域，所述埋置扩散区3具有较图22和23所示P型隔离扩散区更大的扩散深度和更大的横向伸展宽度。
因此，如果也使埋置扩散区3形成于有如图3所示的被光照射的光检测区域D2和D3之间的分隔区下面，则埋置扩散区3下面所产生的光学载流子移动、同时在埋置扩散区3周围造成迂回回路的整个距离变得大于在如图4所示的任何地方均不形成埋置扩散区3情况下，光学载流子移动、同时在隔离扩散区2周围造成迂回回路的整个距离。结果，明显地使光电二极管的响应速度降低。
于是，按照本发明，在除有光照射于其上的光检测区域D2和D3之间存在的分隔区之外的各分隔区下面形成埋置扩散区3。在这种情况下，由于P型埋置扩散区3形成于自其取出光电二极管基板电位的P型隔离扩散区下面，从而避免因所加给的反偏压而消耗P型高电阻率半导体基板11在P型隔离扩散区2下的区域，所以可防止使光电二极管的串联电阻因耗尽层的扩展而被增大，并可提高光电二极管的截止频率。
在这种情况下，通过使用具有大电阻率(如大约500Ωcm)的基板为P型半导体基板11，在其上有光照射的光检测区域D2和D3之间的分隔区下可使响应加给光电二极管的反偏压而延伸的耗尽层得以加大。于是，可使在P型隔离扩散区2下产生的光学载流子在P型半导体基板11区域内运行、同时在P型隔离扩散区2周围造成迂回回路的整个距离得以缩短。因而可使光电二极管的响应速度和截止频率得以加大。
图5中示出截止频率增大的效果。
图5是表示有关埋置扩散区3存在于自其取出基板电位的隔离扩散区域下的各区域内的情况，以及有关不存在埋置扩散区3的情况时，截止频率与基板电阻率依赖关系的曲线。
如图5所示，在基板的电阻率等于或大于约100Ωcm范围内，基板的电阻率被设定得越大，因设置埋置扩散区3而使截止频率增大变得越明显。
以下将描述埋置扩散区3的扩散深度xj。
与埋置扩散区3的扩散深度较深的情况相比，在形成埋置扩散区3，使其具有较浅扩散深度的情况下，耗尽层更适于扩展。因此，需要P型埋置扩散区3有较大的宽度，以使在埋置扩散区3下的P型高电阻率半导体基板11的区域不被消耗。因此，如果形成埋置扩散区3，使其具有较浅扩散深度，则为了得到较小尺寸的有效光检测区域，就需增加光电二极管的尺寸。结果，使芯片的尺寸加大，并因此而使相关的成本也增加。此外，光电二极管尺寸的加大，还会引起光电二极管的电容值增大，从而不希望地减小其响应速度。
因此，按照本发明，使P型埋置扩散区3形成其扩散深度xj等于或大于5μm。从而可省去上述问题，并能给出表现出极好响应特性的分路光电二极管。
此外，按照本发明，使P型埋置扩散区3形成具有约为1×1017atoms/cm3或更小的表面浓度。
在形成N型外延生长层4的外延生长过程中，发生有如图6所示的杂质自P型埋置扩散区3向外扩散所造成的硼自动搀杂现象。当产生硼自动搀杂现象时，在N型外延生长层4与P型高电阻率半导体基板11之间形成一个高浓度硼自动搀杂层。高浓度硼自动搀杂层的形成抑制了N型外延生长层4与P型高电阻率半导体基板11之间耗尽层的扩展，从而增加了光电二极管的所述电容，并不利地降低了二极管的响应速度。
另外，如果形成高浓度硼自动搀杂层，则如图7所示，该自动搀杂层对P型高电阻率半导体基板11中产生的光学载流子(电子)起位垒的作用。因而使响应速度降低。
自动搀杂的硼的量取决于作为自动搀杂发生源的P型埋置扩散区表面周围的杂质浓度。因此，为了抑制由于发生这种自动搀杂所造成的不利影响，必须降低P型埋置扩散区的表面杂质浓度。
在此，自动搀杂的硼的量通常是作为自动搀杂源的P型埋置扩散区表面杂质浓度的大约1/103。此外，将P型高电阻率半导体基板11的电阻率设定在从大约几百Ωcm到大约几千Ωcm范围内。于是，基板内的杂质浓度接近从大约1×103atoms/cm3至大约1×1014atom/cm3的范围。因此，为将所述硼的自动搀杂抑制在可予忽略的程度，最好将P型埋置扩散区的表面杂质浓度设定在大约1×1017atoms/cm3或更小。
此外，按照本发明，使P型埋置扩散区3和P型隔离扩散区2两者形成为在其间的联系区域内具有约5×1014atoms/cm3或更大的杂质浓度。
P型埋置扩散区3的作用在于防止在P型埋置扩散区3之下P型高电阻率半导体基板11的区域因加给光电二极管反偏压而被消耗。因此，在P型埋置扩散区3与P型隔离扩散区2之间的联系区域内的浓度无需比所必须的值大。可将该浓度设定为任何适宜的值，只要即使在将一反偏压加给光电二极管时也能防止P型埋置扩散区3与P型隔离扩散区2之间的联系区域的消耗。
在普通半导体制作过程中，因为在其后的热处理过程中的横向扩散的缘故，所以即使将P型隔离扩散区2设计成具有最小的宽度，其最终宽度通常也大约为4μm。如果P型埋置扩散区3与P型隔离扩散区2之间联系区域的宽度大约为4μm，并且加给光电二极管反偏压是大约1.5v，则需形成P型埋置扩散区3，以便联系具有约5×1014atoms/cm3的杂质浓度的P型隔离扩散区2，以防止P型埋置扩散区3与P型隔离扩散区2之间联系区域的被消耗。这就可以避免由光电二极管的串联电阻增大等所引起的响应速度降低的问题。
按照前面的描述，设计P型隔离扩散区2，使之具有最小宽度。作为另一种选择，也可使P型隔离扩散区2的宽度大于该最小宽度。在这种情况下，即使P型埋置扩散区3与P型隔离扩散区2之间的联系区域具有大约5×1014atoms/cm3或更高的杂质浓度，也不会出现问题，这将使有关耗尽层设计的自由度得以增加。
另外，按照本发明，最好将P型半导体基板11的电阻率设定在从大约300Ωcm至大约2500Ωcm的宽范围内。下面将叙述其理由。
由DVD处理的信号频率最大的情况是大约4.5MHz。二倍速DVD及四倍速DVD的频率各为约9.0MHz和18.0MHz。因此，二倍速DVD所用的光电二极管在从低频直至约9.0MHz范围内需有恒定的增益。类似地，四倍速DVD所用的光电二极管在从低频直至约18.0MHz范围内需有恒定的增益。于是，为了适应四倍速DVD或具有更高再现速度的DVD，光电二极管需有约50MHz或更高的截止频率(在-3dB情况下)。
在实际使用期间用光照射的各个光检测区域内，基板的电阻率被设定得越大，耗尽层变得越大，并且耗尽层外面产生的光学载流子走过的距离变得越短(即扩散电流分量的时间常数变得越小)。于是，使光电二极管的响应速度增大。不过，如果将基板的电阻率值设定得过大，则使基板电阻率自身造成的电阻分量增大，而且由于在由其获得基板电位的隔离扩散区下的P型半导体基板11区域的消耗，也使该电阻分量增大。从而使CR时间常数增大，并使光电二极管的响应速度减小。于是，如图5所示，通过将P型半导体基板11的电阻率设定在从大约300Ωcm至大约2500Ωcm的宽范围内，就能提供可适应四倍速DVD或具有更高再现速度的DVD的光电二极管。
在本实施例中，作为光电二极管，描述了在N型外延生长层4的表面内形成N型扩散区6的结构。但本发明的应用并不限于此。例如，对于光电二极管各区域的结构并无限制，而且本发明可用于任何其它光电二极管结构，并不会产生问题。对于以下各例，这也是正确的。例2
图8表示P型埋置扩散区3用于一种结构，其中在为从其获得再现信号RF的光检测区域D2与为从其获得寻轨误差信号TES的光检测区域D1之间的区域内，以及在为从其获得再现信号RF的光检测区域D3与为从其获得寻轨误差信号TES的光检测区域D5之间的区域内设置具有短路P-N结的等效光电二极管。
以下将就光检测区域D1与D2之间的等效光电二极管描述具有等效光电二极管的本实施例的结构特点。当光检测区域D1与D2之间不存在等效光电二极管时，光学载流子就像虚线所指示的那样从光检测区域D2向着光检测区域D1和从光检测区域D1向着光检测区域D2移动。但是，如果形成等效光电二极管，则可避免光学载流子的这种移动，从而可移动地对光进行检测。
光检测区域D3与D5之间的等效光电二极管也有同样的特点和相同的效果。
应予说明的是，还可将本发明用于具有除图8所示结构的光电二极管而不会引起任何问题。按照图8所示的结构，使等效光电二极管的P-N结短路。不过并非必须使这种P-N结短路，而且若给其加以适当的反偏压，就不会出现问题。例3
接下去将参照附图描述本发明第三实施例中作为光检测元件的分路光电二极管。
图9是本发明第三实施例分路光电二极管的断面图。
在该分路光电二极管中，在一对隔离扩散区2和5上形成挡光膜15，而所述一对隔离扩散区下形成P型埋置扩散区3。在挡光膜15下形成由不会对光检测引起问题的透明材料，如氮化硅制成的绝缘膜14(基板11的内侧)。利用这层绝缘膜14使挡光膜15与电极13彼此电绝缘。
设置挡光膜15理由如下。具体地说，在光学拾像系统中，受到反射并被衍射的光，产生杂散光。于是，本例中通过形成埋置扩散区3的区域上形成具有低透射率的挡光膜15，阻止光透入埋置扩散区3。因此，可消除在埋置扩散区3下产生的光学载流子在埋置扩散区3造成迂回回路的问题。
挡光膜15最好由具有挡光特性的金属材料制成。另外，只要不引起与光检测有关的问题，也可采用其它材料。例4
第四实施例将描述另一种P型绝缘扩散区2与P型埋置扩散区3间的示例位置关系。图10是该实施例分路光电二极管的断面图。
正如参照图18已经描述的那样，需要特别高的响应速度的光检测区域是用以得到再现信号RF的光检测区域D2、D3和D4。本实施例中，将P型绝缘扩散区2形成为，在靠近需要高响应速度的光检测区域D2或D3的一侧，使其各端与相关的P型埋置扩散区3端部接触。于是，使需要高响应速度的光检测区域的尺寸受到限制，从而减小了光电二极管的电容。因此能使CR时间常数减小，并能使光电二极管的响应速度提高。
在这种情况下，使得光电二极管的寻轨区域，即光检测区域D1和D5的尺寸被增大。并因此而使光电二极管各区的电容增大。但是，由于被光检测区域D1和D5处理的信号的速度比自光检测区域D2、D3和D4得到再现信号RF的速度慢整整一位数，所以这些光电二极管区域的电容的增大是可忽略不计的。例5
本实施例将描述在上述任何一例的分路光电二极管附近形成一个信号处理器的结构。
图11是本实施例分路光电二极管的断面图，其中形成一个NPN晶体管，作为信息处理器。应予说明的是，图11省略了在继金属线处理步骤之后的各处理步骤期间所要形成的包括多层金属线、保护膜等在内的各种组元。
在这种分路光电二极管中，由比如硅制成的P型高电阻率半导体基板11上形成一N型外延生长层4。在多个区域内形成P型隔离扩散区对2和5，它们自N型外延生长层4的上表面伸展，到达略低半导体基板11表面的水准面区域。使每一个P型隔离扩散区2形成自略低于半导体基板11表面的水准面区域伸展，到达N型外延生长层4中部的区域。使每一个P型隔离扩散区5形成在相关的隔离扩散区2上，到达N型外延生长层4的上表面。
P型隔离扩散区对2和5，将N型外延生长层4分成多个区域(如图11中所示的实例中的五个)，使得这些区域彼此电绝缘。其中最外面的区域还与相邻的区域电绝缘。由P型隔离扩散区对2和5隔开的所述五个区域中最左面的四个区域分别为光电二极管的光检测区域D1、D2、D3和D5。另一方面，图11中最右面的区域是一个作为信号处理器的NPN晶体管。
在隔离的光检测区域D1、D2、D3和D5的上部、N型外延生长层4表面附近形成N型扩散区6。光检测区域D1和D5是拟从其获取寻轨误差信号TES的区域。在光检测区域D1和D5的每一个中，使光基本上照射于其中心。光检测区域D2和D3是拟获取聚焦误差信号FES的区域。在光检测区域D2和D3中，光主要照射在其分隔区域上。
另外，在拟形成NPN晶体管的区域内，在半导体基板11的一部分与N型外延生长层4的一部分的上方形成N型埋置扩散区7。在N型外延生长层4的上部区域内，形成拟作为基极的P型扩散区8和分别拟作为取出发射极的扩散区及取出集电极的扩散区的N型扩散区9和10。
在N型外延生长层4上形成氧化膜12。穿过氧化膜12设置七个电极13，用于从其取出基板电位。在此，若在图11中分别以13a，13b，13c，13d，13e，13f和13g自左至右顺次给这些极编号，则电极13a至13d设在除光检测区域D2和D3之间的隔离扩散区5之外的各隔离扩散区5的上方。电极13e至13g被形成于拟形成NPN晶体管的范围内的P型扩散区8及N型扩散区9和10的上方。
各光检测区域内的电极13a至13d中每一个的最下端到达相关的P型隔离扩散区5。另一方面，拟形成NPN晶体管的范围内的电极13e至13g的最下端分别到达P型扩散区8及N型扩散区9和10。此外，在与分别设有电极13a至13c的最左面三个隔离扩散区5对应的隔离扩散区2下形成P型埋置扩散区3。另外，在最右面的P型隔离扩散区对2和5之间的N型埋置扩散区7下形成包括最右面两个P型隔离扩散区2的最下端在内的P型埋置扩散区31。
继而将参照图12A和12B所示的断面图描述制作具有如此结构之分路光电二极管的方法。应予说明的是，在图11及图12A和12B中，以相同的参考标号表示同样的部件。
如图12A所示，首先在由比如由硅制成的P型高电阻率半导体基板11的表面内，拟形成各个分隔区，以使光检测区域D1至D5彼此隔开的区域内(除了在实际使用期间光照射于其上的光检测区域D2和D3之间的分隔区域之外)形成P型埋置扩散区3。
接下去在拟形成信号处理器的区域内形成P型埋置扩散区31。设置P型埋置扩散区31，用以防止闭锁现象，由于基板11的高电阻率，这种现象是可能引起的。本实施例中分开形成P型埋置扩散区3和P型埋置扩散区31。但本发明并不限于此。因此，即使同时形成P型埋置扩散区3和31，也没有问题。此外，通过同时形成P型埋置扩散区3和31，可有利于降低制作过程的步骤数目和成本。
继而，在与使光检测区域D1至D5互相分隔的分隔区域相应的区域内以及使信号处理器的各装置互相分隔的区域内形成P型隔离扩散区2。在这种处理步骤中，在拟形成信号处理器的区域中的一部分内形成N型埋置扩散区7，用以减小NPN晶体管的集电极电阻。
然后，如图12B所示，在P型高电阻率半导体基板11的整个表面上方形成一N型外延生长层4。继而在与各P型隔离扩散区2对应的N型外延生长层4内的区域形成P型隔离扩散区5。使这些P型隔离扩散区5形成为从N型外延生长层4的上表面伸展，到达各P型隔离扩散区2。应予说明的是，在这个处理步骤中，各P型隔离扩散区2从半导体基板11内扩散地伸向N型外延生长层4。通过这些P型隔离扩散区2和5对，使N型外延生长层4被分成多个电绝缘的N型半导体区域，分别形成光检测区域D1至D5(图中未示出D4)和一个电绝缘的信号处理器。
继而，在与各分路光电二极管区域对应的N型外延生长层4的各区内形成N型扩散区6。设置这些N型扩散区6旨在减小光电二极管的串联电阻，从而减小CR时间常数，实现高速响应特性。另一方面，继而在信号处理区内，在N型外延生长层4表面下的预定区域内依次形成拟作为基极的P型扩散区8和分别拟作为取出发射极的扩散区及取出集电极的扩散区的N型扩散区9和10。
最后，如图11所示，形成氧化膜12和电极13a至13g，从而完成图11所示本实施例的光检测分路光电二极管。
在如此制成的分路光电二极管中，在同一硅基板上形成光检测分路光电二极管区域和信号处理区域。因此，与分开制成这两种区域的情况相比，可减小最终的尺寸，并能使光学拾像装置减小尺寸。
另外，由于在同一硅基板上形成光检测分路光电二极管区域和信号处理区域，所以可用金属线联系所述分路光电二极管区域和信号处理区域。因此，与借助金属线制品连接这些区域的情况相比，所组成的装置变得很少受外部噪声的影响，而且在高速工作时，不会因金属线制品等的电感而损害其工作特性。此外，由于可借助短金属线连接光电二极管和信号处理器，所以可减小相关的线间电容，实现高速工作。
图13是表示将本实施例的上述结构用于包含图8所示等效光电二极管的分路光电二极管情况的断面图。在图13所示的例子中，也是在同一硅基板上形成分路光电二极管区域和信号处理区域。
如上所述，按照本发明，对于具有多种结构的分路光电二极管，可将分路光电二极管区域和信号处理区域形成在同一基板上。
本例中，为了抑制N型外延生长层4与P型半导体基板11之间形成的硼自动搀杂层的影响，使N型外延生长层4形成具有约5×1015atoms/cm3或更高的杂质浓度。
如上所述，在形成N型外延生长层4的外延生长过程中，产生由杂质自P型埋置扩散区3和31向外扩散所引起的硼自动搀杂现象。硼自动搀杂现象特别会引起光电二极管响应速度被降低。因此，本例中通过形成N型外延生长层4，使其具有约5×1015atoms/cm3或更高的杂质浓度，通过在完成外延生长之后进行隔离扩散的热处理，使N型外延生长层4中的N型杂质(如磷)可扩散到P型半导体基板11中。结果，就能防止硼自动搀杂层对光电二极管的不利影响。
图14和15是表示由所采用的装置模拟得到的分析结果曲线。
具体地说，图14和15表示对于在电阻率约为10,000Ωcm的P型基板上生长厚度约为3μm的N型外延生长层的结构实现的装置模拟的结果。在该二图中，深度0μm表示所述基板与外延生长层间的分界面。在所述基板与外延生长层间的分界面内，有意产生表面杂质浓度约为5.0×1014atoms/cm3的硼自动搀杂层。图14表示当N型外延生长层4的杂质浓度大约为1.7×1015atoms/cm3时，沿深度方向光电二极管区域的杂质浓度分布，而图15表示当N型外延生长层4的杂质浓度大约为5×1015atoms/cm3时，沿深度方向光电二极管区域的杂质浓度分布。
如图15所示，如果N型外延生长层4的杂质浓度约为5.0×1015atoms/cm3，则只在N型外延生长层4的下部存在杂质浓度约为5.0×1013atoms/cm3，宽度约为1μm的硼自动搀杂层。通过给光电二极管加约1.5v的反偏压，使这个自动搀杂层被完全消耗。于是，可消除诸如光电二极管的电容增大，其响应速度降低等问题。
因此，通过使N型外延生长层4形成具有约5.0×1015atoms/cm3或更高的杂质浓度，可防止因硼自动搀杂层的产生而使光电二极管的响应速度降低。
不过，若进一步增大N型外延生长层的杂质浓度，就会出现某些问题。具体地说，在靠近分路光电二极管区域形成的NPN晶体管内，会使其集电极与发射极之间的击穿电压特性变差。击穿电压的测量结果被示于图16中。如从图16所见，当N型外延生长层4的杂质浓度达到大约13×1015atoms/cm3时，其击穿电压变得低于5v。因而，不能将NPN晶体管用于5v电源电压的制品。
因此，最好将N型外延生长层4的杂质浓度设定在从5×1015atoms/cm3到13×1015atoms/cm3的范围内。例6
本实施例中将描述省略埋置扩散区的结构。
图17是表示本实施例分路光电二极管的断面图。这种分路光电二极管基本上具有类似于图1所示分路光电二极管的结构。不过，图17所示的分路光电二极管被做成使其隔离扩散区2的下端到达一个比基板11表面更低些的水准面。具有如此特殊形状的隔离扩散区2实现了有如埋置扩散区一样的作用。通过植入具有约1Mev或更高的高能离子而形成这种横向宽度狭窄的深扩散区2a(杂质浓度的峰值深度：Rp≈2.23μm；杂质沿深度方向的值σ：ΔRp≈0.18μm)。
按照这种结构，可以达到有如图1所示分路光电二极管同样的功能和效果。不过，为了得到有如图1所示分路光电二极管同样的功能和效果，最好使隔离扩散区2的下端位于与图1所示分路光电二极管之埋置扩散区3下端同样的水准面。
本实施例中，将这种举例的结构特点应用于图1所示的分路光电二极这。不过，本例的工艺特点不仅可被应用于图1所示的分路光电二极管，还可用于具有其它类型结构的分路光电二极管。例如，将这些特点用于图3、4和10所示的分路光电二极管，和用于图11和13所示的与信号处理器一起形成于同一基板上的分路光电二极管区域。
在上面的描述中，将半导体基板11以及隔离扩散区2和5等的导电类型假定为P型，并将外延生长层4及扩散区6等的导电类型假定为N型。但本发明的使用并不限于此。还可以假定半导体基板11以及隔离扩散区2和5等的导电类型假定为N型，而外延生长层4及扩散区6等的导电类型假定为P型。
在上面的描述中，将本发明描述成可用于有如图18所示的包含五个光检测区域的分路光电二极管。但本发明的应用并不限于此。作为选择，可将本发明用于任何分路光电二极管，只要该分路光电二极管包含多个借助分隔区域彼此相邻的光检测区域的组合，其中光被照射于所述的隔离区域上，即使其特定的结构不同于各示例的结构。
例如，图26A作为“样式A”示出如图18所示分路光电二极管中五个光检测区域D1至D5的布置。代替这种布置，本发明还可以是如图26B作为“样式B”示出的分路光电二极管布置，而且在这种情况下，可以达到有如上述同样的优点。
按照图26B的布置，设置四个光检测区域Db的组合，使之被插入到光检测区域Da和Dc之间。在这种布置中，光检测区域Db的组合与图26A布置中的一对光检测区域D2和D3对应。图26A和26B中的圆圈各自表示光照射点。
有如已经详细叙述过的那样，本发明在自其取出所述分路光电二极管基板电位的隔离扩散区下，于半导体基板的各区域内设置埋置扩散区。这就避免了在隔离扩散区下半导体基板各区域因加给其反偏压而被消耗。因而，由于光电二极管的串联电阻不因耗尽层的形成而被增大，所以可使分路光电二极管的截止频率及响应速度提高。
另外，通过将半导体基板的电阻率设定得较高，当先照射于借助分隔区域彼此相邻的多个半导体区域的组合中的一个分隔区域上时，耗尽层可延伸于较宽的区域。于是，耗尽层的端部较大地延伸到所述隔离扩散区下面的区域。因而，可使光学载流子的迂回回路受到约束，并使其扩散移动距离缩短。因此，还可使分路光电二极管的截止频率及响应速度提高。
对于那些熟悉本领域的人来说，各种其它的改型都将是显见的，而且可以毫不费力地制得，而不至脱离本发明的范围和精髓。因此，并不可将所附各权利要求的范围限于如前的描述，而应概括地解释各权利要求。

Claims (14)

1.一种分路光电二极管，包括：
一个第一种导电类型的半导体基板；
一个第二种导电类型的半导体层，它形成于该半导体基板的表面上；
多个第一种导电类型的隔离扩散区，每个隔离扩散区都由至少一层构成，在所述半导体层中的多个区域内形成多个隔离扩散区，分别从所述半导体层的表面相对于它的与所述半导体基板连接的另一个表面伸展，到达该半导体基板表面下的区域，所述多个隔离扩散区将所述半导体层分成至少三个第二种导电类型的半导体区域；
其特征在于，使光照射在多个借助分隔区而彼此相邻的半导体区域组合的一个分隔区附近，所述多个半导体区域至少有三个，它们被多个隔离扩散区分开，还使所述光实际上照射在所述多个半导体区域组合以外的半导体区域中心；
在除位于所述多个半导体区域组合中的分隔区内的特定隔离扩散区以外的其余隔离扩散区下面还形成第一种导电类型的第一埋置扩散区，并通过加给反偏压而抑制所述其余隔离扩散区域下的区域内半导体基板的消耗。
2.一种如权利要求1所述的分路光电二极管，其特征在于，在位于多个半导体区域组合内的分隔区域中的特定隔离扩散区下的区域内省去第一埋置扩散区结构。
3.一种如权利要求1所述的分路光电二极管，其特征在于，所述半导体基板的电阻率大约为100Ωcm或更大。
4.一种如权利要求1所述的分路光电二极管，其特征在于，在形成所述第一埋置扩散区下的所述其余隔离扩散区的上方形成抑制杂散光照射于第一埋置扩散区上用的遮光膜。
5.一种如权利要求1所述的分路光电二极管，其特征在于，使所述第一埋置扩散区形成具有等于或大于约5μm的扩散深度Xj。
6一种如权利要求1所述的分路光电二极管，其特征在于，使所述第一埋置扩散区形成具有约1×1017atoms/cm3或更小的表面浓度。
7.一种如权利要求1所述的分路光电二极管，其特征在于，使所述第一埋置扩散区及所述其余隔离扩散区制成在该第一埋置扩散区与所述其余隔离扩散区之间的连接区内具有约5×1014atoms/cm3或更大的浓度。
8.一种如权利要求1所述的分路光电二极管，其特征在于，通过使所述第一埋置扩散区的一端与位于分隔区内比较靠近所述特定隔离扩散区的所述其余隔离扩散区的一端连接而制成该第一埋置扩散区及所述其余隔离扩散区。
9.一种如权利要求1所述的分路光电二极管，其特征在于，所述半导体基板和半导体层存在于比所述至少三个半导体区域宽的范围内，并在所述至少三个半导体区域外侧形成一个信号处理器。
10.一种如权利要求9所述的分路光电二极管，其特征在于，所述信号处理器包括第一种导电类型的第二埋置扩散区，并与第一埋置扩散区同时制成该第二埋置扩散区。
11.一种如权利要求9所述的分路光电二极管，其特征在于，将第二种导电类型半导体层的杂质浓度设定为约5×1015atoms/cm3或更大，以防止来自第一埋置扩散区的硼自动搀杂。
12.一种分路光电二极管，包括：
一个第一种导电类型的半导体基板；
一个第二种导电类型的半导体层，它形成于该半导体基板的表面上；
多个第一种导电类型的隔离扩散区，每个隔离扩散区都由至少一层构成，多个隔离扩散区形成于所述半导体层中的多个区域内，分别从所述半导体层的表面相对于它的与所述半导体基板连接的另一个表面伸展，到达该半导体基板表面下的区域，所述多个隔离扩散区将所述半导体层分成至少三个第二种导电类型的半导体区域；
其特征在于，使光照射在多个借助分隔区而彼此相邻的半导体区域组合的一个分隔区附近，所述多个半导体区域至少有三个，它们被多个隔离扩散区分开，还使所述光实际上照射在所述多个半导体区域组合以外的半导体区域中心；
将位于所述多个半导体区域组合中的所述分隔区域内的各隔离扩散区的一个特定的区域制成到达所述半导体基板表面下的浅层，并将其余隔离扩散区制成到达所述半导体基板表面下的深层。
13.一种如权利要求12所述的分路光电二极管，其特征在于，所述半导体基板和半导体层存在于比所述至少三个半导体区域宽的范围内，并在所述至少三个半导体区域外侧形成一个信号处理器。
14.一种如权利要求13所述的分路光电二极管，其特征在于，所述信号处理器包括第一种导电类型的埋置扩散区。
CN98103798A 1997-01-27 1998-01-27 分路光电二极管 Expired - Fee Related CN1114229C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1293897 1997-01-27
JP12938/1997 1997-01-27
JP12938/97 1997-01-27

Publications (2)

Publication Number Publication Date
CN1190265A true CN1190265A (zh) 1998-08-12
CN1114229C CN1114229C (zh) 2003-07-09

Family

ID=11819235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98103798A Expired - Fee Related CN1114229C (zh) 1997-01-27 1998-01-27 分路光电二极管

Country Status (5)

Country Link
US (1) US6005278A (zh)
EP (1) EP0855743A3 (zh)
KR (1) KR100272868B1 (zh)
CN (1) CN1114229C (zh)
TW (1) TW423103B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499436B (zh) * 2008-01-31 2011-10-05 中芯国际集成电路制造(上海)有限公司 一种可提高两相邻n阱间击穿电压的方法
CN107785367A (zh) * 2016-08-31 2018-03-09 无锡华润上华科技有限公司 集成有耗尽型结型场效应晶体管的器件及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69906923T2 (de) 1998-12-28 2004-02-26 Sharp K.K. Lichtempfänger mit integrierter Schaltung
JP4131059B2 (ja) * 1999-08-23 2008-08-13 ソニー株式会社 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
JP3900233B2 (ja) 1999-09-06 2007-04-04 シャープ株式会社 受光素子および回路内蔵型受光素子
JP3317942B2 (ja) 1999-11-08 2002-08-26 シャープ株式会社 半導体装置およびその製造方法
US6787818B2 (en) * 2001-10-12 2004-09-07 The Boeing Company Diffused junction photodetector and fabrication technique
DE10223202A1 (de) * 2002-05-24 2003-12-11 Fraunhofer Ges Forschung Photodiode
JP2007317768A (ja) 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd 光半導体装置およびその製造方法
DE102014211829A1 (de) * 2014-06-20 2015-12-24 Robert Bosch Gmbh Thermodiodenelement für einen Fotosensor zur Infrarot-Strahlungsmessung, Fotosensor und Verfahren zum Herstellen eines Thermodiodenelements

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61154063A (ja) * 1984-12-26 1986-07-12 Toshiba Corp 光半導体装置およびその製造方法
JPS63174357A (ja) * 1987-01-13 1988-07-18 Mitsubishi Electric Corp 半導体集積回路装置
NL8901629A (nl) * 1989-06-28 1991-01-16 Philips Nv Stralingsgevoelige halfgeleiderinrichting en uitlees- of schrijfeenheid bevattende een dergelijke stralingsgevoelige halfgeleiderinrichting.
JPH04271172A (ja) * 1991-02-27 1992-09-28 Sanyo Electric Co Ltd 光半導体装置
JP2557750B2 (ja) * 1991-02-27 1996-11-27 三洋電機株式会社 光半導体装置
JPH05152516A (ja) * 1991-11-29 1993-06-18 Toshiba Corp 半導体装置とその製造方法
JP2793085B2 (ja) * 1992-06-25 1998-09-03 三洋電機株式会社 光半導体装置とその製造方法
JP2799540B2 (ja) * 1993-04-19 1998-09-17 シャープ株式会社 受光素子
JP2731115B2 (ja) * 1994-07-14 1998-03-25 シャープ株式会社 分割型受光素子
JP2828244B2 (ja) * 1995-09-26 1998-11-25 シャープ株式会社 受光素子
JP3112407B2 (ja) * 1995-12-05 2000-11-27 シャープ株式会社 受光素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499436B (zh) * 2008-01-31 2011-10-05 中芯国际集成电路制造(上海)有限公司 一种可提高两相邻n阱间击穿电压的方法
CN107785367A (zh) * 2016-08-31 2018-03-09 无锡华润上华科技有限公司 集成有耗尽型结型场效应晶体管的器件及其制造方法
CN107785367B (zh) * 2016-08-31 2021-10-15 无锡华润上华科技有限公司 集成有耗尽型结型场效应晶体管的器件及其制造方法

Also Published As

Publication number Publication date
CN1114229C (zh) 2003-07-09
TW423103B (en) 2001-02-21
EP0855743A3 (en) 1999-05-06
EP0855743A2 (en) 1998-07-29
KR100272868B1 (ko) 2000-12-01
US6005278A (en) 1999-12-21
KR19980070848A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
CN1156010C (zh) 半导体器件及其制造方法
CN1109364C (zh) 与电路相集成的光接收元件
US7863701B2 (en) Optical semiconductor device and method for manufacturing the same
US5466962A (en) Light-receiving semiconductor device with plural buried layers
CN1114229C (zh) 分路光电二极管
JP2009218457A (ja) 光半導体装置
US8026569B2 (en) Semiconductor device
EP2023405A1 (en) Optical semiconductor device and method for manufacturing same
CN1220267C (zh) 结合有电路的光接收装置
CN1229875C (zh) 光接收元件、有内构电路的光检测器以及光拾取器
CN1080938C (zh) 光接收元件
JP2006286806A (ja) 半導体受光装置及び半導体受光装置の製造方法
KR101026245B1 (ko) 세그먼트 포토다이오드
CN1079995C (zh) 半导体器件
CN1021678C (zh) 含有辐射敏感元件的半导体器件
CN1630150A (zh) 光半导体装置及其制造方法
CN1282178C (zh) 光读出装置
CN1525573A (zh) 光接收装置及其制造方法和包括该装置的光电集成电路
JP2875244B2 (ja) 分割フォトダイオード
KR100643034B1 (ko) 수광소자, 회로 내장형 수광장치 및 광디스크 장치
JPH09321265A (ja) 半導体装置
CN1725329A (zh) 光接收放大器元件、光拾取装置、以及光盘装置
JP4023780B2 (ja) 受光素子
JP2002329853A (ja) 回路内蔵受光素子

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030709

Termination date: 20130127