CN103137620B - 集成电路和ic制造方法 - Google Patents

集成电路和ic制造方法 Download PDF

Info

Publication number
CN103137620B
CN103137620B CN201210509776.7A CN201210509776A CN103137620B CN 103137620 B CN103137620 B CN 103137620B CN 201210509776 A CN201210509776 A CN 201210509776A CN 103137620 B CN103137620 B CN 103137620B
Authority
CN
China
Prior art keywords
isolation structure
active substrates
integrated circuit
active
circuit lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210509776.7A
Other languages
English (en)
Other versions
CN103137620A (zh
Inventor
迈克尔·博尔特
纪尧姆·迪布瓦
纳维恩·阿格拉沃尔
高拉夫·比希特
贾亚拉·蒂莱高文登
廖洁
林钦
尼科·贝克曼
皮特·威塞尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN103137620A publication Critical patent/CN103137620A/zh
Application granted granted Critical
Publication of CN103137620B publication Critical patent/CN103137620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种集成电路管芯，包括有源衬底(20)，所述有源衬底(20)包括通过相应的隔离结构(30)彼此横向分离的多个部件，所述隔离结构中的至少一些承载另外部件(40)，其中承载所述另外部件的隔离结构下方的有源衬底的相应部分与所述部件电绝缘。还公开了一种制造这种IC管芯的方法。

Description

集成电路和IC制造方法
技术领域
本发明涉及一种集成电路管芯，所述集成电路管芯包括有源衬底，所述有源衬底包括通过相应的隔离沟槽彼此横向分离的多个部件，所述隔离沟槽的至少一些承载另外部件。
本发明还涉及一种制造这种集成电路的方法。
背景技术
众所周知，存在对最小化集成电路(IC)占用面积，同时增加这种IC复杂度的持续需求。换句话说，存在对每单位可用面积集成更多部件的需求。这当然远非小事，尤其是因为诸如晶体管之类的部件当在管芯的有源衬底中彼此紧邻放置时可以彼此影响。这种干扰当然是非常不希望的。为了防止发生这种干扰，IC管芯中的有源部件典型地通过诸如LOCOS(硅的局部氧化)或者STI(浅沟槽隔离)区之类的隔离区来彼此横向电绝缘。
将清楚，包括这种隔离区进一步使得增加部件密度的工作变得复杂。为此原因，已经将隔离区用作不要求使用有源衬底的(无源)部件(例如，高电压电阻器)的载体或衬底，利用隔离区提供与有源衬底的必要电绝缘。位于隔离结构上方的这种无源部件的主要示例是多晶硅电阻器，在2003年由英格兰(England)奇切斯特(Chichester)JohnWileyandSonsLtd.出版的TrondYtterdal等人的《模拟和RFCMOS电路设计的器件建模(DevicemodelingforanalogandRFCMOScircuitdesign)》一书的11.2章中详细地描述了这种多晶硅电阻器的特性。
然而，本发明的发明人已经发现，在有源衬底中的隔离结构上包含诸如多晶硅电阻器之类的无源部件可能会增加管芯故障的次数。
发明内容
需要提供一种根据开始段落中的集成电路管芯，所述集成电路管芯能够更加耐受制造工艺中的变化。
还需要提供一种制造这种集成电路的方法，所述方法具有改进的生产率和可靠性。
根据本发明的第一方面，提供了一种集成电路管芯，所述集成电路管芯包括有源衬底，所述有源衬底包括通过相应的隔离结构彼此横向分离的多个部件，所述隔离结构中的至少一部分隔离结构承载另外部件，其中承载所述另外部件的隔离结构下方的有源衬底的相应部分与所述部件电绝缘。
本发明基于这样的认识：在一些情况下，隔离结构中(尤其是STI结构中)的垂直裂缝可能引起这种裂缝填充有所述隔离结构上的另外部件的(半)导电材料，从而在所述另外部件和隔离结构下方的有源衬底之间形成低阻路径。例如，当从STI氧化物中去除颗粒时可以形成这种裂缝。因此，不可忽略的电流可以从所述另外部件泄露到有源衬底，其中这种电流可能会干扰在隔离结构之间的有源衬底的(有源)区域中部件的正确操作，例如通过将有源衬底偏置到不正确的偏置电平。另外，泄露电流将引起所述另外部件的行为不正确，使得在测试期间将包括这种泄露路径的管芯分类为有缺陷，从而拒绝该管芯。同样重要的是，可能随时间发生管芯故障，从而减小产品的可靠性和寿命。换句话说，本发明基于这样的发现：对于这些IC管芯引起生产率和可靠性问题的问题是在隔离区中存在这些垂直裂缝，已经通过将隔离区下方的那部分半导体区域与半导体区域的其余部分电绝缘解决了该问题，从而破坏了电流泄露路径，使得有源衬底中和隔离结构上方的部件两者的行为很大程度上对于通过隔离结构的低阻路径的存在不敏感，从而改进了这种管芯的生产率和制造工艺的可靠性。
这种解决方案还解决了由于穿过STI氧化物的衬底柱的存在引起的管芯故障问题，当没有正确地刻蚀掉其中要形成STI沟槽的那部分衬底时形成这种衬底柱，这种衬底柱也可以提供如前所述的通过STI区的泄露电流路径。
在一实施例中，有源衬底形成于电绝缘层上，例如氧化层，使得管芯限定了绝缘体上硅(SOI)器件。
优选地，承载另外部件的每一隔离结构被延伸穿过有源衬底的电绝缘保护环包围。这是这种电绝缘的直接实现，在SOI器件的情况下这确保了保护环限定了电绝缘容器，隔离结构置于该电绝缘容器中，SOI器件的绝缘体层形成了该容器的底部。
在一实施例中，保护环是中等沟槽隔离结构。
在另一实施例中，隔离结构是浅沟隔离结构。已经发现：特定的STI区域易形成这种垂直裂缝。
在另一实施例中，有源衬底的相应部分与地相连。在有源衬底的相邻区域中(例如阱区或漏极区)存在噪声源的情况下，这进一步减小了无源部件所经受的噪声级别。
可以将本发明的IC有利地集成到电子设备中，例如移动通信设备、(移动)计算设备、汽车设备等。
根据本发明的另一个方面，提供了一种制造集成电路管芯的方法，包括：提供载体；在所述载体上形成有源衬底；在所述有源衬底中形成多个隔离结构，从而限定通过所述隔离结构横向分离的多个有源区；在所述有源区的相应有源区中形成多个部件；在所述隔离结构的相应隔离结构上形成多个另外部件；以及将述隔离结构下方的所述有源衬底的相应部分与所述部件电绝缘。
如前所述，已经发现由于抑制了延伸通过隔离结构的低阻路径的影响，包括对于隔离结构下方的有源衬底的电绝缘显著地增加了生产率和制造工艺的可靠性。
在优选实施例中，所述电绝缘步骤包括：形成多个沟槽，所述另外沟槽的每一个包围承载另外部件的所述隔离结构之一，所述另外沟槽的每一个延伸穿过所述有源衬底；以及用另外电绝缘材料填充所述另外沟槽的每一个。
在所述隔离结构的相应隔离结构上形成多个另外部件的步骤进一步包括在所述隔离结构上形成多个多晶硅电阻器。
优选地，载体包括电绝缘材料，使得管芯是SOI管芯。
附图说明
参考附图，通过非限制性示例更加详细地描述本发明的实施例，其中：
图1示出了浅沟槽隔离区中的第一类缺陷的扫描电子显微图像；
图2示出了浅沟槽隔离区中的第二类缺陷的扫描电子显微图像；
图3示出了这种缺陷对于通过浅沟槽隔离区的电流泄露的效果的仿真结果；
图4示意性地示出了根据本发明实施例的集成电路管芯的横截面；
图5示意性地示出了图4的集成电路管芯的顶视图；
图6示意性地示出了根据本发明另一实施例的集成电路管芯的横截面；
图7示意性地示出了根据本发明实施例的集成电路管芯的噪声行为；以及
图8示意性地示出了根据本发明另一实施例的集成电路管芯的噪声行为。
具体实施方式
应该理解的是，附图只是示意性的并且没有按比例绘制。还应该理解的是，贯穿附图使用相同的附图标记来标识相同或相似的部分。
图1示出了包括外延生长硅层20在内的集成电路管芯的一部分，外延生长硅层20形成了管芯的有源衬底。250nm厚的STI区30形成于硅层20上，在STI区30的顶部上形成了多晶硅无源部件40，例如高压(HV)电阻器。本发明的发明人已经认识到：如果将STI区30(或者例如LOCOS结构之类的类似隔离结构)用作诸如电阻器之类的电流处理部件的载体，那么可能发生一定类型的缺陷。
典型地，STI区通过硅刻蚀以及后续用SiO2填充沟槽来形成。在硅刻蚀期间，硅中的颗粒或其他缺陷可能阻止刻蚀步骤的完成，从而在刻蚀沟槽内部留下硅柱，这种硅柱可以成为有源衬底路径20和电流处理部件40之间的低阻路径。在LOCOS隔离结构中也可能发生类似的现象。典型地，LOCOS通过硅的热氧化形成，其中这种颗粒或其他缺陷可能阻止硅区域的完全氧化。
在图2中示出了第二类缺陷，其中制成部件40的材料的柱42穿透隔离结构30，即填充隔离结构30的裂缝或孔洞，这种柱形成了有源衬底路径20和电流处理部件40之间的低阻路径。例如，可以在隔离区30的顶部上沉积(例如，外延生长)多晶硅期间形成柱42。
在图3中示出了这种缺陷的效果，其示出了电流流过SOI器件的无源部件40的TCAD仿真，在该SOI器件中在诸如SiO2载体之类的绝缘载体上形成有源衬底20。左手的方格示出了有源衬底20浮置时SOI器件的仿真结果，而右手的方格示出了有源衬底20与诸如地之类的偏置接触相连时SOI器件的仿真结果。从右手方格清楚的看出：一旦有源衬底20开始与诸如地之类的限定电压电势相连，就会通过柱22和有源衬底20形成明显的泄露电流路径，从而导致IC管芯故障，具体而言管芯将不在允许的容限内运行。
不但在使得无源部件40经历高压时观察到了这种显著的泄露电流，在向隔离区30上方的多晶硅电阻器施加小于10V的电压时也观察到了不可忽略的泄露电流。
根据本发明的一个方面，提供了一种IC管芯，其中在这种隔离结构30下方的那部分有源衬底20与有源衬底20的其余部分电绝缘，使得当在有源衬底20中存在诸如偏置或接地接触之类的接触时，这种电绝缘阻止形成从隔离区30(例如STI区)中的缺陷到接触的电流路径。已经发现这是比试图防止这种缺陷的发生更有前途的方法，防止缺陷的发生可能要求对于IC管芯制造工艺的显著改变，因此不可能是成本有效的。
图4示出了本发明实施例的横截面而图5示出了顶视图，其中将承载(无源)部件40(例如HV多晶硅电阻器或者包括多晶硅的另一部件)的浅沟隔离区30下方的有源衬底20与有源区20的其余部分电绝缘。为此目的，STI区30由电绝缘保护环50环形包围，电绝缘保护环50可以由与STI区(或者其他合适类型的隔离区)30相同的材料制成，例如诸如SiO2之类的氧化硅，或者可以由不同的电绝缘材料制成。在图4中，IC管芯是SOI器件，SOI器件还包括电绝缘载体10，例如SiO2载体。优选地，保护环50延伸通过有源衬底20到电绝缘层10上，使得保护环50和由保护环50界定的那部分电绝缘层10的组合限定了电绝缘容器，隔离区30下方的那部分有源衬底20容纳于该电绝缘容器中。
在一实施例中，保护环50形成为中等沟槽隔离(MTI)，其可以具有超过1微米的深度，例如1.5微米。这种沟槽可以通过使得有源衬底20的暴露部分经受在之下的电绝缘层10处停止的合适刻蚀配方、接着是氧化物生长步骤来形成。因为这种工艺步骤本身是已知的，为了简明起见将不再赘述。
应该注意，有源衬底20可以由任意合适的半导体材料制成，例如外延生长的硅、硅锗等等。有源衬底20典型地包括接触(未示出)，在隔离区30中存在上述缺陷以及在不存在根据本发明的电绝缘的情况下，这种接触将引起在部件40和接触之间形成泄露电流。通过STI区30彼此横向分离的有源区典型地包括无源或有源部件，例如晶体管。为了清楚起见没有示出这些部件，因为这些部件的性质对于本发明没有关联。
本发明不局限于SOI器件。图6示意性地示出了替代实施例，其中有源衬底20可以生长在诸如硅晶片之类的载体层10上。在这种情况下，可以在载体层10中或上形成由保护环50界定的另外电绝缘部分52，以完成(即形成)电绝缘容器的底部，该电绝缘容器容纳(即环形包围)有源衬底20位于隔离结构30下方的部分。本领域技术人员将清楚对于这一部分有源衬底20的其他合适电绝缘方案。
清楚的是可以使用常规处理步骤来制造图4和图6的IC管芯。例如，可以按照任意合适方式将有源衬底20形成于载体10上，例如通过外延生长；并且可以按照任意合适方式将多个隔离结构30形成于有源衬底20中，例如通过形成STI区30或LOCOS区30，这些工艺本身对于本领域技术人员而言是已知的。
有源区中的部件和隔离结构30中相应隔离结构上的另外部件40也可以按照任意合适的方式形成，本领域技术人员清楚它们的许多变化，而隔离结构30下方的有源衬底20的各部分的电绝缘也可以使用常规可用的工艺步骤实现，例如通过刻蚀来形成每一个都包围隔离结构30之一的多个沟槽以及用另外的电绝缘材料(例如SiO2)填充另外的沟槽，以形成如前所述的保护环50。
图7示意性地示出了本发明的IC管芯实施例的噪声行为，其中有源衬底20的n-阱22包括两个隔离结构30。n-阱22已经被浮置。诸如漏极区60之类的有源结构存在于有源衬底20的相邻部分中，例如相邻的n-阱区中，其通过电绝缘保护环50以及处理晶片5上的绝缘层10与n-阱区22电绝缘。换句话说，IC管芯是SOI类型的，但需要再次说明这只是作为非限制示例示出。
隔离结构30每一个均承载无源部件40，例如多晶硅电阻器，其中一个无源部件与地64相连，另一无源部件与电源66相连。在工作时，漏极区60可能会经历噪声源62。保护环50的存在防止了无源部件40受到过多的噪声级别，因为由图7的箭头表示的噪声路径只能经由图7中表示的寄生电容到达无源部件40，即通过绝缘层10分离的包括漏极区60的n-阱和处理晶片5之间的电容、通过绝缘层10分离的n-阱22和处理晶片5之间的电容以及通过隔离结构30分离的n-阱22和无源部件40之间的电容，或者如前所述的通过隔离结构30的低欧姆路径。
图8示出了根据本发明另一实施例的IC管芯的噪声行为。图8与图7的不同之处在于已经将n-阱22与地68电连接而不是浮置。这具有附加的优点：通过噪声源62经由漏极区60注入到器件中的任意噪声(经由借助图7示出的电容路径进入n-阱区22)绕过了无源部件40(例如多晶硅电阻器)，从而甚至更有效地对无源部件40屏蔽了这种注入的噪声。
除了图8所示的方案之外或者替代该方案，可以将包括漏极区60在内的有源衬底20的区域接地以防止噪声到达n-阱22。在无源部件40包括(多晶硅)电阻器的情况下，可以将电阻器分为具有较小电阻值的多个电阻器(例如，可以将100Ω的电阻器分为4个串联连接的25Ω电阻器)，以减小残余噪声对于电阻器性能的影响。
应该注意的是上述实施例说明而不是限制本发明，并且本领域普通技术人员能够在不脱离所附权利要求范围的情况下设计许多替代实施例。在权利要求中，置于括号内的任意附图标记不应该解释为限制权利要求。词语“包括”不排除除了权利要求中所列之外的元件或步骤的存在。元件前的词语“一(个)”不排除多个这种元件的存在。本发明可以通过包括若干分立元件的硬件实现。在列举了若干装置的设备权利要求中，可以通过同一硬件实施这些装置中的一些装置。唯一的事实在于：在相互不同的从属权利要求中描述特定措施的事实不表示不能有利地使用这些措施的组合。

Claims (11)

1.一种集成电路管芯，包括有源衬底(20)，所述有源衬底(20)包括通过多个相应的隔离结构(30)彼此横向分离的多个部件、由所述隔离结构中的至少一些隔离结构承载的多个串联的多晶硅电阻器(40)，其中承载所述多晶硅电阻器的隔离结构下方的有源衬底的相应部分与所述部件电绝缘。
2.根据权利要求1所述的集成电路管芯，其中所述有源衬底(20)形成于电绝缘层(10)上。
3.根据权利要求1或2中任一项所述的集成电路管芯，其中承载多晶硅电阻器(40)的隔离结构(30)中的每一个被延伸穿过所述有源衬底(20)的电绝缘保护环(50)包围。
4.根据权利要求3所述的集成电路管芯，其中所述保护环(50)是中等沟槽隔离结构。
5.根据权利要求1所述的集成电路管芯，其中所述有源衬底的相应部分与地相连。
6.根据权利要求1所述的集成电路管芯，其中所述有源衬底(20)还包括接触端，所述接触端与所述相应部分电绝缘。
7.一种电子设备，包括根据权利要求1至6中任一项所述的集成电路管芯。
8.一种制造集成电路管芯的方法，包括：
提供载体(10)；
在所述载体上形成有源衬底(20)；
在所述有源衬底中形成多个隔离结构(30)，从而限定通过所述隔离结构横向分离的多个有源区；
在所述多个有源区中的相应有源区中形成多个部件；
在所述多个隔离结构中的相应隔离结构上形成多个串联的多晶硅电阻器(40)；以及
将所述隔离结构下方的所述有源衬底的相应部分与所述部件电绝缘。
9.根据权利要求8所述的方法，其中所述电绝缘步骤包括：
形成多个沟槽，所述多个沟槽的每一个包围承载多晶硅电阻器的所述隔离结构之一，所述多个沟槽的每一个延伸穿过所述有源衬底；以及
用电绝缘材料填充所述多个沟槽的每一个。
10.根据权利要求9所述的方法，其中所述电绝缘材料包括氧化硅(SiO2)。
11.根据权利要求8至10中任一项所述的方法，其中所述载体(10)包括电绝缘材料。
CN201210509776.7A 2011-12-05 2012-12-03 集成电路和ic制造方法 Active CN103137620B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP11191998.1 2011-12-05
EP11191998.1A EP2602817A1 (en) 2011-12-05 2011-12-05 Integrated circuit and IC manufacturing method

Publications (2)

Publication Number Publication Date
CN103137620A CN103137620A (zh) 2013-06-05
CN103137620B true CN103137620B (zh) 2016-02-24

Family

ID=45375207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210509776.7A Active CN103137620B (zh) 2011-12-05 2012-12-03 集成电路和ic制造方法

Country Status (3)

Country Link
US (1) US8847347B2 (zh)
EP (1) EP2602817A1 (zh)
CN (1) CN103137620B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685932B2 (en) * 2015-05-15 2017-06-20 Analog Devices, Inc. Apparatus and methods for enhancing bandwidth in trench isolated integrated circuits
CN113437217A (zh) * 2021-06-18 2021-09-24 重庆吉芯科技有限公司 多晶硅电阻及其制造方法、逐次逼近型模数转换器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1367717A1 (en) * 2002-05-30 2003-12-03 NEC Compound Semiconductor Devices, Ltd. Semiconductor switch including isolated MOS-transistors
CN101373765A (zh) * 2007-08-23 2009-02-25 三星电子株式会社 具有电阻器的半导体器件及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4030257B2 (ja) * 2000-08-14 2008-01-09 株式会社ルネサステクノロジ 半導体集積回路装置
US6429502B1 (en) * 2000-08-22 2002-08-06 Silicon Wave, Inc. Multi-chambered trench isolated guard ring region for providing RF isolation
US7851860B2 (en) * 2004-03-26 2010-12-14 Honeywell International Inc. Techniques to reduce substrate cross talk on mixed signal and RF circuit design
JP2010109233A (ja) * 2008-10-31 2010-05-13 Renesas Technology Corp 半導体装置
KR101770585B1 (ko) * 2010-09-03 2017-08-24 삼성전자주식회사 저항 어레이 및 이를 포함하는 반도체 장치
US8749223B2 (en) * 2011-06-22 2014-06-10 Nxp B.V. Galvanic isolation device and method
US8853826B2 (en) * 2012-05-14 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for bipolar junction transistors and resistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1367717A1 (en) * 2002-05-30 2003-12-03 NEC Compound Semiconductor Devices, Ltd. Semiconductor switch including isolated MOS-transistors
CN101373765A (zh) * 2007-08-23 2009-02-25 三星电子株式会社 具有电阻器的半导体器件及其形成方法

Also Published As

Publication number Publication date
US8847347B2 (en) 2014-09-30
EP2602817A1 (en) 2013-06-12
CN103137620A (zh) 2013-06-05
US20130154050A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
CN104377200B (zh) 半导体器件及其制造方法
CN104112775B (zh) 半导体器件和制造半导体器件的方法
US7723800B2 (en) Deep trench isolation for power semiconductors
CN102804376B (zh) 充电保护装置
US10037986B2 (en) ESD protection structure and method of fabrication thereof
US8907410B2 (en) TSV structure with a built-in U-shaped FET transistor for improved characterization
US9780164B2 (en) Silicon-on-insulator radio frequency device and silicon-on-insulator substrate
CN103972303A (zh) 二极管、esd保护电路及其制造方法
US10504921B2 (en) Integrated circuit with resurf region biasing under buried insulator layers
CN100524688C (zh) 具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法
US20150035112A1 (en) Segmented guard ring structures with electrically insulated gap structures and design structures thereof
CN102543951A (zh) 堆叠并可调谐的电源熔丝
CN105428356A (zh) 电路布置和形成电路布置的方法
CN103137620B (zh) 集成电路和ic制造方法
US9012996B2 (en) Silicon-on-insulator radio-frequency device and method of forming the same
US6677657B2 (en) High-voltage periphery
KR101606374B1 (ko) 반도체장치
KR20030035900A (ko) 집적회로 및 그 제조방법
CN103515385A (zh) 半导体装置
US20090267178A1 (en) Device structures for active devices fabricated using a semiconductor-on-insulator substrate and design structures for a radiofrequency integrated circuit
KR20160029216A (ko) 정전기 방전 보호 소자
US9960251B2 (en) ESD protection structure and method of fabrication thereof
US8624349B1 (en) Simultaneous isolation trench and handle wafer contact formation
CN106206565B (zh) 二极管与二极管串电路
CN103426828A (zh) 一种基于绝缘体上硅材料的双极型高压cmos单多晶硅填充深沟道器件隔离工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant