KR102638622B1 - 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법 - Google Patents

반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR102638622B1
KR102638622B1 KR1020210096258A KR20210096258A KR102638622B1 KR 102638622 B1 KR102638622 B1 KR 102638622B1 KR 1020210096258 A KR1020210096258 A KR 1020210096258A KR 20210096258 A KR20210096258 A KR 20210096258A KR 102638622 B1 KR102638622 B1 KR 102638622B1
Authority
KR
South Korea
Prior art keywords
polishing
amine
polishing composition
boron
composition
Prior art date
Application number
KR1020210096258A
Other languages
English (en)
Other versions
KR20230015013A (ko
Inventor
홍승철
한덕수
박한터
김규훈
정은선
권장국
이형주
Original Assignee
에스케이엔펄스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이엔펄스 주식회사 filed Critical 에스케이엔펄스 주식회사
Priority to KR1020210096258A priority Critical patent/KR102638622B1/ko
Priority to CN202210858730.XA priority patent/CN115678435B/zh
Priority to EP22186205.5A priority patent/EP4122991A3/en
Priority to US17/870,333 priority patent/US20230040931A1/en
Priority to TW111127479A priority patent/TWI835211B/zh
Priority to JP2022117196A priority patent/JP7462707B2/ja
Publication of KR20230015013A publication Critical patent/KR20230015013A/ko
Application granted granted Critical
Publication of KR102638622B1 publication Critical patent/KR102638622B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/54—Silicon-containing compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1436—Composite particles, e.g. coated particles
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Abstract

연마입자를 포함하고, 상기 연마 입자는 아민계 연마율 향상제를 포함하고, 상기 아민계 연마율 향상제를 포함하는 반도체 공정용 연마 조성물을 제공한다. 상기 반도체 공정용 연마 조성물은 상기 연마 입자의 표면 주위에 아민계 표면 개질제를 더 포함하고, 상기 아민계 연마율 향상제에 포함된 아민기의 함량 및 상기 아민계 표면 개질제에 포함된 아민기의 함량의 합이 전체 조성물 기준으로 0.0185중량% 이상인 반도체 공정용 연마 조성물을 제공한다.
상기 반도체 공정용 연마 조성물은 보론 도핑된 폴리실리콘층의 연마에 있어서 목적 범위의 연마율 및 결함 방지 성능을 구현할 수 있다.

Description

반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법{POLISHING COMPOSTION FOR SEMICONDUCTOR PROCESS AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE BY USING THE SAME}
본 발명은 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법에 관한 것이다.
화학 기계적 평탄화(Chemical Mechanical Planarization, CMP) 또는 화학 기계적 연마(Chemical Mechanical Polishing, CMP) 공정은 다양한 분야에서 다양한 목적으로 사용되고 있다. CMP 공정은 연마 대상의 소정의 연마면을 대상으로 수행되며, 연마면의 평탄화, 응집된 물질의 제거, 결정 격자 손상의 해소, 스크래치 및 오염원의 제거 등의 목적으로 수행될 수 있다.
반도체 공정의 CMP 공정 기술의 분류는 연마 대상 막질 또는 연마 후 표면 형상에 따라 구분할 수 있다. 예를 들어, 연마 대상 막질에 따라 단일 실리콘(single silicon) 또는 폴리 실리콘(poly silicon)으로 나눌 수 있고, 불순물의 종류에 의해 구분되는 다양한 산화막 금속막 CMP 공정으로 분류할 수 있다. 그리고, 연마 후 표면 형상에 따라, 기판 표면의 거칠기를 완화시키는 공정, 다층 회로 배선으로 인해 발생되는 단차를 평탄화하는 공정, 연마 후 회로 배선을 선택적으로 형성하기 위한 소자 분리 공정으로 분류할 수 있다.
CMP 공정은 반도체 소자의 제조 과정에서 복수로 적용될 수 있다. 반도체 소자의 경우 복수의 층을 포함하고, 각 층마다 복잡하고 미세한 회로 패턴을 포함한다. 또한, 최근 반도체 소자는 개별적인 칩 크기는 줄어들고, 각 층의 패턴은 보다 복잡하고 미세해지는 방향으로 진화되고 있다. 이에 따라, 반도체 소자를 제조하는 과정에서 회로 배선의 평탄화 목적뿐만 아니라 회로 배선의 분리 및 배선 표면 개선의 응용 등으로 CMP 공정의 목적이 확대되었고, 그 결과 보다 정교하고 신뢰성 있는 CMP 성능이 요구되고 있다.
이러한 CMP 공정에 사용되는 반도체 공정용 연마 조성물는 마찰을 통해 연마면을 요구되는 수준으로 가공하는 공정용 부품으로서, 연마 후 연마 대상의 두께 균일도, 연마면의 평탄도 및 연마 품질 등에 있어서 가장 중요한 요소들 중 하나로 볼 수 있다.
본 발명의 목적은 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 연마 조성물에 포함되는 연마 입자의 크기를 한정하며, pH, zeta-potential 등의 물성을 가지는 반도체 공정용 연마 조성물을 제공하고자 한다.
본 발명의 다른 목적은 연마 공정 중에 반도체 공정용 연마 조성물의 전기적인 특성을 이용하여, 보론 도핑된 막질 및 반도체 공정용 연마 조성물의 흡착도를 적절하게 조절하여, 연마속도를 향상시키고, 결함 발생을 방지하는 반도체 공정용 연마 조성물을 제공하고자 한다.
본 발명의 다른 목적은 반도체 기판의 연마 공정에 있어서 높은 공정 효율을 가지는 반도체 공정용 연마 조성물을 제공하고자 한다.
본 발명의 다른 목적은 상기 보론 도핑된 막질이 연마될 때, 기존 반도체 공정용 연마 조성물 보다 높은 연마율을 가지고, 동시에 최저 수준으로 결함을 억제하는 반도체 소자의 제조방법을 제공한다.
본 발명의 일 실시예에 따른 따른 반도체 공정용 연마 조성물은 물; 연마입자; 및 아민계 연마율 향상제를 포함하는 연마 조성물이며, 상기 연마 조성물의 전체 중량을 기준으로 아민기의 함량이 0.0185중량% 이상이다.
본 발명의 일 실시예에 따른 상기 연마 입자는 표면에 아민계 표면 개질제가 결합되고, 상기 아민계 연마율 향상제에 포함된 아민기의 함량 및 상기 아민계 표면 개질제에 포함된 아민기의 함량의 합이 전체 조성물의 전체 중량을 기준으로 0.0185중량% 이상이다.
본 발명의 일 실시예에 따른 상기 연마 조성물은 pH가 4이하이고, 제타포텐셜이 15mV 내지 33mV이다.
본 발명의 일 실시예에 따른 상기 연마 조성물은 하기의 식 1로 표시되는 연마 강도 지수(PSI)가 0.6 내지 5이다:
[식 1]
여기서,
상기 ZP는 상기 연마 조성물의 제타포텐셜이고,
상기 AC1은 상기 아민계 표면 개질제에 포함된 아민기의 조성물 전체 기준 중량% 함량이고,
상기 AC2는 상기 아민계 연마율 향상제에 포함된 아민기의 조성물 전체 기준 중량% 함량이다.
본 발명의 일 실시예에 따른 상기 연마 조성물은 질화 실리콘 억제제 및 계면 활성제를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 상기 연마 입자의 평균 입경은 30㎚ 내지 50㎚이고, 점도는 1.20cps 내지 1.40cps이다.
본 발명의 일 실시예에 따른 상기 연마 조성물은 보론 도핑된 폴리실리콘층을 포함하는 반도체 기판의 연마 공정에 사용될 수 있다.
본 발명의 일 실시예에 따른 반도체 소자의 제조방법은 보론 도핑된 폴리실리콘층을 포함하는 반도체 기판을 제공하는 단계; 물; 연마입자; 및 아민계 연마율 향상제를 포함하고, 아민기의 함량이 0.0185중량% 이상인 반도체 공정용 연마 조성물을 준비하는 단계; 및 상기 보론 도핑된 폴리실리콘층을 상기 연마 조성물을 사용하여 연마하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 상기 연마 조성물을 이용하여 연마 공정 시, 보론 도핑된 폴리실리콘층의 연마율이 1,000Å/min 이상이다.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법에 따른 상기 반도체 기판은 실리콘 질화막을 포함하고, 상기 연마 조성물을 이용하여 연마 공정 시, 실리콘 질화막의 연마율이 100Å/min 이하이다.
본 발명의 반도체 공정용 연마 조성물은 상기 아민계 연마율 향상제를 포함하고, 조성물 전체를 기준으로 아민기의 함량이 0.0185w% 이상으로, 상기 반도체 공정용 연마 조성물은 적절한 전기적 특성을 나타내고, 이러한 특성으로 인해 연마 대상의 연마에 있어서 목적 범위의 연마율을 나타낼 수 있다.
또한, 상기 반도체 공정용 조성물은 특정 범위 내의 연마 강도 지수를 가져, 연마 공정 중에 연마 대상과의 흡착도를 증가시키고, 향상된 연마율 및 향상된 연마성능을 나타낸다.
상기 반도체 공정용 조성물을 이용한 반도체 소자의 제조방법은 연마대상인 반도체 기판의 연마에 높은 공정 효율을 가지고, 또한, 상기 반도체 기판의 피연마면이 높은 연마 평탄도 및 최저 수준으로 결함 발생을 억제할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자 제조 공정의 개략적인 공정도를 도시한 것이다.
도 2는 본 발명의 일 실시예에 따른 연마 공정 전의 보론 도핑된 폴리실리콘막 및 실리콘질화막을 포함하는 반도체 기판의 단면이다.
도 3은 본 발명의 일 실시예에 따른 반도체 공정용 연마 조성물을 이용하여 연마된 보론 도핑된 폴리실리콘막 및 실리콘질화막을 포함하는 반도체 기판의 단면이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 명세서에서, 어떤 구성이 다른 구성을 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한, 그 외 다른 구성을 제외하는 것이 아니라 다른 구성들을 더 포함할 수도 있음을 의미한다.
본 명세서에서, 어떤 구성이 다른 구성과 "연결"되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우만이 아니라, '그 중간에 다른 구성을 사이에 두고 연결'되어 있는 경우도 포함한다.
본 명세서에서, A 상에 B가 위치한다는 의미는 A 상에 직접 맞닿게 B가 위치하거나 그 사이에 다른 층이 위치하면서 A 상에 B가 위치하는 것을 의미하며 A의 표면에 맞닿게 B가 위치하는 것으로 한정되어 해석되지 않는다.
본 명세서에서, 마쿠시 형식의 표현에 포함된 "이들의 조합"의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본 명세서에서, "A 및/또는 B"의 기재는, "A, B, 또는, A 및 B"를 의미한다.
본 명세서에서, “제1”, “제2” 또는 “A”, “B”와 같은 용어는 특별한 설명이 없는 한 동일한 용어를 서로 구별하기 위하여 사용된다.
본 명세서에서 단수 표현은 특별한 설명이 없으면 문맥상 해석되는 단수 또는 복수를 포함하는 의미로 해석된다.
본 명세서에서, “수소”는 수소, 경수소, 중수소 또는 삼중수소이다.
본 명세서에서 “알킬”은 탄소수 1 내지 40개의 직쇄 또는 측쇄의 포화 탄화수소에서 유래되는 1가의 치환기를 의미한다. 이의 예로는 메틸, 에틸, 프로필, 이소부틸, sec-부틸, 펜틸, iso-아밀, 헥실 등을 들 수 있으나, 이에 한정되지는 않는다.
본 명세서에서 “알케닐(alkenyl)”은 탄소-탄소 이중 결합을 1개 이상 가진 탄소수 2 내지 40개의 직쇄 또는 측쇄의 불포화 탄화수소에서 유래되는 1가의 치환기를 의미한다. 이의 예로는 비닐(vinyl), 알릴(allyl), 이소프로펜일(isopropenyl), 2-부텐일(2-butenyl) 등을 들 수 있으나, 이에 한정되지는 않는다.
본 명세서에서 “알키닐(alkynyl)”은 탄소-탄소 삼중 결합을 1개 이상 가진 탄소수 2 내지 40개의 직쇄 또는 측쇄의 불포화 탄화수소에서 유래되는 1가의 치환기를 의미한다. 이의 예로는 에티닐(ethynyl), 2-프로파닐(2-propynyl) 등을 들 수 있으나, 이에 한정되지는 않는다.
본 명세서에서 “시클로알킬”은 탄소수 3 내지 40개의 모노사이클릭 또는 폴리사이클릭 비-방향족 탄화수소로부터 유래된 1가의 치환기를 의미한다. 이러한 사이클로알킬의 예로는 사이클로프로필, 사이클로부틸, 사이클로펜틸, 사이클로헥실, 노르보닐(norbornyl), 아다만틴(adamantine) 등을 들 수 있으나, 이에 한정되지는 않는다.
이하, 본 발명을 보다 상세하게 설명한다.
본 발명의 일 실시예에 따른 반도체 공정용 연마 조성물은 물을 포함하고, 연마 입자를 포함한다.
상기 연마 입자는 반도체 공정용 연마 조성물에 적용될 수 있는 금속 산화물 입자로, 예를 들어, 콜로이달 실리카, 흄드 실리카, 세리아, 알루미나, 티타니아, 지르코니아 및 이들의 혼합으로 이루어진 군으로부터 선택될 수 있으나, 상기 예시에 국한되지 않고 통상의 기술자에 의해 선택 가능한 금속 산화물 입자는 제한 없이 모두 사용 가능하다.
상기 연마 입자는 구체적으로 콜로이달 실리카, 흄드 실리카, 알루미나, 티타니아, 지르코니아, 무기 복합 입자, 유무기 복합입자, 세리아 및 이들의 혼합으로 이루어진 군으로부터 선택될 수 있다.
구체적으로, 상기 연마 입자는 반도체 공정용 연마 조성물 전체를 기준으로 3 중량% 내지 20 중량%이며, 바람직하게는 5 중량% 내지 15 중량%이며, 보다 바람직하게는 7 중량% 내지 12 중량%으로 포함될 수 있으나, 이에 한정하는 것은 아니다. 상기 연마 입자의 중량%가 상술한 범위를 만족하는 경우 피연마체에 발생하는 스크래치를 최소화하면서, 우수한 연마 성능을 확보할 수 있는 분산 안정성을 가질 수 있다. 구체적으로, 상기 범위 내인 경우, 피연마체에 스크래치의 발생을 방지함에 따라, 피연마체의 품질이 저하되거나 연마율 또는 연마 평탄도 등의 성능이 저하되는 문제를 방지할 수 있다.
즉, 상기 연마 입자는 반도체공정용 연마 조성물 전체를 기준으로 상술한 범위를 만족함으로써, 제조된 반도체공정용 연마 조성물의 경우 피연마체에 발생되는 스크래치를 최소화할 수 있을 뿐만 아니라, 연마율이 우수하여, 반도체 장치용 실리콘 웨이퍼와 같이 고도의 표면 평탄성이 요구되는 재료를 평탄화 하기에 용이하다.
상기 연마 입자의 표면에 결합되는 아민계 표면 개질제는 구체적으로 아민(Amine)기로 치환된 실란 화합물로, 연마 입자의 표면에 결합되어, 높은 수준의 음의 전하 값을 일정 수준의 양의 전하로 치환시킬 수 있다. 연마 입자의 표면에 결합된 아민기와 보론이 도핑된 폴리 실리콘 표면이 맞닿았을 때, 촉매 작용에 의해서 보론 도핑된 폴리 실리콘의 표면 부식이 가속화될 수 있다. 또한 물리적으로 연마 입자가 연마 작용을 하면서 보론 도핑된 실리콘 웨이퍼의 표면의 거칠기(roughness)를 매우 낮은 수준(20Å 미만)으로 조절 가능하다.
보론이 도펀트로 사용된 보론 도핑 폴리실리콘 막 (BDPSi)의 경우 보론의 함량이 증가함에 따라서 물리적 강도가 높아져, 상대적으로 CMP 공정을 진행 시 연마율이 매우 낮은 문제가 있고, 이러한 문제를 해결하기 위해, 종래 연마 조성물 내에 아민기가 포함된 첨가제를 사용하였다. 다만, 상기와 같이, 첨가제 형태로 아민류 화합물을 첨가할 경우 웨이퍼에서 부분적으로 화학 반응이 일어나게 되어, 웨이퍼 상에서 결함(defect) 및 연마율의 편차가 발생할 수 있다.
상기 보론이 도펀트로 사용된 보론 도핑 폴리실리콘 막질(BDPSi)은 불순물로 13족의 보론을 첨가하는 것으로, 이때 보론의 첨가량은 1015 내지 1019/cm3로 포함될 수 있다.
상기 연마 입자의 입자 표면에 아미노 실란이 결합되어, 하기와 같은 기능기로 결합될 수 있다:
[화학식 1]
여기서,
*는 금속 산화물 입자의 표면에 결합되는 부분을 의미하며, R1 및 R2는 서로 동일하거나 상이하며, 각각 독립적으로 수소, 치환 또는 비치환된 탄소수 1 내지 10의 알킬기, 치환 또는 비치환된 탄소수 3 내지 10의 시클로 알킬기, 치환 또는 비치환된 탄소수 2 내지 10의 알케닐기 및 치환 또는 비치환된 탄소수 2 내지 10의 알키닐기로 이루어진 군으로부터 선택되며, L1은 치환 또는 비치환된 탄소수 1 내지 10의 알킬렌기, 치환 또는 비치환된 탄소수 2 내지 10의 알케닐렌기, 치환 또는 비치환된 탄소수 2 내지 10의 알키닐렌기 및 치환 또는 비치환된 탄소수 3 내지 10의 시클로알킬렌기로 이루어진 군으로부터 선택된다.
구체적으로, 상기 R1 및 R2는 서로 동일하거나 상이하며, 각각 독립적으로 탄소수 1 내지 10의 알킬기일 수 있고, L1은 치환 또는 비치환된 탄소수 1 내지 10의 알킬렌기일 수 있다.
상기 아미노 실란은 예시적으로 3-아미노프로필트리에톡시실란, 비스[(3-트리에톡시실릴)프로필]아민, 3-아미노프로필트리메톡시실란, 비스[(3-트리메톡시실릴)프로필]아민, 3-아미노프로필메틸디에톡시실란, 3-아미노프로필메틸디메톡시실란, N-[3-(트리메톡시실릴)프로필]에틸렌디아민, N-비스[3-(트리메톡시실릴)프로필]-1,2-에틸렌디아민, N-[3-(트리에톡시실릴)프로필]에틸렌디아민, 디에틸렌트리아미노프로필트리메톡시실란, 디에틸렌트라이아미노프로필메틸디메톡시실란, 디에틸아미노메틸트리에톡시실란, 디에틸아미노프로필트리메톡시실란, 디에틸아미노프로필트리에톡시실란, 디메틸아미노프로필트리메톡시실란, N-[3-(트리메톡시실릴)프로필]부틸아민 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나일 수 있다.
구체적으로, 연마 입자의 표면에 결합하기 위해, 사용되는 아미노 실란은 아미노프로필트리에톡시실란일 수 있으나, 상기 예시에 국한되지 않고 보론 도핑된 실리콘 웨이퍼의 연마율 및 표면 결함을 방지할 수 있는 아미노 실란은 제한 없이 모두 사용이 가능하다.
상기 아민계 표면 개질제는 반도체 공정용 연마 조성물 전체를 기준으로 0.01 중량% 내지 0.5 중량%로 포함할 수 있으며, 바람직하게는 0.15 중량% 내지 0.4 중량%로 포함할 수 있고, 보다 바람직하게는 0.015 중량% 내지 0.3 중량%로 포함할 수 있다. 상기 범위 내로 포함 시, 연마 입자의 표면에 결합하여 보론 도핑된 폴리실리콘 막에 대한 충분한 연마율을 나타낼 수 있고, 또한, 웨이퍼 표면에 흡착이 방지되는 수준의 아미노 실란 화합물을 포함하여, 웨이퍼 표면에 아미노 실란 화합물이 흡착하여 발생할 수 있는 디펙과 같은 결함 발생을 방지할 수 있다.
또한, 물리적으로 표면 개질된 연마 입자가 연마 작용을 하면서 보론 도핑된 폴리실리콘 막의 표면 거칠기(roughness)를 20Å 미만의 매우 낮은 수준으로 조절하기 위해서는, 연마 입자의 표면과 대상 막질 사이에서 촉매 작용을 하며 대상 막질의 거칠기(roughness) 정도에 따라 촉매 반응의 범위나 크기가 증가해야 하는 경우가 있다.
이러한 경우 개질된 입자 표면에서의 촉매 반응만으로는 웨이퍼 전체 면적의 거칠기를 제어하기에는 충분하지 않을 수도 있다. 즉, 본 발명에서와 같은 매우 낮은 수준의 표면의 거칠기(roughness)를 나타낼 수 없다. 이를 해결하기 위해서는 반도체 공정용 연마 조성물을 제조할 때, 표면 개질된 입자 외에 추가적인 첨가제를 필요로 하게 된다.
일 구현예에 따른 반도체 공정용 연마 조성물은 아민계 연마율 향상제를 포함할 수 있다. 상기 아민계 연마율 향상제에 포함된 아민기의 함량 및 상기 아민계 표면 개질제에 포함된 아민기의 함량의 합은 전체 조성물 기준으로 0.0185중량% 이상일 수 있다.
구체적으로, 상기 아민기 함량은 상기 연마 조성물 전체를 기준으로 0.0185중량% 내지 0.0550중량%이며, 0.0190중량% 내지 0.0500중량%이며, 0.0193중량% 내지 0.0450중량%이며, 0.0195 내지 0.037 중량%일 수 있으나, 이에 한정되는 것은 아니다. 상기 아민기 함량이 상술한 범위를 만족하는 반도체 공정용 연마 조성물은 피연마체에 발생하는 스크래치를 최소화하면서, 연마율을 향상시킬 수 있는 성능을 확보할 수 있다. 구체적으로 보론 도핑된 폴리실리콘 막은 보론을 불순물로 포함하고 있지만, 음의 전하를 나타내고, 아민계 연마율 향상제는 아민기에 의해 양의 전하를 나타내 결합이 발생하게 되고, 상기 결합에 의한 표면 보호 효과로 인해, 연마 공정 상에서 이물질이 폴리실리콘 막에 흡착되는 것을 방지할 수 있어 스크레치 등과 같은 결함 발생을 방지할 수 있다.
또한, 폴리실리콘 막질은 물과 접촉 시, Si-OH 또는 Si-O-Si 결합을 형성하고, 상기 결합은 아민계 연마율 향상제 내 아민기에 의해 Si-N 결합을 형성하게 되고, -OH기는 H2O로 축합반응이 일어난다. 상기 축합반응에 의해 형성된 Si-N 결합은 아민쪽으로 전자를 이동하게 하여, 폴리실리콘 막질 내 Si-Si 간 결합을 약하게 하여 연마율을 향상시킬 수 있다.
상기 연마율 향상제는 보다 구체적으로 글리신(glycine), β-알라닌베타인, 스테아릴베타인 및 이들의 혼합으로 이루어진 군으로부터 선택될 수 있으며, 바람직하게는 글리신이지만 상기 예시에 국한되지 않는다.
상기 연마율 향상제는, 앞서 아민계 표면 개질제가 결합된 연마 입자와 함께 연마 조성물에 포함되어 보론 도핑된 폴리실리콘 막에 대한 연마율을 높일 수 있고, 매우 낮은 수준의 표면 거칠기(roughness)를 나타낼 수 있다.
상기 연마율 향상제는 반도체 공정용 연마 조성물 전체를 기준으로 0.03 내지 0.095 중량%로 포함되며, 바람직하게는 0.05 내지 0.08 중량%로 포함될 수 있다. 상기 범위 내로 혼합하여 사용 시, 보론 도핑된 폴리실리콘 막에 대한 높은 식각율을 나타낼 수 있을 뿐 아니라, 실리콘질화막과의 연마 선택비의 조절도 가능하다.
본 발명의 일 실시예에 따른 반도체 공정용 연마 조성물의 pH는 pH 1.8 내지 pH 5, pH 2.2 내지 pH 4.5, pH 2.3 내지 pH 4 또는 pH 2.35 내지 pH 2.5 일 수 있고, 일 실시예에 따른 상기 반도체 공정용 연마 조성물의 제타포텐셜은 15mv 내지 33mV, 17mv 내지 30mV, 20mv 내지 27mV 또는 21mv 내지 25mV 일 수 있다.
상기 pH에 대하여 상술한 범위를 만족하는 반도체 공정용 연마 조성물은 음 전하를 상대적으로 많이 띄는 보론 도핑된 폴리실리콘층과 흡착 정도가 크기 때문에 피연마층 연마시 연마율을 향상시킬 수 있다. 상기 제타포텐셜은 상기 연마 입자 분산도를에 수치화 해주는 데이터로 쓰일 수 있다. 상기 제타포텐셜이 상술한 범위를 만족하는 반도체 공정용 연마 조성물의 연마 조성물은 분산 안정도가 적절하여 피연마체 연마시 연마 입자가 적절하여 스크래치를 최소화하면서, 연마율을 향상시킬 수 있는 성능을 확보할 수 있다.
본 발명의 일 실시예에 따른 반도체 공정용 연마 조성물은 하기 식 1로 표시되는 연마 강도 지수(PSI) 가 0.6 내지 5일 수 있다:
[식 1]
여기서, 상기 ZP는 상기 연마 조성물의 제타포텐셜이고,
상기 AC1은 상기 아민계 표면 개질제에 포함된 아민기의 조성물 전체 기준 중량% 함량이고,
상기 AC2는 상기 아민계 연마율 향상제에 포함된 아민기의 조성물 전체 기준 중량% 함량이다.
상기 연마 강도 지수는 상기 연마 조성물에 포함된 아민기 및 제타포텐셜에 의해서 유발되는 상기 연마 조성물과 피연마체와의 결합 정도 일 수 있다.
상기 연마 강도 지수를 계산하기 위한 분모는 제타포텐셜, 아민계 표면 개질제에 포함된 아민기의 조성물 전체 기준 대비 중량% 함량 및 상기 아민계 연마율 향상제에 포함된 아민기의 조성물 전체 기준 대비 중량% 함량에 대한 값을 보정하기 위한 기준 값이다.
구체적으로 상기 연마 조성물은 아민계 표면 개질제 및 아민계 연마율 향상제에 포함된 아민기가 보론 도핑된 폴리실리콘 막질과 결합을 형성하게된다. 상기 연마 조성물의 제타포텐셜은 이러한 결합의 형성 정도에 대한 수치화된 개념으로, 제타포텐셜, 아민계 표면 개질제 및 아민계 연마율 향상제에 포함된 아민기의 함량에 의한 연마율 개선 효과 및 결함 발생 방지 효과를 확인하기 위해, 연마 강도 지수를 활용할 수 있다. 예를 들어 상기 연마 강도 지수가 상술한 범위를 만족하는 반도체 공정용 연마 조성물은 보론 도핑된 폴리실리콘 막에 사용 시, 제타포텐셜, 아민계 표면 개질제에 포함된 아민기 함량 및 상기 아민계 연마율 향상제에 포함된 아민기의 함량에 의한 영향으로 높은 수준의 연마 성능을 나타내고, 연마 공정에 의한 결함 발생을 방지할 수 있다.
보론이 도펀트로 사용된 보론 도핑 폴리실리콘 막질(BDPSi)의 경우 보론의 함량이 증가함에 따라서 물리적 강도가 높아져, 상대적으로 CMP 공정을 진행 시 연마율이 매우 낮은 문제가 있을 수 있다. 이러한 문제를 해결하기 위해, 연마 조성물 내에 아민기가 포함된 아민계 표면 개질제 또는 아민계 연마율 향상제를 사용할 수 있다. 상기 연마 조성물 전체 기준으로 아민기의 함량이 적정 범위에 있을 시, 보론 보다 상대적으로 양전하를 띄는 아민으로 인하여 상기 보론 도핑 폴리실리콘 막질과 연마 조성물간의 결합력이 증가하면서 연마율이 증가할 수 있다.
상기 반도체 공정용 연마 조성물의 아민기 함량은 연마 입자 내 아민계 표면 개질제, 아민계 연마율 향상제, pH 조절제, 계면활성제, 질화실리콘 연마 억제제 등을 종합적으로 조절하여 설계될 수 있다.
본 발명의 일 실시예로, 상기 아민계 표면 개질제는 친수성기를 포함하고 있어, 피연마체 연마시 연마율을 높여 주지만 연마 입자의 표면 개질제 역할이 크다. 반면, 상기 아민계 연마율 향상제는 친수성기를 가진다. 상기 연마율 향상제의 친수성기의 친수성은 상기 아민계 표면 개질제의 친수성기의 친수성 보다 상대적으로 더 높다. 그렇기 때문에 상기 아민계 연마율 향상제는 물에서도 피연마체와 결합력이 높기 때문에 피연마체 연마 시 연마율을 높이는 데 훨씬 효율적이다. 상기 연마율 향상제는 반도체 기판의 표면에서 부분적으로 화학 반응을 일으킬 수 있다. 따라서 본 실시예에 따른 연마 조성물은 상기 아민계 표면 개질제와 상기 아민계 연마율 향상제를 연마 조성물 전체 기준으로 적절한 함량으로 포함하기 때문에 반도체 기판의 표면에 발생되는 화학적 반응에 의해서 유발될 수 있는 결함(defect) 및 연마율 편차를 줄일 수 있다. 구체적으로 음의 전하를 나타내는 보론 도핑된 폴리실리콘 막은 아민계 연마율 향상제 내 양의 전하를 나타내는 아민기와 결합하게 되고, 상기 결합에 의해 H2O가 형성된다. 상기 결합은 보론 도핑된 폴리실리콘 막에 대한 표면 보호 효과로 이물질의 흡착을 방지하며, 폴리실리콘 막질 내 Si-Si 간 결합을 약하게 하여 연마율을 향상시킬 수 있다.
상기 연마 조성물은 아민계 연마율 향상제 이외에도 첨가제, 계면 활성제 등이 첨가되고, 이로 인하여 연마 조성물의 pH는 변할 수 있다. 상기 연마 조성물의 pH는 pH 1.8 내지 pH 5, pH 2.2 내지 pH 4.5, pH 2.3 내지 pH 4 또는 pH 2.35 내지 pH 2.5 일 수 있다. 상기 범위로 산성 환경을 유지하는 경우, 금속성분이나 연마장치의 지나친 부식은 방지하면서 연마속도와 품질을 일정 수준 이상으로 유지할 수 있다.
본 발명의 일 실시예에 따른 반도체 공정용 연마 조성물은 상기 연마 조성물은 질화 실리콘 억제제 및 계면 활성제를 더 포함할 수 있다.
상기 질화 실리콘 억제제는 연마 공정 상에서 실리콘질화막을 연마 정지막(Stopped layer)로 이용하기 위해 포함된다. 연마 정지막은 일반적으로 반도체 기판 상에 직접 형성될 수도 있고, 전극, 도전막, 도전막 패턴, 절연막 또는 절연막 패턴과 같은 다른 구조물을 개재하여 형성될 수 있다. 일반적으로 연마 정지막 상에 연마 대상막을 형성한다. 연마 공정에서 연마 정지막의 상면이 노출될때까지 연마 대상막에 대해 연마 공정이 진행된다.
즉, 본 발명에서 연마 대상막은 보론 도핑된 폴리실리콘 막이고, 연마 정지막은 실리콘 질화막이다. 연마 정지막의 노출에 의해 보론 도핑된 폴리실리콘 막에 대한 연마 공정이 정지될 수 있다.
상기 실리콘질화막의 연마를 억제하기 위해, 본 발명은 질화 실리콘 억제제를 포함하며, 상기 질화 실리콘 억제제는 폴리아크릴산(polyacrylic acid), 폴리인산(polyphosphoric acid), 폴리말레익산(polymaleic acid), 폴리메타아크릴산(polymethacrylic acid), 폴리아크릴아마이드아크릴산(polyacrylamide-co-acrylic acid), 폴리아크릴-말레익산(polyacrylic acid-co-maleic acid), 폴리아크릴아마이드아크릴산(polyacrylamide-co-acrylic acid) 및 이들의 혼합으로 이루어진 군으로부터 선택될 수 있으며, 바람직하게는 폴리아크릴산이지만 상기 예시에 국한되지 않고, 통상의 기술자에 의해 연마 억제제로 사용 가능한 구성은 제한 없이 모두 사용 가능하다.
상기 질화 실리콘 억제제는 반도체공정용 연마 조성물 전체를 기준으로 0.05 내지 0.13 중량%로 포함되며, 바람직하게는 0.06 내지 0.10 중량%이다. 상기 범위 내로 혼합하여 사용 시, 실리콘질화막에 대한 연마를 억제하여, 보론 도핑된 폴리실리콘 막에 대한 실리콘질화막의 연마 선택비를 조절할 수 있다.
상기 계면활성제는 비이온성 계면활성제일 수 있다.
상기 비이온성 계면활성제는 폴리에틸렌글리콜(polyethylen glycol), 폴리프로필렌글리콜(polypropylene glycol), 폴리에틸렌-프로필렌 공중 합체(polyethylene-propylene copolymer), 폴리알킬 옥사이드(polyalkyl oxide), 폴리옥시에틸렌 옥사이드 (polyoxyethylene oxide; PEO), 폴리에틸렌 옥사이드(polyethylene oxide), 폴리프로필렌 옥사이드(polypropylene oxide), 불소계 계면활성제는 술폰산 나트륨 불소계 계면활성제(sodium sulfonate fluorosurfactant), 인산 에스테르 불소계 계면활성제(phosphate ester fluorosurfactant), 산화 아민 불소계 계면활성제(amine oxide fluorosurfactant), 베타인 불소계 계면활성제(betaine fluorosurfactant), 카르복시산 암모늄 불소계 계면활성제(ammonium carboxylate fluorosurfactant), 스테아르산 에스테르 불소계 계면활성제(stearate ester fluorosurfactant), 4급 암모늄 불소계 계면활성제(quaternary ammonium fluorosurfactant), 에틸렌옥사이드/프로필렌옥사이드 불소계 계면활성제(ethylene oxide/propylene oxide fluorosurfactant) 및 폴리옥시에틸렌 불소계 계면활성제(polyoxyethylene fluorosurfactant)로 이루어진 군에서 선택될 수 있다.
상기 계면활성제는 반도체공정용 연마 조성물 전체를 기준으로 0.0015 내지 0.005 중량%로 포함할 수 있고, 바람직하게는 0.0015 내지 0.003 중량%로 포함될 수 있다. 상기 범위 내로 혼합하여 사용 시, 연마 공정에 의한 웨이퍼 표면의 결함 발생을 억제할 수 있다. 구체적으로 상기 범위 내로 계면 활성제를 포함함에 따라, 우수한 연마 성능을 나타내고, 동시에 결함 발생을 방지하며, 표면의 거칠기도 높은 수준을 나타낼 수 있다. 또한, 연마 조성물로 제조 시 거품 발생을 방지하여, 제조 효율을 향상시킬 수 있다.
본 발명의 연마 조성물은 pH 조절제를 포함할 수 있으며, 상기 pH 조절제는 염산, 인산, 황산, 불산, 브롬산, 요오드산, 포름산, 말론산, 말레인산, 옥살산, 초산, 아디프산, 구연산, 아디프산, 아세트산, 프로피온산, 푸마르산, 유산, 살리실산, 피멜린, 벤조산, 숙신산, 프탈산, 부티르산, 글루타르산, 글루타민산, 글리콜산, 락트산, 아스파라긴산, 타르타르산 및 수산화칼륨으로 이루어진 군으로부터 선택되는 적어도 어느 하나일 수 있다.
상기 pH 조절제는 상기 반도체공정용 연마 조성물 전체를 기준으로 0.01 내지 0.05 중량%로 포함될 수 있다. 반도체공정용 연마 조성물의 pH는 2 내지 5일 수 있고, 바람직하게는 2 내지 3일 수 있다. 이러한 범위로 산성 환경을 유지하는 경우, 금속성분이나 연마장치의 지나친 부식은 방지하면서 연마속도와 품질을 일정 수준 이상으로 유지할 수 있다.
본 발명의 일 실시예에 따른 반도체 공정용 연마 조성물은 보론 도핑된 폴리실리콘막의 식각률이 1,000 Å/min 이상이며, 실리콘질화막의 식각률은 100Å/min 이하인 것을 특징으로 한다.
구체적으로, 본 발명의 연마 조성물은 보론 도핑된 폴리실리콘막의 식각률이 1,000 내지 20,000 Å/min 이상이며, 바람직하게는 1,500 내지 10,000 Å/min 이상이며, 보다 바람직하게는 2,000 내지 4,000 Å/min 이상으로, 상기 범위의 식각률을 나타내는 경우, 보론 도핑된 폴리실리콘 막에 대한 우수한 식각 성능을 나타낼 수 있어, 연마 시간을 감축하고, 이는 공정 시간을 감축시킬 수 있어, 공정 수율을 향상시킬 수 있다.
또한, 실리콘 질화막의 식각률은 10 내지 100 Å/min 이하이며, 바람직하게는 20 내지 70 Å/min 이하인 것을 특징으로 하며, 이는 실리콘질화막에 대해 낮은 식각률을 나타내, 실리콘질화막을 연마 정지막으로 작용할 수 있게 한다.
구체적으로, 상기와 같이 본 발명의 연마 조성물을 이용하여 연마 공정의 진행 시, 보론 도핑된 폴리실리콘막에 대해 상기 범위 내로 식각률을 나타내는 경우, 보론 도핑된 폴리실리콘 막에 대해 연마 성능을 높일 수 있고, 실리콘질화막에 대해, 상기 범위로 식각률이 나타나는 경우, 연마 정지막으로 작용하여, 디싱(Dishing) 및 침식(Erosion)과 같은 공정 결함의 발생을 방지할 수 있다.
본 발명의 반도체 공정용 연마 조성물은 보론 도핑된 폴리실리콘막에 대한 실리콘질화막(SiN)의 연마 선택비가 1:50 내지 1:600이며, 바람직하게는 1:50 내지 1:200이며, 보다 바람직하게는 1:50 내지 1:100인 것을 특징으로 한다. 구체적으로, 보론 도핑된 폴리실리콘 막에 대한 연마율을 높이고, 실리콘질화막은 연마 정지막(Stopper layer)으로써, 낮은 연마율을 나타내야 한다. 상기 연마 선택비 범위 내인 경우, 보론 도핑된 폴리실리콘 막에 대해 높은 수준의 연마 효율을 나타낼 수 있고, 실리콘질화막이 연마 정지막으로 작용하여 디싱 및 침식과 같은 공정 결함의 발생을 방지할 수 있다.
본 발명의 연마 조성물의 연마 선택비를 나타내기 위한, 반도체 기판은 구체적으로 베어 실리콘 웨이퍼(Bare silicon wafer) 위에 SiN을 증착하여 실리콘질화막(SiN)의 두께가 1,500 Å인 300mm의 웨이퍼이다.
구체적으로 실리콘 질화막을 연마 정지막으로 사용하여 보론 도핑된 폴리실리콘 막을 연마한다. 본 발명에서와 같이 보론 도핑된 폴리실리콘 막에 대한 실리콘질화막(SiN)의 연마 선택비를 조절하여 공정 결함을 최소화시킴으로써, 고품질의 연마 표면을 제공할 수 있다.
본 발명의 일 실시예에 따른 반도체 공정용 연마 조성물은 위에서 설명한 각 성분들과 이후 설명하는 추가적인 각각의 성분들을 제외하고 잔여성분으로 용매를 포함한다. 상기 용매는 물일 수 있고, 바람직하게 초순수가 적용된다. 상기 용매는 연마 입자, 표면 개질제, 연마율 향상제, pH 조절제, 계면활성제 및 연마억제제의 함량 범위에 대한 나머지의 함량 범위로 포함될 수 있다.
상기 반도체 공정용 조성물은 고형분 함량이 약 5중량% 내지 약 20중량%일 수 있다. 상기 반도체 공정용 조성물이 전술한 각 성분들과 상기 용매를 포함하면서, 상기 범위의 고형분 함량을 만족하는 경우, 상기 반도체 공정용 조성물을 연마 공정에 적용할 때 균일한 유량으로 주입하기에 유리할 수 있으며, 또한, 상기 반도체 공정용 조성물의 유통 및 저장 과정에서 균일한 분산성 및 저장 안정성을 확보하기에 유리할 수 있다.
도 1은 일 실시예에 따른 반도체 소자 제조 공정의 개략적인 공정도를 도시한 것이다. 도 1을 참조할 때, 상기 일 실시예에 따른 연마패드(110)를 정반(120) 상에 장착한 후, 연마 대상인 반도체 기판(130)을 상기 연마패드(110) 상에 배치한다. 연마를 위해 상기 연마패드(110) 상에 노즐(140)을 통해, 연마 슬러리(150)이 분사된다.
상기 상기 노즐(140)을 통하여 공급되는 연마 슬러리(150)의 유량은 약 10 ㎤/분 내지 약 1,000 ㎤/분 범위 내에서 목적에 따라 선택될 수 있으며, 예를 들어, 약 50 ㎤/분 내지 약 500 ㎤/분일 수 있으나, 이에 제한되는 것은 아니다.
상기 반도체 기판(130)의 피연마면은 상기 연마패드(110)의 연마면에 직접 접촉된다.
이후, 상기 반도체 기판(130)과 상기 연마패드(110)는 서로 상대 회전하여, 상기 반도체 기판(130)의 표면이 연마될 수 있다. 이때, 상기 반도체 기판(130)의 회전 방향 및 상기 연마패드(110)의 회전 방향은 동일한 방향일 수도 있고, 반대 방향일 수도 있다. 상기 반도체 기판(130)과 상기 연마패드(110)의 회전 속도는 각각 약 10 rpm 내지 약 500 rpm 범위에서 목적에 따라 선택될 수 있으며, 예를 들어, 약 30 rpm 내지 약 200 rpm 일 수 있으나, 이에 제한되는 것은 아니다.
상기 반도체 기판의 연마 공정에 대한 일 예시로, 기판을 연마하는 것은 텅스텐 배리어 메탈 (Tungsten barrier metal layer) CMP 공정의 경우 텅스텐(W) 막질뿐만 아니라 실리콘산화막(SiO2)과 배리어 메탈 막질로 사용되는 티타늄/티타늄나이트라이드 막질과 같이 3가지의 막질이 동시에 드러나는 것일 수 있다. 상기 본 발명의 반도체 공정용 연마 조성물은 보론이 도핑된 폴리실리콘 막질이 드러나는 기판에 대한 연마 공정에 적용될 수 있다.
반도체공정용 연마 조성물에 대한 구체적인 설명은 위에서 한 설명과 중복되므로 그 기재를 생략한다.
일 구현예에서, 상기 반도체 소자의 제조 방법은, 보론 도핑된 폴리실리콘층을 포함하는 반도체 기판(130)을 제공하는 단계; 물; 연마입자; 및 아민계 연마율 향상제를 포함하고, 아민기의 함량이 0.0185중량% 이상인 반도체 공정용 연마 조성물을 준비하는 단계; 및 상기 보론 도핑된 폴리실리콘층을 상기 연마 조성물을 사용하여 연마하는 단계를 포함할 수 있다.
구체적으로 상기 반도체 기판(130)은 보론 도핑된 폴리실리콘막 및 실리콘질화막을 포함할 수 있다.
상기 반도체 소자의 제조 방법은 보다 구체적으로 도 2 및 도 3을 통해 확인될 수 있다. 상기 도 2는 연마 공정 전의 보론 도핑된 폴리실리콘막(240) 및 실리콘질화막(230)을 포함하는 반도체 기판의 단면이며, 도 3은 본 발명의 일 실시예에 따른 반도체 공정용 연마 조성물을 이용하여 연마된 보론 도핑된 폴리실리콘막(240) 및 실리콘질화막(230)을 포함하는 반도체 기판의 단면이다.
상기 도 2를 살펴보면, 반도체 기판은 수직 벽면을 갖는 트렌치가 형성되어 있고, 실리콘 웨이퍼(210), 실리콘 산화막(220) 및 실리콘 질화막(230)이 적층되어 있고, 보론 도핑 폴리 실리콘 막질(240)이 증착되어 있다. 상기 도 2의 반도체 기판은 본 발명의 연마 조성물을 이용하여 연마 공정을 진행하게 되어, 도 3과 같이 보론 도핑된 폴리실리콘막(240)이 연마된다. 상기 본 발명의 연마 조성물은 보론 도핑 폴리 실리콘 막질(240)에 대해선 높은 연마율을 나타내고, 실리콘 질화막(230)은 연마 정지막(Stopper layer)으로써, 낮은 연마율을 나타낸다. 상기 특징으로 인해, 본 발명의 연마 조성물을 이용하여 연마 시, 실리콘 질화막(230)의 노출 시 연마 공정이 완료된다. 상기 반도체 소자의 제조 방법은 본 발명의 연마 조성물을 사용하여, 도 2 및 3과 같이 보론 도핑 폴리 실리콘 막질(240)에 대한 실리콘질화막(SiN)의 연마 선택비를 조절하여 공정 결함을 최소화시킴으로써, 고품질의 연마 표면을 제공할 수 있다.
실시예
반도체 연마용 조성물의 제조
금속 산화물 입자로 콜로이달 실리카를 사용하였다. 상기 콜로이달 실리카는 표면 개질제로 3-아미노프로필트리에톡시실란을 반응시켜, 표면에 아미노 실란 화합물이 결합되도록 제조하였다.
초순수는 용매로, 글리신(Glycine)은 연마율 향상제로, 아세트산(Acetic acid) 및/또는 수산화칼륨(Potassium hydroxide)은 pH 조절제로, 폴리에틸렌글리콜(Poly ethylene glycol) 및/또는 불소계 계면활성제는 계면활성제로, 폴리아크릴릭산(Poly acrylic acid)은 연마 억제제로 사용하여, 반도체 연마용 조성물을 제조하였다.
상기 조성물은 하기 표 1과 같은 범위로 혼합하여 제조하였고 나머지는 모두 초순수이다.
금속 산화물 입자 함량 표면 개질제
(아민기 함량(중량%))		 연마율
향상제
(아민기 함량(중량%))		 pH 조절제 총 아민기 함량
(중량%)		 계면활성제 연마 억제제
실시예 1 10 0.2
(0.0145)		 0.05
(0.01067)
 0.02 0.02517 0.002 0.08
실시예 2 10 0.2(0.0145) 0.075
(0.016)		 0.02 0.0305 0.002 0.08
실시예 3 10 0.2
(0.0145)		 0.05
(0.01067)		 0.02 0.02517 0.001 0.08
실시예 4 10 0.2(0.0145) 0.1
(0.02133)		 0.02 0.03583 0.002 0.08
실시예 5 10 0.2(0.0145) 0.025
(0.005333)		 0.02 0.01983 0.002 0.08
실시예 6 10 0.4
(0.0290)		 0.05
(0.01067)		 0.02 0.03967 0.002 0.04
비교예 1 10 0.1
(0.00724)		 0.05
(0.01067)		 0.02 0.01791 0.002 0.08
(단위 중량%)
실험예 1
반도체 공정용 연마 조성물의 물성 평가
상기 제조된 반도체 공정용 연마 조성물에 대한, 연마 입자의 크기(nm), pH, 점도(cP) 및 제타 포텐셜은 하기 표 2와 같다.
구체적으로 동적 광산란 입도 분석기에 의해서, 입자 평균 직경을 측정하였다:
장비 회사: Malvern
Model 명: Nano-ZS
물질 입력: Colloidal Silica
굴절율 입력: 1.457
상기와 같은 정보를 입력하고, 연마 조성물을 0.5 중량% 농도로 희석하여 size distribution cell에 5ml 투입 및 입자의 평균 직경을 측정하였다. 입자 분포도 값은 10 회 1 set 기준으로 총 3 set 측정 진행하여 평균 값을 기록하였다.
제타 포텐셜은 상기 입자 평균 직경을 측정한 장비와 동일한 ZETASIZER Nano-ZS90(Malvern 사)를 이용하여 측정하였다. 연마 조성물 원액을 10 ml 이내로 zeta sizer cell에 투입하여 밀폐 후 분석을 진행하였다. 10회 평균 zeta potential 값을 기록하였다.
pH의 경우 Horiba社의 전도도/pH dual 측정 장비를 이용하여 측정하였으며, pH = 4, 7, 10 각각에 대한 calibration 진행, 전도도 또한 1013 uS-cm 용액을 이용하여 calibration 진행 후 5회 측정 평균 값으로 결과 값을 도출하였다.
점도의 경우 AND社의 진동형 점도계를 사용하여 slurry sample 각각의 원액의 점도를 측정하였다. 구체적으로, DI water(1 cp)를 이용하여 교정(calibration) 후 측정을 진행하였다. 45ml 직육면체 셀에 슬러리를 35ml 넣고 샘플용기를 측정 장비에 고정하였다. 점도측정센서가 액면에 접촉하지 않는 정도까지 천천히 내려 높이를 조절시킨 후 고정하였다. 샘플 용기가 고정된 노브를 움직여 점도 측정 센서의 오목한 곳의 중앙에 액면이 오도록 위치시킨 후, 30초 동안 측정하였다.
연마 강도 지수는 하기 식 1에 의해 계산하였다:
[식 1]
여기서,
상기 ZP는 상기 연마 조성물의 제타포텐셜이고,
상기 AC1은 상기 아민계 표면 개질제에 포함된 아민기의 조성물 전체 기준 중량% 함량이고,
상기 AC2는 상기 아민계 연마율 향상제에 포함된 아민기의 조성물 전체 기준 중량% 함량이다.
상기 물성 측정 결과는 하기 표 2와 같다.
실험예 2
반도체 공정용 연마 조성물의 연마 성능 평가
(1) 연마 평가
웨이퍼의 직경은 300mm이고, 두께가 약 6,000 Å인 보론 도핑 폴리 실리콘 막질(증착 직후 평균 거칠기 Ra = 16 Å)에 대한 연마 평가를 진행하였다. 구체적으로 연마 패드는 직경이 30inch이고, 두께가 3T인 SKC社 HD-319B 패드를 사용하였으며, 60초 동안 압력 3.0 psi, 캐리어 속도 103rpm, 플레이튼 속도 97rpm 및 슬러리 유속 300ml/min의 조건으로 연마를 수행하였고, 동시에 5lb의 압력으로 속도 200rpm, 5분 수준으로 컨디셔닝하였다.
동일한 연마 조건에서 두께가 약 1,500 Å인 질화 실리콘 막질에 대해서 추가적인 연마 평가를 진행하였다.
상기 연마공정이 진행된 후 각 웨이퍼의 두께를 측정하여, 이로부터 해당 슬러리 조성물의 연마율 (연마 속도; Å/min)을 산출하였다.
(2) 디펙(Defect) 측정
CMP 평가와 동일 조건으로 연마를 진행한 후, 자체 제조한 클리닝 케미칼(cleaning chemical) 용액을 사용하여 브러쉬(Brush)의 회전속도 500rpm, 60s 2000cc/min 케미칼 분사 조건에서 클리닝 공정을 수행하였다. 클리닝 공정이 완료된 보론 도핑된 폴리 실리콘 막질 및 un-doped 폴리 실리콘 막질은 밀폐된 상태에서 SKC社에서 보유 중인 AIT-XP+ 장비를 사용하여 총 결함수 (total defect)를 측정하였다.
(3) 거칠기(Roughness, Ra) 측정
디펙(Defect) 측정이 완료된 300mm wafer를 사용하여 AFM 측정을 진행하였다. AFM 측정 진행 조건의 경우 300mm wafer의 position (-150mm ~ + 150mm) 영역 중 0 mm, - 75 mm, + 75mm, -150 mm, +150 mm 각각의 위치에서 5회씩 측정한 Ra 결과의 평균 값을 계산하였다.
상기 연마 성능에 대한 측정 결과는 하기 표 2와 같다.
실시예 1 실시예 2 실시예 3 실시예 4 실시예 5 실시예 6 비교예 1
물성 입자 크기
(nm)		 44 45 44 46 42 44 44
pH 2.4 2.4 2.4 2.4 2.4 2.4 2.4
제타포텐셜(mV) 22 21 22 22 23 34 14
점도(cP) 1.32 1.30 1.28 1.31 1.3 1.32 1.33
연마강도지수(PSI) 1.70 2.43 1.70 3.40 0.89 5.26 0.54
연마 성능 BDPSi 식각률
(Å/min)		 2629 2944 2543 3221 984 2140 355
SiN 식각률
(Å/min)		 23 28 24 65 47 113 35
BDPSi 막의 디펙(ea) 62 77 423 61 66 224 64
BDPSi 막의 거칠기(Ra, Å) 0.6 0.7 12.3 14.2 0.7 5.1 0.5
연마 선택비(BDPSi/SiN) 114 105 105 49 21 19 10
상기 표 2에 따르면, 아민기 함량 및 제타 포텐셜에 의한 연마강도지수(PSI)가 각 1.70 및 2.43인 실시예 1 및 실시예 2는 연마 성능 평가에서, 보론 도핑된 폴리실리콘 막(BDPSi)의 식각률이 2,000 Å/min을 초과하고, SiN의 식각률은 100 Å/min 이하로 연마 성능이 우수하며, 디펙 및 표면 거칠기 평가에서도 우수한 효과를 나타냄을 확인하였다.
구체적으로, 본 발명은 보론 도핑된 폴리실리콘 막의 식각률은 최소 1,000 Å/min 초과의 연마율을 갖고, 100 ea 이하의 디펙 레벨을 갖는 연마 조성물이며, 또한, SiN 막에 대해, 가능한 낮은 수준의 연마율을 갖는 것을 주요 특징으로 한다.
SiN 막에 대해, 낮은 수준의 연마율을 가지 못하는 경우는, 연마 공정 상에서 보론 도핑된 폴리실리콘 막 및 SiN 막질이 동시에 드러나게 될 경우, SiN 막질이 연마 정지막으로 역할을 수행하지 못해, 막질에 대한 타겟 두께 조절이 어려운 문제가 발생할 수 있다. 또한, 연마 선택비 차이에 의한 디싱을 유발할 수 있다. 표면 거칠기 평가에서도, 1nm 이하로 조절되어야 후속 공정에서 디펙으로 인식되지 않는다.
또한, 실시예 3 및 4의 경우, 보론 도핑된 폴리실리콘 막에 대해 2,000 Å/min 이상의 높은 수준의 식각률을 나타내고, SiN에 대해서도 100 Å/min 이하의 식각률을 나타내, 연마 정지막으로 작용함을 확인하였다.
실시예 5는 연마 공정이 종료된 후, 보론 도핑된 폴리실리콘 막에서의 디펙 및 거칠기 평가에서 우수한 효과를 나타냄을 확인하였다.
실시예 6의 경우, 보론 도핑된 폴리실리콘 막에 대해 2,000 Å/min 이상의 높은 수준의 식각률을 나타냄을 확인하였다.
종합적인 부분을 고려할 때, 상기 실시예 1 및 2는 보론이 도핑된 폴리실리콘 막에 대해 높은 수준의 식각률을 나타내고, 연마 공정 후 웨이퍼 표면의 디펙 및 거칠기도 우수한 효과를 나타냈다. 또한, 실리콘 질화막에 대해 낮은 식각률을 나타내, 연마 정지막으로 작용할 수 있음을 확인하였다.
이와 달리 비교예 1은 실시예들과 비교하여 입자 크기 및 점도 측정 결과는 유사하나, 제타포텐셜의 값이 상이하고, 아민계 표면 개질제의 함량이 낮아, 전체 연마 조성물 내 아민기의 함량이 0.0185wt 미만인 것으로, 연마 강도 지수를 계산한 결과에서도 0.6 내지 5를 벗어남으로써, 보론 도핑된 폴리실리콘 막(BDPSi)의 식각률이 낮은 것을 확인할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 연마패드
120: 정반
130: 반도체 기판
140: 노즐
150: 연마 슬러리
210: 실리콘 웨이퍼
220: 실리콘 산화막
230: 실리콘 질화막
240: 보론 도핑된 폴리실리콘막
T: 트렌치

Claims (12)

  1. 물;
    연마입자; 및
    아민계 연마율 향상제를 포함하는 연마 조성물이며,
    상기 연마 입자는 표면에 아민계 표면 개질제가 결합되고,
    상기 아민계 연마율 향상제에 포함된 아민기의 함량 및 상기 아민계 표면 개질제에 포함된 아민기의 함량의 합이 전체 조성물의 전체 중량을 기준으로 0.0185중량% 이상이며,
    하기의 식 1로 표시되는 연마 강도 지수(PSI)가 0.6 내지 5인
    반도체 공정용 연마 조성물:
    [식 1]

    여기서,
    상기 ZP는 상기 연마 조성물의 제타포텐셜이고,
    상기 AC1은 상기 아민계 표면 개질제에 포함된 아민기의 조성물 전체 기준 중량% 함량이고,
    상기 AC2는 상기 아민계 연마율 향상제에 포함된 아민기의 조성물 전체 기준 중량% 함량이다.
  2. 삭제
  3. 제1항에 있어서,
    상기 아민계 표면 개질제는 아미노 실란인
    반도체 공정용 연마 조성물.
  4. 제1항에 있어서,
    상기 연마 조성물은 pH가 4이하이고, 제타포텐셜이 15mV 내지 33mV인
    반도체 공정용 연마 조성물.
  5. 삭제
  6. 제1항에 있어서,
    상기 연마 조성물은 질화 실리콘 억제제 및 계면 활성제를 더 포함하고,
    상기 질화 실리콘 억제제는 폴리아크릴산(polyacrylic acid), 폴리인산(polyphosphoric acid), 폴리말레익산(polymaleic acid), 폴리메타아크릴산(polymethacrylic acid), 폴리아크릴아마이드아크릴산(polyacrylamide-co-acrylic acid), 폴리아크릴-말레익산(polyacrylic acid-co-maleic acid), 폴리아크릴아마이드아크릴산(polyacrylamide-co-acrylic acid) 및 이들의 혼합으로 이루어진 군으로부터 선택되는,
    반도체 공정용 연마 조성물.
  7. 제1항에 있어서,
    상기 연마 입자의 평균 입경은 30㎚ 내지 50㎚이고, 점도는 1.20cps 내지 1.40cps인
    반도체 공정용 연마 조성물.
  8. 제1항에 있어서,
    상기 연마 조성물은 보론 도핑된 폴리실리콘층을 포함하는 반도체 기판의 연마 공정에 사용되는
    반도체 공정용 연마 조성물.
  9. 제1항에 있어서,
    상기 연마율 향상제는 글리신(glycine), β-알라닌베타인, 스테아릴베타인 및 이들의 혼합으로 이루어진 군으로부터 선택되는
    반도체 공정용 연마 조성물.
  10. 보론 도핑된 폴리실리콘층을 포함하는 반도체 기판을 제공하는 단계;
    물; 연마입자; 및 아민계 연마율 향상제를 포함하는 연마 조성물을 준비하는 단계; 및
    상기 보론 도핑된 폴리실리콘층을 상기 연마 조성물을 사용하여 연마하는 단계를 포함하고,
    상기 연마 입자는 표면에 아민계 표면 개질제가 결합되고,
    상기 아민계 연마율 향상제에 포함된 아민기의 함량 및 상기 아민계 표면 개질제에 포함된 아민기의 함량의 합이 상기 연마 조성물의 전체 중량을 기준으로 0.0185중량% 이상이며,
    상기 연마 조성물의 하기의 식 1로 표시되는 연마 강도 지수(PSI)가 0.6 내지 5인,
    반도체 소자의 제조방법:
    [식 1]

    여기서,
    상기 ZP는 상기 연마 조성물의 제타포텐셜이고,
    상기 AC1은 상기 아민계 표면 개질제에 포함된 아민기의 조성물 전체 기준 중량% 함량이고,
    상기 AC2는 상기 아민계 연마율 향상제에 포함된 아민기의 조성물 전체 기준 중량% 함량이다.
  11. 제10항에 있어서,
    상기 보론 도핑된 폴리실리콘층의 연마율은 1,000Å/min 이상인
    반도체 소자의 제조방법.
  12. 제10항에 있어서,
    상기 반도체 기판은 실리콘 질화막을 더 포함하고,
    상기 실리콘 질화막의 연마율은 100Å/min 이하인
    반도체 소자의 제조방법.
KR1020210096258A 2021-07-22 2021-07-22 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법 KR102638622B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020210096258A KR102638622B1 (ko) 2021-07-22 2021-07-22 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법
CN202210858730.XA CN115678435B (zh) 2021-07-22 2022-07-20 半导体工艺用抛光组合物以及半导体器件的制备方法
EP22186205.5A EP4122991A3 (en) 2021-07-22 2022-07-21 Polishing pad and method for manufacturing semiconductor device using same
US17/870,333 US20230040931A1 (en) 2021-07-22 2022-07-21 Polishing pad and method for manufacturing semiconductor device using same
TW111127479A TWI835211B (zh) 2021-07-22 2022-07-22 半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製備方法
JP2022117196A JP7462707B2 (ja) 2021-07-22 2022-07-22 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210096258A KR102638622B1 (ko) 2021-07-22 2021-07-22 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20230015013A KR20230015013A (ko) 2023-01-31
KR102638622B1 true KR102638622B1 (ko) 2024-02-19

Family

ID=82656668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210096258A KR102638622B1 (ko) 2021-07-22 2021-07-22 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법

Country Status (5)

Country Link
US (1) US20230040931A1 (ko)
EP (1) EP4122991A3 (ko)
JP (1) JP7462707B2 (ko)
KR (1) KR102638622B1 (ko)
CN (1) CN115678435B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117327451B (zh) * 2023-09-28 2024-03-22 中建材光芯科技有限公司 一种用于聚合物光纤面板抛光的抛光合剂及其制备方法和应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014505358A (ja) * 2010-12-17 2014-02-27 キャボット マイクロエレクトロニクス コーポレイション ポリシリコンの研磨用組成物及び研磨方法
KR101693278B1 (ko) 2015-09-25 2017-01-05 유비머트리얼즈주식회사 슬러리 및 이를 이용한 기판 연마 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11246852A (ja) * 1998-03-03 1999-09-14 Sony Corp 研磨用スラリー、その調製方法及び化学的・機械的研磨方法
EP2197972B1 (en) * 2007-09-21 2020-04-01 Cabot Microelectronics Corporation Polishing composition and method utilizing abrasive particles treated with an aminosilane
JP5441362B2 (ja) 2008-05-30 2014-03-12 富士フイルム株式会社 研磨液及び研磨方法
JP2011146423A (ja) 2010-01-12 2011-07-28 Hitachi Chem Co Ltd 基板の研磨方法
KR101243331B1 (ko) * 2010-12-17 2013-03-13 솔브레인 주식회사 화학 기계적 연마 슬러리 조성물 및 이를 이용하는 반도체 소자의 제조 방법
US8778212B2 (en) * 2012-05-22 2014-07-15 Cabot Microelectronics Corporation CMP composition containing zirconia particles and method of use
KR20150044479A (ko) * 2013-10-16 2015-04-27 주식회사 케이씨텍 구리막 및 산화막의 연마용 슬러리 조성물
US9127187B1 (en) 2014-03-24 2015-09-08 Cabot Microelectronics Corporation Mixed abrasive tungsten CMP composition
WO2015200679A1 (en) 2014-06-25 2015-12-30 Cabot Microelectronics Corporation Tungsten chemical-mechanical polishing composition
KR20160035858A (ko) * 2014-09-24 2016-04-01 삼성전자주식회사 반도체 소자 제조 방법
KR102040297B1 (ko) * 2016-12-22 2019-11-04 삼성에스디아이 주식회사 Cmp 슬러리 조성물 및 이를 이용한 연마방법
KR20180073131A (ko) * 2016-12-22 2018-07-02 주식회사 케이씨텍 Sti 공정용 연마 슬러리 조성물
US10119048B1 (en) 2017-07-31 2018-11-06 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Low-abrasive CMP slurry compositions with tunable selectivity
US10822524B2 (en) 2017-12-14 2020-11-03 Rohm And Haas Electronic Materials Cmp Holdings, I Aqueous compositions of low dishing silica particles for polysilicon polishing
US10626298B1 (en) * 2019-03-20 2020-04-21 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing compositions and methods for suppressing the removal rate of amorphous silicon
KR102525287B1 (ko) * 2019-10-18 2023-04-24 삼성에스디아이 주식회사 구리 막 연마용 ｃｍｐ 슬러리 조성물 및 이를 이용한 구리 막 연마 방법
KR20220149148A (ko) * 2021-04-30 2022-11-08 에스케이씨솔믹스 주식회사 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014505358A (ja) * 2010-12-17 2014-02-27 キャボット マイクロエレクトロニクス コーポレイション ポリシリコンの研磨用組成物及び研磨方法
KR101693278B1 (ko) 2015-09-25 2017-01-05 유비머트리얼즈주식회사 슬러리 및 이를 이용한 기판 연마 방법

Also Published As

Publication number Publication date
EP4122991A3 (en) 2023-02-01
JP2023016791A (ja) 2023-02-02
CN115678435B (zh) 2024-05-03
KR20230015013A (ko) 2023-01-31
CN115678435A (zh) 2023-02-03
US20230040931A1 (en) 2023-02-09
JP7462707B2 (ja) 2024-04-05
EP4122991A2 (en) 2023-01-25
TW202305074A (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
KR100814416B1 (ko) 고 평탄화 슬러리 조성물 및 이를 이용한 화학 기계적 연마방법
US8157877B2 (en) Chemical mechanical polishing aqueous dispersion, chemical mechanical polishing method, and kit for preparing chemical mechanical polishing aqueous dispersion
KR100578596B1 (ko) 화학기계적 연마용 슬러리 조성물, 이를 이용한반도체소자의 표면 평탄화 방법 및 슬러리 조성물의선택비 제어방법
JPWO2016158324A1 (ja) 研磨用組成物
KR100624594B1 (ko) 반도체 장치의 제조 방법
KR101371853B1 (ko) 연마슬러리
KR102638622B1 (ko) 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법
KR101411019B1 (ko) Ｃｍｐ 슬러리 조성물 및 이를 이용한 연마 방법
EP4086312A1 (en) Polishing composition for semiconductor process and method for manufacturing semiconductor device by using the same
TWI835211B (zh) 半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製備方法
KR20240063849A (ko) 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법
TWI823321B (zh) 半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製造方法
KR20220137554A (ko) 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법
US20230064047A1 (en) Composition for chemical mechanical polishing, method for chemical mechanical polishing, and method for manufacturing chemical mechanical polishing particles
TWI826498B (zh) 化學機械研磨用水系分散體
KR102665321B1 (ko) 연마 슬러리 및 이를 이용한 기판 연마 방법
WO2023189400A1 (ja) 砥粒の製造方法、化学機械研磨用組成物および研磨方法
JP7173879B2 (ja) 研磨用組成物および研磨システム
KR20220117293A (ko) 화학 기계 연마용 조성물, 화학 기계 연마 방법, 및 화학 기계 연마용 입자의 제조 방법
KR20230112263A (ko) 반도체 공정용 조성물, 이의 제조 방법 및 이를 이용한 반도체 소자 제조방법
TW202340405A (zh) 半導體製程用組合物以及基板的拋光方法
CN116731613A (zh) 一种二氧化硅介电层化学机械抛光液及其应用
KR20190063663A (ko) 화학적 기계적 연마 슬러리 조성물 및 이를 이용한 반도체 소자의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant