JP2023016791A - 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法 - Google Patents

半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法 Download PDF

Info

Publication number
JP2023016791A
JP2023016791A JP2022117196A JP2022117196A JP2023016791A JP 2023016791 A JP2023016791 A JP 2023016791A JP 2022117196 A JP2022117196 A JP 2022117196A JP 2022117196 A JP2022117196 A JP 2022117196A JP 2023016791 A JP2023016791 A JP 2023016791A
Authority
JP
Japan
Prior art keywords
polishing
polishing composition
amine
composition
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022117196A
Other languages
English (en)
Other versions
JP7462707B2 (ja
Inventor
ホン、スンチョル
Seung Chul Hong
ハン、ドクス
Deok Su Han
パク、ハンテ
Han Teo Park
キム、キュフン
Kyuhun Kim
ジョン、ウンソン
Eun Sun Joeng
クォン、ジャンクッ
Jang Kuk Kwon
イ、ヒョンジュ
Hyeong Ju Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Enpulse Co Ltd
Original Assignee
SKC Solmics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SKC Solmics Co Ltd filed Critical SKC Solmics Co Ltd
Publication of JP2023016791A publication Critical patent/JP2023016791A/ja
Application granted granted Critical
Publication of JP7462707B2 publication Critical patent/JP7462707B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/54—Silicon-containing compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1436—Composite particles, e.g. coated particles
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】ボロンドーピングされたポリシリコン層の研磨において目的範囲の研磨率及び欠陥防止性能を実現する半導体工程用研磨組成物を提供する。【解決手段】半導体工程用研磨組成物は、研磨粒子の表面周囲にアミン系表面改質剤を含み、アミン系研磨率向上剤に含まれるアミン基の含有量およびアミン系表面改質剤に含まれるアミン基の含有量の合計が、全体組成物を基準として０．０１８５重量％以上である。【選択図】なし

Description

本発明は、半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法に関する。
化学機械的平坦化（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｌａｎａｒｉｚａｔｉｏｎ、ＣＭＰ）または化学機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、ＣＭＰ）工程は、多様な分野において多様な目的で用いられている。ＣＭＰ工程は、研磨対象の所定の研磨面を対象に行われ、研磨面の平坦化、凝集された物質の除去、結晶格子の損傷の解消、スクラッチおよび汚染源の除去などの目的で行われる。
半導体工程のＣＭＰ工程技術の分類は、研磨対象の膜質または研磨後の表面の形状によって区分することができる。例えば、研磨対象の膜質によって、単一シリコン（ｓｉｎｇｌｅ ｓｉｌｉｃｏｎ）またはポリシリコン（ｐｏｌｙ ｓｉｌｉｃｏｎ）に分けられ、不純物の種類によって区分される多様な酸化膜金属膜のＣＭＰ工程に分類することができる。そして、研磨後の表面の形状によって、基板表面の粗さを緩和させる工程、多層回路配線によって発生する段差を平坦化する工程、研磨後に回路配線を選択的に形成するための素子分離工程に分類することができる。
ＣＭＰ工程は、半導体素子の製造過程で複数適用可能である。半導体素子の場合、複数の層を含み、各層ごとに複雑で微細な回路パターンを含む。また、最近、半導体素子は、個別的なチップの大きさは減少し、各層のパターンはより複雑で微細になる方向へ進化しつつある。これによって、半導体素子を製造する過程で、回路配線の平坦化の目的のみならず、回路配線の分離および配線の表面改善の応用などへとＣＭＰ工程の目的が拡大しており、その結果、より精巧で信頼性のあるＣＭＰ性能が要求されている。
このようなＣＭＰ工程に使用される半導体工程用研磨組成物は、摩擦により研磨面を要求される水準に加工する工程用部品であって、研磨後の研磨対象の厚さ均一度、研磨面の平坦度および研磨品質などにおいて最も重要な要素の１つと考えられる。
本発明の目的は、半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法を提供することである。
本発明の他の目的は、研磨組成物に含まれる研磨粒子の大きさを限定し、ｐＨ、ｚｅｔａ－ｐｏｔｅｎｔｉａｌなどの物性を有する半導体工程用研磨組成物を提供しようとする。
本発明の他の目的は、研磨工程中に、半導体工程用研磨組成物の電気的な特性を利用して、ボロンドーピングされた膜質および半導体工程用研磨組成物の吸着度を適切に調節して、研磨速度を向上させ、欠陥の発生を防止する半導体工程用研磨組成物を提供しようとする。
本発明の他の目的は、半導体基板の研磨工程において高い工程効率を有する半導体工程用研磨組成物を提供しようとする。
本発明の他の目的は、前記ボロンドーピングされた膜質が研磨される時、既存の半導体工程用研磨組成物より高い研磨率を有し、同時に最低水準に欠陥を抑制する半導体素子の製造方法を提供する。
本発明の一実施形態に係る半導体工程用研磨組成物は、水；研磨粒子；およびアミン系研磨率向上剤を含む研磨組成物であって、前記研磨組成物の全体重量を基準として、アミン基の含有量が０．０１８５重量％以上である。
本発明の一実施形態に係る前記研磨粒子は、表面にアミン系表面改質剤が結合し、前記アミン系研磨率向上剤に含まれたアミン基の含有量および前記アミン系表面改質剤に含まれたアミン基の含有量の合計が、全体組成物の全体重量を基準として０．０１８５重量％以上である。
本発明の一実施形態に係る前記研磨組成物は、ｐＨが４以下であり、ゼータポテンシャルが１５ｍＶ～３３ｍＶである。
本発明の一実施形態に係る前記研磨組成物は、下記の式１で表される研磨強度指数（ＰＳＩ）が０．６～５である：
［式１］
Figure 2023016791000001
ここで、
前記ＺＰは前記研磨組成物のゼータポテンシャルであり、
前記ＡＣ１は前記アミン系表面改質剤に含まれたアミン基の組成物の全体基準重量％の含有量であり、
前記ＡＣ２は前記アミン系研磨率向上剤に含まれたアミン基の組成物の全体基準重量％の含有量である。
本発明の一実施形態に係る前記研磨組成物は、窒化シリコン抑制剤および界面活性剤をさらに含むことができる。
本発明の一実施形態に係る前記研磨粒子の平均粒径は３０ｎｍ～５０ｎｍであり、粘度は１．２０ｃｐｓ～１．４０ｃｐｓである。
本発明の一実施形態に係る前記研磨組成物は、ボロンドーピングされたポリシリコン層を含む半導体基板の研磨工程に使用できる。
本発明の一実施形態に係る半導体素子の製造方法は、ボロンドーピングされたポリシリコン層を含む半導体基板を提供するステップと、水；研磨粒子；およびアミン系研磨率向上剤を含み、アミン基の含有量が０．０１８５重量％以上である半導体工程用研磨組成物を用意するステップと、前記ボロンドーピングされたポリシリコン層を前記研磨組成物を用いて研磨するステップとを含むことができる。
本発明の一実施形態に係る半導体素子の製造方法は、前記研磨組成物を用いた研磨工程の際、ボロンドーピングされたポリシリコン層の研磨率が１，０００Å／ｍｉｎ以上である。
本発明の一実施形態に係る半導体素子の製造方法による前記半導体基板は、シリコン窒化膜を含み、前記研磨組成物を用いた研磨工程の際、シリコン窒化膜の研磨率が１００Å／ｍｉｎ以下である。
本発明の半導体工程用研磨組成物は、前記アミン系研磨率向上剤を含み、組成物全体を基準として、アミン基の含有量が０．０１８５ｗ％以上であり、前記半導体工程用研磨組成物は、適切な電気的特性を示し、このような特性により、研磨対象の研磨において目的範囲の研磨率を示すことができる。
また、前記半導体工程用組成物は、特定範囲内の研磨強度指数を有し、研磨工程中に、研磨対象との吸着度を増加させ、向上した研磨率および向上した研磨性能を示す。
前記半導体工程用組成物を用いた半導体素子の製造方法は、研磨対象である半導体基板の研磨に高い工程効率を有し、また、前記半導体基板の被研磨面が高い研磨平坦度および最低水準に欠陥の発生を抑制することができる。
本発明の一実施形態に係る半導体素子製造工程の概略的な工程図を示す。 本発明の一実施形態に係る研磨工程前のボロンドーピングされたポリシリコン膜およびシリコン窒化膜を含む半導体基板の断面である。 本発明の一実施形態に係る半導体工程用研磨組成物を用いて研磨されたボロンドーピングされたポリシリコン膜およびシリコン窒化膜を含む半導体基板の断面である。
以下、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように、本発明の実施例について詳細に説明する。しかし、本発明は種々の異なる形態で実現可能であり、ここで説明する実施例に限定されない。
本明細書において、ある構成が他の構成を「含む」とする時、これは、特に反対の記載がない限り、その他の構成を除くのではなく、他の構成をさらに含んでもよいことを意味する。
本明細書において、ある構成が他の構成と「連結」されているとする時、これは、「直接的に連結」されている場合のみならず、「その中間に他の構成を挟んで連結」されている場合も含む。
本明細書において、Ａ上にＢが位置するという意味は、Ａ上に直接当接してＢが位置するか、その間に他の層が位置しながらＡ上にＢが位置することを意味し、Ａの表面に当接してＢが位置することに限ると解釈されない。
本明細書において、マーカッシュ形式の表現に含まれた「これらの組み合わせ」の用語は、マーカッシュ形式の表現に記載された構成要素からなる群より選択される１つ以上の混合または組み合わせを意味するものであって、前記構成要素からなる群より選択される１つ以上を含むことを意味する。
本明細書において、「Ａおよび／またはＢ」の記載は、「Ａ、Ｂ、または、ＡおよびＢ」を意味する。
本明細書において、「第１」、「第２」または「Ａ」、「Ｂ」のような用語は、特別な説明がない限り、同一の用語を互いに区別するために使われる。
本明細書において、単数表現は、特別な説明がなければ、文脈上解釈される単数または複数を含む意味で解釈される。
本明細書において、「水素」は、水素、軽水素、重水素、または三重水素である。
本明細書において、「アルキル」は、炭素数１～４０個の直鎖もしくは側鎖の飽和炭化水素に由来する１価の置換基を意味する。その例としては、メチル、エチル、プロピル、イソブチル、ｓｅｃ－ブチル、ペンチル、ｉｓｏ－アミル、ヘキシルなどが挙げられるが、これらに限定されない。
本明細書において、「アルケニル（ａｌｋｅｎｙｌ）」は、炭素－炭素二重結合を１個以上有する炭素数２～４０個の直鎖もしくは側鎖の不飽和炭化水素に由来する１価の置換基を意味する。その例としては、ビニル（ｖｉｎｙｌ）、アリル（ａｌｌｙｌ）、イソプロペニル（ｉｓｏｐｒｏｐｅｎｙｌ）、２－ブテニル（２－ｂｕｔｅｎｙｌ）などが挙げられるが、これらに限定されない。
本明細書において、「アルキニル（ａｌｋｙｎｙｌ）」は、炭素－炭素三重結合を１個以上有する炭素数２～４０個の直鎖もしくは側鎖の不飽和炭化水素に由来する１価の置換基を意味する。その例としては、エチニル（ｅｔｈｙｎｙｌ）、２－プロピニル（２－ｐｒｏｐｙｎｙｌ）などが挙げられるが、これらに限定されない。
本明細書において、「シクロアルキル」は、炭素数３～４０個のモノサイクリックまたはポリサイクリック非－芳香族炭化水素に由来する１価の置換基を意味する。このようなシクロアルキルの例としては、シクロプロピル、シクロブチル、シクロペンチル、シクロヘキシル、ノルボルニル（ｎｏｒｂｏｒｎｙｌ）、アダマンチン（ａｄａｍａｎｔｉｎｅ）などが挙げられるが、これらに限定されない。
以下、本発明をより詳細に説明する。
本発明の一実施形態に係る半導体工程用研磨組成物は、水を含み、研磨粒子を含む。
前記研磨粒子は、半導体工程用研磨組成物に適用可能な金属酸化物粒子として、例えば、コロイダルシリカ、ヒュームドシリカ、セリア、アルミナ、チタニア、ジルコニア、およびこれらの混合からなる群より選択されてもよいが、前記例に限らず、通常の技術者によって選択可能な金属酸化物粒子は制限なくすべて使用可能である。
前記研磨粒子は、具体的には、コロイダルシリカ、ヒュームドシリカ、アルミナ、チタニア、ジルコニア、無機複合粒子、有無機複合粒子、セリア、およびこれらの混合からなる群より選択されてもよい。
具体的には、前記研磨粒子は、半導体工程用研磨組成物全体を基準として３重量％～２０重量％であり、好ましくは５重量％～１５重量％であり、より好ましくは７重量％～１２重量％含まれるが、これに限定するものではない。前記研磨粒子の重量％が上述した範囲を満足する場合、被研磨体に発生するスクラッチを最小化しながら、優れた研磨性能を確保できる分散安定性を有することができる。具体的には、前記範囲内の場合、被研磨体にスクラッチの発生を防止することにより、被研磨体の品質が低下したり、研磨率または研磨平坦度などの性能が低下する問題を防止することができる。
すなわち、前記研磨粒子は、半導体工程用研磨組成物全体を基準として上述した範囲を満足することにより、製造された半導体工程用研磨組成物の場合、被研磨体に発生するスクラッチを最小化できるだけでなく、研磨率に優れていて、半導体装置用シリコンウエハのように高度の表面平坦性が要求される材料を平坦化するのに容易である。
前記研磨粒子の表面に結合するアミン系表面改質剤は、具体的には、アミン（Ａｍｉｎｅ）基で置換されたシラン化合物で、研磨粒子の表面に結合して、高い水準の負の電荷値を一定水準の正の電荷に置換させることができる。研磨粒子の表面に結合したアミン基とボロンがドーピングされたポリシリコン表面とが当接した時、触媒の作用によってボロンドーピングされたポリシリコンの表面の腐食が加速化しうる。また、物理的に研磨粒子が研磨作用をしながらボロンドーピングされたシリコンウエハの表面の粗さ（ｒｏｕｇｈｎｅｓｓ）を非常に低い水準（２０Å未満）に調節可能である。
ボロンがドーパントとして使用されたボロンドーピングポリシリコン膜（ＢＤＰＳｉ）の場合、ボロンの含有量が増加するにつれて物理的強度が高くなり、相対的にＣＭＰ工程を進行させる時に研磨率が非常に低い問題があり、このような問題を解決するために、従来より研磨組成物中にアミン基が含まれた添加剤を使用していた。ただし、前記のように、添加剤の形態でアミン類化合物を添加する場合、ウエハで部分的に化学反応が起こり、ウエハ上で欠陥（ｄｅｆｅｃｔ）および研磨率の偏差が発生しうる。
前記ボロンがドーパントとして使用されたボロンドーピングポリシリコン膜質（ＢＤＰＳｉ）は、不純物として第１３族のボロンを添加するもので、この時、ボロンの添加量は１０１５～１０１９／ｃｍ３で含まれる。
前記研磨粒子の粒子表面にアミノシランが結合して、下記のような官能基として結合してもよい：
Figure 2023016791000002
 ここで、
＊は金属酸化物粒子の表面に結合する部分を意味し、Ｒ１およびＲ２は互いに同一または異なり、それぞれ独立して、水素、置換もしくは非置換の炭素数１～１０のアルキル基、置換もしくは非置換の炭素数３～１０のシクロアルキル基、置換もしくは非置換の炭素数２～１０のアルケニル基、および置換もしくは非置換の炭素数２～１０のアルキニル基からなる群より選択され、Ｌ１は置換もしくは非置換の炭素数１～１０のアルキレン基、置換もしくは非置換の炭素数２～１０のアルケニレン基、置換もしくは非置換の炭素数２～１０のアルキニレン基、および置換もしくは非置換の炭素数３～１０のシクロアルキレン基からなる群より選択される。
具体的には、前記Ｒ１およびＲ２は互いに同一または異なり、それぞれ独立して、炭素数１～１０のアルキル基であってもよく、Ｌ１は置換もしくは非置換の炭素数１～１０のアルキレン基であってもよい。
前記アミノシランは、例として、３－アミノプロピルトリエトキシシラン、ビス［（３－トリエトキシシリル）プロピル］アミン、３－アミノプロピルトリメトキシシラン、ビス［（３－トリメトキシシリル）プロピル］アミン、３－アミノプロピルメチルジエトキシシラン、３－アミノプロピルメチルジメトキシシラン、Ｎ－［３－（トリメトキシシリル）プロピル］エチレンジアミン、Ｎ－ビス［３－（トリメトキシシリル）プロピル］－１，２－エチレンジアミン、Ｎ－［３－（トリエトキシシリル）プロピル］エチレンジアミン、ジエチレントリアミノプロピルトリメトキシシラン、ジエチレントリアミノプロピルメチルジメトキシシラン、ジエチルアミノメチルトリエトキシシラン、ジエチルアミノプロピルトリメトキシシラン、ジエチルアミノプロピルトリエトキシシラン、ジメチルアミノプロピルトリメトキシシラン、Ｎ－［３－（トリメトキシシリル）プロピル］ブチルアミン、およびこれらの組み合わせからなる群より選択されたいずれか１つであってもよい。
具体的には、研磨粒子の表面に結合するために、使用されるアミノシランは、３－アミノプロピルトリエトキシシランであってもよいが、前記例に限らず、ボロンドーピングされたシリコンウエハの研磨率および表面欠陥を防止できるアミノシランは制限なくすべて使用可能である。
前記アミン系表面改質剤は、半導体工程用研磨組成物全体を基準として０．０１重量％～０．５重量％含むことができ、好ましくは０．１５重量％～０．４重量％含むことができ、より好ましくは０．０１５重量％～０．３重量％含むことができる。前記範囲内に含む時、研磨粒子の表面に結合してボロンドーピングされたポリシリコン膜に対する十分な研磨率を示すことができ、また、ウエハの表面に吸着が防止される水準のアミノシラン化合物を含むことで、ウエハの表面にアミノシラン化合物が吸着して発生しうるディフェクトのような欠陥の発生を防止することができる。
また、物理的に表面改質された研磨粒子が研磨作用をしながらボロンドーピングされたポリシリコン膜の表面の粗さ（ｒｏｕｇｈｎｅｓｓ）を２０Å未満の非常に低い水準に調節するためには、研磨粒子の表面と対象膜質との間で触媒作用をし、対象膜質の粗さ（ｒｏｕｇｈｎｅｓｓ）の程度に応じて触媒反応の範囲や大きさが増加しなければならない場合がある。
この場合、改質された粒子表面での触媒反応だけではウエハの全体面積の粗さを制御するには十分でないこともある。すなわち、本発明におけるような非常に低い水準の表面の粗さ（ｒｏｕｇｈｎｅｓｓ）を示すことができない。これを解決するためには、半導体工程用研磨組成物を製造する時、表面改質された粒子のほか、追加的な添加剤が必要になる。
一実施形態による半導体工程用研磨組成物は、アミン系研磨率向上剤を含むことができる。前記アミン系研磨率向上剤に含まれたアミン基の含有量および前記アミン系表面改質剤に含まれたアミン基の含有量の合計は、全体組成物を基準として０．０１８５重量％以上であってもよい。
具体的には、前記アミン基の含有量は、前記研磨組成物全体を基準として０．０１８５重量％～０．０５５０重量％であり、０．０１９０重量％～０．０５００重量％であり、０．０１９３重量％～０．０４５０重量％であり、０．０１９５～０．０３７重量％であってもよいが、これに限定されるものではない。前記アミン基の含有量が上述した範囲を満足する半導体工程用研磨組成物は、被研磨体に発生するスクラッチを最小化しながら、研磨率を向上させる性能を確保することができる。具体的には、ボロンドーピングされたポリシリコン膜はボロンを不純物として含んでいるものの、負の電荷を示し、アミン系研磨率向上剤はアミン基によって正の電荷を示して結合が発生し、前記結合による表面保護効果により、研磨工程上で異物がポリシリコン膜に吸着されるのを防止可能で、スクラッチなどのような欠陥の発生を防止することができる。
また、ポリシリコン膜質は水と接触時、Ｓｉ－ＯＨまたはＳｉ－Ｏ－Ｓｉ結合を形成し、前記結合はアミン系研磨率向上剤中のアミン基によってＳｉ－Ｎ結合を形成し、－ＯＨ基はＨ２Ｏで縮合反応が起こる。前記縮合反応によって形成されたＳｉ－Ｎ結合はアミン側に電子を移動させて、ポリシリコン膜質中のＳｉ－Ｓｉ間の結合を弱くして研磨率を向上させることができる。
前記研磨率向上剤は、より具体的には、グリシン（ｇｌｙｃｉｎｅ）、β－アラニンベタイン、ステアリルベタイン、およびこれらの混合からなる群より選択されてもよいし、好ましくは、グリシンであるが、前記例に限らない。
前記研磨率向上剤は、先にアミン系表面改質剤が結合した研磨粒子とともに研磨組成物に含まれて、ボロンドーピングされたポリシリコン膜に対する研磨率を高めることができ、非常に低い水準の表面粗さ（ｒｏｕｇｈｎｅｓｓ）を示すことができる。
前記研磨率向上剤は、半導体工程用研磨組成物全体を基準として０．０３～０．０９５重量％含まれ、好ましくは０．０５～０．０８重量％含まれる。前記範囲内に混合して使用する時、ボロンドーピングされたポリシリコン膜に対する高いエッチング率を示すことができるだけでなく、シリコン窒化膜との研磨選択比の調節も可能である。
本発明の一実施形態に係る半導体工程用研磨組成物のｐＨはｐＨ１．８～ｐＨ５、ｐＨ２．２～ｐＨ４．５、ｐＨ２．３～ｐＨ４、またはｐＨ２．３５～ｐＨ２．５であってもよく、一実施形態に係る前記半導体工程用研磨組成物のゼータポテンシャルは１５ｍＶ～３３ｍＶ、１７ｍＶ～３０ｍＶ、２０ｍＶ～２７ｍＶ、または２１ｍＶ～２５ｍＶであってもよい。
前記ｐＨに対して上述した範囲を満足する半導体工程用研磨組成物は、負の電荷を相対的に多く帯びるボロンドーピングされたポリシリコン層と吸着程度が大きいため、被研磨層の研磨時の研磨率を向上させることができる。前記ゼータポテンシャルは、前記研磨粒子の分散度を数値化するデータとして用いられる。前記ゼータポテンシャルが上述した範囲を満足する半導体工程用研磨組成物の研磨組成物は、分散安定度が適切で、被研磨体の研磨時、研磨粒子が適切でスクラッチを最小化しながら、研磨率を向上させる性能を確保することができる。
本発明の一実施形態に係る半導体工程用研磨組成物は、下記の式１で表される研磨強度指数（ＰＳＩ）が０．６～５であってもよい：
［式１］
Figure 2023016791000003
ここで、前記ＺＰは前記研磨組成物のゼータポテンシャルであり、
前記ＡＣ１は前記アミン系表面改質剤に含まれたアミン基の組成物の全体基準重量％の含有量であり、
前記ＡＣ２は前記アミン系研磨率向上剤に含まれたアミン基の組成物の全体基準重量％の含有量である。
前記研磨強度指数は、前記研磨組成物に含まれたアミン基およびゼータポテンシャルによって誘発される前記研磨組成物と被研磨体との結合の程度であってもよい。
前記研磨強度指数を計算するための分母は、ゼータポテンシャル、アミン系表面改質剤に含まれたアミン基の組成物の全体基準対比重量％の含有量および前記アミン系研磨率向上剤に含まれたアミン基の組成物の全体基準対比重量％の含有量に対する値を補正するための基準値である。
具体的には、前記研磨組成物は、アミン系表面改質剤およびアミン系研磨率向上剤に含まれたアミン基がボロンドーピングされたポリシリコン膜質と結合を形成する。前記研磨組成物のゼータポテンシャルは、このような結合の形成程度に対する数値化された概念で、ゼータポテンシャル、アミン系表面改質剤、およびアミン系研磨率向上剤に含まれたアミン基の含有量による研磨率の改善効果および欠陥発生防止効果を確認するために、研磨強度指数を活用することができる。例えば、前記研磨強度指数が上述した範囲を満足する半導体工程用研磨組成物は、ボロンドーピングされたポリシリコン膜に使用する時、ゼータポテンシャル、アミン系表面改質剤に含まれたアミン基の含有量、および前記アミン系研磨率向上剤に含まれたアミン基の含有量による影響で高い水準の研磨性能を示し、研磨工程による欠陥の発生を防止することができる。
ボロンがドーパントとして使用されたボロンドーピングポリシリコン膜質（ＢＤＰＳｉ）の場合、ボロンの含有量が増加するにつれて物理的強度が高くなり、相対的にＣＭＰ工程を進行させる時に研磨率が非常に低い問題がありうる。このような問題を解決するために、研磨組成物中にアミン基が含まれたアミン系表面改質剤またはアミン系研磨率向上剤を使用することができる。前記研磨組成物全体を基準として、アミン基の含有量が適正範囲にある時、ボロンより相対的に正電荷を帯びるアミンによって前記ボロンドーピングポリシリコン膜質と研磨組成物との間の結合力が増加しつつ研磨率が増加することができる。
前記半導体工程用研磨組成物のアミン基の含有量は、研磨粒子中のアミン系表面改質剤、アミン系研磨率向上剤、ｐＨ調整剤、界面活性剤、窒化シリコン研磨抑制剤などを総合的に調節して設計可能である。
本発明の一実施例として、前記アミン系表面改質剤は、親水性基を含んでいて、被研磨体の研磨時に研磨率を高めるが、研磨粒子の表面改質剤の役割が大きい。これに対し、前記アミン系研磨率向上剤は、親水性基を有する。前記研磨率向上剤の親水性基の親水性は、前記アミン系表面改質剤の親水性基の親水性より相対的により高い。そのため、前記アミン系研磨率向上剤は、水でも被研磨体と結合力が高いため、被研磨体の研磨時に研磨率を高めるのにはるかに効率的である。前記研磨率向上剤は、半導体基板の表面で部分的に化学反応を起こすことがある。したがって、本実施例による研磨組成物は、前記アミン系表面改質剤と前記アミン系研磨率向上剤を研磨組成物の全体基準で適切な含有量で含むため、半導体基板の表面に発生する化学的反応によって誘発されうる欠陥（ｄｅｆｅｃｔ）および研磨率の偏差を低減することができる。具体的には、負の電荷を示すボロンドーピングされたポリシリコン膜はアミン系研磨率向上剤中の正の電荷を示すアミン基と結合し、前記結合によってＨ２Ｏが形成される。前記結合はボロンドーピングされたポリシリコン膜に対する表面保護効果で異物の吸着を防止し、ポリシリコン膜質中のＳｉ－Ｓｉ間の結合を弱くして研磨率を向上させることができる。
前記研磨組成物は、アミン系研磨率向上剤以外にも、添加剤、界面活性剤などが添加され、これによって研磨組成物のｐＨは変化できる。前記研磨組成物のｐＨはｐＨ１．８～ｐＨ５、ｐＨ２．２～ｐＨ４．５、ｐＨ２．３～ｐＨ４、またはｐＨ２．３５～ｐＨ２．５であってもよい。前記範囲に酸性環境を維持する場合、金属成分や研磨装置の過度の腐食は防止しながら、研磨速度と品質を一定水準以上に維持することができる。
本発明の一実施形態に係る半導体工程用研磨組成物の前記研磨組成物は、窒化シリコン抑制剤および界面活性剤をさらに含むことができる。
前記窒化シリコン抑制剤は、研磨工程上でシリコン窒化膜を研磨停止膜（Ｓｔｏｐｐｅｄ ｌａｙｅｒ）として用いるために含まれる。研磨停止膜は、一般的に、半導体基板上に直接形成されてもよく、電極、導電膜、導電膜パターン、絶縁膜、または絶縁膜パターンのような他の構造物を介在して形成される。一般的に、研磨停止膜上に研磨対象膜を形成する。研磨工程において研磨停止膜の上面が露出するまで研磨対象膜に対して研磨工程が行われる。
すなわち、本発明において、研磨対象膜は、ボロンドーピングされたポリシリコン膜であり、研磨停止膜は、シリコン窒化膜である。研磨停止膜の露出によってボロンドーピングされたポリシリコン膜に対する研磨工程が停止できる。
前記シリコン窒化膜の研磨を抑制するために、本発明は、窒化シリコン抑制剤を含み、前記窒化シリコン抑制剤は、ポリアクリル酸（ｐｏｌｙａｃｒｙｌｉｃ ａｃｉｄ）、ポリリン酸（ｐｏｌｙｐｈｏｓｐｈｏｒｉｃ ａｃｉｄ）、ポリマレイン酸（ｐｏｌｙｍａｌｅｉｃ ａｃｉｄ）、ポリメタアクリル酸（ｐｏｌｙｍｅｔｈａｃｒｙｌｉｃ ａｃｉｄ）、ポリアクリルアミドアクリル酸（ｐｏｌｙａｃｒｙｌａｍｉｄｅ－ｃｏ－ａｃｒｙｌｉｃ ａｃｉｄ）、ポリアクリル－マレイン酸（ｐｏｌｙａｃｒｙｌｉｃ ａｃｉｄ－ｃｏ－ｍａｌｅｉｃ ａｃｉｄ）、ポリアクリルアミドアクリル酸（ｐｏｌｙａｃｒｙｌａｍｉｄｅ－ｃｏ－ａｃｒｙｌｉｃ ａｃｉｄ）、およびこれらの混合からなる群より選択されてもよいし、好ましくは、ポリアクリル酸であるが、前記例に限らず、通常の技術者によって研磨抑制剤として使用可能な構成は制限なくすべて使用可能である。
前記窒化シリコン抑制剤は、半導体工程用研磨組成物全体を基準として０．０５～０．１３重量％含まれ、好ましくは０．０６～０．１０重量％である。前記範囲内に混合して使用する時、シリコン窒化膜に対する研磨を抑制して、ボロンドーピングされたポリシリコン膜に対するシリコン窒化膜の研磨選択比を調節することができる。
前記界面活性剤は、非イオン性界面活性剤であってもよい。
前記非イオン性界面活性剤は、ポリエチレングリコール（ｐｏｌｙｅｔｈｙｌｅｎ ｇｌｙｃｏｌ）、ポリプロピレングリコール（ｐｏｌｙｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ）、ポリエチレン－プロピレン共重合体（ｐｏｌｙｅｔｈｙｌｅｎｅ－ｐｒｏｐｙｌｅｎｅ ｃｏｐｏｌｙｍｅｒ）、ポリアルキルオキシド（ｐｏｌｙａｌｋｙｌ ｏｘｉｄｅ）、ポリオキシエチレンオキシド（ｐｏｌｙｏｘｙｅｔｈｙｌｅｎｅ ｏｘｉｄｅ；ＰＥＯ）、ポリエチレンオキシド（ｐｏｌｙｅｔｈｙｌｅｎｅ ｏｘｉｄｅ）、ポリプロピレンオキシド（ｐｏｌｙｐｒｏｐｙｌｅｎｅ ｏｘｉｄｅ）、フッ素系界面活性剤は、スルホン酸ナトリウムフッ素系界面活性剤（ｓｏｄｉｕｍ ｓｕｌｆｏｎａｔｅ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）、リン酸エステルフッ素系界面活性剤（ｐｈｏｓｐｈａｔｅ ｅｓｔｅｒ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）、酸化アミンフッ素系界面活性剤（ａｍｉｎｅ ｏｘｉｄｅ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）、ベタインフッ素系界面活性剤（ｂｅｔａｉｎｅ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）、カルボン酸アンモニウムフッ素系界面活性剤（ａｍｍｏｎｉｕｍ ｃａｒｂｏｘｙｌａｔｅ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）、ステアリン酸エステルフッ素系界面活性剤（ｓｔｅａｒａｔｅ ｅｓｔｅｒ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）、４級アンモニウムフッ素系界面活性剤（ｑｕａｔｅｒｎａｒｙ ａｍｍｏｎｉｕｍ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）、エチレンオキシド／プロピレンオキシドフッ素系界面活性剤（ｅｔｈｙｌｅｎｅ ｏｘｉｄｅ／ｐｒｏｐｙｌｅｎｅ ｏｘｉｄｅ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）、およびポリオキシエチレンフッ素系界面活性剤（ｐｏｌｙｏｘｙｅｔｈｙｌｅｎｅ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）からなる群より選択されてもよい。
前記界面活性剤は、半導体工程用研磨組成物全体を基準として０．００１５～０．００５重量％含むことができ、好ましくは０．００１５～０．００３重量％含まれる。前記範囲内に混合して使用する時、研磨工程によるウエハの表面の欠陥の発生を抑制することができる。具体的には、前記範囲内に界面活性剤を含むことにより、優れた研磨性能を示し、同時に欠陥の発生を防止し、表面の粗さも高い水準を示すことができる。また、研磨組成物で製造する時、泡の発生を防止して、製造効率を向上させることができる。
本発明の研磨組成物は、ｐＨ調整剤を含むことができ、前記ｐＨ調整剤は、塩酸、リン酸、硫酸、フッ酸、臭素酸、ヨウ素酸、ギ酸、マロン酸、マレイン酸、シュウ酸、酢酸、アジピン酸、クエン酸、アジピン酸、酢酸、プロピオン酸、フマル酸、乳酸、サリチル酸、ピメリン、安息香酸、コハク酸、フタル酸、酪酸、グルタル酸、グルタミン酸、グリコール酸、ラクト酸、アスパラギン酸、酒石酸、および水酸化カリウムからなる群より選択される少なくともいずれか１つであってもよい。
前記ｐＨ調整剤は、前記半導体工程用研磨組成物全体を基準として０．０１～０．０５重量％含まれる。半導体工程用研磨組成物のｐＨは２～５であってもよく、好ましくは２～３であってもよい。このような範囲に酸性環境を維持する場合、金属成分や研磨装置の過度の腐食は防止しながら、研磨速度と品質を一定水準以上に維持することができる。
本発明の一実施形態に係る半導体工程用研磨組成物は、ボロンドーピングされたポリシリコン膜のエッチング率が１，０００Å／ｍｉｎ以上であり、シリコン窒化膜のエッチング率は１００Å／ｍｉｎ以下であることを特徴とする。
具体的には、本発明の研磨組成物は、ボロンドーピングされたポリシリコン膜のエッチング率が１，０００～２０，０００Å／ｍｉｎ以上であり、好ましくは１，５００～１０，０００Å／ｍｉｎ以上であり、より好ましくは２，０００～４，０００Å／ｍｉｎ以上であり、前記範囲のエッチング率を示す場合、ボロンドーピングされたポリシリコン膜に対する優れたエッチング性能を示すことが可能で、研磨時間を減縮し、これは工程時間を減縮させることが可能で、工程歩留まりを向上させることができる。
また、シリコン窒化膜のエッチング率は１０～１００Å／ｍｉｎ以下であり、好ましくは２０～７０Å／ｍｉｎ以下であることを特徴とし、これは、シリコン窒化膜に対して低いエッチング率を示して、シリコン窒化膜を研磨停止膜として作用できるようにする。
具体的には、前記のように本発明の研磨組成物を用いた研磨工程の進行時、ボロンドーピングされたポリシリコン膜に対して前記範囲内にエッチング率を示す場合、ボロンドーピングされたポリシリコン膜に対して研磨性能を高めることができ、シリコン窒化膜に対して、前記範囲でエッチング率が示される場合、研磨停止膜として作用して、ディッシング（Ｄｉｓｈｉｎｇ）および侵食（Ｅｒｏｓｉｏｎ）のような工程欠陥の発生を防止することができる。
本発明の半導体工程用研磨組成物は、ボロンドーピングされたポリシリコン膜に対するシリコン窒化膜（ＳｉＮ）の研磨選択比が１：５０～１：６００であり、好ましくは１：５０～１：２００であり、より好ましくは１：５０～１：１００であることを特徴とする。具体的には、ボロンドーピングされたポリシリコン膜に対する研磨率を高め、シリコン窒化膜は研磨停止膜（Ｓｔｏｐｐｅｒ ｌａｙｅｒ）として、低い研磨率を示さなければならない。前記研磨選択比の範囲内の場合、ボロンドーピングされたポリシリコン膜に対して高い水準の研磨効率を示すことができ、シリコン窒化膜が研磨停止膜として作用して、ディッシングおよび侵食のような工程欠陥の発生を防止することができる。
本発明の研磨組成物の研磨選択比を示すための、半導体基板は、具体的には、ベアシリコンウエハ（Ｂａｒｅ ｓｉｌｉｃｏｎ ｗａｆｅｒ）上にＳｉＮを蒸着して、シリコン窒化膜（ＳｉＮ）の厚さが１，５００Åである３００ｍｍのウエハである。
具体的には、シリコン窒化膜を研磨停止膜として用いてボロンドーピングされたポリシリコン膜を研磨する。本発明におけるように、ボロンドーピングされたポリシリコン膜に対するシリコン窒化膜（ＳｉＮ）の研磨選択比を調節して工程欠陥を最小化させることにより、高品質の研磨表面を提供することができる。
本発明の一実施形態に係る半導体工程用研磨組成物は、上記で説明した各成分と後に説明する追加的なそれぞれの成分を除いて、残留成分として溶媒を含む。前記溶媒は、水であってもよく、好ましくは、超純水が適用される。前記溶媒は、研磨粒子、表面改質剤、研磨率向上剤、ｐＨ調整剤、界面活性剤、および研磨抑制剤の含有量範囲に対する残りの含有量範囲で含まれる。
前記半導体工程用組成物は、固形分含有量が約５重量％～約２０重量％であってもよい。前記半導体工程用組成物が前述した各成分と前記溶媒を含みかつ、前記範囲の固形分含有量を満足する場合、前記半導体工程用組成物を研磨工程に適用する時、均一な流量で注入するのに有利であり得、また、前記半導体工程用組成物の流通および保存過程で均一な分散性および保存安定性を確保するのに有利であり得る。
図１は、一実施形態に係る半導体素子製造工程の概略的な工程図を示す。図１を参照する時、前記一実施形態に係る研磨パッド１１０を定盤１２０上に装着した後、研磨対象である半導体基板１３０を前記研磨パッド１１０上に配置する。研磨のために、前記研磨パッド１１０上にノズル１４０を介して、研磨スラリー１５０が噴射される。
前記ノズル１４０を介して供給される研磨スラリー１５０の流量は約１０ｃｍ３／分～約１，０００ｃｍ３／分の範囲内で目的に応じて選択可能であり、例えば、約５０ｃｍ３／分～約５００ｃｍ３／分であってもよいが、これに限定されるものではない。
前記半導体基板１３０の被研磨面は、前記研磨パッド１１０の研磨面に直接接触する。
以後、前記半導体基板１３０と前記研磨パッド１１０は互いに相対回転して、前記半導体基板１３０の表面が研磨される。この時、前記半導体基板１３０の回転方向および前記研磨パッド１１０の回転方向は、同一の方向であってもよく、反対方向であってもよい。前記半導体基板１３０と前記研磨パッド１１０の回転速度は、それぞれ約１０ｒｐｍ～約５００ｒｐｍの範囲で目的に応じて選択可能であり、例えば、約３０ｒｐｍ～約２００ｒｐｍであってもよいが、これに限定されるものではない。
前記半導体基板の研磨工程に対する一例として、基板を研磨することは、タングステンバリアメタル（Ｔｕｎｇｓｔｅｎ ｂａｒｒｉｅｒ ｍｅｔａｌ ｌａｙｅｒ）ＣＭＰ工程の場合、タングステン（Ｗ）膜質のみならず、シリコン酸化膜（ＳｉＯ２）とバリアメタル膜質として使用されるチタン／チタンナイトライド膜質のように３つの膜質が同時に露出するものであってもよい。前記本発明の半導体工程用研磨組成物は、ボロンがドーピングされたポリシリコン膜質が露出する基板に対する研磨工程に適用可能である。
半導体工程用研磨組成物に関する具体的な説明は、上述した説明と重複するので、その記載を省略する。
一実施形態において、前記半導体素子の製造方法は、ボロンドーピングされたポリシリコン層を含む半導体基板１３０を提供するステップと、水；研磨粒子；およびアミン系研磨率向上剤を含み、アミン基の含有量が０．０１８５重量％以上である半導体工程用研磨組成物を用意するステップと、前記ボロンドーピングされたポリシリコン層を前記研磨組成物を用いて研磨するステップとを含むことができる。
具体的には、前記半導体基板１３０は、ボロンドーピングされたポリシリコン膜およびシリコン窒化膜を含むことができる。
前記半導体素子の製造方法は、より具体的には、図２および図３により確認できる。前記図２は、研磨工程前のボロンドーピングされたポリシリコン膜２４０およびシリコン窒化膜２３０を含む半導体基板の断面であり、図３は、本発明の一実施形態に係る半導体工程用研磨組成物を用いて研磨されたボロンドーピングされたポリシリコン膜２４０およびシリコン窒化膜２３０を含む半導体基板の断面である。
前記図２を説明すれば、半導体基板は、垂直壁面を有するトレンチが形成されており、シリコンウエハ２１０、シリコン酸化膜２２０、およびシリコン窒化膜２３０が積層されており、ボロンドーピングポリシリコン膜質２４０が蒸着されている。前記図２の半導体基板は、本発明の研磨組成物を用いて研磨工程を進行させて、図３のように、ボロンドーピングされたポリシリコン膜２４０が研磨される。前記本発明の研磨組成物は、ボロンドーピングポリシリコン膜質２４０に対しては高い研磨率を示し、シリコン窒化膜２３０は研磨停止膜（Ｓｔｏｐｐｅｒ ｌａｙｅｒ）として、低い研磨率を示す。前記特徴によって、本発明の研磨組成物を用いた研磨時、シリコン窒化膜２３０の露出時に研磨工程が完了する。前記半導体素子の製造方法は、本発明の研磨組成物を用いて、図２および３のように、ボロンドーピングポリシリコン膜質２４０に対するシリコン窒化膜（ＳｉＮ）の研磨選択比を調節して工程欠陥を最小化させることにより、高品質の研磨表面を提供することができる。
実施例
半導体研磨用組成物の製造
金属酸化物粒子としてコロイダルシリカを使用した。前記コロイダルシリカは、表面改質剤として３－アミノプロピルトリエトキシシランを反応させて、表面にアミノシラン化合物が結合するように製造した。
超純水は溶媒として、グリシン（Ｇｌｙｃｉｎｅ）は研磨率向上剤として、酢酸（Ａｃｅｔｉｃ ａｃｉｄ）および／または水酸化カリウム（Ｐｏｔａｓｓｉｕｍ ｈｙｄｒｏｘｉｄｅ）はｐＨ調整剤として、ポリエチレングリコール（Ｐｏｌｙ ｅｔｈｙｌｅｎｅ ｇｌｙｃｏｌ）および／またはフッ素系界面活性剤は界面活性剤として、ポリアクリル酸（Ｐｏｌｙ ａｃｒｙｌｉｃ ａｃｉｄ）は研磨抑制剤として用いて、半導体研磨用組成物を製造した。
前記組成物は下記表１のような範囲で混合して製造し、残りはすべて超純水である。
Figure 2023016791000004
 （単位：重量％）
実験例１
半導体工程用研磨組成物の物性評価
前記製造された半導体工程用研磨組成物に対する、研磨粒子の大きさ（ｎｍ）、ｐＨ、粘度（ｃＰ）、およびゼータポテンシャルは下記表２の通りである。
具体的には、動的光散乱粒度分析器によって、粒子の平均径を測定した：
装置メーカー：Ｍａｌｖｅｒｎ
Ｍｏｄｅｌ名：Ｎａｎｏ－ＺＳ
物質入力：Ｃｏｌｌｏｉｄａｌ Ｓｉｌｉｃａ
屈折率入力：１．４５７
前記のような情報を入力し、研磨組成物を０．５重量％の濃度に希釈してｓｉｚｅ ｄｉｓｔｒｉｂｕｔｉｏｎ ｃｅｌｌに５ｍｌ投入および粒子の平均径を測定した。粒子分布度値は、１０回１ｓｅｔ基準で計３ｓｅｔ測定進行させて平均値を記録した。
ゼータポテンシャルは、前記粒子の平均径を測定した装置と同一のＺＥＴＡＳＩＺＥＲ Ｎａｎｏ－ＺＳ９０（Ｍａｌｖｅｒｎ社）を用いて測定した。研磨組成物原液を１０ｍｌ以内でｚｅｔａ ｓｉｚｅｒ ｃｅｌｌに投入して密閉後、分析を進行させた。１０回平均ｚｅｔａ ｐｏｔｅｎｔｉａｌ値を記録した。
ｐＨの場合、Ｈｏｒｉｂａ社の伝導度／ｐＨ ｄｕａｌ測定装置を用いて測定し、ｐＨ＝４、７、１０それぞれに対するｃａｌｉｂｒａｔｉｏｎを進行させ、伝導度も１０１３ｕＳ－ｃｍ溶液を用いてｃａｌｉｂｒａｔｉｏｎを進行後、５回測定の平均値で結果値を導出した。
粘度の場合、ＡＮＤ社の振動型粘度計を用いてｓｌｕｒｒｙ ｓａｍｐｌｅそれぞれの原液の粘度を測定した。具体的には、ＤＩ ｗａｔｅｒ（１ｃｐ）を用いて較正（ｃａｌｉｂｒａｔｉｏｎ）後に測定を進行させた。４５ｍｌの直方体セルにスラリーを３５ｍｌ入れて、サンプル容器を測定装置に固定した。粘度測定センサが液面に接触しない程度までゆっくり下げて高さを調節させた後に固定した。サンプル容器が固定されたノブを動かして、粘度測定センサの凹んだ所の中央に液面がくるように位置させた後、３０秒間測定した。
研磨強度指数は下記の式１によって計算した：
［式１］
Figure 2023016791000005
ここで、
前記ＺＰは前記研磨組成物のゼータポテンシャルであり、
前記ＡＣ１は前記アミン系表面改質剤に含まれたアミン基の組成物の全体基準重量％の含有量であり、
前記ＡＣ２は前記アミン系研磨率向上剤に含まれたアミン基の組成物の全体基準重量％の含有量である。
前記物性の測定結果は下記表２の通りである。
実験例２
半導体工程用研磨組成物の研磨性能評価
（１）研磨評価
ウエハの直径は３００ｍｍであり、厚さが約６，０００Åであるボロンドーピングポリシリコン膜質（蒸着直後の平均粗さＲａ＝１６Å）に対する研磨評価を進行させた。具体的には、研磨パッドは、直径が３０ｉｎｃｈであり、厚さが３ＴであるＳＫＣ社のＨＤ－３１９Ｂパッドを用い、６０秒間圧力３．０ｐｓｉ、キャリア速度１０３ｒｐｍ、プラテン速度９７ｒｐｍ、およびスラリー流速３００ｍｌ／ｍｉｎの条件で研磨を行い、同時に５ｌｂの圧力で速度２００ｒｐｍ、５分水準でコンディショニングした。
同一の研磨条件で厚さが約１，５００Åの窒化シリコン膜質に対して追加的な研磨評価を進行させた。
前記研磨工程が行われた後に各ウエハの厚さを測定して、これより当該スラリー組成物の研磨率（研磨速度；Å／ｍｉｎ）を算出した。
（２）ディフェクト（Ｄｅｆｅｃｔ）の測定
ＣＭＰ評価と同一の条件で研磨を進行させた後、自体製造したクリーニングケミカル（ｃｌｅａｎｉｎｇ ｃｈｅｍｉｃａｌ）溶液を用いて、ブラシ（Ｂｒｕｓｈ）の回転速度５００ｒｐｍ、６０ｓ ２０００ｃｃ／ｍｉｎのケミカル噴射条件でクリーニング工程を行った。クリーニング工程が完了したボロンドーピングされたポリシリコン膜質およびｕｎ－ｄｏｐｅｄポリシリコン膜質は密閉された状態で、ＳＫＣ社保有のＡＩＴ－ＸＰ＋装置を用いて総欠陥数（ｔｏｔａｌ ｄｅｆｅｃｔ）を測定した。
（３）粗さ（Ｒｏｕｇｈｎｅｓｓ、Ｒａ）の測定
ディフェクト（Ｄｅｆｅｃｔ）測定が完了した３００ｍｍ ｗａｆｅｒを用いてＡＦＭ測定を進行させた。ＡＦＭ測定進行条件の場合、３００ｍｍ ｗａｆｅｒのｐｏｓｉｔｉｏｎ（－１５０ｍｍ～＋１５０ｍｍ）領域中、０ｍｍ、－７５ｍｍ、＋７５ｍｍ、－１５０ｍｍ、＋１５０ｍｍそれぞれの位置で５回ずつ測定したＲａの結果の平均値を計算した。
前記研磨性能に対する測定結果は下記表２の通りである。
Figure 2023016791000006
 前記表２によれば、アミン基の含有量およびゼータポテンシャルによる研磨強度指数（ＰＳＩ）が各１．７０および２．４３である実施例１および実施例２は、研磨性能評価において、ボロンドーピングされたポリシリコン膜（ＢＤＰＳｉ）のエッチング率が２，０００Å／ｍｉｎを超え、ＳｉＮのエッチング率は１００Å／ｍｉｎ以下と研磨性能に優れ、ディフェクトおよび表面粗さ評価においても優れた効果を示すことを確認した。
具体的には、本発明は、ボロンドーピングされたポリシリコン膜のエッチング率は最小１，０００Å／ｍｉｎ超過の研磨率を有し、１００ｅａ以下のディフェクトレベルを有する研磨組成物であり、また、ＳｉＮ膜に対して、できるだけ低い水準の研磨率を有することを主な特徴とする。
ＳｉＮ膜に対して、低い水準の研磨率を有さない場合は、研磨工程上でボロンドーピングされたポリシリコン膜およびＳｉＮ膜質が同時に露出する場合、ＳｉＮ膜質が研磨停止膜として役割を果たすことができず、膜質に対するターゲット厚さの調節が難しい問題が発生しうる。また、研磨選択比の差によるディッシングを誘発しうる。表面粗さ評価においても、１ｎｍ以下に調節されてこそ、後続の工程でディフェクトとして認識されない。
さらに、実施例３および４の場合、ボロンドーピングされたポリシリコン膜に対して２，０００Å／ｍｉｎ以上の高い水準のエッチング率を示し、ＳｉＮに対しても１００Å／ｍｉｎ以下のエッチング率を示して、研磨停止膜として作用することを確認した。
実施例５は、研磨工程が終了した後、ボロンドーピングされたポリシリコン膜でのディフェクトおよび粗さ評価において優れた効果を示すことを確認した。
実施例６の場合、ボロンドーピングされたポリシリコン膜に対して２，０００Å／ｍｉｎ以上の高い水準のエッチング率を示すことを確認した。
総合的な部分を考慮する時、前記実施例１および２は、ボロンがドーピングされたポリシリコン膜に対して高い水準のエッチング率を示し、研磨工程後のウエハの表面のディフェクトおよび粗さも優れた効果を示した。また、シリコン窒化膜に対して低いエッチング率を示して、研磨停止膜として作用できることを確認した。
これとは異なり、比較例１は、実施例と比較して粒子の大きさおよび粘度の測定結果は類似するが、ゼータポテンシャルの値が異なり、アミン系表面改質剤の含有量が低くて、全体研磨組成物中のアミン基の含有量が０．０１８５ｗｔ未満で、研磨強度指数を計算した結果からも、０．６～５を外れることにより、ボロンドーピングされたポリシリコン膜（ＢＤＰＳｉ）のエッチング率が低いことを確認することができる。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、以下の特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形および改良形態も本発明の権利範囲に属する。
１１０：研磨パッド
１２０：定盤
１３０：半導体基板
１４０：ノズル
１５０：研磨スラリー
２１０：シリコンウエハ
２２０：シリコン酸化膜
２３０：シリコン窒化膜
２４０：ボロンドーピングされたポリシリコン膜
Ｔ：トレンチ

Claims (12)

  1. 水；
    研磨粒子；および
    アミン系研磨率向上剤を含む研磨組成物であって、
    前記研磨組成物の全体重量を基準として、アミン基の含有量が０．０１８５重量％以上である
    半導体工程用研磨組成物。
  2. 前記研磨粒子は、表面にアミン系表面改質剤が結合し、
    前記アミン系研磨率向上剤に含まれたアミン基の含有量および前記アミン系表面改質剤に含まれたアミン基の含有量の合計が、全体組成物の全体重量を基準として０．０１８５重量％以上である、
    請求項１に記載の半導体工程用研磨組成物。
  3. 前記アミン系表面改質剤は、アミノシランである、
    請求項１に記載の半導体工程用研磨組成物。
  4. 前記研磨組成物は、ｐＨが４以下であり、ゼータポテンシャルが１５ｍＶ～３３ｍＶである、
    請求項１に記載の半導体工程用研磨組成物。
  5. 前記研磨組成物は、下記の式１で表される研磨強度指数（ＰＳＩ）が０．６～５である、
    請求項１に記載の半導体工程用研磨組成物：
    ［式１］
    Figure 2023016791000007
    ここで、
    前記ＺＰは前記研磨組成物のゼータポテンシャルであり、
    前記ＡＣ１は前記アミン系表面改質剤に含まれたアミン基の組成物の全体基準重量％の含有量であり、
    前記ＡＣ２は前記アミン系研磨率向上剤に含まれたアミン基の組成物の全体基準重量％の含有量である。
  6. 前記研磨組成物は、窒化シリコン抑制剤および界面活性剤をさらに含む、
    請求項１に記載の半導体工程用研磨組成物。
  7. 前記研磨粒子の平均粒径は３０ｎｍ～５０ｎｍであり、粘度は１．２０ｃｐｓ～１．４０ｃｐｓである、
    請求項１に記載の半導体工程用研磨組成物。
  8. 前記研磨組成物は、ボロンドーピングされたポリシリコン層を含む半導体基板の研磨工程に使用される、
    請求項１に記載の半導体工程用研磨組成物。
  9. 前記研磨率向上剤は、グリシン（ｇｌｙｃｉｎｅ）、β－アラニンベタイン、ステアリルベタイン、およびこれらの混合からなる群より選択される、
    請求項１に記載の半導体工程用研磨組成物。
  10. ボロンドーピングされたポリシリコン層を含む半導体基板を提供するステップと、
    水；研磨粒子；およびアミン系研磨率向上剤を含み、アミン基の含有量が０．０１８５重量％以上である半導体工程用研磨組成物を用意するステップと、
    前記ボロンドーピングされたポリシリコン層を前記研磨組成物を用いて研磨するステップとを含む
    半導体素子の製造方法。
  11. 前記ボロンドーピングされたポリシリコン層の研磨率は１，０００Å／ｍｉｎ以上である、
    請求項１０に記載の半導体素子の製造方法。
  12. 前記半導体基板は、シリコン窒化膜をさらに含み、
    前記シリコン窒化膜の研磨率は１００Å／ｍｉｎ以下である、
    請求項１０に記載の半導体素子の製造方法。
JP2022117196A 2021-07-22 2022-07-22 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法 Active JP7462707B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0096258 2021-07-22
KR1020210096258A KR102638622B1 (ko) 2021-07-22 2021-07-22 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
JP2023016791A true JP2023016791A (ja) 2023-02-02
JP7462707B2 JP7462707B2 (ja) 2024-04-05

Family

ID=82656668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022117196A Active JP7462707B2 (ja) 2021-07-22 2022-07-22 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法

Country Status (5)

Country Link
US (1) US20230040931A1 (ja)
EP (1) EP4122991A3 (ja)
JP (1) JP7462707B2 (ja)
KR (1) KR102638622B1 (ja)
CN (1) CN115678435B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117327451B (zh) * 2023-09-28 2024-03-22 中建材光芯科技有限公司 一种用于聚合物光纤面板抛光的抛光合剂及其制备方法和应用

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11246852A (ja) * 1998-03-03 1999-09-14 Sony Corp 研磨用スラリー、その調製方法及び化学的・機械的研磨方法
MY147729A (en) 2007-09-21 2013-01-15 Cabot Microelectronics Corp Polishing composition and method utilizing abrasive particles treated with an aminosilane
JP5441362B2 (ja) * 2008-05-30 2014-03-12 富士フイルム株式会社 研磨液及び研磨方法
US8697576B2 (en) * 2009-09-16 2014-04-15 Cabot Microelectronics Corporation Composition and method for polishing polysilicon
JP2011146423A (ja) 2010-01-12 2011-07-28 Hitachi Chem Co Ltd 基板の研磨方法
KR101243331B1 (ko) * 2010-12-17 2013-03-13 솔브레인 주식회사 화학 기계적 연마 슬러리 조성물 및 이를 이용하는 반도체 소자의 제조 방법
US8778212B2 (en) 2012-05-22 2014-07-15 Cabot Microelectronics Corporation CMP composition containing zirconia particles and method of use
KR20150044479A (ko) * 2013-10-16 2015-04-27 주식회사 케이씨텍 구리막 및 산화막의 연마용 슬러리 조성물
US9127187B1 (en) 2014-03-24 2015-09-08 Cabot Microelectronics Corporation Mixed abrasive tungsten CMP composition
SG11201610330TA (en) 2014-06-25 2017-01-27 Cabot Microelectronics Corp Tungsten chemical-mechanical polishing composition
KR20160035858A (ko) * 2014-09-24 2016-04-01 삼성전자주식회사 반도체 소자 제조 방법
KR101693278B1 (ko) 2015-09-25 2017-01-05 유비머트리얼즈주식회사 슬러리 및 이를 이용한 기판 연마 방법
KR102040297B1 (ko) * 2016-12-22 2019-11-04 삼성에스디아이 주식회사 Cmp 슬러리 조성물 및 이를 이용한 연마방법
KR20180073131A (ko) * 2016-12-22 2018-07-02 주식회사 케이씨텍 Sti 공정용 연마 슬러리 조성물
US10119048B1 (en) * 2017-07-31 2018-11-06 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Low-abrasive CMP slurry compositions with tunable selectivity
US10822524B2 (en) * 2017-12-14 2020-11-03 Rohm And Haas Electronic Materials Cmp Holdings, I Aqueous compositions of low dishing silica particles for polysilicon polishing
US10626298B1 (en) * 2019-03-20 2020-04-21 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing compositions and methods for suppressing the removal rate of amorphous silicon
KR102525287B1 (ko) * 2019-10-18 2023-04-24 삼성에스디아이 주식회사 구리 막 연마용 ｃｍｐ 슬러리 조성물 및 이를 이용한 구리 막 연마 방법
KR20220149148A (ko) * 2021-04-30 2022-11-08 에스케이씨솔믹스 주식회사 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
JP7462707B2 (ja) 2024-04-05
US20230040931A1 (en) 2023-02-09
KR20230015013A (ko) 2023-01-31
EP4122991A3 (en) 2023-02-01
EP4122991A2 (en) 2023-01-25
KR102638622B1 (ko) 2024-02-19
CN115678435A (zh) 2023-02-03
TW202305074A (zh) 2023-02-01
CN115678435B (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
KR101406642B1 (ko) 화학 기계 연마용 수계 분산체 및 화학 기계 연마 방법, 및화학 기계 연마용 수계 분산체를 제조하기 위한 키트
US20060175295A1 (en) Abrasive partilcle for chemical mechanical polishing
KR100578596B1 (ko) 화학기계적 연마용 슬러리 조성물, 이를 이용한반도체소자의 표면 평탄화 방법 및 슬러리 조성물의선택비 제어방법
KR20080042043A (ko) 연마제, 피연마면의 연마 방법 및 반도체 집적 회로 장치의제조 방법
US7700489B2 (en) Method of manufacturing a semiconductor device
JP2019169687A (ja) 研磨用組成物
KR20240063849A (ko) 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법
KR20200112708A (ko) 화학적 기계 연마 조성물 및 비정질 실리콘의 제거 속도를 억제하는 방법
JP7462707B2 (ja) 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法
CN111471401B (zh) 具有增强的缺陷抑制的酸性抛光组合物和抛光衬底的方法
JPH1131675A (ja) ケイ素誘導体又はケイ素を基材とした分離材料の層のための新規な化学機械的研磨方法
TWI835211B (zh) 半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製備方法
JP7494243B2 (ja) 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法
CN115260911B (zh) 半导体工艺用抛光组合物以及半导体器件的制造方法
JP7296504B2 (ja) 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法
JP7173879B2 (ja) 研磨用組成物および研磨システム
TWI826498B (zh) 化學機械研磨用水系分散體
KR20220137554A (ko) 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법
TW202340405A (zh) 半導體製程用組合物以及基板的拋光方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240326

R150 Certificate of patent or registration of utility model

Ref document number: 7462707

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150