CN115678435B - 半导体工艺用抛光组合物以及半导体器件的制备方法 - Google Patents

半导体工艺用抛光组合物以及半导体器件的制备方法 Download PDF

Info

Publication number
CN115678435B
CN115678435B CN202210858730.XA CN202210858730A CN115678435B CN 115678435 B CN115678435 B CN 115678435B CN 202210858730 A CN202210858730 A CN 202210858730A CN 115678435 B CN115678435 B CN 115678435B
Authority
CN
China
Prior art keywords
polishing
amine
polishing composition
semiconductor
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210858730.XA
Other languages
English (en)
Other versions
CN115678435A (zh
Inventor
洪承哲
韩德洙
朴韩址
金圭勋
郑恩先
权璋国
李亨株
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sk Enpus Co ltd
Original Assignee
Sk Enpus Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sk Enpus Co ltd filed Critical Sk Enpus Co ltd
Publication of CN115678435A publication Critical patent/CN115678435A/zh
Application granted granted Critical
Publication of CN115678435B publication Critical patent/CN115678435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/54—Silicon-containing compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1436—Composite particles, e.g. coated particles
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本发明涉及半导体工艺用抛光组合物和半导体器件的制备方法。提供一种包括胺类抛光率增强剂的半导体工艺用抛光组合物，所述半导体工艺用抛光组合物包括抛光颗粒，所述抛光颗粒包括所述胺类抛光率增强剂。所述半导体工艺用抛光组合物在所述抛光颗粒的表面周围还包括胺类表面改性剂，并且基于整体组合物，所述胺类抛光率增强剂中的胺基的含量和所述胺类表面改性剂中的胺基的含量的和为0.0185重量％以上。所述半导体工艺用抛光组合物在掺硼多晶硅层的抛光中可以实现目标范围的抛光率和缺陷防止性能。

Description

半导体工艺用抛光组合物以及半导体器件的制备方法
技术领域
本发明涉及一种半导体工艺用抛光组合物以及使用抛光组合物的半导体器件的制造方法。
背景技术
化学机械平坦化(Chemical Mechanical Planarization，CMP)或者化学机械抛光(Chemical Mechanical Polishing，CMP)工艺可以在各种领域中用于各种目的。CMP工艺在抛光对象的规定的被抛光面上进行，可以用于平坦化被抛光面、除去凝集的物质、解决晶格损伤、去除划痕与污染源等。
半导体工艺的CMP工艺技术可根据抛光对象膜质或者抛光后的表面的形状来进行分类。例如，可以按抛光对象膜质分为单晶硅(single silicon)或者多晶硅(polysilicon)，也可以按杂质的种类分为各种氧化膜金属膜CMP工艺。并且，还可以按抛光后的表面的形状来分为改善基板表面的粗糙度的工艺、平坦化多层电路布线导致的高度差的工艺、以及用于抛光后选择性形成电路布线的器件分离工艺。
可以在半导体器件的制造过程中多次应用CMP工艺。半导体器件包括多个层，并且每个层都包括复杂且微细的电路图案。另外，在最近的半导体器件中，单个芯片大小减小，且各层的图案都向着更复杂且微细的方向进化。因此，在半导体器件的制备过程中，CMP工艺的目的已经扩展到不仅包括电路布线的平坦化，还包括电路布线的分离及布线表面的改善等，其结果正在要求更加精密可靠的CMP性能。
这种用于CMP工艺的半导体工艺用抛光组合物作为通过摩擦来将被抛光面加工至目的水平的工艺用部件，在抛光后的被抛光对象的厚度均匀度、被抛光面的平坦度、抛光质量等方面可视为最重要的因素之一。
发明内容
要解决的技术问题
本发明的目的在于提供一种半导体工艺用抛光组合物以及使用抛光组合物的半导体器件的制备方法。
本发明的另一目的在于提供一种半导体工艺用抛光组合物，限制包含在抛光组合物的抛光颗粒的尺寸，且具有pH,Zeta电位等物性。
本发明的另一目的在于提供一种半导体工艺用抛光组合物，抛光工艺中使用半导体工艺用抛光组合物的电学特性，适当地调整掺硼膜质和半导体工艺用抛光组合物的吸附度，从而提高抛光速度且防止缺陷发生。
本发明的另一目的在于提供一种半导体工艺用抛光组合物，其在半导体基板的抛光工艺中，具有高工艺效率。
本发明的另一目的在于提供一种半导体器件的制备方法，当抛光所述掺硼膜质时，具有比现有半导体工艺用抛光组合物高的抛光率，同时将缺陷抑制在最低水平。
用于解决问题的手段
根据本发明的一实施例的半导体工艺用抛光组合物，包括：水，抛光颗粒，以及胺类抛光率增强剂；基于所述半导体工艺用抛光组合物的总重量，胺基的含量为0.0185重量％以上。
根据本发明的一实施例的所述抛光颗粒的表面键合有胺类表面改性剂，基于所述半导体工艺用抛光组合物的总重量，所述胺类抛光率增强剂中的胺基的含量和所述胺类表面改性剂中的胺基的含量的和为0.0185重量％以上。
根据本发明的一实施例的所述半导体工艺用抛光组合物的pH为4以下且Zeta电位为15mV至33mV。
根据本发明的一实施例的所述半导体工艺用抛光组合物的通过如下第1式表示的抛光强度指数PSI是0.6至5，
第1式：
在所述第1式中，
所述ZP为所述半导体工艺用抛光组合物的Zeta电位，
所述AC1为基于所述半导体工艺用抛光组合物的总重量的所述胺类表面改性剂中的胺基的重量％含量，
所述AC2为基于所述半导体工艺用抛光组合物的总重量的所述胺类抛光率增强剂中的胺基的重量％含量。
根据本发明的一实施例的所述半导体工艺用抛光组合物还可以包括氮化硅抑制剂和表面活性剂。
根据本发明的一实施例的所述抛光颗粒的平均粒径为30nm至50nm，粘度为1.20cps至1.40cps。
根据本发明的一实施例的所述半导体工艺用抛光组合物可以用于包括掺硼多晶硅层的半导体基板的抛光工艺。
根据本发明的一实施例的半导体器件的制备方法可包括如下步骤：提供包括掺硼多晶硅层的半导体基板；准备包括水、抛光颗粒和胺类抛光率增强剂且胺基的含量为0.0185重量％以上的半导体工艺用抛光组合物；以及通过使用所述半导体工艺用抛光组合物来抛光所述掺硼多晶硅层。
根据本发明的一实施例的半导体器件的制备方法，在使用所述半导体工艺用抛光组合物的抛光工艺中，掺硼多晶硅层的抛光率为以上。
根据本发明的一实施例的半导体器件的制备方法的所述半导体基板包括氮化硅膜，在使用所述半导体工艺用抛光组合物的抛光工艺中，氮化硅膜的抛光率为以下。
发明效果
本发明的半导体工艺用抛光组合物包括所述胺类抛光率增强剂，胺基的含量为整体组合物的0.0185w％以上，所述半导体工艺用抛光组合物示出适当的电学特性，由于这种特性，在抛光对象的抛光中可以表示目标范围的抛光率。
另外，所述半导体工艺用组合物具有特定范围内的抛光强度指数，增加抛光工艺中与抛光对象的吸附度，并且表示提高的抛光率和提高的抛光性能。
使用所述半导体工艺用组合物的半导体器件的制备方法对作为抛光对象的半导体基板的抛光具有高工艺效率，另外，所述半导体基板的被抛光面可以具有高抛光平坦度且将缺陷发生抑制在最低水平。
附图说明
图1是本发明一实施例的半导体器件制造工艺的示意性流程图。
图2是本发明一实施例的抛光工艺前的包括掺硼多晶硅膜和氮化硅膜的半导体基板的截面。
图3是本发明一实施例的使用半导体工艺用抛光组合物抛光的包括掺硼多晶硅膜和氮化硅膜的半导体基板的截面。
附图标记说明
110：抛光垫
120：平板
130：半导体基板
140：喷嘴
150：抛光浆料
210：硅晶片
220：氧化硅膜
230：氮化硅膜
240：掺硼多晶硅膜
T：沟槽。
具体实施方式
下面，对本发明的实施例进行详细说明，以使本发明所属技术领域的普通技术人员能够容易实施。然而，本发明可以以各种形式实现，并不限于这里所说明的实施例。
在本说明书中，除非另有说明，否则某一构成要素“包括”另一构成要素是指还可以包括其他构成要素而非排除其他构成要素。
在本说明书中，当提及某一构成要素“连接”于另一构成要素时，这不仅包括“直接连接”的情况，还包括“中间隔着其他构成要素连接”的情况。
在本说明书中，B位于A上是指B以与A直接接触的方式位于A上，或是指B在A与B之间夹着其他层的状态下位于A上，而不限于B以与A的表面直接接触的方式位于A上的意思。
在本说明书中，马库什型描述中包含的术语“其组合”是指，从由马库什型描述的多个构成要素组成的组中选择的一种以上的混合或组合，从而表示包括从由上述多个构成要素组成的组中选择的一种以上。
在本说明书中，“A和/或B”的记载是指“A、B或A和B”。
在本说明书中，除非另有说明，如“第一”、“第二”或“A”、“B”等术语用于将相同的术语彼此区分。
在本说明书中，除非另有说明，单数的表示可解释为包括从上下文解读的单数或复数的含义。
在本说明书中，“氢”为氢、轻氢、重氢或者超重氢。
在本说明书中，“烷基”是指源自具有1至40个碳原子的直链或者支链的饱和烃的一价取代基。作为其示例，可以列举，甲基、乙基、丙基、异丁基、仲丁基、戊基、异戊基、己基等，但不限于此。
在本说明书中，“烯基(alkenyl)”是指源自具有1个以上碳碳双键并具有2至40个碳原子的直链或者支链的不饱和烃的一价取代基。作为其示例，可以列举，乙烯基(vinyl)、烯丙基(allyl)、异丙烯基(isopropenyl)、2-丁烯基(2-butenyl)等，但不限于此。
在本说明书中，“炔基(alkynyl)”是指源自具有1个以上碳碳三键并且具有2至40个碳原子的直链或者支链的不饱和烃的一价取代基。作为其示例，可以列举，乙炔基(ethynyl)，2-丙炔基(2-propynyl)等，但不限于此。
在本说明书中，“环烷基”是指源自具有3至40个碳原子的单环或者多环非芳香族烃的一价取代基。作为这种环烷基的示例，可以列举，环丙基、环丁基、环戊基、环己基、降冰片基(norbornyl)、金刚烷基(adamantine)等，但不限于此。
以下，对本发明进行更加详细地说明。
根据本发明的一实施例的半导体工艺用抛光组合物包括水，并且包括抛光颗粒。
所述抛光颗粒作为可以使用于半导体工艺用抛光组合物的金属氧化物颗粒，例如，可以选自由胶体二氧化硅、气相二氧化硅、二氧化铈、氧化铝、二氧化钛、氧化锆以及它们的混合组成的组，然而不限于所述示例，可以由普通技术人员选择的金属氧化物颗粒可以不受限制地使用。
具体而言，所述抛光颗粒可选自胶体二氧化硅、气相二氧化硅、氧化铝、二氧化钛、氧化锆、无机复合颗粒、有机-无机复合颗粒、二氧化铈及其混合构成的组。
具体而言，基于整体半导体工艺用抛光组合物，可包括3重量％至20重量％，优选5重量％至15重量％，更优选7重量％至12重量％的所述抛光颗粒，但不限于此。当所述抛光颗粒的重量％满足上述范围时，可以最小化产生在被抛光体上的划痕，同时可以具有能够确保优异的抛光性能的分散稳定性。具体而言，如果在所述范围内，由于防止在被抛光体产生划痕，因此可以防止被抛光体的品质下降或抛光率或抛光平坦度等性能下降的问题。
即，随着所述抛光颗粒基于整体半导体工艺用抛光组合物满足上述范围，就制备的半导体工艺用抛光组合物而言，不仅能够最小化被抛光体中产生的划痕，且抛光率优异，因此易于平坦化对表面平坦性要求高的材料，如半导体装置用硅片。
键合在所述抛光颗粒的表面的胺类表面改性剂具体为用胺(Amine)基取代的硅烷化合物，键合在抛光颗粒的表面，可以将高水平的负电荷取代为一定水平的正电荷。当键合在抛光颗粒的表面的胺基与掺硼多晶硅表面接触时，通过催化作用加速掺硼多晶硅的表面腐蚀。另外，在物理上，抛光颗粒执行抛光作用的同时，可以将掺硼硅片的表面的粗糙度(roughness)调整到非常低的水平(小于)。
在将硼用作掺杂剂的掺硼多晶硅膜(BDPSi)的情况下，随着硼的含量增加，物理强度增加，因此具有在进行CMP工艺时，抛光率非常低的问题。为了解决这种问题，以往，使用了抛光组合物中含胺基的添加剂。然而，如上所述，在以添加剂形式添加胺类化合物的情况下，在晶片上的一部分产生化学反应，会在晶片上产生缺陷和抛光率偏差。
在将硼用作掺杂剂的掺硼多晶硅膜质的情况下，作为杂质添加第IIIA族元素硼，此时硼的添加量可以是每立方厘米1015至1019个。
当氨基硅烷键合于所述抛光颗粒的颗粒表面时，可以以如下所示的官能团进行键合，
化学式1：
其中，*表示与金属氧化物颗粒的表面键合的部分，R1和R2彼此相同或者不同，分别独立地选自由氢、被取代或未被取代的碳原子数为1至10的烷基、被取代或未被取代的碳原子数为3至10的环烷基、被取代或未被取代的碳原子数为2至10的烯基以及被取代或未被取代的碳原子数为2至10的炔基组成的组，L1选自由被取代或未被取代的碳原子数为1至10的亚烷基、被取代或未被取代的碳原子数为2至10的亚烯基、被取代或未被取代的碳原子数为2至10的亚炔基以及被取代或未被取代的碳原子数为3至10的亚环烷基组成的组。
具体而言，所述R1和R2可以彼此相同或者不同，可以分别独立地为碳原子数为1至10的烷基，L1可以为被取代或未被取代的碳原子数为1至10的亚烷基。
作为示例，所述氨基硅烷可以为选自由3-氨丙基三乙氧基硅烷、双[(3-三乙氧基硅烷)丙基]胺、3-氨丙基三甲氧基硅烷、双[(3-三甲氧基甲硅烷基)丙基]胺、3-氨丙基甲基二乙氧基硅烷、3-氨丙基甲基二甲氧基硅烷、N-[3-(三甲氧基硅基)丙基]乙二胺、N-双[3-(三甲氧基甲硅烷基)丙基]-1,2-乙二胺、N-[3-(三乙氧基甲硅烷基)丙基]乙二胺、二亚乙基三氨基丙基三甲氧基硅烷、二亚乙基三氨基丙基甲基二甲氧基硅烷、二乙氨基甲基三乙氧基硅烷、二乙氨基丙基三甲氧基硅烷、二乙氨基丙基三乙氧基硅烷、二甲氨基丙基三甲氧基硅烷、N-[3-(三甲氧基甲硅烷基)丙基]丁胺以及它们的组合组成的组中的任意一者。
具体而言，为了键合于抛光颗粒的表面，所使用的氨基硅烷为氨丙基三乙氧基硅烷，然而不限于所述示例，只要是能够提高硼掺杂硅晶片的抛光率且防止表面缺陷的氨基硅烷，则可以不受限制地使用。
基于整体半导体工艺用抛光组合物，所述胺类表面改性剂可以为0.01重量％至0.5重量％，优选可以为0.15重量％至0.4重量％，更优选可以为0.015重量％至0.3重量％。当包括在所述范围内时，通过键合到抛光颗粒的表面来表示对掺硼多晶硅膜的足够的抛光率，另外，包括防止晶片表面吸附的水平的氨基硅烷化合物，从而能够防止由于氨基硅烷化合物吸附在晶片表面而引起的缺陷的缺陷发生。
此外，在物理上表面改性的抛光颗粒进行抛光作用的同时，为了将掺硼多晶硅膜的表面的粗糙度控制在小于的低水平，需要在抛光颗粒的表面与对象膜质之间进行催化作用，根据对象膜质的粗糙度程度，存在需要增加催化反应的范围或大小的情况。
在这种情况下，仅靠改性的抛光表面的催化反应可能不足以控制晶片整体面积的粗糙度。即不能表现出如本发明中的非常低水平的表面的粗糙度。为了解决这个问题，当制造半导体工艺用抛光组合物时，除了表面改性的颗粒以外，还需要额外的添加剂。
根据一实现例的半导体工艺用抛光组合物可包括胺类抛光率增强剂。所述胺类抛光率增强剂中的胺基的含量和所述胺类表面改性剂中的胺基的含量的和可以是整体组合物的0.0185重量％以上。
具体而言，基于整体所述抛光组合物，所述胺基含量可以是0.0185重量％至0.0550重量％，可以是0.0190重量％至0.0500重量％，可以是0.0193重量％至0.0450重量％，可以是0.0195至0.037重量％，但不限于此。所述胺基含量满足上述范围的半导体工艺用抛光组合物可以最小化产生在被抛光体的划痕，并且可以确保能够提高抛光率的性能。具体而言，掺硼多晶硅膜含有硼作为杂质，但呈现负电荷，胺类抛光率增强剂通过胺基呈现正电荷并引起键合，并且可以通过所述键合的表面保护效果来防止抛光工艺中异物吸附到多晶硅膜，因此可以防止划痕等缺陷发生。
另外，当多晶硅膜与水接触时，形成Si-OH或Si-O-Si键，所述键通过胺类抛光率增强剂中的胺基形成Si-N键，-OH基团与H2O发生缩合反应。所述缩合反应形成的Si-N键将电子移向胺，从而可以通过削弱多晶硅膜中的Si-Si之间的键合来提高抛光率。
更具体地，所述抛光率增强剂可选自由甘氨酸(glycine)、β-丙氨酸甜菜碱、硬脂甜菜碱以及它们的混合物组成的组，优选甘氨酸，但不限于上述示例。
所述抛光率增强剂可以与如上所述的胺类表面改性剂所键合的抛光颗粒一起包括在抛光组合物中，以提高对于掺硼多晶硅膜的抛光率，并且可以表现出非常低水平的表面粗糙度。
以半导体工艺用抛光组合物整体为基准，可包括0.03重量％至0.095重量％的抛光率增强剂，优选包括0.05重量％至0.08重量％的抛光率增强剂。当在上述范围内混合使用时，不仅可以表现出对于掺硼多晶硅膜的高蚀刻率，还可以调节与氮化硅膜的抛光选择比。
根据本发明的一实施例的半导体工艺用抛光组合物的pH可以是pH 1.8至pH 5，可以是pH 2.2至pH 4.5，可以是pH 2.3至pH 4或pH 2.35至pH 2.5，根据一实施例的所述半导体工艺用抛光组合物的Zeta电位可以是15mv至33mV、17mv至30mV、20mv至27mV或21mv至25mV。
由于所述pH满足上述范围的半导体工艺用抛光组合物与具有相对较多的负电荷的掺硼多晶硅层的吸附程度比大，因此可以提高被抛光层抛光时的抛光率。所述Zeta电位可以用作数字化所述抛光颗粒分散度的数据。由于所述Zeta电位满足上述范围的半导体工艺用抛光组合物的抛光组合物具有适当的分散稳定性，由于抛光被抛光体时的抛光颗粒适当，因此最小化划痕的同时可以确保能够提高抛光率的性能。
根据本发明的一实施例的所述半导体工艺用抛光组合物的通过如下第1式表示的抛光强度指数PSI是0.6至5，
第1式：
在所述第1式中，
所述ZP为所述半导体工艺用抛光组合物的Zeta电位，
所述AC1为基于所述半导体工艺用抛光组合物的总重量的所述胺类表面改性剂中的胺基的重量％含量，
所述AC2为基于所述半导体工艺用抛光组合物的总重量的所述胺类抛光率增强剂中的胺基的重量％含量。
所述抛光强度指数可以是由于所述抛光组合物中的胺基和Zeta电位引起的所述抛光组合物与被抛光体的键合程度。
用于计算所述抛光强度指数的分母是用于校正关于Zeta电位、基于整体组合物的胺类表面改性剂中的胺基的重量％含量和基于整体组合物的所述胺类抛光率增强剂中的胺基的重量％含量的值的基准值。
具体而言，在所述抛光组合物中，胺类表面改性剂和胺类抛光率增强剂中的胺基可以与掺硼多晶硅膜质形成键合。所述抛光组合物的Zeta电位是这种键合的形成程度的数字化概念，为了确认Zeta电位、胺类表面改性剂和胺类抛光率增强剂中含有的胺基的含量的抛光率改善效果和缺陷发生防止效果，可以使用抛光强度指数。例如，当使用在掺硼多晶硅膜时，所述抛光强度指数满足上述范围的半导体工艺用抛光组合物因Zeta电位、胺类表面改性剂中含有的胺基含量和所述胺类抛光率增强剂中含有的胺基的含量的影响表示高水平的抛光性能，并且可以防止因抛光工艺的缺陷发生。
在使用硼作为掺杂剂的掺硼多晶硅膜(BDPSi)的情况下，随着硼的含量增加，物理强度增加，因此存在进行CMP工艺时抛光率相对较低的问题。为了解决这种问题，可以使用抛光组合物中含有胺基的胺类表面改性剂或胺类抛光率增强剂。当胺基的含量基于整体所述抛光组合物在适当范围时，由于相对于硼具有正电荷的胺，所述掺硼多晶硅膜质与抛光组合物之间的键合力增加，并且可以增加抛光率。
所述半导体工艺用抛光组合物的胺基含量可以通过综合调整抛光颗粒中胺类表面改性剂、胺类抛光率增强剂、pH调节剂、表面活性剂、氮化硅抛光抑制剂等来设计。
作为本发明的一实施例，由于所述胺类表面改性剂含有亲水基团，因此虽然在抛光被抛光体时提高抛光率，但作为抛光颗粒的表面改性剂的作用很大。相反地，所述胺类抛光率增强剂具有亲水基团。所述抛光率增强剂的亲水基团的亲水性相对高于所述胺类表面改性剂的亲水基团的亲水性。因此，所述胺类抛光率增强剂即使在水中也与被抛光体的键合力高，因此更有效于提高抛光被抛光体时的抛光率。所述抛光率增强剂在半导体基板的表面引起部分化学反应。因此，由于根据本实施例的抛光组合物具有基于整体抛光组合物含有适当含量的所述胺类表面改性剂和所述胺类抛光率增强剂，因此可以减少发生在半导体基板的表面的化学反应引起的缺陷(defect)和抛光率偏差。具体而言，呈现负电荷的掺硼多晶硅膜与胺类抛光率增强剂中呈现正电荷的胺基键合，因此通过所述键合形成H2O。所述键合通过对掺硼多晶硅膜的表面保护效果防止异物的吸附，因此可以削弱多晶硅膜质中Si-Si之间的键合并提高抛光率。
所述抛光组合物除了胺类抛光率增强剂以外，还添加添加剂、表面活性剂等，因此可以改变抛光组合物的pH。所述抛光组合物的pH可以是pH1.8至pH 5，可以是pH 2.2至pH4.5，可以是pH 2.3至pH 4或pH 2.35至pH 2.5。当以所述范围维持酸性环境时，防止金属成分或抛光装置的过度腐蚀，并且可以将抛光速度和品质保持在一定水平以上。
在根据本发明的一实施例的半导体工艺用抛光组合物中，所述抛光组合物还可包括氮化硅抑制剂和表面活性剂。
包含所述氮化硅抑制剂，以在抛光工艺中将氮化硅膜用作抛光停止膜(Stoppedlayer)。抛光停止膜通常可以直接形成在半导体基板上，还可以通过电极、导电膜、导电膜图案、绝缘膜或绝缘膜图案等其他结构形成。通常，在抛光停止膜上形成抛光对象膜。在抛光工艺中，对抛光对象膜进行抛光工艺直到抛光停止膜的上表面露出。
即，在本发明中，抛光对象膜为掺硼多晶硅膜，抛光停止膜为氮化硅膜。可以根据抛光停止膜的暴露，停止对掺硼多晶硅膜的抛光工艺。
为了抑制对于所述氮化硅膜的抛光，本发明包括氮化硅抑制剂，所述氮化硅抑制剂可选自由聚丙烯酸(polyacrylic acid)、聚磷酸(polyphosphoric acid)、聚马来酸(polymaleic acid)、聚甲基丙烯酸(polymethacrylic acid)、聚丙烯酰胺-共-丙烯酸(polyacrylamide-co-acrylic acid)、聚丙烯酸-共-马来酸(polyacrylic acid-co-maleic acid)、聚丙烯酰胺-共-丙烯酸(polyacrylamide-co-acrylic acid)以及它们的混合物组成的组，优选为聚丙烯酸，但不限于上述示例，只要是能够用作抛光抑制剂的结构则本领域技术人员可以不受限制地使用。
以半导体工艺用抛光组合物整体为基准，包括0.05重量％至0.13重量％的所述氮化硅抑制剂，优选包括0.06重量％至0.10重量％的所述氮化硅抑制剂。当在上述范围内混合使用时，可以通过抑制对于氮化硅膜的抛光，来调节氮化硅膜与掺硼多晶硅膜的抛光选择比。
所述表面活性剂可以是非离子型表面活性剂。
所述非离子型表面活性剂可以选自由聚乙二醇(polyethylene glycol)、聚丙二醇(polypropylene glycol)、聚乙烯-丙烯共聚物(polyethylene-propylene copolymer)、聚环氧烷(polyalkyl oxide)、聚环氧氧乙烯(polyoxyethylene oxide；PEO)，聚氧化乙烯(polyethylene oxide)、聚氧化丙烯(polypropylene oxide)组成的组，氟类表面活性剂可以选自由磺酸钠氟类表面活性剂(sodium sulfonate fluorosurfactant)、磷酸酯氟类表面活性剂(phosphate ester fluorosurfactant)、氧化胺氟类表面活性剂(amine oxidefluorosurfactant)、甜菜碱型氟类表面活性剂(betaine fluorosurfactant)、羧酸铵氟类表面活性剂(ammonium carboxylate fluorosurfactant)、硬脂酸酯氟类表面活性剂(stearate ester fluorosurfactant)，季铵氟类表面活性剂(quaternary ammoniumfluorosurfactant)，环氧乙烷/环氧丙烷氟类表面活性剂(ethylene oxide/propyleneoxide fluorosurfactant)以及聚氧化乙烯氟类表面活性剂(polyoxyethylenefluorosurfactant)组成的组。
以半导体工艺用抛光组合物整体为基准，可包括0.0015重量％至0.005重量％的所述表面活性剂，优选包括0.0015重量％至0.003重量％的所述表面活性剂。当在上述范围内混合使用时，可以抑制因抛光工艺产生的晶片表面的缺陷。具体而言，由于在所述范围内包括表面活性剂，表示优异的抛光性能的同时防止缺陷发生，并且还可以表示高的表面的粗糙度。另外，在抛光组合物制备时，可以通过防止气泡产生来提高制备效率。
本发明的抛光组合物可以包含pH调节剂，所述pH调节剂可以选自由盐酸、磷酸、硫酸、氢氟酸、溴酸、碘酸、甲酸、丙二酸、马来酸、草酸、醋酸，己二酸、柠檬酸、乙酸、丙酸、富马酸、油酸、水杨酸、庚二酸、苯甲酸、琥珀酸、邻苯二甲酸、酪酸、戊二酸、谷氨酸、乙醇酸、乳酸、天门冬氨酸、酒石酸以及氢氧化钾组成的组中的至少任意一种。
以所述半导体工艺用抛光组合物整体为基准，可包括0.01重量％至0.05重量％的所述pH调节剂。半导体工艺用抛光组合物的pH可以为2至5，优选地，可以为2至3。在以该范围保持酸性环境的情况下，能够在防止金属成分或者抛光装置过度腐蚀的同时将抛光速度和品质保持在一定水平以上。
根据本发明的一实施例的半导体工艺用抛光组合物的特征在于，掺硼多晶硅膜的蚀刻率为以上，氮化硅膜的蚀刻率为/>以下。
具体而言，在本发明的抛光组合物中，掺硼多晶硅膜的蚀刻率为1000至以上，优选为1500至/>以上，更优选为2000至/>以上，当表示所述范围的蚀刻率时，可以对掺硼多晶硅膜表示优异的蚀刻性能，因此减少抛光时间，这可以减少工艺时间，从而可以提高工产量。
另外，氮化硅膜的蚀刻率为10至以下，优选为20至/>以下，这对氮化硅膜表示低的蚀刻率，因此可以将氮化硅膜用作抛光停止膜。
具体而言，如上所述，当使用本发明的抛光组合物进行抛光工艺时，在对掺硼多晶硅膜表示所述范围内的蚀刻率的情况下，可以提高对掺硼多晶硅膜的抛光性能，对于氮化硅膜，当蚀刻率在所述范围内时，用作抛光停止膜，因此可以防止如凹陷(Dishing)和腐蚀(Erosion)的工艺缺陷发生。
本发明的半导体工艺用抛光组合物的特征在于，氮化硅膜(SiN)与掺硼多晶硅膜的抛光选择比为1:50至1:600，优选为1:50至1:200，更优选为1:50至1:100。具体而言，提高对掺硼多晶硅膜的抛光率，并且氮化硅膜作为抛光停止膜(Stopper layer)，应表示低的抛光率。当在所述抛光选择比范围内时，可以对掺硼多晶硅膜表示高水平的抛光效率，可以通过将氮化硅膜用作抛光停止膜来防止如凹陷和腐蚀的工艺缺陷发生。
用于表示本发明的抛光组合物的抛光选择比的半导体基板具体是通过在裸硅晶片(Bare silicon wafer)上沉积SiN而具有厚度的氮化硅膜(SiN)的300mm的晶片。
具体而言，通过将氮化硅膜用作抛光停止膜来抛光掺硼多晶硅膜。如本发明，通过调整氮化硅膜(SiN)与掺硼多晶硅膜的抛光选择比来最小化工艺缺陷，因此可以提供高品质的抛光表面。
根据本发明的一实施例的半导体工艺用抛光组合物除上述各种成分和以下说明的各个附加成分之外包含溶剂作为剩余成分。所述溶剂可以为水，优选地，使用超纯水。所包含的溶剂可以在针对抛光颗粒、表面改性剂、抛光率改进剂、pH调节剂、表面活性剂以及抛光抑制剂的含量范围的剩余含量范围内。
所述半导体工艺用组合物的固体含量可以是约5重量％至约20重量％。当所述半导体工艺用组合物包括上述各成分和所述溶剂并满足所述范围的固体含量时，将所述半导体工艺用组合物使用于抛光工艺时可能易于以均匀地流量注入，另外，可以有利于所述半导体工艺用组合物的分配和存储过程中确保均匀的分散性和存储稳定性。
图1示出了一实施例的半导体器件制造工艺的示意性工艺图。参照图1，在平板120上安装一实施例的抛光垫110后，在所述抛光垫110上布置作为抛光对象的半导体基板130。为了进行抛光，通过喷嘴140向所述抛光垫110上喷射抛光浆料150。
通过所述喷嘴140供给的抛光浆料150的流量可以在约10cm3/min至约1000cm3/min的范围内根据目的选择，例如，可以为约50cm3/min至约500cm3/min，但不限于此。
所述半导体基板130的被抛光面直接接触于所述抛光垫110的抛光面。
此后，所述半导体基板130和所述抛光垫110相对旋转，从而能够对所述半导体基板130的表面进行抛光。这时，所述半导体基板130的旋转方向和所述抛光垫110的旋转方向可以相同或者相反。所述半导体基板130和所述抛光垫110的旋转速度分别可以在约10rpm至约500rpm范围内根据目的选择，例如，可以为约30rpm至约200rpm，但不限于此。
作为所述半导体基板抛光工艺的一个示例，当对基板进行抛光时，在钨阻挡金属层(Tungsten barrier metal layer)CMP工艺的情况下，不仅是钨(W)膜质，氧化硅膜和用作阻挡金属膜质的钛/氮化钛膜质3种膜质可以同时暴露。本发明的所述半导体工艺用抛光组合物可以适用于对掺硼多晶硅膜质暴露的基板进行抛光工艺。
对于半导体工艺用抛光组合物的具体说明与上面的说明重复，因此省略其记载。
在一实现例中，所述半导体器件的制备方法可包括如下步骤：提供包括掺硼多晶硅层的半导体基板130；准备包括水、抛光颗粒和胺类抛光率增强剂且胺基的含量为0.0185重量％以上的半导体工艺用抛光组合物；以及通过使用所述半导体工艺用抛光组合物来抛光所述掺硼多晶硅层。
具体而言，所述半导体基板130可包括掺硼多晶硅膜和氮化硅膜。
可通过图2和图3更具体地确认所述半导体器件的制造方法。图2是抛光工艺前的包括掺硼多晶硅膜240和氮化硅膜230的半导体基板的截面，图3是本发明一实施例的使用半导体工艺用抛光组合物抛光的包括掺硼多晶硅膜240和氮化硅膜230的半导体基板的截面。
参照图2，在半导体基板形成有具有垂直壁面的沟槽T，层叠有硅晶片210、氧化硅膜220以及氮化硅膜230，并且沉积有掺硼多晶硅膜240。使用本发明的抛光组合物对图2的半导体基板进行抛光工艺，抛光出图3所示的掺硼多晶硅膜240。本发明的抛光组合物对于掺硼多晶硅膜240表现出高抛光率，氮化硅膜230作为抛光停止膜，表现出低抛光率。由于上述特征，当用本发明的抛光组合物进行抛光时，若氮化硅膜230暴露，则说明完成了抛光工艺。如图2和图3所示，所述半导体器件的制造方法可通过使用本发明的抛光组合物，控制氮化硅膜(SiN)与掺硼多晶硅膜240的抛光选择比，使工艺缺陷最小化，从而可以提供高品质的抛光表面。
实施例
半导体抛光用组合物的制备
使用胶体二氧化硅作为金属氧化物颗粒。所述胶体二氧化硅制备成与作为表面改性剂的3-氨丙基三乙氧基硅烷进行反应，从而使氨基硅烷化合物键合到表面。
作为溶剂，使用超纯水；作为抛光率改进剂，使用甘氨酸；作为pH调节剂，使用乙酸(Acetic acid)和/或氢氧化钾(Potassium hydroxide)；作为表面活性剂，使用聚乙二醇和/或氟类表面活性剂；作为抛光抑制剂，使用聚丙烯酸，从而制造了半导体抛光用组合物。
所述组合物以如以下表1的范围混合制备，其余均为超纯水。
[表1]
(单位：重量％)
实验例1
半导体工艺用抛光组合物的物性评估
对于所制备的半导体工艺用抛光组合物的抛光颗粒的尺寸(nm)、pH、粘度(cP)和Zeta电位如下表2。
具体而言，通过动态光散射粒度分析仪，测定了颗粒平均直径：
设备公司:Malvern
型号名称:Nano-ZS
物质输入：胶体二氧化硅
折射率输入:1.457
输入如上所述的信息，将抛光组合物以0.5重量％的浓度稀释，并将5ml加入粒径分布单元(size distribution cell)中，测量颗粒的平均直径。颗粒分布值按一组10次共进行3组，记录平均值。
通过使用测定所述颗粒平均直径的设备相同的ZETASIZER Nano-ZS90(Malvern)来测定了Zeta电位。将10ml内的抛光组合物的原液放入粒径分析单元(zeta sizer cell)并封闭后进行分析。记录了10次平均Zeta电位值。
在pH的情况下，通过使用Horiba公司的电导率/pH双重测量设备来测定，进行了对每个pH＝4、7、10的校准(calibration)，导电率也使用1013uS-cm溶液校准后，导出5次测定平均值作为结果值。
在粘度的情况下，通过使用AND公司的振动粘度计测量浆料样品(slurry sample)各自的原液的粘度。具体而言，使用去离子水(DI water)(1cp)校准后进行测量。将35ml的浆料放入45ml长方体单元并将样品容器固定在测定装备。通过将粘度测定传感器缓慢降低至不接触液面的程度调整高度后将其固定。移动固定有样品容器的旋钮后，将液面位于粘度测定传感器的凹部中央，测定30秒。
通过如下第1式计算抛光强度指数，
第1式：
在所述第1式中，
所述ZP为所述半导体工艺用抛光组合物的Zeta电位，
所述AC1为基于所述半导体工艺用抛光组合物的总重量的所述胺类表面改性剂中的胺基的重量％含量，
所述AC2为基于所述半导体工艺用抛光组合物的总重量的所述胺类抛光率增强剂中的胺基的重量％含量。
所述物性测定结果如下表2。
实验例2
半导体工艺用抛光组合物的抛光性能评估
(1)抛光评价
对于晶片的直径为300mm且厚度为约的掺硼多晶硅膜(刚沉积后的平均粗糙度/>)进行了抛光评价。具体地，抛光垫使用直径为30英寸且厚度为3T的SKC公司的HD-319B垫，以3.0psi的压力、103rpm的载体速度、97rpm的平台速度以及300ml/min的浆料流速条件进行了抛光60秒，同时以5lb的压力，200rpm的速度修整5分钟。
在相同抛光条件下，对约厚度的氮化硅膜质进行了额外的抛光评价。
通过测量所述抛光工艺进行后各个晶片的厚度来算出了相应浆料组合物的抛光率(抛光速度；)。
(2)缺陷(Defect)的测量
在与CMP评价相同的条件下进行抛光后，使用自备的化学清洁溶液，在刷子(Brush)的旋转速度为500rpm，时间为60s，化学喷射流速为2000cc/min的条件下进行了清洗工艺。完成清洗工艺的掺硼多晶硅膜质和未掺杂(un-doped)多晶硅膜质在密封状态下，使用韩国SKC株式会社拥有的AIT-XP+设备来测量了总的缺陷数量(total defect)。
(3)粗糙度(Roughness，Ra)的测量
使用完成缺陷测量的300mm晶片，进行了AFM测量。AFM测量是以如下方式进行：在300mm晶片的位置(-150mm～+150mm)区域中，分别在0mm、-75mm、+75mm、-150mm、+150mm位置，分别测量五次的Ra结果并计算了平均值。
所述抛光性能评价结果如下表2所示。
[表2]
根据所述表2，基于胺基含量和Zeta电位的抛光强度指数(PSI)为1.70和2.43的实施例1和实施例2在抛光性能评估中，掺硼多晶硅膜(BDPSi)的蚀刻率超过SiN的蚀刻率为/>以下，具有优异的抛光性能，并且在缺陷和表面粗糙度评估中也表示优异的效果。
具体而言，本发明是掺硼多晶硅膜的蚀刻率具有至少超过的抛光率且具有100ea以下的缺陷水平的抛光组合物，另外，主要特征在于，对SiN膜具有尽可能低水平的抛光率。
对于SiN膜，当无法具有低水平的抛光率时，当在抛光工艺中掺硼多晶硅膜和SiN膜质同时暴露时，SiN膜质不起到抛光停止膜的作用，因此可能会发生难以调整膜质的目标厚度的问题。另外，可能会引起由于抛光选择比差的凹陷。在表面粗糙度评估中，要调整为1nm以下，以免在后续工艺中识别为缺陷。
另外，就实施例3和4而言，对掺硼多晶硅膜表示以上的高水平的蚀刻率，对SiN也表示/>以下的蚀刻率，因此证实可用作抛光停止膜。
实施例5证实在抛光工艺结束后，在掺硼多晶硅膜中的缺陷和粗糙度评估也表示优异的效果。
就实施例6而言，证实了对掺硼多晶硅膜表示以上的高水平的蚀刻率。
考虑到综合部分，所述实施例1和2对掺硼多晶硅膜表示高水平的蚀刻率，在抛光工艺后，晶片表面的缺陷和粗糙度也表示优异的效果。另外，证实对氮化硅膜表示低的蚀刻率，因此可用作抛光停止膜。
与此不同，比较例1与实施例相比，虽然颗粒尺寸和粘度测定结果相似，但Zeta电位的值不同，胺类表面改性剂的含量低，整体抛光组合物中胺基的含量小于0.0185重量％，并且在计算抛光强度指数的结果中也脱离0.6至5，因此可以证实掺硼多晶硅膜(BDPSi)的蚀刻率低。
以上，对本发明的优选实施例进行了详细说明，本发明的权利范围不限于此，本领域技术人员利用所附权利范围限定的本发明的基本概念而进行的各种修改和改进也属于本发明的权利范围。

Claims (10)

1.一种半导体工艺用抛光组合物，其中，包括：
水，
抛光颗粒，以及
胺类抛光率增强剂；
所述抛光颗粒的表面键合有胺类表面改性剂，
基于所述半导体工艺用抛光组合物的总重量，所述胺类抛光率增强剂中的胺基的含量和所述胺类表面改性剂中的胺基的含量的和为0.0185重量％以上，
所述半导体工艺用抛光组合物的通过如下第1式表示的抛光强度指数PSI是0.6至5，
第1式：
在所述第1式中，
所述ZP为所述半导体工艺用抛光组合物的Zeta电位，
所述AC1为基于所述半导体工艺用抛光组合物的总重量的所述胺类表面改性剂中的胺基的重量％含量，
所述AC2为基于所述半导体工艺用抛光组合物的总重量的所述胺类抛光率增强剂中的胺基的重量％含量。
2.根据权利要求1所述的半导体工艺用抛光组合物，其中，
所述胺类表面改性剂为氨基硅烷。
3.根据权利要求1所述的半导体工艺用抛光组合物，其中，
所述半导体工艺用抛光组合物的pH为4以下且Zeta电位为15mV至33mV。
4.根据权利要求1所述的半导体工艺用抛光组合物，其中，
所述半导体工艺用抛光组合物还包括氮化硅抑制剂和表面活性剂。
5.根据权利要求1所述的半导体工艺用抛光组合物，其中，
所述抛光颗粒的平均粒径为30nm至50nm，粘度为1.20cps至1.40cps。
6.根据权利要求1所述的半导体工艺用抛光组合物，其中，
所述半导体工艺用抛光组合物用于包括掺硼多晶硅层的半导体基板的抛光工艺。
7.根据权利要求1所述的半导体工艺用抛光组合物，其中，
所述胺类抛光率增强剂选自由甘氨酸、β-丙氨酸甜菜碱、硬脂基甜菜碱及其混合构成的组。
8.一种半导体器件的制备方法，其中，包括如下步骤：
提供包括掺硼多晶硅层的半导体基板；
准备包括水、抛光颗粒和胺类抛光率增强剂的半导体工艺用抛光组合物；以及
通过使用所述半导体工艺用抛光组合物来抛光所述掺硼多晶硅层；
所述抛光颗粒的表面键合有胺类表面改性剂，
基于所述半导体工艺用抛光组合物的总重量，所述胺类抛光率增强剂中的胺基的含量和所述胺类表面改性剂中的胺基的含量的和为0.0185重量％以上，
所述半导体工艺用抛光组合物的通过如下第1式表示的抛光强度指数PSI是0.6至5，
第1式：
在所述第1式中，
所述ZP为所述半导体工艺用抛光组合物的Zeta电位，
所述AC1为基于所述半导体工艺用抛光组合物的总重量的所述胺类表面改性剂中的胺基的重量％含量，
所述AC2为基于所述半导体工艺用抛光组合物的总重量的所述胺类抛光率增强剂中的胺基的重量％含量。
9.根据权利要求8所述的半导体器件的制备方法，其中，
所述掺硼多晶硅层的抛光率为以上。
10.根据权利要求8所述的半导体器件的制备方法，其中，
所述半导体基板还包括氮化硅膜，
所述氮化硅膜的抛光率为以下。
CN202210858730.XA 2021-07-22 2022-07-20 半导体工艺用抛光组合物以及半导体器件的制备方法 Active CN115678435B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0096258 2021-07-22
KR1020210096258A KR102638622B1 (ko) 2021-07-22 2021-07-22 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
CN115678435A CN115678435A (zh) 2023-02-03
CN115678435B true CN115678435B (zh) 2024-05-03

Family

ID=82656668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210858730.XA Active CN115678435B (zh) 2021-07-22 2022-07-20 半导体工艺用抛光组合物以及半导体器件的制备方法

Country Status (5)

Country Link
US (1) US20230040931A1 (zh)
EP (1) EP4122991A3 (zh)
JP (1) JP7462707B2 (zh)
KR (1) KR102638622B1 (zh)
CN (1) CN115678435B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117327451B (zh) * 2023-09-28 2024-03-22 中建材光芯科技有限公司 一种用于聚合物光纤面板抛光的抛光合剂及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101802125A (zh) * 2007-09-21 2010-08-11 卡伯特微电子公司 使用经氨基硅烷处理的研磨剂颗粒的抛光组合物和方法
CN102585704A (zh) * 2010-12-17 2012-07-18 韩国首尔步瑞株式会社 化学机械抛光浆料组合物及使用其制造半导体器件的方法
US10119048B1 (en) * 2017-07-31 2018-11-06 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Low-abrasive CMP slurry compositions with tunable selectivity
CN112680109A (zh) * 2019-10-18 2021-04-20 三星Sdi株式会社 用于抛光铜膜的cmp浆料组合物和用其抛光铜膜的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11246852A (ja) * 1998-03-03 1999-09-14 Sony Corp 研磨用スラリー、その調製方法及び化学的・機械的研磨方法
JP5441362B2 (ja) * 2008-05-30 2014-03-12 富士フイルム株式会社 研磨液及び研磨方法
US8697576B2 (en) * 2009-09-16 2014-04-15 Cabot Microelectronics Corporation Composition and method for polishing polysilicon
JP2011146423A (ja) 2010-01-12 2011-07-28 Hitachi Chem Co Ltd 基板の研磨方法
US8778212B2 (en) 2012-05-22 2014-07-15 Cabot Microelectronics Corporation CMP composition containing zirconia particles and method of use
KR20150044479A (ko) * 2013-10-16 2015-04-27 주식회사 케이씨텍 구리막 및 산화막의 연마용 슬러리 조성물
US9127187B1 (en) 2014-03-24 2015-09-08 Cabot Microelectronics Corporation Mixed abrasive tungsten CMP composition
SG11201610330TA (en) 2014-06-25 2017-01-27 Cabot Microelectronics Corp Tungsten chemical-mechanical polishing composition
KR20160035858A (ko) * 2014-09-24 2016-04-01 삼성전자주식회사 반도체 소자 제조 방법
KR101693278B1 (ko) 2015-09-25 2017-01-05 유비머트리얼즈주식회사 슬러리 및 이를 이용한 기판 연마 방법
KR102040297B1 (ko) * 2016-12-22 2019-11-04 삼성에스디아이 주식회사 Cmp 슬러리 조성물 및 이를 이용한 연마방법
KR20180073131A (ko) * 2016-12-22 2018-07-02 주식회사 케이씨텍 Sti 공정용 연마 슬러리 조성물
US10822524B2 (en) * 2017-12-14 2020-11-03 Rohm And Haas Electronic Materials Cmp Holdings, I Aqueous compositions of low dishing silica particles for polysilicon polishing
US10626298B1 (en) * 2019-03-20 2020-04-21 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing compositions and methods for suppressing the removal rate of amorphous silicon
KR20220149148A (ko) * 2021-04-30 2022-11-08 에스케이씨솔믹스 주식회사 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101802125A (zh) * 2007-09-21 2010-08-11 卡伯特微电子公司 使用经氨基硅烷处理的研磨剂颗粒的抛光组合物和方法
CN102585704A (zh) * 2010-12-17 2012-07-18 韩国首尔步瑞株式会社 化学机械抛光浆料组合物及使用其制造半导体器件的方法
US10119048B1 (en) * 2017-07-31 2018-11-06 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Low-abrasive CMP slurry compositions with tunable selectivity
CN112680109A (zh) * 2019-10-18 2021-04-20 三星Sdi株式会社 用于抛光铜膜的cmp浆料组合物和用其抛光铜膜的方法

Also Published As

Publication number Publication date
JP7462707B2 (ja) 2024-04-05
US20230040931A1 (en) 2023-02-09
JP2023016791A (ja) 2023-02-02
KR20230015013A (ko) 2023-01-31
EP4122991A3 (en) 2023-02-01
EP4122991A2 (en) 2023-01-25
KR102638622B1 (ko) 2024-02-19
CN115678435A (zh) 2023-02-03
TW202305074A (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
KR101349983B1 (ko) 반도체 집적 회로 장치용 연마제, 연마 방법 및 반도체 집적 회로 장치의 제조 방법
KR101406642B1 (ko) 화학 기계 연마용 수계 분산체 및 화학 기계 연마 방법, 및화학 기계 연마용 수계 분산체를 제조하기 위한 키트
KR20120024810A (ko) Ｃｍｐ 연마액, 기판의 연마 방법 및 전자 부품
EP1123956A1 (en) Aqueous dispersion for chemical mechanical polishing
KR100578596B1 (ko) 화학기계적 연마용 슬러리 조성물, 이를 이용한반도체소자의 표면 평탄화 방법 및 슬러리 조성물의선택비 제어방법
KR20080012864A (ko) 반도체용 연마제
KR100624594B1 (ko) 반도체 장치의 제조 방법
CN115678435B (zh) 半导体工艺用抛光组合物以及半导体器件的制备方法
KR20240063849A (ko) 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법
KR101371853B1 (ko) 연마슬러리
CN111718657A (zh) 化学机械抛光组合物及抑制无定形硅的去除速率的方法
JP4860152B2 (ja) 研磨剤組成物とそれによる研磨方法
KR102005254B1 (ko) 기판의 폴리싱 방법
JPH1131675A (ja) ケイ素誘導体又はケイ素を基材とした分離材料の層のための新規な化学機械的研磨方法
TWI835211B (zh) 半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製備方法
CN115260911B (zh) 半导体工艺用抛光组合物以及半导体器件的制造方法
JP7494243B2 (ja) 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法
CN115197645B (zh) 半导体工艺用抛光组合物以及半导体器件的制造方法
US20230064047A1 (en) Composition for chemical mechanical polishing, method for chemical mechanical polishing, and method for manufacturing chemical mechanical polishing particles
WO2023189400A1 (ja) 砥粒の製造方法、化学機械研磨用組成物および研磨方法
JP7167558B2 (ja) 化学機械研磨用水系分散体
KR20220117293A (ko) 화학 기계 연마용 조성물, 화학 기계 연마 방법, 및 화학 기계 연마용 입자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Gyeonggi Do, South Korea

Applicant after: SK Enpus Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: SKC SOLMICS Co.,Ltd.

GR01 Patent grant
GR01 Patent grant