TW202305074A - 半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製備方法 - Google Patents

半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製備方法 Download PDF

Info

Publication number
TW202305074A
TW202305074A TW111127479A TW111127479A TW202305074A TW 202305074 A TW202305074 A TW 202305074A TW 111127479 A TW111127479 A TW 111127479A TW 111127479 A TW111127479 A TW 111127479A TW 202305074 A TW202305074 A TW 202305074A
Authority
TW
Taiwan
Prior art keywords
polishing
amine
polishing composition
semiconductor
semiconductor process
Prior art date
Application number
TW111127479A
Other languages
English (en)
Other versions
TWI835211B (zh
Inventor
洪承哲
韓德洙
朴韓址
金圭勳
鄭恩先
權璋國
李亨株
Original Assignee
南韓商Ｓｋｃ索密思有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｓｋｃ索密思有限公司 filed Critical 南韓商Ｓｋｃ索密思有限公司
Publication of TW202305074A publication Critical patent/TW202305074A/zh
Application granted granted Critical
Publication of TWI835211B publication Critical patent/TWI835211B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/54—Silicon-containing compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1436—Composite particles, e.g. coated particles
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

提供一種包括胺類拋光率增強劑的半導體製程用拋光組合物，所述半導體製程用拋光組合物包括拋光顆粒，所述拋光顆粒包括所述胺類拋光率增強劑。所述半導體製程用拋光組合物在所述拋光顆粒的表面周圍還包括胺類表面改性劑，並且基於整體組合物，所述胺類拋光率增強劑中的胺基的含量和所述胺類表面改性劑中的胺基的含量的和為0.0185重量%以上。所述半導體製程用拋光組合物在摻硼多晶矽層的拋光中可以實現目標範圍的拋光率和缺陷防止性能。

Description

半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製備方法
本發明關於一種半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製造方法。
化學機械平坦化（Chemical Mechanical Planarization；CMP）或者化學機械拋光（Chemical Mechanical Polishing；CMP）製程可以在各種領域中用於各種目的。CMP製程在拋光對象的規定的被拋光面上進行，可以用於平坦化被拋光面、除去凝集的物質、解決晶格損傷、去除劃痕與污染源等。
半導體製程的CMP製程技術可根據拋光對象膜質或者拋光後的表面的形狀來進行分類。例如，可以按拋光對象膜質分為單晶矽（single silicon）或者多晶矽（poly silicon），也可以按雜質的種類分為各種氧化膜金屬膜CMP製程。並且，還可以按拋光後的表面的形狀來分為改善基板表面的粗糙度的製程、平坦化多層電路佈線導致的高度差的製程、以及用於拋光後選擇性形成電路佈線的裝置分離製程。
可以在半導體裝置的製造過程中多次應用CMP製程。半導體裝置包括多個層，並且每個層都包括複雜且微細的電路圖案。另外，在最近的半導體裝置中，單個晶片大小減小，且各層的圖案都向著更複雜且微細的方向進化。因此，在半導體裝置的製備過程中，CMP製程的目的已經擴展到不僅包括電路佈線的平坦化，還包括電路佈線的分離及佈線表面的改善等，其結果正在要求更加精密可靠的CMP性能。
這種用於CMP製程的半導體製程用拋光組合物作為藉由摩擦來將被拋光面加工至目的水平的製程用部件，在拋光後的被拋光對象的厚度均勻度、被拋光面的平坦度、拋光品質等方面可視為最重要的因素之一。
[發明所欲解決的技術問題]
本發明的目的在於提供一種半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製備方法。
本發明的另一目的在於提供一種半導體製程用拋光組合物，限制包含在拋光組合物的拋光顆粒的尺寸，且具有pH、Zeta電位等物性。
本發明的另一目的在於提供一種半導體製程用拋光組合物，拋光製程中使用半導體製程用拋光組合物的電學特性，適當地調整摻硼膜質和半導體製程用拋光組合物的吸附度，從而提高拋光速度且防止缺陷發生。
本發明的另一目的在於提供一種半導體製程用拋光組合物，其在半導體基板的拋光製程中，具有高製程效率。
本發明的另一目的在於提供一種半導體裝置的製備方法，當拋光所述摻硼膜質時，具有比現有半導體製程用拋光組合物高的拋光率，同時將缺陷抑制在最低水平。 [用於解決問題的技術手段]
根據本發明的一實施例的半導體製程用拋光組合物，包括：水；拋光顆粒；以及胺類拋光率增強劑，基於所述半導體製程用拋光組合物的總重量，胺基的含量為0.0185重量%以上。
根據本發明的一實施例的所述拋光顆粒的表面鍵合有胺類表面改性劑，基於所述半導體製程用拋光組合物的總重量，所述胺類拋光率增強劑中的胺基的含量和所述胺類表面改性劑中的胺基的含量的和為0.0185重量%以上。
根據本發明的一實施例的所述半導體製程用拋光組合物的pH為4以下且Zeta電位為15mV至33mV。
根據本發明的一實施例的所述半導體製程用拋光組合物的藉由以下第1式表示的拋光強度指數PSI是0.6至5， 第1式：
Figure 02_image001
在所述第1式中， 所述ZP為所述半導體製程用拋光組合物的Zeta電位， 所述AC1為基於所述半導體製程用拋光組合物的總重量的所述胺類表面改性劑中的胺基的重量%含量， 所述AC2為基於所述半導體製程用拋光組合物的總重量的所述胺類拋光率增強劑中的胺基的重量%含量。
根據本發明的一實施例的所述半導體製程用拋光組合物還可以包括氮化矽抑制劑和表面活性劑。
根據本發明的一實施例的所述拋光顆粒的平均粒徑為30nm至50nm，黏度為1.20cps至1.40cps。
根據本發明的一實施例的所述半導體製程用拋光組合物可以用於包括摻硼多晶矽層的半導體基板的拋光製程。
根據本發明的一實施例的半導體裝置的製備方法可包括以下步驟：提供包括摻硼多晶矽層的半導體基板；準備包括水、拋光顆粒和胺類拋光率增強劑且胺基的含量為0.0185重量%以上的半導體製程用拋光組合物；以及藉由使用所述半導體製程用拋光組合物來拋光所述摻硼多晶矽層。
根據本發明的一實施例的半導體裝置的製備方法，在使用所述半導體製程用拋光組合物的拋光製程中，摻硼多晶矽層的拋光率為1000Å/min以上。
根據本發明的一實施例的半導體裝置的製備方法的所述半導體基板包括氮化矽膜，在使用所述半導體製程用拋光組合物的拋光製程中，氮化矽膜的拋光率為100Å/min以下。 [發明效果]
本發明的半導體製程用拋光組合物包括所述胺類拋光率增強劑，胺基的含量為整體組合物的0.0185w%以上，所述半導體製程用拋光組合物示出適當的電學特性，由於這種特性，在拋光對象的拋光中可以表示目標範圍的拋光率。
另外，所述半導體製程用組合物具有特定範圍內的拋光強度指數，增加拋光製程中與拋光對象的吸附度，並且表示提高的拋光率和提高的拋光性能。
使用所述半導體製程用組合物的半導體裝置的製備方法對作為拋光對象的半導體基板的拋光具有高製程效率，另外，所述半導體基板的被拋光面可以具有高拋光平坦度且將缺陷發生抑制在最低水平。
下面，對本發明的實施例進行詳細說明，以使本發明所屬技術領域的普通技術人員能夠容易實施。然而，本發明可以以各種形式實現，並不限於這裡所說明的實施例。
在本說明書中，除非另有說明，否則某一構成要素“包括”另一構成要素是指還可以包括其他構成要素而非排除其他構成要素。
在本說明書中，當提及某一構成要素“連接”於另一構成要素時，這不僅包括“直接連接”的情況，還包括“中間隔著其他構成要素連接”的情況。
在本說明書中，B位於A上是指B以與A直接接觸的方式位於A上，或是指B在A與B之間夾著其他層的狀態下位於A上，而不限於B以與A的表面直接接觸的方式位於A上的意思。
在本說明書中，馬庫什型描述中包含的術語“其組合”是指，從由馬庫什型描述的多個構成要素組成的組中選擇的一種以上的混合或組合，從而表示包括從由上述多個構成要素組成的組中選擇的一種以上。
在本說明書中，“A和/或B”的記載是指“A、B或A和B”。
在本說明書中，除非另有說明，如“第一”、“第二”或“A”、“B”等術語用於將相同的術語彼此區分。
在本說明書中，除非另有說明，單數的表示可解釋為包括從上下文解讀的單數或複數的含義。
在本說明書中，“氫”為氫、輕氫、重氫或者超重氫。
在本說明書中，“烷基”是指源自具有1至40個碳原子的直鏈或者支鏈的飽和烴的一價取代基。作為其示例，可以列舉，甲基、乙基、丙基、異丁基、仲丁基、戊基、異戊基、己基等，但不限於此。
在本說明書中，“烯基（alkenyl）”是指源自具有1個以上碳碳雙鍵並具有2至40個碳原子的直鏈或者支鏈的不飽和烴的一價取代基。作為其示例，可以列舉，乙烯基（vinyl）、烯丙基（allyl）、異丙烯基（isopropenyl）、2-丁烯基（2-butenyl）等，但不限於此。
在本說明書中，“炔基（alkynyl）”是指源自具有1個以上碳碳三鍵並且具有2至40個碳原子的直鏈或者支鏈的不飽和烴的一價取代基。作為其示例，可以列舉，乙炔基（ethynyl），2-丙炔基（2-propynyl）等，但不限於此。
在本說明書中，“環烷基”是指源自具有3至40個碳原子的單環或者多環非芳香族烴的一價取代基。作為這種環烷基的示例，可以列舉，環丙基、環丁基、環戊基、環己基、降冰片基（norbornyl）、金剛烷基（adamantine）等，但不限於此。
以下，對本發明進行更加詳細地說明。
根據本發明的一實施例的半導體製程用拋光組合物包括水，並且包括拋光顆粒。
所述拋光顆粒作為可以使用於半導體製程用拋光組合物的金屬氧化物顆粒，例如，可以選自由膠體二氧化矽、氣相二氧化矽、二氧化鈰、氧化鋁、二氧化鈦、氧化鋯以及它們的混合組成的組，然而不限於所述示例，可以由普通技術人員選擇的金屬氧化物顆粒可以不受限制地使用。
具體而言，所述拋光顆粒可選自膠體二氧化矽、氣相二氧化矽、氧化鋁、二氧化鈦、氧化鋯、無機複合顆粒、有機-無機複合顆粒、二氧化鈰及其混合構成的組。
具體而言，基於整體半導體製程用拋光組合物，可包括3重量%至20重量%，較佳5重量%至15重量%，更佳7重量%至12重量%的所述拋光顆粒，但不限於此。當所述拋光顆粒的重量%滿足上述範圍時，可以最小化產生在被拋光體上的劃痕，同時可以具有能夠確保優異的拋光性能的分散穩定性。具體而言，如果在所述範圍內，由於防止在被拋光體產生劃痕，因此可以防止被拋光體的品質下降或拋光率或拋光平坦度等性能下降的問題。
即，隨著所述拋光顆粒基於整體半導體製程用拋光組合物滿足上述範圍，就製備的半導體製程用拋光組合物而言，不僅能夠最小化被拋光體中產生的劃痕，且拋光率優異，因此易於平坦化對表面平坦性要求高的材料，如半導體裝置用矽片。
鍵合在所述拋光顆粒的表面的胺類表面改性劑具體為用胺（Amine）基取代的矽烷化合物，鍵合在拋光顆粒的表面，可以將高水平的負電荷取代為一定水平的正電荷。當鍵合在拋光顆粒的表面的胺基與摻硼多晶矽表面接觸時，藉由催化作用加速摻硼多晶矽的表面腐蝕。另外，在物理上，拋光顆粒執行拋光作用的同時，可以將摻硼矽片的表面的粗糙度（roughness）調整到非常低的水平（小於20Å）。
在將硼用作摻雜劑的摻硼多晶矽膜（BDPSi）的情況下，隨著硼的含量增加，物理強度增加，因此具有在進行CMP製程時，拋光率非常低的問題。為了解決這種問題，以往，使用了拋光組合物中含胺基的添加劑。然而，如上所述，在以添加劑形式添加胺類化合物的情況下，在晶片上的一部分產生化學反應，會在晶片上產生缺陷和拋光率偏差。
在將硼用作摻雜劑的摻硼多晶矽膜質的情況下，作為雜質添加第IIIA族元素硼，此時硼的添加量可以是每立方公分1015至1019個。
當氨基矽烷鍵合於所述拋光顆粒的顆粒表面時，可以以如下所示的官能團進行鍵合， 化學式1：
Figure 02_image003
其中，*表示與金屬氧化物顆粒的表面鍵合的部分，R 1和R 2彼此相同或者不同，分別獨立地選自由氫、被取代或未被取代的碳原子數為1至10的烷基、被取代或未被取代的碳原子數為3至10的環烷基、被取代或未被取代的碳原子數為2至10的烯基以及被取代或未被取代的碳原子數為2至10的炔基組成的組，L 1選自由被取代或未被取代的碳原子數為1至10的亞烷基、被取代或未被取代的碳原子數為2至10的亞烯基、被取代或未被取代的碳原子數為2至10的亞炔基以及被取代或未被取代的碳原子數為3至10的亞環烷基組成的組。
具體而言，所述R 1和R 2可以彼此相同或者不同，可以分別獨立地為碳原子數為1至10的烷基，L 1可以為被取代或未被取代的碳原子數為1至10的亞烷基。
作為示例，所述氨基矽烷可以為選自由3-氨丙基三乙氧基矽烷、雙[(3-三乙氧基矽烷)丙基]胺、3-氨丙基三甲氧基矽烷、雙[(3-三甲氧基甲矽烷基)丙基]胺、3-氨丙基甲基二乙氧基矽烷、3-氨丙基甲基二甲氧基矽烷、N-[3-(三甲氧基矽基)丙基]乙二胺、N-雙[3-(三甲氧基甲矽烷基)丙基]-1,2-乙二胺、N-[3-(三乙氧基甲矽烷基)丙基]乙二胺、二亞乙基三氨基丙基三甲氧基矽烷、二亞乙基三氨基丙基甲基二甲氧基矽烷、二乙氨基甲基三乙氧基矽烷、二乙氨基丙基三甲氧基矽烷、二乙氨基丙基三乙氧基矽烷、二甲氨基丙基三甲氧基矽烷、N-[3-(三甲氧基甲矽烷基)丙基]丁胺以及它們的組合組成的組中的任意一者。
具體而言，為了鍵合於拋光顆粒的表面，所使用的氨基矽烷為氨丙基三乙氧基矽烷，然而不限於所述示例，只要是能夠提高硼摻雜矽晶片的拋光率且防止表面缺陷的氨基矽烷，則可以不受限制地使用。
基於整體半導體製程用拋光組合物，所述胺類表面改性劑可以為0.01重量%至0.5重量%，較佳可以為0.15重量%至0.4重量%，更佳可以為0.015重量%至0.3重量%。當包括在所述範圍內時，藉由鍵合到拋光顆粒的表面來表示對摻硼多晶矽膜的足夠的拋光率，另外，包括防止晶片表面吸附的水平的氨基矽烷化合物，從而能夠防止由於氨基矽烷化合物吸附在晶片表面而引起的缺陷的缺陷發生。
此外，在物理上表面改性的拋光顆粒進行拋光作用的同時，為了將摻硼多晶矽膜的表面的粗糙度控制在小於20Å的低水平，需要在拋光顆粒的表面與對象膜質之間進行催化作用，根據對象膜質的粗糙度程度，存在需要增加催化反應的範圍或大小的情況。
在這種情況下，僅靠改性的拋光表面的催化反應可能不足以控制晶片整體面積的粗糙度。即不能表現出如本發明中的非常低水平的表面的粗糙度。為了解決這個問題，當製造半導體製程用拋光組合物時，除了表面改性的顆粒以外，還需要額外的添加劑。
根據一實現例的半導體製程用拋光組合物可包括胺類拋光率增強劑。所述胺類拋光率增強劑中的胺基的含量和所述胺類表面改性劑中的胺基的含量的和可以是整體組合物的0.0185重量%以上。
具體而言，基於整體所述拋光組合物，所述胺基含量可以是0.0185重量%至0.0550重量%，可以是0.0190重量%至0.0500重量%，可以是0.0193重量%至0.0450重量%，可以是0.0195至0.037重量%，但不限於此。所述胺基含量滿足上述範圍的半導體製程用拋光組合物可以最小化產生在被拋光體的劃痕，並且可以確保能夠提高拋光率的性能。具體而言，摻硼多晶矽膜含有硼作為雜質，但呈現負電荷，胺類拋光率增強劑藉由胺基呈現正電荷並引起鍵合，並且可以藉由所述鍵合的表面保護效果來防止拋光製程中異物吸附到多晶矽膜，因此可以防止劃痕等缺陷發生。
另外，當多晶矽膜與水接觸時，形成Si-OH或Si-O-Si鍵，所述鍵藉由胺類拋光率增強劑中的胺基形成Si-N鍵，-OH基團與H 2O發生縮合反應。所述縮合反應形成的Si-N鍵將電子移向胺，從而可以藉由削弱多晶矽膜中的Si-Si之間的鍵合來提高拋光率。
更具體地，所述拋光率增強劑可選自由甘氨酸（glycine）、β-丙氨酸甜菜鹼、硬脂甜菜鹼以及它們的混合物組成的組，較佳甘氨酸，但不限於上述示例。
所述拋光率增強劑可以與如上所述的胺類表面改性劑所鍵合的拋光顆粒一起包括在拋光組合物中，以提高對於摻硼多晶矽膜的拋光率，並且可以表現出非常低水平的表面粗糙度。
以半導體製程用拋光組合物整體為基準，可包括0.03重量%至0.095重量%的拋光率增強劑，較佳包括0.05重量%至0.08重量%的拋光率增強劑。當在上述範圍內混合使用時，不僅可以表現出對於摻硼多晶矽膜的高蝕刻率，還可以調節與氮化矽膜的拋光選擇比。
根據本發明的一實施例的半導體製程用拋光組合物的pH可以是pH 1.8至pH 5，可以是pH 2.2至pH 4.5，可以是pH 2.3至pH 4或pH 2.35至pH 2.5，根據一實施例的所述半導體製程用拋光組合物的Zeta電位可以是15mv至33mV、17mv至30mV、20mv至27mV或21mv至25mV。
由於所述pH滿足上述範圍的半導體製程用拋光組合物與具有相對較多的負電荷的摻硼多晶矽層的吸附程度比大，因此可以提高被拋光層拋光時的拋光率。所述Zeta電位可以用作數位化所述拋光顆粒分散度的資料。由於所述Zeta電位滿足上述範圍的半導體製程用拋光組合物的拋光組合物具有適當的分散穩定性，由於拋光被拋光體時的拋光顆粒適當，因此最小化劃痕的同時可以確保能夠提高拋光率的性能。
根據本發明的一實施例的所述半導體製程用拋光組合物的藉由以下第1式表示的拋光強度指數PSI是0.6至5， 第1式：
Figure 02_image001
在所述第1式中， 所述ZP為所述半導體製程用拋光組合物的Zeta電位， 所述AC1為基於所述半導體製程用拋光組合物的總重量的所述胺類表面改性劑中的胺基的重量%含量， 所述AC2為基於所述半導體製程用拋光組合物的總重量的所述胺類拋光率增強劑中的胺基的重量%含量。
所述拋光強度指數可以是由於所述拋光組合物中的胺基和Zeta電位引起的所述拋光組合物與被拋光體的鍵合程度。
用於計算所述拋光強度指數的分母是用於校正關於Zeta電位、基於整體組合物的胺類表面改性劑中的胺基的重量%含量和基於整體組合物的所述胺類拋光率增強劑中的胺基的重量%含量的值的基準值。
具體而言，在所述拋光組合物中，胺類表面改性劑和胺類拋光率增強劑中的胺基可以與摻硼多晶矽膜質形成鍵合。所述拋光組合物的Zeta電位是這種鍵合的形成程度的數位化概念，為了確認Zeta電位、胺類表面改性劑和胺類拋光率增強劑中含有的胺基的含量的拋光率改善效果和缺陷發生防止效果，可以使用拋光強度指數。例如，當使用在摻硼多晶矽膜時，所述拋光強度指數滿足上述範圍的半導體製程用拋光組合物因Zeta電位、胺類表面改性劑中含有的胺基含量和所述胺類拋光率增強劑中含有的胺基的含量的影響表示高水平的拋光性能，並且可以防止因拋光製程的缺陷發生。
在使用硼作為摻雜劑的摻硼多晶矽膜（BDPSi）的情況下，隨著硼的含量增加，物理強度增加，因此存在進行CMP製程時拋光率相對較低的問題。為了解決這種問題，可以使用拋光組合物中含有胺基的胺類表面改性劑或胺類拋光率增強劑。當胺基的含量基於整體所述拋光組合物在適當範圍時，由於相對於硼具有正電荷的胺，所述摻硼多晶矽膜質與拋光組合物之間的鍵合力增加，並且可以增加拋光率。
所述半導體製程用拋光組合物的胺基含量可以藉由綜合調整拋光顆粒中胺類表面改性劑、胺類拋光率增強劑、pH調節劑、表面活性劑、氮化矽拋光抑制劑等來設計。
作為本發明的一實施例，由於所述胺類表面改性劑含有親水基團，因此雖然在拋光被拋光體時提高拋光率，但作為拋光顆粒的表面改性劑的作用很大。相反地，所述胺類拋光率增強劑具有親水基團。所述拋光率增強劑的親水基團的親水性相對高於所述胺類表面改性劑的親水基團的親水性。因此，所述胺類拋光率增強劑即使在水中也與被拋光體的鍵合力高，因此更有效於提高拋光被拋光體時的拋光率。所述拋光率增強劑在半導體基板的表面引起部分化學反應。因此，由於根據本實施例的拋光組合物具有基於整體拋光組合物含有適當含量的所述胺類表面改性劑和所述胺類拋光率增強劑，因此可以減少發生在半導體基板的表面的化學反應引起的缺陷（defect）和拋光率偏差。具體而言，呈現負電荷的摻硼多晶矽膜與胺類拋光率增強劑中呈現正電荷的胺基鍵合，因此藉由所述鍵合形成H 2O。所述鍵合藉由對摻硼多晶矽膜的表面保護效果防止異物的吸附，因此可以削弱多晶矽膜質中Si-Si之間的鍵合併提高拋光率。
所述拋光組合物除了胺類拋光率增強劑以外，還添加添加劑、表面活性劑等，因此可以改變拋光組合物的pH。所述拋光組合物的pH可以是pH 1.8至pH 5，可以是pH 2.2至pH 4.5，可以是pH 2.3至pH 4或pH 2.35至pH 2.5。當以所述範圍維持酸性環境時，防止金屬成分或拋光裝置的過度腐蝕，並且可以將拋光速度和品質保持在一定水平以上。
在根據本發明的一實施例的半導體製程用拋光組合物中，所述拋光組合物還可包括氮化矽抑制劑和表面活性劑。
包含所述氮化矽抑制劑，以在拋光製程中將氮化矽膜用作拋光停止膜（Stopped film）。拋光停止膜通常可以直接形成在半導體基板上，還可以藉由電極、導電膜、導電膜圖案、絕緣膜或絕緣膜圖案等其他結構形成。通常，在拋光停止膜上形成拋光對象膜。在拋光製程中，對拋光對象膜進行拋光製程直到拋光停止膜的上表面露出。
即，在本發明中，拋光對象膜為摻硼多晶矽膜，拋光停止膜為氮化矽膜。可以根據拋光停止膜的暴露，停止對摻硼多晶矽膜的拋光製程。
為了抑制對於所述氮化矽膜的拋光，本發明包括氮化矽抑制劑，所述氮化矽抑制劑可選自由聚丙烯酸（polyacrylic acid）、聚磷酸（polyphosphoric acid）、聚馬來酸（polymaleic acid）、聚甲基丙烯酸（polymethacrylic acid）、聚丙烯醯胺-共-丙烯酸（polyacrylamide-co-acrylic acid）、聚丙烯酸-共-馬來酸（polyacrylic acid-co-maleic acid）、聚丙烯醯胺-共-丙烯酸（polyacrylamide-co-acrylic acid）以及它們的混合物組成的組，較佳為聚丙烯酸，但不限於上述示例，只要是能夠用作拋光抑制劑的結構則本領域技術人員可以不受限制地使用。
以半導體製程用拋光組合物整體為基準，包括0.05重量%至0.13重量%的所述氮化矽抑制劑，較佳包括0.06重量%至0.10重量%的所述氮化矽抑制劑。當在上述範圍內混合使用時，可以藉由抑制對於氮化矽膜的拋光，來調節氮化矽膜與摻硼多晶矽膜的拋光選擇比。
所述表面活性劑可以是非離子型表面活性劑。
所述非離子型表面活性劑可以選自由聚乙二醇（polyethylene glycol）、聚丙二醇（polypropylene glycol）、聚乙烯-丙烯共聚物（polyethylene-propylene copolymer）、聚環氧烷（polyalkyl oxide）、聚環氧氧乙烯（polyoxyethylene oxide；PEO），聚氧化乙烯（polyethylene oxide）、聚氧化丙烯（polypropylene oxide）組成的組，氟類表面活性劑可以選自由磺酸鈉氟類表面活性劑（sodium sulfonate fluorosurfactant）、磷酸酯氟類表面活性劑（phosphate ester fluorosurfactant）、氧化胺氟類表面活性劑（amine oxide fluorosurfactant）、甜菜鹼型氟類表面活性劑（betaine fluorosurfactant）、羧酸銨氟類表面活性劑（ammonium carboxylate fluorosurfactant）、硬脂酸酯氟類表面活性劑（stearate ester fluorosurfactant），季銨氟類表面活性劑（quaternary ammonium fluorosurfactant），環氧乙烷/環氧丙烷氟類表面活性劑（ethylene oxide/propylene oxide fluorosurfactant）以及聚氧化乙烯氟類表面活性劑（polyoxyethylene fluorosurfactant）組成的組。
以半導體製程用拋光組合物整體為基準，可包括0.0015重量%至0.005重量%的所述表面活性劑，較佳包括0.0015重量%至0.003重量%的所述表面活性劑。當在上述範圍內混合使用時，可以抑制因拋光製程產生的晶片表面的缺陷。具體而言，由於在所述範圍內包括表面活性劑，表示優異的拋光性能的同時防止缺陷發生，並且還可以表示高的表面的粗糙度。另外，在拋光組合物製備時，可以藉由防止氣泡產生來提高製備效率。
本發明的拋光組合物可以包含pH調節劑，所述pH調節劑可以選自由鹽酸、磷酸、硫酸、氫氟酸、溴酸、碘酸、甲酸、丙二酸、馬來酸、草酸、醋酸、己二酸、檸檬酸、乙酸、丙酸、富馬酸、油酸、水楊酸、庚二酸、苯甲酸、琥珀酸、鄰苯二甲酸、酪酸、戊二酸、谷氨酸、乙醇酸、乳酸、天門冬氨酸、酒石酸以及氫氧化鉀組成的組中的至少任意一種。
以所述半導體製程用拋光組合物整體為基準，可包括0.01重量%至0.05重量%的所述pH調節劑。半導體製程用拋光組合物的pH可以為2至5，較佳地，可以為2至3。在以該範圍保持酸性環境的情況下，能夠在防止金屬成分或者拋光裝置過度腐蝕的同時將拋光速度和品質保持在一定水平以上。
根據本發明的一實施例的半導體製程用拋光組合物的特徵在於，摻硼多晶矽膜的蝕刻率為1000Å/min以上，氮化矽膜的蝕刻率為100Å/min以下。
具體而言，在本發明的拋光組合物中，摻硼多晶矽膜的蝕刻率為1000至20000Å/min以上，較佳為1500至10000Å/min以上，更佳為2000至4000Å/min以上，當表示所述範圍的蝕刻率時，可以對摻硼多晶矽膜表示優異的蝕刻性能，因此減少拋光時間，這可以減少製程時間，從而可以提高工產量。
另外，氮化矽膜的蝕刻率為10至100Å/min以下，較佳為20至70Å/min以下，這對氮化矽膜表示低的蝕刻率，因此可以將氮化矽膜用作拋光停止膜。
具體而言，如上所述，當使用本發明的拋光組合物進行拋光製程時，在對摻硼多晶矽膜表示所述範圍內的蝕刻率的情況下，可以提高對摻硼多晶矽膜的拋光性能，對於氮化矽膜，當蝕刻率在所述範圍內時，用作拋光停止膜，因此可以防止如凹陷（Dishing）和腐蝕（Erosion）的製程缺陷發生。
本發明的半導體製程用拋光組合物的特徵在於，氮化矽膜（SiN）與摻硼多晶矽膜的拋光選擇比為1:50至1:600，較佳為1:50至1:200，更佳為1:50至1:100。具體而言，提高對摻硼多晶矽膜的拋光率，並且氮化矽膜作為拋光停止膜（Stopper layer），應表示低的拋光率。當在所述拋光選擇比範圍內時，可以對摻硼多晶矽膜表示高水平的拋光效率，可以藉由將氮化矽膜用作拋光停止膜來防止如凹陷和腐蝕的製程缺陷發生。
用於表示本發明的拋光組合物的拋光選擇比的半導體基板具體是藉由在裸矽晶片（Bare silicon wafer）上沉積SiN而具有1500Å厚度的氮化矽膜（SiN）的300mm的晶片。
具體而言，藉由將氮化矽膜用作拋光停止膜來拋光摻硼多晶矽膜。如本發明，藉由調整氮化矽膜（SiN）與摻硼多晶矽膜的拋光選擇比來最小化製程缺陷，因此可以提供高品質的拋光表面。
根據本發明的一實施例的半導體製程用拋光組合物除上述各種成分和以下說明的各個附加成分之外包含溶劑作為剩餘成分。所述溶劑可以為水，較佳地，使用超純水。所包含的溶劑可以在針對拋光顆粒、表面改性劑、拋光率改進劑、pH調節劑、表面活性劑以及拋光抑制劑的含量範圍的剩餘含量範圍內。
所述半導體製程用組合物的固體含量可以是約5重量%至約20重量%。當所述半導體製程用組合物包括上述各成分和所述溶劑並滿足所述範圍的固體含量時，將所述半導體製程用組合物使用於拋光製程時可能易於以均勻地流量注入，另外，可以有利於所述半導體製程用組合物的分配和存儲過程中確保均勻的分散性和存儲穩定性。
圖1示出了一實施例的半導體裝置製造製程的示意性製程圖。參照圖1，在平板120上安裝一實施例的拋光墊110後，在所述拋光墊110上佈置作為拋光對象的半導體基板130。為了進行拋光，藉由噴嘴140向所述拋光墊110上噴射拋光漿料150。
藉由所述噴嘴140供給的拋光漿料150的流量可以在約10cm 3/min至約1000cm 3/min的範圍內根據目的選擇，例如，可以為約50cm 3/min至約500cm 3/min，但不限於此。
所述半導體基板130的被拋光面直接接觸於所述拋光墊110的拋光面。
此後，所述半導體基板130和所述拋光墊110相對旋轉，從而能夠對所述半導體基板130的表面進行拋光。這時，所述半導體基板130的旋轉方向和所述拋光墊110的旋轉方向可以相同或者相反。所述半導體基板130和所述拋光墊110的旋轉速度分別可以在約10rpm至約500rpm範圍內根據目的選擇，例如，可以為約30rpm至約200rpm，但不限於此。
作為所述半導體基板拋光製程的一個示例，當對基板進行拋光時，在鎢阻擋金屬層（Tungsten barrier metal layer）CMP製程的情況下，不僅是鎢（W）膜質，氧化矽膜和用作阻擋金屬膜質的鈦/氮化鈦膜質3種膜質可以同時暴露。本發明的所述半導體製程用拋光組合物可以適用於對摻硼多晶矽膜質暴露的基板進行拋光製程。
對於半導體製程用拋光組合物的具體說明與上面的說明重複，因此省略其記載。
在一實現例中，所述半導體裝置的製備方法可包括以下步驟：提供包括摻硼多晶矽層的半導體基板130；準備包括水、拋光顆粒和胺類拋光率增強劑且胺基的含量為0.0185重量%以上的半導體製程用拋光組合物；以及藉由使用所述半導體製程用拋光組合物來拋光所述摻硼多晶矽層。
具體而言，所述半導體基板130可包括摻硼多晶矽膜和氮化矽膜。
可藉由圖2和圖3更具體地確認所述半導體裝置的製造方法。圖2是拋光製程前的包括摻硼多晶矽膜240和氮化矽膜230的半導體基板的截面，圖3是本發明一實施例的使用半導體製程用拋光組合物拋光的包括摻硼多晶矽膜240和氮化矽膜230的半導體基板的截面。
參照圖2，在半導體基板形成有具有垂直壁面的溝槽T，層疊有矽晶片210、氧化矽膜220以及氮化矽膜230，並且沉積有摻硼多晶矽膜240。使用本發明的拋光組合物對圖2的半導體基板進行拋光製程，拋光出圖3所示的摻硼多晶矽膜240。本發明的拋光組合物對於摻硼多晶矽膜240表現出高拋光率，氮化矽膜230作為拋光停止膜，表現出低拋光率。由於上述特徵，當用本發明的拋光組合物進行拋光時，若氮化矽膜230暴露，則說明完成了拋光製程。如圖2和圖3所示，所述半導體裝置的製造方法可藉由使用本發明的拋光組合物，控制氮化矽膜（SiN）與摻硼多晶矽膜240的拋光選擇比，使製程缺陷最小化，從而可以提供高品質的拋光表面。
[實施例]
半導體拋光用組合物的製備
使用膠體二氧化矽作為金屬氧化物顆粒。所述膠體二氧化矽製備成與作為表面改性劑的3-氨丙基三乙氧基矽烷進行反應，從而使氨基矽烷化合物鍵合到表面。
作為溶劑，使用超純水；作為拋光率改進劑，使用甘氨酸；作為pH調節劑，使用乙酸（Acetic acid）和/或氫氧化鉀（Potassium hydroxide）；作為表面活性劑，使用聚乙二醇和/或氟類表面活性劑；作為拋光抑制劑，使用聚丙烯酸，從而製造了半導體拋光用組合物。
所述組合物以如以下表1的範圍混合製備，其餘均為超純水。
[表1]
金屬氧化物顆粒含量 表面改性劑 (胺基含量 (重量%)) 拋光率增強劑 (胺基含量 (重量%)) pH調節劑 總胺基含量 (重量%) 表面活性劑 拋光抑制劑
實施例1 10 0.2 (0.0145) 0.05 (0.01067) 0.02 0.02517 0.002 0.08
實施例2 10 0.2 (0.0145) 0.075 (0.016) 0.02 0.0305 0.002 0.08
實施例3 10 0.2 (0.0145) 0.05 (0.01067) 0.02 0.02517 0.001 0.08
實施例4 10 0.2 (0.0145) 0.1 (0.02133) 0.02 0.03583 0.002 0.08
實施例5 10 0.2 (0.0145) 0.025 (0.005333) 0.02 0.01983 0.002 0.08
實施例6 10 0.4 (0.0290) 0.05 (0.01067) 0.02 0.03967 0.002 0.04
比較例1 10 0.1 (0.00724) 0.05 (0.01067) 0.02 0.01791 0.002 0.08
（單位：重量%）
[實驗例1]
半導體製程用拋光組合物的物性評估
對於所製備的半導體製程用拋光組合物的拋光顆粒的尺寸（nm）、pH、黏度（cP）和Zeta電位如下表2。
具體而言，藉由動態光散射細微性分析儀，測定了顆粒平均直徑： 設備公司：      Malvern 型號名稱：      Nano-ZS 物質輸入：膠體二氧化矽 折射率輸入：  1.457
輸入如上所述的資訊，將拋光組合物以0.5重量%的濃度稀釋，並將5ml加入粒徑分佈單元（size distribution cell）中，測量顆粒的平均直徑。顆粒分佈值按一組10次共進行3組，記錄平均值。
藉由使用測定所述顆粒平均直徑的設備相同的ZETASIZER Nano-ZS90（Malvern）來測定了Zeta電位。將10ml內的拋光組合物的原液放入粒徑分析單元（zeta sizer cell）並封閉後進行分析。記錄了10次平均Zeta電位值。
在pH的情況下，藉由使用Horiba公司的電導率/pH雙重測量設備來測定，進行了對每個pH=4、7、10的校準（calibration），導電率也使用1013uS-cm溶液校準後，匯出5次測定平均值作為結果值。
在黏度的情況下，藉由使用AND公司的振動黏度計測量漿料樣品（slurry sample）各自的原液的黏度。具體而言，使用去離子水（DI water）（1cp）校準後進行測量。將35ml的漿料放入45ml長方體單元並將樣品容器固定在測定裝備。藉由將黏度測定感測器緩慢降低至不接觸液面的程度調整高度後將其固定。移動固定有樣品容器的旋鈕後，將液面位於黏度測定感測器的凹部中央，測定30秒。
藉由如下第1式計算拋光強度指數， 第1式：
Figure 02_image001
在所述第1式中， 所述ZP為所述半導體製程用拋光組合物的Zeta電位， 所述AC1為基於所述半導體製程用拋光組合物的總重量的所述胺類表面改性劑中的胺基的重量%含量， 所述AC2為基於所述半導體製程用拋光組合物的總重量的所述胺類拋光率增強劑中的胺基的重量%含量。
所述物性測定結果如下表2。
[實驗例2]
半導體製程用拋光組合物的拋光性能評估
（1）拋光評價
對於晶片的直徑為300mm且厚度為約6000Å的摻硼多晶矽膜（剛沉積後的平均粗糙度Ra=16Å）進行了拋光評價。具體地，拋光墊使用直徑為30英寸且厚度為3T的SKC公司的HD-319B墊，以3.0psi的壓力、103rpm的載體速度、97rpm的平台速度以及300ml/min的漿料流速條件進行了拋光60秒，同時以5lb的壓力，200rpm的速度修整5分鐘。
在相同拋光條件下，對約1500Å厚度的氮化矽膜質進行了額外的拋光評價。
藉由測量所述拋光製程進行後各個晶片的厚度來算出了相應漿料組合物的拋光率（拋光速度；Å/min）。
（2）缺陷（Defect）的測量
在與CMP評價相同的條件下進行拋光後，使用自備的化學清潔溶液，在刷子（Brush）的旋轉速度為500rpm，時間為60s，化學噴射流速為2000cc/min的條件下進行了清洗製程。完成清洗製程的摻硼多晶矽膜質和未摻雜（un-doped）多晶矽膜質在密封狀態下，使用韓國SKC株式會社擁有的AIT-XP+設備來測量了總的缺陷數量（total defect）。
（3）粗糙度（Roughness，Ra）的測量
使用完成缺陷測量的300mm晶片，進行了AFM測量。AFM測量是以如下方式進行：在300mm晶片的位置（-150mm~+150mm）區域中，分別在0mm、-75mm、+75mm、-150mm、+150mm位置，分別測量五次的Ra結果並計算了平均值。
所述拋光性能評價結果如下表2所示。
[表2]
  實施例1 實施例2 實施例3 實施例4 實施例5 實施例6 比較例1
物性 顆粒尺寸 (nm) 44 45 44 46 42 44 44
pH 2.4 2.4 2.4 2.4 2.4 2.4 2.4
Zeta电位(mV) 22 21 22 22 23 34 14
黏度(cP) 1.32 1.30 1.28 1.31 1.3 1.32 1.33
拋光強度指數 (PSI) 1.70 2.43 1.70 3.40 0.89 5.26 0.54
拋光性能 BDPSi 蝕刻率 (Å/min) 2629 2944 2543 3221 984 2140 355
SiN蝕刻率 (Å/min) 23 28 24 65 47 113 35
BDPSi膜的缺陷 (ea) 62 77 423 61 66 224 64
BDPSi膜的粗糙度 (Ra, Å) 0.6 0.7 12.3 14.2 0.7 5.1 0.5
拋光選擇比 (BDPSi/SiN) 114 105 105 49 21 19 10
根據所述表2，基於胺基含量和Zeta電位的拋光強度指數（PSI）為1.70和2.43的實施例1和實施例2在拋光性能評估中，摻硼多晶矽膜（BDPSi）的蝕刻率超過2000Å/min，SiN的蝕刻率為100Å/min以下，具有優異的拋光性能，並且在缺陷和表面粗糙度評估中也表示優異的效果。
具體而言，本發明是摻硼多晶矽膜的蝕刻率具有至少超過1000Å/min的拋光率且具有100ea以下的缺陷水平的拋光組合物，另外，主要特徵在於，對SiN膜具有盡可能低水平的拋光率。
對於SiN膜，當無法具有低水平的拋光率時，當在拋光製程中摻硼多晶矽膜和SiN膜質同時暴露時，SiN膜質不起到拋光停止膜的作用，因此可能會發生難以調整膜質的目標厚度的問題。另外，可能會引起由於拋光選擇比差的凹陷。在表面粗糙度評估中，要調整為1nm以下，以免在後續製程中識別為缺陷。
另外，就實施例3和4而言，對摻硼多晶矽膜表示2000Å/min以上的高水平的蝕刻率，對SiN也表示100Å/min以下的蝕刻率，因此證實可用作拋光停止膜。
實施例5證實在拋光製程結束後，在摻硼多晶矽膜中的缺陷和粗糙度評估也表示優異的效果。
就實施例6而言，證實了對摻硼多晶矽膜表示2000Å/min以上的高水平的蝕刻率。
考慮到綜合部分，所述實施例1和2對摻硼多晶矽膜表示高水平的蝕刻率，在拋光製程後，晶片表面的缺陷和粗糙度也表示優異的效果。另外，證實對氮化矽膜表示低的蝕刻率，因此可用作拋光停止膜。
與此不同，比較例1與實施例相比，雖然顆粒尺寸和黏度測定結果相似，但Zeta電位的值不同，胺類表面改性劑的含量低，整體拋光組合物中胺基的含量小於0.0185重量%，並且在計算拋光強度指數的結果中也脫離0.6至5，因此可以證實摻硼多晶矽膜（BDPSi）的蝕刻率低。
以上，對本發明的較佳實施例進行了詳細說明，本發明的權利範圍不限於此，本領域技術人員利用所附申請專利範圍限定的本發明的基本概念而進行的各種修改和改進也屬於本發明的權利範圍。
110:拋光墊 120:平板 130:半導體基板 140:噴嘴 150:拋光漿料 210:矽晶片 220:氧化矽膜 230:氮化矽膜 240:摻硼多晶矽膜 T:溝槽
圖1是本發明一實施例的半導體裝置製造製程的示意性流程圖。
圖2是本發明一實施例的拋光製程前的包括摻硼多晶矽膜和氮化矽膜的半導體基板的截面。
圖3是本發明一實施例的使用半導體製程用拋光組合物拋光的包括摻硼多晶矽膜和氮化矽膜的半導體基板的截面。
110:拋光墊
120:平板
130:半導體基板
140:噴嘴
150:拋光漿料

Claims (12)

  1. 一種半導體製程用拋光組合物，其包括： 水； 拋光顆粒；以及 胺類拋光率增強劑， 基於所述半導體製程用拋光組合物的總重量，胺基的含量為0.0185重量%以上。
  2. 如請求項1所述之半導體製程用拋光組合物，其中，所述拋光顆粒的表面鍵合有胺類表面改性劑， 基於所述半導體製程用拋光組合物的總重量，所述胺類拋光率增強劑中的胺基的含量和所述胺類表面改性劑中的胺基的含量的和為0.0185重量%以上。
  3. 如請求項1所述之半導體製程用拋光組合物，其中，所述胺類表面改性劑為氨基矽烷。
  4. 如請求項1所述之半導體製程用拋光組合物，其中，所述半導體製程用拋光組合物的pH為4以下且Zeta電位為15mV至33mV。
  5. 如請求項1所述之半導體製程用拋光組合物，其中，所述半導體製程用拋光組合物的藉由以下第1式表示的拋光強度指數PSI是0.6至5， 第1式：
    Figure 03_image001
    在所述第1式中， 所述ZP為所述半導體製程用拋光組合物的Zeta電位， 所述AC1為基於所述半導體製程用拋光組合物的總重量的所述胺類表面改性劑中的胺基的重量%含量， 所述AC2為基於所述半導體製程用拋光組合物的總重量的所述胺類拋光率增強劑中的胺基的重量%含量。
  6. 如請求項1所述之半導體製程用拋光組合物，其中，所述半導體製程用拋光組合物進一步包括氮化矽抑制劑和表面活性劑。
  7. 如請求項1所述之半導體製程用拋光組合物，其中，所述拋光顆粒的平均粒徑為30nm至50nm，黏度為1.20cps至1.40cps。
  8. 如請求項1所述之半導體製程用拋光組合物，其中，所述半導體製程用拋光組合物用於包括摻硼多晶矽層的半導體基板的拋光製程。
  9. 如請求項1所述之半導體製程用拋光組合物，其中，所述胺類拋光率增強劑選自由甘氨酸、β-丙氨酸甜菜鹼、硬脂基甜菜鹼及其混合構成的組。
  10. 一種半導體裝置的製備方法，其包括以下步驟： 提供包括摻硼多晶矽層的半導體基板； 準備包括水、拋光顆粒和胺類拋光率增強劑且胺基的含量為0.0185重量%以上的半導體製程用拋光組合物；以及 藉由使用所述半導體製程用拋光組合物來拋光所述摻硼多晶矽層。
  11. 如請求項10所述之半導體裝置的製備方法，其中，所述摻硼多晶矽層的拋光率為1000Å/min以上。
  12. 如請求項10所述之半導體裝置的製備方法，其中，所述半導體基板進一步包括氮化矽膜， 所述氮化矽膜的拋光率為100Å/min以下。
TW111127479A 2021-07-22 2022-07-22 半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製備方法 TWI835211B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0096258 2021-07-22
KR1020210096258A KR102638622B1 (ko) 2021-07-22 2021-07-22 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
TW202305074A true TW202305074A (zh) 2023-02-01
TWI835211B TWI835211B (zh) 2024-03-11

Family

ID=

Also Published As

Publication number Publication date
JP7462707B2 (ja) 2024-04-05
US20230040931A1 (en) 2023-02-09
JP2023016791A (ja) 2023-02-02
KR20230015013A (ko) 2023-01-31
EP4122991A3 (en) 2023-02-01
EP4122991A2 (en) 2023-01-25
KR102638622B1 (ko) 2024-02-19
CN115678435A (zh) 2023-02-03
CN115678435B (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
KR100814416B1 (ko) 고 평탄화 슬러리 조성물 및 이를 이용한 화학 기계적 연마방법
KR101349983B1 (ko) 반도체 집적 회로 장치용 연마제, 연마 방법 및 반도체 집적 회로 장치의 제조 방법
JP2008512871A (ja) メタレート変性シリカ粒子を含有する水性スラリー
JP5861906B2 (ja) 酸化ケイ素除去を増大させるように適合した研磨組成物で基体を化学機械研磨する方法
US7700489B2 (en) Method of manufacturing a semiconductor device
KR102322420B1 (ko) 저결점의 화학적 기계적 폴리싱 조성물
KR20240063849A (ko) 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법
KR101371853B1 (ko) 연마슬러리
JP7462707B2 (ja) 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法
JP2006352096A (ja) 化学機械研磨用水系分散体および化学機械研磨方法、ならびに化学機械研磨用水系分散体を調製するためのキット
TWI835211B (zh) 半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製備方法
TWI826624B (zh) 化學機械拋光液及其應用
CN115260911B (zh) 半导体工艺用抛光组合物以及半导体器件的制造方法
JP7494243B2 (ja) 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法
TWI823321B (zh) 半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製造方法
CN1192073C (zh) 化学机械研磨组合物
TWI826498B (zh) 化學機械研磨用水系分散體
KR101169780B1 (ko) 선택비를 향상시킨 화학 기계적 연마 슬러리 조성물
US20230064047A1 (en) Composition for chemical mechanical polishing, method for chemical mechanical polishing, and method for manufacturing chemical mechanical polishing particles
TWI821357B (zh) 化學機械研磨用氧化鋁研磨粒及其製造方法
KR20220137554A (ko) 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법
KR20220117293A (ko) 화학 기계 연마용 조성물, 화학 기계 연마 방법, 및 화학 기계 연마용 입자의 제조 방법
TW202340405A (zh) 半導體製程用組合物以及基板的拋光方法
KR20230161436A (ko) 연마용 조성물, 연마 방법 및 반도체 기판의 제조 방법
CN116731613A (zh) 一种二氧化硅介电层化学机械抛光液及其应用