KR102626034B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102626034B1
KR102626034B1 KR1020230041451A KR20230041451A KR102626034B1 KR 102626034 B1 KR102626034 B1 KR 102626034B1 KR 1020230041451 A KR1020230041451 A KR 1020230041451A KR 20230041451 A KR20230041451 A KR 20230041451A KR 102626034 B1 KR102626034 B1 KR 102626034B1
Authority
KR
South Korea
Prior art keywords
electrode
power line
alignment
light emitting
disposed
Prior art date
Application number
KR1020230041451A
Other languages
English (en)
Other versions
KR20230047990A (ko
Inventor
임현덕
강종혁
김대현
이주열
조현민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020230041451A priority Critical patent/KR102626034B1/ko
Publication of KR20230047990A publication Critical patent/KR20230047990A/ko
Application granted granted Critical
Publication of KR102626034B1 publication Critical patent/KR102626034B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Abstract

본 발명은 표시 장치에 관한 것으로, 표시 장치는 기판, 상기 기판 상에 배치된 제1 전원 라인 및 제2 전원 라인, 상기 제1 전원 라인 및 상기 제2 전원 라인 상에 배치된 평탄화층, 상기 평탄화층 상에 배치되고 상기 제1 전원 라인과 중첩하는 제1 전극, 상기 평탄화층 상에 배치되고 상기 제2 전원 라인과 중첩하는 제2 전극, 상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연층, 상기 제1 절연층 상에 배치되고 상기 제1 전극과 전기적으로 연결된 제3 전극, 상기 제1 절연층 상에 배치되고 상기 제2 전극과 전기적으로 연결된 제4 전극, 및 상기 제1 절연층 상에 배치되고 상기 제3 전극 및 상기 제4 전극과 전기적으로 연결된 발광 소자를 포함하고, 상기 제1 전극과 상기 제2 전극 사이의 간격은 상기 제3 전극과 상기 제4 전극 사이의 간격보다 작다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 발광 소자의 정렬 정도를 향상시킬 수 있는 표시 장치 및 이의 제조 방법에 대한 것이다.
발광 소자(LED; light emitting diode)는 광 변환 효율이 높고 에너지 소비량이 매우 적으며, 수명이 반영구적이고 환경 친화적이다. 이에 따라, 발광 소자는 신호등, 핸드폰, 자동차 전조등, 옥외 전광판, 백라이트, 및 실내외 조명 등 많은 분야에서 활용되고 있다.
최근 발광 소자로서 나노 단위의 초소형 발광 소자를 활용한 표시 장치에 대한 연구가 진행되고 있다.
한편, 나노 발광 소자가 정상적으로 발광하기 위해서는 이 나노 발광 소자와 구동 전극들이 제대로 접촉하여야 하는 바, 이를 위해선 나노 발광 소자의 정확한 정렬이 요구된다. 즉, 나노 발광 소자가 정확하게 정렬되지 못할 경우, 그 나노 발광 소자와 구동 전극들이 접촉되지 않아 발광 소자가 발광하지 못하는 문제점이 발생될 수 있다.
본 발명은 나노 발광 소자의 정렬 정도를 향상시킬 수 있는 표시 장치 및 이의 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치는 기판, 상기 기판 상에 배치된 제1 전원 라인 및 제2 전원 라인, 상기 제1 전원 라인 및 상기 제2 전원 라인 상에 배치된 평탄화층, 상기 평탄화층 상에 배치되고 상기 제1 전원 라인과 중첩하는 제1 전극, 상기 평탄화층 상에 배치되고 상기 제2 전원 라인과 중첩하는 제2 전극, 상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연층, 상기 제1 절연층 상에 배치되고 상기 제1 전극과 전기적으로 연결된 제3 전극, 상기 제1 절연층 상에 배치되고 상기 제2 전극과 전기적으로 연결된 제4 전극, 및 상기 제1 절연층 상에 배치되고 상기 제3 전극 및 상기 제4 전극과 전기적으로 연결된 발광 소자를 포함하고, 상기 제1 전극과 상기 제2 전극 사이의 간격은 상기 제3 전극과 상기 제4 전극 사이의 간격보다 작다.
상기 제1 전극의 제1 측면 및 상기 제1 측면과 마주보는 상기 제2 전극의 제2 측면은 각각 상기 제3 전극과 상기 제4 전극 사이의 영역과 중첩할 수 있다.
상기 제3 전극 및 상기 제4 전극은 각각 상기 제1 전원 라인 및 상기 제2 전원 라인과 중첩할 수 있다.
상기 평탄화층과 상기 제1 절연층 사이에 배치된 제2 절연층을 더 포함하고, 상기 제2 절연층은 상기 제1 전극 및 상기 제2 전극을 덮을 수 있다.
상기 제3 전극 상에 배치되고 상기 발광 소자의 제1 단부와 접촉하는 제1 연결 전극, 및 상기 제4 전극 상에 배치되고 상기 발광 소자의 제2 단부와 접촉하는 제2 연결 전극을 더 포함할 수 있다.
상기 제1 연결 전극은 상기 제1 전원 라인과 전기적으로 연결되고, 상기 제2 연결 전극은 상기 제2 전원 라인과 전기적으로 연결될 수 있다.
상기 제1 연결 전극은 상기 제3 전극과 직접 접촉하고, 상기 제2 연결 전극은 상기 제4 전극과 직접 접촉할 수 있다.
상기 기판과 상기 평탄화층 사이에 배치되고, 상기 제2 전원 라인과 전기적으로 연결된 연장 전극, 및 상기 기판과 상기 평탄화층 사이에 배치되고 상기 제1 전원 라인과 전기적으로 연결된 스위칭 소자를 더 포함하고, 상기 제1 연결 전극은 상기 스위칭 소자와 전기적으로 연결되고, 상기 제2 연결 전극은 상기 연장 전극과 전기적으로 연결될 수 있다.
상기 기판과 상기 제1 전원 라인 사이에 배치된 제3 절연층을 더 포함하고, 상기 제2 전원 라인은 상기 기판 및 상기 제3 절연층 사이에 배치되고, 상기 연장 전극은 상기 제3 절연층 상에 배치될 수 있다.
상기 제1 연결 전극은 상기 제1 전극과 직접 접촉할 수 있다.
상기 제1 전극 중 상기 제1 전원 라인과 중첩하는 제1 부분은 상기 제3 전극과 중첩하고, 상기 제2 전극 중 상기 제2 전원 라인과 중첩하는 제2 부분은 상기 제4 전극과 중첩할 수 있다.
상기 제1 전극은 상기 제1 전원 라인과 직접 접촉하고, 상기 제2 전극은 상기 제2 전원 라인과 직접 접촉할 수 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치는 기판, 상기 기판 상에 배치된 제1 전원 라인 및 제2 전원 라인, 상기 제1 전원 라인과 상기 제2 전원 라인 상에 배치된 평탄화층, 상기 평탄화층 상에 배치되고 상기 제1 전원 라인과 전기적으로 연결된 제1 전극, 상기 제1 전극 상에 배치된 제1 절연층, 상기 제1 절연층 상에 배치되고 서로 이격된 제2 전극 및 제3 전극, 및 상기 제1 절연층 상에 배치되고 상기 제2 전극 및 상기 제3 전극과 전기적으로 연결된 발광 소자를 포함하고, 상기 제1 전극은 상기 제2 전극과 상기 제3 전극 사이 영역과 중첩한다.
상기 제1 전극의 폭은 상기 제2 전극과 상기 제3 전극 사이 영역의 폭보다 작을 수 있다.
상기 제2 전극 상에 배치되고 상기 발광 소자의 제1 단부와 접촉하는 제1 연결 전극, 및 상기 제3 전극 상에 배치되고 상기 발광 소자의 제2 단부와 접촉하는 제2 연결 전극을 더 포함하고, 상기 제1 연결 전극은 상기 기판과 상기 평탄화층 사이에 배치된 스위칭 소자를 통해 상기 제1 전원 라인과 전기적으로 연결되고, 상기 제2 연결 전극은 상기 기판과 상기 평탄화층 사이에 배치된 연장 전극을 통해 상기 제2 전원 라인과 전기적으로 연결될 수 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치는 제1 방향으로 연장된 제1 전극, 상기 제1 방향으로 연장되고, 상기 제1 전극과 제2 방향으로 이격된 제2 전극, 상기 제1 방향으로 연장되고 상기 제1 전극과 중첩하는 제3 전극, 상기 제1 방향으로 연장되고 상기 제2 전극과 중첩하는 제4 전극, 상기 제3 전극과 상기 제4 전극 사이의 영역에 배치될 발광 소자, 상기 제2 방향으로 연장되고 상기 제3 전극과 전기적으로 연결된 제1 전원 라인, 및 상기 제2 방향으로 연장되며 상기 제1 전원 라인과 상기 제1 방향으로 이격되고, 상기 제4 전극과 전기적으로 연결된 제2 전원 라인을 포함하고, 상기 제1 전극은 상기 제1 전원 라인과 전기적으로 연결되고, 상기 제2 전극은 상기 제2 전원 라인과 전기적으로 연결된다.
상기 제3 전극 상에 배치되고 상기 발광 소자와 직접 접촉하는 제1 연결 전극, 및 상기 제4 전극 상에 배치되고 상기 발광 소자와 직접 접촉하는 제2 연결 전극을 포함하고, 상기 제1 연결 전극은 상기 제1 전원 라인과 전기적으로 연결되고, 상기 제2 연결 전극은 상기 제2 전원 라인과 전기적으로 연결될 수 있다.
상기 제3 전극과 상기 제4 전극 사이의 간격은 상기 제1 연결 전극과 상기 제2 연결 전극 사이의 간격보다 클 수 있다.
상기 발광 소자, 상기 제1 연결 전극, 및 상기 제2 연결 전극은 상기 제1 전원 라인과 상기 제2 전원 라인이 서로 이격된 영역 상에 배치될 수 있다.
상기 제3 전극과 상기 제4 전극 사이의 간격은 상기 제1 전극과 상기 제2 전극 사이의 간격보다 클 수 있다.
본 발명에 따른 표시 장치는 다음과 같은 효과를 제공한다.
본 발명의 표시 장치는 발광 소자를 정렬하기 위한 정렬 전극을 포함한다. 따라서, 발광 소자의 정렬 정도가 향상될 수 있다.
또한, 정렬 공정 후에 정렬 전극으로 표시 장치의 구동에 필요한 전압이 인가되므로, 정렬 전극의 플로팅 상태가 방지될 수 있다.
또한, 정렬 전극은 발광 소자로부터 출사된 광을 반사시킬 수 있는 바, 따라서 광 효율이 향상될 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 나타낸 도면이다.
도 2는 도 1의 어느 하나의 화소에 구비된 회로 구성을 나타낸 도면이다.
도 3은 도 1의 3개의 인접한 화소들의 평면도이다.
도 4는 도 3의 I-I'의 단면도이다.
도 5는 도 3의 어느 하나의 발광 소자에 대한 상세 도면이다.
도 6a 내지 도 9b는 본 발명의 한 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 공정 도면이다.
도 10은 도 1의 3개의 인접한 화소들의 다른 평면도이다.
도 11은 도 10의 I-I'의 단면도이다.
도 12a 내지 도 15b는 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 공정 도면이다.
도 16은 도 1의 3개의 인접한 화소들의 다른 평면도이다.
도 17은 도 16의 I-I'의 단면도이다.
도 18a 내지 도 21b는 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 공정 도면이다.
도 22는 도 1의 3개의 인접한 화소들의 다른 평면도이다.
도 23은 도 22의 I-I'의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 그에 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 제 1, 제 2, 제 3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제 1 구성 요소가 제 2 또는 제 3 구성 요소 등으로 명명될 수 있으며, 유사하게 제 2 또는 제 3 구성 요소도 교호적으로 명명될 수 있다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 23을 참조로 본 발명에 따른 표시 장치 및 이의 제조 방법을 상세히 설명하면 다음과 같다.
도 1은 본 발명의 한 실시예에 따른 표시 장치를 나타낸 도면이다.
본 발명의 실시예에 따른 표시 장치는, 도 1에 도시된 바와 같이, 표시 패널(111), 스캔 드라이버(151), 데이터 드라이버(153), 타이밍 컨트롤러(122) 및 전원 공급부(123)를 포함한다.
표시 패널(111)은 복수의 화소(PX)들과, 이들 화소(PX)들이 화상을 표시하는데 필요한 각종 신호들을 전송하기 위한 복수의 스캔 라인들(SL1 내지 SLi), 복수의 데이터 라인들(DL1 내지 DLj) 및 전원 공급 라인(VL)을 포함한다. 전원 공급 라인(VL)은 서로 전기적으로 분리된 제 1 구동 전원 라인(VDL) 및 제 2 구동 전원 라인(VSL)을 포함한다. 여기서, i는 2보다 큰 자연수이며, j는 3보다 큰 자연수이다.
이 화소(PX)들은 매트릭스 형태로 표시 패널(111)에 배치된다.
각 화소(PX)는 적어도 하나의 발광 소자를 포함한다. 이때, 전체 화소들(예를 들어, i*j개의 화소들) 중 적어도 2개의 화소들은 서로 다른 수의 발광 소자를 포함할 수 있다. 예를 들어, 어느 한 화소가 a개의 발광 소자를 포함한다면, 다른 하나의 화소는 b개의 발광 소자들을 포함할 수 있다. 여기서, a 및 b는 서로 다른 자연수이다.
화소(PX)들은 적색을 표시하는 적색 화소, 녹색을 표시하는 녹색 화소 및 청색을 표시하는 청색 화소를 포함한다.
적색 화소는 적색 광을 방출하는 적어도 하나의 적색 발광 소자를 포함하며, 녹색 화소는 녹색 광을 방출하는 적어도 하나의 녹색 발광 소자를 포함하며, 그리고 청색 화소는 청색 광을 방출하는 적어도 하나의 청색 발광 소자를 포함한다. 한편, 하나의 화소가 반드시 적어도 하나의 발광 소자를 포함할 필요는 없다. 예를 들어, 적색 화소, 녹색 화소 및 청색 화소는 각각 적색 발광 소자 및 청색 발광 소자를 포함할 수 있다. 이와 같은 경우, 적색 화소, 녹색 화소 및 청색 화소는 그 발광 소자 상에 위치한 색 변환층들을 더 포함할 수 있다.
표시 패널(111)의 외부에 위치한 시스템(도시되지 않음)은 그래픽 컨트롤러의 LVDS(Low Voltage Differential Signaling) 송신기를 통하여 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 클럭 신호(DCLK), 전원 신호(VCC) 및 영상 데이터(DATA)들을 인터페이스(interface) 회로를 통해 출력한다. 이 시스템으로부터 출력된 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 클럭 신호(DCLK) 및 전원 신호(VCC)는 타이밍 컨트롤러(122)에 공급된다. 또한, 이 시스템으로부터 순차적으로 출력된 영상 데이터 신호(DATA)들은 타이밍 컨트롤러(122)에 공급된다.
타이밍 컨트롤러(122)는 자신에게 입력되는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 클럭 신호(DCLK)를 이용하여 데이터 제어 신호(DCS) 및 스캔 제어 신호(SCS)를 생성하여 데이터 드라이버(153) 및 스캔 드라이버(151)로 공급한다. 데이터 제어 신호(DCS)는 데이터 드라이버(153)에 공급되며, 스캔 제어 신호(SCS)는 스캔 드라이버(151)에 공급된다.
데이터 제어 신호(DCS)는 도트 클럭(dot clock), 소스 쉬프트 클럭(source shift clock), 소스 인에이블 신호(source enable signal) 및 극성 반전 신호(polarity inversion signal)를 포함한다.
스캔 제어 신호(SCS)는 게이트 스타트 펄스(gate start pulse), 게이트 쉬프트 클럭(gate shift clock) 및 게이트 출력 인에이블(gate output enable)을 포함한다.
데이터 드라이버(153)는 타이밍 컨트롤러(122)로부터의 데이터 제어 신호(DCS)에 따라 영상 데이터 신호(DATA')들을 샘플링한 후에, 매 수평 기간(Horizontal Time: 1H, 2H, ...)마다 한 수평 라인의 샘플링 데이터 신호들을 래치하고, 그 래치된 데이터 신호들을 데이터 라인들(DL1 내지 DLj)에 공급한다. 즉, 데이터 드라이버(153)는 타이밍 컨트롤러(122)로부터의 영상 데이터 신호를 전원 공급부(123)로부터 입력되는 감마 전압을 이용하여 아날로그 데이터 신호로 변환하고, 그 변환된 아날로그 데이터 신호들을 데이터 라인들(DL1 내지 DLj)에 공급한다.
스캔 드라이버(151)는 타이밍 컨트롤러(122)로부터의 게이트 스타트 펄스(SCS)에 응답하여 스캔 신호들을 발생하는 쉬프트 레지스터와, 이 스캔 신호들을 화소(PXL)의 구동에 알맞은 전압 레벨로 쉬프트시키기 위한 레벨 쉬프터를 포함할 수 있다. 스캔 드라이버(151)는 타이밍 컨트롤러(122)로부터의 스캔 제어 신호(SCS)에 응답하여 스캔 라인들(SL1 내지 SLi)로 제 1 내지 제 i 스캔 신호들을 각각 공급한다.
전원 공급부(123)는 전원 신호(VCC)를 이용하여 복수의 감마 전압들, 제 1 구동 전압(VDD), 제 2 구동 전압(VSS)을 생성한다. 전원 공급부(123)는 복수의 감마 전압들을 데이터 드라이버(153)에 공급하고, 제 1 구동 전압(VDD)을 제 1 구동 전원 라인(VDL)으로 공급하며, 제 2 구동 전압(VSS)을 제 2 구동 전원 라인(VSL)으로 공급한다.
도 2는 도 1의 어느 하나의 화소에 구비된 회로 구성을 나타낸 도면이다.
화소(PX)는, 도 2에 도시된 바와 같이, 화소 회로(180) 및 이 화소 회로(180)로부터의 구동 전류를 공급받는 발광 소자(LED)를 포함한다.
화소 회로(180)는 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제 1 스위칭 소자(Tr1)는 제 n 스캔 라인(SLn)에 접속된 제 1 게이트 전극을 포함하며, 제 m 데이터 라인(DLm)과 노드(N) 사이에 접속된다. 제 1 스위칭 소자(Tr1)의 제 1 소스 전극 및 제 1 드레인 전극 중 어느 하나는 제 m 데이터 라인(DLm)에 연결되며, 그 제 1 소스 전극 및 제 1 드레인 전극 중 다른 하나는 노드(N)에 연결된다. 예를 들어, 제 1 스위칭 소자(Tr1)의 제 1 소스 전극은 제 m 데이터 라인(DLm)에 연결되며, 제 1 스위칭 소자(Tr1)의 제 1 드레인 전극은 노드(N)에 연결된다. 여기서, n 및 m은 자연수이다.
제 2 스위칭 소자(Tr2)는 노드(N)에 연결된 제 2 게이트 전극을 포함하며, 제 1 구동 전원 라인(VDL)과 발광 소자(LED) 사이에 접속된다. 제 2 스위칭 소자(Tr2)의 제 2 소스 전극 및 제 2 드레인 전극 중 어느 하나는 제 1 구동 전원 라인(VDL)에 연결되며, 그 제 2 소스 전극 및 제 2 드레인 전극 중 다른 하나는 발광 소자(LED)에 연결된다. 예를 들어, 제 2 스위칭 소자(Tr2)의 제 2 소스 전극은 제 1 구동 전원 라인(VDL)에 연결되며, 제 2 스위칭 소자(Tr2)의 제 2 드레인 전극은 발광 소자(LED)에 연결된다.
제 2 스위칭 소자(Tr2)는 발광 소자(LED)를 구동하기 위한 구동 스위칭 소자로서, 이 제 2 스위칭 소자(Tr2)는 제 2 게이트 전극에 인가된 데이터 신호의 크기에 따라 제 1 구동 전원 라인(VDL)으로부터 제 2 구동 전원 라인(VSL)으로 공급되는 구동 전류의 양(밀도)을 조절한다.
스토리지 커패시터(Cst)는 노드(N)와 제 1 구동 전원 라인(VDL) 사이에 접속된다. 스토리지 커패시터(Cst)는 제 2 스위칭 소자(Tr2)의 제 2 게이트 전극에 인가된 신호를 한 프레임 기간 동안 저장한다.
발광 소자(LED)는 제 2 스위칭 소자(Tr2)의 제 2 드레인 전극과 제 2 구동 전원 라인(VSL) 사이에 접속된다. 발광 소자(LED)는 제 2 스위칭 소자(Tr2)를 통해 공급되는 구동 전류에 따라 발광한다. 발광 소자(LED)는 그 구동 전류의 크기에 따라 다른 밝기로 발광한다.
도 3은 도 1의 3개의 인접한 화소들의 평면도이고, 도 4는 도 3의 I-I'의 단면도이다.
도 3 및 도 4에 도시된 바와 같이, 표시 장치는 기판(301), 버퍼층(302), 더미층(320), 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2), 제 1 게이트 절연막(303a), 제 2 구동 전원 라인(VSL), 제 2 게이트 절연막(303b), 스토리지 전극(333), 층간 절연막(304), 제 1 구동 전원 라인(VDL), 평탄화막(305), 절연막(366), 제 1 정렬 전극(341), 제 2 정렬 전극(342), 제 1 구동 전극(351), 제 2 구동 전극(352), 발광 소자(LED), 제 1 연결 전극(371) 및 제 2 연결 전극(372)을 포함한다.
기판(301)은 유리 기판, 수정 기판, 사파이어 기판, 플라스틱 기판 및 구부릴 수 있는 유연한 폴리머 필름 중 어느 하나일 수 있다.
제 1 스위칭 소자(Tr1)는 제 1 반도체층(321), 제 1 게이트 전극(GE1), 제 1 소스 전극(SE1) 및 제 1 드레인 전극(DE1)을 포함한다.
제 2 스위칭 소자(Tr2)는 제 2 반도체층(322), 제 2 게이트 전극(GE2), 제 2 소스 전극(SE2) 및 제 2 드레인 전극(DE2)을 포함한다.
버퍼층(302)은 기판(301) 상에 위치한다. 버퍼층(302)은 기판(301)의 전면(全面)과 중첩한다. 버퍼층(301)은 기판(10) 상면에 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면을 평탄화하는 역할을 할 수 있다.
버퍼층(601)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물 또는 이들의 적층체로 형성될 수 있다. 버퍼층(601)은 필수 구성요소는 아니며, 필요에 따라서는 생략될 수도 있다.
제 1 반도체층(321), 제 2 반도체층(322) 및 더미층(320)은 버퍼층(302) 상에 위치한다.
제 1 반도체층(321)은 비정질 실리콘(amorphous silicon) 또는 폴리 실리콘(poly silicon)과 같은 무기 반도체나, 유기 반도체가 사용될 수 있다. 제 2 반도체층(322)은 제 1 반도체층(311)과 동일한 물질을 포함할 수 있다.
한편, 제 2 반도체층(322)은 산화물 반도체로 형성될 수 있다. 예를 들어, 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge), 또는 하프늄(Hf) 과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다.
제 1 게이트 절연막(303a)은 제 1 반도체층(321), 제 2 반도체층(322) 및 버퍼층(302) 상에 위치한다. 제 1 게이트 절연막(303a)은 기판(301)의 전면(全面)과 중첩한다.
제 1 게이트 절연막(303a)은 실리콘 산화물이나, 실리콘 질화물이나, 금속 산화물과 같은 무기막을 포함할 수 있다.
제 1 게이트 전극(GE1), 제 2 게이트 전극(GE2) 및 제 2 구동 전원 라인(VSL)은 제 1 게이트 절연막(303a) 상에 위치한다. 이때, 제 1 게이트 전극(GE1)은 제 1 반도체층(321)의 채널 영역(C1)과 중첩하게 제 1 게이트 절연막(303a) 상에 위치하며, 제 2 게이트 전극(GE2)은 제 2 반도체층(322)의 채널 영역(C2)과 중첩하게 그 제 1 게이트 절연막(303a) 상에 위치하며, 그리고 제 2 구동 전원 라인(VSL)은 더미층(320)과 중첩하게 그 제 1 게이트 절연막(303a) 상에 위치한다. 도시되지 않았지만, 제 1 게이트 전극(GE1)은 스캔 라인(예를 들어, SLn)에 연결된다.
제 1 게이트 전극(GE1)은 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, Cr, Al:Nd 및 Mo:W 등의 물질을 포함할 수 있다. 제 2 게이트 전극(GE2) 및 제 2 구동 전원 라인(VSL)은 제 1 게이트 전극(GE1)과 동일한 물질을 포함할 수 있다.
제 2 게이트 절연막(303b)은 제 1 게이트 전극(GE1), 제 2 게이트 전극(GE2), 제 2 구동 전원 라인(VSL) 및 제 1 게이트 절연막(303a) 상에 위치한다. 제 2 게이트 절연막(303b)은 기판(301)의 전면(全面)과 중첩한다.
제 2 게이트 절연막(303b)는 제 1 게이트 절연막(303a)과 동일한 물질을 포함할 수 있다.
스토리지 전극(333)은 제 2 게이트 절연막(303b) 상에 위치한다. 스토리지 전극(333)은 제 2 게이트 전극(GE2)과 중첩하게 제 2 게이트 절연막(303b) 상에 위치한다. 스토리지 전극(333)과 제 2 게이트 전극(GE2) 사이에 스토리지 커패시터(Cst)가 위치한다. 스토리지 전극(333)은 층간 절연막(304)을 관통하는 콘택홀(도시되지 않음)을 통해 제 1 구동 전원 라인(VDL)에 연결된다.
스토리지 전극은 제 1 게이트 전극(GE1)과 동일한 물질을 포함할 수 있다.
층간 절연막(304)은 스토리지 전극(333) 및 제 2 게이트 절연막(303b) 상에 위치한다. 층간 절연막(304)은 기판(301)의 전면(全面)과 중첩한다.
층간 절연막(304)은 실리콘 산화물이나, 실리콘 질화물 등과 같은 무기막을 포함할 수 있다. 한편, 층간 절연막(304)은 유기막을 포함할 수 있다.
제 1 소스 전극(SE1), 제 1 드레인 전극(DE1), 제 2 소스 전극(SE2), 제 2 드레인 전극(DE2), 연장 전극(340) 및 제 1 구동 전원 라인(VDL)은 층간 절연막(304) 상에 위치한다.
제 1 소스 전극(SE1)은 층간 절연막(304), 제 2 게이트 절연막(303b) 및 제 1 게이트 절연막(303a)을 관통하는 제 1 소스 콘택홀(11)을 통해 제 1 반도체층(321)의 제 1 소스 영역(S1)에 연결된다. 도시되지 않았지만, 제 1 소스 전극(SE1)은 데이터 라인(예를 들어, DLm)에 연결된다.
제 1 소스 전극(SE1)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 전도성 물질 등을 포함할 수 있다.
제 1 드레인 전극(DE1)은 층간 절연막(304), 제 2 게이트 절연막(303b) 및 제 1 게이트 절연막(303a)을 관통하는 제 1 드레인 콘택홀(12)을 통해 제 1 반도체층(321)의 제 1 드레인 영역(D1)에 연결된다. 도시되지 않았지만, 제 1 드레인 전극(DE1)은 층간 절연막(304) 및 제 2 게이트 절연막(303b)을 관통하는 콘택홀을 통해 제 2 게이트 전극(GE2)에 연결된다.
제 2 소스 전극(SE2)은 층간 절연막(304), 제 2 게이트 절연막(303b) 및 제 1 게이트 절연막(303a)을 관통하는 제 2 소스 콘택홀(21)을 통해 제 2 반도체층(322)의 제 2 소스 영역(S2)에 연결된다. 제 2 소스 전극(SE2)은 제 1 구동 전원 라인(VDL)에 연결된다.
제 2 드레인 전극(DE2)은 층간 절연막(304), 제 2 게이트 절연막(303b) 및 제 1 게이트 절연막(303a)을 관통하는 제 2 드레인 콘택홀(22)을 통해 제 2 반도체층(322)의 제 2 드레인 영역(D2)에 연결된다.
연장 전극(340)은 층간 절연막(304) 및 제 2 게이트 절연막(303b)을 관통하는 콘택홀(30)을 통해 제 2 구동 전원 라인(VSL)에 연결된다.
제 1 드레인 전극(DE1), 제 2 소스 전극(SE2), 제 2 드레인 전극(DE2), 연장 전극(340) 및 제 1 구동 전원 라인(VDL)은 제 1 소스 전극(SE1)과 동일한 물질을 포함할 수 있다.
평탄화막(305)은 제 1 소스 전극(SE1), 제 1 드레인 전극(DE1), 제 2 소스 전극(SE2), 제 2 드레인 전극(DE2), 연장 전극(340) 및 층간 절연막(304) 상에 위치한다. 평탄화막(305)은 발광 소자(LED)의 발광 효율을 높이기 위해 막의 단차를 없애고 평탄화시키는 역할을 할 수 있다.
평탄화막(305)은 절연체를 포함할 수 있다. 예를 들면, 평탄화막(305)은 무기물, 유기물, 또는 유/무기 복합물로 단층 또는 복수층의 구조를 포함할 수 있다. 또한, 평탄화막(605)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolicresin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(poly phenylenesulfides resin), 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 하나 이상의 물질을 포함할 수 있다.
제 1 정렬 전극(341), 제 2 정렬 전극(342) 및 정렬 라인(222)은 평탄화막(305) 상에 위치한다.
제 1 정렬 전극(341)은 정렬 라인(222)에 연결된다. 예를 들어, 제 1 정렬 전극(341)과 정렬 라인(222)은 일체로 이루어질 수 있다.
도 3에 도시된 바와 같이, 제 1 정렬 전극(341)은 Y축 방향을 따라 연장되며, 정렬 라인(222)은 X축 방향을 따라 연장된다.
정렬 라인(222)은 비연속적인 라인 형상을 갖는다. 예를 들어, 정렬 라인(222)은 서로 분리된 복수의 분할 전극(200)들을 포함할 수 있다. 각 분할 전극(200)은 각 화소(PX1, PX2, PX3)의 제 1 정렬 전극(341)에 연결된다. 구체적인 예로서, 도 3에 도시된 바와 같이, 3개의 분할 전극(200)들은 제 1 내지 제 3 화소들(PX1, PX2, PX3)의 제 1 정렬 전극(341)에 각각 연결된다.
제 2 정렬 전극(342)은 평탄화막(305), 층간 절연막(304) 및 제 2 게이트 절연막(303b)을 관통하는 콘택홀(40)을 통해 제 2 구동 전원 라인(VSL)에 연결된다.
제 1 정렬 전극(341)은 제 1 게이트 전극(GE1)과 동일한 물질을 포함할 수 있다. 또한, 제 1 정렬 전극(341)은 높은 반사율을 갖는 금속을 포함할 수 있다. 예를 들어, 제 1 정렬 전극은 알류미늄 또는 알류미늄 합금을 포함할 수 있다. 제 2 정렬 전극(342)은 제 1 정렬 전극(341)과 동일한 물질을 포함할 수 있다.
절연막(366)은 제 1 정렬 전극(341), 제 2 정렬 전극(342) 및 평탄화막(305) 상에 위치한다. 절연막(366)은 Z축 방향을 따라 배치된 복수의 절연막들(306, 307)을 포함할 수 있다. 예를 들어, 절연막(366)은 Z축 방향을 따라 배치된 제 1 절연막(306) 및 제 2 절연막(307)을 포함할 수 있다.
제 1 절연막(306)은 제 1 정렬 전극(341), 제 2 정렬 전극(342) 및 평탄화막(305) 상에 위치한다. 구체적인 예로서, 제 1 절연막(306)은 평탄화막(305)과 제 2 절연막(307) 사이에 위치하며, 제 1 정렬 전극(341)과 제 2 절연막(307) 사이에 위치하며, 그리고 제 2 정렬 전극(342)과 제 2 절연막(307) 사이에 위치할 수 있다.
제 1 절연막(306)은 제 1 게이트 절연막(303a) 또는 층간 절연막(304)과 동일한 물질을 포함할 수 있다.
제 2 절연막(307)은 제 1 절연막(306) 상에 위치한다.
제 2 절연막(307)은 제 1 절연막(306)과 동일한 물질을 포함할 수 있다.
제 1 구동 전극(351) 및 제 2 구동 전극(352)은 제 2 절연막(307) 상에 위치한다. 제 1 구동 전극(351)은 제 1 정렬 전극(341)과 중첩하게 제 2 절연막(307) 상에 위치하고, 제 2 구동 전극(352)은 제 2 정렬 전극(342)과 중첩하게 그 제 2 절연막(307) 상에 위치할 수 있다.
제 1 구동 전극(351) 및 제 2 구동 전극(352)은 발광 소자(LED)를 사이에 두고 X축 방향으로 서로 마주본다.
제 2 구동 전극(352)을 마주보는 제 1 구동 전극(351)의 한 면을 제 1 측면으로 정의하고, 그 제 1 측면을 마주보는 제 2 구동 전극(352)의 한 면을 제 2 측면으로 정의하고, 제 2 절연막(307)과 접촉하는 제 1 구동 전극(351) 및 제 2 구동 전극(352)의 면들을 각각 해당 구동 전극의 하면으로 정의할 때, 제 1 측면과 그 제 1 구동 전극(351)의 하면이 이루는 각(θ1)은 예각이다. 마찬가지로, 제 2 측면과 그 제 2 구동 전극(352)의 하면이 이루는 각(θ2)은 예각이다.
제 1 측면의 반대편에 위치한 제 1 구동 전극(351)의 면과 그 제 1 구동 전극(351)의 하면이 이루는 각도 예각이며, 제 2 측면의 반대편에 위치한 제 2 구동 전극(352)의 면과 그 제 2 구동 전극(352)의 하면이 이루는 각도 예각이다.
제 1 구동 전극(351)과 제 2 구동 전극(352) 간의 거리(d2)는 제 1 정렬 전극(341)과 제 2 정렬 전극(342) 간의 거리(d1)와 다를 수 있다. 예를 들어, 제 1 정렬 전극(341)과 제 2 정렬 전극(342) 간의 거리(d1)는 제 1 구동 전극(351)과 제 2 구동 전극(352) 간의 거리(d2)보다 더 작을 수 있다. 한편, 다른 실시예로서, 제 1 정렬 전극(341)과 제 2 정렬 전극(342) 간의 거리(d1)는 제 1 구동 전극(351)과 제 2 구동 전극(352) 간의 거리(d2)와 동일할 수도 있다.
제 1 구동 전극(351) 및 제 2 구동 전극(352)은 제 1 게이트 전극(GE1)과 동일한 물질을 포함할 수 있다.
발광 소자(LED)는 제 2 절연막(307) 상에 위치한다. 이때, 발광 소자(LED)는 그 제 2 절연막(307) 상에서 제 1 구동 전극(351)과 제 2 구동 전극(352) 사이에 위치할 수 있다.
발광 소자(LED)의 길이(L)는 전술된 제 1 정렬 전극(341)과 제 2 정렬 전극(342) 간의 거리(d1)와 동일할 수 있다.
X축 방향으로 서로 마주보는 발광 소자의 양 측면들(또는 양 단부들)은 각각 제 1 정렬 전극(341)의 측면(또는 단부) 및 제 2 정렬 전극(342)의 측면(또는 단부)에 대응되게 위치할 수 있다. 예를 들어, 제 1 연결 전극(371)에 연결된 발광 소자(LED)의 한 면을 제 3 측면으로 정의하고, 제 2 연결 전극(372)에 연결된 발광 소자(LED)의 다른 한 면을 제 4 측면으로 정의하고, 제 2 정렬 전극(342)을 마주보는 제 1 정렬 전극(341)의 한 면을 제 5 측면으로 정의하고, 그 제 5 측면을 마주보는 제 2 정렬 전극(342)의 한 면을 제 6 측면으로 정의할 때, 발광 소자(LED)의 제 3 측면은 제 1 정렬 전극(341)의 제 5 측면에 대응되게 위치하며, 그 발광 소자(LED)의 제 4 측면은 제 2 정렬 전극(342)의 제 6 측면에 대응되게 위치한다. 다시 말하여, 제 3 측면은 제 5 측면과 중첩하며, 제 4 측면은 제 6 측면과 중첩한다.
전술된 제 1 정렬 전극(341)의 제 5 측면 및 제 2 정렬 전극(342)의 제 6 측면은 제 1 구동 전극(351)과 제 2 구동 전극(352) 사이의 영역과 중첩한다. 예를 들어, 제 5 측면은 제 1 측면과 제 3 측면 사이의 영역과 중첩하며, 제 6 측면은 제 2 측면과 제 4 측면 사이의 영역과 중첩할 수 있다.
이와 같이 제 1 정렬 전극(341)과 제 2 정렬 전극(341) 간의 거리(d1)가 제 1 구동 전극(351)과 제 2 구동 전극(352) 간의 거리(d2)보다 더 작으며, 또한 제 1 정렬 전극(341)과 제 2 정렬 전극(342)의 서로 마주보는 측면들(즉, 제 5 측면 및 제 6 측면)이 그 제 1 구동 전극(351)과 제 2 구동 전극(352) 사이의 영역(예를 들어, 화소 영역) 내에 위치하므로, 발광 소자(LED)는 그 화소 영역 내 올바르게 정렬될 수 있다.
또한, 발광 소자(LED)의 양 측면들(즉, 제 3 측면 및 제 4 측면)로부터 출사된 광은 제 1 정렬 전극(341) 및 제 2 정렬 전극(342)에 입사되어 Z축 방향으로 반사될 수 있는 바, 따라서 광 효율이 향상될 수 있다.
제 1 연결 전극(371)은 발광 소자(LED)의 제 1 전극, 제 1 구동 전극(351) 및 제 2 절연막(307) 상에 위치한다. 발광 소자(LED)의 제 1 전극은 그 발광 소자(LED)의 제 3 측면을 포함할 수 있다.
제 1 연결 전극(371)은 발광 소자(LED)의 제 1 전극 및 제 1 구동 전극(351)에 연결된다. 제 1 연결 전극(371)은 제 2 절연막(307) 및 제 1 절연막(306)을 관통하는 콘택홀(50)을 통해 제 1 정렬 전극(341)에 연결된다. 또한, 제 1 연결 전극(371)은 제 2 절연막(307), 제 1 절연막(306) 및 평탄화막(305)을 관통하는 콘택홀(60)을 통해 제 2 드레인 전극(DE2)에 연결된다. 다시 말하여, 제 1 연결 전극(371)은 발광 소자(LED)의 제 1 전극, 제 1 구동 전극(351), 제 1 정렬 전극(341) 및 제 2 드레인 전극(DE2)에 연결된다. 이에 따라, 발광 소자(LED)의 제 1 전극은 제 2 스위칭 소자(Tr2)의 제 2 드레인(DE2) 전극에 연결된다.
제 1 연결 전극(371)은 알루미늄, 타이타늄, 인듐, 골드 및 실버로 이루어진 군에서 선택된 어느 하나 이상의 금속 물질 또는 ITO(Indum Tin Oxide), ZnO:Al 및 CNT-전도성 폴리머(polmer) 복합체로 이루어진 군에서 선택된 어느 하나 이상의 투명 물질을 포함할 수 있다. 제 1 연결 전극(371)에 포함된 물질이 2종 이상인 경우, 일 예시에 따른 제 1 연결 전극(371)은 2종 이상의 물질이 적층된 구조를 가질 수 있다.
제 2 연결 전극(372)은 발광 소자(LED)의 제 2 전극, 제 2 구동 전극(352) 및 제 2 절연막(307) 상에 위치한다. 발광 소자(LED)의 제 4 전극은 그 발광 소자의 제 4 측면을 포함할 수 있다.
제 2 연결 전극(372)은 제 2 절연막(307), 제 1 절연막(306) 및 평탄화막(305)을 관통하는 콘택홀(70)을 통해 연장 전극(340)에 연결된다. 다시 말하여, 제 2 연결 전극(372)은 발광 소자(LED)의 제 2 전극, 제 2 구동 전극(352) 및 연장 전극(340)에 연결된다. 이에 따라, 발광 소자(LED)의 제 2 전극은 제 2 구동 전원 라인(VSL)에 연결된다.
제 2 연결 전극(372)은 제 1 연결 전극(371)과 동일한 물질을 포함할 수 있다.
발광 소자(LED)의 양 측면들(즉, 제 3 측면 및 제 4 측면)로부터 출사된 광은 제 1 구동 전극(351) 및 제 2 구동 전극(352)의 경사면으로 입사될 수 있다. 이 경사면에 입사된 광은 Z축 방향으로 반사된다. 예를 들어, 발광 소자(LED)의 제 3 측면으로부터 제 1 구동 전극(351)을 향해 출사된 광은 그 제 1 구동 전극(351)의 경사면에 의해 Z축 방향으로 반사될 수 있으며, 그 발광 소자(LED)의 제 4 측면으로부터 제 2 구동 전극(352)을 향해 출사된 광은 그 제 2 구동 전극(352)의 경사면에 의해 Z축 방향으로 반사될 수 있다.
X축 방향으로 인접한 제 1 화소(PX1), 제 2 화소(PX2) 및 제 3 화소(PX3)는 서로 다른 색상의 광을 방출하는 발광 소자(LED)를 포함할 수 있다. 예를 들어, 제 1 화소(PX1)의 발광 소자(LED)는 적색 광을 방출하는 적색 발광 소자일 수 있으며, 제 2 화소(PX2)의 발광 소자(LED)는 녹색 광을 방출하는 녹색 발광 소자일 수 있으며, 그리고 제 3 화소(PX3)의 발광 소자(LED)는 청색 광을 방출하는 청색 발광 소자일 수 있다.
도 5는 도 3의 어느 하나의 발광 소자에 대한 상세 도면이다.
발광 소자(LED)는 예를 들어 나노(nano) 미터 또는 마이크로(micro) 미터의 단위를 갖는 발광 소자로서, 도 5에 도시된 바와 같이, 원기둥 형상을 가질 수 있다. 도시되지 않았지만, 이 발광 소자(LED)는 직육면체 또는 이와 다른 여러 가지 다양한 형상을 가질 수도 있다.
발광 소자(LED)는 제 1 전극(411), 제 2 전극(412), 제 1 반도체층(431), 제 2 반도체층(432), 활성층(450)을 포함할 수 있다. 한편, 발광 소자(LED)는 전술된 구성 요소들(411, 412, 431, 432, 450) 외에 절연막(470)을 더 포함할 수 있다. 제 1 전극(411) 및 제 2 전극(412) 중 적어도 하나는 생략 가능하다.
제 1 반도체층(431)은 제 1 전극(411)과 활성층(450) 사이에 위치한다.
활성층(450)은 제 1 반도체층(431)과 제 2 반도체층(432) 사이에 위치한다.
제 2 반도체층(432)은 활성층(450)과 제 2 전극(412) 사이에 위치한다.
절연막(470)은 제 1 전극(412)의 일부, 제 2 전극(412)의 일부, 제 1 반도체층(431), 활성층(450) 및 제 2 반도체층(432)을 둘러싸는 링 형상을 가질 수 있다. 다른 예로서, 절연막(470)은 활성층(450)만을 둘러싸는 링 형상을 가질 수 있다. 절연막(470)은 활성층(450)과 제 1 전극부(351) 간의 접촉 및 그 활성층(450)과 제 2 전극부(352) 간의 접촉을 방지한다. 또한, 절연막(470)은 활성층(450)을 포함한 외부면을 보호함으로써 발광 소자(LED)의 발광 효율이 저하되는 것을 방지할 수 있다.
제 1 전극(411), 제 1 반도체층(431), 활성층(450), 제 2 반도체층(432) 및 제 2 전극(412)은 발광 소자(40)의 길이 방향을 따라 순차적으로 적층된다. 여기서, 발광 소자의 길이는 X축 방향의 크기를 의미한다. 예를 들어, 발광 소자의 길이(L)는 2 μm 내지 5㎛일 수 있다.
제 1 및 제 2 전극(411, 412)은 오믹(ohmic) 접촉 전극일 수 있다. 다만, 제 1 및 제 2 전극(411, 412)은 이에 한정되지 아니하며, 쇼트키(Schottky) 접촉 전극일 수도 있다.
제 1 및 제 2 전극(411, 412)은 전도성의 금속을 포함할 수 있다. 예를 들어, 제 1 및 제 2 전극(411, 412)은 알루미늄, 티타늄, 인듐, 골드 및 실버 중 하나 이상의 금속 물질을 포함할 수 있다. 또한, 제 1 전극(411) 및 제 2 전극(412)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)를 포함할 수도 있다. 제 1 및 제 2 전극(411, 412)은 동일한 물질을 포함할 수 있다. 이와 달리, 제 1 및 제 2 전극(411, 412)은 서로 다른 물질을 포함할 수도 있다.
제 1 반도체층(431)은 예를 들어, n형 반도체층을 포함할 수 있다. 일 예로서, 발광 소자(LED)가 청색 발광 소자인 경우, 그 n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예컨대 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등의 물질들 중 어느 하나 이상을 포함할 수 있다. 이 n형 반도체 재료에 제 1 도전성 도펀트(예: Si, Ge, Sn 등)가 도핑 될 수도 있다.
전술된 청색 발광 소자가 아닌 다른 색상의 발광 소자는 다른 종류의 III-V족 반도체 물질을 n형 반도체 층으로 포함할 수 있다.
제 1 전극(411)은 생략될 수 있다. 제 1 전극(411)이 존재하지 않을 경우, 제 1 반도체층(431)은 제 1 연결 전극(371)(351)에 연결될 수 있다.
제 2 반도체층(432)은 예를 들어, p형 반도체층을 포함할 수 있다. 일 예로서, 발광 소자(40)가 청색 발광 소자인 경우, 그 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, 예컨대 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등의 물질들 중 하나 이상을 포함할 수 있다. 이 p형 반도체 재료에 제 2 도전성 도펀트(예: Mg)가 도핑 될 수도 있다.
제 2 전극(412)은 생략될 수 있다. 제 2 전극(412)이 존재하지 않을 경우, 제 2 반도체층(432)은 제 2 연결 전극(372)(352)에 연결될 수 있다.
활성층(450)은 단일 또는 다중 양자 우물 구조를 가질 수 있다. 예를 들어, 활성층(450)의 상부 및 하부 중 적어도 하나에는 도전성 도펀트가 도핑된 클래드층(미도시)이 배치될 수도 있으며, 이 클래드층(즉, 도전성 도펀트를 포함하는 클래드층)은 AlGaN층 또는 InAlGaN층일 수 있다. 이 외에 AlGaN, AlInGaN 등의 물질도 활성층(450)으로 이용될 수 있다. 상술한 활성층(450)에 전계가 인가되면, 전자-정공 쌍의 결합에 의하여 빛이 발생한다. 활성층(450)의 위치는 발광 소자의 종류에 따라 다양하게 변경될 수 있다.
전술된 청색 발광 소자가 아닌 다른 색상의 발광 소자의 활성층은 다른 종류의 III-V족 반도체 물질을 포함할 수 있다.
한편, 도시되지 않았지만, 발광 소자(LED)는 제 1 및 제 2 반도체층(431, 432)의 상부 및 하부에 형광체층, 활성층, 반도체층 및 전극 중 적어도 하나를 더 포함할 수 있다.
도 6a 내지 도 9b는 본 발명의 한 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 공정 도면이다. 여기서, 도 6b는 도 6a의 I-I'의 단면도이고, 도 7b는 도 7a의 I-I'의 단면도이고, 도 8b는 도 8a의 I-I'의 단면도이고, 그리고 도 9b는 도 9a의 I-I'의 단면도이다.
먼저, 도 6a 및 도 6b에 도시된 바와 같이, 기판(301) 상에 버퍼층(320)이 형성된다.
이후, 그 버퍼층(302) 상에 더미층(320), 제 1 반도체층(321) 및 제 2 반도체층(322)이 형성된다. 더미층, 제 1 반도체층(321) 및 제 2 반도체층(322)은 동일한 물질로 이루어질 수 있다. 더미층(320), 제 1 반도체층(321) 및 제 2 반도체층(322)은 포토레지스트 공정을 통해 형성될 수 있다.
다음으로, 더미층(320), 제 1 반도체층(321), 제 2 반도체층(322) 및 버퍼층(320) 상에 제 1 게이트 절연막(303a)이 형성된다.
이어서, 제 1 게이트 절연막(303a) 상에 제 2 구동 전원 라인(VSL), 제 1 게이트 전극(GE1) 및 제 2 게이트 전극(GE2)이 형성된다. 제 2 구동 전원 라인(VSL)은 더미층(320)과 중첩하며, 제 1 게이트 전극(GE1)은 제 1 반도체층(321)의 제 1 채널 영역(C1)과 중첩하며, 제 2 게이트 전극(GE2)은 제 2 반도체층(322)의 제 2 채널 영역(C2)과 중첩한다. 제 2 구동 전원 라인(VSL), 제 1 게이트 전극(GE1) 및 제 2 게이트 전극(GE2)은 동일 물질로 이루어질 수 있다. 제 2 구동 전원 라인(VSL), 제 1 게이트 전극(GE1) 및 제 2 게이트 전극(GE2)은 포토레지스트 공정을 통해 형성될 수 있다.
이후, 제 2 구동 전원 라인(VSL), 제 1 게이트 전극(GE1) 및 제 2 게이트 전극(GE2)이 형성된 기판(301)을 향해 불순물 이온이 주입된다. 이때, 이 불순물 이온은 제 2 구동 전원 라인(VSL), 제 1 게이트 전극(GE1) 및 제 2 게이트 전극(GE2)에 의해 중첩되지 않은 제 1 및 제 2 반도체층들(321, 322)의 각 소스 영역(S1, S2) 및 각 드레인 영역(D1, D2)에 선택적으로 주입된다.
다음으로, 제 2 구동 전원 라인(VSL), 제 1 게이트 전극(GE1), 제 2 게이트 전극(GE2) 및 제 1 게이트 절연막(303a) 상에 제 2 게이트 절연막(303b)이 형성된다.
이어서, 제 2 게이트 절연막(303a) 상에 스토리지 전극(333)이 형성된다. 스토리지 전극(333)은 제 2 게이트 전극(GE2)과 중첩한다. 스토리지 전극(333)은 포토레지스트 공정에 의해 형성될 수 있다.
이후, 스토리지 전극(333) 상에 층간 절연막(304)이 형성된다.
다음으로, 층간 절연막(304), 제 2 게이트 절연막(303b) 및 제 1 게이트 절연막(303a)의 일부가 선택적으로 제거됨으로써, 제 2 구동 전원 라인(VSL)을 노출시키는 콘택홀(30), 제 1 소스 영역(S1)을 노출시키는 제 1 소스 콘택홀(11), 제 1 드레인 영역(D1)을 노출시키는 제 1 드레인 콘택홀(12), 제 2 소스 영역(S2)을 노출시키는 제 2 소스 콘택홀(21) 및 제 2 드레인 영역(D2)을 노출시키는 제 2 드레인 콘택홀(22)이 형성된다. 또한, 도시되지 않았지만, 층간 절연막(304)의 일부가 선택적으로 제거될 때, 스토리지 전극(333)을 노출시키는 스토리지 콘택홀이 더 형성된다. 이 콘택홀(30), 제 1 소스 콘택홀(11), 제 1 드레인 콘택홀(12), 제 2 소스 콘택홀(21), 제 2 드레인 콘택홀(22) 및 스토리지 콘택홀은 포토레지스트 공정에 의해 형성될 수 있다.
이어서, 층간 절연막(304) 상에 연장 전극(340), 제 1 소스 전극(SE1), 제 1 드레인 전극(DE1), 제 2 소스 전극(SE2), 제 2 드레인 전극(DE2) 및 제 1 구동 전원 라인(VDL)이 형성된다. 연장 전극(304), 제 1 소스 전극(SE1), 제 1 드레인 전극(DE1), 제 2 소스 전극(SE2), 제 2 드레인 전극(DE2) 및 제 1 구동 전원 라인(VDL)은 동일 물질로 이루어질 수 있다. 이때, 제 1 구동 전원 라인(VDL)과 제 2 소스 전극(SE2)은 일체로 이루어질 수 있다.
연장 전극(340)은 콘택홀(30)을 통해 제 2 구동 전원 라인(VSL)에 연결되며, 제 1 소스 전극(SE1)은 제 1 소스 콘택홀(11)을 통해 제 1 소스 영역(S1)에 연결되며, 제 1 드레인 전극(DE1)은 제 1 드레인 콘택홀(12)을 통해 제 1 드레인 영역(D1)에 연결되며, 제 2 소스 전극(SE2)은 제 2 소스 콘택홀(21)을 통해 제 2 소스 영역(S2)에 연결되며, 제 2 드레인 전극(DE2)은 제 2 드레인 콘택홀(22)을 통해 제 2 드레인 영역(D2)에 연결되며, 그리고 제 1 구동 전원 라인(VDL)은 스토리지 콘택홀을 통해 스토리지 전극(333)에 연결된다.
이후, 연장 전극(340), 제 1 소스 전극(SE1), 제 1 드레인 전극(DE1), 제 2 소스 전극(SE2), 제 2 드레인 전극(DE2), 제 1 구동 전원 라인(VDL) 및 층간 절연막(304) 상에 평탄화막(305)이 형성된다.
다음으로, 평탄화막(305), 층간 절연막(304) 및 제 2 게이트 절연막(303b)의 일부가 선택적으로 제거됨으로써, 제 2 구동 전원 라인(VSL)을 노출시키는 콘택홀(40)이 형성된다. 이 콘택홀(40)은 포토레지스트 공정을 통해 형성될 수 있다.
이어서, 평탄화막(305) 상에 제 1 정렬 전극(341), 제 2 정렬 전극(342) 및 정렬 라인(222)이 형성된다. 제 1 정렬 전극(341), 제 2 정렬 전극(342) 및 정렬 라인(222)은 동일 물질로 이루어질 수 있다. 이때, 제 1 정렬 전극(341)은 정렬 라인(222)과 일체로 이루어진다. 제 1 정렬 전극(341), 제 2 정렬 전극(342) 및 정렬 라인(222)은 포토레지스트 공정에 의해 형성될 수 있다.
제 2 정렬 전극(342)은 콘택홀(40)을 통해 제 2 구동 전원 라인(VSL)에 연결된다.
이후, 제 1 정렬 전극(341), 제 2 정렬 전극(342) 및 정렬 라인(222) 상에 제 1 절연막(306)이 형성된다.
이어서, 제 1 절연막(306) 상에 제 2 절연막(307)이 형성된다.
다음으로, 제 2 절연막(307) 상에 제 1 구동 전극(351) 및 제 2 구동 전극(352)이 형성된다. 제 1 구동 전극(351) 및 제 2 구동 전극(352)은 동일 물질로 이루어질 수 있다. 제 1 구동 전극(351)은 제 1 정렬 전극(341)과 중첩하며, 제 2 구동 전극(352)은 제 2 정렬 전극(342)과 중첩한다. 제 1 구동 전극(351) 및 제 2 구동 전극(352)은 포토레지스트 공정에 의해 형성될 수 있다.
이후, 제 1 구동 전극(351) 및 제 2 구동 전극(352) 사이의 영역(예를 들어, 화소 영역)에 발광 소자(LED)가 형성된다. 예를 들어, 이 발광 소자(LED)는 잉크젯 프린팅 방식에 의해 그 화소 영역에 선택적으로 배치될 수 있다. 이때, 도 6a에 도시된 바와 같이, 대부분의 발광 소자(LED)들은 정렬되지 않은 상태로 배치된다. 다시 말하여, 발광 소자(LED)의 길이 방향에 평행한 축을 그 발광 소자(LED)의 축으로 정의할 때, 발광 소자(LED)의 축은 X축과 평행하지 않다.
이어서, 도 7a 및 도 7b에 도시된 바와 같이, 정렬 라인(222)으로 제 1 정렬 신호(Sa1)가 공급되고, 제 2 구동 전원 라인으로 제 2 정렬 신호(Sa2)가 공급된다. 정렬 라인(222)으로 공급된 제 1 정렬 신호(Sa1)는 각 제 1 정렬 전극(341)으로 인가된다.
제 2 정렬 신호(Sa2)는, 예를 들어, 직류 전압인 제 2 구동 전압(VSS)일 수 있다. 한편, 제 1 정렬 신호(Sa1)는 교번적으로 고전압 및 저전압을 갖는 교류 신호로서, 고전압은 제 2 정렬 신호(Sa2)보다 더 크며, 저전압은 제 2 정렬 신호(Sa2)보다 더 작다. 예를 들어, 고전압은 제 2 구동 전압(VSS)보다 더 크며, 저전압은 제 2 구동 전압(VSS)보다 더 작다.
제 1 정렬 전극(341)에 인가된 제 1 정렬 신호(Sa1) 및 제 2 정렬 전극(342)에 인가된 제 2 정렬 신호(Sa2)에 의해 제 1 정렬 전극(341)과 제 2 정렬 전극(342) 사이에 X축에 평행한 방향으로 전계가 발생되며, 그 전계에 의해 발광 소자(LED)들은 일 방향을 따라 정렬된다. 예를 들어, 발광 소자(LED)들은, 도 7a에 도시된 바와 같이, 이들의 축이 X축에 평행하도록 정렬될 수 있다.
다음으로, 도 8a 및 도 8b에 도시된 바와 같이, 제 2 절연막(307), 제 1 절연막(306) 및 평탄화막(305)의 일부가 선택적으로 제거됨으로써, 제 2 드레인 전극(DE2)을 노출시키는 콘택홀(60), 제 1 정렬 전극(341)을 노출시키는 콘택홀(50) 및 연장 전극(340)을 노출시키는 콘택홀(10)이 형성된다. 이 콘택홀들(60, 50, 10)은 포토레지스트 공정을 통해 형성될 수 있다. 한편, 이 콘택홀들(60, 50, 10)의 형성 공정은 제 1 정렬 신호(Sa1) 및 제 2 정렬 신호(Sa2)가 인가된 상태에서 수행될 수 있다.
이후, 도 9a 및 도 9b에 도시된 바와 같이, 발광 소자(LED)의 제 1 전극, 제 1 구동 전극(351) 및 제 2 절연막(307) 상에 제 1 연결 전극(371)이 형성되며, 그리고 발광 소자(LED)의 제 2 전극, 제 2 구동 전극(352) 및 제 2 절연막(307) 상에 제 2 연결 전극(372)이 형성된다. 제 1 연결 전극(371) 및 제 2 연결 전극(372)은 동일한 물질로 이루어질 수 있다. 제 1 연결 전극(371) 및 제 2 연결 전극(372)은 포토레지스트 공정을 통해 형성될 수 있다.
제 1 연결 전극(371)은 콘택홀들(60, 50)을 통해 제 2 드레인 전극(DE2) 및 제 1 정렬 전극(341)에 연결되며, 제 2 연결 전극(372)은 콘택홀(70)을 통해 연장 전극(340)에 연결된다.
한편, 이 제 1 연결 전극(371) 및 제 2 연결 전극(372)의 형성 공정은 제 1 정렬 신호(Sa1) 및 제 2 정렬 신호(Sa2)가 인가된 상태에서 수행될 수 있다.
이어서, 정렬 라인(222)으로의 제 1 정렬 신호(Sa1)의 공급이 차단된다. 예를 들어, 제 1 정렬 신호(Sa1)를 공급하는 정렬 신호 공급부와 정렬 라인(222) 간의 전기적 연결이 끊어진다.
이후, 전술된 도 3에 도시된 바와 같이, 정렬 라인(222)의 일부가 제거됨으로써 복수의 분할 전극(200)들이 형성된다. 이에 따라, 각 화소(PX1, PX2, PX3)의 제 1 정렬 전극(341)은 서로 전기적으로 분리된다. 이 정렬 라인(222)은 레이저에 의해 단선될 수 있다.
제 1 정렬 전극(341)은 제 1 연결 전극(371)에 의해 제 1 구동 전극(351) 및 제 2 드레인 전극(DE2)에 연결되며, 제 2 정렬 전극(342)은 제 2 구동 전원 라인(VSL)에 연결된다. 따라서, 제 1 정렬 전극(341)에 제 2 드레인 전극(DE2)의 전압이 공급되며, 제 2 정렬 전극(342)에 제 2 구동 전압(VSS)이 공급될 수 있다. 그러므로, 제 1 정렬 전극(341) 및 제 2 정렬 전극(342)의 플로팅(floating) 상태가 방지될 수 있다.
제 1 구동 전압(VDD) 및 제 2 구동 전압(VSS)은 전술된 표시 장치의 전원 공급부(123)로부터 공급될 수 있다.
한편, 제 1 정렬 신호(Sa1) 및 제 2 정렬 신호(Sa2)는 도 7a 및 도 7b의 정렬 공정 이후 바로 차단될 수도 있다. 즉, 도 7a 및 도 7b의 정렬 공정 이후부터 계속 제 1 정렬 신호(Sa1) 및 제 2 정렬 신호(Sa2)는 공급되지 않을 수 있다.
도 10은 도 1의 3개의 인접한 화소들의 다른 평면도이고, 도 11은 도 10의 I-I'의 단면도이다.
표시 장치는, 도 10 및 도 11에 도시된 바와 같이, 기판(301), 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2), 버퍼층(302), 더미층(320), 제 1 게이트 절연막(303a), 제 2 게이트 절연막(303b), 층간 절연막(304), 평탄화막(305), 절연막(366), 제 1 정렬 전극(341), 제 2 정렬 전극(342), 제 1 구동 전극(351), 제 2 구동 전극(352), 발광 소자(LED), 제 1 연결 전극(371) 및 제 2 연결 전극(372)을 포함한다.
도 10 및 도 11의 기판(301), 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2), 버퍼층(302), 더미층(320), 제 1 게이트 절연막(303a), 제 2 게이트 절연막(303b), 층간 절연막(304), 평탄화막(305), 절연막(366), 제 2 정렬 전극(342)(342), 제 1 구동 전극(351), 제 2 구동 전극(352), 발광 소자(LED) 및 제 2 연결 전극(372)은 전술된 도 3 및 도 4의 기판(301), 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2), 버퍼층(302), 더미층(320), 제 1 게이트 절연막(303a), 제 2 게이트 절연막(303b), 층간 절연막(304), 평탄화막(305), 절연막(366), 제 2 정렬 전극(342), 제 1 구동 전극(351), 제 2 구동 전극(352), 발광 소자(LED) 및 제 2 연결 전극(372)과 각각 동일하다.
도 10 및 도 11의 제 1 정렬 전극(341)은 제 1 구동 전원 라인(VDL)에 연결된다. 예를 들어, 도 11에 도시된 바와 같이, 제 1 정렬 전극(341)은 평탄화막(305)의 콘택홀(80)을 통해 제 1 구동 전원 라인에 연결된다. 이에 따라, 제 1 정렬 전극(341)은 제 1 구동 전원 라인으로부터의 제 1 구동 전압을 공급받는다.
도 10 및 도 11의 제 1 연결 전극(371)은 발광 소자의 제 1 전극, 제 1 구동 전극(351) 및 제 2 드레인 전극에 연결된다.
도 12a 내지 도 15b는 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 공정 도면이다. 여기서, 도 12b는 도 12a의 I-I'의 단면도이고, 도 13b는 도 13a의 I-I'의 단면도이고, 도 14b는 도 14a의 I-I'의 단면도이고, 그리고 도 15b는 도 15a의 I-I'의 단면도이다.
먼저, 도 12a 및 도 12b에 도시된 바와 같이, 기판(301) 상에 버퍼층(302), 더미층(320), 제 1 반도체층(321), 제 2 반도체층(322), 제 1 게이트 절연막(303a), 제 2 구동 전원 라인(VSL), 제 1 게이트 전극(GE1), 제 2 게이트 전극(GE2), 제 2 게이트 절연막(303b), 스토리지 전극(333), 층간 절연막(304), 연장 전극(340), 제 1 소스 전극(SE1), 제 1 드레인 전극(DE1), 제 1 구동 전원 라인(VDL), 제 2 소스 전극(SE2), 제 2 드레인 전극(DE2), 평탄화막(305), 제 1 절연막(306), 제 1 정렬 전극(341), 제 2 정렬 전극(342), 제 2 절연막(307), 제 1 구동 전극(351), 제 2 구동 전극(352) 및 발광 소자(LED)가 형성된다. 위 열거된 구성 요소들의 제조 방법은 전술된 도 6a와 관련된 구성 요소들의 제조 방법과 동일하다. 단, 도 12a 및 도 12b에서의 제 1 정렬 전극(341)은 평탄화막(305)의 콘택홀(80)을 통해 제 1 구동 전원 라인(VDL)에 연결된다. 이 콘택홀(80)은 제 2 정렬 전극(342)과 제 2 구동 전원 라인(VSL)을 연결하기 위한 콘택홀(40)을 형성하는 공정시 함께 형성될 수 있다.
이어서, 도 13a 및 도 13b에 도시된 바와 같이, 제 1 구동 전원 라인(VDL)으로 제 1 정렬 신호(Sa1)가 공급되고, 제 2 구동 전원 라인(VSL)으로 제 2 정렬 신호(Sa2)가 공급된다. 제 1 구동 전원 라인(VDL)으로 공급된 제 1 정렬 신호(Sa1)는 각 제 1 정렬 전극(341)으로 인가된다.
제 2 정렬 신호(Sa2)는, 예를 들어, 직류 전압인 제 2 구동 전압(VSL)일 수 있다. 한편, 제 1 정렬 신호(Sa1)는 교번적으로 고전압 및 저전압을 갖는 교류 신호로서, 고전압은 제 2 정렬 신호(Sa2)보다 더 크며, 저전압은 제 2 정렬 신호(Sa2)보다 더 작다. 예를 들어, 고전압은 제 2 구동 전압(VSL)보다 더 크며, 저전압은 제 2 구동 전압보다 더 작다.
제 1 정렬 전극(341)에 인가된 제 1 정렬 신호(Sa1) 및 제 2 정렬 전극(342)에 인가된 제 2 정렬 신호(Sa2)에 의해 제 1 정렬 전극(341)과 제 2 정렬 전극(342) 사이에 X축에 평행한 방향으로 전계가 발생되며, 그 전계에 의해 발광 소자(LED)들은 일 방향을 따라 정렬된다. 예를 들어, 발광 소자(LED)들은, 도 13a에 도시된 바와 같이, 이들의 축이 X축에 평행하도록 정렬될 수 있다.
다음으로, 도 14a 및 도 14b에 도시된 바와 같이, 제 2 절연막(307), 제 1 절연막(306) 및 평탄화막(305)의 일부가 선택적으로 제거됨으로써, 제 2 드레인 전극(DE2)을 노출시키는 콘택홀(60) 및 연장 전극(340)을 노출시키는 콘택홀(70)이 형성된다. 이 콘택홀들(60, 70)은 포토레지스트 공정을 통해 형성될 수 있다. 한편, 이 콘택홀들(60, 70)의 형성 공정은 제 1 정렬 신호(Sa1) 및 제 2 정렬 신호(Sa2)가 인가된 상태에서 수행될 수 있다.
이후, 도 15a 및 도 15b에 도시된 바와 같이, 발광 소자(LED)의 제 1 전극, 제 1 구동 전극(351) 및 제 2 절연막(307) 상에 제 1 연결 전극(371)이 형성되며, 그리고 발광 소자(LED)의 제 2 전극, 제 2 구동 전극(352) 및 제 2 절연막(307) 상에 제 2 연결 전극(372)이 형성된다. 제 1 연결 전극(371) 및 제 2 연결 전극(372)은 동일한 물질로 이루어질 수 있다. 제 1 연결 전극(371) 및 제 2 연결 전극(372)은 포토레지스트 공정을 통해 형성될 수 있다.
제 1 연결 전극(371)은 콘택홀(60)을 통해 제 2 드레인 전극(DE2)에 연결되며, 제 2 연결 전극(372)은 콘택홀(70)을 통해 연장 전극(340)에 연결된다.
한편, 이 제 1 연결 전극(371) 및 제 2 연결 전극(372)의 형성 공정은 제 1 정렬 신호(Sa1) 및 제 2 정렬 신호(Sa2)가 인가된 상태에서 수행될 수 있다.
이어서, 제 1 구동 전원 라인(VDL)으로의 제 1 정렬 신호(Sa1)의 공급이 차단된다. 예를 들어, 제 1 정렬 신호(Sa1)를 공급하는 신호 공급부와 제 1 구동 전원 라인(VDL) 간의 전기적 연결이 끊어진다.
다음으로, 제 1 구동 전원 라인(VDL)으로 제 1 구동 전압(VDD)이 인가된다. 이에 따라, 제 1 구동 전원 라인(VDL)에 연결된 제 1 정렬 전극(341)에도 제 1 구동 전압(VDD)이 인가된다.
제 1 정렬 전극(341)은 제 1 구동 전원 라인(VDL)에 연결되며, 제 2 정렬 전극(342)은 제 2 구동 전원 라인(VSL)에 연결된다. 따라서, 제 1 정렬 전극(341)에 제 1 구동 전압(VDD)이 공급되며, 제 2 정렬 전극(342)에 제 2 구동 전압(VSL)이 공급될 수 있다. 그러므로, 제 1 정렬 전극(341) 및 제 2 정렬 전극(342)의 플로팅 상태가 방지될 수 있다.
도 16은 도 1의 3개의 인접한 화소들의 다른 평면도이고, 도 17은 도 16의 I-I'의 단면도이다.
표시 장치는, 도 16 및 도 17에 도시된 바와 같이, 기판(301), 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2), 버퍼층(302), 더미층(320), 제 1 게이트 절연막(303a), 제 2 게이트 절연막(303b), 층간 절연막(304), 평탄화막(305), 절연막(366), 정렬 전극(344), 제 1 구동 전극(351), 제 2 구동 전극(352), 발광 소자(LED), 제 1 연결 전극(371) 및 제 2 연결 전극(372)을 포함한다.
도 16 및 도 17의 기판(301), 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2), 버퍼층(302), 더미층(320), 제 1 게이트 절연막(303a), 제 2 게이트 절연막(303b), 층간 절연막(304), 평탄화막(305), 절연막(366), 제 1 구동 전극(351), 제 2 구동 전극(352), 발광 소자(LED) 및 제 2 연결 전극(372)은 전술된 도 3 및 도 4의 기판(301), 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2), 버퍼층(302), 더미층(320), 제 1 게이트 절연막(303a), 제 2 게이트 절연막(303b), 층간 절연막(304), 평탄화막(305), 절연막(366), 제 1 구동 전극(351), 제 2 구동 전극(352), 발광 소자(LED) 및 제 2 연결 전극(372)과 각각 동일하다.
도 16 및 도 17의 제 1 연결 전극(371)은 발광 소자(LED)의 제 1 전극, 제 1 구동 전극(351) 및 제 2 드레인 전극(DE2)에 연결된다.
도 16에 도시된 바와 같이, 정렬 전극(344)은 제 1 구동 전극(351)과 제 2 구동 전극(352) 사이에 위치한다.
정렬 전극(344)의 폭(W)은 제 1 구동 전극(351)과 제 2 구동 전극(352) 사이의 거리(d)보다 더 작다. 여기서, 정렬 전극(344)의 폭은 X축 방향으로의 정렬 전극(344)의 크기를 의미한다.
도 16에 도시된 바와 같이, 발광 소자(LED)는 정렬 전극(344) 상에 위치한다. 발광 소자(LED)는 정렬 전극(344)과 중첩한다. 예를 들어, 발광 소자(LED)의 전체 면적은 정렬 전극(344)과 중첩할 수 있다. 발광 소자(LED)의 길이는 정렬 전극(344)의 폭(W)과 동일할 수 있다. 여기서, 발광 소자(LED)의 길이는 X축 방향으로의 발광 소자(LED)의 크기를 의미한다.
정렬 전극(344)은 제 1 구동 전원 라인(VDL)에 연결된다. 예를 들어, 도 17에 도시된 바와 같이, 정렬 전극(344)은 평탄화막(305)의 콘택홀(90)을 통해 제 1 구동 전원 라인(VDL)에 연결된다. 이에 따라, 제 1 정렬 전극(341)은 제 1 구동 전원 라인(VDL)으로부터의 제 1 구동 전압(VDD)을 공급받는다.
정렬 전극(344)은 전술된 제 1 정렬 전극(341)과 동일한 물질을 포함할 수 있다.
도 16 및 도 17의 제 1 연결 전극(371)은 발광 소자(LED)의 제 1 전극, 제 1 구동 전극(351) 및 제 2 드레인 전극(DE2)에 연결된다.
도 18a 내지 도 21b는 본 발명의 다른 실시예에 따른 표시 장치의 제조 방법을 설명하기 위한 공정 도면이다. 여기서, 도 18b는 도 18a의 I-I'의 단면도이고, 도 19b는 도 19a의 I-I'의 단면도이고, 도 20b는 도 20a의 I-I'의 단면도이고, 그리고 도 21b는 도 21a의 I-I'의 단면도이다.
먼저, 도 18a 및 도 18b에 도시된 바와 같이, 기판(301) 상에 버퍼층(302), 더미층(320), 제 1 반도체층(311), 제 2 반도체층(322), 제 1 게이트 절연막(303a), 제 2 구동 전원 라인(VSL), 제 1 게이트 전극(GE1), 제 2 게이트 전극(GE2), 제 2 게이트 절연막(303b), 스토리지 전극(333), 층간 절연막(304), 연장 전극(340), 제 1 소스 전극(SE1), 제 1 드레인 전극(DE1), 제 1 구동 전원 라인(VDL), 제 2 소스 전극(SE2), 제 2 드레인 전극(DE2), 평탄화막(305), 제 1 절연막(306), 정렬 전극(344), 제 2 절연막(307), 제 1 구동 전극(351), 제 2 구동 전극(352) 및 발광 소자(LED)가 형성된다. 위 열거된 구성 요소들의 제조 방법은 전술된 도 6a와 관련된 구성 요소들의 제조 방법과 동일하다. 단, 도 18a 및 도 18b에서의 정렬 전극(344)은 평탄화막(305)의 콘택홀(90)을 통해 제 1 구동 전원 라인(VDL)에 연결된다. 이 콘택홀(90)은 포토레지스트 공정에 의해 형성될 수 있다. 정렬 전극(344)은 전술된 도 6a의 제 1 정렬 전극(341) 및 제 2 정렬 전극(342)과 같이 포토레지스트 공정을 통해 형성될 수 있다.
이어서, 도 19a 및 도 19b에 도시된 바와 같이, 제 1 구동 전원 라인(VDL)으로 정렬 신호(Sa)가 공급된다. 제 1 구동 전원 라인(VDL)으로 공급된 정렬 신호(Sa)는 각 정렬 전극(344)으로 인가된다.
정렬 신호(Sa)는, 예를 들어, 직류 전압인 제 1 구동 전압(VDD)일 수 있다.
정렬 전극(344)에 인가된 정렬 신호(Sa)에 의해 발광 소자(LED)를 향해 전계가 발생되며, 그 전계에 의해 발광 소자(LED)들은 일 방향을 따라 정렬된다. 예를 들어, 발광 소자(LED)들은, 도 19a에 도시된 바와 같이, 이들의 축이 X축에 평행하도록 정렬될 수 있다.
다음으로, 도 20a 및 도 20b에 도시된 바와 같이, 제 2 절연막(307), 제 1 절연막(306) 및 평탄화막(305)의 일부가 선택적으로 제거됨으로써, 제 2 드레인 전극(DE2)을 노출시키는 콘택홀(60) 및 연장 전극(340)을 노출시키는 콘택홀(70)이 형성된다. 이 콘택홀들(60, 70)은 포토레지스트 공정을 통해 형성될 수 있다. 한편, 이 콘택홀들(60, 70)의 형성 공정은 정렬 신호(Sa)가 인가된 상태에서 수행될 수 있다.
이후, 도 21a 및 도 21b에 도시된 바와 같이, 발광 소자(LED)의 제 1 전극, 제 1 구동 전극(351) 및 제 2 절연막(307) 상에 제 1 연결 전극(371)이 형성되며, 그리고 발광 소자(LED)의 제 2 전극, 제 2 구동 전극(352) 및 제 2 절연막(307) 상에 제 2 연결 전극(372)이 형성된다. 제 1 연결 전극(371) 및 제 2 연결 전극(372)은 동일한 물질로 이루어질 수 있다. 제 1 연결 전극(371) 및 제 2 연결 전극(372)은 포토레지스트 공정을 통해 형성될 수 있다.
제 1 연결 전극(371)은 콘택홀(60)을 통해 제 2 드레인 전극(DE2)에 연결되며, 제 2 연결 전극(372)은 콘택홀(70)을 통해 연장 전극(340)에 연결된다.
한편, 이 제 1 연결 전극(371) 및 제 2 연결 전극(372)의 형성 공정은 정렬 신호(Sa)가 인가된 상태에서 수행될 수 있다.
정렬 전극(344)은 제 1 구동 전원 라인(VDL)에 연결된다. 따라서, 정렬 전극(344)에 제 1 구동 전압(VDD)이 공급될 수 있다. 그러므로, 정렬 전극(344)의 플로팅 상태가 방지될 수 있다.
도 22는 도 1의 3개의 인접한 화소들의 다른 평면도이고, 도 23은 도 22의 I-I'의 단면도이다.
도 22 및 도 23에 도시된 바와 같이, 표시 장치는 기판(301), 버퍼층(302), 더미층(320), 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2), 제 1 게이트 절연막(303a), 제 2 구동 전원 라인(VSL), 제 2 게이트 절연막(303b), 스토리지 전극(333), 층간 절연막(304), 제 1 구동 전원 라인(VDL), 평탄화막(305), 절연막(366), 제 1 정렬 전극(341), 제 2 정렬 전극(342), 제 1 구동 전극(351), 제 2 구동 전극(352), 발광 소자(LED), 제 1 연결 전극(371) 및 제 2 연결 전극(372)을 포함한다.
도 22 및 도 23의 기판(301), 버퍼층(302), 더미층(320), 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2), 제 1 게이트 절연막(303a), 제 2 구동 전원 라인(VSL), 제 2 게이트 절연막(303b), 스토리지 전극(333), 층간 절연막(304), 제 1 구동 전원 라인(VDL), 평탄화막(305), 절연막(366), 제 1 정렬 전극(341), 제 2 정렬 전극(342), 제 1 구동 전극(351), 제 2 구동 전극(352), 발광 소자(LED), 제 1 연결 전극(371) 및 제 2 연결 전극(372)은 전술된 도 3 및 도 4의 기판(301), 버퍼층(302), 더미층(320), 제 1 스위칭 소자(Tr1), 제 2 스위칭 소자(Tr2), 제 1 게이트 절연막(303a), 제 2 구동 전원 라인(VSL), 제 2 게이트 절연막(303b), 스토리지 전극(333), 층간 절연막(304), 제 1 구동 전원 라인(VDL), 평탄화막(305), 절연막(366), 제 1 정렬 전극(341), 제 2 정렬 전극(342), 제 1 구동 전극(351), 제 2 구동 전극(352), 발광 소자(LED), 제 1 연결 전극(371) 및 제 2 연결 전극(372)과 각각 동일하다.
단, 도 22 및 도 23에 도시된 바와 같이, 제 1 정렬 전극(341) 및 제 2 정렬 전극(342) 간의 거리(d1)는 발광 소자(LED)의 길이(L)보다 더 작을 수 있다.
도 22 및 도 23에 도시된 바와 같이, 제 1 정렬 전극(341)은 발광 소자(LED)의 제 3 측면과 중첩할 수 있으며, 제 2 정렬 전극(342)은 발광 소자(LED)의 제 4 측면과 중첩할 수 있다.
도 22 및 도 23에 도시된 바와 같이, 제 1 구동 전극(351)과 제 1 정렬 전극(341)은 중첩하지 않으며, 제 2 구동 전극(352)과 제 2 정렬 전극(342)은 중첩하지 않을 수 있다.
전술된 도 3, 도 10 및 도 16의 발광 소자(LED), 제 1 정렬 전극(341), 제 2 정렬 전극(342), 제 1 구동 전극(351) 및 제 2 구동 전극(352)은 도 22 및 도 23에 도시된 발광 소자(LED), 제 1 정렬 전극(341), 제 2 정렬 전극(342), 제 1 구동 전극(351) 및 제 2 구동 전극(352)과 같은 구조를 가질 수 있다. 예를 들어, 도 10의 제 1 정렬 전극(341) 및 제 2 정렬 전극(342) 간의 거리(d1)는 발광 소자(LED)의 길이(L)보다 더 작을 수 있다. 또한, 도 10의 제 1 정렬 전극(341)은 발광 소자(LED)의 제 3 측면과 중첩할 수 있으며, 제 2 정렬 전극(342)은 발광 소자(LED)의 제 4 측면과 중첩할 수 있다. 또한, 도 10의 제 1 구동 전극(351)과 제 1 정렬 전극(341)은 중첩하지 않으며, 제 2 구동 전극(352)과 제 2 정렬 전극(342)은 중첩하지 않을 수 있다.
한편, 도 22 및 도 23의 표시 장치의 제조 방법은 전술된 도 6a 내지 도 9b의 표시 장치의 제조 방법과 동일하다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
301: 기판 302: 버퍼층
320: 버퍼층 321: 제 1 반도체층
322: 제 2 반도체층 S1: 제 1 소스 영역
C1: 제 1 채널 영역 D1: 제 1 드레인 영역
SE1: 제 1 소스 전극 DE1: 제 1 드레인 전극
GE1: 제 1 게이트 전극 Tr1: 제 1 스위칭 소자
Tr2: 제 2 스위칭 소자 S2: 제 2 소스 영역
C2: 제 2 채널 영역 D2: 제 2 드레인 영역
SE2: 제 2 소스 전극 DE2: 제 2 드레인 전극
GE2: 제 2 게이트 전극 VSL: 제 1 구동 전원 라인
VDL: 제 2 구동 전원 라인 320: 더미층
340: 연장 전극 11: 제 1 소스 콘택홀
12: 제 1 드레인 콘택홀 21: 제 1 소스 콘택홀
22: 제 2 드레인 콘택홀 333: 스토리지 전극
303a: 제 1 게이트 절연막 303b: 제 2 게이트 절연막
304: 층간 절연막 305: 평탄화막
366: 절연막 306: 제 1 절연막
307: 제 2 절연막 341: 제 1 정렬 전극
342: 제 2 정렬 전극 351: 제 1 구동 전극
352: 제 2 구동 전극 LED: 발광 소자
371: 제 1 연결 전극 372: 제 2 연결 전극
30, 40, 50, 60, 70: 콘택홀

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 제1 전원 라인 및 제2 전원 라인;
    상기 제1 전원 라인 및 상기 제2 전원 라인 상에 배치된 평탄화층;
    상기 평탄화층 상에 배치되고 상기 제1 전원 라인과 중첩하는 제1 전극;
    상기 평탄화층 상에 배치되고 상기 제2 전원 라인과 중첩하는 제2 전극;
    상기 제1 전극 및 상기 제2 전극 상에 배치된 제1 절연층;
    상기 제1 절연층 상에 배치되고 상기 제1 전극과 전기적으로 연결된 제3 전극;
    상기 제1 절연층 상에 배치되고 상기 제2 전극과 전기적으로 연결된 제4 전극; 및
    상기 제1 절연층 상에 배치되고 상기 제3 전극 및 상기 제4 전극과 전기적으로 연결된 발광 소자를 포함하고,
    상기 제1 전극과 상기 제2 전극 사이의 간격은 상기 제3 전극과 상기 제4 전극 사이의 간격보다 작은 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 전극의 제1 측면 및 상기 제1 측면과 마주보는 상기 제2 전극의 제2 측면은 각각 상기 제3 전극과 상기 제4 전극 사이의 영역과 중첩하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제3 전극 및 상기 제4 전극은 각각 상기 제1 전원 라인 및 상기 제2 전원 라인과 중첩하는 표시 장치.
  4. 제1 항에 있어서,
    상기 평탄화층과 상기 제1 절연층 사이에 배치된 제2 절연층을 더 포함하고,
    상기 제2 절연층은 상기 제1 전극 및 상기 제2 전극을 덮는 표시 장치.
  5. 제1 항에 있어서,
    상기 제3 전극 상에 배치되고 상기 발광 소자의 제1 단부와 접촉하는 제1 연결 전극; 및
    상기 제4 전극 상에 배치되고 상기 발광 소자의 제2 단부와 접촉하는 제2 연결 전극을 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 연결 전극은 상기 제1 전원 라인과 전기적으로 연결되고,
    상기 제2 연결 전극은 상기 제2 전원 라인과 전기적으로 연결된 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 연결 전극은 상기 제3 전극과 직접 접촉하고,
    상기 제2 연결 전극은 상기 제4 전극과 직접 접촉하는 표시 장치.
  8. 제5 항에 있어서,
    상기 기판과 상기 평탄화층 사이에 배치되고, 상기 제2 전원 라인과 전기적으로 연결된 연장 전극; 및
    상기 기판과 상기 평탄화층 사이에 배치되고 상기 제1 전원 라인과 전기적으로 연결된 스위칭 소자를 더 포함하고,
    상기 제1 연결 전극은 상기 스위칭 소자와 전기적으로 연결되고, 상기 제2 연결 전극은 상기 연장 전극과 전기적으로 연결된 표시 장치.
  9. 제8 항에 있어서,
    상기 기판과 상기 제1 전원 라인 사이에 배치된 제3 절연층을 더 포함하고,
    상기 제2 전원 라인은 상기 기판 및 상기 제3 절연층 사이에 배치되고,
    상기 연장 전극은 상기 제3 절연층 상에 배치된 표시 장치.
  10. 제5 항에 있어서,
    상기 제1 연결 전극은 상기 제1 전극과 직접 접촉하는 표시 장치.
  11. 제4 항에 있어서,
    상기 제1 전극 중 상기 제1 전원 라인과 중첩하는 제1 부분은 상기 제3 전극과 중첩하고,
    상기 제2 전극 중 상기 제2 전원 라인과 중첩하는 제2 부분은 상기 제4 전극과 중첩하는 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 전극은 상기 제1 전원 라인과 직접 접촉하고,
    상기 제2 전극은 상기 제2 전원 라인과 직접 접촉하는 표시 장치.
  13. 기판;
    상기 기판 상에 배치된 제1 전원 라인 및 제2 전원 라인;
    상기 제1 전원 라인과 상기 제2 전원 라인 상에 배치된 평탄화층;
    상기 평탄화층 상에 배치되고 상기 제1 전원 라인과 전기적으로 연결된 제1 전극;
    상기 제1 전극 상에 배치된 제1 절연층;
    상기 제1 절연층 상에 배치되고 서로 이격된 제2 전극 및 제3 전극; 및
    상기 제1 절연층 상에 배치되고 상기 제2 전극 및 상기 제3 전극과 전기적으로 연결된 발광 소자를 포함하고,
    상기 제1 전극은 상기 제2 전극과 상기 제3 전극 사이 영역과 중첩하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 전극의 폭은 상기 제2 전극과 상기 제3 전극 사이 영역의 폭보다 작은 표시 장치.
  15. 제13 항에 있어서,
    상기 제2 전극 상에 배치되고 상기 발광 소자의 제1 단부와 접촉하는 제1 연결 전극; 및
    상기 제3 전극 상에 배치되고 상기 발광 소자의 제2 단부와 접촉하는 제2 연결 전극을 더 포함하고,
    상기 제1 연결 전극은 상기 기판과 상기 평탄화층 사이에 배치된 스위칭 소자를 통해 상기 제1 전원 라인과 전기적으로 연결되고,
    상기 제2 연결 전극은 상기 기판과 상기 평탄화층 사이에 배치된 연장 전극을 통해 상기 제2 전원 라인과 전기적으로 연결된 표시 장치.
  16. 제1 방향으로 연장된 제1 전극;
    상기 제1 방향으로 연장되고, 상기 제1 전극과 제2 방향으로 이격된 제2 전극;
    상기 제1 방향으로 연장되고 상기 제1 전극과 중첩하는 제3 전극;
    상기 제1 방향으로 연장되고 상기 제2 전극과 중첩하는 제4 전극;
    상기 제3 전극과 상기 제4 전극 사이의 영역에 배치될 발광 소자;
    상기 제2 방향으로 연장되고 상기 제3 전극과 전기적으로 연결된 제1 전원 라인; 및
    상기 제2 방향으로 연장되며 상기 제1 전원 라인과 상기 제1 방향으로 이격되고, 상기 제4 전극과 전기적으로 연결된 제2 전원 라인을 포함하고,
    상기 제1 전극은 상기 제1 전원 라인과 전기적으로 연결되고, 상기 제2 전극은 상기 제2 전원 라인과 전기적으로 연결된 표시 장치.
  17. 제16 항에 있어서,
    상기 제3 전극 상에 배치되고 상기 발광 소자와 직접 접촉하는 제1 연결 전극; 및
    상기 제4 전극 상에 배치되고 상기 발광 소자와 직접 접촉하는 제2 연결 전극을 포함하고,
    상기 제1 연결 전극은 상기 제1 전원 라인과 전기적으로 연결되고,
    상기 제2 연결 전극은 상기 제2 전원 라인과 전기적으로 연결된 표시 장치.
  18. 제17 항에 있어서,
    상기 제3 전극과 상기 제4 전극 사이의 간격은 상기 제1 연결 전극과 상기 제2 연결 전극 사이의 간격보다 큰 표시 장치.
  19. 제17 항에 있어서,
    상기 발광 소자, 상기 제1 연결 전극, 및 상기 제2 연결 전극은 상기 제1 전원 라인과 상기 제2 전원 라인이 서로 이격된 영역 상에 배치된 표시 장치.
  20. 제16 항에 있어서,
    상기 제3 전극과 상기 제4 전극 사이의 간격은 상기 제1 전극과 상기 제2 전극 사이의 간격보다 큰 표시 장치.
KR1020230041451A 2018-04-18 2023-03-29 표시 장치 KR102626034B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230041451A KR102626034B1 (ko) 2018-04-18 2023-03-29 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180044963A KR102517393B1 (ko) 2018-04-18 2018-04-18 표시 장치 및 이의 제조 방법
KR1020230041451A KR102626034B1 (ko) 2018-04-18 2023-03-29 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180044963A Division KR102517393B1 (ko) 2018-04-18 2018-04-18 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20230047990A KR20230047990A (ko) 2023-04-10
KR102626034B1 true KR102626034B1 (ko) 2024-01-17

Family

ID=66239940

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180044963A KR102517393B1 (ko) 2018-04-18 2018-04-18 표시 장치 및 이의 제조 방법
KR1020230041451A KR102626034B1 (ko) 2018-04-18 2023-03-29 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020180044963A KR102517393B1 (ko) 2018-04-18 2018-04-18 표시 장치 및 이의 제조 방법

Country Status (5)

Country Link
US (2) US10943947B2 (ko)
EP (2) EP3557620B1 (ko)
JP (2) JP7290008B2 (ko)
KR (2) KR102517393B1 (ko)
CN (1) CN110400819A (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3803976A4 (en) * 2018-05-24 2022-03-02 Lumiode, Inc. LED DISPLAY STRUCTURES AND THEIR MANUFACTURE
KR102649218B1 (ko) 2018-11-15 2024-03-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
WO2020131894A1 (en) 2018-12-21 2020-06-25 Lumiode, Inc. Addressing for emissive displays
KR102206782B1 (ko) * 2019-03-04 2021-01-25 엘지전자 주식회사 디스플레이 장치
US11271032B2 (en) * 2019-06-20 2022-03-08 Samsung Display Co., Ltd. Display device
KR20210055852A (ko) * 2019-11-07 2021-05-18 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210067695A (ko) * 2019-11-29 2021-06-08 삼성전자주식회사 인쇄회로기판 어셈블리를 포함하는 마이크로 엘이디 디스플레이
KR20210072194A (ko) * 2019-12-06 2021-06-17 삼성디스플레이 주식회사 발광 소자의 정렬 방법, 이를 이용한 표시 장치의 제조 방법 및 표시 장치
KR20210074456A (ko) * 2019-12-11 2021-06-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US20230006119A1 (en) * 2019-12-12 2023-01-05 Samsung Display Co., Ltd. Display device and method for manufacturing same
KR20210078627A (ko) * 2019-12-18 2021-06-29 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20200026781A (ko) * 2019-12-20 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR20210085540A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 화소회로, 발광표시장치 및 그의 구동방법
KR20210090338A (ko) * 2020-01-09 2021-07-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210111919A (ko) * 2020-03-03 2021-09-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210138834A (ko) 2020-05-12 2021-11-22 삼성디스플레이 주식회사 타일형 표시 장치
KR20210140834A (ko) * 2020-05-13 2021-11-23 삼성디스플레이 주식회사 표시 장치
KR20210148539A (ko) 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치
TWI737484B (zh) * 2020-06-05 2021-08-21 友達光電股份有限公司 顯示裝置
KR20220005666A (ko) * 2020-07-06 2022-01-14 삼성디스플레이 주식회사 소자 정렬 챔버 및 이를 이용한 표시 장치의 제조 방법
KR20220007818A (ko) * 2020-07-10 2022-01-19 삼성디스플레이 주식회사 표시 장치
KR20220036464A (ko) 2020-09-15 2022-03-23 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치와 그의 제조 방법
KR20220037015A (ko) * 2020-09-16 2022-03-24 삼성디스플레이 주식회사 표시 장치
KR20220051056A (ko) * 2020-10-16 2022-04-26 삼성디스플레이 주식회사 표시 장치
CN114725148A (zh) * 2021-01-05 2022-07-08 群创光电股份有限公司 显示装置的制作方法
KR20220113602A (ko) * 2021-02-05 2022-08-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220118571A (ko) * 2021-02-18 2022-08-26 삼성디스플레이 주식회사 표시 장치
KR20220143228A (ko) * 2021-04-15 2022-10-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN113380937B (zh) * 2021-05-28 2022-12-13 上海天马微电子有限公司 显示面板和显示装置
US20220399398A1 (en) * 2021-06-09 2022-12-15 Samsung Display Co., Ltd. Display device and method of fabricating the same
KR20230017376A (ko) * 2021-07-27 2023-02-06 삼성디스플레이 주식회사 표시 장치
CN113725251B (zh) * 2021-08-30 2024-04-09 上海天马微电子有限公司 驱动基板和显示面板
KR20230069283A (ko) * 2021-11-11 2023-05-19 삼성디스플레이 주식회사 표시 장치
KR20230140634A (ko) * 2022-03-29 2023-10-10 삼성디스플레이 주식회사 표시 장치
WO2024058290A1 (ko) * 2022-09-16 2024-03-21 엘지전자 주식회사 디스플레이 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101490758B1 (ko) 2013-07-09 2015-02-06 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528529B2 (en) 2005-10-17 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical system, semiconductor device, and manufacturing method thereof
JP4381428B2 (ja) * 2007-04-10 2009-12-09 シャープ株式会社 微細構造体の配列方法及び微細構造体を配列した基板、並びに集積回路装置及び表示素子
JP2012004535A (ja) 2010-05-17 2012-01-05 Sharp Corp 発光装置の製造方法
KR20120138805A (ko) * 2010-03-12 2012-12-26 샤프 가부시키가이샤 발광 장치의 제조 방법, 발광 장치, 조명 장치, 백라이트, 액정 패널, 표시 장치, 표시 장치의 제조 방법, 표시 장치의 구동 방법 및 액정 표시 장치
JP2013004792A (ja) 2011-06-17 2013-01-07 Sharp Corp 発光装置および自発光ディスプレイ装置、並びに、上記発光装置を備えた照明装置およびバックライト
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
US9991415B2 (en) * 2014-11-26 2018-06-05 Sharp Kabushiki Kaisha Display device and method of producing display device
US11114423B2 (en) * 2015-12-01 2021-09-07 Sharp Kabushiki Kaisha Image-forming element
KR101845907B1 (ko) 2016-02-26 2018-04-06 피에스아이 주식회사 초소형 led 모듈을 포함하는 디스플레이 장치
KR101987196B1 (ko) 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102608419B1 (ko) 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102574603B1 (ko) 2016-07-15 2023-09-07 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101490758B1 (ko) 2013-07-09 2015-02-06 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법

Also Published As

Publication number Publication date
KR102517393B1 (ko) 2023-04-03
EP3890014A3 (en) 2022-02-16
EP3557620A1 (en) 2019-10-23
EP3557620B1 (en) 2021-06-30
CN110400819A (zh) 2019-11-01
US10943947B2 (en) 2021-03-09
KR20230047990A (ko) 2023-04-10
US20210193734A1 (en) 2021-06-24
JP2023100826A (ja) 2023-07-19
EP3890014A2 (en) 2021-10-06
US20190326348A1 (en) 2019-10-24
KR20190121894A (ko) 2019-10-29
JP7290008B2 (ja) 2023-06-13
JP2019191573A (ja) 2019-10-31
US11574954B2 (en) 2023-02-07

Similar Documents

Publication Publication Date Title
KR102626034B1 (ko) 표시 장치
US11424229B2 (en) Pixel structure, display device including the pixel structure, and method of manufacturing the pixel structure
JP7271212B2 (ja) 表示装置及びその製造方法
US11637222B2 (en) Display device and method of manufacturing the same
US9825106B2 (en) OLED display substrate and method for manufacturing the same, and display apparatus
KR102621662B1 (ko) 발광 소자 및 이의 제조 방법
CN111223888A (zh) 显示装置和制造该显示装置的方法
KR102626051B1 (ko) 발광 소자, 발광 소자를 포함하는 픽셀 구조체 및 그 제조 방법
US11107800B2 (en) Display device
TW202011629A (zh) 微發光二極體顯示面板
KR20240040698A (ko) 표시 장치 및 표시 장치 제조 방법
US20230018566A1 (en) Display device and method for manufacturing display device
KR20210141828A (ko) 화소 및 이를 구비한 표시 장치
TW202004720A (zh) 顯示裝置及陣列基板
US20220069167A1 (en) Display device
KR102645641B1 (ko) 화소, 그것을 포함하는 표시 장치, 및 그것의 제조 방법
CN113097246A (zh) 显示设备
CN114902408A (zh) Led显示设备及其制造方法
TWI641108B (zh) 微發光二極體顯示面板
US20220199745A1 (en) Display device
WO2023008243A1 (ja) 画素構造体および表示装置
KR20240061194A (ko) 플렉서블 표시 장치
KR20240026413A (ko) 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20240009016A (ko) 표시 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant