KR101937124B1 - 광 센서, 광 센서를 탑재한 반도체 장치, 및 광 센서에 의한 광의 측정 방법 - Google Patents

광 센서, 광 센서를 탑재한 반도체 장치, 및 광 센서에 의한 광의 측정 방법 Download PDF

Info

Publication number
KR101937124B1
KR101937124B1 KR1020180082084A KR20180082084A KR101937124B1 KR 101937124 B1 KR101937124 B1 KR 101937124B1 KR 1020180082084 A KR1020180082084 A KR 1020180082084A KR 20180082084 A KR20180082084 A KR 20180082084A KR 101937124 B1 KR101937124 B1 KR 101937124B1
Authority
KR
South Korea
Prior art keywords
layer
oxide semiconductor
transistor
optical sensor
light
Prior art date
Application number
KR1020180082084A
Other languages
English (en)
Other versions
KR20180084703A (ko
Inventor
고이치로 가마타
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20180084703A publication Critical patent/KR20180084703A/ko
Application granted granted Critical
Publication of KR101937124B1 publication Critical patent/KR101937124B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은, 리프레시(reflesh) 동작이 불필요한 산화물 반도체를 사용한 광 센서, 상기 광 센서를 탑재한 반도체 장치, 및 광 센서를 사용한 광의 측정 방법을 제공하는 것을 목적의 하나로 한다.
산화물 반도체를 사용하여 형성된 채널을 포함한 트랜지스터에 게이트 전압을 펄스 형상으로 인가함으로써, 일정한 게이트 전류를 얻을 수 있는 것을 발견하고, 이것을 광 센서에 응용한다. 상기 광 센서는, 리프레시 동작이 불필요하기 때문에, 적은 소비 전력으로 고속이고, 또 간단한 방법에 의하여 광의 조도(照度)를 측정할 수 있다. 비교적 높은 이동도와 낮은 S값, 낮은 오프 전류를 갖는 산화물 반도체를 사용한 트랜지스터에 의하여 광 센서를 형성할 수 있기 때문에, 적은 공정으로 많은 기능을 갖는 반도체 장치를 얻을 수 있다.

Description

광 센서, 광 센서를 탑재한 반도체 장치, 및 광 센서에 의한 광의 측정 방법{PHOTOSENSOR, SEMICONDUCTOR DEVICE INCLUDING PHOTOSENSOR, AND LIGHT MEASUREMENT METHOD USING PHOTOSENSOR}
본 발명은 광 센서에 관한 것이고, 개시되는 발명의 일 형태는 산화물 반도체를 사용한 광 센서, 및 상기 광 센서를 탑재한 반도체 장치에 관한 것이다. 또한, 상기 광 센서에 의하여 광을 측정하는 방법에 관한 것이다.
전자파를 검지(檢知)하기 위한 용도로 사용되는 측정기는 다수 알려져 있고, 예를 들어, 자외선으로부터 적외선까지의 범위에 있어서 감도를 갖는 측정기는 총괄하여 광 센서라고 불린다. 그 중에서도, 파장 400nm 내지 700nm의 가시광선 영역에 감도를 갖는 것은 특히 가시광 센서라고 불리고, 사용 환경에 대응한 휘도 조정이나 온 또는 오프의 제어 등이 필요한 기기류(機器類)에 많이 사용된다.
표시 장치에는, 표시부 주위의 밝기를 검출하고, 그 표시 휘도를 조정하는 것도 있다. 광 센서에 의하여 주위의 밝기를 검출하여 적당한 표시 휘도를 얻음으로써, 시인성(視認性)을 향상시켜 표시 장치의 낭비 전력을 저감시킬 수 있기 때문이다. 휘도 조정용 광 센서를 구비하는 표시 장치의 예로서, 휴대 전화, 컴퓨터 등을 들 수 있다. 또한, 표시부 주위의 밝기뿐만 아니라, 표시 장치, 특히 액정 표시 장치의 백 라이트의 휘도를 광 센서에 의하여 검출하고, 표시 화면의 휘도 조절도 행해지고 있다.
광 센서는, 예를 들어 광 검출 부분에 포토 다이오드 등의 광전 변환 소자를 사용하고, 광전 변환 소자로 흐르는 전류량에 따라 조도를 검출할 수 있다. 특허 문헌 1에는 전하 축적형의 광 센서에 대해서 기재가 있다. 상기 광 센서는 조도에 따라 포토 다이오드를 흐르는 전하량이 변화되는 성질을 사용하여 조도를 측정하는 것이다. 보다 자세히 설명하면, 전하를 콘덴서(용량 소자)에 축적한 후, 정전류 회로(정전류원)에 의하여 방전시킴으로써 변화되는 전위를 콤퍼레이터로 검출하고, 상기 전위의 변화에 걸리는 시간을 카운터 회로 및 래치 회로에 의하여 디지털 신호로 변환하여 출력함으로써 조도를 측정한다.
광 센서에는 광에 의하여 특성이 변화되는 것을 사용할 수 있다. 예를 들어, 산화물 반도체에 광을 조사함으로써, 그 도전 특성이 변화되는 것은 잘 알려져 있고, 특허 문헌 2, 또는 특허 문헌 3에 그 기재가 있다. 이들의 문헌에는 산화물 반도체를 사용한 트랜지스터의 임계값 제어 기술이 개시되어 있다. 또한, 광 센서 또는 메모리에 산화물 반도체를 적용하는 시도가 특허 문헌 4에 기재되어 있다.
일본국 특개평6-313840호 공보 일본국 특개2009-111125호 공보 일본국 특개2009-212443호 공보 일본국 특개2009-182194호 공보
산화물 반도체는, 비정질 실리콘보다 높은 이동도를 갖는 점과 G10이라고 불리는 수m 각의 기판의 전체 면에 똑같은 막으로서 형성할 수 있는 점을 양쪽 모두 갖는 특징이 있다. 이로써, 예를 들어, 고속 동작이 가능하게 되는 대형의 플랫 패널 디스플레이를 실현할 수 있다. 산화물 반도체를 사용하여 광 센서를 제작할 수 있으면, 광 센서와 트랜지스터를 동일한 산화물 반도체층을 사용하여 형성할 수 있기 때문에, 적은 공정으로 광 센서를 갖는 반도체 장치, 예를 들어, 고성능 대형 플랫 패널 디스플레이를 제작할 수 있다. 특허 문헌 4에는 산화물 반도체를 사용한 광 센서가 개시되어 있지만, 상기 광 센서는 어떤 동작이 없으면 광을 받아서 변화된 특성이 원래의 상태로 되돌아가지 않는 특징을 가지고 있어, 측정마다 리프레시 동작이 필요하다. 광 센서는 수초의 주기로 조도를 측정할 수 있는 것이 바람직하지만, 상기 리프레시 동작을 수초의 주기로 행하면, 상당한 전력을 소비하기 때문에 바람직하지 않다. 그래서, 본 발명의 과제의 하나는, 산화물 반도체를 포함하는 채널을 갖는 트랜지스터를 사용한 광의 측정 방법이며, 리프레시 동작이 불필요한 것을 제공한다. 또한, 그러한 특성을 갖는 광 센서, 및 상기 광 센서를 탑재한 반도체 장치를 제공하는 것을 본 발명의 과제의 하나로 한다.
본 발명의 일 형태는, 산화물 반도체를 포함하는 채널을 갖는 트랜지스터에 음(負)의 게이트 전압을 펄스 형상으로 인가하고, 얻어진 게이트 전류로부터 상기 채널에서 받은 광의 조도를 측정하는 것을 특징으로 하는 광의 측정 방법이다.
게이트 전압은 -10V 이상 -2V 이하로 인가하면 바람직하다. 이 때, 소스 전극 및 드레인 전극은 0, 즉 그라운드로 한다.
게이트 전압은 0, 즉 그라운드로 하고, 소스 전극 또는 드레인 전극에 2V 이상 10V 이하의 전압을 인가하여도 같은 효과를 얻을 수 있다.
또한, 게이트 전압은 0.01ms 이상 100ms 이하, 바람직하게는 1ms 이상 2ms 이하의 기간 동안 인가하면 좋다. 상기 인가 시간을 100ms보다 길게 하면, 그 기간 중의 게이트 전류의 변화가 현저하여, 측정 정밀도가 저하된다. 또한, 상기 인가 시간을 0.01ms 미만으로 하면, 고성능의 회로가 필요하기 때문에, 바람직하지 않다. 상기 인가 시간을 1ms 이상 2ms 이하로 하면, 측정의 정밀도가 높아지기 때문에 보다 바람직하다.
상기 인가의 단위 시간당의 횟수는, 30회/분 이상 60회/분 이하이면 바람직하다. 이로써, 보통의 환경하에서는 사람이 대략 연속적이라고 느끼도록 휘도 등을 조정할 수 있는 빈도로 광을 측정할 수 있다. 그러나, 상기 횟수는 이 범위에 한정되지 않고, 용도에 따라 실시자가 적절히 선택하면 된다. 또한, 상기 횟수는 일정하게 되도록 유지됨으로써 주파수라고 불릴 수 있지만, 반드시 주기적으로 전압을 인가할 필요는 없다.
본 발명의 다른 일 형태는, 산화물 반도체를 포함하는 채널을 갖는 트랜지스터와, 발진 회로를 갖고, 발진 회로의 출력은 트랜지스터의 게이트 전극과 전기적으로 접속되어 있고, 채널은 수광부인 것을 특징으로 하는 광 센서이다.
본 발명의 다른 일 형태는 산화물 반도체를 포함하는 채널을 갖는 트랜지스터와, 발진 회로를 갖고, 발진 회로의 출력은 트랜지스터의 소스 전극 및 드레인 전극과 전기적으로 접속되어 있고, 채널은 수광부인 것을 특징으로 하는 광 센서이다.
또한, 상기 발명의 일 형태는, 상술한 트랜지스터의 채널과 동일 성분의 채널을 갖는 트랜지스터로 동작하는 RFID를 갖는 것을 특징으로 하는 반도체 장치이다.
또한, 상기 발명의 다른 일 형태는, 상술한 트랜지스터의 채널과 동일 성분의 채널을 갖는 트랜지스터로 동작하는 표시 장치를 갖는 것을 특징으로 하는 반도체 장치이다.
또한, 상기 발명의 다른 일 형태는, 상술한 트랜지스터의 채널과 동일 성분의 채널을 갖는 트랜지스터로 동작하는 전자 페이퍼를 갖는 것을 특징으로 하는 반도체 장치이다.
또한, 본 명세서에 있어서, 발진 회로란, 게이트 전압으로서 펄스 형상의 전압을 인가하는 것이며, 예를 들어, 링 오실레이터 등을 사용하면 좋다. 또한, 분주 회로를 추가함으로써 상기 인가 시간 등을 제어할 수 있다. 또한, 본 명세서 중의 “전기적으로 접속”이란 무선에 의한 접속도 포함한다.
비교적 높은 이동도와 낮은 S값, 낮은 오프 전류를 갖는 산화물 반도체를 사용한 트랜지스터에 의하여 본 발명의 일 형태에 따른 광 센서를 형성할 수 있기 때문에, 적은 공정으로 많은 기능을 갖는 반도체 장치를 얻을 수 있다. 그러한 반도체 장치의 예로서, 고이동도를 사용한 배속 구동, 또는 4배속 구동의 플랫 패널 디스플레이나, RFID(Radio Frequency IDentification)에 광 센서를 탑재한 것 등을 들 수 있다. 또한, 전압을 펄스 형상으로 인가함으로써 상기 광 센서의 리프레시 동작이 불필요하기 때문에, 적은 소비 전력으로 고속이고 또 간단한 측정 방법에 의하여 광의 조도를 측정할 수 있다.
도 1a 내지 도 1e는 본 발명의 일 실시형태에 따른 광 센서의 제작 공정의 예를 도시하는 도면.
도 2a 내지 도 2d는 본 발명의 일 실시형태에 따른 광 센서의 제작 공정의 예를 도시하는 도면.
도 3a 및 도 3b는 게이트 전류와 게이트 전압의 관계를 도시하는 도면.
도 4a 및 도 4b는 게이트 전류와 게이트 전압의 관계를 도시하는 도면.
도 5a 및 도 5b는 게이트 전류와 게이트 전압의 관계를 도시하는 도면.
도 6a 내지 도 6c는 본 발명의 일 실시형태에 따른 광 센서의 단면도.
도 7은 본 발명의 일 실시형태에 따른 광 센서의 회로도.
도 8a 내지 도 8c는 반도체 장치의 제작 방법을 설명하는 단면도.
도 9a 내지 도 9c는 반도체 장치의 제작 방법을 설명하는 단면도.
도 10은 반도체 장치의 평면도.
도 11(a1), 도 11(a2), 및 도 11b는 반도체 장치를 설명하는 도면.
도 12는 반도체 장치를 설명하는 도면.
도 13은 반도체 장치를 설명하는 도면.
도 14a 내지 도 14c는 반도체 장치를 설명하는 도면.
도 15a 및 도 15b는 반도체 장치를 설명하는 도면.
도 16a 및 도 16b는 전자 페이퍼의 사용 형태의 예를 설명하는 도면.
도 17은 전자 서적의 예를 도시하는 외관도.
도 18a 및 도 18b는 텔레비전 장치 및 디지털 포토 프레임의 예를 도시하는 외관도.
도 19a 및 도 19b는 게임기의 예를 도시하는 외관도.
도 20a 및 도 20b는 휴대 전화기의 예를 도시하는 외관도.
도 21은 RFID 태그의 구성예를 도시하는 도면.
이하, 실시형태에 대해서 도면을 사용하여 자세히 설명한다. 그러나, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정되지 않고, 본 명세서 등에 있어서 개시하는 발명의 취지에서 벗어남이 없이 형태 및 자세한 내용을 다양하게 변경할 수 있다는 것은 당업자에게 자명하다. 또한, 상이한 실시형태에 따른 구성은 적절히 조합하여 실시할 수 있다. 또한, 이하에 설명하는 발명의 구성에 있어서, 동일한 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 사용하고, 그 반복 설명은 생략한다. 또한, 본 명세서 중에 있어서, 반도체 장치란 반도체 특성을 사용함으로써 기능할 수 있는 장치 전반을 가리키는 것으로 한다.
(실시형태 1)
본 실시형태에서는, 산화물 반도체를 갖는 보텀 게이트 구조의 트랜지스터를 사용한 광 센서의 제작 방법과 상기 광 센서를 사용한 조도의 측정 방법의 일례에 대해서 도면을 참조하여 설명한다. 상기 트랜지스터는, 톱 게이트 구조라도 좋다. 또한, 상기 광 센서는 반도체 소자의 1종이다.
우선, 기판(100) 위에 도전층(102)을 형성한다(도 1a 참조).
기판(100)은 절연 표면을 갖는 기판이라면 좋고, 예를 들어, 유리 기판을 사용할 수 있다. 유리 기판은 무알칼리 유리 기판인 것이 바람직하다. 무알칼리 유리 기판에는, 예를 들어, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 바륨보로실리케이트 유리 등의 유리 재료가 사용된다. 그 이외에도, 기판(100)으로서 세라믹스 기판, 석영 기판이나 사파이어 기판 등의 절연체로 이루어지는 절연성 기판, 실리콘 등의 반도체 재료로 이루어지는 반도체 기판의 표면을 절연 재료로 피복한 것, 금속이나 스테인리스 등의 도전체로 이루어지는 도전성 기판의 표면을 절연 재료로 피복한 것을 사용할 수 있다. 또한, 제작 공정의 열 처리에 견딜 수 있으면, 플라스틱 기판을 사용할 수도 있다.
도전층(102)은, 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti) 등의 도전성 재료로 형성하는 것이 바람직하다. 형성 방법으로서는, 스퍼터링법이나 진공 증착법, 플라즈마 CVD법 등이 있다. 또한, 도전층(102)에 알루미늄(또는 구리)을 사용하는 경우, 알루미늄 단체(또는 구리 단체)는 내열성이 낮고, 부식되기 쉬운 등의 문제점이 있기 때문에, 내열성 도전성 재료와 조합하여 형성하는 것이 바람직하다.
내열성 도전성 재료로서는, 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 스칸듐(Sc) 중에서 선택된 원소를 포함하는 금속, 상술한 원소를 성분으로 하는 합금, 또는 상술한 원소를 조합한 합금, 또는 상술한 원소를 성분으로 하는 질화물 등을 사용할 수 있다. 이들 내열성 도전성 재료와 알루미늄(또는 구리)을 적층시켜 도전층(102)을 형성하면 좋다.
도시하지 않지만, 기판(100) 위에는 하지층을 형성하여도 좋다. 하지층은, 기판(100)으로부터의 알칼리 금속(Li, Cs, Na 등)이나 알칼리 토류 금속(Ca, Mg 등), 그 이외의 불순물의 확산을 방지하는 기능을 갖는다. 즉, 하지층을 형성함으로써, 반도체 장치의 신뢰성을 향상시키는 과제를 해결할 수 있다. 하지층은 질화실리콘, 산화실리콘 등의 각종 절연 재료로 이루어지는 단층 구조 또는 적층 구조로 형성하면 좋다. 구체적으로는, 예를 들어, 기판(100) 측에서 질화실리콘과 산화실리콘을 순차적으로 적층한 구성으로 하는 것이 바람직하다. 질화실리콘은, 불순물에 대해서 높은 블로킹 효과를 갖기 때문이다. 한편, 질화실리콘이 반도체와 접하는 경우에는 반도체 소자에 문제가 발생할 가능성도 있기 때문에, 반도체와 접하는 재료로서는 산화실리콘을 적용하면 좋다.
다음에, 도전층(102) 위에 선택적으로 레지스트 마스크(104)를 형성하고, 상기 레지스트 마스크(104)를 사용하여 도전층(102)을 선택적으로 에칭함으로써, 게이트 전극으로서 기능하는 도전층(106)을 형성한다(도 1b 참조).
레지스트 마스크(104)는, 레지스트 재료의 도포, 포토 마스크를 사용한 노광, 현상 등의 공정을 거침으로써 형성된다. 레지스트 재료의 도포에는 스핀 코팅법 등의 방법을 적용할 수 있다. 또한, 레지스트 마스크(104)는 액적 토출법이나 스크린 인쇄법 등을 사용하여 선택적으로 형성하여도 좋다. 이 경우, 포토 마스크를 사용한 노광, 현상 등의 공정이 불필요하기 때문에, 생산성을 향상시키는 과제를 해결할 수 있다. 또한, 레지스트 마스크(104)는 도전층(102)의 에칭에 의하여 도전층(106)이 형성된 후에는 제거된다.
상술한 에칭에는, 드라이 에칭이나 웨트 에칭을 사용한다. 또한, 이후 형성되는 게이트 절연층 등의 피복성을 향상시켜 단절(斷切)을 방지하기 위하여 도전층(106)의 단부가 테이퍼 형상이 되도록 에칭하면 좋다. 예를 들어, 테이퍼 각이 20° 이상 90° 미만이 되는 형상으로 하는 것이 바람직하다. 여기서 “테이퍼 각”이란 테이퍼 형상을 갖는 층을 단면 방향으로부터 관찰할 때에, 상기 층의 측면과 저면이 이룬 예각을 가리킨다.
다음에, 도전층(106)을 덮도록 게이트 절연층으로서 기능하는 절연층(108)을 형성한다(도 1c 참조). 절연층(108)은, 예를 들어 산화실리콘, 산화질화실리콘, 질화실리콘, 질화산화실리콘, 산화알루미늄, 산화탄탈 등의 재료로 형성된다. 또한, 이들 재료를 적층시켜 절연층(108)을 형성하여도 좋다. 절연층(108)의 두께는 5nm 이상 250nm 이하이면 바람직하다. 예를 들어, 스퍼터링법에 의하여 두께 100nm의 산화실리콘을 형성한다. 스퍼터링법에 의하여 형성된 절연층 중에는 수소나 질소 등이 적어, 게이트 절연층으로서 적합하다. 다른 방법(플라즈마 CVD법 등)을 사용하여 절연층(108)을 형성하는 경우에는, 내부의 수소나 질소 등의 영향을 고려할 필요가 있지만, 원하는 절연층(108)을 얻을 수 있다면, 제작 방법에 대해서는 특별히 한정되지 않는다. 예를 들어, 절연층(108) 중의 수소 농도, 질소 농도가 이후 형성되는 산화물 반도체층 중보다 낮은 것을 기준으로 하면 좋다. 보다 구체적으로는, 절연층(108) 중의 수소의 농도가 1×1021atoms/cm3 이하(바람직하게는, 5×1020atoms/cm3 이하), 절연층(108) 중의 질소의 농도가 1×1019atoms/cm3 이하로 하면 좋다. 또한, 양호한 특성의 절연층(108)을 얻기 위해서는, 형성시의 온도를 400℃ 이하로 하는 것이 바람직하지만, 개시하는 발명의 일 형태가 이것에 한정하여 해석되는 것이 아니다. 또한, 상기 농도는 절연층(108) 중에서의 평균값을 나타낸다.
또한, 스퍼터링법과 CVD법(플라즈마 CVD법)을 조합하여 적층 구조의 절연층(108)을 형성하여도 좋다. 예를 들어, 절연층(108)의 하층(도전층(106)과 접하는 영역)을 플라즈마 CVD법에 의하여 형성하고, 절연층(108)의 상층을 스퍼터링법에 의하여 형성할 수 있다. 플라즈마 CVD법을 사용하면, 단차(段差) 피복성이 좋은 막을 용이하게 형성할 수 있기 때문에, 단차가 큰 도전층(106)의 직상(直上)에 막을 형성하는 방법으로서 적합하다. 또한, 스퍼터링법을 사용하면, 막 중의 수소 농도를 용이하게 낮출 수 있기 때문에, 수소의 악영향을 받기 쉬운 산화물 반도체층에 접하는 막을 형성하는 방법으로서 적합하다. 이로써, 절연층(108) 중의 수소가 산화물 반도체층 중에 확산되는 것을 억제할 수 있다. 산화물 반도체층 내 또는 그 근방에 존재하는 수소의 반도체 특성에 주는 영향은 극히 크기 때문에, 이와 같은 구성을 채용하는 것은 효과적이다.
또한, 본 명세서 등에 있어서 산화질화물이란, 그 조성에 있어서, 질소보다 산소의 함유량(원자수)이 많은 것을 가리키고, 질화산화물이란, 그 조성에 있어서 산소보다 질소의 함유량(원자수)이 많은 것을 가리킨다.
다음에, 절연층(108)을 덮도록 산화물 반도체층(110)을 형성한다(도 1d 참조). 본 실시형태에서는, 산화물 반도체층(110)에 금속 산화물 반도체 재료를 사용한다.
산화물 반도체층으로서는, 적어도 In, Ga, Sn, 및 Zn으로부터 선택된 1종 이상의 원소를 함유한다. 예를 들어, 4원계 금속 산화물인 In-Sn-Ga-Zn-O계 산화물 반도체나, 3원계 금속 산화물인 In-Ga-Zn-O계 산화물 반도체, In-Sn-Zn-O계 산화물 반도체, In-Al-Zn-O계 산화물 반도체, Sn-Ga-Zn-O계 산화물 반도체, Al-Ga-Zn-O계 산화물 반도체, Sn-Al-Zn-O계 산화물 반도체나, 2원계 금속 산화물인 In-Zn-O계 산화물 반도체, Sn-Zn-O계 산화물 반도체, Al-Zn-O계 산화물 반도체, Zn-Mg-O계 산화물 반도체, Sn-Mg-O계 산화물 반도체, In-Mg-O계 산화물 반도체나, In-Ga-O계 산화물 반도체, 1원계 금속의 산화물인 In-O계 산화물 반도체, Sn-O계 산화물 반도체, Zn-O계 산화물 반도체 등을 사용할 수 있다. 또한, 상기 산화물 반도체에 In, Ga, Sn, 및 Zn 이외의 원소, 예를 들어 SiO2를 포함시켜도 좋다.
예를 들어, In-Ga-Zn-O계 산화물 반도체란 인듐(In), 갈륨(Ga), 아연(Zn)을 갖는 산화물 반도체를 의미하고, 그 조성 비율은 불문한다.
또한, 산화물 반도체층은 화학식 InMO3(ZnO)m(m>0)로 표기되는 박막을 사용할 수 있다. 여기서, M은 Zn, Ga, Al, Mn 및 Co 중에서 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들어, M으로서, Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등이 있다.
또한, 산화물 반도체로서 In-Zn-O계 재료를 사용하는 경우, 사용하는 타깃의 조성 비율은 원자수 비율로 In:Zn=50:1 내지 1:2(mol수 비율로 환산하면 In2O3:ZnO=25:1 내지 1:4), 바람직하게는 In:Zn=20:1 내지 1:1(mol수 비율로 환산하면 In2O3:ZnO=10:1 내지 1:2), 더 바람직하게는 In:Zn=15:1 내지 1.5:1(mol수 비율로 환산하면 In2O3:ZnO=15:2 내지 3:4)로 한다. 예를 들어, In-Zn-O계 산화물 반도체의 형성에 사용되는 타깃은 원자수 비율이 In:Zn:O=X:Y:Z인 경우에 Z>1.5X+Y로 한다.
산화물 반도체층(110)은, 예를 들어 In, Ga, Zn을 포함하는 산화물 반도체 타깃(In2O3:Ga2O3:ZnO=1:1:1)을 사용한 스퍼터링법에 의하여 형성할 수 있다. 상기 스퍼터링은, 예를 들어 기판(100)과 타깃의 거리를 30mm 이상 500mm 이하, 압력을 0.1Pa 이상 2.0Pa 이하, 직류(DC) 전원을 0.25kW 이상 5.0kW 이하, 온도를 20℃ 이상 100℃ 이하, 분위기를 아르곤 등의 희 가스 분위기, 산소 분위기, 또는 아르곤 등의 희 가스와 산소의 혼합 분위기로 하는 조건으로 행할 수 있다. 또한, 상기 스퍼터링법으로서는, 스퍼터링용 전원에 고주파 전원을 사용하는 RF 스퍼터링법이나, 직류 전원을 사용하는 DC 스퍼터링법, 펄스적으로 직류 바이어스를 인가하는 펄스 DC 스퍼터링법 등을 사용할 수 있다.
본 실시형태에 있어서는, 산화물 반도체층(110)을 단층으로 형성하는 경우에 대하여 나타내지만, 산화물 반도체층(110)은 적층 구조로 하여도 좋다. 예를 들어, 절연층(108) 위에 산화물 반도체층(110)과 같은 조성의 산화물 반도체층(이하, “보통의 도전성의 산화물 반도체층”이라고 부른다)을 형성하고, 그 후 산화물 반도체층(110)과 구성 원소가 동일하고 그 구성 비율이 상이한 산화물 반도체층(이하, “도전성이 높은 산화물 반도체층”이라고 부른다)을 형성하여, 상술한 구성의 대체(代替)로 할 수 있다. 이 경우, 도전성이 높은 산화물 반도체층을 소스 전극(또는 드레인 전극)과 보통의 도전성의 산화물 반도체층 사이에 형성하기 때문에, 소자 특성의 향상으로 이어진다.
도전성이 높은 산화물 반도체층의 형성 조건은, 예를 들어 아르곤 가스의 유량에 대한 산소 가스의 유량을 보통의 도전성의 산화물 반도체층의 형성 조건보다 적게 하면 좋다. 보다 구체적으로는, 도전성이 높은 산화물 반도체층의 형성 조건은, 희 가스(아르곤, 또는 헬륨 등) 분위기하, 또는, 산소 가스 10％ 이하, 희 가스 90％ 이상의 분위기하로 하고, 보통의 도전성의 산화물 반도체층의 형성 조건은, 산소 분위기하, 또는, 희 가스에 대한 산소 가스의 유량 비율이 1 이상인 분위기하로 한다. 이렇게 함으로써, 도전성이 다른 2종류의 산화물 반도체층을 형성할 수 있다.
또한, 절연층(108)을 형성하여 대기에 노출시키지 않고 산화물 반도체층(110)을 형성하면, 절연층(108)과 산화물 반도체층(110)의 계면에 파티클(particle)이나 수분이 부착되는 것을 억제할 수 있다.
또한, 산화물 반도체층(110)의 두께는, 5nm 내지 200nm 정도로 하면 좋다.
다음에, 산화물 반도체층(110) 위에 선택적으로 레지스트 마스크(112)를 형성하고, 상기 레지스트 마스크(112)를 사용하여 산화물 반도체층(110)을 선택적으로 에칭함으로써 산화물 반도체층(114)을 형성한다(도 1e 참조). 여기서, 레지스트 마스크(112)는 레지스트 마스크(104)와 동일한 방법에 의하여 형성할 수 있다. 또한, 레지스트 마스크(112)는 산화물 반도체층(110)의 에칭에 의하여 산화물 반도체층(114)이 형성된 후에는 제거된다.
산화물 반도체층(110)의 에칭에는 웨트 에칭 또는 드라이 에칭을 사용할 수 있다. 여기서는, 초산과 질산과 인산의 혼합액을 사용한 웨트 에칭에 의하여, 산화물 반도체층(110)의 불필요한 부분을 제거하여, 산화물 반도체층(114)을 형성한다. 또한, 상기 웨트 에칭에 사용할 수 있는 에천트(에칭액)는 산화물 반도체층(110)을 에칭할 수 있는 것이면 좋고, 상술한 내용에 한정되지 않는다.
드라이 에칭을 행하는 경우에는, 예를 들어 염소 원자를 함유하는 가스(예를 들어, 염소(Cl2), 이산화염소(ClO2) 등) 또는 염소 원자를 함유하는 가스에 산소(O2)가 첨가된 가스를 사용하면 좋다. 염소 원자를 함유하는 가스를 사용함으로써, 절연층과 산화물 반도체층(110)의 에칭 선택비를 얻기 쉬워지기 때문이다.
드라이 에칭에는, 반응성 이온 에칭법(RIE법)을 사용한 에칭 장치나, ECR(Electron Cyclotron Resonance)이나 ICP(Inductively Coupled Plasma) 등의 고밀도 플라즈마원을 사용한 드라이 에칭 장치를 사용할 수 있다. 또한, 이들과 유사한 기술을 사용하여도 좋다.
다음에, 절연층(108) 및 산화물 반도체층(114)을 덮도록 도전층(116)을 형성한다(도 2a 참조). 도전층(116)은, 도전층(102)과 같은 재료, 방법에 의하여 형성할 수 있다. 예를 들어, 도전층(116)은, 몰리브덴이나 티타늄의 단층 구조로 형성할 수 있다. 또한, 도전층(116)을 적층 구조로 형성하여도 좋고, 예를 들어, 알루미늄과 티타늄의 적층 구조로 할 수 있다. 또한, 티타늄과 알루미늄과 티타늄을 순차적으로 적층한 3층 구조로 하여도 좋다. 또한, 몰리브덴과 알루미늄과 몰리브덴을 순차적으로 적층한 3층 구조로 하여도 좋다. 또한, 이들 적층 구조에 사용하는 알루미늄으로서, 네오디뮴을 포함하는 알루미늄(Al-Nd)을 사용하여도 좋다. 또한, 도전층(116)을, 실리콘을 포함하는 알루미늄의 단층 구조로 하여도 좋다.
다음에, 도전층(116) 위에 선택적으로 레지스트 마스크(118) 및 레지스트 마스크(120)를 형성하고, 상기 레지스트 마스크를 사용하여 도전층(116)을 선택적으로 에칭함으로써, 소스 전극 또는 드레인 전극의 한쪽으로서 기능하는 도전층(122) 및 소스 전극 또는 드레인 전극의 다른 쪽으로서 기능하는 도전층(124)을 형성한다(도 2b 참조). 여기서, 레지스트 마스크(118) 및 레지스트 마스크(120)는 레지스트 마스크(104)와 같은 방법에 의하여 형성할 수 있다. 또한, 레지스트 마스크(118) 및 레지스트 마스크(120)는 도전층(116)의 에칭에 의하여 도전층(122) 및 도전층(124)이 형성된 후에는 제거된다.
레지스트 마스크(118) 및 레지스트 마스크(120)는, 다계조 마스크를 사용하여 형성된 것이라도 좋다. 여기서, 다계조 마스크란, 다단계의 광량으로 노광을 행할 수 있는 마스크를 가리킨다. 이것을 사용함으로써, 1번의 노광 및 현상 공정에 의하여 복수(대표적으로는, 2종류)의 두께의 레지스트 마스크를 형성할 수 있다. 즉, 다계조 마스크를 사용함으로써 공정수를 삭감할 수 있다.
도전층(116)의 에칭에는, 웨트 에칭 또는 드라이 에칭을 사용할 수 있다. 여기서는, 드라이 에칭에 의하여 도전층(116)의 불필요한 부분을 제거하여 도전층(122) 및 도전층(124)을 형성한다.
또한, 본 실시형태에서는, 상기 도전층(116)의 에칭을 행할 때에 산화물 반도체층(114)의 일부가 제거되는 구성(채널 에치형)으로 하지만, 개시하는 발명의 일 형태는 이것에 한정되지 않는다. 에칭의 진행을 정지시키는 층(에치 스토퍼; etch stopper)을 산화물 반도체층(114)과 도전층(116) 사이에 형성하고, 산화물 반도체층(114)이 에칭되지 않는 구성(에치 스톱형; etch stopper type)으로 할 수도 있다.
도전층(122) 및 도전층(124)을 형성한 후에는, 100℃ 이상 500℃ 이하, 대표적으로는 200℃ 이상 400℃ 이하의 열 처리를 행한다. 열 처리의 분위기는, 예를 들어, 대기 분위기나, 질소 분위기, 산소 분위기 등으로 할 수 있다. 또한, 열 처리 시간은, 0.1시간 이상 5시간 이하 정도로 하면 좋다. 여기서는, 질소 분위기하에서 350℃, 1시간의 열 처리를 행한다. 또한, 상기 열 처리의 타이밍은, 산화물 반도체층(110)을 형성한 후, 층간 절연층에 해당하는 절연층을 형성하기 전이면 특별히 한정되지 않는다. 예를 들어, 산화물 반도체층(110)을 형성한 직후에 상술한 열 처리를 행하여도 좋다. 또한, 산화물 반도체층(114)을 형성한 직후나, 도전층(116)을 형성한 직후라도 좋다. 상기 열 처리(제 1 열 처리)와 이후의 열 처리(제 2 열 처리)를 행함으로써, 반도체 소자의 특성을 향상시키고, 또 특성 편차를 억제할 수 있다.
또한, 상술한 열 처리의 조건을 400℃ 이하로 하는 것은, 게이트 절연층으로서 기능하는 절연층(108)의 특성을 변화시키지 않기 위해서(열화시키지 않기 위해서) 바람직하다. 물론, 개시하는 발명의 일 형태는 이것에 한정하여 해석되지 않는다.
또한, 도전층(122) 및 도전층(124)과 산화물 반도체층(114)의 상하(上下) 관계는 도 2a 내지 도 2d에 도시한 것에 한정되지 않고, 상하 관계가 반대로 된 구조라도 좋다. 상하 관계가 반대로 된 것은 이후의 발명 실시형태의 도면에 예를 도시한다. 또한, 도전층으로 산화물 반도체층 중의 일부를 끼운 구조 또는 산화물 반도체층으로 도전층의 일부를 끼운 구조로 하여도 좋다. 또한, 트랜지스터를 톱 게이트 구조로 하여도 같다.
다음에, 도전층(122), 도전층(124), 산화물 반도체층(114) 등을 덮도록 절연층(126)을 형성한다(도 2c 참조). 여기서, 절연층(126)은 소위 층간 절연층이다. 절연층(126)은, 산화실리콘, 산화알루미늄, 산화탄탈 등의 재료로 형성된다. 또한, 이들 재료를 적층시켜 절연층(126)을 형성하여도 좋다.
절연층(126) 중의 수소의 농도가 1×1021atoms/cm3 이하(바람직하게는, 5×1020atoms/cm3 이하)이면 바람직하다. 또한, 절연층(126) 중의 질소의 농도가 1×1019atoms/cm3 이하이면 바람직하다. 또한, 상기 농도는 절연층(126) 중에서의 평균값을 나타낸다.
상술한 바와 같은 조건을 충족시키는 절연층(126)의 보다 구체적인 일례로서, 스퍼터링법에 의하여 형성된 산화실리콘을 들 수 있다. 스퍼터링법을 사용하면, 형성물 중의 수소 농도를 용이하게 낮출 수 있기 때문이다. 물론, 상술한 조건을 충족시킬 수 있으면, 플라즈마 CVD법을 포함하는 다른 방법에 의하여 형성하여도 좋다. 예를 들어, 플라즈마 CVD법으로 절연층(126)을 형성한 후, 할로겐 원소를 포함하는 가스를 사용한 플라즈마 처리를 상기 절연층(126)에 행하여 상기 절연층(126) 중의 수소 농도를 낮출 수 있다. 절연층(126)의 다른 조건에 대해서는, 특별히 한정되지 않는다. 예를 들어, 절연층(126)의 두께에 대해서는, 실현할 수 있는 범위에 있으면, 어떠한 값이라도 좋다.
그 후, 각종 전극이나 배선을 형성함으로써, 트랜지스터(150)를 구비하는 반도체 장치가 완성된다(도 2d 참조). 본 실시형태에 있어서는, 대표적으로 소스 전극 또는 드레인 전극으로서 기능하는 도전층(122), 도전층(124)에 접속하는 도전층(128)을 형성하는 예에 대해서 나타내지만, 개시하는 발명의 일 형태는 이것에 한정되지 않는다.
도전층(128)을 형성한 후에는, 100℃ 이상 500℃ 이하, 대표적으로는 200℃ 이상 400℃ 이하의 열 처리를 행한다. 열 처리의 분위기는, 예를 들어, 대기 분위기나, 질소 분위기, 산소 분위기 등으로 할 수 있다. 또한, 열 처리 시간은, 0.1시간 이상 5시간 이하 정도로 하면 좋다. 여기서는, 질소 분위기하에서 350℃, 1시간의 열 처리를 행한다. 또한, 상기 열 처리의 타이밍은, 절연층(126)을 형성한 후라면 특별히 한정되지 않는다. 예를 들어, 절연층(126)을 형성한 직후에 상술한 열 처리를 행하여도 좋고, 또한 다른 절연층이나 도전층 등을 형성한 후에 상기 열 처리를 행하여도 좋다. 상기 열 처리(제 2 열 처리)와 앞의 열 처리(제 1 열 처리)를 행함으로써, 반도체 소자의 특성을 향상시키고, 또 특성 편차를 억제할 수 있다.
또한, 제 2 열 처리의 효과는 상술한 것뿐이 아니다. 예를 들어, 제 2 열 처리는 절연층(126)의 결함을 수복하는 효과도 갖는다. 절연층(126)은 비교적 저온에서 형성되기 때문에, 내부에는 결함이 있고, 그대로 사용한 경우에는 소자 특성에 악영향을 줄 우려가 있다. 이와 같은 절연층(126) 중의 결함을 수복한다는 관점에서도, 상술한 열 처리는 중요한 역할을 갖는다.
또한, 상기 열 처리의 조건을 400℃ 이하로 하는 것은, 게이트 절연층으로서 기능하는 절연층(108)의 특성을 변화시키지 않기 위해서(열화시키지 않기 위해서) 바람직하다. 물론, 개시하는 발명의 일 형태는 이것에 한정하여 해석되지 않는다.
또한, 완성된 트랜지스터(150)를 사용하여 광의 조도를 측정하는 방법을 설명한다. 우선, 예를 들어 트랜지스터(150)의 상방으로부터 측정하고자 하는 광을 산화물 반도체층(114)에 입사시킨다. 이 때, 절연층(126)은 측정하고자 하는 광을 투과시키는 성질을 가져야 한다. 기판(100)과 도전층(106)과 절연층(108)은 측정하고자 하는 광에 대한 투광성을 갖고, 트랜지스터(150)의 하방으로부터 측정하고자 하는 광을 산화물 반도체층(114)에 입사시켜도 좋다.
다음에, 음의 게이트 전압을 펄스 형상으로 인가한 상태로, 게이트 전류를 측정한다. 이 때, 게이트 전류는 광의 조도에 따라 상이한 값을 나타내기 때문에, 이 방법에 의하여 조도를 측정할 수 있다. 구체예를 도 3a 및 도 3b를 참조하여 설명한다.
도 3a는 인가하는 게이트 전압과 시간의 관계의 예를 도시한다. 세로축은 게이트 전압 Vg, 가로축은 시간 t를 가리킨다. 이 예에서는, 게이트 전압을 -2V, 1펄스의 인가 시간을 1ms, 펄스 주파수를 60회/분으로 하였다. 이 때, 게이트 전류 Ig와 산화물 반도체층(114)에 입사되는 광의 조도 E와 시간 t의 관계는 도 3b에 도시하는 바와 같다. 왼쪽의 세로축은 게이트 전류 Ig의 절대값, 오른쪽의 세로축은 광의 조도 E, 가로축은 시간 t를 가리킨다. 20초마다 트랜지스터(150)에 조사하는 광의 조도를 변화시키면, 조도에 따라 일정한 게이트 전류 Ig를 얻을 수 있는 것을 알 수 있었다. 본 실험에 따르면, 조도 0일 때, 게이트 전류 Ig의 절대값은 4×10-12A(ampere), 조도 1일 때, 게이트 전류 Ig의 절대값은 1×10-10A(ampere), 조도 2일 때, 게이트 전류 Ig의 절대값은 8×10-10A(ampere)를 나타내었다. 또한, 조도 0이란, 광을 전혀 조사하지 않는 상태, 조도 1이란, 조도 0이 아닌 광을 조사하는 상태, 조도 2란, 조도 1보다 높은 조도의 광을 조사하는 상태를 가리킨다. 이로써, 조도 E와 게이트 전류 Ig의 절대값의 관계는 양의 상관을 나타내는 것을 알 수 있었다. 재현성(再現性)도 높아, 트랜지스터(150)는 광 센서로서 사용할 수 있는 것을 알 수 있었다. 또한, 전압을 펄스 형상으로 인가하기 위해서는, 예를 들어 링 오실레이터 등의 발진 회로를 사용하면 좋다. 또한, 분주 회로를 추가함으로써 상기 인가 시간 등을 제어할 수 있다.
또한, 도 4a 내지 도 5b를 참조하여 게이트 전압 Vg를 왜 펄스 형상으로 인가할 필요가 있는지를 설명한다.
도 4a 및 도 4b는 광을 조사하지 않는 트랜지스터(150)에 일정한 게이트 전압 Vg(이 예에서는 -2V)를 400초간 계속해서 인가하는 예를 도시한다. 도 4a는 인가하는 게이트 전압 Vg와 시간 t의 관계를 도시한다. 이 때, 게이트 전류 Ig는 도 4b에 도시하는 바와 같이 시간 변화하였다. 세로축은 게이트 전류 Ig의 절대값, 가로축은 시간 t를 가리킨다. 도 4b를 보면, 400초간 게이트 전류 Ig의 절대값은 서서히 계속해서 떨어지는 것을 알 수 있다. 일정한 게이트 전압 Vg를 주었을 때, 게이트 전류 Ig가 경시(經時) 변화하기 때문에, 게이트 전류값으로부터 조도를 측정하는 것은 어렵다는 것을 알 수 있다.
한편, 도 5a 및 도 5b는 광을 조사하지 않는 트랜지스터(150)에 게이트 전압 Vg(이 예에서는 -2V)를 펄스 형상, 즉 단속적으로 400초간 계속해서 인가하는 예를 도시한다. 도 5a는 인가하는 게이트 전압 Vg와 시간 t의 관계를 도시한다. 1펄스의 게이트 전압을 주는 시간을 1ms, 펄스 주파수를 8회/분으로 하였다. 이 때, 게이트 전류 Ig는 도 5b에 도시하는 바와 같이, 대략 일정한 값을 나타내었다. 세로축은 게이트 전류 Ig의 절대값, 가로축은 시간 t를 가리킨다. 따라서, 게이트 전류 Ig를 측정함으로써, 광의 조도를 도출(導出)할 수 있다.
본 실시형태에서 나타내는 바와 같이, 산화물 반도체층(114)을 갖는 트랜지스터에 의하여 광의 조도를 측정할 수 있다는 것을 알 수 있었다. 또한, 비교적 높은 이동도와 낮은 S값, 낮은 오프 전류를 갖는 산화물 반도체를 사용한 트랜지스터에 의하여 본 발명의 일 실시형태에 따른 광 센서를 형성할 수 있기 때문에, 적은 공정으로 많은 기능을 갖는 반도체 장치를 얻을 수 있다. 이와 같은 반도체 장치의 예로서, 고이동도를 사용한 배속 구동, 또는 4배속 구동의 플랫 패널 디스플레이나, RFID(Radio Frequency IDentification)에 광 센서를 탑재한 것 등을 들 수 있다. 또한, 전압을 펄스 형상으로 인가함으로써 상기 광 센서의 리프레시 동작이 불필요하게 되기 때문에, 적은 소비 전력으로 고속이고, 또 간단한 방법에 의하여 광의 조도를 측정할 수 있다.
또한, 본 실시형태는, 다른 실시형태와 적절히 조합하여 사용할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 실시형태에 따른 광 센서에 전류 증폭부를 접속하는 예에 대해서 설명한다. 상기 광 센서에서 검출되는 전류는 극히 미약하기 때문에, 이와 같은 구성으로 하는 것이 바람직하다. 또한, 전류 증폭부도 포함한 것을 광 센서라고 불러도 좋지만, 본 명세서에서는 양자(兩者)를 구별하여 부른다.
도 6a 내지 도 6c에 광 센서와 전류 증폭부를 병설(倂設)하는 예를 도시한다. 전류 증폭부에는 산화물 반도체를 갖는 트랜지스터를 사용할 수 있지만, 상기 트랜지스터에 광을 조사하면 특성이 변동되기 때문에, 차광부를 형성하면 바람직하다. 또한, 전류의 증폭을 보다 크게 하기 위해서는, 전류 증폭부에 트랜지스터를 복수 형성하면 좋다.
도 6a에 보텀 게이트 구조의 산화물 반도체 트랜지스터를 2개 병설하는 예를 도시한다. 도면 중, 왼쪽의 트랜지스터가 전류 증폭부이며, 오른쪽 트랜지스터가 광 센서이다.
또한, 각 트랜지스터를 구성하는 요소에 대해서 설명한다. 도 6a의 예에서는, 전류 증폭부의 트랜지스터와 광 센서의 트랜지스터는 동일한 구성이기 때문에, 여기서는 한쪽의 트랜지스터만을 설명한다. 기판(601) 위에 게이트 전극으로서 기능하는 도전층(602)이 배치되고, 그 위에 게이트 절연층으로서 기능하는 절연층(603)이 배치된다. 기판(601)과 도전층(602) 사이에는 하지층으로서 절연층을 형성하여도 좋다. 또한, 그 위에는 산화물 반도체층(604)이 형성되고, 그 위에 소스 전극 또는 드레인 전극으로서 기능하는 도전층(605)이 형성된다. 절연층(606)은, 산화물 반도체층(604)과 도전층(605) 등을 덮고, 도전층(605)에 도달하는 개구부를 갖는다. 상기 개구부에는 배선으로서 기능하는 도전층(607)이 충전되어 있어, 각 트랜지스터를 전기적으로 접속한다. 도전층(607)을 절연층(608)이 덮어 외부로부터 보호하는 것과 함께, 일부의 도전층(607)에 도달하는 개구부를 갖는다. 상기 개구부에는 도전층(609)이 충전되어 있고, 또한 외측에 배치되는 전원선 VDD나 전원선 VSS에 접속하는 배선부를 형성한다. 또한, 도전층(609)에는 광 센서가 되는 트랜지스터의 상방에 개구부(651)가 형성되고, 상기 개구부(651)로부터 광을 취득하여 그 조도를 측정할 수 있다. 또한, 도전층(609)에는 전류 증폭부의 트랜지스터를 차광하는 역할도 있다.
도 6b에 톱 게이트 구조의 산화물 반도체 트랜지스터를 2개 병설하는 예를 도시한다. 도면 중, 왼쪽 트랜지스터가 전류 증폭부이며, 오른쪽 트랜지스터가 광 센서이다.
또한, 각 트랜지스터를 구성하는 요소에 대해서 설명한다. 도 6b의 예에서는, 전류 증폭부의 트랜지스터와 광 센서의 트랜지스터는 차광층(610) 이외는 완전히 동일한 구성이기 때문에, 여기서는 한쪽의 트랜지스터만을 설명한다. 기판(611) 위의 일부에 차광층(610)이 형성되어, 전류 증폭부를 구성하는 트랜지스터를 차광하고 있다. 기판(611)과 차광층(610) 위에는 하지층으로서 기능하는 절연층(600)이 있다. 이로써, 기판(611)으로부터 트랜지스터로 불순물이 유입되는 것을 억제할 수 있다. 절연층(600) 위에는 산화물 반도체층(614)이 형성되고, 그 위에는 소스 전극 또는 드레인 전극으로서 기능하는 도전층(615)이 형성된다. 도전층(615)과 산화물 반도체층(614)을 덮는 절연층(613)은 게이트 절연층으로서 기능한다. 또한, 그 위에는 게이트 전극으로서 기능하는 도전층(612)이 형성되고, 상기 도전층(612)과 절연층(613)을 절연층(616)이 덮는다. 절연층(616)과 절연층(613)은, 도전층(615)에 도달하는 개구부를 갖고, 상기 개구부에는 배선으로서 기능하는 도전층(617)이 충전되어, 각 트랜지스터 등을 전기적으로 접속한다. 절연층(618)은, 도전층(617)을 덮어 외부로부터 보호하는 것과 함께, 일부의 도전층(617)에 도달하는 개구부를 갖는다. 상기 개구부에는 도전층(619)이 충전되어 있고, 또한 외측에 배치되는 전원선 VDD나 전원선 VSS에 접속하는 배선부를 형성한다. 톱 게이트 구조의 트랜지스터에서는, 기판(611) 측으로부터 산화물 반도체층(614)에 광을 입사시켜 광의 조도를 측정하면 좋다. 물론, 사용하는 전극의 종류에 따라서는, 어느 쪽으로부터라도 광을 입사시킬 수 있다. 이 예에서는, 차광층(610)에 의하여 도면 중의 오른쪽의 트랜지스터에만 광이 입사된다.
도 6c에 톱 게이트 구조의 산화물 반도체 트랜지스터와 보텀 게이트 구조의 트랜지스터를 병설하는 예를 도시한다. 도면 중, 왼쪽의 보텀 게이트 구조의 트랜지스터 a가 전류 증폭부이고, 오른쪽의 톱 게이트 구조의 트랜지스터 b가 광 센서이지만, 양자를 바꾸어도 좋다.
또한, 각 트랜지스터를 구성하는 요소에 대해서 설명한다. 기판(621) 위에는 트랜지스터 a를 구성하고 또 게이트 전극으로서 기능하는 도전층(622a)이 형성된다. 그 위에는 트랜지스터 a의 게이트 절연층으로서 기능하는 절연층(630)이 있고, 이것은 트랜지스터 b의 하지층으로서 기능한다. 또한, 그 위에는 산화물 반도체층(624)이 있어, 양쪽 모두의 트랜지스터 채널의 역할을 한다. 산화물 반도체층(624)에 접하여 소스 전극 또는 드레인 전극으로서 기능하는 도전층(625)이 있고, 산화물 반도체층(624)과 도전층(625) 등을 트랜지스터 b의 게이트 절연층으로서 기능하는 절연층(623)이 덮는다. 절연층(623) 위에는 트랜지스터 b의 게이트 전극으로서 기능하는 도전층(622b)이 있고, 도전층(622b)과 절연층(623)을 덮도록 절연층(626)이 있다. 절연층(626)과 절연층(623)은, 도전층(625)에 도달하는 개구부를 갖고, 상기 개구부에는 배선으로서 기능하는 도전층(627)이 충전되어, 각 트랜지스터 등을 전기적으로 접속한다. 절연층(628)은 도전층(627)을 덮어 외부로부터 보호하는 것과 함께, 일부의 도전층(627)에 도달하는 개구부를 갖는다. 상기 개구부에는 도전층(629)이 충전되어 있고, 또한 외부에 배치되는 전원선 VDD나 전원선 VSS에 접속되는 배선부를 형성한다. 톱 게이트 구조의 트랜지스터에서는, 기판(621) 측으로부터 산화물 반도체층(624)에 광을 입사시켜 그 조도를 측정하면 좋다. 이 때, 트랜지스터 a의 게이트 전극의 기능을 갖는 도전층(622a)은 차광층으로서도 기능한다.
다음에, 도 7에 도시하는 회로도를 참조하여 전류 증폭 방법에 대해서 설명한다. 광 센서(201)는, 1개의 트랜지스터 1b를 포함한다. 이것을 N개의 트랜지스터 ka(k는 1 이상 N 이하의 자연수)를 포함하는 전류 증폭부(200)에 접속하고, 게이트 전류 Ig를 증폭시킨다. 전류 증폭부(200)는, 소위 커런트 미러 회로를 구성한다. 게이트 전류 Ig는 전류 증폭부(200)가 갖는 N개의 트랜지스터에 의하여 증폭되고, 그 값은 게이트 전류 Ig의 N배가 된다. 따라서, N이 커질수록 증폭되는 전류는 증가된다. 트랜지스터 1b는, 앞에 나타낸 산화물 반도체를 갖는 것이라면 좋고, 복수 존재하여도 좋다. 또한, 트랜지스터 ka는 앞에 나타낸 차광층을 가지면 좋지만, 산화물 반도체를 갖지 않는 트랜지스터라도 좋다.
또한, 도 7에 도시하는 회로에 있어서, 광의 조도를 측정하는 예를 나타낸다. 우선, 트랜지스터 1b의 소스 전극과 드레인 전극에 0V, 게이트 전극에 -2V를 각각 인가한다. 인가하는 시간은, 1ms 이상 2ms 이하로 하고, 인가 주파수는 30회/분 이상 60회/분 이하로 한다. 인가하는 시간 및 인가 주파수에 대해서는 이들의 범위에 한정되지 않고, 실시자(實施者)가 적절히 용도에 따라 최적화(最適化)한다. 이로써, 일정값을 나타내는 게이트 전류 Ig가 트랜지스터 1a로 흐르고, 같은 양의 전류 Ig가 트랜지스터 ka(k는 2 이상 N 이하의 자연수)로 각각 흐른다. 따라서, 전류 Ig의 N배의 전류를 얻을 수 있다.
본 실시형태에서 나타내는 바와 같이, 산화물 반도체를 갖는 트랜지스터를 포함하는 광 센서(201)와 전류 증폭부(200)의 조합에 의하여 광의 조도를 보다 정확하게 측정할 수 있는 것을 알 수 있었다. 또한, 비교적 높은 이동도와 낮은 S값, 낮은 오프 전류를 갖는 산화물 반도체를 사용한 트랜지스터에 의하여 본 발명의 일 실시형태에 따른 광 센서를 형성할 수 있기 때문에, 적은 공정으로 많은 기능을 갖는 반도체 장치를 얻을 수 있다. 이와 같은 반도체 장치의 예로서, 고이동도를 사용한 배속 구동, 또는 4배속 구동의 플랫 패널 디스플레이나, RFID(Radio Frequency IDentification)에 광 센서를 탑재한 것 등을 들 수 있다. 또한, 전압을 펄스 형상으로 인가함으로써 상기 광 센서의 리프레시 동작이 불필요하게 되기 때문에, 적은 소비 전력으로 고속이고, 또 간단한 방법에 의하여 광의 조도를 측정할 수 있다.
또한, 본 실시형태는, 다른 실시형태와 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는, 상술한 실시형태에서 설명한 산화물 반도체를 사용한 트랜지스터의 적용예인 RFID 태그에 대해서 도 21을 참조하여 설명한다.
본 실시형태에 있어서의 RFID 태그는, 내부에 기억 회로를 갖고, 기억 회로에 필요한 정보를 기억하고, 비접촉 수단, 예를 들어 무선 통신을 사용하여 외부와 정보를 수수(授受)하는 것이다. 이와 같은 특징에 따라, RFID 태그는 물품 등의 개체(個體) 정보를 판독함으로써 물품의 식별을 행하는 개체 인증 시스템 등에 사용할 수 있다. 또한, 이들 용도에 사용하기 위해서는, 매우 높은 신뢰성이 요구된다.
RFID 태그의 구성에 대해서 도 21을 사용하여 설명한다. 도 21은 RFID 태그의 구성예를 도시하는 블록도이다.
도 21에 도시하는 바와 같이, RFID 태그(500)는, 통신기(501; 질문기, 리더/라이터 등이라고도 한다)에 접속된 안테나(502)로부터 송신되는 무선 신호(503)를 수신하는 안테나(504)를 갖는다. 또한, RFID 태그(500)는, 정류 회로(505), 정전압 회로(506), 복조 회로(507), 변조 회로(508), 논리 회로(509), 기억 회로(510), ROM(511)을 갖는다. 본 발명의 일 실시형태에 있어서는, 이들에 광 센서(513)와 A/D 변환 회로(512)를 추가한다. 또한, 복조 회로(507)에 포함되는 정류 작용을 나타내는 트랜지스터에 역 방향 전류를 충분히 억제할 수 있는 재료, 예를 들어 산화물 반도체가 사용된 구성으로 하면 바람직하다. 이로써, 역 방향 전류에 기인하는 정류 작용의 저하를 억제하여 복조 회로의 출력이 포화(飽和) 상태가 되는 것을 방지할 수 있다. 즉, 복조 회로의 입력에 대한 복조 회로의 출력을 선형 관계(linear relation)에 가깝게 할 수 있다. 또한, 데이터의 전송 방식은 한 쌍의 코일을 대향 배치하여 상호 유도에 의하여 교신하는 전자 결합 방식, 유도 전자계에 의하여 교신하는 전자 유도 방식, 전파를 사용하여 교신하는 전파 방식의 3개로 대별된다. 본 실시형태에서 나타내는 RFID 태그(500)는, 이들의 방식 중의 어느 방식에서도 사용할 수 있다.
다음에, 각 회로의 구성에 대해서 설명한다. 안테나(504)는, 통신기(501)에 접속된 안테나(502)와의 사이에서 무선 신호(503)의 송수신을 행하는 것이다. 또한, 정류 회로(505)는 안테나(504)에서 무선 신호를 수신함으로써 생성되는 입력 교류 신호를 정류, 예를 들어 반파(半波)2배압(倍壓) 정류하고, 후단에 형성된 용량 소자에 의하여 정류된 신호를 평활화함으로써 입력 전위를 생성하기 위한 회로이다. 또한, 정류 회로(505)의 입력 측 또는 출력 측에는 리미터 회로를 형성하여도 좋다. 리미터 회로란, 입력 교류 신호의 진폭이 크고, 내부 생성 전압이 큰 경우에, 일정 전력 이상의 전력을 후단의 회로에 입력하지 않도록 제어하기 위한 회로이다.
정전압 회로(506)는, 입력 전위로부터 안정된 전원 전압을 생성하고, 각 회로에 공급하기 위한 회로이다. 또한, 정전압 회로(506)는, 내부에 리셋 신호 생성 회로를 가져도 좋다. 리셋 신호 생성 회로는, 안정된 전원 전압의 상승을 사용하여 논리 회로(509)의 리셋 신호를 생성하기 위한 회로이다.
복조 회로(507)는, 입력 교류 신호를 포락선 검출(envelope detection)을 행함으로써 복조하여 복조 신호를 생성하기 위한 회로이다. 또한, 변조 회로(508)는, 안테나(504)로부터 출력하는 데이터에 대응하여 변조하기 위한 회로이다.
논리 회로(509)는 복조 신호를 해석하고, 처리를 행하기 위한 회로이다. 기억 회로(510)는, 입력된 정보를 유지하는 회로이고, 로우 디코더, 컬럼 디코더, 기억 영역 등을 갖는다. 또한, ROM(511)은 고유 번호(ID) 등을 저장시켜 처리에 대응하여 출력하기 위한 회로이다.
또한, 상술한 각 회로는 필요에 따라 적절히 취사(取捨)할 수 있다.
본 실시형태에서는, 본 발명의 일 실시형태에 따른 광 센서(513)를 RFID 태그(500)에 탑재한다. 따라서, RFID 태그(500)에 광이 어느 정도 조사되는지 등의 광에 관한 정보를 기억 회로(510)에 기록할 수 있다. 이로써, 예를 들어, 어느 밭에 RFID 태그(500)를 배치하여 통신기(501)로부터의 신호를 계속적으로 수신시키면, 1년간의 일조량(日照量) 등을 기록할 수 있다. 이 때, 광 센서(513)에 펄스 형상의 전압을 인가하기 위하여 발진 회로를 통신기(501)에 탑재하면 바람직하다. 이 정보는, 생산자(生産者)에게는 밭의 일조량과 수확물(收穫物)의 품질의 상관 등을 조사하는 데에 유용하고, 소비자에게는 구입할 때의 판단 기준이 된다.
또한, 적어도 복조 회로(507)의 일부와 광 센서를 같은 공정으로 제작할 수 있기 때문에, 적은 공정으로 많은 기능을 갖는 반도체 장치를 얻을 수 있다. 본 명세서 중에서는, 복조 회로(507)의 일부를 이루는 트랜지스터의 채널과, 광 센서(513)의 일부를 이루는 트랜지스터의 채널은 동일한 성분으로 구성된다고 간주한다. 이들 채널은 동일한 공정으로 형성되기 때문이다. 또한, 전압을 펄스 형상으로 인가함으로써, 상기 광 센서의 리프레시 동작이 불필요하게 되기 때문에, 적은 소비 전력으로 고속이고 또 간단한 방법에 의하여 광의 조도를 측정할 수 있다.
또한, 본 실시형태는, 다른 실시형태와 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는, 반도체 장치의 일례인 액티브 매트릭스 기판의 제작 공정에 대해서, 도면을 사용하여 설명한다. 또한, 본 실시형태에서 나타내는 제작 공정은, 많은 부분에서 앞의 실시형태와 공통된다. 따라서, 이하에서는 중복되는 부분의 설명은 생략하고 상이한 점에 대하여 자세히 설명한다. 또한, 이하의 설명에 있어서, 도 8a 내지 도 9c는 단면도를 도시하고, 도 10은 평면도를 도시한다. 또한, 도 8a 내지 도 9c의 A1-A2, B1-B2는, 각각 도 10의 A1-A2, B1-B2에 대응하는 영역을 도시한다. 또한, 본 실시형태에 있어서 A1-A2에 도시하는 반도체 소자는, 보텀 게이트 구조의 트랜지스터이다.
우선, 기판(300) 위에 배선 또는 전극(게이트 전극(302), 용량 배선(304), 제 1 단자(306))을 형성한다(도 8a 참조). 구체적으로는, 기판 위에 도전층을 형성한 후, 레지스트 마스크를 사용한 에칭에 의하여 각종 배선, 각종 전극을 형성한다. 본 실시형태에 있어서는, 앞의 실시형태에 나타낸 방법과 같은 방법에 의하여 각종 배선, 각종 전극을 형성할 수 있기 때문에, 자세한 내용에 대해서는 앞의 실시형태(도 1a 및 도 1b의 설명 부분 등)를 참조하면 좋다. 또한, 상기에 있어서, 전극과 배선의 구별은 편의적인 구별에 불과하고, 그 기능은 전극 또는 배선의 호칭(呼稱)에 한정하여 해석되지 않는다. 예를 들어, 게이트 전극은 게이트 배선과 동일한 것을 가리키는 경우가 있다.
또한, 용량 배선(304), 제 1 단자(306)에 대해서는, 게이트 전극(302)과 동일한 재료 및 제작 방법을 사용하여 동시에 형성할 수 있다. 이로써, 예를 들어, 게이트 전극(302)과 제 1 단자(306)를 전기적으로 접속하는 구성으로 할 수 있다. 게이트 전극(302)의 재료나 제작 방법의 자세한 내용에 대해서는 앞의 실시형태를 참조할 수 있다.
다음에, 게이트 전극(302) 위에 게이트 절연층(308)을 형성하여, 제 1 단자(306)를 노출시키도록 게이트 절연층(308)을 선택적으로 에칭하여, 콘택트 홀을 형성한다(도 8b 참조). 게이트 절연층(308)에 대한 자세한 내용은 앞의 실시형태(도 1c의 설명 부분 등)를 참조하면 좋다. 에칭 처리에 대해서는, 특별히 한정되지 않고, 웨트 에칭을 사용하여도 좋고, 드라이 에칭을 사용하여도 좋다.
다음에, 게이트 절연층(308)이나 제 1 단자(306)를 덮는 도전층을 형성한 후, 상기 도전층을 선택적으로 에칭함으로써, 소스 전극(310)(또는 드레인 전극), 드레인 전극(312)(또는 소스 전극), 접속 전극(314), 제 2 단자(316)를 형성한다(도 8c 참조). 또한, 상기에 있어서, 전극과 배선의 구별은 편의적인 구별에 불과하고, 그 기능은 전극 또는 배선의 호칭에 한정하여 해석되지 않는다. 예를 들어, 소스 전극은 소스 배선과 동일한 것을 가리키는 경우가 있다.
상기 도전층의 재료나 제작 방법, 에칭 처리 등에 대해서는 앞의 실시형태(도 2a 및 도 2b의 설명 부분 등)를 참조하면 좋다. 또한, 에칭 처리에 있어서 드라이 에칭을 사용하는 경우에는, 웨트 에칭을 사용하는 경우와 비교하여 배선 구조의 미세화가 가능하게 된다는 장점이 있다. 접속 전극(314)은 게이트 절연층(308)에 형성된 콘택트 홀을 통하여 제 1 단자(306)와 직접 접속하는 구성으로 할 수 있다. 또한, 제 2 단자(316)는, 소스 전극(310)과 전기적으로 접속하는 구성으로 할 수 있다.
다음에, 적어도 소스 전극(310) 및 드레인 전극(312)을 덮도록 산화물 반도체층을 형성한 후, 상기 산화물 반도체층을 선택적으로 에칭하여 산화물 반도체층(318)을 형성한다(도 9a 참조). 여기서, 산화물 반도체층(318)은 소스 전극(310) 및 드레인 전극(312)의 일부와 접한다. 산화물 반도체층(318)의 자세한 내용에 대해서도 앞의 실시형태(도 1d 및 도 1e의 설명 부분 등)를 참조할 수 있다.
산화물 반도체층(318)을 형성한 후에는, 100℃ 이상 500℃ 이하, 대표적으로는 200℃ 이상 400℃ 이하의 열 처리를 행한다. 열 처리의 분위기는, 예를 들어, 대기 분위기나, 질소 분위기, 산소 분위기 등으로 할 수 있다. 또한, 열 처리 시간은, 0.1시간 이상 5시간 이하 정도로 하면 좋다. 여기서는, 대기 분위기하에서 350℃, 1시간의 열 처리를 행한다. 또한, 상기 열 처리의 타이밍은, 산화물 반도체층(318)을 형성한 후, 층간 절연층에 해당하는 절연층을 형성하기 전이면 특별히 한정되지 않는다. 예를 들어, 산화물 반도체층(318)을 형성한 직후에 상술한 열 처리를 행하여도 좋다. 상기 열 처리(제 1 열 처리)와 이후의 열 처리(제 2 열 처리)를 행함으로써, 반도체 소자의 특성을 향상시키고, 또 특성 편차를 억제할 수 있다.
또한, 상술한 열 처리의 조건을 400℃ 이하로 하는 것은, 게이트 절연층(308)의 특성을 변화시키지 않기 위해서(열화시키지 않기 위해서) 바람직하다. 물론, 개시하는 발명의 일 형태는 이것에 한정하여 해석되지 않는다.
다음에, 소스 전극(310), 드레인 전극(312), 산화물 반도체층(318) 등을 덮도록 절연층(320)을 형성하고, 상기 절연층(320)을 선택적으로 에칭하여 드레인 전극(312), 접속 전극(314), 및 제 2 단자(316)에 도달하는 콘택트 홀을 형성한다(도 9b 참조). 절연층(320)은, 산화실리콘, 산화알루미늄, 산화탄탈 등의 재료로 형성된다. 또한, 이들의 재료를 적층시켜 절연층(320)을 형성하여도 좋다.
절연층(320) 중의 수소의 농도가 1×1021atoms/cm3 이하(바람직하게는, 5×1020atoms/cm3 이하)이면 바람직하다. 또한, 절연층(320) 중의 질소의 농도가 1×1019atoms/cm3 이하이면 바람직하다. 또한, 상기 농도는 절연층(320) 중에서의 평균값을 나타낸다.
상술한 바와 같은 조건을 충족시키는 절연층(320)의 보다 구체적인 일례로서, 스퍼터링법에 의하여 형성된 산화실리콘을 들 수 있다. 스퍼터링법을 사용하면, 형성물 중의 수소 농도를 용이하게 낮출 수 있기 때문이다. 물론, 상술한 조건을 충족시키면, 플라즈마 CVD법을 포함하는 다른 방법에 의하여 형성하여도 좋다. 절연층(320)의 다른 조건에 대해서는, 특별히 한정되지 않는다. 예를 들어, 절연층(320)의 두께에 대해서는, 실현할 수 있는 범위에 있으면, 어떠한 값이라도 좋다.
다음에, 드레인 전극(312)과 전기적으로 접속하는 투명 도전층(322), 접속 전극(314)과 전기적으로 접속하는 투명 도전층(324) 및 제 2 단자(316)와 전기적으로 접속하는 투명 도전층(326)을 형성한다(도 9c 및 도 10 참조).
투명 도전층(322)은 화소 전극으로서 기능하고, 투명 도전층(324) 및 투명 도전층(326)은, FPC(Flexible Printed Circuits)와의 접속에 사용되는 전극 또는 배선으로서 기능한다. 보다 구체적으로는, 접속 전극(314) 위에 형성된 투명 도전층(324)을 게이트 배선의 입력 단자로서 기능하는 접속용의 단자 전극으로서 사용하고, 제 2 단자(316) 위에 형성된 투명 도전층(326)을 소스 배선의 입력 단자로서 기능하는 접속용의 단자 전극으로서 사용할 수 있다.
또한, 용량 배선(304), 게이트 절연층(308), 및 투명 도전층(322)으로 유지 용량을 형성할 수 있다.
투명 도전층(322), 투명 도전층(324), 투명 도전층(326)은, 산화인듐(In2O3), 인듐주석산화물(In2O3-SnO2, ITO라고 약기한다), 산화인듐 산화아연합금(In2O3-ZnO) 등으로 하면 좋다. 예를 들어, 이들은 스퍼터링법이나 진공 증착법 등을 에칭법과 병용(倂用)함으로써 형성할 수 있다.
투명 도전층(322), 투명 도전층(324), 투명 도전층(326)을 형성한 후에는, 100℃ 이상 500℃ 이하, 대표적으로는 200℃ 이상 400℃ 이하의 열 처리를 행한다. 열 처리의 분위기는, 예를 들어, 대기 분위기나, 질소 분위기, 산소 분위기 등으로 할 수 있다. 또한, 열 처리 시간은, 0.1시간 이상 5시간 이하 정도로 하면 좋다. 여기서는, 대기 분위기하에서 350℃, 1시간의 열 처리를 행한다. 또한, 상기 열 처리의 타이밍은, 절연층(320)을 형성한 후라면 특별히 한정되지 않는다. 예를 들어, 절연층(320)을 형성한 직후에 상술한 열 처리를 행하여도 좋고, 절연층(320)에 콘택트 홀을 형성한 후에 열 처리를 행하여도 좋다. 또한, 다른 절연층이나 도전층 등을 형성한 후에 상술한 열 처리를 행하여도 좋다. 상기 열 처리(제 2 열 처리)와 앞의 열 처리(제 1 열 처리)를 행함으로써, 반도체 소자의 특성을 향상시키고, 또 특성 편차를 억제할 수 있다.
또한, 제 2 열 처리의 효과는 상술한 것뿐이 아니다. 예를 들어, 제 2 열 처리는 절연층(320)의 결함을 수복하는 효과도 갖는다. 절연층(320)은 비교적 저온에서 형성되기 때문에, 내부에는 결함이 있고, 그대로 사용한 경우에는 소자 특성에 악영향을 줄 우려가 있다. 이와 같은 절연층(320) 중의 결함을 수복한다는 관점에서도, 상술한 열 처리는 중요한 역할을 갖는다.
또한, 상기 열 처리의 조건을 400℃ 이하로 하는 것은, 게이트 절연층(308)의 특성을 변화시키지 않기 위해서(열화시키지 않기 위해서) 바람직하다. 물론, 개시하는 발명의 일 형태는 이것에 한정하여 해석되지 않는다.
상술한 공정에 의하여, 보텀 게이트형의 트랜지스터(350)나 유지 용량 등의 소자를 갖는 액티브 매트릭스 기판을 완성시킬 수 있다. 예를 들어, 이것을 사용하여 액티브 매트릭스형의 액정 표시 장치를 제작하는 경우에는, 액티브 매트릭스 기판과, 대향 전극이 형성된 대향 기판 사이에 액정층을 형성하여, 액티브 매트릭스 기판과 대향 기판을 고정하면 좋다.
본 실시형태에서 나타낸 액티브 매트릭스 기판은, 산화물 반도체층(318)을 채널로 하는 트랜지스터를 포함하기 때문에, 본 발명의 일 실시형태에 따른 광 센서와 전류 증폭부를 대략 동일 공정으로 제작할 수 있는 것이다. 본 명세서 중에서는, 광 센서로서 사용하는 트랜지스터의 채널과, 광 센서 이외의 산화물 반도체 소자로서 사용하는 트랜지스터의 채널은, 동일한 성분으로 구성된다고 간주한다. 이들 채널은 동일한 공정으로 형성되기 때문이다. 비교적 높은 이동도와 낮은 S값, 낮은 오프 전류를 갖는 산화물 반도체를 사용한 트랜지스터로 본 발명의 일 형태에 따른 광 센서를 형성할 수 있기 때문에, 적은 공정으로 많은 기능을 갖는 반도체 장치를 얻을 수 있다. 또한, 전압을 펄스 형상으로 인가함으로써, 상기 광 센서의 리프레시 동작이 불필요하게 되기 때문에, 적은 소비 전력으로 고속이고 또 간단한 측정 방법에 의하여 광의 조도를 측정할 수 있다.
또한, 본 실시형태는, 다른 실시형태와 적절히 조합하여 사용할 수 있다.
(실시형태 5)
본 실시형태에서는, 박막 트랜지스터를 제작하고, 상기 박막 트랜지스터를 화소부나 구동 회로로 사용하여 표시 기능을 갖는 반도체 장치(표시 장치라고도 한다)를 제작하는 예에 대해서 설명한다. 또한, 구동 회로의 일부 또는 전체를, 화소부와 같은 기판 위에 일체 형성하여, 시스템 온 패널을 형성할 수 있다.
표시 장치는 표시 소자를 포함한다. 표시 소자로서는 액정 소자(액정 표시 소자라고도 한다)나, 발광 소자(발광 표시 소자라고도 한다) 등을 사용할 수 있다. 발광 소자는 전류 또는 전압에 의하여 휘도가 제어되는 소자를 그 범주에 포함하고, 구체적으로는 무기 EL(Electro Luminescence), 유기 EL 등이 포함된다. 또한, 전자 잉크 등, 전기적 작용에 의하여 콘트라스트가 변화되는 표시 매체를 적용하여도 좋다.
또한, 표시 장치는 표시 소자가 밀봉된 상태에 있는 패널과, 상기 패널에 컨트롤러를 포함하는 IC 등을 실장한 상태의 모듈을 포함한다. 또한, 표시 장치를 구성하는 소자 기판은 전류를 표시 소자에 공급하기 위한 수단을 각 화소에 구비한다. 소자 기판은, 구체적으로는, 표시 소자의 화소 전극만이 형성된 상태라도 좋고, 화소 전극이 되는 도전층을 형성한 후, 에칭하기 전의 상태라도 좋다.
또한, 본 명세서 중에 있어서의 표시 장치란, 화상 표시 디바이스, 표시 디바이스, 광원(조명 장치를 포함한다) 등을 가리킨다. 또한, FPC(Flexible Printed Circuit), TAB(Tape Automated Bonding) 테이프, TCP(Tape Carrier Package) 등의 커넥터가 장착된 모듈, TAB 테이프나 TCP 끝에 프린트 배선판이 형성된 모듈, 표시 소자에 COG(Chip On Glass) 방식에 의하여 IC(집적 회로)가 직접 실장된 모듈 등도 모두 표시 장치에 포함한다.
이하, 본 실시형태에서는, 액정 표시 장치의 일례에 대해서 설명한다. 도 11(a1), 도 11(a2) 및 도 11b는, 제 1 기판(401) 위에 형성된 박막 트랜지스터(4010), 박막 트랜지스터(4011) 및 액정 소자(4013)를, 제 2 기판(4006)과 씰재(4005)에 의하여 밀봉한, 패널의 평면도 및 단면도이다. 여기서, 도 11(a1) 및 도 11(a2)는 평면도를 도시하고, 도 11b는, 도 11(a1) 및 도 11(a2)의 M-N에 있어서의 단면도에 상당한다.
제 1 기판(4001) 위에 형성된 화소부(4002) 및 주사선 구동 회로(4004)를 둘러싸도록, 씰재(4005)가 형성된다. 또한, 화소부(4002)와 주사선 구동 회로(4004) 위에, 제 2 기판(4006)이 형성된다. 즉, 화소부(4002)와 주사선 구동 회로(4004)는, 제 1 기판(4001)과 씰재(4005)와 제 2 기판(4006)에 의하여, 액정층(4008)과 함께 밀봉된다. 또한, 제 1 기판(4001) 위의 씰재(4005)에 의하여 둘러싸인 영역과는 다른 영역에 별도 준비된 기판 위에 단결정 반도체 또는 다결정 반도체로 형성된 신호선 구동 회로(4003)가 실장되어 있다.
또한, 별도로 형성된 구동 회로의 접속 방법은, 특히 한정되지 않고, COG법, 와이어 본딩법, TAB법 등을 적절히 사용할 수 있다. 도 11(a1)은, COG법에 의하여 신호선 구동 회로(4003)를 실장하는 예이며, 도 11(a2)는, TAB법에 의하여 신호선 구동 회로(4003)를 실장하는 예이다.
또한, 제 1 기판(4001) 위에 형성된 화소부(4002)와 주사선 구동 회로(4004)는, 박막 트랜지스터를 복수 갖고, 도 11b에서는, 화소부(4002)에 포함되는 박막 트랜지스터(4010)와, 주사선 구동 회로(4004)에 포함되는 박막 트랜지스터(4011)를 예시한다. 박막 트랜지스터(4010), 박막 트랜지스터(4011) 위에는 절연층(4020), 절연층(4021)이 형성된다.
박막 트랜지스터(4010), 박막 트랜지스터(4011)에는, 앞의 실시형태에 있어서 나타낸 트랜지스터 등을 적용할 수 있다. 또한, 본 실시형태에 있어서, 박막 트랜지스터(4010), 박막 트랜지스터(4011)는 n채널형 박막 트랜지스터로 한다. 이들의 트랜지스터와 같은 것은 본 발명의 일 실시형태에 따른 광 센서나 전류 증폭부에 사용할 수 있기 때문에, 동일 기판 위에 산화물 반도체를 사용한 표시 장치와 광 센서를 대략 동일한 공정으로 제작할 수 있다.
또한, 액정 소자(4013)에 포함되는 화소 전극층(4030)은, 박막 트랜지스터(4010)와 전기적으로 접속된다. 그리고, 액정 소자(4013)의 대향 전극층(4031)은 제 2 기판(4006) 위에 형성된다. 상기 화소 전극층(4030)과 대향 전극층(4031), 액정층(4008)에 의하여, 액정 소자(4013)가 형성된다. 또한, 화소 전극층(4030), 대향 전극층(4031)에는, 각각 배향막으로서 기능하는 절연층(4032), 절연층(4033)이 형성되고, 화소 전극층(4030) 및 대향 전극층(4031)은, 이들을 통하여 액정층(4008)을 협지한다.
또한, 제 1 기판(4001), 제 2 기판(4006)으로서는, 유리, 금속(대표적으로는, 스테인리스), 세라믹스, 플라스틱 등을 사용할 수 있다. 플라스틱으로서는, FRP(Fiberglass-Reinforced Plastics) 기판, PVF(폴리비닐 플루오라이드) 필름, 폴리에스테르 필름, 아크릴 수지 필름 등을 사용할 수 있다. 또한, 알루미늄박을 PVF 필름이나 폴리에스테르 필름으로 끼운 구조의 시트를 사용할 수도 있다.
또한, 화소 전극층(4030)과 대향 전극층(4031) 사이의 거리(셀 갭)를 제어하기 위해서, 스페이서(4035)가 형성된다. 스페이서(4035)는, 예를 들어 절연층을 선택적으로 에칭함으로써 얻어진다. 또한, 스페이스(4035)는, 주(柱) 형상, 구(球) 형상 등의 다양한 형상으로 하여도 좋다. 또한, 대향 전극층(4031)은, 박막 트랜지스터(4010)와 동일 기판 위에 형성되는 공통 전위선과 전기적으로 접속된다. 예를 들어, 한 쌍의 기판간에 배치되는 도전성 입자를 개재하여 대향 전극층(4031)과 공통 전위선을 전기적으로 접속할 수 있다. 또한, 도전성 입자는 씰재(4005)에 함유시키면 좋다.
또한, 횡 전계 방식을 채용하는 경우, 배향막이 불필요한 블루상을 나타내는 액정을 사용하여도 좋다. 블루상은 액정상의 하나이고, 승온에 의하여 콜레스테릭(cholesteric)상으로부터 등방상으로 전이하기 직전에 발현되는 상이다. 블루상은 좁은 온도 범위에서만 발현되기 때문에, 5wt.％ 이상의 키랄제를 혼합시킨 액정 조성물을 사용하면 좋다. 이로써, 발현하는 온도 범위를 넓힐 수 있다. 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은, 응답 시간이 10㎲ 내지 100㎲로 짧고, 광학적 등방성을 갖기 때문에 배향 처리가 불필요하고, 시야각 의존성이 작다는 특징을 갖는다.
또한, 본 실시형태에서는, 투과형 액정 표시 장치의 일례를 도시하지만, 이것에 한정되지 않고, 반사형 액정 표시 장치로 하여도 좋고, 반투과형 액정 표시 장치로 하여도 좋다.
또한, 본 실시형태에서 나타내는 액정 표시 장치에서는 기판의 외측(시인측(視認側))에 편광판을 형성하고, 내측에 착색층, 표시 소자에 사용하는 전극층을 순차적으로 형성하는 예를 나타내지만(도 12 참조), 편광판은 기판의 내측에 형성하여도 좋다. 또한, 편광판과 착색층의 적층 구조도 본 실시형태에 한정되지 않고, 편광판이나 착색층의 재료, 제작 조건 등에 맞추어 적절히 변경시킬 수 있다. 또한, 블랙 매트릭스로서 기능하는 차광층을 형성하여도 좋다.
또한, 본 실시형태에서는, 박막 트랜지스터의 표면의 요철(凹凸)을 억제하기 위하여, 앞의 실시형태에서 얻어진 박막 트랜지스터를 절연층(4021)으로 덮는 구성을 채용한다. 절연층(4021)으로서는, 폴리이미드, 아크릴 수지, 벤조시클로부텐 수지, 폴리아미드, 에폭시 수지 등의, 내열성을 갖는 유기 재료를 사용할 수 있다. 또한, 상기 유기 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인붕소 유리) 등을 사용할 수 있다. 또한, 이들 재료를 복수 적층시켜 절연층(4021)을 형성하여도 좋다.
여기서, 실록산계 수지란, 실록산계 재료로 형성된 Si-O-Si 결합을 포함하는 수지에 상당한다. 치환기로서는, 유기기(예를 들어 알킬기나 아릴기)나 플루오로기를 사용하여도 좋다. 또한, 유기기는 플루오로기를 가져도 좋다.
절연층(4021)의 형성 방법은, 특히 한정되지 않고, 그 재료에 따라, 스퍼터링법, SOG법, 스핀 코팅, 딥, 스프레이 도포, 액적 토출법(잉크젯법, 스크린 인쇄, 오프셋 인쇄 등) 등의 성막 방법이나, 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등의 기구를 사용할 수 있다.
화소 전극층(4030), 대향 전극층(4031)은 산화텅스텐을 함유한 인듐산화물, 산화텅스텐을 함유한 인듐아연산화물, 산화티타늄을 함유한 인듐산화물, 산화티타늄을 함유한 인듐주석산화물, 인듐주석산화물(ITO), 인듐아연산화물, 산화실리콘을 첨가한 인듐주석산화물 등의 투광성을 갖는 도전성 재료로 형성할 수 있다.
또한, 화소 전극층(4030), 대향 전극층(4031)은, 도전성 고분자(도전성 폴리머라고도 한다)를 포함하는 도전성 조성물로 형성할 수 있다. 도전성 조성물을 사용하여 형성된 화소 전극은, 시트 저항이 1.0×104Ω/sq. 이하, 파장 550nm에 있어서의 투광률이 70% 이상인 것이 바람직하다. 또한, 도전성 조성물에 포함되는 도전성 고분자의 저항률은 0.1Ω·cm 이하인 것이 바람직하다.
도전성 고분자는, 예를 들어 π전자 공액계 도전성 고분자로 한다. 구체적으로는, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 또는 아닐린, 피롤 및 티오펜 중의 2종 이상으로 이루어지는 공중합체 또는 그 유도체 등을 들 수 있다.
신호선 구동 회로(4003), 주사선 구동 회로(4004), 화소부(4002) 등에 주어지는 각종 신호는, FPC(4018)로부터 공급된다.
또한, 접속 단자 전극(4015)은, 액정 소자(4013)에 포함되는 화소 전극층(4030)과 같은 도전층으로 형성되고, 단자 전극(4016)은 박막 트랜지스터(4010), 박막 트랜지스터(4011)의 소스 전극층 및 드레인 전극층과 같은 도전층으로 형성된다.
접속 단자 전극(4015)은, FPC(4018)가 갖는 단자와, 이방성 도전층(4019)을 통하여 전기적으로 접속되어 있다.
또한, 도 11(a1), 도 11(a2), 및 도 11b에 있어서는, 신호선 구동 회로(4003)를 별도 형성하고, 제 1 기판(4001)에 실장하는 예를 도시하지만, 본 실시형태는 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도 형성하여 실장하여도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도 형성하여 실장하여도 좋다.
도 12는, 반도체 장치의 일 형태에 상당하는 액정 표시 모듈을, 산화물 반도체 소자를 형성한 기판(2600)을 사용하여 구성하는 일례를 도시한다.
도 12에서는, 산화물 반도체 소자를 형성한 기판(2600)과 대향 기판(2601)이 씰재(2602)에 의하여 고착되고, 그 사이에 산화물 반도체 소자 등을 포함하는 소자층(2603), 배향막이나 액정층을 포함하는 액정층(2604), 착색층(2605), 편광판(2606) 등이 형성됨으로써 표시 영역이 형성된다. 착색층(2605)은 컬러 표시를 행하는 경우에 필요하고, RGB 방식의 경우는, 적, 녹, 청의 각 색깔에 대응하는 착색층이, 각 화소에 대응하여 형성된다. 산화물 반도체 소자를 형성한 기판(2600)과 대향 기판(2601)의 외측에는 편광판(2606), 편광판(2607), 확산판(2613)이 배설된다. 또한, 광원은 냉음극관(2610)과, 반사판(2611)에 의하여 구성된다. 회로 기판(2612)은, 플렉시블 배선 기판(2609)에 의하여 산화물 반도체 소자를 형성한 기판(2600)의 배선 회로부(2608)와 접속되고, 이로써, 컨트롤 회로나 전원 회로 등의 외부 회로가 액정 모듈에 내장된다. 또한, 편광판과 액정층 사이에는, 위상차판을 형성하여도 좋다.
액정의 구동 방식으로서는, TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 사용할 수 있다.
상술한 공정으로 광 센서를 탑재한 고성능의 액정 표시 장치를 제작할 수 있다. 상기 액정 표시 장치는 산화물 반도체층을 채널로 하는 트랜지스터를 포함하기 때문에, 본 발명의 일 실시형태에 따른 광 센서와 전류 증폭부를 대략 동일한 공정으로 제작할 수 있다. 본 명세서 중에서는, 광 센서로서 사용하는 트랜지스터의 채널과, 광 센서 이외의 산화물 반도체 소자로서 사용하는 트랜지스터의 채널은, 동일한 성분으로 구성된다고 간주한다. 이들 채널은 동일한 공정으로 형성되기 때문이다. 비교적 높은 이동도와 낮은 S값, 낮은 오프 전류를 갖는 산화물 반도체를 사용한 트랜지스터로 본 발명의 일 형태에 따른 광 센서를 형성할 수 있기 때문에, 적은 공정으로 많은 기능을 갖는 반도체 장치를 얻을 수 있다. 또한, 전압을 펄스 형상으로 인가함으로써, 상기 광 센서의 리프레시 동작이 불필요하게 되기 때문에, 적은 소비 전력으로 고속이고 또 간단한 측정 방법에 의하여 광의 조도를 측정할 수 있다. 이로써, 외광의 급속한 변화를 상기 광 센서로 검출할 수 있기 때문에, 표시 장치의 휘도 조정을 신속하고 또 원활하게 행할 수 있다.
또한, 본 실시형태는 다른 실시형태와 적절히 조합하여 사용할 수 있다.
(실시형태 6)
본 실시형태에서는, 도 13을 참조하여 반도체 장치의 일례인 액티브 매트릭스형의 전자 페이퍼에 대해서 설명한다. 반도체 장치에 사용되는 박막 트랜지스터(650)는, 앞의 실시형태에서 나타낸 박막 트랜지스터 등과 마찬가지로 제작할 수 있다. 또한, 이들 트랜지스터와 같은 것을 사용하여 본 발명의 일 실시형태에 따른 광 센서를 제작할 수 있기 때문에, 광에 반응하여 표시 상태를 변화시키는 전자 페이퍼를 얻을 수 있다.
도 13에 도시하는 전자 페이퍼는, 트위스트볼 표시 방식을 사용한 것의 일례이다. 트위스트볼 표시 방식이란, 백색과 흑색으로 나누어 칠해진 구형 입자를 제 1 전극층 및 제 2 전극층 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 발생시킴으로써 구형(球形) 입자의 방향을 제어하여, 표시를 행하는 방법이다.
기판(690) 위에 형성된 박막 트랜지스터(650)의 소스 전극 또는 드레인 전극은, 절연층(685)에 형성된 콘택트 홀을 통하여 제 1 전극(660)과 전기적으로 접속한다. 기판(691)에는 제 2 전극(670)이 형성되고, 제 1 전극(660)과 제 2 전극(670) 사이에는 흑색 영역(680a) 및 백색 영역(680b)을 갖는 구형 입자(680)가 형성된다. 또한, 구형 입자(680)의 주위는 수지 등의 충전재(682)로 채워진다(도 13 참조). 도 13에 있어서, 제 1 전극(660)이 화소 전극에 상당하고, 제 2 전극(670)이 공통 전극에 상당한다. 제 2 전극(670)은, 박막 트랜지스터(650)와 동일한 기판 위에 형성되는 공통 전위선과 전기적으로 접속된다.
트위스트볼 대신에, 전기 영동 표시 소자를 사용할 수도 있다. 그 경우, 예를 들어, 투명한 액체와, 양(正)으로 대전한 흰 미립자와 음(負)으로 대전한 검은 미립자를 봉입한 직경 10㎛ 내지 200㎛ 정도의 마이크로 캡슐을 사용하면 좋다. 제 1 전극과 제 2 전극에 의하여 전장이 부여되면, 흰 미립자와 검은 미립자가 서로 역 방향으로 이동하여, 흰 색 또는 검은 색이 표시된다. 전기 영동 표시 소자는, 액정 표시 소자와 비교하여 반사율이 높기 때문에, 보조 라이트는 불필요하고, 또한, 충분히 밝지 않는 장소에서도 표시부를 인식할 수 있다. 또한, 표시부에 전원이 공급되지 않은 경우라도, 한번 표시된 상을 유지할 수 있다는 이점도 갖는다.
이상으로, 광 센서를 탑재한 고성능의 전자 페이퍼를 제작할 수 있다. 상기 전자 페이퍼는, 산화물 반도체층을 채널로 하는 트랜지스터를 포함하기 때문에, 본 발명의 일 형태에 따른 광 센서와 전류 증폭부를 대략 동일한 공정으로 제작할 수 있다. 본 명세서 중에서는, 광 센서로서 사용하는 트랜지스터의 채널과, 광 센서 이외의 산화물 반도체 소자로서 사용하는 트랜지스터의 채널은, 동일한 성분으로 구성된다고 간주한다. 이들 채널은 동일한 공정으로 형성되기 때문이다. 비교적 높은 이동도와 낮은 S값, 낮은 오프 전류를 갖는 산화물 반도체를 사용한 트랜지스터로 본 발명의 일 형태에 따른 광 센서를 형성할 수 있기 때문에, 적은 공정으로 많은 기능을 갖는 반도체 장치를 얻을 수 있다. 또한, 전압을 펄스 형상으로 인가함으로써, 상기 광 센서의 리프레시 동작이 불필요하게 되기 때문에, 적은 소비 전력으로 고속이고 또 간단한 측정 방법에 의하여 광의 조도를 측정할 수 있다. 이로써, 외광의 급속한 변화를 상기 광 센서로 검출할 수 있기 때문에, 전자 페이퍼의 표시 상태를 외광에 따라 신속하게 변화시킬 수 있다. 예를 들어, 옥외(屋外)에 형성된 전자 페이퍼의 표시 내용을 외광의 조도에 따라 자동적으로 변화시킬 수 있기 때문에, 날씨에 따라 광고의 내용 등을 변화시킬 수 있다.
또한, 본 실시형태는, 다른 실시형태와 적절히 조합하여 사용할 수 있다.
(실시형태 7)
본 실시형태에서는, 반도체 장치의 일례인 발광 표시 장치에 대해서 설명한다. 여기서는, 표시 소자로서 일렉트로루미네선스를 사용하는 발광 소자를 사용하는 경우에 대해서 나타낸다. 또한, 일렉트로루미네선스를 사용하는 발광 소자는, 발광 재료가 유기 화합물인지, 무기 화합물인지에 의하여 구별되며, 일반적으로는, 전자(前者)는 유기 EL 소자, 후자(後者)는 무기 EL 소자라고 불린다.
유기 EL 소자는 발광 소자에 전압을 인가함으로써, 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 층에 주입된다. 그리고, 이들 캐리어(전자 및 정공)가 재결합함으로써, 발광한다. 이러한 메카니즘으로부터, 상기 발광 소자는, 전류 여기형의 발광 소자라고 불린다.
무기 EL 소자는, 그 소자 구성에 의하여, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는, 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 갖는 것이며, 발광 메카니즘은, 도너 준위와 억셉터 준위를 사용하는 것(도너-억셉터 재결합형 발광)이다. 박막형 무기 EL 소자는, 발광층을 유전체층으로 끼우고, 더욱이 그것을 전극으로 끼운 구조이며, 발광 메커니즘은 금속 이온의 내각(內殼) 전자 천이를 사용하는 것(국재형 발광)이다. 또한, 여기서는 유기 EL 소자에 대해서 설명한다.
발광 소자의 구성에 대해서, 도 14a 내지 도 14c를 사용하여 설명한다. 여기서는 구동용 트랜지스터가 n형인 경우를 예로 들어, 화소의 단면 구조에 대해서 설명한다. 도 14a 내지 도 14c의 반도체 장치에 사용되는 트랜지스터(701), 트랜지스터(711), 트랜지스터(721)는, 앞의 실시형태에서 나타낸 트랜지스터와 마찬가지로 제작할 수 있다. 이들 트랜지스터와 같은 것은, 본 발명의 일 실시형태에 따른 광 센서나 전류 증폭부에 사용할 수 있기 때문에, 동일 기판 위에 산화물 반도체를 사용한 발광 표시 장치와 광 센서를 대략 동일한 공정으로 제작할 수 있다.
발광 소자는, 광을 추출하기 위하여, 양극 또는 음극의 적어도 한 쪽이 투명하게 되어 있다. 여기서 투명이란, 적어도 발광 파장에 있어서의, 투과율이 충분히 높은 것을 의미한다. 광을 추출하기 위한 방법으로서는, 기판 위에 박막 트랜지스터 및 발광 소자를 형성하고, 상기 기판을 통과하지 않고 광을 추출하는 상면 사출 방식(상면 추출 방식)이나 상기 기판을 통과시켜 광을 추출하는 하면 사출 방식(하면 추출 방식)이나, 상면 및 하면으로부터 광을 추출하는 양면 사출 방식(양면 추출 방식) 등이 있다.
상면 사출 방식의 발광 소자에 대해서 도 14a를 참조하여 설명한다.
도 14a는 발광 소자(702)로부터 방출되는 광이 양극(705) 측으로 통과되는 경우의, 화소의 단면도를 도시한다. 여기서는, 발광 소자(702)의 음극(703)과 구동용 트랜지스터인 트랜지스터(701)가 전기적으로 접속되어, 음극(703) 위에 발광층(704), 양극(705)이 순차적으로 적층된다. 음극(703)으로서는, 일 함수가 작고, 광을 반사하는 도전층을 사용할 수 있다. 예를 들어, Ca, Al, MgAg, AlLi 등의 재료를 사용하여 음극(703)을 형성하는 것이 바람직하다. 발광층(704)은, 단층 구조 또는 적층 구조로 하여도 좋다. 적층 구조의 예로서, 음극(703) 위에 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층의 순서로 적층하면 좋지만, 이들 층을 모두 형성할 필요는 물론 없고, 상이한 구조로 하여도 좋다. 양극(705)은 광을 투과하는 도전성 재료를 사용하여 형성된다. 예를 들어, 산화텅스텐을 포함하는 인듐 산화물, 산화텅스텐을 포함하는 인듐 아연 산화물, 산화티타늄을 포함하는 인듐 산화물, 산화티타늄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물(ITO), 인듐 아연 산화물, 산화실리콘을 첨가한 인듐 주석 산화물 등의 투광성을 갖는 도전성 재료를 사용하면 좋다.
음극(703) 및 양극(705)에서 발광층(704)을 끼운 구조를, 발광 소자(702)라고 부를 수 있다. 도 14a에 도시한 화소의 경우, 발광 소자(702)로부터 방출되는 광은 화살표로 나타내는 바와 같이, 양극(705) 측으로 사출된다.
다음에, 하면 사출 방식의 발광 소자에 대하여 도 14b를 참조하여 설명한다.
도 14b는, 발광 소자(712)로부터 방출되는 광이 음극(713) 측에 통과하는 경우의, 화소의 단면도를 도시한다. 여기서는, 구동용 트랜지스터(711)와 전기적으로 접속된 투광성을 갖는 도전층(717) 위에, 발광 소자(712)의 음극(713)이 형성되어 있고, 음극(713) 위에 발광층(714), 양극(715)이 순차적으로 적층되어 있다. 또한, 양극(715)이 투광성을 갖는 경우, 상기 양극(715) 위를 덮도록 차폐층(716)을 형성하여도 좋다. 음극(713)은, 도 14a의 경우와 마찬가지로, 일 함수가 작은 도전성 재료로 형성할 수 있다. 다만, 그 두께는 광을 투과하는 정도(바람직하게는 5nm 내지 30nm 정도)로 한다. 예를 들어, 20nm 정도의 두께를 갖는 알루미늄을 음극(713)으로서 사용할 수 있다. 발광층(714)은, 도 14a와 마찬가지로 단층 구조 또는 적층 구조로 하여도 좋다. 양극(715)은 광을 투과할 필요는 없지만, 도 14a와 마찬가지로 투광성을 갖는 도전성 재료를 사용하여 형성되어도 좋다. 차폐층(716)에는, 광을 반사하는 금속 등을 사용할 수 있지만, 이것에 한정되지 않는다. 예를 들어, 흑색 안료(顔料)를 첨가한 수지 등을 사용할 수도 있다.
음극(713) 및 양극(715)에 발광층(714)을 끼운 구조를 발광 소자(712)라 부를 수 있다. 도 14b에 도시한 화소의 경우, 발광 소자(712)로부터 방출되는 광은 화살표로 도시하는 바와 같이, 음극(713) 측으로 사출된다.
다음에, 양면 사출 방식의 발광 소자에 대해서, 도 14c를 참조하여 설명한다.
도 14c에서는, 구동용 트랜지스터(721)와 전기적으로 접속된 투광성을 갖는 도전층(727) 위에, 발광 소자(722)의 음극(723)이 형성되고, 음극(723) 위에 발광층(724), 양극(725)이 순차적으로 적층된다. 음극(723)은, 도 14a의 경우와 마찬가지로, 일 함수가 작은 도전성 재료로 형성할 수 있다. 다만, 그 두께는 광을 투과하는 정도로 설정한다. 예를 들어, 20nm의 두께를 갖는 알루미늄을 음극(723)으로서 사용할 수 있다. 발광층(724)은, 도 14a와 마찬가지로 단층 구조 또는 적층 구조로 하여도 좋다. 양극(725)은 도 14a와 마찬가지로, 투광성을 갖는 도전성 재료를 사용하여 형성할 수 있다.
음극(723)과, 발광층(724)과, 양극(725)이 겹치는 구조를 발광 소자(722)라고 부를 수 있다. 도 14c에 도시한 화소의 경우, 발광 소자(722)로부터 방출되는 광은 화살표로 도시하는 바와 같이, 양극(725) 측과 음극(723) 측의 양쪽으로 사출된다.
또한, 여기서는 발광 소자로서 유기 EL 소자를 사용하는 경우에 대해서 설명하지만, 발광 소자로서 무기 EL 소자를 사용할 수도 있다. 또한, 여기서는 발광 소자의 구동을 제어하는 박막 트랜지스터(구동용 트랜지스터)와 발광 소자가 전기적으로 접속되는 예를 나타내지만, 구동용 트랜지스터와 발광 소자 사이에 전류 제어용 트랜지스터 등이 접속되어도 좋다.
또한, 본 실시형태에서 나타내는 반도체 장치는, 도 14a 내지 도 14c에 도시한 구성에 한정되지 않고, 각종 변형이 가능하다.
다음에, 발광 표시 패널(발광 패널이라고도 한다)의 외관(外觀) 및 단면에 대해서 도 15a 및 도 15b를 참조하여 설명한다. 도 15a 및 도 15b는, 제 1 기판(4501) 위에 형성된 박막 트랜지스터(4509), 박막 트랜지스터(4510), 및 발광 소자(4511)를 제 2 기판(4506)과 씰재(4505)에 의하여 밀봉한 패널의 평면도 및 단면도이다. 여기서, 도 15a는 평면도를 도시하고, 도 15b는 도 15a의 H-I에 있어서의 단면도에 상당한다.
제 1 기판(4501) 위에 형성된 화소부(4502), 신호선 구동 회로(4503a), 신호선 구동 회로(4503b), 주사선 구동 회로(4504a), 주사선 구동 회로(4504b)를 둘러싸도록, 씰재(4505)가 형성된다. 또한, 화소부(4502), 신호선 구동 회로(4503a), 신호선 구동 회로(4503b), 주사선 구동 회로(4504a), 주사선 구동 회로(4504b) 위에 제 2 기판(4506)이 형성된다. 즉, 화소부(4502), 신호선 구동 회로(4503a), 신호선 구동 회로(4503b), 주사선 구동 회로(4504a), 주사선 구동 회로(4504b)는, 제 1 기판(4501)과 씰재(4505)와 제 2 기판(4506)에 의하여, 충전재(4507)와 함께 밀봉되어 있다. 이와 같이, 기밀성이 높고, 탈 가스가 적은 보호 필름(접합 필름, 자외선 경화 수지 필름 등)이나 커버재 등을 사용하여 패키징(밀봉)하는 것이 바람직하다.
또한, 제 1 기판(4501) 위에 형성된 화소부(4502), 신호선 구동 회로(4503a), 신호선 구동 회로(4503b), 주사선 구동 회로(4504a), 주사선 구동 회로(4504b)는, 박막 트랜지스터를 복수 갖고, 도 15b에서는 화소부(4502)에 포함되는 박막 트랜지스터(4510)와 신호선 구동 회로(4503a)에 포함되는 박막 트랜지스터(4509)를 예시한다.
박막 트랜지스터(4509), 박막 트랜지스터(4510)는, 앞의 실시형태에 있어서 나타낸 트랜지스터를 적용할 수 있다. 본 실시형태에 있어서, 박막 트랜지스터(4509), 박막 트랜지스터(4510)는, n채널형 박막 트랜지스터이다. 이들 트랜지스터와 같은 것은, 본 발명의 일 실시형태에 따른 광 센서나 전류 증폭부에 사용할 수 있기 때문에, 동일 기판 위에 산화물 반도체를 사용한 발광 표시 장치와 광 센서를 대략 동일한 공정으로 제작할 수 있다.
또한, 발광 소자(4511)의 화소 전극인 제 1 전극층(4517)은 박막 트랜지스터(4510)의 소스 전극 또는 드레인 전극과 전기적으로 접속되어 있다. 또한, 발광 소자(4511)의 구성은, 제 1 전극(4517), 전계 발광층(4512), 제 2 전극(4513)의 적층 구조이지만, 본 실시형태에 나타낸 구성에 한정되지 않는다. 발광 소자(4511)로부터 추출하는 광의 방향 등에 맞추어 발광 소자(4511)의 구성은 적절히 변화시킬 수 있다.
격벽(4520)은, 유기 수지, 무기 절연층, 유기 폴리실록산 등으로 형성된다. 특히 감광성을 갖는 재료를 사용하여, 제 1 전극(4517) 위에 개구부를 형성하여 그 개구부의 측벽이 연속된 곡률을 갖는 경사면이 되도록 하는 것이 바람직하다.
전계 발광층(4512)은 단층 구조 또는 적층 구조로 하면 좋다.
발광 소자(4511)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록, 제 2 전극(4513) 및 격벽(4520) 위에 보호막을 형성하여도 좋다. 보호막은, 질화 실리콘, 질화산화실리콘, DLC(Diamond Like Carbon) 등으로 형성할 수 있다.
또한, 신호선 구동 회로(4503a), 신호선 구동 회로(4503b), 주사선 구동 회로(4504a), 주사선 구동 회로(4504b), 화소부(4502) 등에 주어지는 각종 신호는 FPC(4518a), FPC(4518b)로부터 공급된다.
본 실시형태에서는, 접속 단자 전극(4515)이, 발광 소자(4511)의 제 1 전극(4517)과 같은 도전층으로 형성되고, 단자 전극(4516)은, 박막 트랜지스터(4509)나 박막 트랜지스터(4510)의 소스 전극 및 드레인 전극과 같은 도전층으로 형성되는 예에 대해서 나타낸다.
접속 단자 전극(4515)은, FPC(4518a)가 갖는 단자와, 이방성 도전막(4519)을 통하여 전기적으로 접속되어 있다.
발광 소자(4511)로부터 광을 추출하는 방향에 위치하는 기판은, 투광성을 가질 필요가 있다. 투광성을 갖는 기판으로서는, 유리판, 플라스틱판, 폴리에스테르 필름, 아크릴 필름 등이 있다.
충전재(4507)로서는 질소나 아르곤 등의 불활성 기체 이외에, 자외선 경화 수지나 열 경화 수지 등을 사용할 수 있다. 예를 들어, PVC(폴리비닐 클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘(silicone) 수지, PVB(폴리비닐 부티랄), EVA(에틸렌비닐 아세테이트) 등을 사용할 수 있다. 본 실시형태에서는 충전재로서 질소를 사용하는 예에 대해서 설명한다.
필요하다면, 발광 소자의 사출면에 편광판, 원형 편광판(타원 편광판을 포함한다), 위상차판(λ/4판, λ/2판), 컬러 필터 등의 광학 필름을 형성하여도 좋다. 또한, 표면에는 반사 방지 처리를 행하여도 좋다. 예를 들어, 표면의 요철에 의하여 반사광을 확산시켜 글래어(glare)를 억제할 수 있는 안티 글래어 처리를 행할 수 있다.
신호선 구동 회로(4503a), 신호선 구동 회로(4503b), 주사선 구동 회로(4504a), 주사선 구동 회로(4504b)는, 별도 준비된 기판 위의 단결정 반도체 또는 다결정 반도체에 의하여 형성되어도 좋다. 또한, 신호선 구동 회로만, 또는 그 일부, 또는 주사선 구동 회로만, 또는 그 일부만을 별도로 형성하여 실장하여도 좋고, 본 실시형태는 도 15a 및 도 15b의 구성에 한정되지 않는다.
이상, 광 센서를 탑재한 고성능의 발광 표시 장치(표시 패널)를 제작할 수 있다. 상기 발광 표시 장치는, 산화물 반도체층을 채널로 하는 트랜지스터를 포함하기 때문에, 본 발명의 일 실시형태에 따른 광 센서와 전류 증폭부를 대략 동일한 공정으로 제작할 수 있다. 본 명세서 중에서는, 광 센서로서 사용하는 트랜지스터의 채널과, 광 센서 이외의 산화물 반도체 소자로서 사용하는 트랜지스터의 채널은, 동일한 성분으로 구성된다고 간주한다. 이들 채널은 동일한 공정으로 형성되기 때문이다. 비교적 높은 이동도와 낮은 S값, 낮은 오프 전류를 갖는 산화물 반도체를 사용한 트랜지스터로 본 발명의 일 형태에 따른 광 센서를 형성할 수 있기 때문에, 적은 공정으로 많은 기능을 갖는 반도체 장치를 얻을 수 있다. 또한, 전압을 펄스 형상으로 인가함으로써, 상기 광 센서의 리프레시 동작이 불필요하게 되기 때문에, 적은 소비 전력으로 고속이고 또 간단한 측정 방법에 의하여 광의 조도를 측정할 수 있다. 이로써, 외광의 급속한 변화를 상기 광 센서에서 검출할 수 있기 때문에, 발광 표시 장치의 휘도 조정을 신속하고 또 원활하게 행할 수 있다.
또한, 본 실시형태는, 다른 실시형태와 적절히 조합하여 사용할 수 있다.
(실시형태 8)
본 발명의 일 실시형태에 따른 광 센서를 탑재한 전자 페이퍼의 예를 나타낸다. 전자 페이퍼는, 다양한 분야의 전자 기기에 사용할 수 있다. 예를 들어, 전자 페이퍼를 사용하여 전자 서적(전자 북), 포스터, 전차 등의 탈 것류의 차내 광고, 신용 카드 등의 각종 카드에 있어서의 표시 등에 적용할 수 있다. 전자 기기의 일례를 도 16a 내지 도 17에 도시한다.
도 16a는, 본 발명의 일 실시형태에 따른 광 센서(2630)를 탑재한 전자 페이퍼로 제작된 포스터(2631)를 도시한다. 광고 매체가 종이 인쇄물인 경우에는, 광고 교환은 사람 손으로 행하여지지만, 전자 페이퍼를 사용하면 단시간에 광고 표시를 바꿀 수 있다. 또한, 표시도 흐트러지지 않고, 안정한 화상을 얻을 수 있다. 광 센서(2630)를 탑재하기 때문에, 외광의 조도에 대응한 표시 상태의 변경이 가능하다. 또한, 포스터는, 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.
또한, 도 16b는 본 발명의 일 실시형태에 따른 광 센서(2633)를 탑재한, 전차 등의 탈 것류 등의 차내 광고(2632)를 도시한다. 광고 매체가 종이 인쇄물인 경우에는, 광고 교환은 사람 손으로 행하여지지만, 전자 페이퍼를 사용하면 사람 손을 많이 들이지 않고 단시간에 광고 표시를 바꿀 수 있다. 또한, 표시도 흐트러지지 않고, 안정된 화상을 얻을 수 있다. 광 센서(2633)를 탑재하기 때문에, 외광의 조도에 대응한 표시 상태의 변경이 가능하다. 또한, 차내 광고는, 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다.
또한, 도 17은 본 발명의 일 형태에 따른 광 센서(2730)를 탑재한 전자 서적의 일례를 도시한다. 예를 들어, 전자 서적(2700)은, 하우징(2701) 및 하우징(2703)으로 구성된다. 하우징(2701) 및 하우징(2703)은 축(軸)부(2711)에 의하여 일체로 되어, 상기 축부(2711)를 축으로 하여 개폐(開閉) 동작을 행할 수 있다. 이와 같은 구성에 의하여 종이 서적과 같은 동작을 행할 수 있다. 광 센서(2730)를 탑재하기 때문에, 예를 들어 전자 서적(2700)의 개폐 동작에 수반하여 자동적으로 표시를 온 또는 오프시킬 수 있다.
하우징(2701)에는 표시부(2705)가 내장되고, 하우징(2703)에는 표시부(2707)가 내장된다. 표시부(2705) 및 표시부(2707)는 연속된 화면을 표시하는 구성으로 하여도 좋고, 다른 화면을 표시하는 구성으로 하여도 좋다. 다른 화면을 표시하는 구성으로 함으로써, 예를 들어, 오른쪽의 표시부(도 17에서는 표시부(2705))에 문장을 표시하고, 왼쪽의 표시부(도 17에서는 표시부(2707))에 화상을 표시할 수 있다.
또한, 도 17에는 하우징(2701)에 조작부 등을 구비한 예를 도시한다. 예를 들어, 하우징(2701)에 있어서, 전원(2721), 조작키(2723), 스피커(2725) 등을 구비한다. 조작키(2723)에 의하여 페이지를 넘길 수 있다. 또한, 하우징의 표시부와 동일면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 하여도 좋다. 또한, 하우징의 이면이나 측면에 외부 접속용 단자(이어폰 단자, USB 단자, 또는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 하여도 좋다. 또한, 전자 서적(2700)은 전자 사전으로서의 기능을 갖는 구성으로 하여도 좋다.
또한, 전자 서적(2700)은 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의하여 전자 서적 서버로부터 원하는 서적 데이터 등을 구입하여, 다운로드하는 구성으로 할 수도 있다.
본 실시형태는, 다른 실시형태와 적절히 조합하여 사용할 수 있다.
(실시형태 9)
본 발명의 일 실시형태에 따른 광 센서는, 다양한 전자 기기(게임기도 포함한다)에 탑재할 수 있다. 전자 기기로서는, 예를 들어, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 한다), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 한다), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코(pachinko)기 등의 대형 게임기 등을 들 수 있다.
도 18a에서는, 본 발명의 일 실시형태에 따른 광 센서(9611)를 탑재한 텔레비전 장치의 일례를 도시한다. 텔레비전 장치(9600)는 하우징(9601)에 표시부(9603)가 내장된다. 표시부(9603)에 의하여 영상을 표시할 수 있다. 또한, 여기서는 스탠드(9605)에 의하여 하우징(9601)을 지지한 구성을 도시한다.
텔레비전 장치(9600)의 조작은 하우징(9601)이 구비하는 조작 스위치나, 별체의 리모트 컨트롤러(9610)에 의하여 행할 수 있다. 리모트 컨트롤러(9610)가 구비하는 조작키(9609)에 의하여 채널이나 음량을 조작할 수 있어 표시부(9603)에 표시되는 영상을 조작할 수 있다. 또한, 리모트 컨트롤러(9610)에 상기 리모트 컨트롤러(9610)로부터 출력되는 정보를 표시하는 표시부(9607)를 형성하는 구성으로 하여도 좋다.
또한, 텔레비전 장치(9600)는 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의하여 일반적인 텔레비전 방송을 수신할 수 있고, 또 모뎀을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써, 일 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자끼리 등)의 정보 통신을 행할 수도 있다.
도 18b는, 본 발명의 일 실시형태에 따른 광 센서(9705)를 탑재한 디지털 포토 프레임의 일례를 도시한다. 예를 들어, 디지털 포토 프레임(9700)은, 하우징(9701)에 표시부(9703)가 내장된다. 표시부(9703)는 각종 화상을 표시할 수 있고, 예를 들어, 디지털 카메라 등으로 촬영한 화상 데이터를 표시시킴으로써, 보통의 포토 프레임과 마찬가지로 기능시킬 수 있다.
또한, 디지털 포토 프레임(9700)은, 조작부, 외부 접속용 단자(USB 단자, USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 한다. 이들 구성은 표시부와 동일면에 조합되어도 좋지만, 측면이나 이면에 구비하면 디자인성이 향상되기 때문에 바람직하다. 예를 들어, 디지털 포토 프레임의 기록 매체 삽입부에 디지털 카메라를 사용하여 촬영한 화상 데이터를 기억한 메모리를 삽입하여 화상 데이터를 취득하고, 취득한 화상 데이터를 표시부(9703)에 표시시킬 수 있다.
또한, 디지털 포토 프레임(9700)은, 무선으로 정보를 송수신할 수 있는 구성으로 하여도 좋다. 무선에 의하여 원하는 화상의 데이터를 취득하여 표시시키는 구성으로 할 수도 있다.
도 19a는 휴대형 게임기이며, 하우징(9881)과 하우징(9891)의 2개의 하우징으로 구성되고, 연결부(9893)에 의하여 개폐가 가능하도록 연결된다. 하우징(9881)에는 표시부(9882)가 내장되고, 하우징(9891)에는 표시부(9883)가 내장된다. 또한, 도 19a에 도시한 휴대형 게임기는 그 이외에 스피커부(9884), 기록 매체 삽입부(9886), LED 램프(9890), 입력 수단(조작키(9885), 접속 단자(9887), 센서(9888; 힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 빛, 액, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함한 것), 마이크로 폰(9889)) 등을 구비한다. 물론, 휴대형 게임기의 구성은 상술한 것에 한정되지 않고, 적어도 반도체 장치를 구비한 구성이면 좋고, 그 이외의 부속 설비가 적절히 형성된 구성으로 할 수 있다. 도 19a에 도시하는 휴대형 게임기는 기록 매체에 기록되는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능이나, 다른 휴대형 게임기와 무선 통신을 행하여 정보를 공유하는 기능을 갖는다. 또한, 도 19a에 도시한 휴대형 게임기가 갖는 기능은 상술한 기능에 한정되지 않고, 다양한 기능을 가질 수 있다.
도 19b는 본 발명의 일 형태에 따른 광 센서(9905)를 탑재한 대형 게임기인, 슬롯 머신의 일례를 도시한다. 슬롯 머신(9900)은, 하우징(9901)에 표시부(9903)가 내장된다. 또한, 슬롯 머신(9900)은, 그 이외에 스타트 레버(lever)나 스톱 스위치 등의 조작 수단, 코인(coin) 투입구, 스피커 등을 구비한다. 물론, 슬롯 머신(9900)의 구성은 상술한 구성에 한정되지 않고, 적어도 반도체 장치를 구비한 구성이면 좋고, 그 이외에 부속 설비가 적절히 형성된 구성으로 할 수 있다.
도 20a는, 본 발명의 일 실시형태에 따른 광 센서(1007)를 탑재한 휴대 전화기의 일례를 도시한다. 휴대 전화기(1000)는, 하우징(1001)에 내장된 표시부(1002) 이외에 조작 버튼(1003), 외부 접속 포트(1004), 스피커(1005), 마이크(1006) 등을 구비한다.
도 20a에 도시한 휴대 전화기(1000)는 표시부(1002)를 손가락 등으로 터치(touch)함으로써, 정보를 입력할 수 있다. 또한, 전화를 거는 조작, 또는 메일을 작성하는 등의 조작은 표시부(1002)를 손가락 등에 의하여 터치함으로써 행할 수 있다.
표시부(1002)의 화면은 주로 3개의 모드가 있다. 제 1 모드는 화상의 표시가 주된 표시 모드이며, 제 2 모드는 문자 등의 정보의 입력이 주된 입력 모드이다. 제 3 모드는 표시 모드와 입력 모드의 2개의 모드가 혼합한 표시+입력 모드이다.
예를 들어, 전화를 거는 경우, 또는 메일을 작성하는 경우는, 표시부(1002)를 문자의 입력이 주된 문자 입력 모드로 하여 화면에 표시시킨 문자의 입력 조작을 행하면 좋다. 이 경우, 표시부(1002)의 화면의 대부분에 키 보드 또는 번호 버튼을 표시시키는 것이 바람직하다.
또한, 휴대 전화기(1000)의 내부에 자이로스코프(gyroscope), 가속도 센서 등의 기울기를 검출하는 센서를 갖는 검출 장치를 설치함으로써, 휴대 전화기(1000)의 방향(세로인지 가로인지)을 판단하여, 표시부(1002)의 화면 표시를 자동으로 전환하도록 할 수 있다.
또한, 화면 모드의 전환은 표시부(1002)를 터치함으로써, 또는 하우징(1001)의 조작 버튼(1003)을 조작함으로써 행해진다. 또한, 표시부(1002)에 표시되는 화상의 종류에 따라 전환하도록 할 수도 있다. 예를 들어, 표시부에 표시하는 화상 신호가 동영상 데이터라면, 표시 모드, 텍스트 데이터라면 입력 모드로 전환한다.
또한, 입력 모드에서, 표시부(1002)에 내장시킨 광 센서로 검출되는 신호를 검지하여, 표시부(1002)의 터치 조작에 의한 입력이 일정 기간 없는 경우에는, 화면의 모드를 입력 모드로부터 표시 모드로 전환하도록 제어하여도 좋다. 상기 광 센서에는 본 발명의 일 실시형태에 따른 것을 적용할 수 있다.
표시부(1002)는, 이미지 센서로서 기능시킬 수도 있다. 예를 들어, 표시부(1002)에 손바닥이나 손가락으로 터치하여 장문(掌紋)이나 지문(指紋)을 촬상함으로써, 본인 인증을 행할 수 있다. 또한, 표시부에 근적외광(近赤外光)을 발광하는 백 라이트 또는 근적외광을 발광하는 검출용 광원을 사용하면, 손가락 정맥(靜脈), 손바닥 정맥 등을 촬상할 수도 있다.
도 20b도 본 발명의 일 형태에 따른 광 센서(9415)를 탑재한 휴대 전화기의 일례이다. 도 20b의 휴대 전화기는 하우징(9411)에 표시부(9412) 및 조작 버튼(9413)을 포함하는 표시 장치(9410)와, 하우징(9401)에 조작 버튼(9402), 외부 입력 단자(9403), 마이크(9404), 스피커(9405), 및 착신시에 발광하는 발광부(9406)를 포함하는 통신 장치(9400)를 갖고, 표시 기능을 갖는 표시 장치(9410)는 전화 기능을 갖는 통신 장치(9400)와 화살표로 도시된 2방향으로 탈착할 수 있다. 따라서, 표시 장치(9410)와 통신 장치(9400)의 단축끼리를 부착하는 것도, 표시 장치(9410)와 통신 장치(9400)의 장축끼리를 부착하는 것도 가능하다. 또한, 표시 기능만을 필요로 하는 경우, 통신 장치(9400)에서 표시 장치(9410)를 떼어 내고, 표시 장치(9410)를 단독으로 사용할 수도 있다. 통신 장치(9400)와 표시 장치(9410)는 무선 통신 또는 유선 통신에 의하여 화상 또는 입력 정보를 교환할 수 있고, 각각 충전할 수 있는 배터리를 갖는다.
상술한 장치는 각각 본 발명의 일 형태에 따른 광 센서를 탑재하기 때문에, 외광의 변화나 장치의 개폐에 대응하여 표시부의 상태를 자동적으로 변화시킬 수 있다. 또한, 본 실시형태는 다른 실시형태와 적절히 조합하여 사용할 수 있다.
100: 기판 102: 도전층
104: 레지스트 마스크 106: 도전층
108: 도전층 110: 산화물 반도체층
112: 레지스트 마스크 114: 산화물 반도체층
116: 도전층 1 18: 레지스트 마스크
120: 레지스트 마스크 122: 도전층
124: 도전층 126: 절연층
128: 도전층 150: 트랜지스터
200: 전류 증폭부 201: 광 센서
300: 기판 302: 게이트 전극
304: 용량 배선 306: 단자
308: 게이트 절연층 310: 소스 전극
312: 드레인 전극 314: 접속 전극
316: 단자 318: 산화물 반도체층
320: 절연층 322: 투명 도전층
324: 투명 도전층 326: 투명 도전층
350: 트랜지스터 500: RFID 태그
501: 통신기 502: 안테나
503: 무선 신호 504: 안테나
505: 정류 회로 506: 정전압 회로
507: 복조 회로 508: 변조 회로
509: 논리 회로 510: 기억 회로
511: ROM 512: A/D 변환 회로
513: 광 센서 600: 절연층
601: 기판 602: 도전층
603: 절연층 604: 산화물 반도체층
605: 도전층 606: 절연층
607: 도전층 608: 절연층
609: 도전층 610: 차광층
611: 기판 612: 도전층
613: 절연층 614: 산화물 반도체층
615: 도전층 616: 절연층
617: 도전층 618: 절연층
619: 도전층 621: 기판
622a: 도전층 622b: 도전층
623: 절연층 624: 산화물 반도체층
625: 도전층 626: 절연층
627: 도전층 628: 절연층
629: 도전층 630: 절연층
650: 박막 트랜지스터 651: 개구부
660: 제 1 전극 670: 제 2 전극
680: 구형 소자 680a: 흑색 영역
680b: 백색 영역 682: 충전재
685: 절연층 690: 기판
691: 기판 701: 트랜지스터
702: 발광 소자 703: 음극
704: 발광층 705: 양극
711: 트랜지스터 712: 발광 소자
713: 음극 714: 발광층
715: 양극 716: 차폐층
717: 도전층 721: 트랜지스터
722: 발광 소자 723: 음극
724: 발광층 725: 양극
727: 도전층 1000: 휴대 전화기
1001: 하우징 1003: 조작 버튼
1004: 외부 접속 포트 1005: 스피커
1006: 마이크 1007: 광 센서
2600: 기판 2601: 대향 기판
2602: 씰재 2603: 소자층
2604: 액정층 2605: 착색층
2606: 편광판 2607: 편광판
2608: 배선 회로부 2609: FPC
2610: 냉음극관 2611: 반사판
2612: 회로 기판 2613: 확산판
2630: 광 센서 2631: 포스터
2632: 차내 광고 2633: 광 센서
2700: 전자 서적 2701: 하우징
2703: 하우징 2705: 표시부
2707: 표시부 2711: 축부
2721: 전원 2723: 조작키
2725: 스피커 2730: 광 센서
4001: 기판 4002: 화소부
4003: 신호선 구동 회로 4004: 주사선 구동 회로
4005: 씰재 4006: 기판
4008: 액정층 4010: 박막 트랜지스터
4011: 박막 트랜지스터 4013: 액정 소자
4015: 접속 단자 전극 4016: 단자 전극
4018: FPC 4019: 이방성 도전층
4020: 절연층 4021: 절연층
4030: 화소 전극층 4031: 대향 전극층
4032: 절연층 4033: 절연층
4035: 스페이서 4501: 기판
4502: 화소부 4503a: 신호선 구동 회로
4503b: 신호선 구동 회로 4504a: 주사선 구동 회로
4504b: 주사선 구동 회로 4505: 씰재
4506: 기판 4507: 충전재
4509: 박막 트랜지스터 4510: 박막 트랜지스터
4511: 발광 소자 4512: 전계 발광층
4513: 제 2 전극 4515: 접속 단자 전극
4516: 단자 전극 4517: 제 1 전극
4518a: FPC 4518b: FPC
4519: 이방성 도전층 4520: 격벽
9400: 통신 장치 9401: 하우징
9402: 조작 버튼 9403: 외부 입력 단자
9404: 마이크 9405: 스피커
9406: 발광부 9410: 발광 장치
9411: 하우징 9412: 표시부
9413: 조작 버튼 9415: 광 센서
9600: 텔레비전 장치 9601: 하우징
9603: 표시부 9605: 스탠드
9607: 표시부 9609: 조작키
9610: 리모트 컨트롤러 9611: 광 센서
9700: 디지털 포토 프레임 9701: 하우징
9703: 표시부 9705: 광 센서
9881: 하우징 9882: 표시부
9883: 표시부 9884: 스피커부
9885: 조작키 9886: 기록 매체 삽입부
9887: 접속 단자 9888: 센서
9889: 마이크로 폰 9890: LED 램프
9891: 하우징 9893: 연결부
9900: 슬롯 머신 9901: 하우징
9903: 표시부 9905: 광 센서

Claims (3)

  1. 산화물 반도체층;
    게이트 전극;
    상기 산화물 반도체층과 상기 게이트 전극 사이의 절연층;
    상기 산화물 반도체층과 전기적으로 접속된 소스 전극 및 드레인 전극을 갖는 트랜지스터를 갖고,
    상기 소스 전극은 상기 드레인 전극과 전기적으로 접속되고,
    상기 트랜지스터는 광센서로서 기능하고,
    상기 산화물 반도체층에 들어가는 빛의 조도를 측정하는 동안은, 상기 게이트 전극에 제1 전압을 복수회 펄스 형상으로 인가하고,
    상기 제1 전압은, 상기 소스 전극 및 상기 드레인 전극에 인가되는 전압보다 낮고,
    상기 산화물 반도체층에 들어가는 빛의 조도의 측정은, 상기 게이트 전극에 흐르는 전류값에 의해 수행되고,
    상기 조도의 측정에 의해 상기 게이트 전극에 흐른 전류는, 상기 게이트 전극에 전기적으로 접속되는 전류증폭부에 의해 증폭되는 것을 특징으로 하는 광 센서.
  2. 제1항에 있어서,
    상기 제1 전압은, -10V 이상 -2V 이하인 것을 특징으로 하는 광 센서.
  3. 제1항에 있어서,
    상기 제1 전압은, 1펄스의 인가기간을 1ms 이상 2ms 이하로 하는 것을 특징으로 하는 광 센서.
KR1020180082084A 2010-06-18 2018-07-16 광 센서, 광 센서를 탑재한 반도체 장치, 및 광 센서에 의한 광의 측정 방법 KR101937124B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010138916 2010-06-18
JPJP-P-2010-138916 2010-06-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20110058917A Division KR20110138185A (ko) 2010-06-18 2011-06-17 광 센서, 광 센서를 탑재한 반도체 장치, 및 광 센서에 의한 광의 측정 방법

Publications (2)

Publication Number Publication Date
KR20180084703A KR20180084703A (ko) 2018-07-25
KR101937124B1 true KR101937124B1 (ko) 2019-01-11

Family

ID=45328376

Family Applications (2)

Application Number Title Priority Date Filing Date
KR20110058917A KR20110138185A (ko) 2010-06-18 2011-06-17 광 센서, 광 센서를 탑재한 반도체 장치, 및 광 센서에 의한 광의 측정 방법
KR1020180082084A KR101937124B1 (ko) 2010-06-18 2018-07-16 광 센서, 광 센서를 탑재한 반도체 장치, 및 광 센서에 의한 광의 측정 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR20110058917A KR20110138185A (ko) 2010-06-18 2011-06-17 광 센서, 광 센서를 탑재한 반도체 장치, 및 광 센서에 의한 광의 측정 방법

Country Status (3)

Country Link
US (2) US8637802B2 (ko)
JP (2) JP5933877B2 (ko)
KR (2) KR20110138185A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101919077A (zh) * 2009-01-26 2010-12-15 罗姆股份有限公司 半导体装置以及具有该半导体装置的电子设备
US8637802B2 (en) * 2010-06-18 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Photosensor, semiconductor device including photosensor, and light measurement method using photosensor
JP6175229B2 (ja) * 2011-12-09 2017-08-02 株式会社半導体エネルギー研究所 発光装置及び発光装置の駆動方法
KR101955336B1 (ko) * 2012-03-13 2019-03-07 삼성전자주식회사 광 센싱 트랜지스터, 이의 제조방법 및 이를 채용한 디스플레이 패널
WO2014125492A1 (en) * 2013-02-13 2014-08-21 Uzi Rahum Device, system and method for blood vessel imaging and marking
KR102522133B1 (ko) 2013-06-27 2023-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9876487B2 (en) * 2013-09-27 2018-01-23 International Business Machines Corporation Contactless readable programmable transponder to monitor chip join
US10361240B2 (en) * 2013-10-02 2019-07-23 Rayence Co., Ltd. Bendable X-ray sensor
US10297653B2 (en) 2014-07-23 2019-05-21 Sony Corporation Display device, method of manufacturing display device, and electronic apparatus
JP6501385B2 (ja) * 2014-10-22 2019-04-17 日本放送協会 薄膜トランジスタおよびその製造方法
US10404306B2 (en) * 2017-05-30 2019-09-03 International Business Machines Corporation Paint on micro chip touch screens
CN108767016B (zh) * 2018-05-21 2021-09-21 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001042363A (ja) * 1990-09-25 2001-02-16 Seiko Instruments Inc 半導体単結晶薄膜基板光弁装置
JP2009133837A (ja) * 2007-11-05 2009-06-18 Canon Inc 放射線検出装置の製造方法、放射線検出装置及び放射線撮像システム
JP2009231643A (ja) * 2008-03-24 2009-10-08 Casio Comput Co Ltd 光感知素子及びフォトセンサ並びに表示装置

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236121A (en) * 1978-04-05 1980-11-25 Massachusetts Institute Of Technology Oscillators including charge-flow transistor logic elements
US4639924A (en) * 1982-09-03 1987-01-27 Canon Kabushiki Kaisha Drive system for a semiconductor laser
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5003197A (en) * 1989-01-19 1991-03-26 Xicor, Inc. Substrate bias voltage generating and regulating apparatus
JPH04250664A (ja) * 1991-01-25 1992-09-07 Sharp Corp 光センサおよびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5461419A (en) * 1992-10-16 1995-10-24 Casio Computer Co., Ltd. Photoelectric conversion system
JPH06313840A (ja) 1993-04-30 1994-11-08 Fuji Film Micro Device Kk 測光装置と測光方法
WO1996008701A1 (en) * 1994-09-12 1996-03-21 International Business Machines Corporation Electromechanical transducer
US5578843A (en) * 1994-10-06 1996-11-26 Kavlico Corporation Semiconductor sensor with a fusion bonded flexible structure
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
EP0845862A3 (en) * 1996-11-30 2000-02-23 Daewoo Electronics Co., Ltd Circuit for removing noise components of oscillator
JPH11316428A (ja) 1998-01-30 1999-11-16 Konica Corp Ｘ線画像形成方法及びｘ線画像形成システム
US6198799B1 (en) 1998-01-30 2001-03-06 Konica Corporation X-ray image forming method and x-ray image forming system
US6784413B2 (en) * 1998-03-12 2004-08-31 Casio Computer Co., Ltd. Reading apparatus for reading fingerprint
JP3898330B2 (ja) * 1998-03-12 2007-03-28 カシオ計算機株式会社 読取装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7253434B2 (en) * 2002-10-29 2007-08-07 President And Fellows Of Harvard College Suspended carbon nanotube field effect transistor
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4152857B2 (ja) * 2003-10-06 2008-09-17 株式会社半導体エネルギー研究所 画像読み取り装置
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
EP1727120B1 (en) * 2005-05-23 2008-07-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP4689377B2 (ja) * 2005-07-08 2011-05-25 ローム株式会社 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP4834518B2 (ja) * 2005-11-29 2011-12-14 キヤノン株式会社 放射線撮像装置、その制御方法、及びそれを実行させるためのプログラムを記録した記録媒体
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
TWI429028B (zh) * 2006-03-31 2014-03-01 Semiconductor Energy Lab 非揮發性半導體記憶體裝置及其製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8514165B2 (en) * 2006-12-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US20080190207A1 (en) * 2007-02-08 2008-08-14 Yang James Y Ring oscillating digital pressure sensor manufactured by micro-electromechanical system (MEMS) processes
US20080224786A1 (en) * 2007-03-13 2008-09-18 Stolpman James L Apparatus and method for temperature compensating an ovenized oscillator
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008244016A (ja) * 2007-03-26 2008-10-09 Seiko Epson Corp 半導体素子、半導体装置および電子機器
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2009014155A1 (en) * 2007-07-25 2009-01-29 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device having the same
JP5268132B2 (ja) 2007-10-30 2013-08-21 富士フイルム株式会社 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
JP2009146100A (ja) 2007-12-13 2009-07-02 Sony Corp 表示装置および光センサ素子
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5644111B2 (ja) * 2007-12-26 2014-12-24 コニカミノルタ株式会社 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
US8552299B2 (en) * 2008-03-05 2013-10-08 The Board Of Trustees Of The University Of Illinois Stretchable and foldable electronic devices
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5305731B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
US8363365B2 (en) * 2008-06-17 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010005212A (ja) * 2008-06-27 2010-01-14 Canon Inc 放射線撮像装置、その制御方法及び放射線撮像システム
KR101435519B1 (ko) * 2008-07-24 2014-08-29 삼성전자주식회사 광 포커싱 구조를 가진 이미지 센서
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101751712B1 (ko) * 2009-10-30 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
US8637802B2 (en) * 2010-06-18 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Photosensor, semiconductor device including photosensor, and light measurement method using photosensor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001042363A (ja) * 1990-09-25 2001-02-16 Seiko Instruments Inc 半導体単結晶薄膜基板光弁装置
JP2009133837A (ja) * 2007-11-05 2009-06-18 Canon Inc 放射線検出装置の製造方法、放射線検出装置及び放射線撮像システム
JP2009231643A (ja) * 2008-03-24 2009-10-08 Casio Comput Co Ltd 光感知素子及びフォトセンサ並びに表示装置

Also Published As

Publication number Publication date
US8637802B2 (en) 2014-01-28
US20140131705A1 (en) 2014-05-15
JP5933877B2 (ja) 2016-06-15
US20110310381A1 (en) 2011-12-22
JP6151823B2 (ja) 2017-06-21
KR20180084703A (ko) 2018-07-25
JP2012023346A (ja) 2012-02-02
KR20110138185A (ko) 2011-12-26
JP2016178321A (ja) 2016-10-06
US9142569B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
KR101937124B1 (ko) 광 센서, 광 센서를 탑재한 반도체 장치, 및 광 센서에 의한 광의 측정 방법
JP6805285B2 (ja) トランジスタ
JP7064062B2 (ja) 液晶表示装置
JP6913215B2 (ja) 半導体装置
TW201210023A (en) Semiconductor device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right