KR101916971B1 - 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법 - Google Patents

웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR101916971B1
KR101916971B1 KR1020130126275A KR20130126275A KR101916971B1 KR 101916971 B1 KR101916971 B1 KR 101916971B1 KR 1020130126275 A KR1020130126275 A KR 1020130126275A KR 20130126275 A KR20130126275 A KR 20130126275A KR 101916971 B1 KR101916971 B1 KR 101916971B1
Authority
KR
South Korea
Prior art keywords
wafer
adhesive layer
polymer layer
resin
layer
Prior art date
Application number
KR1020130126275A
Other languages
English (en)
Other versions
KR20140070359A (ko
Inventor
미치히로 수고
히데토 가토
쇼헤이 다가미
히로유키 야수다
마사히토 다나베
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20140070359A publication Critical patent/KR20140070359A/ko
Application granted granted Critical
Publication of KR101916971B1 publication Critical patent/KR101916971B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/10—Adhesives in the form of films or foils without carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/14—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C08G77/16—Polysiloxanes containing silicon bound to oxygen-containing groups to hydroxyl groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2483/00—Presence of polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1452—Polymer derived only from ethylenically unsaturated monomer
    • Y10T428/1457—Silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 웨이퍼와 지지체의 가접착이 용이하고, 고단차 기판의 균일한 막 두께에서의 형성도 가능하고, TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 박리도 용이하여, 박형 웨이퍼의 생산성을 높일 수 있는 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 이것을 사용하는 박형 웨이퍼의 제조 방법을 제공한다. 또한, 본 발명은 지지체 상에 가접착재층이 형성되고, 가접착재층 상에, 표면에 회로면을 갖고 이면을 가공해야 할 웨이퍼가 적층되어 이루어지는 웨이퍼 가공체이며, 상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 접착된 비실리콘 열가소성 수지층 (A)를 포함하는 제1 가접착층과, 상기 제1 가접착층에 적층된 열가소성 실록산 레진 중합체층 (B)를 포함하는 제2 가접착층과, 상기 제2 가접착층에 적층되고, 지지체에 박리 가능하게 접착된 열경화성 실록산 변성 중합체층 (C)를 포함하는 제3 가접착층의 3층 구조를 갖는 복합 가접착재층을 구비한 웨이퍼 가공체를 제공한다.

Description

웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법 {WAFER PROCESSING LAMINATE, WAFER PROCESSING MEMBER, TEMPORARY ADHERING MATERIAL FOR PROCESSING WAFER, AND MANUFACTURING METHOD OF THIN WAFER}
본 발명은 박형 웨이퍼를 효과적으로 얻는 것을 가능하게 하는 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법에 관한 것이다.
3차원의 반도체 실장은 한층 더한 고밀도, 대용량화를 실현하기 위하여 필수로 되어 오고 있다. 3차원 실장 기술이란, 1개의 반도체 칩을 박형화하고, 또한 이것을 실리콘 관통 전극(TSV; through silicon via)에 의해 결선하면서 다층으로 적층해 가는 반도체 제작 기술이다. 이것을 실현하기 위해서는, 반도체 회로를 형성한 기판을 비회로 형성면(「이면」이라고도 함) 연삭에 의해 박형화하고, 또한 이면에 TSV를 포함하는 전극 형성을 행하는 공정이 필요하다. 종래, 실리콘 기판의 이면 연삭 공정에서는, 연삭면의 반대측에 이면 보호 테이프를 붙여 연삭시의 웨이퍼 파손을 방지하고 있다. 그러나, 이 테이프는 유기 수지 필름을 기재에 이용하고 있으며, 유연성이 있는 반면, 강도나 내열성이 불충분하여 TSV 형성 공정이나 이면에서의 배선층 형성 공정을 행하기에는 적합하지 않다.
따라서, 반도체 기판을 실리콘, 유리 등의 지지체에 접착층을 개재하여 접합함으로써, 이면 연삭, TSV나 이면 전극 형성의 공정에 충분히 견딜 수 있는 시스템이 제안되어 있다. 이때 중요한 것이, 기판을 지지체에 접합할 때의 접착층이다. 이것은 기판을 지지체에 간극없이 접합할 수 있고, 후속 공정에 견딜 만큼의 충분한 내구성이 필요하고, 또한 마지막에 박형 웨이퍼를 지지체로부터 간편하게 박리할 수 있는 것이 필요하다. 이와 같이, 마지막에 박리하기 때문에, 본 명세서에서는 이 접착층을 가접착층(또는 가접착재층)이라고 부르기로 한다.
이제까지 공지된 가접착층과 그의 박리 방법으로서는, 광흡수성 물질을 포함하는 접착재에 고강도의 광을 조사하여, 접착재층을 분해함으로써 지지체로부터 접착재층을 박리하는 기술(특허문헌 1), 및 열용융성 탄화수소계 화합물을 접착재에 이용하여, 가열 용융 상태로 접합ㆍ박리를 행하는 기술(특허문헌 2)이 제안되어 있다. 전자의 기술은 레이저 등의 고가의 장치가 필요하며, 기판 1매당 처리 시간이 길어지는 등의 문제가 있었다. 또한, 후자의 기술은 가열만으로 제어하기 때문에 간편한 반면, 200℃를 초과하는 고온에서의 열안정성이 불충분하기 때문에 적용 범위는 좁았다. 또한, 이들 가접착층에서는 고단차 기판의 균일한 막 두께 형성과, 지지체에의 완전 접착에도 적합하지 않았다.
또한, 실리콘 점착제를 가접착재층에 이용하는 기술이 제안되어 있다(특허문헌 3). 이것은 기판을 지지체에 부가 경화형 실리콘 점착제를 이용하여 접합하고, 박리시에는 실리콘 수지를 용해 또는 분해하는 약제에 침지하여 기판을 지지체로부터 분리하는 것이다. 그로 인해 박리에 매우 장시간을 요하여, 실제 제조 공정에의 적용은 곤란하였다.
일본 특허 공개 제2004-64040호 공보 일본 특허 공개 제2006-328104호 공보 미국 특허 제7541264호 공보
본 발명은 상기 사정을 감안하여 이루어진 것으로, 가접착이 용이하며, 고단차 기판의 균일한 막 두께로의 형성도 가능하고, TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 나아가 박리도 용이하며, 박형 웨이퍼의 생산성을 높일 수 있는 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 이것을 사용하는 박형 웨이퍼의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은, 상기 과제를 해결하기 위하여 이루어진 것으로,
지지체 상에 가접착재층이 형성되며, 가접착재층 상에, 표면에 회로면을 갖고 이면을 가공해야 할 웨이퍼가 적층되어 이루어지는 웨이퍼 가공체로서,
상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 접착된 비실리콘 열가소성 수지층 (A)를 포함하는 제1 가접착층과, 상기 제1 가접착층에 적층된 열가소성 실록산 레진 중합체층 (B)를 포함하는 제2 가접착층과, 상기 제2 가접착층에 적층되고, 상기 지지체에 박리 가능하게 접착된 열경화성 실록산 변성 중합체층 (C)를 포함하는 제3 가접착층의 3층 구조를 갖는 복합 가접착재층을 구비한 것임을 특징으로 하는 웨이퍼 가공체를 제공한다.
또한, 본 발명에서는 지지체 상에 가접착재층이 형성되고, 상기 가접착재층 상에 표면에 회로면을 갖고 이면을 가공해야 할 웨이퍼가 가접착되는 웨이퍼 가공용 부재로서,
상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 접착 가능한 비실리콘 열가소성 수지층 (A)를 포함하는 제1 가접착층과, 상기 제1 가접착층에 적층된 열가소성 실록산 레진 중합체층 (B)를 포함하는 제2 가접착층과, 상기 제2 가접착층에 적층되고, 상기 지지체에 박리 가능하게 접착된 열경화성 실록산 변성 중합체층 (C)를 포함하는 제3 가접착층의 3층 구조를 갖는 복합 가접착재층을 구비한 것임을 특징으로 하는 웨이퍼 가공용 부재를 제공한다.
또한, 본 발명에서는 표면에 회로면을 갖고 이면을 가공해야 할 웨이퍼를 지지체에 가접착하기 위한 웨이퍼 가공용 가접착재이며,
상기 웨이퍼의 표면에 박리 가능하게 접착 가능한 비실리콘 열가소성 수지층 (A)를 포함하는 제1 가접착층과, 상기 제1 가접착층에 적층된 열가소성 실록산 중합체층 (B)를 포함하는 제2 가접착층과, 상기 제2 가접착층에 적층되고, 상기 지지체에 박리 가능하게 접착 가능한 열경화성 실록산 변성 중합체층 (C)를 포함하는 제3 가접착층의 3층 구조를 갖는 복합 가접착재층을 구비한 것임을 특징으로 하는 웨이퍼 가공용 가접착재를 제공한다.
이러한 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재를 이용하면, 웨이퍼와 지지체의 가접착이 용이하며, 고단차 기판의 균일한 막 두께로의 형성도 가능하고, TSV 형성, 웨이퍼 이면 배선 공정에 대한 공정 적합성이 높고, 나아가 박리도 용이하여 박형 웨이퍼의 생산성을 높일 수 있다.
또한, 이들 경우, 상기 열가소성 실록산 레진 중합체층 (B)가 R21R22R23SiO1 /2 단위(R21, R22, R23은 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기 또는 수산기임) 및 SiO4 /2 단위를 함유하고, 상기 R21R22R23SiO1 /2 단위/SiO4 /2 단위의 몰비가 0.6 내지 1.7인 오르가노폴리실록산 레진과, 하기 화학식 (1)로 표시되는 오르가노폴리실록산이 부분적으로 탈수 축합한 것이며, 상기 탈수 축합시키는 오르가노폴리실록산과 상기 오르가노폴리실록산 레진의 비율이 99:1 내지 50:50이고, 중량 평균 분자량이 200,000 내지 1,500,000인 것이 바람직하다.
Figure 112013095633015-pat00001
(1)
(식 중, R11 및 R12는 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기를 나타내고, n은 5000 내지 10000임)
이러한 열가소성 실록산 레진 중합체층 (B)이면, 접착성, 내열성이 우수하기 때문에 바람직하다.
또한, 이들 경우, 상기 열가소성 실록산 레진 중합체층 (B)의 25mm 폭의 시험편의 180°필 박리력이 2gf 이상인 것이 바람직하다.
이러한 필 박리력을 갖는 열가소성 실록산 레진 중합체층 (B)이면, 웨이퍼 연삭시에 웨이퍼의 어긋남이 생길 우려가 없기 때문에 바람직하다.
또한, 이들 경우, 상기 열경화성 실록산 변성 중합체층 (C)가, 하기 화학식 (2)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100 질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1 분자 중에 평균 2개 이상의 페놀기, 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물, 및 1 분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1 내지 50 질량부 함유하는 조성물의 경화물층인 것이 바람직하다.
Figure 112013095633015-pat00002
(2)
(식 중, R1 내지 R4는 동일하거나 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타내며, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이고, X는 하기 화학식 (3)으로 표시되는 2가의 유기기임)
Figure 112013095633015-pat00003
(3)
(식 중, Z는
중 어느 하나로부터 선택되는 2가의 유기기이고, N은 0 또는 1이며, 또한 R5, R6은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일하거나 상이할 수도 있고, k는 0, 1, 2 중 어느 하나임)
또한, 이들 경우, 상기 열경화성 실록산 변성 중합체층 (C)가, 하기 화학식 (4)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100 질량부에 대하여, 가교제로서 1 분자 중에 평균 2개 이상의 페놀기를 갖는 페놀 화합물, 및 1 분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1 내지 50 질량부 함유하는 조성물의 경화물층인 것이 바람직하다.
Figure 112013095633015-pat00005
(4)
(식 중, R1 내지 R4는 동일하거나 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타내며, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이며, 또한 Y는 하기 화학식 (5)로 표시되는 2가의 유기기임)
Figure 112013095633015-pat00006
(5)
(식 중, V는
Figure 112013095633015-pat00007
중 어느 하나로부터 선택되는 2가의 유기기이고, p는 0 또는 1이며, 또한 R7, R8은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일하거나 상이할 수도 있고, h는 0, 1, 2 중 어느 하나임)
또한, 본 발명의 웨이퍼 가공체는, 상기 열가소성 실록산 레진 중합체층 (B)를 포함하는 제2 가접착층의 막 두께가 0.1㎛ 내지 10㎛이며, 상기 열경화성 실록산 변성 중합체층 (C)를 포함하는 제3 가접착층의 막 두께가 15㎛ 내지 150㎛인 것이 바람직하다.
열가소성 실록산 레진 중합체층 (B)의 막 두께가 0.1㎛ 이상이면, 열경화 변성 실록산 중합체층 (C) 상에 도포하는 경우, 완전히 도포할 수 없는 부분을 발생시키지 않고 전체에 도포할 수 있으며, 한편 상기 중합체층 (B)의 막 두께가 10㎛ 이하이면, 박형 웨이퍼를 형성하는 경우의 연삭 공정에 견딜 수 있기 때문에 바람직하다. 또한, 상기 열경화성 실록산 변성 중합체층 (C)의 막 두께가 15㎛ 이상이면, 웨이퍼 박형화의 연삭 공정에 충분히 견딜 수 있고, 상기 중합체층 (C)의 막 두께가 150㎛ 이하이면, TSV 형성 공정 등의 열처리 공정에서 수지 변형을 일으킬 우려가 없고, 실용에 견딜 수 있기 때문에 바람직하다.
또한, 본 발명의 웨이퍼 가공체는, 상기 제1 가접착층의 비실리콘 열가소성 수지 (A)가 비실리콘 열가소성 엘라스토머인 것이 바람직하다.
이러한 것이면, 박형 웨이퍼 제작 후, 이 웨이퍼를 지지체로부터 실온에서 보다 용이하게 박리할 수 있기 때문에, 깨지기 쉬운 박형 웨이퍼를 보다 용이하게 취급할 수 있다.
또한, 상기 열가소성 실록산 레진 중합체층 (B), 및 상기 열경화성 실록산 변성 중합체층 (C) 중 어느 하나 이상에 산화 방지제 또는 충전재를 더 함유하는 것이 바람직하다.
상기 (B) 및 (C) 중 어느 하나 이상에 산화 방지제 또는 충전재를 첨가함으로써, 가접착재층의 내열성 및 기계 강도를 향상시킬 수 있다.
또한, 본 발명에서는,
(a) 표면에 회로 형성면 및 이면에 회로 비형성면을 갖는 웨이퍼의 상기 회로 형성면을, 상기 본 발명의 웨이퍼 가공체에 사용되는 상기 비실리콘 열가소성 수지층 (A)와, 상기 열가소성 실록산 레진 중합체층 (B)와, 상기 열경화성 실록산 변성 중합체층 (C)를 포함하는 가접착재층을 개재하여 지지체에 접합할 때, 상기 지지체 상에 형성된 상기 열경화성 실록산 변성 중합체층 (C) 상에 스핀 코팅법으로 상기 열가소성 실록산 중합체층 (B)를 형성한 후, 상기 중합체층 (C)와 (B)가 형성된 지지체와, 상기 수지층 (A)가 형성된 회로를 갖는 웨이퍼를 진공하에서 접합하는 공정과,
(b) 상기 중합체층 (C)를 열경화시키는 공정과,
(c) 상기 지지체와 접합한 상기 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정과,
(d) 상기 웨이퍼의 회로 비형성면에 가공을 실시하는 공정과,
(e) 상기 가공을 실시한 웨이퍼를 상기 지지체로부터 박리하는 공정
을 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조 방법을 제공한다.
이러한 박형 웨이퍼의 제조 방법이면, 본 발명에서의 3층계를 포함하는 가접착재층을 웨이퍼와 지지체의 접합에 사용함으로써, 이 가접착재층을 사용하여 관통 전극 구조나 범프 접속 구조를 갖는 박형 웨이퍼를 용이하게 제조할 수 있다.
또한, 이 경우, 상기 (e) 가공을 실시한 웨이퍼를 지지체로부터 박리하는 공정은,
(f) 가공을 실시한 웨이퍼의 웨이퍼면에 다이싱 테이프를 접착하는 공정,
(g) 다이싱 테이프면을 흡착면에 진공 흡착하는 공정,
(h) 흡착면의 온도가 10℃ 내지 100℃인 온도 범위에서, 상기 지지체를 가공을 실시한 상기 웨이퍼로부터 필 오프(peal off)로 박리하는 공정을 포함하는 것이 바람직하다.
이러한 박리 공정에 따르면, 지지체를, 가공을 실시한 웨이퍼로부터 용이하게 박리할 수 있고, 또한 후속 다이싱 공정을 용이하게 행할 수 있다.
또한, 이 경우, 상기 (e) 가공을 실시한 웨이퍼를 상기 지지체로부터 박리하는 공정 후에,
(i) 박리한 웨이퍼의 회로 형성면에 잔존하는 가접착재층을 제거하는 공정을 행하는 것이 바람직하다.
공정 (e)에 의해 지지체로부터 박리된 웨이퍼의 회로 형성면에는, 비실리콘 열가소성 수지층 (A)가 일부 잔존하고 있는 경우가 있다. 이 비실리콘 열가소성 수지층 (A)의 제거는, 비실리콘 열가소성 수지층 (A)를 용해하는 세정액이면 모두 사용 가능하며, 구체적으로는 펜탄, 헥산, 시클로헥산, 데칸, 이소노난, p-멘탄, 피넨, 이소도데칸, 리모넨 등을 들 수 있다.
본 발명에서의 가접착재층은 3층 구조를 가지며, 특히 열경화성 실록산 변성 수지를 기판 접합용 지지층으로서 사용함으로써, 수지의 열분해가 생기지 않는 것은 물론, 고온시에서의 수지의 유동도 생기지 않고, 내열성이 높기 때문에, 폭 넓은 반도체 성막 공정에 적용할 수 있고, 단차를 갖는 웨이퍼에 대해서도 막 두께 균일성이 높은 접착재층을 형성할 수 있으며, 이 막 두께 균일성으로 인해 용이하게 50㎛ 이하의 균일한 박형 웨이퍼를 얻는 것이 가능해지고, 나아가 박형 웨이퍼 제작 후, 이 웨이퍼를 지지체로부터 실온에서 용이하게 박리할 수 있기 때문에, 깨지기 쉬운 박형 웨이퍼를 용이하게 제조할 수 있다.
도 1은 본 발명의 웨이퍼 가공체의 일례를 도시하는 단면도이다.
본 발명자들은 상기 목적을 달성하기 위하여 예의 검토를 행한 결과,
(A)의 비실리콘 열가소성 수지층을 포함하는 열가소성 가접착층과
(B)의 열가소성 실록산 레진 중합체층을 포함하는 열가소성 가접착층과, 나아가
(C)의 변성 실록산 중합체를 주성분으로 하는 층을 포함하는 열경화성 가접착층
의 3층계를 포함하는 가접착재층을, 웨이퍼와 지지체의 접합에 웨이퍼측으로부터 (A), (B), (C)의 순서로 형성한 구조로 사용함으로써, 관통 전극 구조나 범프 접속 구조를 갖는 박형 웨이퍼를 간단히 제조하는 방법을 발견하였다.
도 1에 도시한 바와 같이, 본 발명의 웨이퍼 가공체(10)는, 표면에 회로면을 갖고, 이면을 가공해야 할 웨이퍼(1)와, 웨이퍼(1)의 가공시에 웨이퍼(1)를 지지하는 지지체(3)와, 이들 웨이퍼(1)와 지지체(3)의 사이에 개재하는 가접착재층(2)을 구비하며, 이 가접착재층(2)이 비실리콘 열가소성 수지층 (A)(제1 가접착층)와, 열가소성 실록산 레진 중합체층 (B)(제2 가접착층)와, 나아가 열경화성 실록산 변성 중합체층 (C)(제3 가접착층)의 3층 구조를 포함하고, 제1 가접착층이 웨이퍼(1)의 표면에 박리 가능하게 접착되고, 제3 가접착층이 지지체(3)에 박리 가능하게 접착되어 있는 것이다.
또한, 본 발명의 웨이퍼 가공용 부재는, 상기 지지체(3)와, 그 위에 적층된 열경화성 실록산 변성 중합체층 (C)와, 그 위에 적층된 열가소성 실록산 레진 중합체층 (B)와, 그 위에 적층된 비실리콘 열가소성 수지층 (A)를 갖는 것이며, 본 발명의 웨이퍼 가공용 가접착재는 상기 (A), (B) 및 (C)의 적층체를 포함하는 것이다.
이하, 본 발명을 더욱 상세하게 설명한다.
<가접착재층>
-제1 가접착층 (A)층/비실리콘 열가소성 수지층-
제1 가접착층 (A)는 오르가노폴리실록산을 갖지 않는 열가소성 수지로 구성된다. 제1 가접착층 (A)에 실록산 결합을 갖는 중합체를 사용한 경우, 열가소성 실록산 레진 중합체층 (B)와의 인터믹싱을 발생시킬 우려가 있다. 단차를 갖는 실리콘 웨이퍼 등에의 적용성으로부터, 양호한 스핀 코팅성을 갖는 열가소성 수지가 제1 가접착층 (A)를 형성하는 재료로서 바람직하게 사용되며, 올레핀계 열가소성 엘라스토머, 폴리부타디엔계 열가소성 엘라스토머, 스티렌계 열가소성 엘라스토머, 스티렌ㆍ부타디엔계 열가소성 엘라스토머, 스티렌ㆍ폴리올레핀계 열가소성 엘라스토머 등을 들 수 있고, 특히 내열성이 우수한 수소 첨가 폴리스티렌계 엘라스토머가 바람직하다. 구체적으로는 타프텍(아사히 가세이 케미컬즈), 에스포렉스 SB 시리즈(스미또모 가가꾸), 라발론(미쯔비시 가가꾸), 셉톤(구라레), 다이나론(DYNARON)(JSR) 등을 들 수 있다. 또한, 제오넥스(니혼 제온)로 대표되는 시클로올레핀 중합체 및 토파스(TOPAS)(닛본 폴리플라스틱)로 대표되는 환상 올레핀 공중합체를 들 수 있다.
상기 비실리콘 열가소성 수지층은, 용제에 용해되어, 스핀 코팅이나 스프레이 코팅 등의 수법으로 실리콘 웨이퍼 등의 반도체 기판 등의 위에 형성된다. 용제로서는 탄화수소계 용제, 바람직하게는 노난, p-멘탄, 피넨, 이소옥탄 등을 들 수 있지만, 그의 코팅성으로부터 노난, p-멘탄, 이소옥탄이 보다 바람직하다. 이때, 형성되는 막 두께에 제약은 없지만, 그 기판 상의 단차에 따라 수지 피막을 형성하는 것이 바람직하며, 적합하게는 0.5㎛ 내지 50㎛, 바람직하게는 1㎛ 내지 30㎛의 막 두께가 형성된다. 또한, 이 열가소성 수지에는, 그의 내열성 향상의 목적으로 산화 방지제나, 코팅성 향상을 위하여 계면활성제를 첨가할 수 있다. 산화 방지제의 구체예로서는 디t-부틸페놀 등이 바람직하게 사용된다. 계면활성제의 예로서는 불소 실리콘계 계면활성제 X-70-1102(신에쓰 가가꾸 고교 가부시끼가이샤 제조) 등이 바람직하게 사용된다.
-제2 가접착층 (B)/열가소성 오르가노폴리실록산 레진 중합체층-
본 발명의 웨이퍼 가공체의 구성 요소인 열가소성 오르가노폴리실록산 레진 중합체층 (B)는, 열가소성 오르가노폴리실록산 레진 중합체층이면 특별히 한정되지 않지만, R21R22R23SiO1 /2 단위(R21, R22, R23은 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기 또는 수산기임) 및 SiO4 /2 단위를 함유하고, 상기 R21R22R23SiO1/2 단위/SiO4 /2 단위의 몰비가 0.6 내지 1.7인 오르가노폴리실록산 레진과, 하기 화학식 (1)로 표시되는 오르가노폴리실록산이 부분적으로 탈수 축합한 것이며, 상기 탈수 축합시키는 오르가노폴리실록산과 상기 오르가노폴리실록산 레진의 비율이 99:1 내지 50:50이고, 또한 중량 평균 분자량이 200,000 내지 1,500,000인 것이 바람직하다.
Figure 112013095633015-pat00008
(1)
(식 중, R11 및 R12는 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기를 나타내고, n은 5000 내지 10000임)
상기 화학식 (1)에 있어서, 유기 치환기 R11, R12는 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기이며, 구체적으로는 메틸기, 에틸기, n-프로필기, 이소프로필기, n-부틸기, t-부틸기, n-펜틸기, 시클로펜틸기, n-헥실기 등의 알킬기, 시클로헥실기 등의 시클로알킬기, 페닐기, 톨릴기 등의 아릴기 등의 탄화수소기, 이들 수소 원자의 일부 또는 전부가 할로겐 원자로 치환된 기, 바람직하게는 메틸기 및 페닐기이다.
열가소성 오르가노폴리실록산 레진 중합체층의 분자량은, GPC(겔 침투 크로마토그래피)로 폴리스티렌 표준 물질에 의해 제작한 검량선에 의해 얻어지는 중량 평균 분자량(본 명세서에서는 「중량 평균 분자량」이란, 이것을 의미함)의 값이며, 중량 평균 분자량이 200,000 이상, 보다 바람직하게는 350,000 이상이며, 1,500,000 이하, 보다 바람직하게는 1,000,000 이하이다. 또한, 분자량이 740 이하인 저분자량 성분 함유량이 0.5 질량％ 이하, 보다 바람직하게는 0.1 질량％ 이하인 것이 바람직하다.
상기 열가소성 오르가노폴리실록산 레진 중합체층의 중량 평균 분자량이 200,000 이상이면, 웨이퍼를 박형화하기 위한 연삭 공정에 견딜 수 있고, 중량 평균 분자량이 1,500,000 이하이면, 공정 종료 후의 세정 공정에서 세정할 수 있다. 또한, 분자량이 740 이하인 저분자량 성분이 0.5 질량％ 이하이면, 관통 전극 형성 중의 열처리나 웨이퍼 이면에 형성되는 범프 전극의 열처리에 대하여 충분한 내열성이 얻어지기 때문에 바람직하다.
상기 열가소성 오르가노폴리실록산 레진 중합체층 (B)는, 그의 용액을 스핀 코팅, 롤 코터 등의 방법에 의해 지지체 상에 형성된 미경화의 열경화성 실록산 변성 중합체층 (C) 상에 형성하여 사용한다. 스핀 코팅 등의 방법에 의해 지지체 상에 상기 열가소성 오르가노폴리실록산 레진 중합체층 (B)를 상기 열경화성 실록산 변성 중합체층 (C) 상에 형성하는 경우에는, 수지를 용액으로서 코팅하는 것이 바람직한데, 이때에는 펜탄, 헥산, 시클로헥산, 이소옥탄, 노난, 데칸, p-멘탄, 피넨, 이소도데칸, 리모넨 등의 탄화수소계 용제가 바람직하게 사용된다. 또한, 이 열가소성 오르가노폴리실록산 중합체 용액에는, 공지된 산화 방지제를 내열성 향상을 위하여 첨가할 수 있다.
또한, 상기 열가소성 오르가노폴리실록산 레진 중합체층 (B)는, 막 두께가 0.1 내지 10㎛의 사이에서 형성되어 사용되는 것이 바람직하다. 막 두께가 0.1㎛ 이상이면, 열경화 변성 실록산 중합체층 (C) 상에 도포하는 경우에, 도포할 수 없는 부분을 발생시키지 않고 전체에 도포할 수 있고, 한편, 막 두께가 10㎛ 이하이면, 박형 웨이퍼를 형성하는 경우의 연삭 공정에 견딜 수 있기 때문에 바람직하다. 또한, 이 열가소성 실록산에는 내열성을 더 높이기 위하여, 실리카 등의 충전재를 (B) 열가소성 오르가노실록산 레진 중합체 100 질량부에 대하여 50 질량부 이하 첨가할 수도 있다.
또한, 상기 열가소성 오르가노폴리실록산 레진 중합체층 (B)는, 25mm 폭의 폴리이미드 시험편의 180°필 박리력이 통상 2gf 이상이고, 바람직하게는 3gf 이상 30gf 이하이고, 더욱 바람직하게는 5gf 이상 20gf 이하이다. 2gf 이상이면 웨이퍼 연삭시에 웨이퍼의 어긋남이 생길 우려가 없고, 30gf 이하이면 웨이퍼의 박리가 용이해지기 때문에 바람직하다.
-제3 가접착층 (C)/열경화성 변성 실록산 중합체층-
본 발명의 웨이퍼 가공체의 구성 요소인 열경화성 변성 실록산 중합체층 (C)는, 열경화성 변성 실록산 중합체층이면 특별히 한정되지 않지만, 하기 화학식 (2) 또는 (4) 중 어느 하나로 표시되는 열경화성 변성 실록산 중합체를 주성분으로 하는 열경화성 조성물의 경화물층이 바람직하다.
화학식 (2)의 중합체:
하기 화학식 (2)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 페놀기 함유 오르가노실록산 결합 함유 고분자 화합물.
Figure 112013095633015-pat00009
(2)
(식 중, R1 내지 R4는 동일하거나 상이할 수도 있는 탄소 원자수 1 내지 8의 알킬기 등의 1가 탄화수소기를 나타내며, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이고, X는 하기 화학식 (3)으로 표시되는 2가의 유기기임)
Figure 112013095633015-pat00010
(3)
(식 중, Z는
Figure 112013095633015-pat00011
중 어느 하나로부터 선택되는 2가의 유기기이고, N은 0 또는 1이며, 또한 R5, R6은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일하거나 상이할 수도 있고, k는 0, 1, 2 중 어느 하나임)
이 경우, R1 내지 R4의 구체예로서는 메틸기, 에틸기, 페닐기 등을 들 수 있으며, m은 바람직하게는 3 내지 60, 보다 바람직하게는 8 내지 40의 정수이다. 또한, B/A는 0 내지 20, 특히 0.5 내지 5이다.
화학식 (4)의 중합체:
하기 화학식 (4)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 에폭시기 함유 실리콘 고분자 화합물.
Figure 112013095633015-pat00012
(4)
(식 중, R1 내지 R4는 동일하거나 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타내며, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이며, 또한 Y는 하기 화학식 (5)로 표시되는 2가의 유기기임)
Figure 112013095633015-pat00013
(5)
(식 중, V는
Figure 112013095633015-pat00014
중 어느 하나로부터 선택되는 2가의 유기기이고, p는 0 또는 1이며, 또한 R7, R8은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일하거나 상이할 수도 있고, h는 0, 1, 2 중 어느 하나임)
이 경우, R1 내지 R4, m의 구체예는 상기 화학식 (2)와 마찬가지이다.
상기 화학식 (2) 또는 (4)의 열경화성 변성 실록산 중합체를 주성분으로 하는 열경화성 조성물은, 그의 열경화를 위하여, 화학식 (2)의 페놀성 실록산 중합체의 경우에는, 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1 분자 중에 평균 2개 이상의 페놀기, 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물, 및 1 분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 어느 1종 이상의 가교제를 함유한다.
한편, 화학식 (4)의 에폭시 변성 실록산 중합체의 경우에는, 1 분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물, 또는 1 분자 중에 평균 2개 이상의 페놀기를 갖는 페놀 화합물 중 어느 1종 이상을 가교제로서 함유한다.
여기서, 화학식 (2) 및 (4)에 이용되는 다관능 에폭시기로서는, 특히 그의 제약은 없지만, 특히 2관능, 3관능, 4관능 이상의 다관능 에폭시 수지, 예를 들면 닛본 가야꾸(주) 제조의 EOCN-1020, EOCN-102S, XD-1000, NC-2000-L, EPPN-201, GAN, NC6000이나 하기 식과 같은 가교제를 함유할 수 있다.
Figure 112013095633015-pat00015
Figure 112013095633015-pat00016
상기 열경화성 변성 실록산 중합체가 상기 화학식 (4)의 에폭시 변성 실록산 중합체인 경우에는, 그의 가교제로서 m, p-계 크레졸 노볼락 수지, 예를 들면 아사히 유끼자이 고교 제조의 EP-6030G나, 3관능 페놀 화합물, 예를 들면 혼슈 가가꾸 제조의 트리스(Tris)-P-PA 4관능성 페놀 화합물, 예를 들면 아사히 유끼자이 고교 제조의 TEP-TPA 등을 들 수 있다.
가교제의 배합량은, 상기 열경화성 변성 실록산 중합체 100 질량부에 대하여 0.1 내지 50 질량부, 바람직하게는 0.1 내지 30 질량부, 더욱 바람직하게는 1 내지 20 질량부이며, 2종류 또는 3종류 이상을 혼합하여 배합할 수도 있다.
또한, 이 조성물에는, 산 무수물과 같은 경화 촉매를 (C) 열경화성 변성 실록산 중합체 100 질량부에 대하여 10 질량부 이하 함유시킬 수도 있다.
또한, 이 조성물을 용액에 용해하여 도포, 구체적으로는 스핀 코팅, 롤 코터, 다이 코터 등의 방법에 의해 지지체 상에 형성할 수도 있다. 그 경우에는, 예를 들면 시클로헥사논, 시클로펜타논, 메틸-2-n-아밀케톤 등의 케톤류; 3-메톡시부탄올, 3-메틸-3-메톡시부탄올, 1-메톡시-2-프로판올, 1-에톡시-2-프로판올 등의 알코올류; 프로필렌글리콜모노메틸에테르, 에틸렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에테르 등의 에테르류; 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노에틸에테르아세테이트, 락트산 에틸, 피루브산 에틸, 아세트산 부틸, 3-메톡시프로피온산 메틸, 3-에톡시프로피온산 에틸, 아세트산 tert-부틸, 프로피온산 tert-부틸, 프로필렌글리콜모노-tert-부틸에테르아세테이트, γ-부티로락톤 등의 에스테르류 등을 들 수 있으며, 이들 1종을 단독으로 또는 2종 이상을 병용할 수 있다.
또한, 조성물에는 내열성을 더 높이기 위하여, 공지된 산화 방지제, 실리카 등의 충전재를 (C) 열경화성 변성 실록산 중합체 100 질량부에 대하여 50 질량부 이하 첨가할 수도 있다. 또한, 도포 균일성을 향상시키기 위하여 계면활성제를 첨가할 수도 있다.
또한, 본원에서는 (B) 및 (C) 중 어느 하나 이상의 가접착층에 산화 방지제 또는 충전재를 첨가하는 것이 내열성의 향상 및 기계 강도의 향상의 점에서 바람직하고, 특히 (C)의 가접착층에 배합하는 것이 바람직하다.
구체적으로는, 산화 방지제로서는 힌더드 페놀계 화합물, 힌더드 아민계 화합물로부터 선택되는 적어도 1종의 화합물인 것이 바람직하다.
힌더드 페놀계 화합물;
본 발명에서 이용되는 힌더드 페놀계 화합물은 특별히 한정되는 것은 아니지만, 이하에 예시하는 힌더드 페놀계 화합물이 바람직하다.
1,3,5-트리메틸-2,4,6-트리스(3,5-디-t-부틸-4-히드록시벤질)벤젠(상품명: 이르가녹스(IRGANOX) 1330), 2,6-디-t-부틸-4-메틸페놀(상품명: 서밀라이저(Sumilizer) BHT), 2,5-디-t-부틸-히드로퀴논(상품명: 노크락(Nocrac) NS-7), 2,6-디-t-부틸-4-에틸페놀(상품명: 노크락 M-17), 2,5-디-t-아밀히드로퀴논(상품명: 노크락 DAH), 2,2'-메틸렌비스(4-메틸-6-t-부틸페놀)(상품명: 노크락 NS-6), 3,5-디-t-부틸-4-히드록시-벤질포스포네이트-디에틸에스테르(상품명: 이르가녹스 1222), 4,4'-티오비스(3-메틸-6-t-부틸페놀)(상품명: 노크락 300), 2,2'-메틸렌비스(4-에틸-6-t-부틸페놀)(상품명: 노크락 NS-5), 4,4'-부틸리덴비스(3-메틸-6-t-부틸페놀)(아데카스탭 AO-40), 2-t-부틸-6-(3-t-부틸-2-히드록시-5-메틸벤질)-4-메틸페닐아크릴레이트(상품명: 서밀라이저 GM), 2-[1-(2-히드록시-3,5-디-t-펜틸페닐)에틸]-4,6-디-t-펜틸페닐아크릴레이트(상품명: 서밀라이저 GS), 2,2'-메틸렌비스[4-메틸-6-(α-메틸-시클로헥실)페놀], 4,4'-메틸렌비스(2,6-디-t-부틸페놀)(상품명: 시녹스 226M), 4,6-비스(옥틸티오메틸)-o-크레졸(상품명: 이르가녹스 1520L), 2,2'-에틸렌비스(4,6-디-t-부틸페놀), 옥타데실-3-(3,5-디-t-부틸-4-히드록시페닐)프로피오네이트(상품명: 이르가녹스 1076), 1,1,3-트리스-(2-메틸-4-히드록시-5-t-부틸페닐)부탄(상품명: 아데카스탭 AO-30), 테트라키스[메틸렌-(3,5-디-t-부틸-4-히드록시히드로신나메이트)]메탄(상품명: 아데카스탭 AO-60), 트리에틸렌글리콜비스[3-(3-t-부틸-5-메틸-4-히드록시페닐)프로피오네이트](상품명: 이르가녹스 245), 2,4-비스-(n-옥틸티오)-6-(4-히드록시-3,5-디-t-부틸아닐리노)-1,3,5-트리아진(상품명: 이르가녹스 565), N,N'-헥사메틸렌비스(3,5-디-t-부틸-4-히드록시-히드로신남아미드)(상품명: 이르가녹스 1098), 1,6-헥산디올-비스[3-(3,5-디-t-부틸-4-히드록시페닐)프로피오네이트](상품명: 이르가녹스 259), 2,2-티오-디에틸렌비스[3-(3,5-디-t-부틸-4-히드록시페닐)프로피오네이트](상품명: 이르가녹스 1035), 3,9-비스[2-[3-(3-t-부틸-4-히드록시-5-메틸페닐)프로피오닐옥시]1,1-디메틸에틸]2,4,8,10-테트라옥사스피로[5.5]운데칸(상품명: 서밀라이저 GA-80), 트리스-(3,5-디-t-부틸-4-히드록시벤질)이소시아누레이트(상품명: 이르가녹스 3114), 비스(3,5-디-t-부틸-4-히드록시벤질포스폰산에틸)칼슘/폴리에틸렌 왁스 혼합물(50:50)(상품명: 이르가녹스 1425WL), 이소옥틸-3-(3,5-디-t-부틸-4-히드록시페닐)프로피오네이트(상품명: 이르가녹스 1135), 4,4'-티오비스(6-t-부틸-3-메틸페놀)(상품명: 서밀라이저 WX-R), 6-[3-(3-t-부틸-4-히드록시-5-메틸페닐)프로폭시]-2,4,8,10-테트라-t-부틸디벤즈[d,f][1,3,2]디옥사포스페핀(상품명: 서밀라이저 GP) 등을 들 수 있다.
힌더드 아민계 화합물;
본 발명에서 이용되는 힌더드 아민계 화합물은 특별히 한정되는 것은 아니지만, 이하에 예시하는 힌더드 아민계 화합물이 바람직하다.
p,p'-디옥틸디페닐아민(상품명: 이르가녹스 5057), 페닐-α-나프틸아민(노크락 PA), 폴리(2,2,4-트리메틸-1,2-디히드로퀴놀린)(상품명: 노크락 224, 224-S), 6-에톡시-2,2,4-트리메틸-1,2-디히드로퀴놀린(상품명: 노크락 AW), N,N'-디페닐-p-페닐렌디아민(상품명: 노크락 DP), N,N'-디-β-나프틸-p-페닐렌디아민(상품명: 노크락 화이트(White)), N-페닐-N'-이소프로필-p-페닐렌디아민(상품명: 노크락 810NA), N,N'-디알릴-p-페닐렌디아민(상품명: 논플렉스(Nonflex) TP), 4,4'(α,α-디메틸벤질)디페닐아민(상품명: 노크락 CD), p,p-톨루엔술포닐아미노디페닐아민(상품명: 노크락 TD), N-페닐-N'-(3-메타크롤릴옥시-2-히드록시프로필)-p-페닐렌디아민(상품명: 노크락 G1), N-(1-메틸헵틸)-N'-페닐-p-페닐렌디아민(상품명: 오조논(Ozonon) 35), N,N'-디-sec-부틸-p-페닐렌디아민(상품명: 서밀라이저 BPA), N-페닐-N'-1,3-디메틸부틸-p-페닐렌디아민(상품명: 안티젠(Antigene) 6C), 알킬화 디페닐아민(상품명: 서밀라이저 9A), 숙신산 디메틸-1-(2-히드록시에틸)-4-히드록시-2,2,6,6-테트라메틸피페리딘 중축합물(상품명: 티누빈(Tinuvin) 622LD), 폴리[[6-(1,1,3,3-테트라메틸부틸)아미노-1,3,5-트리아진-2,4-디일][(2,2,6,6-테트라메틸-4-피페리딜)이미노]헥사메틸렌[(2,2,6,6-테트라메틸-4-피페리딜)이미노]](상품명: 치마스소르브(CHIMASSORB) 944), N,N'-비스(3-아미노프로필)에틸렌디아민-2,4-비스[N-부틸-N-(1,2,2,6,6-펜타메틸-4-피페리딜)아미노]-6-클로로-1,3,5-트리아진 축합물(상품명: 치마스소르브 119FL), 비스(1-옥틸옥시-2,2,6,6-테트라메틸-4-피페리딜)세바케이트(상품명: 티누빈 123), 비스(2,2,6,6-테트라메틸-4-피페리딜)세바케이트(상품명: 티누빈 770), 2-(3,5-디-t-부틸-4-히드록시벤질)-2-n-부틸말론산 비스(1,2,2,6,6-펜타메틸-4-피페리딜)(상품명: 티누빈 144), 비스(1,2,2,6,6-펜타메틸-4-피페리딜)세바케이트(상품명: 티누빈 765), 테트라키스(1,2,2,6,6-펜타메틸-4-피페리딜)1,2,3,4-부탄테트라카르복실레이트(상품명: LA-57), 테트라키스(2,2,6,6-테트라메틸-4-피페리딜)1,2,3,4-부탄테트라카르복실레이트(상품명: LA-52), 1,2,3,4-부탄테트라카르복실산과 1,2,2,6,6-펜타메틸-4-피페리디놀 및 1-트리데칸올의 혼합 에스테르화물(상품명: LA-62), 1,2,3,4-부탄테트라카르복실산과 2,2,6,6-테트라메틸-4-피페리디놀 및 1-트리데칸올의 혼합 에스테르화물(상품명: LA-67), 1,2,3,4-부탄테트라카르복실산과 1,2,2,6,6-펜타메틸-4-피페리디놀 및 3,9-비스(2-히드록시-1,1-디메틸에틸)-2,4,8,10-테트라옥사스피로[5.5]운데칸의 혼합 에스테르화물(상품명: LA-63P), 1,2,3,4-부탄테트라카르복실산과 2,2,6,6-테트라메틸-4-피페리디놀 및 3,9-비스(2-히드록시-1,1-디메틸에틸)-2,4,8,10-테트라옥사스피로[5.5]운데칸의 혼합 에스테르화물(상품명: LA-68LD), (2,2,6,6-테트라메틸렌-4-피페리딜)-2-프로필렌카르복실레이트(상품명: 아데카스탭 LA-82), (1,2,2,6,6-펜타메틸-4-피페리딜)-2-프로필렌카르복실레이트(상품명: 아데카스탭 LA-87) 등을 들 수 있다.
이용하는 산화 방지제는, 각 가접착층 ((B) 및 (C)) 100 질량부에 대하여, 바람직하게는 50 질량부 이하, 보다 바람직하게는 0.01 내지 10 질량부 배합한다.
또한, 본 발명에 이용하는 충전재로서는, 예를 들면 용융 실리카, 결정 실리카 등을 들 수 있다. 그 중에서도 진구상의 용융 실리카가 조성물의 저점도화의 점에서 바람직하며, 나아가 졸겔법 또는 폭연법으로 제조된 구상 실리카가 바람직하다. 충전성을 좋게 하기 위하여 실란 커플링제, 티타네이트 커플링제 등의 커플링제로 미리 표면 처리한 것을 배합하는 것이 바람직하다. 이러한 커플링제로서는 γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란 등의 에폭시실란, N-β(아미노에틸)-γ-아미노프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란 등의 아미노실란, γ-머캅토실란 등의 머캅토실란 등의 실란 커플링제를 이용하는 것이 바람직하다. 여기서 표면 처리에 이용하는 커플링제의 배합량 및 표면 처리 방법에 대해서는, 특별히 제한되는 것이 아니다.
충전재의 입경은, 평균 입경(d50: 메디안 직경)이 0.1 내지 5㎛인 것이 바람직하고, 보다 바람직하게는 0.2 내지 2㎛이다. 특히, 졸겔법 또는 폭연법으로 제조된 평균 입경 0.1 내지 5㎛의 구상 실리카인 것이 바람직하다.
충전재로서는, 각 가접착층 ((B) 및 (C)) 100 질량부에 대하여, 바람직하게는 50 질량부 이하, 보다 바람직하게는 10 내지 50 질량부 배합한다.
상기 열경화성 변성 실록산 중합체를 포함하는 열경화성 변성 실록산 중합체층 (C)는, 웨이퍼측의 단차에 따라 경화시의 막 두께가 15 내지 150㎛인 것이 바람직하고, 20 내지 120㎛로 성막하는 것이 더욱 바람직하다. 막 두께가 15㎛ 이상이면, 웨이퍼 박형화의 연삭 공정에 충분히 견딜 수 있고, 150㎛ 이하이면, TSV 형성 공정 등의 열처리 공정에서 수지 변형을 발생시킬 우려가 없고, 실용에 견딜 수 있기 때문에 바람직하다.
<박형 웨이퍼의 제조 방법>
본 발명의 박형 웨이퍼의 제조 방법은, 반도체 회로 등을 갖는 웨이퍼와 지지체의 접착층으로서, 비실리콘 열가소성 수지층 (A), 열가소성 실록산 레진 중합체층 (B)와 열경화성 실록산 변성 중합체층 (C)의 3층을 포함하는 가접착재층을 이용하는 것을 특징으로 한다. 본 발명의 제조 방법에 의해 얻어지는 박형 웨이퍼의 두께는 전형적으로는 5 내지 300㎛, 보다 전형적으로는 10 내지 100㎛이다.
본 발명의 박형 웨이퍼의 제조 방법은 (a) 내지 (e)의 공정을 갖는다.
[공정 (a)]
공정 (a)는, 표면에 회로 형성면 및 이면에 회로 비형성면을 갖는 웨이퍼의 상기 회로 형성면을, 비실리콘 열가소성 수지층 (A)와, 열가소성 실록산 레진 중합체층 (B)와, 열경화성 실록산 변성 중합체층 (C)를 포함하는 가접착재층을 개재하여 지지체에 접합할 때, 상기 지지체 상에 형성된 상기 열경화성 실록산 변성 중합체층 (C) 상에 스핀 코팅법으로 상기 중합체층 (B)를 형성한 후, 상기 중합체층 (C)와 (B)가 형성된 지지체와, 상기 수지층 (A)가 형성된 회로를 갖는 웨이퍼를 진공하에서 접합하는 공정이다. 회로 형성면 및 회로 비형성면을 갖는 웨이퍼는, 한쪽 면이 회로 형성면이고, 다른쪽 면이 회로 비형성면인 웨이퍼이다. 본 발명을 적용할 수 있는 웨이퍼는, 통상 반도체 웨이퍼이다. 이 반도체 웨이퍼의 예로서는 실리콘 웨이퍼뿐만 아니라, 게르마늄 웨이퍼, 갈륨-비소 웨이퍼, 갈륨-인 웨이퍼, 갈륨-비소-알루미늄 웨이퍼 등을 들 수 있다. 상기 웨이퍼의 두께는 특별히 제한되지 않지만, 전형적으로는 600 내지 800㎛, 보다 전형적으로는 625 내지 775㎛이다.
지지체로서는 실리콘 웨이퍼나 유리판, 석영 웨이퍼 등의 기판이 사용 가능하지만, 전혀 제약은 없다. 본 발명에 있어서는, 지지체를 통해 가접착재층에 방사 에너지선을 조사할 필요는 없으며, 지지체의 광선 투과성은 불필요하다.
가접착층 (A), (B) 및 (C)는 각각 필름이며, 웨이퍼나 지지체에 형성할 수도 있고, 또는 각각의 용액을 스핀 코팅 등의 방법에 의해 웨이퍼나 지지체에 형성할 수 있다. 이 경우, 스핀 코팅 후, 그의 용제의 휘발 조건에 따라 80 내지 200℃의 온도에서 미리 예비 베이킹을 행한 후, 사용된다.
가접착층 (A)층, (B)층과 (C)층이 형성된 웨이퍼 및 지지체는, (A), (B) 및 (C)층을 개재하여 접합된 기판으로서 형성된다. 이때, 바람직하게는 40 내지 200℃, 보다 바람직하게는 60 내지 180℃의 온도 영역에서, 이 온도로 감압하에 이 기판을 균일하게 압착함으로써, 웨이퍼가 지지체와 접합된 웨이퍼 가공체(적층체 기판)가 형성된다.
웨이퍼 접합 장치로서는 시판 중인 웨이퍼 접합 장치, 예를 들면 EVG사의 EVG520IS, 850TB, SUSS사의 XBC300 등을 들 수 있다.
[공정 (b)]
공정 (b)는, 상기 중합체층 (C)를 열경화시키는 공정이다. 상기 웨이퍼 가공체(적층체 기판)가 형성된 후, 120 내지 220℃, 바람직하게는 150 내지 200℃에서 10분 내지 4시간, 바람직하게는 30분 내지 2시간 가열함으로써, 상기 중합체층 (C)의 경화를 행한다.
[공정 (c)]
공정 (c)는, 지지체와 접합한 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정, 즉 공정 (a)에서 접합하여 얻어진 웨이퍼 가공체의 웨이퍼 이면측을 연삭하여, 상기 웨이퍼의 두께를 얇게 해 가는 공정이다. 웨이퍼 이면의 연삭 가공의 방식에는 특별히 제한은 없으며, 공지된 연삭 방식이 채용된다. 연삭은 웨이퍼와 지석(다이아몬드 등)에 물을 뿌려 냉각하면서 행하는 것이 바람직하다. 웨이퍼 이면을 연삭 가공하는 장치로서는, 예를 들면 (주)디스코 제조의 DAG-810(상품명) 등을 들 수 있다. 또한, 웨이퍼 이면측을 CMP 연마할 수도 있다.
[공정 (d)]
공정 (d)는, 회로 비형성면을 연삭한 웨이퍼 가공체, 즉 이면 연삭에 의해 박형화된 웨이퍼 가공체의 회로 비형성면에 가공을 실시하는 공정이다. 이 공정에는 웨이퍼 레벨로 이용되는 여러가지 공정이 포함된다. 예로서는 전극 형성, 금속 배선 형성, 보호막 형성 등을 들 수 있다. 보다 구체적으로는, 전극 등의 형성을 위한 금속 스퍼터링, 금속 스퍼터링층을 에칭하는 습식 에칭, 금속 배선 형성의 마스크로 하기 위한 레지스트의 도포, 노광 및 현상에 의한 패턴의 형성, 레지스트의 박리, 건식 에칭, 금속 도금의 형성, TSV 형성을 위한 실리콘 에칭, 실리콘 표면의 산화막 형성 등 종래 공지된 공정을 들 수 있다.
[공정 (e)]
공정 (e)는, 공정 (c)에서 가공을 실시한 웨이퍼를 웨이퍼 가공체로부터 박리하는 공정, 즉 박형화한 웨이퍼에 여러가지 가공을 실시한 후, 다이싱하기 전에 웨이퍼 가공체로부터 박리하는 공정이다. 이 박리 공정은, 일반적으로 실온에서부터 60℃ 정도의 비교적 저온의 조건에서 실시되며, 웨이퍼 가공체의 웨이퍼 또는 지지체의 한쪽을 수평하게 고정해 두고, 다른쪽을 수평 방향으로부터 일정한 각도를 부여하여 들어올리는 방법, 및 연삭된 웨이퍼의 연삭면에 보호 필름을 붙여 웨이퍼와 보호 필름을 필 방식으로 웨이퍼 가공체로부터 박리하는 방법 등을 들 수 있다.
본 발명에는, 이들 박리 방법 중 어느 것으로도 적용 가능하지만, 웨이퍼 가공체의 웨이퍼 또는 지지체의 한쪽을 수평하게 고정해 두고, 다른쪽을 수평 방향으로부터 일정한 각도를 부여하여 들어올리는 방법, 및 연삭된 웨이퍼의 연삭면에 보호 필름을 붙여 웨이퍼와 보호 필름을 필 방식으로 박리하는 방법 등이 보다 적합하다. 이들 박리 방법은, 통상 실온에서 실시된다.
또한, 상기 (e) 가공을 실시한 웨이퍼를 지지체로부터 박리하는 공정은,
(f) 가공을 실시한 웨이퍼의 웨이퍼면에 다이싱 테이프를 접착하는 공정,
(g) 다이싱 테이프면을 흡착면에 진공 흡착하는 공정,
(h) 흡착면의 온도가 10℃ 내지 100℃인 온도 범위에서, 상기 지지체를 가공을 실시한 상기 웨이퍼로부터 필 오프로 박리하는 공정을 포함하는 것이 바람직하다. 이와 같이 함으로써, 지지체를, 가공을 실시한 웨이퍼로부터 용이하게 박리할 수 있고, 또한 후속 다이싱 공정을 용이하게 행할 수 있다.
또한, 상기 (e) 가공을 실시한 웨이퍼를 상기 지지체로부터 박리하는 공정 후에,
(i) 박리한 웨이퍼의 회로 형성면에 잔존하는 가접착재층을 제거하는 공정을 행하는 것이 바람직하다.
상기 공정 (e)에 의해 지지체로부터 박리된 웨이퍼의 회로 형성면에는, 가접착층 (A)가 일부 잔존하고 있는 경우가 있으며, 상기 가접착층 (A)의 제거는, 예를 들면 웨이퍼를 세정함으로써 행할 수 있다.
상기 공정 (i)는, 가접착재층 중의 (A)층인 열가소성 오르가노폴리실록산 비함유 중합체를 용해하는 세정액이면 전부 사용 가능하며, 구체적으로는 펜탄, 헥산, 시클로헥산, 데칸, 이소노난, p-멘탄, 피넨, 이소도데칸, 리모넨 등을 들 수 있다. 이들 용제는 1종 단독으로도 2종 이상을 조합하여도 이용할 수 있다. 또한, 제거하기 어려운 경우에는, 상기 용제에 염기류, 산류를 첨가할 수도 있다. 염기류의 예로서는 에탄올아민, 디에탄올아민, 트리에탄올아민, 트리에틸아민, 암모니아 등의 아민류, 테트라메틸암모늄히드록시드 등의 암모늄염류가 사용 가능하다. 산류로서는 아세트산, 옥살산, 벤젠술폰산, 도데실벤젠술폰산 등의 유기산이 사용 가능하다. 첨가량은 세정액 중 농도로 0.01 내지 10 질량％, 바람직하게는 0.1 내지 5 질량％이다. 또한, 잔존물의 제거성을 향상시키기 위하여, 기존의 계면활성제를 첨가할 수도 있다. 세정 방법으로서는, 상기 액을 이용하여 퍼들(puddle)에서의 세정을 행하는 방법, 스프레이 분무에서의 세정 방법, 세정액조에 침지하는 방법이 가능하다. 온도는 10 내지 80℃, 바람직하게는 15 내지 65℃가 바람직하며, 필요하면 이들 용해액으로 (A)층을 용해한 후, 최종적으로 수세 또는 알코올에 의한 린스를 행하여 건조 처리시켜 박형 웨이퍼를 얻는 것도 가능하다.
<실시예>
이하, 실시예와 비교예를 나타내어 본 발명을 구체적으로 설명하지만, 본 발명은 하기 실시예에 제한되는 것이 아니다.
[수지 합성예 1]
4구 플라스크에 분자쇄 양쪽 말단이 수산기로 봉쇄된 생고무상의 디메틸폴리실록산(화학식 (1)에 있어서, n은 9000)이며, 그의 30％ 톨루엔 용액의 25℃에서의 점도가 98,000mPaㆍs인 디메틸폴리실록산 90부와, (CH3)3SiO1 /2 단위 0.75몰과 SiO4 /2 단위 1몰의 비율을 포함하며, 고형분 100 중에 1.0몰％의 수산기를 포함하는 메틸폴리실록산레진 10부를 톨루엔 900부에 용해하였다. 얻어진 용액에 28％의 암모니아수를 1부 첨가하고, 실온에서 24시간 교반하여 축합 반응시켰다. 이어서, 감압 상태에서 180℃로 가열하고, 톨루엔, 축합수, 암모니아 등을 제거시켜 고형화된 부분 축합물을 얻었다. 이 부분 축합물 100부에 톨루엔 900부를 첨가하여 용해시켰다. 이 용액에 헥사메틸디실라잔 20부를 첨가하고, 130℃에서 3시간 교반하여 잔존하는 수산기를 봉쇄하였다. 이어서, 감압 상태에서 180℃로 가열하고, 용제 등을 제거시켜 고형화된 비반응성 부분 축합물을 얻었다. 또한, 상기 비반응성 부분 축합물 100부에 헥산 900부를 첨가하여 용해시킨 후, 이것을 2000부의 아세톤 중에 투입하여 석출된 수지를 회수하고, 그 후 진공하에서 헥산 등을 제거하여 분자량 740 이하의 저분자량 성분이 0.05 질량％인, 중량 평균 분자량 900,000의 디메틸폴리실록산 중합체를 얻었다.
이 중합체 20g을 이소도데칸 80g에 용해하고, 0.2㎛의 멤브레인 필터로 여과하여 디메틸폴리실록산 중합체의 이소도데칸 용액 (B-1)을 얻었다.
[수지 합성예 2]
4구 플라스크에 분자쇄 양쪽 말단이 수산기로 봉쇄된 생고무상의 디메틸폴리실록산(화학식 (1)에 있어서, n은 9000)이며, 그의 30％ 톨루엔 용액의 25℃에서의 점도가 98,000mPaㆍs인 디메틸폴리실록산 95부와, (CH3)3SiO1 /2 단위 0.75몰과 SiO4 /2 단위 1몰의 비율을 포함하며, 고형분 100 중에 1.0몰％의 수산기를 포함하는 메틸폴리실록산레진 5부를 톨루엔 900부에 용해하였다. 얻어진 용액에 28％의 암모니아수를 1부 첨가하고, 실온에서 24시간 교반하여 축합 반응시켰다. 이어서, 감압 상태에서 180℃로 가열하고, 톨루엔, 축합수, 암모니아 등을 제거시켜 고형화된 부분 축합물을 얻었다. 이 부분 축합물 100부에 톨루엔 900부를 첨가하여 용해시켰다. 이 용액에 헥사메틸디실라잔 20부를 첨가하고, 130℃에서 3시간 교반하여 잔존하는 수산기를 봉쇄하였다. 이어서, 감압 상태에서 180℃로 가열하고, 용제 등을 제거시켜 고형화된 비반응성 부분 축합물을 얻었다. 또한, 상기 비반응성 부분 축합물 100부에 헥산 900부를 첨가하여 용해시킨 후, 이것을 2000부의 아세톤 중에 투입하여 석출된 수지를 회수하고, 그 후 진공하에서 헥산 등을 제거하여 분자량 740 이하의 저분자량 성분이 0.05 질량％인, 중량 평균 분자량 800,000의 디메틸폴리실록산 중합체를 얻었다.
상기 중합체 20g을 이소도데칸 80g에 용해하고, 0.2㎛의 멤브레인 필터로 여과하여 디메틸폴리실록산 중합체의 이소도데칸 용액 (B-2)를 얻었다.
[수지 합성예 3]
4구 플라스크에 옥타메틸시클로테트라실록산 1,000g(3.38몰) 및 헥사메틸디실록산 0.24g(0.0015몰)을 투입하고, 온도를 110℃로 유지하였다. 이어서, 이것에 10 질량％ 테트라부틸포스포늄히드로옥시드실리코네이트 4g을 첨가하여 4시간에 걸쳐 중합한 후, 160℃에서 2시간 후처리를 행하여 디메틸폴리실록산을 얻었다.
상기 디메틸폴리실록산을 29Si-NMR법으로 D 단위와 M 단위의 비율을 조사한 바, D 단위 99.978％, M 단위 0.022％이고, 대략 중합도 9,000의 하기 구조의 디메틸폴리실록산으로 동정되었다.
Figure 112013095633015-pat00017
상기 디메틸폴리실록산 500g을 헥산 500g에 용해한 후, 이것을 2L의 아세톤 중에 투입하여 석출된 수지를 회수하고, 그 후 진공하에서 헥산 등을 제거하여 분자량 740 이하의 저분자량 성분이 0.05 질량％인, 중량 평균 분자량이 700,000인 디메틸폴리실록산 중합체를 얻었다. 이 중합체 20g을 p-멘탄 80g에 용해하고, 0.2㎛의 멤브레인 필터로 여과하여 디메틸폴리실록산(생고무) 중합체의 p-멘탄 용액 (B-3)을 얻었다.
[수지 합성예 4]
교반기, 온도계, 질소 치환 장치 및 환류 냉각기를 구비한 플라스크 내에 9,9'-비스(3-알릴-4-히드록시페닐)플루오렌(M-1) 43.1g, 평균 구조식 (M-3)으로 표시되는 오르가노히드로겐실록산 29.5g, 톨루엔 135g, 염화백금산 0.04g을 투입하여 80℃로 승온하였다. 그 후, 1,4-비스(디메틸실릴)벤젠(M-5) 17.5g을 1시간에 걸쳐 플라스크 내에 적하하였다. 이때, 플라스크 내 온도는 85℃까지 상승하였다. 적하 종료 후, 80℃에서 2시간 더 숙성한 후, 톨루엔을 증류 제거함과 함께 시클로헥사논 80g을 첨가하여, 수지 고형분 농도 50 질량％의 시클로헥사논을 용제로 하는 수지 용액을 얻었다. 이 용액의 수지분의 분자량을 GPC에 의해 측정하였더니, 폴리스티렌 환산으로 중량 평균 분자량 45,000이었다. 또한, 이 수지 용액 50g에, 가교제로서 에폭시 가교제인 EOCN-1020(닛본 가야꾸(주) 제조) 7.5g, 경화 촉매로서 와코 쥰야꾸 고교(주)제조, BSDM(비스(tert-부틸술포닐)디아조메탄) 0.2g, 또한 산화 방지제로서 AO-60 0.1g을 첨가하고, 0.2㎛의 멤브레인 필터로 여과하여 수지 용액 (C-1)을 얻었다.
[수지 합성예 5]
교반기, 온도계, 질소 치환 장치 및 환류 냉각기를 구비한 5L 플라스크 내에 에폭시 화합물(M-2) 84.1g을 톨루엔 600g에 용해한 후, 화합물(M-3) 294.6g, 화합물(M-4) 25.5g을 첨가하여 60℃로 가온하였다. 그 후, 카본 담지 백금 촉매(5 질량％) 1g을 투입하고, 내부 반응 온도가 65 내지 67℃로 승온하는 것을 확인한 후, 또한 90℃까지 가온하여 3시간 숙성하였다. 이어서 실온까지 냉각한 후, 메틸이소부틸케톤(MIBK) 600g을 첨가하고, 본 반응 용액을 필터로 가압 여과함으로써 백금 촉매를 제거하였다. 이 수지 용액 중의 용제를 감압 증류 제거함과 함께, 프로필렌글리콜모노메틸에테르아세테이트(PGMEA)를 270g 첨가하여 고형분 농도 60 질량％의 PGMEA를 용제로 하는 수지 용액을 얻었다. 이 수지 용액 중의 수지의 분자량을 GPC에 의해 측정하였더니, 폴리스티렌 환산으로 중량 평균 분자량 28,000이었다. 또한, 이 수지 용액 100g에 4관능 페놀 화합물인 TEP-TPA(아사히 유끼자이 고교 제조) 9g, 테트라히드로 무수 프탈산(신니혼 리까(주) 제조, 리카시드 HH-A) 0.2g을 첨가하고, 0.2㎛의 멤브레인 필터로 여과하여 수지 용액 (C-2)를 얻었다.
Figure 112013095633015-pat00018
[수지 합성예 6]
상기 수지 용액 (C-2) 100g에 4,4'-부틸리덴비스(3-메틸-6-t-부틸페놀)(아데카스탭 AO-40) 0.2g을 첨가하여 용해시킨 후, 0.2㎛의 멤브레인 필터로 더 여과하여 수지 용액 (C-3)을 얻었다.
[수지 합성예 7]
상기 수지 용액 (B-1) 100g에 폴리[[6-(1,1,3,3-테트라메틸부틸)아미노-1,3,5-트리아진-2,4-디일][(2,2,6,6-테트라메틸-4-피페리딜)이미노]헥사메틸렌[(2,2,6,6-테트라메틸-4-피페리딜)이미노]](상품명: 치마스소르브 944 바스프(BASF) 제조) 0.1g을 첨가하여 용해한 후, 0.2㎛의 멤브레인 필터로 더 여과하여 수지 용액 (B-4)를 얻었다.
[수지 합성예 8]
상기 수지 용액 (C-1) 100g에 아에로질 R110(닛본 아에로질 제조 실란 커플링 처리 퓸드 실리카, 평균 입경 500nm) 20g을 첨가 혼합하여 수지 용액 (C-4)를 얻었다.
[수지 용액 제조예 1]
수소 첨가 폴리스티렌계 열가소성 수지 셉톤 4033(구라레 제조) 20g을 이소노난 180g에 용해하고, 10 질량％의 셉톤 4033의 이소노난 용액을 얻었다. 얻어진 용액을 0.2㎛의 멤브레인 필터로 여과하여, 열가소성 오르가노폴리실록산 비함유 중합체인 이소노난 용액 (A-1)을 얻었다.
[실시예 1 내지 6 및 비교예 1, 2, 3]
표면에 높이 10㎛, 직경 40㎛의 구리 포스트가 전체면에 형성된 직경 200mm 실리콘 웨이퍼(두께: 725㎛)에 스핀 코팅한 후, 핫 플레이트에서 150℃로 5분간 가열함으로써, (A)층에 대응하는 재료를 표 1에 나타내는 막 두께로 웨이퍼 범프 형성면에 성막하였다. 한편, 직경 200mm(두께: 500㎛)의 유리판을 지지체로 하고, 이 지지체에 우선 (C)층에 대응하는 중합체 용액을 스핀 코팅, 및 핫 플레이트에 의해 역시 150℃로 가열함으로써, 표 1 중에 기재된 막 두께로 유리 지지체 상에 형성하였다. 그 후, (B)층에 상당하는 열가소성 폴리오르가노실록산 중합체의 용액을 유리 지지체 상에 형성된 (C)층 상에 역시 스핀 코팅함으로써, 표 1 중의 막 두께로 형성하였다. 또한, 그 후, 150℃에서 3분간 핫 플레이트 상에서 가열하였다. 이와 같이 하여 이 열가소성 오르가노폴리실록산 비함유층 (A)를 갖는 실리콘 웨이퍼, 및 열경화성 변성 실록산 중합체를 포함하는 (C)층과, 그 (C)층 상에 (B)층을 갖는 유리판을 각각 수지면이 맞추어지도록 진공 접합 장치 내에서 표 1에 나타내는 조건으로 접합시켜 적층체를 제작하였다(압착 조건).
또한, 여기서, 기판 접착 후의 이상을 육안으로 판별하기 위하여 지지체로서 유리판을 사용하였지만, 웨이퍼 등의 광을 투과하지 않는 기판도 사용 가능하다.
그 후, 상기 접합된 기판에 대하여, 하기 시험을 행하여 실시예 및 비교예의 결과를 표 1에 나타내었다. 또한, 하기의 순서로 평가를 실시하였는데, 도중에 이상(판정이 「×」)으로 된 시점에서 그 이후의 평가를 중지하였다.
-접착성 시험-
200mm의 웨이퍼 접합은 EVG사의 웨이퍼 접합 장치 EVG520IS를 이용하여 행하였다. 접합 온도는 표 1에 기재한 값, 접합시의 챔버 내 압력은 10-3mbar 이하, 하중은 5kN으로 실시하였다. 접합 후, 일단 180℃에서 1시간 오븐을 이용하여 기판을 가열하고, (C)층의 경화를 실시한 후 실온까지 냉각하고, 그 후의 계면의 접착 상황을 육안으로 확인하여, 계면에서의 기포 등의 이상이 발생하지 않은 경우를 양호라고 평가하여 「○」로 나타내고, 이상이 발생한 경우를 불량이라고 평가하여 「×」로 나타내었다.
-이면 연삭 내성 시험-
그라인더(디스코(DISCO) 제조, DAG810)로 다이아몬드 지석을 이용하여 실리콘 웨이퍼의 이면 연삭을 행하였다. 최종 기판 두께 50㎛까지 그라인딩한 후, 광학 현미경(100배)으로 균열, 박리 등의 이상 유무를 조사하였다. 이상이 발생하지 않은 경우를 양호라고 평가하여 「○」로 나타내고, 이상이 발생한 경우를 불량이라고 평가하여 「×」로 나타내었다.
-내열성 시험-
실리콘 웨이퍼를 이면 연삭한 후의 적층체를 질소 분위기하의 200℃ 오븐에 2시간 넣은 후, 260℃의 핫 플레이트 상에서 10분 가열한 후의 외관 이상의 유무를 조사하였다. 외관 이상이 발생하지 않은 경우를 양호라고 평가하여 「○」로 나타내고, 약간의 웨이퍼의 왜곡이 보여지기는 하지만, 공극 발생이나, 웨이퍼 팽창, 또는 웨이퍼 파손 등의 이상이 없었던 경우를 대략 양호라고 평가하여 「△」, 공극, 웨이퍼 팽창, 웨이퍼 파손 등의 외관 이상이 발생한 경우를 불량이라고 평가하여 「×」로 나타내었다. 또한 평가가 「○」인 것에 대하여 300℃에서 10분 가열한 경우의 외관을 관찰하여, 이상이 없는 것을 「◎」로 하였다.
-박리성 시험-
기판의 박리성은, 우선, 내열성 시험을 끝낸 웨이퍼를, 일단 스핀 코터에 세팅하고, 이 웨이퍼를 스핀 코터에서 1000 회전으로 60초간 회전하고, 이 60초간 엣지 베드 린스용 노즐로부터 이소노난을 웨이퍼 엣지에 계속해서 걸고, 또한 그 후 1000 회전으로 10초간 웨이퍼를 계속 회전함으로써, 이 웨이퍼 엣지부를 건조시켰다. 그 후, 이 접합 기판의 50㎛까지 박형화된 웨이퍼측에 다이싱 프레임을 이용하여 다이싱 테이프를 붙이고, 이 다이싱 테이프면을 진공 흡착에 의해 흡착판에 세팅하였다. 그 후, 실온에서 유리의 1점을 핀셋으로 들어올림으로써 유리 기판을 박리하였다. 50㎛의 웨이퍼를 깨지지 않고 박리할 수 있었던 경우를 「○」로 나타내고, 특히 용이하게 박리할 수 있었던 경우를 「◎」로 하였다. 60초간의 이소노난 엣지 베드 린스로는 부족하여, 더 추가로 120초간의 이소노난 엣지 베드 린스를 추가하여 박리 가능하였던 경우를 「△」, 깨짐 등의 이상이 발생한 경우를 불량이라고 평가하여 「×」로 나타내었다.
-세정 제거성 시험-
상기 박리성 시험 종료 후의 다이싱 테이프를 통하여 다이싱 프레임에 장착된 200mm 웨이퍼(내열성 시험 조건에 노출된 것)를 접착층을 위로 하여 스핀 코터에 세팅하고, 세정 용제로서 이소노난을 3분간 분무한 후, 웨이퍼를 회전시키면서 이소프로필알코올(IPA)을 분무하여 린스를 행하였다. 그 후, 외관을 관찰하여 잔존하는 접착재 수지의 유무를 육안으로 체크하였다. 수지의 잔존이 확인되지 않는 것을 양호라고 평가하여 「○」로 나타내고, 수지의 잔존이 확인된 것을 불량이라고 평가하여 「×」로 나타내었다.
-필 박리력 시험-
직경 200mm 실리콘 웨이퍼 (두께: 725㎛)에 스핀 코팅한 후, 핫 플레이트에서 150℃로 5분간 가열함으로써, (A)층에 대응하는 재료를 표 1에 나타내는 막 두께로 웨이퍼 범프 형성면에 성막하였다. 그 후, (B) 층에 상당하는 열가소성 폴리오르가노실록산 중합체의 용액을 실리콘 웨이퍼 상에 형성된 (A) 층 상에 역시 스핀코팅하고, 또한 그 후, 150℃에서 3분간, 핫 플레이트 상에서 가열하여 2㎛ 막 두께로 형성하였다. 또한 (B) 층 상에 (C) 층에 대응하는 중합체 용액을 스핀 코팅 및 핫 플레이트에 의해 역시 150℃ 가열함으로써 50㎛ 막 두께로 실리콘 웨이퍼 상에 형성하였다. 그 후 오븐에서 180℃로 1시간에 걸쳐 경화시켰다.
그 후, 상기 웨이퍼의 (C) 층 상에 150mm 길이×25mm 폭의 폴리이미드 테이프를 5개 첩부하고, 테이프가 붙여지지 않은 부분의 가접착재층을 제거하였다. 시마즈 세이사꾸쇼사의 오토그라프(AUTOGRAPH)(AG-1)을 이용하여 300mm/분의 속도로 테이프의 일단으로부터 180°박리로 120mm 박리하고, 그때 가하는 힘의 평균(120mm 스트로크×5회)을 그의 (B) 가접착층의 박리력으로 하였다.
Figure 112013095633015-pat00019
실시예 1 내지 6의 (B)층의 필 박리력은 5gf, 10gf인 데 대하여, 비교예 1, 2는 2gf 미만이기 때문에, 실시예 1 내지 6은 웨이퍼 연삭시에 웨이퍼의 어긋남이 생길 우려가 없다. 또한, 실시예 1 내지 6은 비교예 1, 2와 비교하여 이면 연삭성이 극히 우수하기 때문에, 박형 웨이퍼를 각별히 용이하게 제작할 수 있다.
나아가, 산화 방지제, 충전재를 배합함으로써, 내열성, 기계 강도의 점이 더 우수한 제품이 얻어졌다.
또한, 본 발명은 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 같은 작용효과를 나타내는 것이면, 어느 것이어도 본 발명의 기술적 범위에 포함된다.
1: 웨이퍼
2: 가접착재층
(A): 비실리콘 열가소성 수지층(제1 가접착층)
(B): 열가소성 오르가노폴리실록산 레진 중합체층(제2 가접착층)
(C): 열경화성 변성 실록산 중합체층(제3 가접착층)
3: 지지체
10: 웨이퍼 가공체

Claims (21)

  1. 지지체 상에 가접착재층이 형성되며, 가접착재층 상에 표면에 회로면을 갖고 이면을 가공해야 할 웨이퍼가 적층되어 이루어지는 웨이퍼 가공체로서,
    상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 접착된 비실리콘 열가소성 수지층 (A)를 포함하는 제1 가접착층과, 상기 제1 가접착층에 적층된 열가소성 실록산 레진 중합체층 (B)를 포함하는 제2 가접착층과, 상기 제2 가접착층에 적층되고, 상기 지지체에 박리 가능하게 접착된 열경화성 변성 실록산 중합체층 (C)를 포함하는 제3 가접착층의 3층 구조로 이루어지는 복합 가접착재층을 포함하는 것이고,
    상기 열가소성 실록산 레진 중합체층 (B)가 R21R22R23SiO1/2 단위(R21, R22, R23은 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기 또는 수산기임) 및 SiO4/2 단위를 함유하고, 상기 R21R22R23SiO1/2 단위/SiO4/2 단위의 몰비가 0.6 내지 1.7인 오르가노폴리실록산 레진과, 하기 화학식 (1)로 표시되는 오르가노폴리실록산이 부분적으로 탈수 축합한 것이며, 상기 탈수 축합시키는 오르가노폴리실록산과 상기 오르가노폴리실록산 레진의 질량비가 99:1 내지 50:50이고, 중량 평균 분자량이 200,000 내지 1,500,000인 것을 특징으로 하는 웨이퍼 가공체.
    Figure 112018087364821-pat00042
    (1)
    (식 중, R11 및 R12는 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기를 나타내고, n은 5000 내지 10000임)
  2. 제1항에 있어서, 상기 열가소성 실록산 레진 중합체층 (B)를 포함하는 제2 가접착층의 막 두께가 0.1㎛ 내지 10㎛이며, 상기 열경화성 변성 실록산 중합체층 (C)를 포함하는 제3 가접착층의 막 두께가 15㎛ 내지 150㎛인 것을 특징으로 하는 웨이퍼 가공체.
  3. 제1항 또는 제2항에 있어서, 상기 제1 가접착층의 비실리콘 열가소성 수지층 (A)가 비실리콘 열가소성 엘라스토머인 것을 특징으로 하는 웨이퍼 가공체.
  4. 삭제
  5. 제1항 또는 제2항에 있어서, 상기 열가소성 실록산 레진 중합체층 (B)의 25mm 폭의 시험편의 180°필 박리력이 2gf 이상인 것을 특징으로 하는 웨이퍼 가공체.
  6. 제1항 또는 제2항에 있어서, 상기 열경화성 변성 실록산 중합체층 (C)가, 하기 화학식 (2)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100 질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1 분자 중에 평균 2개 이상의 페놀기, 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물, 및 1 분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1 내지 50 질량부 함유하는 조성물의 경화물층인 것을 특징으로 하는 웨이퍼 가공체.
    Figure 112018087364821-pat00043
    (2)
    (식 중, R1 내지 R4는 동일하거나 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타내며, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이고, X는 하기 화학식 (3)으로 표시되는 2가의 유기기임)
    Figure 112018087364821-pat00044
    (3)
    (식 중, Z는
    Figure 112018087364821-pat00045

    중 어느 하나로부터 선택되는 2가의 유기기이고, N은 0 또는 1이며, 또한 R5, R6은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일하거나 상이할 수도 있고, k는 0, 1, 2 중 어느 하나임)
  7. 제1항 또는 제2항에 있어서, 상기 열경화성 변성 실록산 중합체층 (C)가, 하기 화학식 (4)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100 질량부에 대하여, 가교제로서 1 분자 중에 평균 2개 이상의 페놀기를 갖는 페놀 화합물, 및 1 분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1 내지 50 질량부 함유하는 조성물의 경화물층인 것을 특징으로 하는 웨이퍼 가공체.
    Figure 112018087364821-pat00046
    (4)
    (식 중, R1 내지 R4는 동일하거나 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타내며, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이며, 또한 Y는 하기 화학식 (5)로 표시되는 2가의 유기기임)
    Figure 112018087364821-pat00047
    (5)
    (식 중, V는
    Figure 112018087364821-pat00048

    중 어느 하나로부터 선택되는 2가의 유기기이고, p는 0 또는 1이며, 또한 R7, R8은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일하거나 상이할 수도 있고, h는 0, 1, 2 중 어느 하나임)
  8. 제1항 또는 제2항에 있어서, 상기 열가소성 실록산 레진 중합체층 (B), 및 상기 열경화성 변성 실록산 중합체층 (C) 중 어느 하나 이상에 산화 방지제 또는 충전재를 더 함유하는 것임을 특징으로 하는 웨이퍼 가공체.
  9. (a) 표면에 회로 형성면 및 이면에 회로 비형성면을 갖는 웨이퍼의 상기 회로 형성면을, 제1항 또는 제2항에 기재된 웨이퍼 가공체에 사용되는 상기 비실리콘 열가소성 수지층 (A)와, 상기 열가소성 실록산 레진 중합체층 (B)와, 상기 열경화성 변성 실록산 중합체층 (C)를 포함하는 가접착재층을 개재하여 지지체에 접합할 때, 상기 지지체 상에 형성된 상기 열경화성 변성 실록산 중합체층 (C) 상에 스핀 코팅법으로 상기 열가소성 실록산 중합체층 (B)를 형성한 후, 상기 중합체층 (C)와 (B)가 형성된 지지체와, 상기 수지층 (A)가 형성된 회로를 갖는 웨이퍼를 진공하에서 접합하는 공정과,
    (b) 상기 중합체층 (C)를 열경화시키는 공정과,
    (c) 상기 지지체와 접합한 상기 웨이퍼의 회로 비형성면을 연삭 또는 연마하는 공정과,
    (d) 상기 웨이퍼의 회로 비형성면에 가공을 실시하는 공정과,
    (e) 상기 가공을 실시한 웨이퍼를 상기 지지체로부터 박리하는 공정
    을 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조 방법.
  10. 제9항에 있어서, 상기 (e) 가공을 실시한 웨이퍼를 지지체로부터 박리하는 공정은,
    (f) 가공을 실시한 웨이퍼의 웨이퍼면에 다이싱 테이프를 접착하는 공정,
    (g) 다이싱 테이프면을 흡착면에 진공 흡착하는 공정,
    (h) 흡착면의 온도가 10℃ 내지 100℃인 온도 범위에서, 상기 지지체를 가공을 실시한 상기 웨이퍼로부터 필 오프(peal off)로 박리하는 공정
    을 포함하는 것을 특징으로 하는 박형 웨이퍼의 제조 방법.
  11. 제9항에 있어서, 상기 (e) 가공을 실시한 웨이퍼를 상기 지지체로부터 박리하는 공정 후에,
    (i) 박리한 웨이퍼의 회로 형성면에 잔존하는 가접착재층을 제거하는 공정을 행하는 것을 특징으로 하는 박형 웨이퍼의 제조 방법.
  12. 지지체 상에 가접착재층이 형성되고, 상기 가접착재층 상에 표면에 회로면을 갖고 이면을 가공해야 할 웨이퍼가 가접착되는 웨이퍼 가공용 부재로서,
    상기 가접착재층이, 상기 웨이퍼의 표면에 박리 가능하게 접착 가능한 비실리콘 열가소성 수지층 (A)를 포함하는 제1 가접착층과, 상기 제1 가접착층에 적층된 열가소성 실록산 레진 중합체층 (B)를 포함하는 제2 가접착층과, 상기 제2 가접착층에 적층되고, 상기 지지체에 박리 가능하게 접착된 열경화성 변성 실록산 중합체층 (C)를 포함하는 제3 가접착층의 3층 구조로 이루어지는 복합 가접착재층을 포함하는 것이고,
    상기 열가소성 실록산 레진 중합체층 (B)가 R21R22R23SiO1/2 단위(R21, R22, R23은 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기 또는 수산기임) 및 SiO4/2 단위를 함유하고, 상기 R21R22R23SiO1/2 단위/SiO4/2 단위의 몰비가 0.6 내지 1.7인 오르가노폴리실록산 레진과, 하기 화학식 (1)로 표시되는 오르가노폴리실록산이 부분적으로 탈수 축합한 것이며, 상기 탈수 축합시키는 오르가노폴리실록산과 상기 오르가노폴리실록산 레진의 질량비가 99:1 내지 50:50이고, 중량 평균 분자량이 200,000 내지 1,500,000인 것을 특징으로 하는 웨이퍼 가공용 부재.
    Figure 112018087364821-pat00049
    (1)
    (식 중, R11 및 R12는 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기를 나타내고, n은 5000 내지 10000임)
  13. 삭제
  14. 제12항에 있어서, 상기 열가소성 실록산 레진 중합체층 (B)의 25mm 폭의 시험편의 180°필 박리력이 2gf 이상인 것을 특징으로 하는 웨이퍼 가공용 부재.
  15. 제12항 또는 제14항에 있어서, 상기 열경화성 변성 실록산 중합체층 (C)가, 하기 화학식 (2)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100 질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1 분자 중에 평균 2개 이상의 페놀기, 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물, 및 1 분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1 내지 50 질량부 함유하는 조성물의 경화물층인 것을 특징으로 하는 웨이퍼 가공용 부재.
    Figure 112018087364821-pat00050
    (2)
    (식 중, R1 내지 R4는 동일하거나 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타내며, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이고, X는 하기 화학식 (3)으로 표시되는 2가의 유기기임)
    Figure 112018087364821-pat00051
    (3)
    (식 중, Z는
    Figure 112018087364821-pat00052

    중 어느 하나로부터 선택되는 2가의 유기기이고, N은 0 또는 1이며, 또한 R5, R6은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일하거나 상이할 수도 있고, k는 0, 1, 2 중 어느 하나임)
  16. 제12항 또는 제14항에 있어서, 상기 열경화성 변성 실록산 중합체층 (C)가, 하기 화학식 (4)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100 질량부에 대하여, 가교제로서 1 분자 중에 평균 2개 이상의 페놀기를 갖는 페놀 화합물, 및 1 분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1 내지 50 질량부 함유하는 조성물의 경화물층인 것을 특징으로 하는 웨이퍼 가공용 부재.
    Figure 112018087364821-pat00053
    (4)
    (식 중, R1 내지 R4는 동일하거나 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타내며, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이며, 또한 Y는 하기 화학식 (5)로 표시되는 2가의 유기기임)
    Figure 112018087364821-pat00054
    (5)
    (식 중, V는
    Figure 112018087364821-pat00055

    중 어느 하나로부터 선택되는 2가의 유기기이고, p는 0 또는 1이며, 또한 R7, R8은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일하거나 상이할 수도 있고, h는 0, 1, 2 중 어느 하나임)
  17. 표면에 회로면을 갖고 이면을 가공해야 할 웨이퍼를 지지체에 가접착하기 위한 웨이퍼 가공용 가접착재로서,
    상기 웨이퍼의 표면에 박리 가능하게 접착 가능한 비실리콘 열가소성 수지층 (A)를 포함하는 제1 가접착층과, 상기 제1 가접착층에 적층된 열가소성 실록산 중합체층 (B)를 포함하는 제2 가접착층과, 상기 제2 가접착층에 적층되고, 상기 지지체에 박리 가능하게 접착 가능한 열경화성 변성 실록산 중합체층 (C)를 포함하는 제3 가접착층의 3층 구조로 이루어지는 복합 가접착재층을 포함하는 것이고,
    상기 열가소성 실록산 레진 중합체층 (B)가 R21R22R23SiO1/2 단위(R21, R22, R23은 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기 또는 수산기임) 및 SiO4/2 단위를 함유하고, 상기 R21R22R23SiO1/2 단위/SiO4/2 단위의 몰비가 0.6 내지 1.7인 오르가노폴리실록산 레진과, 하기 화학식 (1)로 표시되는 오르가노폴리실록산이 부분적으로 탈수 축합한 것이며, 상기 탈수 축합시키는 오르가노폴리실록산과 상기 오르가노폴리실록산 레진의 질량비가 99:1 내지 50:50이고, 중량 평균 분자량이 200,000 내지 1,500,000인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
    Figure 112018087364821-pat00056
    (1)
    (식 중, R11 및 R12는 각각 비치환 또는 치환된 탄소 원자수 1 내지 10의 1가 탄화수소기를 나타내고, n은 5000 내지 10000임)
  18. 삭제
  19. 제17항에 있어서, 상기 열가소성 실록산 레진 중합체층 (B)의 25mm 폭의 시험편의 180°필 박리력이 2gf 이상인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
  20. 제17항 또는 제19항에 있어서, 상기 열경화성 변성 실록산 중합체층 (C)가, 하기 화학식 (2)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100 질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1 분자 중에 평균 2개 이상의 페놀기, 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물, 및 1 분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1 내지 50 질량부 함유하는 조성물의 경화물층인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
    Figure 112018087364821-pat00057
    (2)
    (식 중, R1 내지 R4는 동일하거나 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타내며, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이고, X는 하기 화학식 (3)으로 표시되는 2가의 유기기임)
    Figure 112018087364821-pat00058
    (3)
    (식 중, Z는
    Figure 112018087364821-pat00059

    중 어느 하나로부터 선택되는 2가의 유기기이고, N은 0 또는 1이며, 또한 R5, R6은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일하거나 상이할 수도 있고, k는 0, 1, 2 중 어느 하나임)
  21. 제17항 또는 제19항에 있어서, 상기 열경화성 변성 실록산 중합체층 (C)가, 하기 화학식 (4)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100 질량부에 대하여, 가교제로서 1 분자 중에 평균 2개 이상의 페놀기를 갖는 페놀 화합물, 및 1 분자 중에 평균 2개 이상의 에폭시기를 갖는 에폭시 화합물로부터 선택되는 어느 1종 이상을 0.1 내지 50 질량부 함유하는 조성물의 경화물층인 것을 특징으로 하는 웨이퍼 가공용 가접착재.
    Figure 112018087364821-pat00060
    (4)
    (식 중, R1 내지 R4는 동일하거나 상이할 수도 있는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타내며, 또한 m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이며, 또한 Y는 하기 화학식 (5)로 표시되는 2가의 유기기임)
    Figure 112018087364821-pat00061
    (5)
    (식 중, V는
    Figure 112018087364821-pat00062

    중 어느 하나로부터 선택되는 2가의 유기기이고, p는 0 또는 1이며, 또한 R7, R8은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일하거나 상이할 수도 있고, h는 0, 1, 2 중 어느 하나임)
KR1020130126275A 2012-11-30 2013-10-23 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법 KR101916971B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012262542 2012-11-30
JPJP-P-2012-262542 2012-11-30

Publications (2)

Publication Number Publication Date
KR20140070359A KR20140070359A (ko) 2014-06-10
KR101916971B1 true KR101916971B1 (ko) 2018-11-08

Family

ID=49484071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130126275A KR101916971B1 (ko) 2012-11-30 2013-10-23 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법

Country Status (5)

Country Link
US (1) US9263333B2 (ko)
EP (1) EP2738797B1 (ko)
JP (1) JP6059631B2 (ko)
KR (1) KR101916971B1 (ko)
TW (1) TWI595068B (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI534238B (zh) * 2012-04-24 2016-05-21 信越化學工業股份有限公司 Wafer processing body, wafer processing member, temporary processing material for wafer processing, and manufacturing method of thin wafer
CN105247661B (zh) * 2013-05-29 2018-09-21 三井化学东赛璐株式会社 半导体晶片保护用膜及半导体装置的制造方法
KR101730054B1 (ko) * 2013-12-13 2017-04-25 주식회사 엘지화학 다이싱 필름 점착층 형성용 조성물 및 다이싱 필름
JP6023737B2 (ja) * 2014-03-18 2016-11-09 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6193813B2 (ja) * 2014-06-10 2017-09-06 信越化学工業株式会社 ウエハ加工用仮接着材料、ウエハ加工体及びこれらを使用する薄型ウエハの製造方法
WO2015190438A1 (ja) * 2014-06-10 2015-12-17 日産化学工業株式会社 仮接着剤を用いた積層体
TWI667311B (zh) * 2014-06-13 2019-08-01 日商富士軟片股份有限公司 Temporary fixing of the adhesive, adhesive film, adhesive support, laminate and adhesive kit
CN106574163B (zh) * 2014-08-08 2019-12-03 东丽株式会社 临时粘接用粘合剂、粘合剂层、晶片加工体及使用其的半导体器件的制造方法、聚酰亚胺共聚物、聚酰亚胺混合树脂以及树脂组合物
TWI665239B (zh) 2014-09-29 2019-07-11 日商富士軟片股份有限公司 組成物、片的製造方法、片、積層體及帶有元件晶圓的積層體
JP6473462B2 (ja) * 2014-11-11 2019-02-20 富士フイルム株式会社 仮接着膜の製造方法、仮接着膜、積層体、デバイスウエハ付き積層体、仮接着用組成物
JP6225894B2 (ja) * 2014-12-24 2017-11-08 信越化学工業株式会社 ウエハの仮接着方法及び薄型ウエハの製造方法
JP6325432B2 (ja) * 2014-12-25 2018-05-16 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
WO2016132962A1 (ja) * 2015-02-20 2016-08-25 富士フイルム株式会社 仮接着用積層体、積層体およびキット
US10522383B2 (en) 2015-03-25 2019-12-31 International Business Machines Corporation Thermoplastic temporary adhesive for silicon handler with infra-red laser wafer de-bonding
KR101700636B1 (ko) * 2015-04-17 2017-01-31 재원산업 주식회사 접착제 제거용 조성물 및 이를 이용한 박형 웨이퍼의 제조방법
JP6361566B2 (ja) * 2015-04-24 2018-07-25 信越化学工業株式会社 樹脂組成物、樹脂フィルム及び半導体装置とその製造方法
JP6443241B2 (ja) 2015-06-30 2018-12-26 信越化学工業株式会社 ウエハ加工用仮接着材、ウエハ加工体、及び薄型ウエハの製造方法
JP6589766B2 (ja) * 2015-08-18 2019-10-16 信越化学工業株式会社 ウエハ加工用接着材、ウエハ積層体及び薄型ウエハの製造方法
JP6588404B2 (ja) * 2015-10-08 2019-10-09 信越化学工業株式会社 仮接着方法及び薄型ウエハの製造方法
TWM550466U (zh) * 2015-10-12 2017-10-11 應用材料股份有限公司 用於固持基板之基板載體，及用於將基板接合於基板載體或將基板自基板載體剝離的接合/剝離系統
JP6502824B2 (ja) * 2015-10-19 2019-04-17 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6610510B2 (ja) 2015-11-26 2019-11-27 信越化学工業株式会社 ウエハ積層体及びその製造方法
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法
JP6536464B2 (ja) 2016-04-26 2019-07-03 信越化学工業株式会社 洗浄剤組成物及び薄型基板の製造方法
JP6791086B2 (ja) 2016-10-11 2020-11-25 信越化学工業株式会社 ウエハ積層体、その製造方法、及びウエハ積層用接着剤組成物
US11668864B2 (en) * 2016-12-22 2023-06-06 Analog Devices, Inc. Thin optical filter arrays
JP6662337B2 (ja) * 2017-03-27 2020-03-11 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体
EP3636724A4 (en) * 2017-05-24 2021-01-27 Nissan Chemical Corporation TEMPORARY ADHESIVE INCLUDING AN EPOXY MODIFIED POLYSILOXANE
JP6788549B2 (ja) 2017-06-05 2020-11-25 信越化学工業株式会社 基板加工用仮接着フィルムロール、薄型基板の製造方法
CN109698590B (zh) * 2017-10-23 2020-11-13 株洲中车机电科技有限公司 一种永磁电机转子真空灌胶方法
WO2019106846A1 (ja) * 2017-12-01 2019-06-06 日立化成株式会社 半導体装置の製造方法、仮固定材用樹脂組成物、及び仮固定材用積層フィルム
JP7220135B2 (ja) * 2018-11-01 2023-02-09 信越化学工業株式会社 積層体の製造方法、及び基板の製造方法
US10847400B2 (en) * 2018-12-28 2020-11-24 Applied Materials, Inc. Adhesive-less substrate bonding to carrier plate
JP7220119B2 (ja) 2019-05-22 2023-02-09 信越化学工業株式会社 基板用仮接着剤の洗浄液、基板の洗浄方法および支持体または基板の洗浄方法
EP3974070A4 (en) 2019-05-22 2023-07-12 Shin-Etsu Chemical Co., Ltd. DETERGENT COMPOSITION, METHOD OF CLEANING A SUBSTRATE AND METHOD OF CLEANING CARRIER OR SUBSTRATE
JP7454922B2 (ja) * 2019-07-11 2024-03-25 信越化学工業株式会社 基板加工用仮接着材料及び積層体の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004200A (ja) 2010-06-15 2012-01-05 Shin Etsu Chem Co Ltd 薄型ウエハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3130176B2 (ja) * 1993-04-27 2001-01-31 ジーイー東芝シリコーン株式会社 感圧接着剤組成物
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
US7534498B2 (en) * 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
KR101278460B1 (ko) 2005-03-01 2013-07-02 다우 코닝 코포레이션 반도체 가공을 위한 임시 웨이퍼 접착방법
JP2006328104A (ja) 2005-05-23 2006-12-07 Jsr Corp 接着剤組成物
US20080300358A1 (en) * 2005-12-08 2008-12-04 Leon Neal Cook Continuous Process For Production Of Silicone Pressure Sensitive Adhesives
KR100844383B1 (ko) * 2007-03-13 2008-07-07 도레이새한 주식회사 반도체 칩 적층용 접착 필름
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
JP5373696B2 (ja) * 2010-05-07 2013-12-18 信越化学工業株式会社 新規シルフェニレン骨格含有シリコーン型高分子化合物及びその製造方法
JP5348147B2 (ja) * 2011-01-11 2013-11-20 信越化学工業株式会社 仮接着材組成物、及び薄型ウエハの製造方法
JP5630451B2 (ja) * 2011-02-23 2014-11-26 信越化学工業株式会社 接着剤組成物及び接着性ドライフィルム
TWI557786B (zh) * 2011-02-28 2016-11-11 道康寧公司 晶圓膠合系統及其用來膠合和脫膠的方法
US8999817B2 (en) * 2012-02-28 2015-04-07 Shin-Etsu Chemical Co., Ltd. Wafer process body, wafer processing member, wafer processing temporary adhesive material, and method for manufacturing thin wafer
TWI534238B (zh) * 2012-04-24 2016-05-21 信越化學工業股份有限公司 Wafer processing body, wafer processing member, temporary processing material for wafer processing, and manufacturing method of thin wafer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004200A (ja) 2010-06-15 2012-01-05 Shin Etsu Chem Co Ltd 薄型ウエハの製造方法

Also Published As

Publication number Publication date
JP2014131004A (ja) 2014-07-10
EP2738797A3 (en) 2016-06-22
EP2738797B1 (en) 2017-08-16
KR20140070359A (ko) 2014-06-10
EP2738797A2 (en) 2014-06-04
US20140154868A1 (en) 2014-06-05
TWI595068B (zh) 2017-08-11
TW201435034A (zh) 2014-09-16
US9263333B2 (en) 2016-02-16
JP6059631B2 (ja) 2017-01-11

Similar Documents

Publication Publication Date Title
KR101916971B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
KR102268248B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조방법
KR102030759B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조방법
JP5983519B2 (ja) ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
KR102433296B1 (ko) 웨이퍼 가공체, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법
KR102576755B1 (ko) 웨이퍼 가공용 접착재, 웨이퍼 적층체 및 박형 웨이퍼의 제조 방법
KR102201670B1 (ko) 웨이퍼 가공용 가접착 재료, 웨이퍼 가공체 및 이들을 사용하는 박형 웨이퍼의 제조 방법
CN106952854B (zh) 晶片加工体、晶片加工用暂时粘着材料及薄型晶片的制造方法
EP3038148B1 (en) Wafer temporary bonding method and thin wafer manufacturing method
KR102494875B1 (ko) 웨이퍼 가공용 가접착재, 웨이퍼 가공체 및 박형 웨이퍼의 제조 방법
CN106992133B (zh) 暂时粘着方法以及薄型晶片的制造方法
KR20130014038A (ko) 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right