KR101895110B1 - 성막 방법 및 성막 장치 - Google Patents

성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR101895110B1
KR101895110B1 KR1020150120425A KR20150120425A KR101895110B1 KR 101895110 B1 KR101895110 B1 KR 101895110B1 KR 1020150120425 A KR1020150120425 A KR 1020150120425A KR 20150120425 A KR20150120425 A KR 20150120425A KR 101895110 B1 KR101895110 B1 KR 101895110B1
Authority
KR
South Korea
Prior art keywords
film
silicon
amorphous
gas
crystallized
Prior art date
Application number
KR1020150120425A
Other languages
English (en)
Other versions
KR20160029664A (ko
Inventor
사토시 다카기
가즈야 다카하시
히로키 무라카미
다이스케 스즈키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160029664A publication Critical patent/KR20160029664A/ko
Application granted granted Critical
Publication of KR101895110B1 publication Critical patent/KR101895110B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/026—Solid phase epitaxial growth through a disordered intermediate layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/04—Isothermal recrystallisation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02669—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation inhibiting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

단결정 Si 또는 단결정 Ge 또는 단결정 SiGe 위에, 결정화시킨 Si막 또는 Ge막 또는 SiGe막을 성장시켜도, 표면에 "파셋트"나 "크로스 해치 패턴" 등에 의한 요철의 발생을 억제하는 것이 가능한 실리콘 또는 게르마늄 또는 실리콘 게르마늄 막의 성막 방법을 제공하는 것. 처리실 내에, 성막되는 실리콘 또는 게르마늄 또는 실리콘 게르마늄의 결정화를 억제하는 결정화 억제 처리 가스를 공급하는 공정(스텝 2)과, 결정화 억제 처리 가스를 공급한 후, 처리실 내에 실리콘 또는 게르마늄 또는 실리콘 게르마늄의 원료 가스를 공급하여, 피처리체의 피처리면 위에 비정질 실리콘 또는 비정질 게르마늄 또는 비정질 실리콘 게르마늄 막을 성막하는 공정(스텝 3)을 구비한다.

Description

성막 방법 및 성막 장치{FILM FORMING METHOD AND FILM FORMING APPARATUS}
본 발명은 실리콘 막 또는 게르마늄 막 또는 실리콘 게르마늄 막의 성막 방법 및 성막 장치에 관한 것이다.
반도체 제조 프로세스에 있어서는, 반도체 기판 위에, 예를 들어 새로운 반도체층을 형성하기 위한 방법으로서 에피택셜 성장법이 널리 사용되고 있다. 예를 들어, 단결정 실리콘(Si) 기판 위에, 새로운 Si 단결정층(Si 에피택셜층)을 형성하는 경우이다.
예를 들어, 특허문헌 1에는, 단결정 Si 기판 위에 비정질 Si층을 형성하는 것, 형성된 비정질 Si층에 열처리를 실시하고, 노출된 단결정 Si 표면을 종으로 해서, 고상 에피택셜 성장을 행하는 것이 기재되어 있다.
또한, Si 외에, 반도체 집적 회로 장치의 한층 더한 고성능화를 실현할 수 있는 반도체 재료로서, 실리콘 게르마늄(SiGe)이나 게르마늄(Ge)이 주목받고 있다. 다시 말해서, SiGe나 Ge는, Si보다도 캐리어 이동도가 높아지기 때문에, SiGe나 Ge를 사용함으로써 트랜지스터의 동작의 한층 더한 고속화를 도모할 수 있다.
예를 들어, 특허문헌 2에는, 단결정 Si 기판 위에 SiGe 에피택셜층을 성장시키는 것이 기재되어 있다.
일본 특허 제5023004호 공보 일본 특허 공개 제2009-231836호 공보
그러나, 주로 호모 에피택셜 성장, 예를 들어 단결정 Si 기판 위에 Si 에피택셜층을 성장시키면, Si 에피택셜층의 표면에 "파셋트"라고 불리는 "피라미드 형상으로 뾰족해진 부위"가 발생한다.
또한, 주로 헤테로 에피택셜 성장, 예를 들어 단결정 Si 기판 위에 SiGe 에피택셜층을 성장시키면, Si의 격자 상수와 SiGe의 격자 상수의 차이에 의해, SiGe 에피택셜층의 표면에 "크로스 해치 패턴"이라고 불리는 "거칠음"이 발생한다.
또한, 단결정 기판 위에 비정질의 막을 퇴적 형성하는 것은 곤란하다. 하지의 단결정 위에 퇴적된 막이, 하지의 단결정 기판의 격자 상수를 끌기 때문이다.
본 발명은 단결정 Si 또는 단결정 Ge 또는 단결정 SiGe 위에, 결정화시킨 Si막 또는 Ge막 또는 SiGe막을 성장시켜도, 표면에 "파셋트"나 "크로스 해치 패턴" 등에 의한 요철의 발생을 억제하는 것이 가능한 성막 방법, 및 그 성막 방법을 실시하는 것이 가능한 성막 장치를 제공한다.
또한, 본 발명은 단결정 Si 또는 단결정 Ge 또는 단결정 SiGe 위에 비정질의 Si막 또는 Ge막 또는 SiGe막을 퇴적 형성하는 것이 가능한 성막 방법, 및 그 성막 방법을 실시하는 것이 가능한 성막 장치를 제공한다.
본 발명의 제1 형태에 관한 성막 방법은, 피처리체의 피처리면 위에 막을 성막하는 성막 방법으로서, (1) 상기 피처리면 위에 단결정 물질을 갖는 상기 피처리체를 처리실 내에 수용하는 공정과, (2) 상기 처리실 내에, 상기 피처리면 위에 성막되는 단결정 물질의 결정화를 억제하는 결정화 억제 처리 가스를 공급하는 공정과, (3) 상기 처리실 내에 원료 가스를 공급하고, 상기 피처리체의 피처리면 위에 비정질 막을 성막하는 공정을 구비한다.
본 발명의 제2 형태에 관한 성막 방법은, 단결정 물질의 표면 위에, 막을 성막하는 성막 방법으로서, (1) 상기 단결정 물질의 표면의 격자 상수를 변경하는 공정과, (2) 상기 단결정 물질 표면 상에, 비정질 막을 성막하는 공정을 구비한다.
본 발명의 제3 형태에 관한 성막 장치는, 피처리체의 피처리면 위에 실리콘막을 성막하는 성막 장치로서, 상기 피처리체를 수용하는 처리실과, 상기 처리실 내에 결정화 억제 처리 가스, 실리콘을 포함하는 가스 및 불활성 가스를 공급하는 가스 공급 기구와, 상기 처리실 내를 가열하는 가열 장치와, 상기 처리실 내를 배기하는 배기 장치와, 상기 가스 공급 기구, 상기 가열 장치, 상기 배기 장치를 제어하는 컨트롤러를 구비하고, 상기 컨트롤러가, 상기 처리실 내에서, 제1 형태에 관한 성막 방법이 상기 피처리체에 대하여 실시되도록, 상기 가스 공급 기구, 상기 가열 장치, 상기 배기 장치를 제어한다.
본 발명의 제4 형태에 관한 성막 장치는, 피처리체의 피처리면 위에 게르마늄 막을 성막하는 성막 장치로서, 상기 피처리체를 수용하는 처리실과, 상기 처리실 내에 결정화 억제 처리 가스, 게르마늄을 포함하는 가스 및 불활성 가스를 공급하는 가스 공급 기구와, 상기 처리실 내를 가열하는 가열 장치와, 상기 처리실 내를 배기하는 배기 장치와, 상기 가스 공급 기구, 상기 가열 장치, 상기 배기 장치를 제어하는 컨트롤러를 구비하고, 상기 컨트롤러가, 상기 처리실 내에서, 제1 형태에 관한 성막 방법이 상기 피처리체에 대하여 실시되도록, 상기 가스 공급 기구, 상기 가열 장치, 상기 배기 장치를 제어한다.
본 발명의 제5 형태에 관한 성막 장치는, 피처리체의 피처리면 위에 실리콘 게르마늄 막을 성막하는 성막 장치로서, 상기 피처리체를 수용하는 처리실과, 상기 처리실 내에 결정화 억제 처리 가스, 실리콘을 포함하는 가스, 게르마늄을 포함하는 가스 및 불활성 가스를 공급하는 가스 공급 기구와, 상기 처리실 내를 가열하는 가열 장치와, 상기 처리실 내를 배기하는 배기 장치와, 상기 가스 공급 기구, 상기 가열 장치, 상기 배기 장치를 제어하는 컨트롤러를 구비하고, 상기 컨트롤러가, 상기 처리실 내에서, 제1 형태에 관한 막의 성막 방법이 상기 피처리체에 대하여 실시되도록, 상기 가스 공급 기구, 상기 가열 장치, 상기 배기 장치를 제어한다.
본 발명에 의하면, 단결정 Si 또는 단결정 Ge 또는 단결정 SiGe 위에, 결정화시킨 Si막 또는 Ge막 또는 SiGe막을 성장시켜도, 표면에 "파셋트"나 "크로스 해치 패턴" 등에 의한 요철의 발생을 억제하는 것이 가능한 실리콘 또는 게르마늄 또는 실리콘 게르마늄 막의 성막 방법 및 그 성막 방법을 실시하는 것이 가능한 성막 장치를 제공할 수 있다. 또한, 단결정 Si 또는 단결정 Ge 또는 단결정 SiGe 위에 비정질의 Si막 또는 Ge막 또는 SiGe막을 퇴적 형성하는 것이 가능한 실리콘 또는 게르마늄 또는 실리콘 게르마늄 막의 성막 방법 및 그 성막 방법을 실시하는 것이 가능한 성막 장치를 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 실리콘막의 성막 방법의 일례를 나타내는 흐름도이다.
도 2a는 도 1에 도시하는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
도 2b는 도 1에 도시하는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
도 2c는 도 1에 도시하는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
도 2d는 도 1에 도시하는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
도 2e는 도 1에 도시하는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
도 3a는 참고 예를 도시하는 단면도이다.
도 3b는 참고 예를 도시하는 단면도이다.
도 4a는 단결정 Si의 구조를 모식적으로 도시한 도면이다.
도 4b는 단결정 Si의 구조를 모식적으로 도시한 도면이다.
도 4c는 단결정 Si의 구조를 모식적으로 도시한 도면이다.
도 5는 본 발명의 제2 실시 형태에 관한 실리콘 게르마늄 막의 성막 방법의 일례를 나타내는 흐름도이다.
도 6a는 도 5에 도시하는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
도 6b는 도 5에 도시하는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
도 6c는 도 5에 도시하는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
도 6d는 도 5에 도시하는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
도 6e는 도 5에 도시하는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
도 7a는 참고 예를 도시하는 단면도이다.
도 7b는 참고 예를 도시하는 단면도이다.
도 8은 본 발명의 제3 실시 형태에 관한 성막 장치의 일례를 개략적으로 도시하는 단면도이다.
이하, 본 발명의 실시 형태의 몇 가지를 도면을 참조하여 설명한다. 또한, 전체 도면에 걸쳐, 공통된 부분에는 공통된 참조 부호를 붙인다.
(제1 실시 형태)
<성막 방법>
제1 실시 형태는, 주로 호모 에피택셜 성장에 관한 형태이다.
도 1은 본 발명의 제1 실시 형태에 따른 실리콘막의 성막 방법의 일례를 나타내는 흐름도, 도 2a 내지 도 2e는 도 1에 도시하는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
먼저, 도 2a에 도시한 바와 같이, 피처리체로서, 예를 들어 실리콘 웨이퍼(이하, 간단히 웨이퍼라고 함)(1)를 준비한다. 웨이퍼(1)는 단결정 Si이다. 단결정 Si의 피처리면 위에는, 얇은 피막 형상의 자연 산화막(2)이 형성되어 있다. 또한, 본 예에서는 자연 산화막(2)을 예시하고 있지만, 자연 산화막(2) 이외에, 대기 이외와의 화학적인 반응에 의해 단결정 Si의 피처리면 위에 형성된 케미컬 산화막의 경우도 있다.
이어서, 도 1 중의 스텝 1 및 도 2b에 도시한 바와 같이, 웨이퍼(1)의 피처리면으로부터 자연 산화막(2)을 제거한다. 자연 산화막(2)의 제거 방법으로서는, 자연 산화막(2)을 제거 가능한 수소를 포함하는 물질, 예를 들어 희불산(DHF)을 사용한 웨트 세정(습식 에칭이라고도 칭함), 또는 암모니아(NH3) 가스와 불산(HF) 가스를 사용한 화학적 산화막 제거(COR)를 들 수 있다. 이에 의해, 웨이퍼(1)의 피처리면에는 단결정 Si가 노출된다.
이어서, 도 1 중의 스텝 2 및 도 2c에 도시한 바와 같이, 웨이퍼(1)의 피처리면에 노출된 단결정 Si의 표면에 대하여 결정화 억제 처리를 행한다. 본 예에서 설명하는 "결정화 억제"란, 후에 형성하는 비정질 Si막의 결정화를 억제하는 것을 의미한다. 결정화 억제 처리는, 본 예에서는, 가스를 사용한 화학적인 처리이다. 본 예에서는, 결정화 억제 처리에, 수소를 포함하는 가스, 예를 들어 포스핀(PH3) 가스를 사용하였다. PH3 가스는, 예를 들어 웨이퍼(1)가 수용되어 있는 성막 장치의 처리실(후술) 내에 공급된다.
본원 발명자 등은, 단결정, 예를 들어 단결정 Si 기판 위에 결정화시킨 Si를 성장시키면, 해당 결정화된 Si의 표면에 "파셋트"가 발생하는 원인의 하나로서, 단결정 Si의 피처리면에, 극미량으로 잔류한 "산소 원자"가 있음을 밝혀냈다.
도 3a 및 도 3b는, 참고 예를 도시하는 단면도이다.
자연 산화막(2) 등의 얇은 피막 형상의 SiO2는, 스텝 1에서의 웨트 세정이나 COR 처리에 의해 제거할 수는 있다. 그러나, 예를 들어 도 3a에 도시한 바와 같이, 극미량의 산소 원자(3)가, 피처리면의 최상부에 있는 Si의 미결합수에 결합해서 잔류하는 경우가 있다. 국소적으로 산소 원자(3)가 잔류한 피처리면 위에 비정질 Si를 퇴적하여, 비정질 Si막(4)을 성막하면, 산소 원자(3)가 잔류하고 있는 부분과, 그 이외의 부분에서는, 비정질 Si막(4)의 퇴적 레이트가 변한다.
이 때문에, 도 3b에 도시한 바와 같이, 결정화한 Si막(4a)의 표면에는 피라미드 형상의 "파셋트(6)"가 발생한다.
이러한 피라미드 형상의 "파셋트(6)"의 발생을 억제하기 위해서, 제1 실시 형태에서는, 자연 산화막(2) 등의 얇은 피막 형상의 SiO2를 웨트 세정이나 COR 처리에 의해 제거한 후, 또한 잔류한 "산소 원자"를 제거한다.
도 4a 내지 도 4c는, 단결정 Si의 구조를 모식적으로 도시한 도면이다.
도 4a에 도시한 바와 같이, 단결정 Si의 구성에서는, 단일 Si 원자가 갖는 4개의 결합수 각각에 Si 원자가 결합하여, Si가 규칙적으로 배열되어 있다. 그러나, 단결정 Si의 최상부(피처리면)에 있어서는, Si 원자의 결합수가 1개 남는다. 이 남는 결합수에는, 예를 들어 산소 원자(O)나, 웨트 세정이나 COR 처리 시, 용액 또는 가스에 포함되어 있던 "수소(H) 원자"가, 통상은 결합하고 있거나, 미결합인 상태에 있다.
따라서, 도 4b에 도시한 바와 같이, 결합한 "산소(O) 원자"나 "수소(H) 원자"를, 피처리면으로부터 가능한 한 이탈시켜, 도 4c에 도시한 바와 같이, Si 원자의 미결합수에, 복수의 Si 원자에 대하여 흡착하는 물질을 결합시킨다. 흡착의 모드로서는, 복수의 Si 원자에 대하여 "공유 결합"이나 "분자간 결합"하는 물질이다. 도 4c에서는, 예를 들어 "PH"를 Si 원자의 미결합수에 결합시킨다.
이렇게 도 1 중의 스텝 2에 나타내는 "결정화 억제 처리"에서는, Si 원자의 미결합수에, 복수의 Si 원자에 대하여 흡착하는 물질을 결합시킨다. 이러한 처리에 의해, 웨이퍼(1)의 격자 상수가 변경되고, 다음으로 성막되는 비정질 Si막에 발생하는 국소적인 결정화를 억제할 수 있다.
스텝 2의 처리 조건의 일례는,
PH3 유량: 100 내지 1000sccm
처리 시간: 1 내지 60min
처리 온도: 300 내지 800℃
처리 압력: 133.3 내지 53320Pa(1 내지 400Torr)
(본 명세서에서는, 1Torr를 133.3Pa이라 정의함)
이다.
본 예에서는 "결정화 억제 처리"에 사용하는 처리 가스로서 PH3, 즉 포스핀계 가스(PH3, P2H4 등)를 사용했지만, 포스핀계 가스 이외의 가스로서는
보란계 가스
탄화수소계 가스
유기 실란계 가스
등도 "결정화 억제 처리"에 사용할 수 있다. 이렇게 결정화 억제 처리 가스에는, 인(P), 붕소(B), 탄소(C) 등을 포함하는 가스를 사용하면 된다.
이어서, 도 1 중의 스텝 3 및 도 2d에 도시한 바와 같이, 웨이퍼(1)의, 결정화 억제 처리가 실시된 피처리면 위에 비정질 Si를 퇴적하여, 비정질 Si막(4)을 형성한다. 비정질 Si막(4)은, 예를 들어 실리콘 원료 가스를, 웨이퍼(1)가 수용되어 있는 성막 장치의 처리실 내에 공급함으로써 성막된다. 본 예에서는 실리콘 원료 가스로서, 수소를 포함하는 실리콘 원료 가스, 예를 들어 디실란(Si2H6)을 사용하였다.
스텝 3의 처리 조건의 일례는,
Si2H6 유량: 10 내지 1000sccm
처리 시간: 1min 이상
처리 온도: 350 내지 450℃
처리 압력: 13.3 내지 1333.3Pa(0.1 내지 10Torr)
이다.
본 예에서는, 실리콘 원료 가스로서 Si2H6을 사용했지만, 실리콘 원료 가스는 Si2H6에 한정되는 것은 아니다. 비정질 Si막(4)을 성막하기 위한 원료 가스로서는, 수소와 실리콘을 포함하는 가스이면 된다.
이어서, 도 1 중의 스텝 4 및 도 2e에 도시한 바와 같이, 비정질 Si막(4)이 형성된 웨이퍼(1)에 대하여 고상 에피택셜 성장 처리를 행한다. 고상 에피택셜 성장 처리는, 예를 들어 불활성 가스 분위기 중에서 행하여지는 열처리이다. 불활성 가스의 일례는, 예를 들어 질소 가스이다. 고상 에피택셜 성장 처리가 행해짐으로써, 비정질 Si막(4)은, 결정화한 Si막(4a)이 된다. 결정화한 Si막(4a)은, 예를 들어 단결정이다.
스텝 4의 처리 조건의 일례는, 불활성 가스 분위기 중,
처리 시간: 60min
처리 온도: 300 내지 1000℃
처리 압력: 133.3 내지 101308Pa(1 내지 760Torr)
이다.
또한, 본 예에서는, 고상 에피택셜 성장 처리를 불활성 가스 분위기 중에서 행했지만, 수소 가스 분위기 중에서 행해도 되고, 성막 장치의 처리실 내를 진공 상태로 해서 행해도 된다.
이러한 제1 실시 형태에 따른 실리콘막의 성막 방법에 의하면, 단결정 Si 위에 비정질 Si막(4)을 성막하기 전에, 단결정 Si의 피처리면에 대하여 "결정화 억제 처리"를 행한다. 이에 의해, 비정질 Si막(4)을 결정화했을 때 표면에 발생하는 "파셋트" 등의 요철을 억제하는 것이 가능하게 되는 이점을 얻을 수 있다.
또한, 제1 실시 형태에서는, 단결정 Si 위에 결정화시킨 Si를 형성했지만, 단결정 Ge 위에 결정화시킨 Ge를 형성해도 되고, 단결정 SiGe 위에 결정화시킨 SiGe를 형성해도 된다.
(제2 실시 형태)
<성막 방법>
제2 실시 형태는, 주로 헤테로 에피택셜 성장에 관한 형태이다.
도 5는 본 발명의 제2 실시 형태에 관한 실리콘 게르마늄 막의 성막 방법의 일례를 나타내는 흐름도, 도 6a 내지 도 6e는 도 5에 도시하는 시퀀스 중의 피처리체의 상태를 개략적으로 도시하는 단면도이다.
도 5 및 도 6a 내지 도 6e에 도시한 바와 같이, 제2 실시 형태가 제1 실시 형태와 다른 점은, 제1 실시 형태에서는, 단결정 Si 위에 결정화한 Si막(4a)을 성막한 것에 반해, 단결정 Si 위에 결정화한 SiGe막(8a)을 성막한 것이다.
먼저, 도 5 중의 스텝 1, 스텝 2, 및 도 6a 내지 도 6c에 도시한 바와 같이, 제1 실시 형태와 마찬가지로 하여, 웨이퍼(1)의 피처리면에 노출된 단결정 Si의 표면에 대하여 결정화 억제 처리를 행한다.
이어서, 도 5 중의 스텝 3a 및 도 6d에 도시한 바와 같이, 웨이퍼(1)의, 결정화 억제 처리가 실시된 피처리면 위에 비정질 SiGe를 퇴적하여, 비정질 SiGe막(8)을 형성한다. 비정질 SiGe막(8)은, 예를 들어 실리콘을 포함하는 가스와 게르마늄을 포함하는 가스를 포함한 실리콘 게르마늄 원료 가스를, 웨이퍼(1)가 수용되어 있는 성막 장치의 처리실 내에 공급함으로써 성막된다. 본 예에서는 실리콘 게르마늄 원료 가스로서, 수소 및 실리콘을 포함하는 가스, 예를 들어 모노실란(SiH4)과, 게르마늄을 포함하는 가스, 예를 들어 모노 게르만(GeH4)을 사용하였다.
스텝 3a의 처리 조건의 일례는,
SiH4 유량: 0을 초과 내지 5000sccm
GeH4 유량: 0을 초과 내지 5000sccm
처리 시간: 5min 이상
처리 온도: 250 내지 450℃
처리 압력: 13.33 내지 533.2Pa(0.1 내지 4Torr)
이다.
본 예에서는, 실리콘 게르마늄 원료 가스로서 SiH4 및 GeH4를 사용했지만, 실리콘 게르마늄 원료 가스는 SiH4 및 GeH4에 한정되는 것은 아니다. 비정질 SiGe막(8)을 성막하기 위한 원료 가스로서는, 수소, 실리콘 및 게르마늄을 포함하는 가스이면 된다.
제2 실시 형태는, 단결정 Si 위에 결정화한 SiGe막을 성막하고자 하는, 소위 "헤테로 에피택셜"이다. 헤테로 에피택셜에 있어서는 결정의 부정합을 한 요인으로 해서 "미스피트 전이"가 발생한다. 제2 실시 형태를 참조하여 설명하면, 웨이퍼(1)의 Si의 격자 상수와, 결정화한 SiGe의 격자 상수가 다르다. 이 때문에, 도 6e에 도시한 바와 같이, 결정화한 SiGe막에 "미스피트 전이(7)"가 발생한다.
도 7a 및 도 7b는, 참고 예를 도시하는 단면도이다.
예를 들어, 도 7a 및 도 7b에 도시한 바와 같이, 웨이퍼(1)의 피처리면에 노출된 단결정 Si 위에 비정질 SiGe막(8)을 형성했다고 하자. 결정화한 SiGe막(8a)에는 미스피트 전이(7)가, 예를 들어 규칙적으로 발생한다. 미스피트 전이(7)가 발생한 상태에서 결정 성장시키면, 결정화한 SiGe막(8a)의 표면에는 "미스피트 전이(7)를 따른 단차"(크로스 해치 패턴)가 발생한다.
이러한 "미스피트 전이(7)를 따른 단차"의 발생을 억제하기 위해서는, 제1 실시 형태와 마찬가지로, 비정질 SiGe막(8)을 형성하기 전에, 웨이퍼(1)의 피처리면의 표면의 격자 상수를 변경하면 된다. 제2 실시 형태에서는, 도 5 중의 스텝 2에서, 웨이퍼(1)의 피처리면의 표면의 격자 상수가 변경되어 있다.
이어서, 도 5 중의 스텝 4 및 도 6e에 도시한 바와 같이, 비정질 SiGe막(8)이 형성된 웨이퍼(1)에 대하여 제1 실시 형태와 마찬가지로, 고상 에피택셜 성장 처리를 행한다. 고상 에피택셜 성장 처리의 조건은, 예를 들어 제1 실시 형태와 마찬가지이면 된다. 고상 에피택셜 성장 처리가 행해짐으로써, 비정질 SiGe막(8)은, 결정화한 SiGe막(8a)이 된다.
이러한 제2 실시 형태에 관한 실리콘 게르마늄 막의 성막 방법에 의하면, 단결정 Si 위에 비정질 SiGe막(8)을 성막하기 전에, 단결정 Si의 피처리면에 대하여 "결정화 억제 처리"를 행한다. 비정질 SiGe막(8)이 결정화된 SiGe막(8a)에는 "미스피트 전이"(7)는 발생하지만, 비정질 SiGe막(8)이 형성된 상태에서, 고상 에피택셜 성장 처리가 행하여진다. 이 때문에, "결정화 억제 처리"를 행하지 않는 경우와 비교하여 비정질 SiGe막(8)의 내부에 미스피트 전이가 발생하는 것뿐이다. 따라서, 비정질 SiGe막(8)을 결정화했을 때 결정화된 SiGe막(8a)의 표면에 발생하는 "미스피트 전이에 기인한 단차"와 같은 요철을 억제하는 것이 가능하게 되는 이점을 얻을 수 있다.
또한, 제2 실시 형태에서는, 단결정 Si 위에 결정화시킨 SiGe를 형성했지만, 결정화시킨 Ge를 형성해도 되고, 단결정 Ge 위에 결정화시킨 SiGe나 Si를 형성해도 된다. 또한, 단결정 SiGe의 위에 결정화시킨 Si나 Ge를 형성해도 된다.
(제3 실시 형태)
제3 실시 형태는, 상기 제1, 제2 실시 형태에 관한 성막 방법을 실시하는 것이 가능한 성막 장치의 일례에 관한 것이다.
도 8은 본 발명의 제3 실시 형태에 관한 성막 장치의 일례를 개략적으로 도시하는 종단면도이다.
도 8에 도시한 바와 같이, 성막 장치(100)는, 하단이 개구된 천장이 있는 원통체 형상의 처리실(101)을 갖고 있다. 처리실(101)의 전체는, 예를 들어 석영에 의해 형성되어 있다. 처리실(101) 내의 천장에는, 석영제의 천장판(102)이 설치되어 있다. 처리실(101)의 하단 개구부에는, 예를 들어 스테인레스 스틸에 의해 원통체 형상으로 성형된 매니폴드(103)가 O링 등의 시일 부재(104)를 개재해서 연결되어 있다.
매니폴드(103)는, 처리실(101)의 하단을 지지하고 있다. 매니폴드(103)의 하방으로부터는, 피처리체로서 복수매, 예를 들어 50 내지 100매의 반도체 웨이퍼, 본 예에서는, 실리콘 웨이퍼(1)를 다단으로 적재 가능한 석영제의 웨이퍼 보트(105)가 처리실(101) 내에 삽입 가능하게 되어 있다. 웨이퍼 보트(105)는 복수개의 지주(106)를 갖고, 지주(106)에 형성된 홈에 의해 복수매의 웨이퍼(1)가 지지되도록 되어 있다.
웨이퍼 보트(105)는, 석영제의 보온통(107)을 개재해서 테이블(108) 위에 적재되어 있다. 테이블(108)은, 매니폴드(103)의 하단 개구부를 개폐하는, 예를 들어 스테인레스 스틸제의 덮개부(109)를 관통하는 회전축(110) 위에 지지된다. 회전축(110)의 관통부에는, 예를 들어 자성 유체 시일(111)이 설치되어, 회전축(110)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 덮개부(109)의 주변부와 매니폴드(103)의 하단부와의 사이에는, 예를 들어 O링으로 이루어지는 시일 부재(112)가 설치되어 있다. 이에 의해 처리실(101) 내의 시일성이 유지되고 있다. 회전축(110)은, 예를 들어 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 지지된 아암(113)의 선단에 설치되어 있다. 이에 의해, 웨이퍼 보트(105) 및 덮개부(109) 등은, 일체적으로 승강되어서 처리실(101) 내에 대하여 삽입 분리된다.
성막 장치(100)는, 처리실(101) 내에, 처리에 사용하는 가스를 공급하는 처리 가스 공급 기구(114)와, 처리실(101) 내에, 불활성 가스를 공급하는 불활성 가스 공급 기구(115)를 갖고 있다.
처리 가스 공급 기구(114)는, 결정화 억제 처리 가스 공급원(117a), Si를 포함하는 처리 가스 공급원(117b), Ge를 포함하는 처리 가스 공급원(117c) 및 결정화 처리 가스 공급원(117d)을 포함하여 구성되어 있다.
본 예에서는, 결정화 억제 처리 가스 공급원(117a)은, 결정화 억제 처리 가스로서 PH3 가스를, Si를 포함하는 처리 가스 공급원(117b)은, Si를 포함하는 처리 가스로서 Si2H6 가스를, Ge를 포함하는 처리 가스 공급원(117c)은, Ge를 포함하는 처리 가스로서 GeH4 가스를, 결정화 처리 가스 공급원(117d)은, 결정화 처리 가스로서 H2 가스를, 각각 처리실(101) 내에 공급한다.
불활성 가스 공급 기구(115)는, 불활성 가스 공급원(120)을 포함하여 구성되어 있다. 불활성 가스 공급원(120)은 불활성 가스로서 N2 가스를, 처리실(101) 내에 공급한다.
또한, 성막 장치(100)가 "실리콘막의 성막" 전용으로 하는 경우에는, Ge를 포함하는 처리 가스 공급원(117c)은 생략해도 되고, "게르마늄 막의 성막" 전용으로 하는 경우에는, Si를 포함하는 처리 가스 공급원(117b)은 생략해도 된다. 또한, 성막 장치(100)가 "결정화 처리" 시에, 불활성 가스, 예를 들어 N2 가스를 사용하는 경우에는, 결정화 처리 가스 공급원(117d)을 생략해도 된다. 이 경우에는, 결정화 처리 가스로서 N2 가스가, 불활성 가스 공급원(120)으로부터 처리실(101) 내에 공급된다.
결정화 억제 처리 가스 공급원(117a)은, 유량 제어기(121a) 및 개폐 밸브(122a)를 통해서 분산 노즐(123a)에 접속되어 있다. 마찬가지로, Si를 포함하는 처리 가스 공급원(117b)은, 유량 제어기(121b) 및 개폐 밸브(122b)를 통해서 도시하지 않은 분산 노즐(123b)에, 마찬가지로, Ge를 포함하는 처리 가스 공급원(117c)은, 유량 제어기(121c) 및 개폐 밸브(122c)를 통해서 도시하지 않은 분산 노즐(123c)에, 결정화 처리 가스 공급원(117d)은, 유량 제어기(121d) 및 개폐 밸브(122d)를 통해서 분산 노즐(123d)에, 각각 접속되어 있다.
분산 노즐(123a 내지 123d)은 석영관으로 이루어지고, 매니폴드(103)의 측벽을 내측으로 관통해서 상측 방향으로 굴곡되어 수직으로 연장된다. 분산 노즐(123a 내지 123d)의 수직 부분에는, 복수의 가스 토출 구멍(124a 내지 124d)이 소정의 간격을 두고 형성되어 있다. 결정화 억제 처리 가스, Si를 포함하는 처리 가스, Ge를 포함하는 처리 가스, 결정화 처리 가스는 각각, 가스 토출 구멍(124a 내지 124d)으로부터 처리실(101) 내를 향해서 수평 방향으로 대략 균일하게 토출된다.
불활성 가스 공급원(120)은 유량 제어기(121e) 및 개폐 밸브(122e)를 통해서 노즐(128)에 접속되어 있다. 노즐(128)은, 매니폴드(103)의 측벽을 관통하여, 그 선단으로부터 불활성 가스를 처리실(101) 내에 수평 방향을 향해서 토출시킨다.
처리실(101) 내의, 분산 노즐(123a 내지 123d)과 반대측의 부분에는, 처리실(101) 내를 배기하기 위한 배기구(129)가 형성되어 있다. 배기구(129)는, 처리실(101)의 측벽을 상하 방향으로 깎아냄으로써 가늘고 길게 형성되어 있다. 처리실(101)의 배기구(129)에 대응하는 부분에는, 배기구(129)를 덮도록 단면이 역 ㄷ자 형상으로 성형된 배기구 커버 부재(130)가 용접에 의해 설치되어 있다. 배기구 커버 부재(130)는, 처리실(101)의 측벽을 따라 상방으로 연장되어 있고, 처리실(101)의 상방에 가스 출구(131)를 규정하고 있다. 가스 출구(131)에는, 진공 펌프 등을 포함하는 배기 기구(132)가 접속된다. 배기 기구(132)는, 처리실(101) 내를 배기함으로써 처리에 사용한 처리 가스의 배기 및 처리실(101) 내의 압력을 처리에 따른 처리 압력으로 한다.
처리실(101)의 외주에는 통체 형상의 가열 장치(133)가 설치되어 있다. 가열 장치(133)는, 처리실(101) 내에 공급된 처리 가스를 활성화함과 함께, 처리실(101) 내에 수용된 피처리체, 본 예에서는 웨이퍼(1)를 가열한다.
성막 장치(100)의 각 부의 제어는, 예를 들어 마이크로프로세서(컴퓨터)로 이루어지는 컨트롤러(150)에 의해 행하여진다. 컨트롤러(150)에는, 유저 인터페이스(151)가 접속되어 있다. 유저 인터페이스(151)는, 오퍼레이터가 성막 장치(100)를 관리하기 위해서, 커맨드의 입력 조작 등을 행하기 위한 터치 패널 디스플레이나 키보드 등을 포함하는 입력부 및 성막 장치(100)의 가동 상황을 가시화해서 표시하는 디스플레이 등을 포함하는 표시부가 구비되어 있다.
컨트롤러(150)에는 기억부(152)가 접속되어 있다. 기억부(152)는, 성막 장치(100)에서 실시되는 각종 처리를 컨트롤러(150)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 처리를 실시시키기 위한 프로그램, 즉 레시피가 저장된다. 레시피는, 예를 들어 기억부(152) 중 기억 매체에 기억된다. 기억 매체는, 하드 디스크나 반도체 메모리이어도 되고, CD-ROM, DVD, 플래시 메모리 등의 가반성의 것이어도 된다. 또한, 다른 장치로부터, 예를 들어 전용 회선을 통해서 레시피를 적절히 전송시키도록 해도 된다. 레시피는, 필요에 따라, 유저 인터페이스(151)로부터의 지시 등에 의해 기억부(152)로부터 판독되고, 판독된 레시피에 따른 처리를 컨트롤러(150)가 실시함으로써, 성막 장치(100)는, 컨트롤러(150)의 제어 하에 원하는 처리가 실시된다.
본 예에서는, 컨트롤러(150)의 제어 하에서, 상기 제1, 제2 실시 형태에 관한 성막 방법을 실시한다. 상기 제1, 제2 실시 형태에 관한 성막 방법은, 도 8에 도시한 바와 같은 성막 장치(100)에 의해 실시할 수 있다.
이상, 본 발명을 제1, 제2 실시 형태를 따라서 설명했지만, 본 발명은 상기 제1, 제2 실시 형태에 한정되지 않으며, 그 취지를 일탈하지 않는 범위에서 다양하게 변형 가능하다.
예를 들어, 상기 제1, 제2 실시 형태에서는, 웨이퍼(1), 즉, 원래 단결정으로서 형성된 단결정 Si의 피처리면에 대하여 "결정화 억제 처리"을 행했지만, 비정질 Si를 고상 에피택셜 성장 처리에 의해 결정화된 Si를 피처리면으로 하는 경우에도, 상술한 이점과 마찬가지의 이점을 얻을 수 있다. 즉, 상기 제1, 제2 실시 형태는, 원래 단결정이었던 것 및 결정화 처리에 의해 결정화(단결정화)시킨 것 양쪽 모두 유효하다.
또한, 제1, 제2 실시 형태에서는, 단결정 또는 결정화된 Si의 피처리면에 대하여 "결정화 억제 처리"를 행하고 나서 결정화한 Si막(4a) 또는 결정화한 SiGe막(8a)을 성막하는 예를 나타냈다. 그러나, 단결정 또는 결정화된 SiGe의 피처리면에 대하여 "결정화 억제 처리"를 행하고 나서 결정화한 Si막(4a) 또는 결정화한 SiGe막(8a)을 성막하도록 해도 되고, 단결정 또는 결정화된 Ge의 피처리면에 대하여 결정화한 Si막 또는 결정화한 Ge막 또는 결정화한 SiGe막을 성막하도록 해도 된다.
또한, 제1, 제2 실시 형태에서는 처리 조건을 구체적으로 예시했지만, 처리 조건은, 상기 구체적인 예시에 한정되는 것은 아니다. 처리 조건은, 예를 들어 피처리체를 수용하는 처리실의 용적이나, 처리 압력의 변경 등에 따라서 변경하는 것이 가능하다.
1 : 실리콘 웨이퍼 2 : 자연 산화막
3 : 산소 원자 4 : 비정질 Si막
4a : 결정화한 Si막 6 : 파셋트
7 : 미스피트 전이 8 : 비정질 SiGe막
8a : 결정화한 SiGe막

Claims (20)

  1. 막을 성막하는 성막 방법으로서,
    피처리체의 표면 상에 형성된 결정화시킨 실리콘 막 또는 실리콘 게르마늄 막을 갖는 피처리체를 준비하는 공정과,
    상기 피처리체를 처리실 내에 수용하는 공정과,
    결정화시킨 실리콘 막 또는 실리콘 게르마늄 막 상에 형성되는 막의 결정화를 억제하기 위해 상기 처리실 내에 결정화 억제 처리 가스를 공급하여, 상기 결정화시킨 실리콘 막 또는 실리콘 게르마늄 막의 전체 표면 상의 격자 상수를 변경하는, 결정화 억제 처리 가스 공급 공정과,
    결정화 억제 처리 가스를 공급한 후에, 상기 처리실 내에 원료 가스를 공급하여, 상기 결정화시킨 실리콘 막 또는 실리콘 게르마늄 막 상에 비정질 막을 성막하는 공정을 구비하고,
    상기 결정화 억제 처리 가스는 포스핀계 가스, 보란계 가스, 탄화수소계 가스 및 유기 실란계 가스로 이루어지는 그룹에서 선택되는 성막 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    결정화 억제 처리 가스를 공급하기 전에, 상기 결정화시킨 실리콘 막 또는 실리콘 게르마늄 막의 표면으로부터 산화막을 제거하는 공정을 더 구비하는, 성막 방법.
  6. 제5항에 있어서,
    상기 산화막 제거 공정에 수소를 포함하는 가스를 사용하는, 성막 방법.
  7. 제1항에 있어서,
    원료 가스를 공급한 후에, 상기 비정질 막을 결정화시키는 공정을 더 구비하는, 성막 방법.
  8. 제1항에 있어서,
    상기 결정화시킨 실리콘 막 또는 상기 실리콘 게르마늄 막 상에 형성된 상기 막은, 실리콘 막, 게르마늄 막 및 실리콘 게르마늄 막 중 어느 하나를 포함하는 성막 방법.
  9. 삭제
  10. 제1항에 있어서,
    상기 원료 가스는, 실리콘, 게르마늄 및 실리콘 게르마늄 중 어느 하나를 포함하는 성막 방법.
  11. 제1항에 있어서,
    상기 비정질 막은, 비정질 실리콘 막, 비정질 게르마늄 막 및 비정질 실리콘 게르마늄 막 중 어느 하나를 포함하는 성막 방법.
  12. 결정화시킨 실리콘 막 또는 실리콘 게르마늄 막의 표면 상에, 막을 성막하는 성막 방법으로서,
    상기 결정화시킨 실리콘 막 또는 상기 실리콘 게르마늄 막의 전체 표면의 격자 상수를 변경하는 공정과,
    격자 상수를 변경한 후에, 상기 결정화시킨 실리콘 막 또는 상기 실리콘 게르마늄 막의 표면 상에 비정질 막을 성막하는 공정을 구비하며,
    격자 상수 변경 공정에, 포스핀계 가스, 보란계 가스, 탄화수소계 가스 또는 유기 실란계 가스가 사용되는 성막 방법.
  13. 제12항에 있어서,
    격자 상수 변경 공정 전에, 상기 결정화시킨 실리콘 막 또는 상기 실리콘 게르마늄 막의 표면으로부터 산화막을 제거하는 공정을 더 구비하는, 성막 방법.
  14. 제12항에 있어서,
    상기 비정질 막을 결정화시키는 공정을 더 구비하는, 성막 방법.
  15. 삭제
  16. 제12항에 있어서,
    상기 비정질 막은 비정질 실리콘 막, 비정질 게르마늄 막 및 비정질 실리콘 게르마늄 막 중 어느 하나를 포함하는 성막 방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020150120425A 2014-09-05 2015-08-26 성막 방법 및 성막 장치 KR101895110B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-181416 2014-09-05
JP2014181416A JP6247181B2 (ja) 2014-09-05 2014-09-05 シリコン又はゲルマニウム又はシリコンゲルマニウム膜の成膜方法および成膜装置

Publications (2)

Publication Number Publication Date
KR20160029664A KR20160029664A (ko) 2016-03-15
KR101895110B1 true KR101895110B1 (ko) 2018-09-04

Family

ID=55438163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150120425A KR101895110B1 (ko) 2014-09-05 2015-08-26 성막 방법 및 성막 장치

Country Status (4)

Country Link
US (1) US9966256B2 (ko)
JP (1) JP6247181B2 (ko)
KR (1) KR101895110B1 (ko)
TW (1) TWI635555B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6952620B2 (ja) * 2018-02-23 2021-10-20 東京エレクトロン株式会社 シリコン膜またはゲルマニウム膜またはシリコンゲルマニウム膜を成膜する方法および装置
JP7213726B2 (ja) * 2019-03-13 2023-01-27 東京エレクトロン株式会社 成膜方法及び熱処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050064686A1 (en) * 2003-09-23 2005-03-24 Dureseti Chidambarrao Strained silicon on relaxed sige film with uniform misfit dislocation density
US20120156835A1 (en) * 2010-12-06 2012-06-21 Sharp Kabushiki Kaisha Etching method and manufacturing method of thin film transistor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5345923B2 (ko) 1973-07-04 1978-12-09
JPH05243148A (ja) * 1992-03-02 1993-09-21 Nec Corp デルタドーピング多層膜半導体単結晶の作製方法
JP2928071B2 (ja) * 1993-12-22 1999-07-28 日本電気株式会社 アモルファスシリコン膜の形成方法
JPH0855797A (ja) * 1994-08-17 1996-02-27 Hitachi Ltd 半導体装置およびその製造方法
JPH08227994A (ja) 1994-12-20 1996-09-03 Toshiba Microelectron Corp 半導体装置の製造方法
JP2701793B2 (ja) * 1995-06-15 1998-01-21 日本電気株式会社 半導体装置の製造方法
JP4488550B2 (ja) * 1999-06-09 2010-06-23 富士電機システムズ株式会社 薄膜太陽電池とその製造方法
JP2002025972A (ja) * 2000-07-04 2002-01-25 Asahi Kasei Microsystems Kk 半導体装置の製造方法
JP2004281591A (ja) * 2003-03-14 2004-10-07 Hitachi Ltd 半導体エピタキシャルウエハとその製法，半導体装置及びその製法
JP2004349374A (ja) 2003-05-21 2004-12-09 Toshiba Ceramics Co Ltd 歪みシリコン基板ウエハの製造方法
JP2004356164A (ja) 2003-05-27 2004-12-16 Toshiba Ceramics Co Ltd 歪みシリコン基板ウエハの製造方法
JP2006210697A (ja) 2005-01-28 2006-08-10 Toshiba Ceramics Co Ltd 歪みシリコンウェーハ
JP2006210698A (ja) 2005-01-28 2006-08-10 Toshiba Ceramics Co Ltd 歪みシリコンウェーハ
EP2104135B1 (en) 2008-03-20 2013-06-12 Siltronic AG A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer
JP5023004B2 (ja) * 2008-06-30 2012-09-12 株式会社日立国際電気 基板処理方法及び基板処理装置
JP5573772B2 (ja) * 2010-06-22 2014-08-20 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2013162028A (ja) 2012-02-07 2013-08-19 Mitsubishi Electric Corp 非晶質シリコン膜の製膜方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050064686A1 (en) * 2003-09-23 2005-03-24 Dureseti Chidambarrao Strained silicon on relaxed sige film with uniform misfit dislocation density
US20120156835A1 (en) * 2010-12-06 2012-06-21 Sharp Kabushiki Kaisha Etching method and manufacturing method of thin film transistor

Also Published As

Publication number Publication date
JP2016058444A (ja) 2016-04-21
JP6247181B2 (ja) 2017-12-13
US20160071728A1 (en) 2016-03-10
TW201614757A (en) 2016-04-16
TWI635555B (zh) 2018-09-11
KR20160029664A (ko) 2016-03-15
US9966256B2 (en) 2018-05-08

Similar Documents

Publication Publication Date Title
JP7383669B2 (ja) 二次元材料を製造する方法
JP5741382B2 (ja) 薄膜の形成方法及び成膜装置
KR101813312B1 (ko) 실리콘막의 성막 방법, 박막의 성막 방법 및 단면 형상 제어 방법
KR101434342B1 (ko) 성막 방법 및 성막 장치
CN103228827B (zh) 外延碳化硅单晶基板的制造方法
KR101682747B1 (ko) 시드층의 형성 방법, 실리콘막의 성막 방법 및 성막 장치
KR102072270B1 (ko) 오목부 내의 결정 성장 방법 및 처리 장치
KR20130011926A (ko) 어모퍼스 실리콘막의 성막 방법 및 성막 장치
JP5158068B2 (ja) 縦型熱処理装置及び熱処理方法
JP5925673B2 (ja) シリコン膜の成膜方法および成膜装置
US7029995B2 (en) Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
US9997354B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6868686B2 (ja) 成膜装置及びそのクリーニング方法
US11164744B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TWI609982B (zh) 鍺膜之成膜方法及成膜裝置
KR101895110B1 (ko) 성막 방법 및 성막 장치
CN103088314B (zh) 成膜装置及其运用方法
CN103088313B (zh) 成膜装置及其运用方法
JP5854112B2 (ja) 薄膜の形成方法及び成膜装置
KR102372135B1 (ko) 실리콘막 또는 게르마늄막 또는 실리콘 게르마늄막을 성막하는 방법 및 장치
CN109891555B (zh) 低温外延层形成方法
KR102006523B1 (ko) Ⅳ족 반도체의 결정화 방법 및 성막 장치
CN116334576A (zh) 外延反应器系统及其使用方法
JP2000351694A (ja) 混晶膜の気相成長方法およびその装置
JP2018160516A (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant