TWI635555B - 成膜方法及成膜裝置 - Google Patents

成膜方法及成膜裝置 Download PDF

Info

Publication number
TWI635555B
TWI635555B TW104128550A TW104128550A TWI635555B TW I635555 B TWI635555 B TW I635555B TW 104128550 A TW104128550 A TW 104128550A TW 104128550 A TW104128550 A TW 104128550A TW I635555 B TWI635555 B TW I635555B
Authority
TW
Taiwan
Prior art keywords
film
gas
silicon
processing
processing chamber
Prior art date
Application number
TW104128550A
Other languages
English (en)
Other versions
TW201614757A (en
Inventor
高木聰
高橋和也
村上博紀
鈴木大介
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201614757A publication Critical patent/TW201614757A/zh
Application granted granted Critical
Publication of TWI635555B publication Critical patent/TWI635555B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/026—Solid phase epitaxial growth through a disordered intermediate layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/04—Isothermal recrystallisation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02669—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation inhibiting elements

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一種矽或鍺或矽鍺膜之成膜方法，係在被處理體之被處理面上形成膜，其包含以下步驟：(1)收容步驟，將在前述被處理面上具有單晶質的前述被處理體收容於處理室內；(2)供給步驟，將抑制「成膜在前述被處理面上的單晶質之結晶化」的結晶化抑制處理氣體供給至前述處理室內；及(3)成膜步驟，將原料氣體供給至前述處理室內，在前述被處理體之被處理面上形成非晶質膜。

Description

成膜方法及成膜裝置
本發明係關於之成膜方法及成膜裝置。
在半導體製程中，經常使用磊晶成長法來作為在半導體基板上形成例如新的半導體層的方法。例如在單晶Si基板上形成新的Si單晶層（Si磊晶層）的情形。
例如，已知有： ・ 在單晶Si基板上形成非晶質Si層； ・ 在形成的非晶質Si層施加熱處理，以露出的單晶Si之表面為晶種進行固相磊晶成長。
又，Si之外，就能夠進一步實現半導體積體電路裝置之高性能化的半導體材料而言，矽鍺（SiGe）及鍺（Ge）備受矚目。意即，SiGe及Ge因為載子移動率比Si更高，所以使用SiGe及Ge，能藉以進一步達成電晶體的動作之高速化。
例如，已知有： ・ 在單晶Si基板上使SiGe磊晶層成長。
(發明所欲解決之問題)
然而，主要於同質磊晶成長中，例如在單晶Si基板上使Si磊晶層成長時，在Si磊晶層之表面會產生稱為“晶面(facet)”的“金字塔狀尖銳部位”。
又，主要於異質磊晶成長中，例如在單晶Si基板上使SiGe磊晶層成長時，會因為Si的晶格常數與SiGe的晶格常數之差異，而在SiGe磊晶層之表面產生稱為“交叉影線(cross hatch)圖案”的“粗糙”。
又，不易在單晶基板上沉積形成非晶質的膜。此係因為沉積在襯底的單晶之上的膜，會拖累襯底的單晶基板之晶格常數。
本發明提供一種成膜方法及可實施該成膜方法之成膜裝置，即使在單晶Si或單晶Ge或單晶SiGe上使結晶化的Si膜或Ge膜或SiGe膜成長，也能抑制「表面上由“晶面”或“交叉影線圖案”等所致的凹凸之發生」。
又，本發明提供一種成膜方法及可實施該成膜方法之成膜裝置，能在單晶Si或單晶Ge或單晶SiGe上沉積形成非晶質的Si膜或Ge膜或SiGe膜。 (解決問題之技術手段)
本發明之第1態樣之成膜方法係在被處理體之被處理面上形成膜，其包含以下步驟：(1)收容步驟，將在前述被處理面上具有單晶質的前述被處理體收容於處理室內；(2)供給步驟，將抑制「成膜在前述被處理面上的單晶質之結晶化」的結晶化抑制處理氣體供給至前述處理室內；及(3)成膜步驟，將原料氣體供給至前述處理室內，在前述被處理體之被處理面上形成非晶質膜。
本發明第2態樣之成膜方法係在單晶質之表面上形成膜，其包含以下步驟：(1)改變步驟，改變前述單晶質之表面的晶格常數；及(2)成膜步驟，在前述單晶質之表面上形成非晶質膜。
本發明之第3態樣之成膜裝置係在被處理體之被處理面上形成矽膜，其包含：處理室，收容前述被處理體；氣體供給機構，將結晶化抑制處理氣體、含矽的氣體、及惰性氣體供給至前述處理室內；加熱裝置，對於前述處理室內進行加熱；排氣裝置，對於前述處理室內進行排氣；及控制器，控制前述氣體供給機構、前述加熱裝置、前述排氣裝置；且前述控制器控制前述氣體供給機構、前述加熱裝置、及前述排氣裝置，在前述處理室內對於前述被處理體實施第1態樣之成膜方法。
本發明之第4態樣之成膜裝置係在被處理體之被處理面上形成鍺膜，其包含：處理室，收容前述被處理體；氣體供給機構，將結晶化抑制處理氣體、含鍺的氣體、及惰性氣體供給至前述處理室內；加熱裝置，對於前述處理室內進行加熱；排氣裝置，對於前述處理室內進行排氣；及控制器，控制前述氣體供給機構、前述加熱裝置、及前述排氣裝置；且前述控制器控制前述氣體供給機構、前述加熱裝置、及前述排氣裝置，在前述處理室內對於前述被處理體實施第1態樣之成膜方法。
本發明之第5態樣之成膜裝置係在被處理體之被處理面上形成矽鍺膜，其包含：處理室，收容前述被處理體；氣體供給機構，將結晶化抑制處理氣體、含矽的氣體、含鍺的氣體及惰性氣體供給至前述處理室內；加熱裝置，對於前述處理室內進行加熱；排氣裝置，對於前述處理室內進行排氣；及控制器，控制前述氣體供給機構、前述加熱裝置、及前述排氣裝置；且前述控制器控制前述氣體供給機構、前述加熱裝置、及前述排氣裝置，在前述處理室內對於前述被處理體實施第1態樣之成膜方法。
(實施發明之較佳形態)
以下參照圖式說明本發明之數個實施形態。另，全圖式中，於共通的部分標註共通的元件符號。在下述詳細說明中，提供許多具體性的詳細內容以便充分理解本案說明。然而，顯然通常知識者無須此種詳細說明即可得知本案揭示。在其他例中，為避免混淆各種實施形態，而未詳細顯示公知方法、程序、系統及構成要素。 （第1實施形態） ＜成膜方法＞
第1實施形態主要係關同質磊晶成長之形態。
圖1係顯示本發明第1實施形態的矽膜之成膜方法的一例之流程圖，圖2A～圖2E係概略性顯示圖1所示順序中的被處理體之狀態的剖視圖。
首先，如圖2A所示，準備例如矽晶圓（以下僅稱晶圓）1來作為被處理體。晶圓1係單晶Si。單晶Si之被處理面上形成有薄皮膜狀的自然氧化膜2。另，在本例係例示自然氧化膜2，但在自然氧化膜2以外，亦有時為藉由與大氣以外的化學性反應而形成在單晶Si之被處理面上的化學氧化膜。
其次，如圖1中的步驟1及圖2B所示，從晶圓1之被處理面去除自然氧化膜2。就自然氧化膜2的去除方法而言，可舉出有使用含有可去除自然氧化膜2之氫的物質，例如稀氟酸（DHF）的濕式洗淨（亦稱為濕式蝕刻），或者使用氨（NH3 ）氣與氟酸（HF）氣體的化學性氧化膜去除（COR）。藉此，晶圓1之被處理面露出單晶Si。
其次，如圖1中的步驟2及圖2C所示，對於在晶圓1之被處理面露出的單晶Si之表面進行結晶化抑制處理。本例所述的“結晶化抑制”係意指對於之後形成的非晶質Si膜之結晶化加以抑制。結晶化抑制處理在本例中係使用氣體的化學性處理。在本例中，係於結晶化抑制處理使用含氫的氣體，例如磷化氫（PH3 ）氣體。PH3 氣體係例如供給至收容有晶圓1的成膜裝置之處理室（後述）內。
在單晶例如單晶Si基板上使結晶化的Si成長時，就該結晶化的Si之表面上發生“晶面”的原因之一而言，本案發明人發現係單晶Si的被處理面上具有極微量殘留的“氧原子”。
圖3A及圖3B係顯示參考例的剖視圖。
自然氧化膜2等薄皮膜狀的SiO2 ，可藉由在步驟1中的濕式洗淨或COR處理來去除。然而，有時例如圖3A所示，極微量的氧原子3鍵結至位於被處理面最頂部的Si之空鍵而殘留下來。在局部性殘留有氧原子3的被處理面上沉積非晶質Si並形成非晶質Si膜4時，在殘留有氧原子3的部分，與在其他部分，非晶質Si膜4之沉積率會改變。
因此，如圖3B所示，結晶化的Si膜4a之表面發生金字塔狀的“晶面6”。
為了對於此種金字塔狀的“晶面6”之發生加以抑制，在第1實施形態中藉由濕式洗淨或COR處理而去除自然氧化膜2等薄皮膜狀的SiO2 之後，再去除殘留的“氧原子”。
圖4A～圖4C係示意性地顯示單晶Si之構造。
如圖4A所示，在單晶Si之構造中，單一Si原子具有的4個化學鍵分別鍵結有Si原子，Si規矩地排列。然而，在單晶Si的最頂部（被處理面），Si原子的化學鍵有一個剩餘。此剩餘的化學鍵通常鍵結有例如氧原子（O），或者在濕式洗淨及COR處理之際，溶液或氣體所含的“氫（H）原子”，或者仍然未鍵結。
所以，如圖4B所示，使鍵結的“氧（O）原子”或“氫（H）原子”盡可能地脫離被處理面，並如圖4C所示，使吸附多數Si原子的物質鍵結至Si原子的空鍵。就吸附的模式而言，係對於多數Si原子進行“共價鍵”或“分子鍵”的物質。在圖4C中，例如使“PH”鍵結至Si原子的空鍵。
如此，在圖1中的步驟2所示之“結晶化抑制處理”中，使吸附多數Si原子的物質鍵結至Si原子的空鍵。此種處理使得晶圓1的晶格常數改變，進而能抑制形成的非晶質Si膜所發生的局部性結晶化。
步驟2之處理條件的一例， PH3 流量：100～1000sccm 處理時間：1～60min 處理溫度：300～800℃ 處理壓力：133.3～53320Pa（1～400Torr）　 （在本說明書中將1Torr定義為133.3Pa）。
在本例中，就使用於“結晶化抑制處理”的處理氣體而言係使用PH3 ，亦即磷化氫系氣體（PH3 、P2 H4 等），就磷化氫系氣體以外的氣體而氣體而言，亦有： 硼烷系氣體； 烴系氣體；及 有機矽烷系氣體； 等可使用於“結晶化抑制處理”。如此，只要將含有磷（P）、硼（B）、碳（C）等者的氣體使用於結晶化抑制處理氣體即可。
其次，如圖1中的步驟3及圖2D所示，將非晶質Si沉積至晶圓1施加有結晶化抑制處理的被處理面上，形成非晶質Si膜4。非晶質Si膜4例如係將矽原料氣體供給至收容有晶圓1的成膜裝置之處理室內，藉以成膜。在本例中，就矽原料氣體而言，係使用含氫的矽原料氣體，例如二矽烷（Si2 H6 ）。
步驟3之處理條件的一例係如下： Si2 H6 流量：10～1000sccm 處理時間：1min以上 處理溫度：350～450℃ 處理壓力：13.3～1333.3Pa（0.1～10Torr）。
在本例中，使用Si2 H6 作為矽原料氣體，但矽原料氣體不限於Si2 H6 。做為用於形成非晶質Si膜4的原料氣體而言，只要係含有氫與矽的氣體即可。
其次，如圖1中的步驟4及圖2E所示，對於形成有非晶質Si膜4的晶圓1進行固相磊晶成長處理。固相磊晶成長處理係例如在惰性氣體之氣體環境中進行的熱處理。惰性氣體的一例例如係氮氣。藉由進行固相磊晶成長處理，非晶質Si膜4成為結晶化的Si膜4a。結晶化的Si膜4a例如係單晶。
步驟4之處理條件的一例係在惰性氣體之氣體環境中， 處理時間：60min　 處理溫度：300～1000℃　 處理壓力：133.3～101308Pa（1～760Torr）。
又，在本例中，係在惰性氣體之氣體環境中進行固相磊晶成長處理，但亦可在氫氣之氣體環境中進行，也可定為在將成膜裝置之處理室內抽空的狀態下進行。
依據此種第1實施形態之矽膜之成膜方法，在單晶Si上形成非晶質Si膜4之前，對於單晶Si的被處理面進行“結晶化抑制處理”。藉此，可獲得能夠對於在使非晶質Si膜4結晶化之際於表面上發生的“晶面”等凹凸加以抑制之優點。
又，在第1實施形態中，係於單晶Si之上形成結晶化的Si，但亦可係於單晶Ge之上形成結晶化的Ge，也可於單晶SiGe之上形成結晶化的SiGe。 （第2實施形態） ＜成膜方法＞
第2實施形態主要係關於異質磊晶成長的形態。
圖5係顯示本發明第2實施形態的矽鍺膜之成膜方法的一例之流程圖，圖6A～圖6E係概略性顯示圖5所示順序中的被處理體之狀態的剖視圖。
如圖5及圖6A～圖6E所示，第2實施形態與第1實施形態不同之處，在於第1實施形態中係於單晶Si上形成結晶化的Si膜4a而言，相對於此，第2實施形態中係於單晶Si上形成結晶化的SiGe膜8a。
首先，如圖5中的步驟1、步驟2及圖6A～圖6C所示，與第1實施形態同樣地對於在晶圓1的被處理面露出的單晶Si之表面進行結晶化抑制處理。
其次，如圖5中的步驟3a及圖6D所示，將非晶質SiGe沉積至晶圓1施加有結晶化抑制處理的被處理面上，形成非晶質SiGe膜8。非晶質SiGe膜8係例如將包括含矽的氣體與含鍺的氣體的矽鍺原料氣體供給至收容有晶圓1的成膜裝置之處理室內，藉以成膜。在本例，就矽鍺原料氣體而言，使用含有氫及矽的氣體，例如甲矽烷（SiH4 ），以及含鍺的氣體，例如甲鍺烷（GeH4 ）。
步驟3a之處理條件的一例為： SiH4 流量：超過0～5000sccm　 GeH4 流量：朝過0～5000sccm　 處理時間：5min以上　 處理溫度：250～450℃　 處理壓力：13.33～533.2Pa（0.1～4Torr）。
在本例中，係使用SiH4 及GeH4 作為矽鍺原料氣體，但矽鍺原料氣體不限定於SiH4 及GeH4 。就用於形成非晶質SiGe膜8的原料氣體而言，只要是含有氫、矽、及鍺的氣體即可。
第2實施形態係欲在單晶Si上形成結晶化的SiGe膜之所謂的“異質磊晶”。在異質磊晶中會發生“錯位差排”而成為結晶不匹配的一個原因。參照第2實施形態進行描述，晶圓1的Si之晶格常數，與結晶化的SiGe之晶格常數不同。因此，如圖6E所示，結晶化的SiGe膜之側發生 “錯位差排7”。
圖7A及圖7B係顯示參考例的剖視圖。
例如圖7A及圖7B所示，定為將非晶質SiGe膜8形成至晶圓1之被處理面露出的單晶Si上。結晶化的SiGe膜8a中例如規則性地發生錯位差排7。發生錯位差排7而直接使結晶成長時，結晶化的SiGe膜8a之表面會發生沿著“錯位差排7的高低落差”（交叉影線圖案）。
為了抑制此種“沿著錯位差排7的高低落差”之發生，只要與第1實施形態同樣地，在形成非晶質SiGe膜8之前改變晶圓1的被處理面之表面的晶格常數。在第2實施形態中，係於圖5中的步驟2，將晶圓1的被處理面之表面的晶格常數加以改變。
其次，如圖5中的步驟4及圖6E所示，對於形成有非晶質SiGe膜8的晶圓1，與第1實施形態同樣地進行固相磊晶成長處理。固相磊晶成長處理之條件只要例如係與第1實施形態同樣即可。藉由進行固相磊晶成長處理，使得非晶質SiGe膜8成為結晶化的SiGe膜8a。
依據此種第2實施形態的矽鍺膜之成膜方法，於單晶Si上形成非晶質SiGe膜8之前，對於單晶Si之被處理面進行“結晶化抑制處理”。在非晶質SiGe膜8所結晶化的SiGe膜8a中會發生“錯位差排”7，但係在形成有非晶質SiGe膜8的狀態下，進行固相磊晶成長處理。因此，相較於不進行“結晶化抑制處理”之情況而言，係在非晶質SiGe膜8內部產生錯位差排。所以能獲得下述優點：能對於非晶質SiGe膜8結晶化之際於結晶化的SiGe膜8a之表面上發生的“源於錯位差排的高低落差”之類的凹凸加以抑制。
又，在第2實施形態中，係在單晶Si之上形成結晶化的SiGe，但亦可形成結晶化的Ge，也可在單晶Ge之上形成結晶化的SiGe或Si。又，亦可在單晶SiGe之上形成結晶化的Si或Ge。
（第3實施形態） 第3實施形態係關於可實施上述第1、第2實施形態的成膜方法之成膜裝置的一例。
圖8係概略性顯示本發明第3實施形態之成膜裝置的一例之縱剖視圖。
如圖8所示，成膜裝置100具有底端開口的有頂圓筒體狀處理室101。整個處理室101係例如藉由石英來形成。處理室101內的頂設有石英製的頂板102。處理室101的底端開口部夾著O型環等密封構件104而連結有例如藉由不鏽鋼而成形為圓筒體狀的歧管103。
歧管103支持處理室101的底端。可從歧管103的下方將石英製的晶舟105插入至處理室101內，該晶舟可將多片例如50～100片的半導體晶圓作為被處理體載置成多層，在本例中為矽晶圓1。晶舟105具有多根支柱106，並藉由形成於支柱106的溝槽支持多片晶圓1。
晶舟105隔著石英製的保溫筒107而載置於平台108上。平台108在旋轉軸110上受到支持，該旋轉軸110貫穿對於歧管103之底端開口部進行開閉的、例如不鏽鋼製的蓋部109。旋轉軸110的貫穿部設有例如磁性流體密封111，將旋轉軸110密封成氣密並且支持成可旋轉。蓋部109的周邊部與歧管103的底端部之間插設有例如由O型環所構成的密封構件112。藉此來保持處理室101內的密封性。旋轉軸110安裝於例如支持在晶舟升降機等昇降機構（未圖示）的手臂113前端。藉此，晶舟105及蓋部109等一體地昇降而插入、脫離處理室101內。
成膜裝置100具有：處理氣體供給機構114，將使用於處理的氣體供給至處理室101內；以及惰性氣體供給機構115，將惰性氣體供給至處理室101內。
處理氣體供給機構114構成為包含：結晶化抑制處理氣體供給源117a；含Si之處理氣體供給源117b；含Ge之處理氣體供給源117c；及結晶化處理氣體供給源117d。
在本例中，分別為：結晶化抑制處理氣體供給源117a將PH3 氣體作為結晶化抑制處理氣體、含Si之處理氣體供給源117b將Si2 H6 氣體作為含Si之處理氣體、含Ge之處理氣體供給源117c將GeH4 氣體作為含Ge之處理氣體、結晶化處理氣體供給源117d將H2 氣體作為結晶化處理氣體而供給至處理室101內。
惰性氣體供給機構115構成為包含惰性氣體供給源120。惰性氣體供給源120將N2 氣體作為惰性氣體而供給至處理室101內。
另，成膜裝置100定為“矽膜之成膜”專用時，亦可省略含Ge之處理氣體供給源117c，定為“鍺膜之成膜”專用時，亦可省略含Si之處理氣體供給源117b。又，成膜裝置100於“結晶化處理”之際使用惰性氣體，例如使用N2 氣體時，亦可省略結晶化處理氣體供給源117d。此時，將N2 氣體作為結晶化處理氣體而從惰性氣體供給源120供給至處理室101內。
結晶化抑制處理氣體供給源117a經由流量控制器121a及開閉閥122a而連接於分散噴嘴123a。同樣地，含Si之處理氣體供給源117b經由流量控制器121b及開閉閥122b而連接於未圖示的分散噴嘴123b，同樣地含Ge之處理氣體供給源117c經由流量控制器121c及開閉閥122c而連接於未圖示的分散噴嘴123c，結晶化處理氣體供給源117d經由流量控制器121d及開閉閥122d而連接於分散噴嘴123d。
分散噴嘴123a～123d係由石英管所構成，向內側貫穿歧管103的側壁並向上彎曲而垂直延伸。分散噴嘴123a～123d的垂直部分空出既定間隔而形成有多數之氣體噴吐孔124a～124d。結晶化抑制處理氣體、含Si之處理氣體、含Ge之處理氣體、結晶化處理氣體分別從氣體噴吐孔124a～124d朝向處理室101內而往水平方向大致均勻地噴吐。
惰性氣體供給源120經由流量控制器121e及開閉閥122e而連接於噴嘴128。噴嘴128貫穿歧管103的側壁，並從其前端將惰性氣體朝水平方向噴吐至處理室101內。
於處理室101內與分散噴嘴123a～123d相反側的部分設有：排氣口129，用以對於處理室101內進行排氣。排氣口129藉由往上下方向削除處理室101的側壁而形成為細長。對應於處理室101之排氣口129的部分藉由焊接而安裝有：排氣口遮蓋構件130，剖面成形為C字形而覆蓋排氣口129。排氣口遮蓋構件130沿著處理室101的側壁往上方延伸，在處理室101上方規定出氣體出口131。氣體出口131連接有：排氣機構132，含有真空泵等。排氣機構132藉由對於處理室101內進行排氣，而將使用於處理的處理氣體之排氣、及處理室101內之壓力定為因應於處理的處理壓力。
處理室101的外周設有筒體狀的加熱裝置133。加熱裝置133使得供給至處理室101內的處理氣體活性化，並且對於收容在處理室101內的被處理體進行加熱，在本例中為晶圓1。
成膜裝置100的各部分的控制，例如藉由微處理器（電腦）所構成的控制器150來進行。控制器150連接有使用者介面151。使用者介面151包含：輸入部，含有操作員為了管理成膜裝置100而用以進行命令之輸入操作等者的觸控面板顯示器或鍵盤等；及表示部，含有將成膜裝置100的運作狀況加以可視化表示的顯示器等。
控制器150連接有記憶部152。記憶部152存放有：控制程式，用以藉由控制器150之控制來實現以成膜裝置100實施的各種處理；配方，即用以因應於處理條件而使成膜裝置100的各構成部位實施處理之程式。配方記憶於例如記憶部152之中的記憶媒體。記憶媒體可係硬碟或半導體記憶體，亦可係CD-ROM、DVD、快閃記憶體等可攜性物品。又，亦可係從其他裝置經由例如專用線路而適當地傳輸配方。配方係因應於必要，利用來自使用者介面151之指示等而從記憶部152讀出，成膜裝置100藉由控制器150實施依據讀出的配方之處理而在控制器150的控制下實施期望的處理。
在本例中，基於控制器150之控制實施上述第1、第2實施形態之成膜方法。上述第1、第2實施形態之成膜方法可藉由如圖8所示的成膜裝置100來實施。
以上，依據第1、第2實施形態而說明本發明，但本發明不限定於上述第1、第2實施形態，可在不脫離其主旨精神的範圍進行各種變形。
例如，在上述第1、第2實施形態中，對於晶圓1，亦即對於原本形成為單晶的單晶Si之被處理面進行“結晶化抑制處理”，但在以非晶質Si藉由固相磊晶成長處理而結晶化的Si作為被處理面的情形亦能獲得與上述優點相同的優點。意即上述第1、第2實施形態對於原本即係單晶以及藉由結晶化處理而結晶化（單晶化）的雙方均有效。
又，在第1、第2實施形態中係例示對於單晶或結晶化的Si之被處理面進行“結晶化抑制處理”後，形成結晶化的Si膜4a或結晶化的SiGe膜8a。但是，亦可係對於單晶或結晶化的SiGe之被處理面進行“結晶化抑制處理”後形成結晶化的Si膜4a或結晶化的SiGe膜8a，也可係對於單晶或結晶化的Ge之被處理面形成結晶化的Si膜或結晶化的Ge膜或結晶化的SiGe膜。
又，第1、第2實施形態中已具體地例示處理條件，但處理條件不限於上述具體的例示。處理條件可因應於例如收容被處理體的處理室之容積或者處理壓力之變更等而加以變更。
依據本發明，可提供一種矽或鍺或矽鍺膜之成膜方法及可實施該成膜方法的成膜裝置，即使在單晶Si或單晶Ge或單晶SiGe上使結晶化的Si膜或Ge膜或SiGe膜成長，也能對於在表面上由“晶面”或“交叉影線圖案”等所致凹凸之發生加以抑制。又，可提供一種矽或鍺或矽鍺膜之成膜方法及可實施該成膜方法的成膜裝置，能在單晶Si或單晶Ge或單晶SiGe上沉積形成非晶質的Si膜或Ge膜或SiGe膜。
本次揭示的實施形態應認為在全部各點均係例示而非限制。實際上，上述實施形態可利用多樣化的形態來具現。又，上述實施形態亦可在不脫離申請專利範圍及其主旨精神下在各種形態進行省略、取代、變更。本發明之範圍意指申請專利範圍及其均等意義及範圍內之全部變更。
1‧‧‧矽晶圓(晶圓)
2‧‧‧自然氧化膜
3‧‧‧氧原子
4‧‧‧非晶質Si膜
4a‧‧‧結晶化的Si膜
6‧‧‧晶面
7‧‧‧錯位差排
8‧‧‧非晶質SiGe膜
8a‧‧‧結晶化的SiGe膜
100‧‧‧成膜裝置
101‧‧‧處理室
102‧‧‧頂板
103‧‧‧歧管
104‧‧‧密封構件
105‧‧‧晶舟
106‧‧‧支柱
107‧‧‧保溫筒
108‧‧‧平台
109‧‧‧蓋部
110‧‧‧旋轉軸
111‧‧‧磁性流體密封
112‧‧‧密封構件
113‧‧‧手臂
114‧‧‧處理器體供給機構
115‧‧‧惰性氣體供給機構
117a‧‧‧結晶化抑制處理氣體供給源117a
117b‧‧‧含Si之處理氣體供給源
117c‧‧‧含Ge之處理氣體供給源
117d‧‧‧結晶化處理氣體供給源
120‧‧‧惰性氣體供給源
121a~121e‧‧‧流量控制器
122a~122e‧‧‧開閉閥
123a~123d‧‧‧分散噴嘴
124a~124d‧‧‧氣體噴吐孔
128‧‧‧噴嘴
129‧‧‧排氣口
130‧‧‧排氣口遮蓋構件
131‧‧‧氣體出口
132‧‧‧排氣機構
133‧‧‧加熱裝置
150‧‧‧控制器
151‧‧‧使用者介面
152‧‧‧記憶部
S1~S4‧‧‧步驟
附加圖式係加入作為本說明書的一部分來顯示本案揭示的實施形態，並與上述一般說明及後述實施形態之細節共同說明本案揭示的概念。
圖1顯示本發明第1實施形態的矽膜之成膜方法的一例的流程圖。
圖2A～圖2E係概略性顯示圖1所示順序中的被處理體之狀態的剖視圖。
圖3A～圖3B係顯示參考例的剖視圖。
圖4A～圖4C係示意性地顯示單晶Si之構造。
圖5係顯示本發明第2實施形態的矽鍺膜之成膜方法的一例之流程圖。
圖6A～圖6E係概略性顯示圖5所示順序中的被處理體之狀態的剖視圖。
圖7A～圖7B係顯示參考例的剖視圖。
圖8係概略性顯示本發明第3實施形態之成膜裝置的一例之剖視圖。

Claims (17)

  1. 一種成膜方法，其包含以下步驟：(1)製備步驟，製備在其表面上具有矽膜或矽鍺膜的被處理體；(2)收容步驟，將該被處理體收容於處理室內；(3)供給步驟，將對於待成膜在該矽膜或矽鍺膜上的膜之結晶化加以抑制的結晶化抑制處理氣體供給至該處理室內，使得該矽膜或矽鍺膜之整個表面上的晶格常數改變；及(4)成膜步驟，在該(3)步驟之後，將原料氣體供給至該處理室內，在該矽膜或矽鍺膜上形成非晶質膜；其中，該結晶化抑制處理氣體係選自由磷化氫系氣體、硼烷系氣體、烴系氣體、及有機矽烷系氣體所組成的群組。
  2. 如申請專利範圍第1項之成膜方法，其中，於該(3)步驟之前更包含：(5)去除步驟，從該矽膜或矽鍺膜之表面去除氧化膜。
  3. 如申請專利範圍第2項之成膜方法，其中，該(5)步驟中的該氧化膜之去除，使用含氫的氣體。
  4. 如申請專利範圍第1項之成膜方法，其中，於該(4)步驟之後更包含：(6)結晶化步驟，使該非晶質膜結晶化。
  5. 如申請專利範圍第1項之成膜方法，其中，待成膜在該矽膜或矽鍺膜上的該膜係矽膜、鍺膜及矽鍺膜之中任一者。
  6. 如申請專利範圍第1項之成膜方法，其中，該原料氣體係矽、鍺及矽鍺之中任一者。
  7. 如申請專利範圍第1項之成膜方法，其中，該非晶質膜係非晶質矽膜、非晶質鍺膜及非晶質矽鍺膜之中任一者。
  8. 一種成膜方法，係在矽膜或矽鍺膜之表面上形成膜，其包含以下步驟：(1)改變步驟，改變該矽膜或矽鍺膜之整個表面的晶格常數；及(2)成膜步驟，在該(1)步驟之後，在該矽膜或矽鍺膜之表面上形成非晶質膜，其中在該(1)步驟中使用磷化氫系氣體、硼烷系氣體、烴系氣體、或有機矽烷系氣體。
  9. 如申請專利範圍第8項之成膜方法，其中，於該(1)步驟之前更包含：(3)去除步驟，從該矽膜或矽鍺膜之表面去除氧化膜。
  10. 如申請專利範圍第8項之成膜方法，其中，更包含：(4)結晶化步驟，使該非晶質膜結晶化。
  11. 如申請專利範圍第8項之成膜方法，其中，該非晶質膜係非晶質矽膜、非晶質鍺膜及非晶質矽鍺膜之中任一者。
  12. 一種成膜裝置，係在被處理體之被處理面上形成矽膜，其包含：處理室，收容該被處理體；氣體供給機構，將結晶化抑制處理氣體、含矽的氣體、及惰性氣體供給至該處理室內；加熱裝置，對於該處理室內進行加熱；排氣裝置，對於該處理室內進行排氣；及控制器，控制該氣體供給機構、該加熱裝置、及該排氣裝置；且該控制器控制該氣體供給機構、該加熱裝置、及該排氣裝置，在該處理室內對於該被處理體實施如申請專利範圍第1項之成膜方法。
  13. 一種成膜裝置，係在被處理體之被處理面上形成鍺膜，其包含：處理室，收容該被處理體；氣體供給機構，將結晶化抑制處理氣體、含鍺的氣體及惰性氣體供給至該處理室內；加熱裝置，對於該處理室內進行加熱；排氣裝置，對於該處理室內進行排氣；及控制器，控制該氣體供給機構、該加熱裝置、及該排氣裝置；且該控制器控制該氣體供給機構、該加熱裝置、及該排氣裝置，在該處理室內對於該被處理體實施如申請專利範圍第1項之成膜方法。
  14. 一種成膜裝置，係在被處理體之被處理面上形成矽鍺膜，其包含：處理室，收容該被處理體；氣體供給機構，將結晶化抑制處理氣體、含矽的氣體、含鍺的氣體及惰性氣體供給至該處理室內；加熱裝置，對於該處理室內進行加熱；排氣裝置，對於該處理室內進行排氣；控制器，控制該氣體供給機構、該加熱裝置、及該排氣裝置；且該控制器控制該氣體供給機構、該加熱裝置、及該排氣裝置，在該處理室內對於該被處理體實施如申請專利範圍第1項之成膜方法。
  15. 如申請專利範圍第12項之成膜裝置，其中，該氣體供給機構更將結晶化處理氣體供給至該處理室內。
  16. 如申請專利範圍第13項之成膜裝置，其中，該氣體供給機構更將結晶化處理氣體供給至該處理室內。
  17. 如申請專利範圍第14項之成膜裝置，其中，該氣體供給機構更將結晶化處理氣體供給至該處理室內。
TW104128550A 2014-09-05 2015-08-31 成膜方法及成膜裝置 TWI635555B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-181416 2014-09-05
JP2014181416A JP6247181B2 (ja) 2014-09-05 2014-09-05 シリコン又はゲルマニウム又はシリコンゲルマニウム膜の成膜方法および成膜装置

Publications (2)

Publication Number Publication Date
TW201614757A TW201614757A (en) 2016-04-16
TWI635555B true TWI635555B (zh) 2018-09-11

Family

ID=55438163

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128550A TWI635555B (zh) 2014-09-05 2015-08-31 成膜方法及成膜裝置

Country Status (4)

Country Link
US (1) US9966256B2 (zh)
JP (1) JP6247181B2 (zh)
KR (1) KR101895110B1 (zh)
TW (1) TWI635555B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6952620B2 (ja) * 2018-02-23 2021-10-20 東京エレクトロン株式会社 シリコン膜またはゲルマニウム膜またはシリコンゲルマニウム膜を成膜する方法および装置
JP7213726B2 (ja) * 2019-03-13 2023-01-27 東京エレクトロン株式会社 成膜方法及び熱処理装置
US20220359752A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Source/Drain Features With Improved Strain Properties

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601699A (zh) * 2003-09-23 2005-03-30 国际商业机器公司 在具有均匀错配位错密度的弛豫SiGe膜上的应变硅
TW201220399A (en) * 2010-06-22 2012-05-16 Tokyo Electron Ltd Film formation method and film formation apparatus
US20120156835A1 (en) * 2010-12-06 2012-06-21 Sharp Kabushiki Kaisha Etching method and manufacturing method of thin film transistor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5345923B2 (zh) 1973-07-04 1978-12-09
JPH05243148A (ja) * 1992-03-02 1993-09-21 Nec Corp デルタドーピング多層膜半導体単結晶の作製方法
JP2928071B2 (ja) * 1993-12-22 1999-07-28 日本電気株式会社 アモルファスシリコン膜の形成方法
JPH0855797A (ja) * 1994-08-17 1996-02-27 Hitachi Ltd 半導体装置およびその製造方法
JPH08227994A (ja) 1994-12-20 1996-09-03 Toshiba Microelectron Corp 半導体装置の製造方法
JP2701793B2 (ja) * 1995-06-15 1998-01-21 日本電気株式会社 半導体装置の製造方法
JP4488550B2 (ja) * 1999-06-09 2010-06-23 富士電機システムズ株式会社 薄膜太陽電池とその製造方法
JP2002025972A (ja) * 2000-07-04 2002-01-25 Asahi Kasei Microsystems Kk 半導体装置の製造方法
JP2004281591A (ja) * 2003-03-14 2004-10-07 Hitachi Ltd 半導体エピタキシャルウエハとその製法，半導体装置及びその製法
JP2004349374A (ja) 2003-05-21 2004-12-09 Toshiba Ceramics Co Ltd 歪みシリコン基板ウエハの製造方法
JP2004356164A (ja) 2003-05-27 2004-12-16 Toshiba Ceramics Co Ltd 歪みシリコン基板ウエハの製造方法
JP2006210697A (ja) 2005-01-28 2006-08-10 Toshiba Ceramics Co Ltd 歪みシリコンウェーハ
JP2006210698A (ja) 2005-01-28 2006-08-10 Toshiba Ceramics Co Ltd 歪みシリコンウェーハ
EP2104135B1 (en) 2008-03-20 2013-06-12 Siltronic AG A semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer
JP5023004B2 (ja) * 2008-06-30 2012-09-12 株式会社日立国際電気 基板処理方法及び基板処理装置
JP2013162028A (ja) 2012-02-07 2013-08-19 Mitsubishi Electric Corp 非晶質シリコン膜の製膜方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601699A (zh) * 2003-09-23 2005-03-30 国际商业机器公司 在具有均匀错配位错密度的弛豫SiGe膜上的应变硅
TW201220399A (en) * 2010-06-22 2012-05-16 Tokyo Electron Ltd Film formation method and film formation apparatus
US20120156835A1 (en) * 2010-12-06 2012-06-21 Sharp Kabushiki Kaisha Etching method and manufacturing method of thin film transistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
lyer et al. Low-temperature silicon cleaning via hydrogen passivation and conditions for epitaxy, Appl .Phys. Lett.57,893 (1990) pp893-895 *

Also Published As

Publication number Publication date
TW201614757A (en) 2016-04-16
JP6247181B2 (ja) 2017-12-13
US9966256B2 (en) 2018-05-08
KR101895110B1 (ko) 2018-09-04
US20160071728A1 (en) 2016-03-10
JP2016058444A (ja) 2016-04-21
KR20160029664A (ko) 2016-03-15

Similar Documents

Publication Publication Date Title
JP5741382B2 (ja) 薄膜の形成方法及び成膜装置
US20170365467A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101682747B1 (ko) 시드층의 형성 방법, 실리콘막의 성막 방법 및 성막 장치
JP2009543357A (ja) エピタキシーチャンバにおける基板の予備洗浄
JP2009521801A (ja) ドープされた半導体物質のエピタキシャル堆積
TWI635555B (zh) 成膜方法及成膜裝置
JP2010219494A (ja) 縦型熱処理装置及び熱処理方法
TWI609982B (zh) 鍺膜之成膜方法及成膜裝置
JP2010157721A5 (zh)
US7364990B2 (en) Epitaxial crystal growth process in the manufacturing of a semiconductor device
JP2010103142A (ja) 半導体装置の製造方法
JP4519947B2 (ja) Ｓｉ層凝集抑制方法、半導体装置の製造方法及び真空処理装置
JP5854112B2 (ja) 薄膜の形成方法及び成膜装置
TWI700784B (zh) 凹部之填埋方法及記錄媒體
WO2008013032A1 (fr) Procédé de fabrication d'un substrat semi-conducteur
TW202230462A (zh) 磊晶晶圓的製造方法
TWI758587B (zh) 矽膜、鍺膜或矽鍺膜之成膜方法及裝置
JP5471258B2 (ja) 半導体基板とその製造方法
CN108977887B (zh) 单晶氮化铟的生长方法
JPH04139819A (ja) シリコンエピタキシャル膜の選択成長方法及びその装置
JP2987926B2 (ja) 気相成長方法
JP6636239B2 (ja) 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス
JP6829495B2 (ja) 低温エピタキシャル層の形成方法
US20230203706A1 (en) Epitaxial reactor systems and methods of using same
JP2018160516A (ja) 半導体装置の製造方法、基板処理装置およびプログラム