JPH05243148A - デルタドーピング多層膜半導体単結晶の作製方法 - Google Patents
デルタドーピング多層膜半導体単結晶の作製方法Info
- Publication number
- JPH05243148A JPH05243148A JP4418092A JP4418092A JPH05243148A JP H05243148 A JPH05243148 A JP H05243148A JP 4418092 A JP4418092 A JP 4418092A JP 4418092 A JP4418092 A JP 4418092A JP H05243148 A JPH05243148 A JP H05243148A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- single crystal
- grown
- substrate
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 良好なデルタ（δ）ドーピング多層膜半導体
単結晶を作製する。 【構成】 不純物のボロン一層１３の上に室温でアモル
ファス状態の半導体のエピＳｉを成長させ、それをＸ線
に曝すことによって、ボロンが拡散するよりも低い温度
でアモルファスＳｉから単結晶Ｓｉにすることができ、
ボロンを一層半導体単結晶界面に閉じ込めることができ
る。これを繰り返すことによって、不純物一層を閉じ込
めたものを単位として多層に成長できる。
単結晶を作製する。 【構成】 不純物のボロン一層１３の上に室温でアモル
ファス状態の半導体のエピＳｉを成長させ、それをＸ線
に曝すことによって、ボロンが拡散するよりも低い温度
でアモルファスＳｉから単結晶Ｓｉにすることができ、
ボロンを一層半導体単結晶界面に閉じ込めることができ
る。これを繰り返すことによって、不純物一層を閉じ込
めたものを単位として多層に成長できる。
Description
【０００１】
【産業上の利用分野】本発明は、デルタ（δ）ドーピン
グ多層膜半導体単結晶を作製する方法に関するものであ
る。
グ多層膜半導体単結晶を作製する方法に関するものであ
る。
【０００２】
【従来の技術】従来、この種の多層膜半導体単結晶とし
ては、例えば、アプライド・フィジックス・レター（１
９９０年刊行、５６巻、１２２５頁）に記載されている
ように、ボロンの上に単結晶Ｓｉを成長させる場合に温
度を６５０℃に上げていた。
ては、例えば、アプライド・フィジックス・レター（１
９９０年刊行、５６巻、１２２５頁）に記載されている
ように、ボロンの上に単結晶Ｓｉを成長させる場合に温
度を６５０℃に上げていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来のδドーピング多層膜半導体単結晶作製方法では、半
導体表面に不純物をδドーピングした後その上に更に単
結晶を成長させる際、高温にしなければならないために
不純物が拡散してしまい、不純物を一層に閉じ込めるこ
とができなかった。このために半導体基板と不純物一層
を単位としたものを多層に成長させることはできなかっ
た。
来のδドーピング多層膜半導体単結晶作製方法では、半
導体表面に不純物をδドーピングした後その上に更に単
結晶を成長させる際、高温にしなければならないために
不純物が拡散してしまい、不純物を一層に閉じ込めるこ
とができなかった。このために半導体基板と不純物一層
を単位としたものを多層に成長させることはできなかっ
た。
【０００４】本発明の目的は、このような従来の課題を
解決し、不純物を一層に閉じ込めて単結晶を成長させ、
更にこれを単位として多層に成長させることのできるδ
ドーピング多層膜半導体単結晶を作製することのできる
方法を提供することにある。
解決し、不純物を一層に閉じ込めて単結晶を成長させ、
更にこれを単位として多層に成長させることのできるδ
ドーピング多層膜半導体単結晶を作製することのできる
方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明のデルタ（δ）ド
ーピング多層膜半導体単結晶作製方法は、半導体単結晶
上にドーパントである不純物を一層堆積（δドーピン
グ）させた表面に、更にその上に半導体単結晶膜を成長
させ、この半導体／不純物／半導体を単位としてこれを
多層に積み上げるδドーピング多層膜半導体単結晶作製
において、不純物上に室温で半導体を蒸着し（アモルフ
ァス状態）、それにＸ線を照射した後に室温よりわずか
上の低温でアニールすることで界面に不純物一層を閉じ
込めたままで拡散させることなくアモルファスから単結
晶半導体を成長させることができる。
ーピング多層膜半導体単結晶作製方法は、半導体単結晶
上にドーパントである不純物を一層堆積（δドーピン
グ）させた表面に、更にその上に半導体単結晶膜を成長
させ、この半導体／不純物／半導体を単位としてこれを
多層に積み上げるδドーピング多層膜半導体単結晶作製
において、不純物上に室温で半導体を蒸着し（アモルフ
ァス状態）、それにＸ線を照射した後に室温よりわずか
上の低温でアニールすることで界面に不純物一層を閉じ
込めたままで拡散させることなくアモルファスから単結
晶半導体を成長させることができる。
【０００６】
【作用】本発明によれば、超高真空仕様のモレキュラー
・ビームエピタキシー（ＭＢＥ）チャンバーの中で、ド
ーパントとしての不純物の上に室温で蒸着されたアモル
ファス状態の半導体にエネルギーの高いＸ線を照射する
ことによって、従来よりも低い温度でアモルファスを結
晶化することができる。従って、一層に閉じ込められた
不純物を拡散させることなくその上に単結晶半導体を成
長させることができる。更にＭＢＥチャンバーの中でこ
れを行うことにより、続けて不純物一層→アモルファス
半導体と成長させることができ、半導体／不純物一層／
半導体／不純物一層／・・・／半導体という不純物が一
層δドーピングされたものが多層になったものを作るこ
とができ、キャリヤー数が多く、不純物層が一層でオー
ダしているためにモビリティの高い半導体が実現され
る。
・ビームエピタキシー（ＭＢＥ）チャンバーの中で、ド
ーパントとしての不純物の上に室温で蒸着されたアモル
ファス状態の半導体にエネルギーの高いＸ線を照射する
ことによって、従来よりも低い温度でアモルファスを結
晶化することができる。従って、一層に閉じ込められた
不純物を拡散させることなくその上に単結晶半導体を成
長させることができる。更にＭＢＥチャンバーの中でこ
れを行うことにより、続けて不純物一層→アモルファス
半導体と成長させることができ、半導体／不純物一層／
半導体／不純物一層／・・・／半導体という不純物が一
層δドーピングされたものが多層になったものを作るこ
とができ、キャリヤー数が多く、不純物層が一層でオー
ダしているためにモビリティの高い半導体が実現され
る。
【０００７】
【実施例】以下、図面を参照して本発明の実施例につい
て詳細に説明する。
て詳細に説明する。
【０００８】図１は、本発明の一実施例に用いられる装
置の横断面図である。ＭＢＥチャンバー１の中で、（１
１１）面が結晶表面に平行であるシリコン基板２を試料
ホルダー３に取り付ける。試料ホルダー３は、ヒーター
４が装備されているホルダー受け５にセットされてい
る。チャンバー１にはクヌードセンセル６、エレクトロ
・ガン７が装備されており、ボロン、アモルファス・シ
リコンを成長させることができる。アモルファス・シリ
コンを成長させた後、試料ホルダー３ごとシリコン基板
２をＸ線の入射方向に対して基板面が垂直になるように
セットし、基板を数時間Ｘ線に曝す。Ｘ線はチャンバー
１に装着されているベリリウム窓８より基板に導入され
る。その後基板２のついた試料ホルダー３をヒーター４
が装備されているホルダー受け５に戻し、基板を約３０
０℃に上げアモルファス・シリコンを単結晶化させる。
このとき温度が低いためにボロンの拡散を抑えることが
できる。このようにして単結晶シリコンを作製した後、
その上にボロン、アモルファス・シリコンを成長させ、
同様のことを繰り返すことによって、ボロン一層を閉じ
込めたものを多層にすることができる。
置の横断面図である。ＭＢＥチャンバー１の中で、（１
１１）面が結晶表面に平行であるシリコン基板２を試料
ホルダー３に取り付ける。試料ホルダー３は、ヒーター
４が装備されているホルダー受け５にセットされてい
る。チャンバー１にはクヌードセンセル６、エレクトロ
・ガン７が装備されており、ボロン、アモルファス・シ
リコンを成長させることができる。アモルファス・シリ
コンを成長させた後、試料ホルダー３ごとシリコン基板
２をＸ線の入射方向に対して基板面が垂直になるように
セットし、基板を数時間Ｘ線に曝す。Ｘ線はチャンバー
１に装着されているベリリウム窓８より基板に導入され
る。その後基板２のついた試料ホルダー３をヒーター４
が装備されているホルダー受け５に戻し、基板を約３０
０℃に上げアモルファス・シリコンを単結晶化させる。
このとき温度が低いためにボロンの拡散を抑えることが
できる。このようにして単結晶シリコンを作製した後、
その上にボロン、アモルファス・シリコンを成長させ、
同様のことを繰り返すことによって、ボロン一層を閉じ
込めたものを多層にすることができる。
【０００９】図２にこの結果作製されたドーピング多層
膜半導体単結晶の断面図を示す。Ｓｉ基板１１上にエピ
Ｓｉ１２とボロン一層１３が交互に形成されている。
膜半導体単結晶の断面図を示す。Ｓｉ基板１１上にエピ
Ｓｉ１２とボロン一層１３が交互に形成されている。
【００１０】
【発明の効果】以上説明したように、本発明によれば、
δドーピング多層膜半導体単結晶を作製する場合に、室
温で成長させたアモルファス半導体にＸ線を照射させる
ことにより従来の成長温度よりも低い温度で単結晶化さ
せることができ、不純物一層を拡散させることなく閉じ
込め、それを多層に成長させることができる方法を提供
できるという効果がある。
δドーピング多層膜半導体単結晶を作製する場合に、室
温で成長させたアモルファス半導体にＸ線を照射させる
ことにより従来の成長温度よりも低い温度で単結晶化さ
せることができ、不純物一層を拡散させることなく閉じ
込め、それを多層に成長させることができる方法を提供
できるという効果がある。
【図１】本発明の一実施例に用いられる装置の構成図で
ある。
ある。
【図２】図１の装置によって作製されたδドーピング多
層膜半導体単結晶の断面図である。
層膜半導体単結晶の断面図である。
１ ＭＢＥチャンバー ２ シリコン基板 ３ 試料ホルダー ４ ヒーター ５ ホルダー受け ６ クヌードセンセル ７ エレクトロ・ガン ８ ベリリウム窓 １１ Ｓｉ基板 １２ エピＳｉ １３ ボロン一層
Claims (1)
- 【請求項１】半導体単結晶上にドーパントである不純物
を一層堆積させた表面に、さらにその上に半導体単結晶
膜を成長させ、この半導体／不純物／半導体を単位とし
てこれを多層に積み上げるデルタドーピング多層膜半導
体単結晶作製において、不純物上に室温で半導体を蒸着
し、それにＸ線を照射した後に室温よりわずか上の低温
でアニールすることにより界面に不純物を閉じ込めたま
まで拡散させることなくアモルファスから単結晶半導体
を成長させることを特徴とするデルタドーピング多層膜
半導体単結晶の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4418092A JPH05243148A (ja) | 1992-03-02 | 1992-03-02 | デルタドーピング多層膜半導体単結晶の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4418092A JPH05243148A (ja) | 1992-03-02 | 1992-03-02 | デルタドーピング多層膜半導体単結晶の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243148A true JPH05243148A (ja) | 1993-09-21 |
Family
ID=12684382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4418092A Pending JPH05243148A (ja) | 1992-03-02 | 1992-03-02 | デルタドーピング多層膜半導体単結晶の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243148A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016058444A (ja) * | 2014-09-05 | 2016-04-21 | 東京エレクトロン株式会社 | シリコン又はゲルマニウム又はシリコンゲルマニウム膜の成膜方法および成膜装置 |
| CN108493284A (zh) * | 2018-05-03 | 2018-09-04 | 扬州乾照光电有限公司 | 一种晶格失配的多结太阳能电池及其制作方法 |
-
1992
- 1992-03-02 JP JP4418092A patent/JPH05243148A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016058444A (ja) * | 2014-09-05 | 2016-04-21 | 東京エレクトロン株式会社 | シリコン又はゲルマニウム又はシリコンゲルマニウム膜の成膜方法および成膜装置 |
| CN108493284A (zh) * | 2018-05-03 | 2018-09-04 | 扬州乾照光电有限公司 | 一种晶格失配的多结太阳能电池及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Srikant et al. | Optical absorption edge of ZnO thin films: the effect of substrate | |
| US4187126A (en) | Growth-orientation of crystals by raster scanning electron beam | |
| US6896731B1 (en) | P-type single crystal zinc-oxide having low resistivity and method for preparation thereof | |
| KR900007901B1 (ko) | 단결정박막의 제조방법 | |
| US5316615A (en) | Surfactant-enhanced epitaxy | |
| US5486237A (en) | Polysilicon thin film and method of preparing polysilicon thin film and photovoltaic element containing same | |
| US7723154B1 (en) | Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities | |
| US5425860A (en) | Pulsed energy synthesis and doping of silicon carbide | |
| JP3568394B2 (ja) | 低抵抗ｎ型ダイヤモンドの合成法 | |
| US4960728A (en) | Homogenization anneal of II-VI compounds | |
| US7781067B2 (en) | Aligned crystalline semiconducting film on a glass substrate and method of making | |
| US5712187A (en) | Variable temperature semiconductor film deposition | |
| CN102001857A (zh) | 氧化锌类基板及氧化锌类基板的制造方法 | |
| JP3439994B2 (ja) | 低抵抗ｎ型および低抵抗ｐ型単結晶ＡｌＮ薄膜の合成法 | |
| JP3312150B2 (ja) | 炭化ケイ素への不純物ドーピング方法 | |
| JPH05243148A (ja) | デルタドーピング多層膜半導体単結晶の作製方法 | |
| US5281299A (en) | Method for manufacturing a crystal with a lattice parameter gradient | |
| US20230028127A1 (en) | Method for manufacturing epitaxial wafer and epitaxial wafer | |
| US3148094A (en) | Method of producing junctions by a relocation process | |
| US20240003051A1 (en) | New transparent conductive oxide thin film and use thereof | |
| US10304989B2 (en) | Fabrication and use of large-grain templates for epitaxial deposition of semiconductor materials | |
| US5628834A (en) | Surfactant-enhanced epitaxy | |
| CN110993504A (zh) | 基于SiC衬底的Ga2O3薄膜的制备方法及基于SiC衬底的Ga2O3薄膜 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| JPS62132312A (ja) | 半導体薄膜の製造方法 |