KR101578448B1 - 표시장치 및 그 제조방법 - Google Patents

표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101578448B1
KR101578448B1 KR1020080121662A KR20080121662A KR101578448B1 KR 101578448 B1 KR101578448 B1 KR 101578448B1 KR 1020080121662 A KR1020080121662 A KR 1020080121662A KR 20080121662 A KR20080121662 A KR 20080121662A KR 101578448 B1 KR101578448 B1 KR 101578448B1
Authority
KR
South Korea
Prior art keywords
circuit
single crystal
crystal semiconductor
sensor
pixel
Prior art date
Application number
KR1020080121662A
Other languages
English (en)
Other versions
KR20090057930A (ko
Inventor
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20090057930A publication Critical patent/KR20090057930A/ko
Application granted granted Critical
Publication of KR101578448B1 publication Critical patent/KR101578448B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Position Input By Displaying (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)

Abstract

화소에 광센서를 갖는 표시부를 사용하여, 화상의 표시 기능과, 문자정보의 입력 기능을 구비하는 표시 화면을 갖는 입력장치를 제공한다. 위치 정보를 검출하기 위해, 표시부의 각 화소에 광센서를 설치한다. 또한 표시부의 화소 회로의 트랜지스터 및 광센서는 단결정 반도체층으로 형성한다. 단결정 반도체층을 사용하는 것으로, 소자마다 특성의 편차가 없어지고, 고정밀하게 위치 검출이 실현된다. 또한 표시부는, 유리 기판 등의 투광성 기판에, 단결정 반도체 기판으로부터 분할된 단결정 반도체층을 설치한 기판으로 제조된다.
광센서, 표시부, 입력장치, 단결정 반도체층

Description

표시장치 및 그 제조방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 입력 기능을 갖는 표시부를 구비한 표시장치(이하, 입력장치라고도 한다) 및 그 제조방법에 관한 것이다.
손가락이나 스타일러스 펜으로 화면을 접촉하는 것으로 문자정보를 입력할 수 있는 표시 패널이 보급되고 있으며, 예를 들어 PDA(Personal Digital Assistant 또는 Personal Data Assistance) 등의 휴대정보단말, 휴대형 게임기, 자동차의 네비게이션, 현금자동지급기(ATM) 등에 사용되고 있다.
이러한 표시 패널로서, 화면에 광센서를 설치한 것이 알려져 있다(특허문헌 1∼3 참조). 화면을 손가락 등으로 접촉하면, 광센서의 수광 광량이 변화되므로, 그 변화를 검출하는 것으로 손가락으로 접촉한 위치를 검출할 수 있다.
특허문헌 1에서는, 표시부 겸 입력부의 화소에 EL소자와 광전변환 소자를 설치하고, 펜 입력시에 사용하는 펜의 펜 끝으로 빛을 반사시키는 것으로, 정밀도가 높은 정보입력을 실현하고 있다.
특허문헌 2에서는, 화상 표시시와 광센서 출력시에 백라이트의 온, 오프를 제어하는 것으로, 광센서의 검출 정밀도를 향상시키고 있다.
특허문헌 3에서는, 액정입력장치의 화소에 광센서를 설치하고, 표시 장치의 화면에 이미지 센서를 내장하는 것으로, 본인 인증 시스템을 구축하고 있다.
[특허문헌 1] 일본국 공개특허공보 특개 2002-287900호
[특허문헌 2] 일본국 공개특허공보 특개 2006-317682호
[특허문헌 3] 일본국 공개특허공보 특개 2002-33823호
본 발명은, 화소에 광센서를 가지고, 표시 기능과 입력 기능을 구비한 표시부를 구비하고, 광센서에 의한 위치 검출을 정밀하게 행하는 것을 가능하게 하는 입력장치를 제공하는 것을 목적의 하나로 한다.
본 발명은, 화소에 광센서를 가지고, 표시 기능과 입력 기능을 구비한 표시부를 구비하고, 광센서에 의한 위치 검출을 정밀하게 행하는 것을 가능하게 하는 입력장치의 제조방법을 제공하는 것을 목적의 하나로 한다.
본 발명의 하나는, 복수의 화소를 갖는 표시부와, 복수의 화소에 설치되고, 액정소자 및 트랜지스터를 포함하는 화소 회로와, 복수의 화소의 전부 또는 일부에 설치되고, 광센서 및 트랜지스터를 갖는 센서 회로와, 화소 회로에 전기적으로 접속되어 있는 화소용 구동회로와, 센서 회로에 전기적으로 접속되어 있는 센서용 구동회로와, 센서용 구동회로 및 상기 화소용 구동회로에 전기적으로 접속된 표시전환회로를 가지고, 센서용 구동회로에, 광센서의 검출 신호가 입력되고, 또한 검출 신호를 표시전환회로에 출력하고, 표시전환회로는, 센서용 구동회로로부터 입력된 검출 신호를 기초로, 표시부의 표시를 전환하는 신호를 화소용 구동회로에 출력하고, 화소 회로, 센서 회로, 화소용 구동회로 및 센서용 구동회로는, 동일 기판 위에 형성되어, 화소 회로, 센서 회로, 화소용 구동회로 및 센서용 구동회로의 트랜지스터의 반도체층은 단결정 반도체층으로 이루어지고, 광센서의 광전변환층은, 단 결정 반도체층으로 이루어지는 것을 특징으로 하는 입력장치이다.
상기의 본 발명에 따른 입력장치는, 복수의 발광 다이오드를 포함하고, 상기표시부를 조명하기 위한 백라이트 장치를 포함하고 있어도 된다.
상기의 본 발명에 따른 입력장치에 있어서, 화소 회로에, 액정소자 대신에, 발광소자를 설치해도 된다.
본 발명의 하나는, 복수의 화소를 갖는 표시부와, 복수의 화소에 설치되고, 액정소자 및 트랜지스터를 포함하는 화소 회로와, 복수의 화소의 전부 또는 일부에 설치되고, 광센서 및 트랜지스터를 갖는 센서 회로와, 화소 회로에 전기적으로 접속되어 있는 화소용 구동회로와, 센서 회로에 전기적으로 접속되어 있는 센서용 구동회로를 갖는 입력장치의 제조방법이다. 본 발명의 제조방법에 있어서, 단결정 반도체 기판 및 지지 기판을 준비하고, 가속된 이온을 단결정 반도체 기판에 첨가함으로써, 단결정 반도체 기판의 표면으로부터 소정 깊이의 영역에 손상 영역을 형성하고, 지지 기판 또는 단결정 반도체 기판의 적어도 한쪽에 버퍼층을 형성하고, 버퍼층을 사이에 두고 지지 기판과 단결정 반도체 기판을 밀착시켜서, 버퍼층의 표면과, 버퍼층 표면과 밀접해 있는 면을 접합시킴으로써, 지지 기판에 단결정 반도체 기판을 고정하고, 단결정 반도체 기판의 가열에 의해 손상 영역에 균열을 일으키게 하여, 단결정 반도체 기판을 지지 기판으로부터 분리함으로써 단결정 반도체 기판으로부터 분리된 단결정 반도체층이 고정된 지지 기판을 형성하고, 단결정 반도체층을 소자마다 분할하여, 복수의 단결정 반도체층을 형성하고, 분할된 단결정 반도체층으로부터, 화소 회로, 센서 회로, 화소용 구동회로 및 센서용 구동회로의 트랜 지스터 및 광센서를 형성한다.
상기 본 발명의 제조방법에 있어서, 입력장치는, 화소 회로에, 액정소자 대신에, 발광 소자를 가질 수 있다.
본 발명의 입력장치는, 트랜지스터 및 광센서를 단결정 반도체층으로 형성하기 때문에, 화소마다, 소자마다 특성의 편차가 적고, 광센서에 의한 위치 검출을 정밀하게 행할 수 있다.
본 발명의 입력장치의 제조방법에서는, 단결정 반도체 기판으로 형성된 단결정 반도체층으로부터 트랜지스터 및 광센서를 형성하기 때문에, 화소마다, 소자마다 특성의 편차가 적어, 광센서에 의한 위치 검출을 정밀하게 행할 수 있는 입력장치를 제조할 수 있다.
이하에, 본 발명을 설명한다. 본 발명은 많은 다른 양태로 실시하는 것이 가능하며, 본 발명의 취지 및 그 범위로부터 벗어나지 않고, 그 형태 및 상세를 여러 가지로 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 실시 형태 및 실시예의 기재 내용에 한정하여 해석되는 것은 아니다. 또한 다른 도면 간에서 같은 참조 부호가 붙여지고 있는 요소는 동일 요소를 나타내고 있어, 재료, 형상, 제조방법 등에 대해 반복되는 설명은 생략하고 있다.
(실시예 1)
본 실시예는, 본 발명의 표시 기능과 입력 기능을 구비한 표시부를 갖는 입력장치에 대하여 설명한다.
우선, 본 발명에 따른 입력장치의 구성을 설명한다. 도 1은, 입력장치의 구성예의 하나를 나타내는 블럭도다. 입력장치(10)는, 표시부(11) 및 표시부(11)에 전기적으로 접속된 주사선 구동회로(12), 데이터선 구동회로(13)를 갖는다. 또한, 입력장치(10)는, 주사선 구동회로(12) 및 데이터선 구동회로(13)를 제어하기 위한 디스플레이 제어회로(16), 센서용 주사선 구동회로(14) 및 센서용 데이터선 구동회로(15)를 제어하는 센서 제어회로(17)를 갖는다. 또한, 입력장치(10)는, 디스플레이 제어회로(16) 및 센서 제어회로(17)를 제어하는 연산 회로(18) 및 각종 데이터를 보존하는 메모리 회로(19)를 갖는다.
연산 회로(18)는, 입력장치(10)에 포함되는 회로의 제어, 각종 연산 처리 등을 행하는 회로로서, CPU(Central Processing Unit), 화상처리용 연산 회로 등을 포함한다.
메모리 회로(19)는 데이터 기억용 회로이며, 연산 회로(18)가 실행하는 컴퓨터 프로그램, 화상처리용 필터 및 룩업테이블 등을 기억하는 ROM, 연산 회로(18)가 계산한 연산 결과, 영상 데이터 등을 기억하는 RAM 등을 포함한다.
표시부(11)는, 복수의 화소(21)를 갖는다. 각 화소(21)에는, 표시소자 및 트랜지스터를 갖는 화소 회로와, 광센서(22) 및 트랜지스터를 갖는 센서 회로가 설치되어 있다.
화소 회로는, 주사선에 의해 주사선 구동회로(12)에 접속되고, 데이터선에 의해 데이터선 구동회로(13)에 접속되어 있다. 표시소자로서는, 액정소자와 같은 통과하는 빛의 편파 상태를 변경하는 소자, EL(전기 루미네선스)소자 등의 발광소자 등이 있다. 화소 회로에 의해, 액정소자의 액정분자의 배향이 제어되고, 통과하는 빛의 편광상태가 제어되고, 원하는 휘도로 화소(21)가 발광한다. 또는, 화소 회로에 의해 발광소자의 밝기가 제어되고, 원하는 휘도로 화소(21)가 발광한다. 이와 같이 주사선 구동회로(12) 및 데이터선 구동회로(13)는, 화소 회로를 구동하는 화소용 구동회로(23)를 구성한다.
센서 회로는, 센서용 주사선에 의해 센서용 주사선 구동회로(14)에 접속되고, 센서용 데이터선에 의해 센서용 데이터선 구동회로(15)에 접속되어 있다. 광센서(22)는, 수광한 빛을 전기신호로 변환하는 소자이며, 예를 들면 포토다이오드가 이용된다. 센서용 주사선 구동회로(14)로부터 출력되는 센서 선택신호에 의해 지정된 행의 각 화소(21)로부터, 광센서(22)에 의해 검출된 신호가 센서용 데이터선 구동회로(15)에 출력된다. 이와 같이, 센서용 주사선 구동회로(14) 및 센서용 데이터선 구동회로(15)는, 센서 회로를 구동하는 센서용 구동회로(24)를 구성한다.
디스플레이 제어회로(16)는, 화소용 구동회로(23)(주사선 구동회로(12) 및 데이터선 구동회로(13))를 제어하는 회로다. 디스플레이 제어회로(16)로부터 입력되는 신호에 따라, 주사선 구동회로(12)는 주사선에 신호를 출력하고, 또한 데이터선 구동회로(13)는 화상 데이터를 데이터선에 출력한다. 표시부(11)에서는, 주사선 및 데이터선에 입력된 신호에 따라, 화상이 표시된다. 예를 들어, 디스플레이 제어회로(16)는, 아날로그의 화상 데이터를 디지털 데이터로 변환하는 A-D변환 회로(아 날로그-디지털 변환 회로), 디지털의 화상 데이터를 아날로그의 데이터로 변환하는 D-A변환 회로(디지털-아날로그 변환 회로), 감마 보정 등의 화상처리를 행하는 화상처리회로 등을 포함한다.
센서 제어회로(17)는, 센서용 구동회로(24)(센서용 주사선 구동회로(14) 및 센서용 데이터선 구동회로(15))를 제어하는 회로다. 센서 제어회로(17)로부터 입력되는 신호에 따라, 센서용 주사선 구동회로(14)는, 센서용 주사선에 신호를 출력한다. 센서 제어회로(17)는, 표시부(11)로부터 센서용 데이터선 구동회로(15)에 입력된 검출 신호를 센서용 데이터선 구동회로(15)로부터 판독한다. 센서 제어회로(17) 또는 연산 회로(18)에서, 검출 신호를 해석하고, 광센서(22)의 위치가 검출된다.
디스플레이 제어회로(16), 센서 제어회로(17) 및 연산 회로(18)는, 표시전환회로(29)를 구성한다. 표시전환회로(29)는, 센서용 구동회로(24)로부터 입력된 검출신호를 기초로, 표시부(11)에 표시되는 화상을 전환하는 신호를 화소용 구동회로(23)에 출력한다. 즉 센서 제어회로(17) 또는 연산 회로(18)에 의해 검출된 광센서(22)의 위치 정보를 기초로, 연산 회로(18)에서는, 표시부(11)에 표시되는 화상을 결정하고, 디스플레이 제어회로(16)를 제어하여, 표시부(11)에 표시되는 화상을 변경한다.
입력장치(10)에 있어서, 표시부(11)의 화소 회로 및 센서 회로의 트랜지스터, 및 주사선 구동회로(12), 데이터선 구동회로(13), 센서용 주사선 구동회로(14) 및 센서용 데이터선 구동회로(15)에 포함되는 트랜지스터는, 같은 기판 위에 형성되어 있다.
이들 트랜지스터의 반도체층은 단결정 반도체층으로 이루어지고, 광센서(22)의 광전변환층도 단결정 반도체층으로 이루어진다. 이것에 의해, 다결정 실리콘 등으로 제조된 소자와 비교하여, 소자에 따른 특성의 편차가 상당히 억제되므로, 광센서(22)에 의해 고정밀한 위치 검출이 가능하게 된다. 또한 각 화소(21)에서의 휘도의 편차도 억제되므로, 신뢰성이 높은 입력장치(10)를 제공할 수 있다.
또한 단결정 반도체층이 이용되기 때문에, 고이동도로, 또는 대전류를 흐르게 하는 트랜지스터를 제조할 수 있다. 그 결과, 트랜지스터의 사이즈를 작게 할 수 있기 때문에, 주사선 구동회로(12), 데이터선 구동회로(13), 센서용 주사선 구동회로(14) 및 센서용 데이터선 구동회로(15)의 점유 면적을 작게 할 수 있고, 표시부(11)의 대화면화, 고화질화를 이룰 수 있다.
이 때, 입력장치(10)에 있어서, 주사선 구동회로(12) 등의 구동회로뿐만 아니라 다른 회로도 표시부(11)와 같은 기판에 집적화할 수도 있다. 이러한 회로로서, 디스플레이 제어회로(16)의 전부 또는 일부, 센서 제어회로(17)의 전부 또는 일부, 연산 회로(18)의 전부 또는 일부, 메모리 회로(19)의 전부 또는 일부 등이 있다.
입력장치(10)에 있어서, 표시부(11)의 화소 회로의 트랜지스터, 센서 회로의 광센서(22) 및 주사선 구동회로(12), 데이터선 구동회로(13), 센서용 주사선 구동회로(14) 및 센서용 데이터선 구동회로(15)에 포함되는 트랜지스터를 제조하기 위한 기판에는, 투광성 기판 위에 절연막을 통해 단결정 반도체층이 설치되어 있는 반도체 기판을 사용할 수 있다. 도 2는 이러한 반도체 기판의 구성예를 나타내는 사시도다.
도 2a∼도 2c에 나타내는 반도체 기판(31∼33)은, SOI구조의 기판으로, 절연층 위에 단결정 반도체층이 형성되어 있는 기판이다. 도 2a에 나타나 있는 바와 같이, 반도체 기판(31)은, 버퍼층(42)을 사이에 두고 단결정 반도체층(41)이 지지 기판(40)에 고정되어 있는 기판이다. 버퍼층(42)의 표면과 지지 기판(40)의 표면을 접합함으로써 단결정 반도체층(41)이 지지 기판(40)에 고정된다.
도 2b에 나타나 있는 바와 같이, 반도체 기판(32)은, 버퍼층(43)을 사이에 두고 단결정 반도체층(41)이 지지 기판(40)에 고정되어 있는 기판이다. 버퍼층(43)의 표면과 단결정 반도체층(41)의 표면을 접합함으로써, 단결정 반도체층(41)이 지지 기판(40)에 고정된다.
도 2c에 나타나 있는 바와 같이, 반도체 기판(33)은, 버퍼층(43)을 사이에 두고 단결정 반도체층(41)이 지지 기판(40)에 고정되어 있는 기판이다. 버퍼층(43)의 표면과 단결정 반도체층(41)의 표면을 접합함으로써, 단결정 반도체층(41)이 지지 기판(40)에 고정된다.
지지 기판(40)에는 투광성을 갖는 기판을 사용한다. 구체적으로는, 알루미노 실리케이트 유리, 알루미노 붕규산 유리, 바륨 붕규산 유리와 같은 전자공업용으로 사용되는 각종 유리 기판, 석영 기판, 세라믹 기판, 사파이어 기판을 들 수 있다. 지지 기판(40)으로서 유리 기판을 사용하는 것이 바람직하다.
유리 기판에는, 열팽창 계수가 25×10-7/℃ 이상 50×10-7/℃ 이하(바람직하 게는, 30×10-7/℃ 이상 40×10-7/℃ 이하)이며, 왜곡점이 580℃ 이상 700℃ 이하인 기판을 사용하는 것이 바람직하다. 또한 반도체소자의 오염을 억제하기 위해, 유리 기판은 무알칼리 유리 기판인 것이 바람직하다. 무알칼리 유리 기판의 재료에는, 예를 들면 알루미노 실리케이트 유리, 알루미노 붕규산 유리, 바륨 붕규산 유리 등의 유리 재료 등이 있다.
단결정 반도체층(41)은, 단결정 반도체 기판을 분할하는 것으로 형성되는 층이다. 이 단결정 반도체 기판에는, 시판의 반도체 기판을 사용할 수 있고, 예를 들면 단결정 실리콘 기판, 단결정 게르마늄 기판, 단결정 실리콘 게르마늄 기판 등의 14족 원소로 이루어지는 단결정 반도체 기판을 사용할 수 있다.
버퍼층(42 및 43)은, 단층 구조이거나 막을 2층 이상 적층한 다층구조여도 된다. 버퍼층(42, 43)을 구성하는 절연막으로서, 산화 실리콘 막, 질화 실리콘 막, 산화 질화 실리콘 막, 질화 산화 실리콘 막, 산화 게르마늄, 질화 게르마늄 막, 산화 질화 게르마늄 막, 질화 산화 게르마늄 막 등의 실리콘 또는 게르마늄을 조성에 포함하는 절연막을 사용할 수 있다. 또한 산화 알루미늄, 산화 탄탈, 산화 하프늄 등의 금속의 산화물로 된 절연막, 질화 알루미늄 등의 금속의 질화물로 된 절연막, 산화 질화 알루미늄 막 등의 금속의 산화 질화물로 된 절연막, 질화 산화 알루미늄 막 등의 금속의 질화 산화물로 된 절연막을 사용할 수도 있다.
다음에 도 3∼도 5를 사용하여, 입력장치(10)의 구성에 대하여 설명한다. 도 3은, 표시소자에 액정소자가 이용된 입력장치(10)의 구성을 설명하기 위한 단면도 다. 도 4, 도 5는, 표시소자에 발광소자가 이용된 입력장치(10)의 구성을 설명하기 위한 단면도다.
도 3의 입력장치(10)에 있어서, 표시부(11), 화소용 구동회로(23) 및 센서용 구동회로(24)에 의해, 액티브 매트릭스형의 액정 패널이 구성된다. 도 3의 제어회로부(50)는, 화소용 구동회로(23) 및 센서용 구동회로(24) 등의 표시부(11)와 같은 기판에 형성되는 회로 군을 가리키고 있다. 도 3에는 이 제어 회로부(50)의 단면으로서, 2개의 트랜지스터(51)를 도시하고 있다. 또한 표시부(11)의 단면으로서, 하나의 화소(21)를 도시하고 있으며, 광센서(22)를 구성하는 포토다이오드(53), 화소 회로에 포함되는 액정소자(54) 및 트랜지스터(55)를 도시하고 있다. 또한, 입력장치(10)는, 표시부(11)를 조명하기 위한 백라이트 장치(56)를 갖는다.
액정 패널을 구성하기 위해 제1 기판(101)에 대향하여, 간격을 두고 제2 기판(102)이 씰재(103)에 의해 고정되어 있다. 제1 기판(101)과 제2 기판(102) 사이에 액정 분자가 봉입되어 있고, 액정층(104)이 형성되어 있다.
트랜지스터(51), 포토다이오드(53) 및 트랜지스터(55)는, 도 2a∼도 2c에 나타내는 바와 같은 단결정 반도체층을 갖는 반도체 기판으로 형성된다. 도 3에 나타나 있는 바와 같이, 트랜지스터(51, 55) 및 포토다이오드(53)는, 절연막(105)을 통해 제1 기판(101)에 위에 형성되어 있다. 트랜지스터(51, 55)의 반도체층(106) 및 포토다이오드(53)의 광전변환층(107)은 절연막(105) 위에 형성되고, 각각 단결정 반도체층으로 이루어진다. 제1 기판(101)은, 도 2의 지지 기판(40)에 대응하고, 절연막(105)은, 버퍼층(42, 43)의 한쪽 또는 양쪽에 대응한다. 그리고 트랜지스 터(51, 55)의 반도체층(106) 및 포토다이오드(53)의 광전변환층(107)은 단결정 반도체층(41)으로 형성되는 층이다.
트랜지스터(51 및 55)는, 반도체층(106), 절연막(108)으로 된 게이트 절연막, 도전막(109)으로 된 게이트 전극 및 도전막(110)으로 된 소스 전극 및 드레인 전극을 갖는다. 반도체층(106)에 채널 형성 영역, 소스 영역 및 드레인 영역이 형성되어 있다.
포토다이오드(53)는, 광전변환층(107), 도전막(110)으로 된 2개의 전극을 갖는다. 절연막(108)을 통해 광전변환층(107) 위에 형성되어 있는 도전막(109)은, 차광막으로서 기능한다. 광전변환층(107)에는, PIN접합이 형성되어 있다.
도전막(110)은 도전막(109)을 덮는 절연막(111) 위에 형성되어 있다. 도전막(110)을 피복하여 절연막(112)가 형성되어 있다. 절연막(112) 위에 화소 전극(113)이 형성되어 있다. 화소 전극(113)은 도전막(110)을 통해 트랜지스터(55)에 전기적으로 접속되어 있다. 또한 절연막(112) 위에는, 제1 기판(101)과 제2 기판(102)의 간격을 유지하기 위한 절연막(114)이 형성되어 있다. 화소 전극(113) 및 절연막(114)을 피복하여 배향막(115)이 형성되어 있다. 배향막(115)은 필요에 따라 형성된다.
화소 전극(113)은 백라이트 장치(56)로부터의 빛이 통과하는 투광성 전극이다. 따라서 화소 전극(113)을 구성하는 도전막에는, 산화 인듐에 산화 주석을 섞은 인듐 주석 산화물막, 인듐 주석 산화물에 산화 실리콘을 섞은 인듐 주석 실리콘 산화물막, 산화 인듐에 산화 아연을 섞은 인듐 아연 산화물막, 산화 아연막, 또는 산 화 주석 막 등을 이용할 수 있다.
제1 기판(101)에는, 외부접속 단자(58)가 형성되어 있다. 외부접속 단자(58)는, 도전막(110)과 도전막(116)과의 적층막으로 이루어진다. 도전막(116)은 화소 전극(113)과 같은 도전막으로 형성된다. 외부접속 단자(58)는, 제1 기판(101) 위에 형성되지 않은 회로와, 제1 기판(101)에 형성되어 있는 회로를 전기적으로 접속하기 위한 단자다. 외부접속 단자(58)에는, 이방성 도전막(117)에 의해 FPC(플렉시블 프린트 서킷)(118)가 전기적으로 접속되어 있다.
한편 제2 기판(102) 위에는, 컬러 필터(121) 및 블랙 매트릭스(이하,「BM」이라고 한다)(122)가 형성되어 있다. 컬러 필터(121) 및 BM(122) 위에 대향 전극(123)이 형성되고, 대향 전극(123)을 피복하여 배향막(124)이 형성되어 있다. 화소 전극(113)과 대향 전극(123)으로 액정층(104)을 끼우는 구조에 의해 액정소자(54)가 구성된다.
사용자는 제1 기판(101)측으로부터 표시부(11)를 보는 것으로, 화상을 인식할 수 있고, 또한 제1 기판(101)측을 손가락(59) 등으로 접촉함으로써, 정보를 입력할 수 있다.
백라이트 장치(56)의 광원으로부터 발생한 조명광(57)은, 표시부(11)를 조명한다. 조명광(57)은, 제2 기판(102)을 통과하고, 컬러 필터(121)를 통과하는 것으로, 소정의 파장 성분만이 추출된다. 조명광(57)은, 액정층(104), 화소 전극(113)을 통과하고, 제1 기판(101)을 통과하여, 표시부(11)의 외부에 추출된다. 도 3에 나타나 있는 바와 같이, 손가락(59) 등으로 표시부(11)에 접촉하면, 제1 기판(101) 을 통과한 조명광(57)이 반사되어, 포토다이오드(53)의 광전변환층(107)에 입사한다. 따라서, 포토다이오드(53)로 검출된 신호를 해석하는 것으로, 표시부(11)의 어느 화소(21)에 손가락(59)이 닿았는지를 검출할 수 있다.
도 3의 입력장치(10)에서는, 포토다이오드(53)에 차광막(도전막(109))을 설치하고 있기 때문에, 제2 기판(102)측으로부터 입사하는 빛을 차광할 수 있다.
백라이트 장치(56)의 광원으로서, 냉음극관, 발광 다이오드(이하, 「LED」라고 함) 등을 사용할 수 있다. LED를 사용하는 것이 바람직하다. LED를 간헐적으로 발광시키고, 그 발광 기간과 동기시켜, 포토다이오드(53)의 검출 신호를 판독하는 것으로, 외광 등에 의한 노이즈를 저감할 수 있다.
또한 백라이트 장치(56)에, 화상을 표시시키기 위한 가시광역에서 발광하는 LED 외에, 인간의 눈으로 시각 할 수 없는 적외광을 발하는 LED를 설치해도 된다. 이러한 LED로서, 파장 800nm 이상 1μm 이하에 발광스펙트럼의 피크를 갖는 LED를 사용하면 된다. 이것은, 포토다이오드(53)의 광전변환층(107)에 단결정 실리콘층을 사용했을 경우, 파장 800nm 이상 1μm 이하의 파장역에서, 포토다이오드(53)의 수광 감도가 높기 때문이다. 인간의 눈으로 시인할 수 없는 빛을 사용하는 것으로, 백라이트 장치(56)의 조명광(57)이나 컬러 필터(121)에 의해, 표시부(11)의 화상의 색조가 최적화되도록 설계하는 것이 용이하게 되고, 또한 포토다이오드(53)로 고정밀한 위치 검출을 할 수 있다.
이 때 도 3의 표시부(11)의 표시 방식은 TN(Twisted Nematic)모드로 했지만, 다른 방식으로 할 수도 있다. 예를 들면 MVA(Multi-domain Vertical Alignment)모 드, PVA(Patterned Vertical Alignment)모드, IPS(In-Plane-Switching)모드, FFS(Fringe Field Switching)모드, ASM(Axially Symmetric Aligned Micro-cell)모드, OCB(Optically Compensated Bend)모드, FLC(Ferroelectric Liquid Crystal)모드, AFLC(AntiFerroelectric Liquid Crystal)모드 등이 있다.
도 4의 입력장치(10)에 있어서, 표시부(11)는, 액티브 매트릭스형의 EL패널을 구성하고 있다. 도 4에는 제어 회로부(50)의 단면으로서, 2개의 트랜지스터(61)를 도시하고 있다. 또한 표시부(11)의 단면으로서, 1개의 화소(21)를 도시하고 있고, 광센서(22)를 구성하는 포토다이오드(62), 화소 회로에 포함되는 트랜지스터(63) 및 발광 소자(64)를 도시하고 있다.
도 4에 나타나 있는 바와 같이, 트랜지스터(61), 포토다이오드(62), 트랜지스터(63) 및 발광 소자(64)는 제1 기판(141) 위에 형성되어 있다. EL패널을 구성하기 위해, 제1 기판(141)에 대향하여 제2 기판(142)이 수지층(143)에 의해 고정되어 있다. 수지층(143)에는, 자외선 경화 수지 또는 열경화 수지를 사용할 수 있다.
트랜지스터(61, 63) 및 포토다이오드(62)는, 도 2a∼도 2c에 나타나 있는 바와 같은 단결정 반도체층을 갖는 반도체 기판으로 형성된다. 도 4에 나타나 있는 바와 같이, 트랜지스터(61, 63) 및 포토다이오드(62)는 절연막(145)을 통해 제1 기판(141) 위에 형성되어 있다. 트랜지스터(61, 63)의 반도체층(146) 및 포토다이오드(62)의 광전변환층(147)은 절연막(145) 위에 형성되어, 각각 단결정 반도체층으로 이루어진다. 제1 기판(141)은, 도 2의 지지 기판(40)에 대응하고, 절연막(145)은, 버퍼층(42, 44)의 한쪽 또는 양쪽에 대응한다. 그리고, 트랜지스터(61, 63)의 반도체층(146) 및 포토다이오드(62)의 광전변환층(147)은, 단결정 반도체층(41)으로 형성되는 층이다.
트랜지스터(61, 63)는, 반도체층(146), 절연막(148)으로 된 게이트 절연막, 도전막(149)으로 된 게이트 전극 및 도전막(150)으로 된 소스 전극 및 드레인 전극을 갖는다. 반도체층(146)에 채널 형성 영역, 소스 영역 및 드레인 영역이 형성되어 있다. 또한, 트랜지스터(63)에는, 도전막(150)과 같은 도전막으로 된 화소 전극(151)이 접속되어 있다.
포토다이오드(62)는, 광전변환층(147), 도전막(150)으로 된 2개의 전극을 갖는다. 광전변환층(147)에는, PIN접합이 형성되어 있다.
도전막(150) 및 화소 전극(151)은 도전막(149)을 피복하는 절연막(153) 위에 형성되어 있다. 도전막(150) 및 화소 전극(151)을 피복하여 절연막(154)이 형성되어 있다. 절연막(154)에는 화소 전극(151)의 윗면을 노출하는 개구부가 형성되어 있다. 그 개구부에 있어서, 화소 전극(151) 위에, EL층(155), 대향 전극(156)이 적층 되어 있다. 화소 전극(151)과 대향 전극(156)으로 EL층(155)을 끼우는 구조로 발광 소자(64)가 구성된다.
EL층(155)은, 적어도 발광층을 포함하는 층이다. 상기 발광층 외에 정공 주입층, 정공 수송층, 전자 수송층 또는 전자 주입층을 포함하고 있어도 된다.
화소 전극(151)은 EL층(155)으로부터 발한 빛(65)을 반사하는 반사 전극이다. 화소 전극(151)을 구성하는 도전막에는, 탄탈, 텅스텐, 티타늄, 몰리브덴, 알루미늄, 크롬, 은 등의 금속막, 해당 금속의 합금막 또는 해당 금속의 도전성 화합 물막을 사용할 수 있다.
대향 전극(156)은 빛(65)을 통과하는 투광성 전극이다. 대향 전극(156)을 구성하는 도전막에는, 산화 인듐에 산화 주석을 섞은 인듐 주석 산화물막, 인듐 주석 산화물에 산화 실리콘을 섞은 인듐 주석 실리콘 산화물막, 산화 인듐에 산화 아연을 섞은 인듐 아연 산화물막, 산화 아연막 또는 산화 주석막 등을 사용할 수 있다.
제1 기판(141)에는, 외부접속 단자(66)가 형성되어 있다. 외부접속 단자(66)는 도전막(149), 도전막(150) 및 도전막(158)과의 적층막으로 이루어진다. 도전막(158)은 화소 전극(151)과 같은 도전막으로 형성된다. 외부접속 단자(66)는, 제1 기판(141) 위에 형성되어 있지 않은 회로와, 제1 기판(141)에 형성되어 있는 회로를 전기적으로 접속하기 위한 단자이다. 외부접속 단자(66)에는, 이방성 도전막(159)에 의해 FPC(160)가 전기적으로 접속되어 있다.
사용자는, 제2 기판(142)측으로부터 표시부(11)를 보는 것으로, 화상을 인식할 수 있고, 또한 제2 기판(142) 측을 손가락(59) 등으로 접촉함으로써 정보를 입력할 수 있다.
빛(65)은 제2 기판(142)을 통과하여, 표시부(11)의 외부에 추출된다. 도 4에 나타내는 바와 같이, 손가락(59) 등으로 표시부(11)에 접촉하면, 제2 기판(142)을 통과한 빛(65)이 반사되고, 포토다이오도(62)의 광전변환층(147)에 입사한다. 따라서, 포토다이오드(62)로 검출된 신호를 해석하는 것으로, 표시부(11)의 어느 화소(21)에 손가락(59)이 닿았는지를 검출할 수 있다.
마지막으로, 도 5의 입력장치(10)에 대하여 설명한다. 도 5의 입력장치(10) 에 있어서, 도 4와 같이 표시부(11)는, 액티브 매트릭스형의 EL패널을 구성하고 있다. 도 4와의 차이는, 발광 소자(64)로부터 발한 빛(65)을 제1 기판(141)측으로부터 추출한다는 점이다. 이하, 도 4와 구성이 다른 부분을 설명한다.
도전막(150)을 피복하여 절연막(170)이 형성되어 있다. 절연막(170) 위에 화소 전극(171)이 형성되어, 트랜지스터(63)에 전기적으로 접속되어 있다. 화소 전극(171)을 피복하여 절연막(172)이 형성되어 있다. 절연막(172)에는 화소 전극(171)의 윗면을 노출하는 개구부가 형성되어 있다. 그 개구부에 있어서, 화소 전극(171) 위에, EL층(155), 대향 전극(174)이 적층 되어 있다. 화소 전극(171)과 대향 전극(174)으로 EL층(155)을 끼우는 구조로 발광 소자(64)가 구성된다.
화소 전극(171)은 EL층(155)으로부터 발한 빛(65)을 통과하는 투광성 전극이다. 화소 전극(171)을 구성하는 도전막에는, 산화 인듐에 산화 주석을 섞은 인듐 주석 산화물막, 인듐 주석 산화물에 산화 실리콘을 섞은 인듐 주석 실리콘 산화물막, 산화 인듐에 산화 아연을 섞은 인듐 아연 산화물막, 산화 아연막 또는 산화 주석막 등을 이용할 수 있다.
대향 전극(174)은, EL층(155)으로부터 발한 빛(65)을 반사하는 반사 전극이다. 대향 전극(174)을 구성하는 도전막에는, 탄탈, 텅스텐, 티타늄, 몰리브덴, 알 미니늄, 크롬, 은 등의 금속막, 해당 금속의 합금막 또는 해당 금속의 도전성 화합물막을 사용할 수 있다.
외부접속 단자(66)는, 도전막(149), 도전막(150) 및 도전막(175)과의 적층막으로 이루어진다. 도전막(175)은 화소 전극(171)과 같은 도전막으로 형성된다.
사용자는, 제1 기판(141)측으로부터 표시부(11)를 봄으로써 화상을 인식할 수 있고, 또 제1 기판(141)측을 손가락(59) 등으로 접촉함으로써 정보를 입력할 수 있다.
빛(65)은 제1 기판(141)을 통과하여, 표시부(11)의 외부에 추출된다. 도 5에 나타내는 바와 같이, 손가락(59) 등으로 표시부(11)에 닿으면, 제1 기판(141)을 통과한 빛(65)이 반사되어, 포토다이오드(62)의 광전변환층(147)에 입사한다. 따라서, 포토다이오드(62)로 검출된 신호를 해석하는 것으로, 표시부(11)의 어느 화소(21)에 손가락(59)이 접촉했는지를 검출할 수 있다.
이 때, 도 4 및 도 5에 있어서, 발광 소자(64)를 간헐적으로 발광시키고, 그 발광 기간과 동기시켜, 포토다이오드(62)의 검출 신호를 판독하는 것으로, 외광 등에 의한 노이즈를 저감할 수 있다.
(실시예 2)
본 실시예에서는 도 3과 같은, 표시소자로서 액정소자를 갖는 표시부(11)의 구성에 대하여 설명한다.
도 6a는 표시부(11)의 구성예를 나타내는 회로도이며, 도 6b는 하나의 화소(21)의 회로도다.
표시부(11)는 x행 y열에 배열된 화소(21)를 갖는다. 화소(21)는 액정 소자를 갖는 화소 회로(25), 광센서를 갖는 센서 회로(26)를 구비한다.
또한 표시부(11)에는, x개의 주사선 SL1∼SLx, y개의 데이터선 DL1∼ DLy, x개의 용량선 CL1∼CLx, x개의 리셋용 주사선 RL1∼RLx, y개의 센서용 출력선 OL1∼ OLy 및 y개의 센서용 전원선 VB가 설치된다. 또한, 도 6b에 있어서는, 각 신호선의 순서를 나타내는 부호를 생략하고 있다.
주사선 SL1∼SLx는 주사선 구동회로(12)에 접속되고, 데이터선 DL1∼ DLy는 데이터선 구동회로(13)에 접속되어 있다. 또한 리셋용 주사선 RL1∼RLx는 센서용 주사선 구동회로(14)에 접속되고, 센서용 출력선 OL1∼OLy는 센서용 데이터선 구동회로(15)에 접속되어 있다. 센서용 출력선 OL1∼OLy에는, 각각, 정전류전원(200)이 접속되어 있다. 정전류전원(200)에 각 센서용 출력선 OL1∼OLy는 접속되어 있고, 일정한 전류가 공급되고 있다. 또한 y개의 센서용 전원선 VB는, 공통의 전원 회로에 접속되어 있다. 각 센서용 전원선 VB는 일정한 전위(기준전위)로 유지되어 있다.
화소(21)는, 각각 화소 회로(25) 및 센서 회로(26)를 가진다. 화소 회로(25)는, 스위칭 트랜지스터(201), 액정 소자(202) 및 저장 용량(203)을 갖는다. 스위칭 트랜지스터(201)의 게이트 전극은 주사선 SL에 접속되어 있다. 그 소스 영역 및 드레인 영역은, 한쪽이 데이터선 DL에, 다른 쪽이 액정 소자(202)의 화소 전극에 접속되어 있다. 저장 용량(203)의 한쪽의 전극은 액정 소자(202)의 화소 전극에 접속되고, 다른 쪽의 전극은 용량선 CL에 접속되어 있다.
센서 회로(26)는, 리셋용 트랜지스터(211), 버퍼용 트랜지스터(212), 선택용 트랜지스터(213) 및 포토다이오드(214)를 가지고 있다. 리셋용 트랜지스터(211)의 게이트 전극은 리셋용 주사선 RL에 접속되고, 그 소스 영역은 센서용 전원선 VB에 접속되고, 그 드레인 영역은 버퍼용 트랜지스터(212)의 게이트 전극 및 포토다이오 드(214)에 접속되어 있다. 센서용 전원선 VB에는, 버퍼용 트랜지스터(212)의 드레인 영역도 접속되어 있다.
선택용 트랜지스터(213)의 게이트 전극은 주사선 SL에 접속되어 있다. 그 소스 영역 및 드레인 영역은, 한쪽은 버퍼용 트랜지스터(212)의 소스 영역에 접속되어 있고, 다른 쪽은 센서용 출력선 OL에 접속되어 있다.
다음에 센서 회로(26)의 동작 방법에 대하여 설명한다. 도 7은 센서 회로(26)의 타이밍 차트다.
리셋용 트랜지스터(211), 버퍼용 트랜지스터(212) 및 선택용 트랜지스터(213)는 각각, n채널형 트랜지스터나 p채널형 트랜지스터라도 된다. 여기에서는, 설명의 편의상, 리셋용 트랜지스터(211)는 n채널형 트랜지스터로 하고, 버퍼용 트랜지스터(212)는 p채널형 트랜지스터로 하고, 선택용 트랜지스터(213)는 n채널형 트랜지스터로 한다. 이 때, 리셋용 트랜지스터(211)와 버퍼용 트랜지스터(212)의 극성은 다른 쪽이 바람직하다.
우선, 리셋용 주사선 RL1의 신호에 의해, 리셋용 주사선 RL1에 접속된 모든 리셋용 트랜지스터(211)는 전도 상태로 하고, 나머지 리셋용 주사선 RL2∼RLx에 접속된 모든 리셋용 트랜지스터(211)는, 모두 비전도 상태에 있다. 이 상태를 리셋용 주사선 RL1이 선택 상태로 한다. 이 때 제1행에 있는 각 센서 회로(26)에 있어서, 센서용 전원선 VB의 전위는, 리셋용 트랜지스터(211)를 통해, 버퍼용 트랜지스터(212)의 게이트 전극에 공급된다. 따라서 포토다이오드(214)의 전극 간에는, 역바이어스의 전압이 인가된다.
이 때, 버퍼용 트랜지스터(212)의 소스 영역은, 센서용 전원선 VB의 전위(기준전위)로부터, 버퍼용 트랜지스터(212)의 소스 영역과 게이트 영역의 전위차를 뺀 전위로 유지되어 있다. 또한, 주사선 SL1의 신호에 의해, 주사선 SL1에 접속된 모든 선택용 트랜지스터(213)는, 비전도 상태에 있다. 또한, 리셋용 주사선 RL이 선택되어 있는 기간을 리셋 기간 TR이라고 부르기로 한다. 또, 도 7에 있어서, Tpd는 모든 화소(21)의 포토다이오드(214)로 수광한 광량을 판독하는 기간을 나타내고 있다.
다음에 리셋용 주사선 RL1의 전위가 변화되고, 대응하는 행에 있는 리셋용 트랜지스터(211)를 모두 비전도 상태로 한다. 이 상태를 리셋용 주사선 RL1의 비선택 상태로 부른다. 동시에, 리셋용 주사선 RL2를 선택 상태로 한다.
리셋용 주사선 RL1이 비선택 상태이고, 대응하는 행의 포토다이오드(214)에 빛이 조사되면, 포토다이오드(214)의 전극 간에 전류가 흐르고, 리셋 기간 TR1 안에 인가된 포토다이오드(214)의 전극 간의 역바이어스 전압이 낮아진다. 그 후, 주사선 SL1에 입력되는 신호에 의해, 대응하는 행의 선택용 트랜지스터(213)가 전도 상태가 된다.
리셋용 주사선 RL1이 비선택 상태가 된 후, 같은 행의 선택용 트랜지스터(213)가 선택될 때까지의 기간을 샘플링 기간 TS1로 부르기로 한다. 다른 행에서도 마찬가지다.
샘플링 기간 TS1에 있어서, 시간의 경과에 따라, 포토다이오드(214)의 전극간의 역바이어스 전압이 작아진다. 이 역바이어스 전압의 변화량은, 포토다이오 드(214)의 광전 변환층에 조사된 빛의 강도에 비례한다. 센서 회로(26)에서는, 포토다이오드(214)의 한쪽 전극의 전위는 일정하게 유지되고 있다. 따라서, 포토다이오드(214)에서는, 버퍼용 트랜지스터(212)의 게이트 전극에 접속되어 있는 전극의 전위가 저하한다. 즉, 버퍼용 트랜지스터(212)의 게이트 전극의 전위가 저하하게 된다.
센서 회로(26)에서는, 버퍼용 트랜지스터(212)의 소스 영역은, 정전류전원(200)에 접속되어 있기 때문에, 버퍼용 트랜지스터(212)는 소스 폴로워로서 기능하게 된다. 즉, 버퍼용 트랜지스터(212)의 게이트·소스간 전압은, 항상 같게 유지된다. 그 때문에 포토다이오드(214)의 전극 간의 전위가 변화되는 것에 의해, 버퍼용 트랜지스터(212)의 게이트 전극의 전위가 변화되고, 또한 같은 변화량으로, 버퍼용 트랜지스터(212)의 소스 영역의 전위도 변화된다. 샘플링 기간 TS1 후, 주사선 SL1이 선택되면, 샘플링 기간 TS1이 종료되고, 버퍼용 트랜지스터(212)의 소스 영역의 전위의 변화는, 센서용 출력선 OL1∼OLy에 출력된다.
한편, 리셋용 주사선 RL1이 비선택 상태가 되면, 리셋용 주사선 RL2가 선택상태가 되어, 리셋 기간 TR2가 개시되고, 그 후, 리셋용 주사선 RL2가 비선택 상태가 되어, 샘플링 기간 TS2가 개시된다. 이러한 신호의 입력을 리셋용 주사선 RL1∼RLx 및 주사선 SL1∼SLx로 행하는 것으로, 1프레임 기간에, 모든 화소(21)에 있어서, 포토다이오드(214)로 수광한 광량을 전압신호로서 판독할 수 있다.
표시부(11)에서는, 화소 회로(25)에 있어서, 소정 휘도의 빛을 표시소자가 발하고, 화상의 표시가 행해진다. 동시에 센서 회로에 있어서, 광센서로 수광한 광 량이 검출되므로, 화상의 표시와, 접촉에 의한 정보의 입력을 동시에 행할 수 있다.
또한, 센서 회로(26)에 있어서, 선택용 트랜지스터(213)의 게이트 전극을 주사선 SL에 접속하는 대신에, 선택용 트랜지스터(213)용의 센서용 주사선을 행마다 설치하고, 각 행의 선택용 트랜지스터(213)의 게이트 전극을 이 센서용 주사선에 접속해도 된다. 이 센서용 주사선은, 센서용 주사선 구동회로(14)에 접속된다. 센서용 주사선 구동회로(14)로부터, 리셋용 주사선 RL 및 센서용 주사선에 신호가 공급되고, 리셋 기간 TR 및 샘플링 기간 TS가 제어된다.
본 실시예는 다른 실시예와 적절히 조합하여 실시하는 것이 가능하다.
(실시예 3)
본 실시예에서는 도 4 및 도 5와 같은, 표시소자로서 발광소자를 갖는 표시부(11)의 구성에 대하여 설명한다.
도 8a는 표시부(11)의 구성예를 나타내는 회로도이며, 도 8b는 1개의 화소(21)의 회로도다. 표시부(11)는 x행 y열에 배열된 화소(21)를 갖는다. 화소(21)는, 발광 소자를 갖는 화소 회로(27), 광센서를 갖는 센서 회로(28)를 갖는다.
표시부(11)에는, x개의 주사선 SL1∼SLx, y개의 데이터선 DL1∼ DLy, y개의 발광소자용 전원선 VL1∼VLy, x개의 리셋용 주사선 RL1∼RLx, y개의 센서용 출력선 OL1∼OLy 및 y개의 센서용 전원선 VB가 설치된다. 또한, 도 8b에 있어서는, 각 신호선의 순서를 나타내는 부호를 생략하고 있다.
주사선 SL1∼SLx는 주사선 구동회로(12)에 접속되고, 데이터선 DL1∼ DLy는 데이터선 구동회로(13)에 접속되어 있다. 또한 리셋용 주사선 RL1∼RLx는 센서용 데이터선 구동회로(14)에 접속되고, 센서용 출력선 OL1∼OLy는 센서용 데이터선 구동회로(15)에 접속되어 있다. 센서용 출력선 OL1∼OLy에는, 각각, 정전류전원(200)이 접속되어 있다. 정전류전원(200)에, 각 센서용 출력선 OL1∼OLy는 접속되어 있고, 일정한 전류가 공급되고 있다. 또한 y개의 센서용 전원선 VB는, 공통의 전원회로에 접속되어 있다. 각 센서용 전원선 VB의 전위는 일정한 전위(기준전위)에 유지되어 있다.
화소 회로(27)는, 선택용 트랜지스터(221), 표시 제어용 트랜지스터(222), 발광 소자(223) 및 저장용량(224)을 갖는다. 선택용 트랜지스터(221)의 게이트 전극은 주사선 SL에 접속되어 있다. 그 소스 영역 및 드레인 영역은, 한쪽이 데이터선 DL에, 다른 쪽이 표시 제어용 트랜지스터(222)의 게이트 전극에 접속되어 있다. 표시 제어용 트랜지스터의 소스 영역 및 드레인 영역은, 한쪽이 발광소자용 전원선 VL에 접속되고, 다른 쪽이 발광소자(223)에 접속되어 있다. 또한 저장용량(224)의 한쪽의 전극은 표시제어용 트랜지스터의 게이트 전극에 접속되고, 다른 쪽이 발광소자용 전원선 VL에 접속되어 있다.
각 트랜지스터(221, 222)는 단결정 반도체층으로 형성되어 있기 때문에, 그 임계값 전압값의 차이를 억제할 수 있어, 화소 회로(27)에 임계값 전압값의 보정회로가 불필요하고, 화소 회로(27)의 구성을 도 8b에 나타내는 바와 같이, 트랜지스터의 수가 가장 작은 회로로 할 수 있다.
센서 회로(28)의 회로 구성은, 도 6b와 동일하고, 또한 마찬가지로 동작한 다. 또한 센서 회로(28)에 있어서도, 선택용 트랜지스터(213)의 게이트 전극을 주사선 SL에 접속하는 대신에, 선택용 트랜지스터(213)용의 센서용 주사선을 행마다 설치하여, 각 행의 선택용 트랜지스터(213)의 게이트 전극을 이 센서용 주사선에 접속해도 된다. 이 센서용 주사선은, 센서용 주사선 구동회로(14)에 접속된다. 센서용 주사선 구동회로(14)로부터, 리셋용 주사선 RL 및 센서용 주사선에 신호가 공급되어, 리셋 기간 TR 및 샘플링 기간 TS가 제어된다(도 7 참조).
본 실시예는 다른 실시예와 적절히 조합하여 실시하는 것이 가능하다.
(실시예 4)
본 발명은, 표시부를 구비한 전자기기에 적용할 수 있다. 이러한 전자기기로서, 예를 들어 비디오 카메라, 디지털 카메라 등의 카메라, 네비게이션 시스템, 음향재생장치(휴대형 디지털 음악 플레이어, 카 오디오, 오디오 컴포넌트 등), 노트형 컴퓨터, 게임 기기, 휴대 정보단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기 또는 전자 서적 등), 화상재생장치(구체적으로는 Digital Versatile Disc(DVD) 등의 기록 매체에 기억된 화상 데이터 및 음성 데이터를 재생하는 장치) 등을 들 수 있다.
우선, 본 발명의 입력장치를 PDA에 적용한 예를 설명한다. 도 9는, PDA의 외관도이다. PDA(1000)는, 하우징(1001) 안에, 도 1에 나타내는 시스템이 내장되어 있다. PDA(1000)는, 표시부(1002), 조작 버튼(1003), 외부접속 포트(1004)를 갖는다. 표시부(1002)를 펜이나 손가락 등으로 접촉함으로써, PDA(1000)에 정보를 입력할 수 있다.
표시부(1002)의 화면 모드에는 주로 3개의 모드가 있다. 제1은, 화상의 표시를 주로 하는 표시 모드이며, 제2는, 문자 등의 정보의 입력을 주로 하는 입력 모드이다. 제3은 표시 모드와 입력 모드의 2개의 모드가 혼합한 표시+입력 모드이다.
도 10a∼도 10d는, 표시 모드의 화면을 설명하기 위한 PDA(1000)의 정면도다. 도 10a 및 도 10c에는, PDA(1000)를 가로로 놓았을 때의 화면을 나타내고, 도 10b 및 도 10d에는 PDA(1000)를 세로로 했을 때의 화면을 나타낸다.
표시 모드는, PDA(1000)를 디스플레이로서 사용하는 모드다. 표시부(1002)에 정지화상, 동영상이 표시된다(도 10a 및 도 10b 참조). 예를 들면 메모리 회로(19)에 보존된 정지화상이나 동영상을 표시하거나, 텔레비전 방송전파를 수신하여 텔레비전 방송을 표시하거나, 인터넷에 접속하여 홈페이지를 표시하는 등, 여러 가지 화상 데이터를 표시부(1002)에 표시할 수 있다.
또한 표시 모드에서는, 도 10c, 도 10d에 나타나 있는 바와 같이, 표시부(1002)의 화면의 일부에 동작 메뉴를 선택할 수 있는 아이콘(1020)을 표시시켜도 된다. 사용자가 아이콘(1020)에 접촉하면, 대응하는 메뉴로 바뀐다. 예를 들면 음악을 들을 경우에는, 음부(音符)의 아이콘(1020)에 접촉한다. 이 경우에는, 표시부(1002)의 점선으로 둘러싼 화면(1021)에 정지화상, 동영상이 표시된다.
도 11a는, 입력 모드의 화면을 설명하기 위한 PDA(1000)의 정면도다. 도 11a에 나타나 있는 바와 같이, 표시부(1002)에는, 키 보트(1030)가 표시되고, 또한 화면(1031)에는, 키보드(1030)로부터 입력된 문자를 표시한다. 입력 모드에서는, 문자의 입력 조작을 우선하므로, 표시부(1002) 화면의 대부분에 키보드(1030)가 표시 된다. 키보트(1030)의 키 배열은 사용하는 언어에 따라 변경된다.
입력 모드에서 문자를 입력하는 방법을 설명한다. 사용자는, 키보드(1030)의 입력을 원하는 문자 키를 손가락이나 펜 끝으로 접촉하면 된다. 예를 들면 「A」가 표시된 키에 접촉하면, 표시부(1002)에 설치된 광센서의 검출 신호로부터, 「A」의 키가 선택된 것이 검출되어, 화면(1031)에 「A」가 표시된다.
도 11b∼도 11d는, 표시+입력 모드의 화면을 설명하기 위한 PDA의 정면도이다. 도 11b 및 도 11c에는 PDA(1000)를 세로로 했을 때의 화면을 나타내고, 도 11d에는 PDA(1000)를 가로로 놓았을 때의 화면을 나타낸다.
도 11b∼도 11d에 나타나 있는 바와 같이, 표시부(1002)에는, 키보드(1040)가 표시된다. 또한, 화면(1041)은, 입력 모드의 화면에 대응하고, 키보드(1040)로부터 입력된 문자가 표시되는 화면이다. 문자의 입력은, 입력 모드와 마찬가지로 키보드(1040)의 키를 손가락이나 펜 끝으로 접촉함으로써 행할 수 있다. 화면(1042)은, 표시 모드의 화면에 대응하고, 표시 모드와 마찬가지로, 정지화상, 동영상이 표시된다. 키보드(1040)의 키 배열은, 사용하는 언어에 따라 변경할 수 있도록 되어 있다. 여기에서는, 표시부(1002)에, QWERTY배열의 키보드(1040)를 표시하고 있다.
또한, 도 11c에 나타나 있는 바와 같이 화면(1042)에 동작 메뉴를 선택하는 아이콘(1020)을 표시시킬 수도 있다.
또한, PDA(1000) 내부에, 자이로스코프(gyroscope), 가속도 센서 등의 기울기를 검출하는 센서를 갖는 검출 장치를 설치함으로써, PDA(1000)의 방향(세로인지 가로인지)을 판단하여, 표시부(1002)의 화면표시를 자동으로 전환하도록 할 수 있다.
또한 화면 모드의 전환은, 표시부(1002)를 접촉하거나 또는 조작 버튼(1003)의 조작에 의해 행해진다. 또한 표시부(1002)에 표시되는 화상의 종류에 따라 전환하도록 할 수도 있다. 예를 들면 표시부에 표시하는 화상 신호가 동영상 데이터이면 표시 모드, 텍스트 데이터이면 입력 모드로 전환한다.
또한 입력 모드에 있어서, 표시부(1002)의 광센서로 검출되는 신호를 검지하여, 표시부(1002)의 터치 조작에 의한 입력이 일정 기간 없을 경우에는, 화면의 모드를 입력 모드에서 표시 모드로 전환하도록 제어해도 좋다.
표시부(1002)는 이미지센서로서 기능시킬 수도 있다. 예를 들면 표시부(1002)에 손바닥이나 손가락을 접촉하는 것으로, 장문(掌紋), 지문, 손가락 정맥 등을 촬상하는 것으로, 본인인증을 행할 수 있다.
본 발명의 입력장치는 PDA 외에, 표시부를 갖는 각종 전자기기에 적용할 수 있다. 도 12에 이러한 전자기기의 일 예를 도시한다.
도 12a는 텔레비전 장치(1100)의 외관도다. 텔레비전 장치(1100)는, 하우징(1101), 표시부(1102), 지지대(1103) 등을 갖는다. 하우징(1101)에 본 발명의 입력장치가 내장되고, 표시부(1102)의 화소에는 광센서가 설치되어 있고, 표시부(1102)는 표시 기능과 정보입력 기능을 갖는다.
도 12b는 모니터(1120)의 외관도다. 모니터(1120)는, 하우징(1121), 표시부(1122), 지지대(1123) 등을 갖는다. 케이싱(1121)에 본 발명의 입력장치가 내장 되고, 표시부(1122)의 화소에는 광센서가 설치되어 있고, 표시부(1122)는 표시 기능과 정보입력 기능을 갖는다.
도 12c는 휴대형 텔레비전 장치(1130)의 외관도다. 휴대형 텔레비전 장치(1130)는, 하우징(1131), 표시부(1132), 안테나(1133) 등을 갖는다. 하우징(1131)에 본 발명의 입력장치가 내장되고, 표시부(1132)의 화소에는 광센서가 설치되어 있고, 표시부(1102)는 표시 기능과 정보입력 기능을 갖는다.
본 실시예는 다른 실시예와 적절히 조합하여 실시하는 것이 가능하다.
(실시예 5)
도 1의 구성예에서는, 표시부(11)의 모든 화소(21)에 광센서(22)를 설치했지만, 일부의 화소에 광센서(22)를 설치해도 된다. 본 실시예에서는, 이러한 표시부(11)의 구성예를 설명한다.
우선, 도 3과 같은, 표시소자로서 액정소자를 갖는 표시부(11)의 구성예에 대해 설명한다. 도 13은 표시부(11)의 구성예를 나타내는 회로도이며, 도 6의 표시부(11)의 변형예이다. 도 13에는, 6행 8열의 화소를 나타내고, 또한 신호선의 순서를 나타내는 부호를 생략하고 있다.
표시부(11)에는, 열마다, 적색(R)을 표시하는 화소 (이하,「R-화소」라고 한다), 녹색(G)을 표시하는 화소 (이하, 「G-화소」라고 한다), 청색(B)을 표시하는 화소(이하, 「B-화소」라고 한다)가 설치된다. 본 실시예에서는 R-화소에는, 화소 회로(25) 및 센서 회로(26)를 설치하고, G-화소 및 B-화소에는, 센서 회로(26)를 설치하지 않고, 화소 회로(25)만을 설치한다. 화소 회로(25) 및 센서 회로(26)의 구성은, 도 6b와 동일하다.
다음에 도 4 및 도 5와 같은, 표시소자로서 발광소자를 갖는 표시부(11)의 구성예에 대하여 설명한다. 도 14는 표시부(11)의 구성예를 나타내는 회로도이며, 도 8의 표시부(11)의 변형예다. 도 14에는, 6행 8열의 화소를 나타내고, 또한 신호선의 순서를 나타내는 부호를 생략하고 있다.
표시부(11)에는, 열마다, R-화소, G-화소, B-화소가 설치된다. 본 실시예에서는, R-화소에는 화소 회로(27) 및 센서 회로(28)를 설치하고, G-화소 및 B-화소에는, 센서 회로(28)를 설치하지 않고, 화소 회로(27)만을 설치한다. 화소 회로(27) 및 센서 회로(28)의 구성은, 도 8b와 같다.
센서 회로(26 및 28)의 포토다이오드(214)의 광전변환층에 단결정 실리콘층을 사용했을 경우, 파장 600nm 이상의 파장역에서는, 포토다이오드(214)의 수광 감도가 낮다. 즉, G-화소 및 B-화소에서 발한 녹색 또는 청색의 빛은 포토다이오드(214)로 수광되어도, 신호 강도의 변화가 적다. 그래서, 본 실시예에서는 포토다이오드(214)의 수광감도가 높은, 적색의 빛을 발하는 G-화소에만 센서 회로(26) 또는 센서 회로(28)를 설치한다.
이러한 구성에 의해, G-화소 및 B-화소가 배치되어 있는 열에서는, 센서용 출력선 OL 및 센서용 전원선 VB가 설치되지 않기 때문에, 화소의 집적도를 향상시킬 수 있다. 따라서, 고화질의 표시부(11)를 형성할 수 있다.
(실시예 6)
본 실시예에서는 표시부, 화소용 구동회로 및 센서용 구동회로를 제조하기 위한 반도체 기판의 제조방법에 대하여 설명한다. 본 실시예에서는, 반도체 기판의 제조방법의 일례로서, 도 2a에 나타내는 반도체 기판(31)과 같은 적층구조를 갖는 반도체 기판의 제조방법에 대하여 설명한다.
도 15는, 반도체 기판의 제조방법을 설명하기 위한 단면도다.
우선, 단결정 반도체 기판(401)을 준비한다(도 15a-1 참조). 단결정 반도체 기판(401)은, 시판하는 단결정 반도체 기판을 사용할 수 있으며, 예를 들면 단결정의 실리콘 기판이나 게르마늄 기판 등이다. 시판하는 단결정 실리콘 기판으로서는, 직경 5인치(125mm), 직경 6인치(150mm), 직경 8인치(200mm), 직경 12인치(300mm) 사이즈, 직경 18인치(450mm)의 원형의 웨이퍼가 알려져 있다. 또한, 단결정 반도체 기판(401)의 형상은 원형에 한정되지 않고 사각형 등으로 가공한 단결정 반도체 기판을 사용하는 것도 가능하다.
다음에 단결정 반도체 기판(401)의 표면에 절연막(402)을 형성한다(도 15a-2 참조).
절연막(402)은, 화학기상성장법(이하, 「CVD법」이라고 한다.)이나 스퍼터링법 등에 의해 산화 실리콘 막(SiOx), 산화 질화 실리콘 막(SiOxNy)(x>y)으로 설치할 수 있다. 또한 단결정 반도체 기판(401)을 산화함으로써 형성된 산화물막이어도 된다. 단결정 반도체 기판(401)의 산화 처리는 드라이 열산화로 행할 수도 있지만, 산화 분위기 중에 할로겐 또는 할로겐 화합물의 기체를 첨가하는 바람직하다. 이와 같은 기체에는, HCl이 대표 예이며, 이외에는 HF, NF3, HBr, Cl2, ClF3, BCl3, F2, Br2 등이 있다. 또한 단결정 반도체 기판(401)의 산화 처리는, 오존수, 과산화수소수 또는 황산과수 등에 의한 표면처리로 행할 수도 있다.
또한 절연막(402)은 평활면을 갖는 절연막을 사용하는 것이 바람직하다. 예를 들면 절연막(402)의 표면의 평균면 거칠기(Ra)가 0.5nm 이하, 제곱 평균 거칠기(Rms)가 0.6nm 이하, 바람직하게는, 평균면 거칠기가 0.3nm 이하, 제곱 평균 거칠기가 0.4nm 이하가 되도록 형성한다.
또한 CVD법으로 절연막(402)을 형성할 경우에는, 예를 들면 원료에 유기 실란을 사용하여 산화 실리콘 막을 형성할 수 있다. 유기 실란을 사용하여 형성된 산화 실리콘 막을 사용함으로써, 절연막(402)의 표면을 평탄하게 할 수 있기 때문이다.
유기 실란으로서는, 테트라에톡시실란(약칭;TEOS:화학식Si(OC2H5)4), 테트라메틸실란(TMS:화학식Si(CH3)4), 트리메틸실란((CH3)3SIH), 테트라메틸시클로테트라실록산(약칭:TMCTS), 옥타메틸시클로테트라실록산(약칭:OMCTS), 헥사메틸디실라잔(약칭:HMDS), 트리에톡시실란(화학식:SiH(OC2H5)3), 트리스디메틸아미노실란(화학식:SiH(N(CH3)2)3) 등의 실리콘 함유 화합물을 사용할 수 있다.
다음에 절연막(402)을 통해, 전계로 가속된 이온으로 된 이온빔(403)을 단결정 반도체 기판(401)에 조사하고, 단결정 반도체 기판(401)의 표면으로부터 소정 깊이의 영역에 이온을 도입함으로써, 손상 영역(404)을 형성한다(도 15a-2 참조).
이온빔(403)은, 소스 가스를 여기하고, 소스 가스의 플라즈마를 생성하고, 전계의 작용으로 플라즈마로부터 여기에 포함되는 이온을 추출하는 것으로 생성된다. 이온을 단결정 반도체 기판(401)에 도입하기 위해서는, 질량분리를 수반하지 않는 이온 도핑법을 사용할 수 있다. 또한 질량분리를 수반하는 이온주입법을 사용해도 된다. 소스 가스에는 수소 가스, 할로겐 가스, 헬륨 가스 등을 사용할 수 있다.
손상 영역(404)이 형성되는 영역의 깊이는, 이온빔(403)의 가속 에너지와 이온빔(403)의 입사각에 의해 조절할 수 있다. 가속 에너지는 가속 전압, 도즈량 등에 의해 조절할 수 있다. 이온의 평균 침입 깊이와 거의 같은 깊이의 영역에 손상 영역(404)이 형성된다. 이온을 도입하는 깊이로, 단결정 반도체 기판(401)로부터 분리되는 반도체층의 두께가 결정된다. 손상 영역(404)이 형성되는 깊이는 10nm 이상 500nm 이하이며, 바람직한 깊이의 범위는 50nm 이상 200nm 이하다.
예를 들면 소스 가스에 수소(H2)를 사용하여, 이온 도핑 장치로 이온을 도입할 경우, 수소 가스를 여기하여 H+, H2 +, H3 +를 포함하는 플라즈마를 생성할 수 있다. 소스 가스로부터 생성되는 이온종의 비율은, 플라즈마의 여기방법, 플라즈마를 발생시키는 분위기의 압력, 소스 가스의 공급량 등을 조절하는 것으로, 변화시킬 수 있다.
H3 +는 다른 수소 이온종(H+, H2 +)보다도, 수소원자의 수가 많고, 그 결과 질량 이 크기 때문에, 같은 에너지로 가속될 경우, H+, H2 +보다도 단결정 반도체 기판(401)의 더 얕은 영역에 도입된다. 이온빔(403)에 포함되는 H3 +의 비율을 높게 함으로써, 수소 이온의 평균 침입 깊이의 편차가 작아지므로, 단결정 반도체 기판(401)에 수소의 깊이 방향의 농도 프로파일은 보다 급준하게 되고, 그 프로파일의 피크 위치를 얕게 할 수 있다. 따라서, 이온 도핑법을 사용할 경우, 이온빔(403)에 포함되는 H+, H2 +, H3 +의 총량에 대하여 H3 +이 50% 이상, 바람직하게는 80% 이상 포함되도록 한다.
수소 가스를 사용하여, 이온 도핑법으로 이온의 도입을 행할 경우, 가속 전압 10kV 이상 200kV 이하, 도즈량 1×1016ions/cm2 이상 6×1016ions/cm2 이하로 할 수 있다. 이 조건으로 수소 이온을 도입하는 것으로, 이온빔(403)에 포함되는 이온종이나 이온의 비율에도 따르지만, 손상 영역(404)을 단결정 반도체 기판(401)의 깊이 50nm 이상 500nm 이하의 영역에 형성할 수 있다.
다음에 절연막(402) 위에 절연막(405)을 형성한다(도 15a-3 참조). 절연막(405)은, 지지 기판과 서로 붙여지는 층(접합층)으로서 기능한다.
절연막(405)으로서 질화 실리콘 막(SiNx) 또는 질화 산화 실리콘 막(SiNxOy) (x>y)), 산화 질화 실리콘 막(SiOxNy)(x>y))을 형성할 수 있다. 절연막(405)으로서, 질화 실리콘 막 또는 질화 산화 실리콘 막을 형성하는 것으로, 지지 기판에 포 함되는 가동 이온이나 수분 등의 불순물이 단결정 반도체층으로 확산하는 것을 방지하기 위한 배리어층으로서 절연막(405)을 기능시킬 수 있기 때문에 바람직하다.
또한 절연막(405)과 지지 기판과의 접합에는 수소결합이 크게 기여하므로, 절연막(405)은, 수소가 포함되도록 형성한다. 절연막(405)으로서, 수소를 함유하는 질화 실리콘 막 또는 질화 산화 실리콘 막을 사용함으로써, Si-H, Si-OH, N-H, N-OH 결합을 사용한 수소 결합에 의해, 유리 등의 지지 기판과 강고한 접합을 형성하는 것이 가능하게 된다. 수소를 포함하는 절연막(405)의 형성 방법으로서는, 플라즈마 CVD법을 사용하여, 성막시의 기판온도를 실온 이상 350℃ 이하, 바람직하게는 실온 이상 300℃ 이하로 하고, 또한 수소를 조성으로 하는 원료 가스를 사용한다. 성막시의 기판온도를 낮게 함으로써, 형성되는 절연막(405)의 표면의 거칠기를 작게 할 수 있다. 이것은, 성막시의 기판온도가 높아짐에 따라 막의 퇴적 표면에서의 수소 래디컬 등에 의한 에칭 반응이 과다하게 되어 표면 거칠어짐을 일으킨다.
보다 구체적으로는, 상기의 성막 온도의 조건하에서, 플라즈마 CVD법에 의해, 적어도 실란 가스, 암모니아 가스 및 수소 가스를 포함하는 원료 가스를 사용하여, 질화 실리콘 막 또는 질화 산화 실리콘 막의 성막을 행하는 것이 바람직하다. 질화 산화 실리콘 막을 형성할 경우에는, 원료 가스에 질소 산화물 가스를 첨가하면 된다. 암모니아 가스나 수소 가스를 사용함으로써, 막 안에 수소를 포함하는 절연막(405)을 얻을 수 있다. 또한 성막시의 기판온도를 낮게 함으로써, 성막 안의 탈수소반응이 억제되고, 절연막(405)에 포함되는 수소의 양을 많게 할 수 있다. 그 결과, 지지 기판과의 접합을 강고하게 행하는 것이 가능하게 된다.
다음에 지지 기판(400)을 준비한다(도 15b 참조). 지지 기판(400)에는 투광 성 기판을 사용한다. 구체적으로는, 지지 기판(400)으로서 사용할 수 있는 기판은, 알루미노 실리케이트 유리, 알루미노 붕규산 유리, 바륨 붕규산 유리와 같은 전자공업용으로 사용되는 유리 기판이나, 표면에 산화 실리콘 막이나 산질화 실리콘 막이 형성된 플라스틱 기판 등이 있다.
또한 지지 기판(400)으로서, 유리 기판을 사용함으로써, 예를 들면 제6세대(1500mm×1850mm), 제7세대(1870mm×2200mm), 제8세대(2200mm×2400mm)라고 불리는 대면적의 머더 유리 기판을 사용할 수 있다.
다음에 단결정 반도체 기판(401)과 지지 기판(400)을 접합시킨다(도 15c 참조). 단결정 반도체 기판(401) 표면에 형성된 절연막(405)과 지지 기판(400)의 표면을 밀착시킴으로써 접합이 형성된다. 이 접합에는, 반 데르 발스 힘이 작용하고 있고, 지지 기판(400)과 단결정 반도체 기판(401)을 압접함으로써, Si-H, Si-OH, N-H, N-OH 결합을 사용한 수소결합에 의한 강고한 접합을 형성하는 것이 가능하게 된다.
단결정 반도체 기판(401)과 지지 기판(400)을 접합시키기 전에, 접합면을 메가소닉 세정하는 것이 바람직하다. 또는, 접합면의 세정은, 메가 소닉 세정과 오존수 세정의 쌍방으로 행하는 것이 보다 바람직하다. 그것은, 세정 처리에 의해, 접합면의 유기물 등의 먼지가 제거되어, 접합면을 친수화할 수 있기 때문이다.
지지 기판(400)과 절연막(405)을 접합시킨 후에, 400℃ 이하의 가열처리를 행해도 된다. 가열처리를 함으로써, 지지 기판(400)과 단결정 반도체 기판(401)의 접합 강도가 향상된다.
또한 가열처리를 행하기 전 또는 가열처리와 동시에 가압처리를 행하는 것이 바람직하다. 가압처리는, 접합면에 수직 방향으로 압력이 가해지도록 행한다. 가압처리를 행함으로써, 지지 기판(400)의 표면이나 절연막(405)의 표면에 요철이 있는 경우라도 치밀성이 낮은 절연막(405)에 의해 이 요철이 흡수되어, 단결정 반도체 기판(401)과 지지 기판(400)과의 접합 불량을 효과적으로 저감하는 것이 가능하게 된다. 또한, 가열처리의 온도는, 지지 기판(400)의 내열온도 이하에서 행하면 되고, 예를 들면 200 내지 600℃로 행하면 된다.
다음에 가열처리를 행하고, 손상 영역(404)을 벽개면으로 하여 단결정 반도체 기판(401)의 일부를 지지 기판(400)으로부터 분리한다(도 15d 참조). 가열처리 온도는 400℃ 이상 지지 기판(400)의 왜곡점 이하로 한다. 가열처리에 RTA(Rapid Thermal Aneal) 장치와 같은 급속 가열을 행할 수 있는 장치를 사용할 경우에는, 지지 기판(400)의 왜곡점보다 높은 온도로 가열처리를 행하는 것이 가능하게 된다.
가열처리에 의해, 손상 영역(404)의 미소한 공동의 체적변화가 일어나, 손상 영역(404)에 균열을 일으키게 할 수 있다. 즉, 손상 영역(404)을 따라 단결정 반도체 기판(401)을 벽개하는 것이 가능하게 된다. 그 결과, 지지 기판(400) 위에는, 단결정 반도체 기판(401)과 같은 결정성의 단결정 반도체층(406)이 형성된다.
이상의 공정에 의해 지지 기판(400) 위에 절연막(402) 및 절연막(405)을 사이에 두고 단결정 반도체층(406)이 설치된 반도체 기판(410)이 제조된다. 절연막(402) 및 절연막(405)이 버퍼층(407)이다.
단결정 반도체 기판(401)을 벽개시킨 후, 단결정 반도체층(406)에 레이저광을 조사하는 레이저 조사처리를 행하는 것이 바람직하다. 레이저광을 조사하고, 단결정 반도체층(406)을 용융시킴으로써, 단결정 반도체층(406)의 결정성을 회복시키고, 또한 그 윗면의 평탄성을 향상시킬 수 있기 때문이다.
반도체 기판의 제조방법은, 상기의 공정에 한정되는 것은 아니다. 예를 들면 이온의 도입을, 절연막(405)의 형성 전이 아닌, 절연막(405)을 형성한 후에 절연막(402) 및 절연막(405)을 통해 행함으로써, 단결정 반도체 기판(401)의 표면으로부터 소정 깊이의 영역에 손상 영역(404)을 형성해도 좋다.
또 다른 제조방법으로서는, 지지 기판(400) 측에 절연막을 형성하고, 이 절연막과 절연막(405)을 접합시킴으로써, 도 2c의 반도체 기판(33)과 같은 적층구조를 갖는 반도체 기판을 제조할 수 있다.
또는, 또 다른 제조방법으로서는, 손상 영역(404)을 형성한 후, 절연막(402)을 제거하고, 단결정 반도체 기판(401)의 표면을 노출시킨다. 그리고, 지지 기판(400)측에 절연막을 형성하고, 이 절연막과 단결정 반도체 기판(401)을 접합시킴으로써, 도 2b의 반도체 기판(32)과 같은 적층 구조를 갖는 반도체 기판을 제조할 수 있다.
(실시예 7)
본 실시예에서는 단결정 반도체층을 갖는 반도체 기판으로부터, 액정소자를 갖는 표시부를 구비한 입력장치의 제조방법에 대하여 설명한다.
본 실시예에서는 도 6a, 도 6b의 화소 회로(25) 및 센서 회로(26)를 갖는 표 시부 및 화소용 구동회로(23) 및 센서용 구동회로(24)가 동일한 반도체 기판에 제조된 패널의 제조방법을 설명한다.
도 16은, 화소의 구성을 설명하는 레이아웃도이며, 도 16에는 화소에 있어서, 반도체 기판에 형성되는 화소 회로 및 센서 회로의 레이아웃이 나타나 있다. 도 17은, 입력장치의 구조를 설명하는 단면도다.
본 실시예의 입력장치는, 반도체 기판의 단결정 반도체층을 사용하여 표시부(11), 화소용 구동회로(23) 및 센서용 구동회로(24)의 트랜지스터가 형성되어 있다. 이 때, 도 17은 입력장치의 주요부를 도시하고 있고, 화소 회로(25)로서 스위칭 트랜지스터(201), 액정 소자(202) 및 유지 용량(203)이 도시되고, 센서 회로(26)로서 리셋용 트랜지스터(211) 및 포토다이오드(214)를 도시하고 있다. 본 실시예에서는 스위칭 트랜지스터(201), 리셋용 트랜지스터(211)는 n채널형 트랜지스터(이하 「n형 트랜지스터」로 부른다)로 한다.
또한, 화소용 구동회로(23) 및 센서용 구동회로(24)(여기에서는, 이들의 회로를 총칭해서 「구동 회로(30)」로 부르기로 한다.)로서, n채널형 트랜지스터(231) 및 p채널형 트랜지스터(이하, 「p형 트랜지스터」라고 부른다.)(232)로 된 인버터 회로를 도시하고 있다.
또한 도 17에 있어서, 화소 회로(25)의 단면도는 도 16의 절단선 a1-a2에 의한 단면도이고, 센서 회로(26)의 단면도는 도 16의 절단선 b1-b2에 의한 단면도다.
이하, 도 18∼도 20을 사용하여, 입력장치의 제조방법을 설명한다. 도 18∼도 20은, 입력장치의 제조방법을 설명하기 위한 단면도이며, 도시하는 방법은 도 17과 동일하다.
우선, 도 18a에 나타나 있는 바와 같이, 반도체 기판을 준비한다. 본 실시예에서는 도 15의 반도체 기판(410)을 사용한다. 즉, 투광성 기판(500)은 지지 기판(400)에 대응하고, 절연막(501)은, 배리어층으로서 기능하는 절연막(405)에 대응하고, 절연막(502)은 절연막(402)에 대응한다. 단결정 반도체층(503)은, 단결정 반도체층(406)에 대응한다.
또한, 단결정 반도체층(503)에는, n형 트랜지스터 및 p형 트랜지스터의 형성영역에 맞추어, 붕소, 알루미늄, 갈륨 등의 p형 불순물 원소(억셉터가 되는 불순물 원소) 혹은 인, 비소 등의 n형 불순물 원소(도너가 되는 불순물 원소)를 첨가하는 것이 바람직하다.
다음에 도 18b에 나타나 있는 바와 같이, 단결정 반도체층(503)을 에칭하여, 반도체 소자의 배치에 따라 섬 형상으로 분리한 단결정 반도체층(505∼509)을 형성한다.
다음에 도 18c에 나타나 있는 바와 같이, 단결정 반도체층(505∼509)을 피복하여, 절연막(510)을 형성한다. 절연막(510)은 트랜지스터의 게이트 절연막, 용량의 유전체를 구성한다. 이어서, 절연막(510) 위에, 전극 및 배선을 구성하는 도전막을 형성한다. 본 실시예에서는, 도전막(511) 및 도전막(512)으로 된 2층 구조의 도전막을 형성한다.
절연막(510)은, CVD법, 스퍼터링법 또는 ALE법 등에 의해, 산화 실리콘층, 산화 질화 실리콘층, 질화 실리콘층 또는 질화 산화 실리콘층 등의 절연층을 사용 하여, 단층 구조 또는 적층 구조로 형성한다.
이 때, 절연막(510)은 단결정 반도체층(505∼509)과의 계면을 형성하므로, 절연막(510)에 있어서, 이들 단결정 반도체층(505∼509)에 접하는 층은, 산화 실리콘층, 또는 산화 질화 실리콘층으로 형성하는 것이 바람직하다. 이것은, 질화 실리콘층 또는 질화 산화 실리콘층과 같이 산소보다도 질소의 함유량이 많은 막을 형성하면, 트랩 준위가 형성되어 계면 특성이 문제가 될 우려가 있기 때문이다.
전극, 배선을 형성하는 도전막(511, 512)은, 금속막, 합금막 또는 금속 화합물막으로 형성할 수 있다. 예를 들면 탄탈, 질화 탄탈, 텅스텐, 티타늄, 몰리브덴, 알루미늄, 구리, 크롬 또는 니오브 등으로 된 금속막, 이들의 금속 원소의 합금으로 된 막 또는 이들의 금속 화합물막 등이 있다. 이들의 막은 CVD법이나 스퍼터링법에 의해 형성할 수 있다.
도전막(511)과 도전막(512)의 조합에는, 예를 들면 질화 탄탈막과 텅스텐막, 질화 텅스텐막과 텅스텐막, 질화 몰리브덴막과 몰리브덴막 등이 있다. 또한, 질화 탄탈 막과 텅스텐 막과의 적층막은, 양자의 에칭의 선택비가 높아 바람직하다. 여 기에서는, 도전막(511)으로서, 두께 20nm∼100nm의 질화 탄탈막을 형성하고, 도전막(512)으로서, 두께 100nm∼400nm의 텅스텐 막을 형성한다. 또한, 전극, 배선 등을 구성하는 도전막은, 1층이나 3층 이상의 적층막이어도 된다. 3층 구조인 경우에는, 몰리브덴층과 알루미늄층과 몰리브덴층의 적층구조를 채용하면 된다.
다음에 도전막(512) 위에 레지스트 마스크를 선택적으로 형성한다. 그리고, 2번의 에칭처리에 의해, 2층 구조의 도전막(515∼518)이 형성된다(도 18d 참조). 도전막(515)은 용량선 CL이며, 도전막(516)은 주사선 SL이며, 도전막(517)은 리셋용 주사선 RL이다. 또한 도전막(518)은, CMOS인버터 회로의 출력 배선이다.
우선, 도전막(511) 및 도전막(512)을 에칭하고, 단결정 반도체층(505 및 507∼509) 위에, 테이퍼 형으로 도전막(511)과 도전막(512)의 적층막을 형성한다. 이 에칭에 의해, 도전막(515∼518)의 하층의 도전막(515a∼518a)이 형성된다. 다음에 레지스트 마스크를 도전막(512) 위에 남긴 채, 도전막(512)만을 에칭하고, 도전막(511)보다도 그 폭을 가늘게 하여, 도전막(515b∼518b)을 형성한다. 도전막(515∼518)을 형성한 후, 레지스트 마스크를 제거한다.
도전막(515∼518)을 형성하는 에칭 처리는 적절히 선택할 수 있다. 에칭 속도를 향상시키기 위해서는, ECR(Electron Cyclotron Resonance) 방식이나 ICP(Inductively Coupled Plasma : 유도 결합 플라즈마) 방식 등의 고밀도 플라즈마원을 사용한 드라이에칭 장치를 사용하면 된다.
다음에 단결정 반도체층(505, 507 및 508)에 n형 고저항 불순물 영역(521)을 형성하기 위해, 이온 도핑법 또는 이온 주입법에 의해, 인, 비소 등의 도너 불순물을 첨가한다. 본 실시예에서는 단결정 반도체층(506 및 509)에 도너 불순물이 첨가되지 않도록 하기 위해서, 레지스트 마스크(520)를 형성한다.
이 도너 불순물의 첨가는, 도전막(515∼518)에 있어서, 상층의 도전막(515b∼518)을 마스크로 하여 행해진다. 즉, 도너 불순물이 하층의 도전막(515a∼518b)을 통과하도록, 도너 불순물 원소를 첨가한다. 이에 따라 도 19a에 나타내는 바와 같이, 각 단결정 반도체층(505, 507 및 508)에는, 자기정합적으로 n형 고저항 불순 물 영역(521)이 형성된다.
예를 들면 인을 첨가할 경우에는, n형 트랜지스터(201, 211, 231)의 고저항 영역을 형성하기 위해, 이 n형 고저항 불순물 영역(521)에, 1×1017atoms/cm3 내지 5×1018atoms/cm3 정도의 농도로 인이 포함되도록 한다. 도너 불순물 원소의 첨가공정이 종료된 후, 레지스트 마스크(520)를 제거한다.
다음에 n형 트랜지스터(201, 211, 231)의 소스 영역 및 드레인 영역 및 포토다이오드의 n형 불순물 영역을 형성한다. 이를 위해, 단결정 반도체층(506∼508)의 일부 및 단결정 반도체층(509)을 피복하는 레지스트 마스크(522)를 형성한다. 그리고, 레지스트 마스크(522)를 마스크로 삼아서, 이온 도핑법 또는 이온 주입법에 의해, 단결정 반도체층(506∼508)에 도너 불순물 원소를 첨가하여, n형 저저항 불순물 영역(523)을 형성한다(도 19b 참조).
여기에서는, 인을 단결정 반도체층(506∼508)에 첨가하고, 첨가되는 농도를 5×1019atoms/cm3 내지 5×1020atoms/cm3 정도가 되도록 한다. n형 저저항 불순물 영역(523)은 n형 트랜지스터의 소스 영역 또는 드레인 영역으로서 기능한다.
또한 단결정 반도체층(505, 507 및 508)에 있어서, 도너 불순물 원소가 첨가되지 않은 영역이, 각각, 채널 형성 영역(524∼528)이 된다. 또한, 저장 용량(203)에 있어서, 절연막(510)이 유전체이고, 도전막(515) 및 채널 형성 영역(526)이 한 쌍의 전극을 구성한다. 또한 단결정 반도체층(505)에 형성된 n형 저저항 불순물 영역(523) 중 하나에 의해, 스위칭 트랜지스터(201)와 저장 용량(203)이 전기적으로 접속된다.
다음에 레지스트 마스크(522)를 제거한 후, 포토다이오드(214)의 p형 불순물 영역 및 p형 트랜지스터의 소스 영역 및 드레인 영역을 형성한다. 이를 위해, 단결정 반도체층(506 및 509)의 일부 및 단결정 반도체층(505, 507, 및 508)을 피복하는 레지스트 마스크(530)를 형성한다. 그리고, 레지스트 마스크(530)를 마스크로 삼아, 이온 도핑법 또는 이온 주입법에 의해, 단결정 반도체층(506 및 509)에 억셉터 불순물 원소를 첨가하여, p형 저저항 불순물 영역(531)을 형성한다(도 19c 참조).
억셉터 불순물 원소로서, 붕소, 알루미늄, 갈륨 등이 이용된다. 여기에서는, 붕소를 첨가하여, p형 저저항 불순물 영역(531)의 붕소농도가 1×1020atoms/cm3 내지 5×1021atoms/cm3 정도가 되도록 한다.
단결정 반도체층(506)에 있어서, 각 불순물 영역(521, 523 및 531)의 형성 공정에서, 도너 불순물 원소 및 억셉터 불순물 원소가 첨가되지 않은 영역(533)(이하, 넌 도프 영역(533)이라고 부른다.)은, PIN접합의 i형 영역으로서 기능한다. 즉, 단결정 반도체층(506)에는, p형 저저항 불순물 영역(531), 넌 도프 영역(533), n형 저저항 불순물 영역(523)에 의해, PIN접합이 형성되고, 광전변환층으로서 기능한다.
또한 단결정 반도체층(509)에 있어서, 도너 불순물 원소 및 억셉터 불순물 원소가 첨가되지 않은 영역은 채널 형성 영역(532)이 된다.
레지스트 마스크(530)를 제거한 후, 500℃ 이상 기판(500)의 왜곡점 이하의 열처리를 행하여, 단결정 반도체층(505∼509)에 첨가한 도너 불순물 원소 및 억셉터 불순물 원소를 활성화한다.
다음에 기판(500) 전체 면에 절연막(535)을 형성한다(도 20a 참조). 절연막(535)은, 무기재료 또는 유기재료로 된 단층 구조의 막이거나, 적층 구조의 막이어도 된다. 예를 들면 절연막(535)을 구성하는 막으로서, CVD법이나 스퍼터링법에 의해, 산화 실리콘 막, 산화 질화 실리콘 막, 질화 실리콘 막 또는 질화 산화 실리콘 막 등을 형성할 수 있다. 또한 폴리이미드 막, 폴리아미드 막, 폴리비닐페놀 막, 벤조시클로부텐 막, 아크릴 막 혹은 에폭시 막, 실록산 수지 등의 실록산 재료로 된 막, 옥사졸 수지막을, 스핀 코트법 등의 도포법에 의해 형성할 수 있다.
예를 들면 절연막(535)을 2층 구조로 할 경우, 1층째에 두께 100nm의 질화 산화 실리콘 막을 형성하고, 2층째에 두께 900nm의 산화 질화 실리콘 막을 형성한다.
다음에 절연막(535)에 콘택홀을 형성한 후, 단층 구조 또는 적층 구조의 도전막을 형성한다. 이 도전막을 구성하는 막에는, 알루미늄, 텅스텐, 티타늄, 탄탈, 몰리브덴, 니켈, 네오디뮴 등의 금속막 이들 금속 원소를 포함하는 합금막, 이들의 금속화합물막을 사용할 수 있다. 예를 들면 티타늄을 함유한 알루미늄 합금막, 네오디뮴을 함유한 알루미늄 합금막 등이다. 도전막을 3층 구조로 할 경우, 예를 들어, 알루미늄 막 혹은 전술한 바와 같은 알루미늄 합금막을, 티타늄 막 사이에 끼운 막을 형성할 수 있다.
형성된 도전막을 에칭 처리하여 도전막(536∼544)을 형성한다(도 20a 참조). 도전막(536)은 데이터선 DL이며, 도전막(537)은 센서용 출력선 OL이며, 도전막(538)은, 스위칭 트랜지스터(201) 및 저장 용량(203)을 액정 소자(202)에 전기적으로 접속하기 위한 전극이다.
또한 도전막(539)은 포토다이오드(214)를 용량선 CL에 전기적으로 접속하기 위한 전극이다. 도전막(540)은 포토다이오드(214)와 리셋용 트랜지스터(211)를 전기적으로 접속하기 위한 전극으로, 포토다이오드(214)의 차광막으로서 기능한다. 도전막(541)은 센서용 전원선 VB이다.
도전막(542)은 n형 트랜지스터(231)의 소스 전극이며, 도전막(543)은 p형 트랜지스터(232)의 소스 전극이며, 도전막(544)은 CMOS인버터의 출력 배선이다.
다음에 기판(500) 전체 면에 패시베이션 막(545) 및 절연막(546)을 형성한다. 여기에서는, 패시베이션 막(545)으로서 두께 50nm∼100nm의 질화 실리콘 막을 플라즈마 CVD법으로 형성한다. 절연막(546)은, 절연막(535)과 마찬가지로 형성한다(도 20b 참조).
다음에 패시베이션 막(545) 및 절연막(546)에 도전막(538)에 달하는 콘택홀을 형성한 후, 절연막(546) 위에 투광성의 도전막을 형성한다. 이 도전막을 에칭하고, 화소 전극(547)을 형성한다(도 20b 참조).
이상의 공정에 의해, 반도체 기판을 사용하여, 화소 회로(25), 센서 회로(26) 및 구동 회로(30)가 제조된다. 또한 도시하지 않지만, 기판(500)에는 외부 접속 단자도 형성된다.
화소 전극(547)은 백라이트 장치(56)로부터의 빛이 통과하는 투광성 전극이다. 따라서 화소 전극(547)을 구성하는 도전막에는, 산화 인듐에 산화 주석을 섞은 인듐 주석 산화물막, 인듐 주석 산화물에 산화 인듐을 섞은 인듐 주석 실리콘막, 산화 인듐에 산화 아연을 섞은 인듐 아연 산화물막, 산화 아연막, 또는 산화 주석 막 등을 이용할 수 있다.
그리고 화소 내에 기둥 모양의 스페이서(548)를 형성한다. 다음에 기판(500) 전체 면에 배향막(549)을 형성한다. 스페이서(548)는 감광성 수지막을 사용하여 형성할 수 있다. 배향막(549)은 필요에 따라 형성한다. 또한 배향막(549)에는 필요에 따라 러빙 처리가 행해진다.
다음에 도 20c를 사용하여, 대향기판의 제조방법을 설명한다. 유리로 된 기판(571) 위에, 컬러 필터(572) 및 BM(블랙 매트릭스)(573)가 형성된다. 화소 회로(25)에 있어서는, BM(573)에 의해 스위칭 트랜지스터(201) 및 저장 용량(203)이 차광된다. 또한 구동회로(30)도 BM(573)로 차광된다.
컬러 필터(572) 및 BM(573) 위에 투광성 도전막으로 된 대향 전극(574)을 형성한다. 대향 전극(574)을 구성하는 도전막은 화소 전극(547)과 마찬가지로 형성할 수 있다. 다음에 기판(571) 전체 면에 배향막(575)을 형성한다. 배향막(575)은 필요에 따라 형성한다. 또한 배향막(575)은 필요에 따라 러빙 처리가 행해진다.
다음에 도 20b의 기판(500)과, 도 20c의 기판(571) 사이에 액정층(581)을 형성함으로써 액정 패널이 완성된다(도 17 참조). 액정 소자(202)는 화소 전극(547), 대향 전극(574) 및 액정층(581)으로 형성된다.
액정층(581)을 형성하기 위해서는, 크게 나누어 2가지 방법이 있다. 하나는, 주입구를 남기고, 기판(500) 또는 기판(571)에 미경화의 씰재를 형성하고, 기판(500)과 기판(571)을 서로 붙여, 씰재를 경화시킨다. 다음에, 주입구로부터 액정재료를 주입하고, 그런 다음 주입구를 밀봉하는 방법이다. 나머지 하나는, 기판(500) 또는 기판(571)에 주입구를 만들지 않고 미경화 씰재를 형성한다. 그리고 씰재를 형성한 기판의 표면에 액정재료를 적하하고 나서, 다른 쪽의 기판을 서로 붙여, 씰재를 경화시키는 방법이다.
이상의 공정에 의해, 본 형태에 따른 액정 패널을 갖는 입력장치가 제조된다. 또한, 백라이트 장치가 기판(571)측에 설치되어 있고, 백라이트 장치로부터의 조명광은, 기판(571)에 입사하고, 기판(500)으로부터 외부로 추출된다. 기판(500)측이 표시부(11)의 화면이 되어, 기판(500)측을 손가락 등으로 접촉하는 것에 의해, 표시부(11)에 정보를 입력할 수 있다.
또한, 기판(500) 위에는, 구동회로(30) 이외의 회로를 형성할 수 있다. 단결정 반도체층(503)으로부터 소자를 형성할 수 있기 때문에, 예를 들면 연산 회로를 구성하는 CPU, 디스플레이 제어회로를 구성하는 화상처리회로 등을 기판(500) 위에 형성할 수 있다.
(실시예 8)
본 실시예에서는 단결정 반도체층을 갖는 반도체 기판으로부터, 발광소자를 갖는 표시부를 구비한 입력장치의 제조방법에 관하여 설명한다.
본 실시예에서는 도 8a, 도 8b의 화소 회로(27) 및 센서 회로(28)를 갖는 표 시부 및 화소용 구동회로(23) 및 센서용 구동회로(24)가 동일한 반도체 기판에 제조된 패널의 제조방법을 설명한다.
도 21은 입력장치의 구조를 설명하는 단면도다.
본 실시예의 입력장치에서는, 반도체 기판 위에 표시부(11), 화소용 구동회로(23) 및 센서용 구동회로(24)의 트랜지스터가 형성되어 있다. 또한, 도 21은 입력장치의 주요부를 도시하고 있고, 화소 회로(27)로서, 표시 제어용 트랜지스터(222) 및 발광소자(223)가 도시되고, 센서 회로(28)로서, 리셋용 트랜지스터(211) 및 포토다이오드(214)가 도시되고 있다. 본 실시예에서는 표시 제어용 트랜지스터(222)는 n형 트랜지스터로 하고, 리셋용 트랜지스터(211)는 n형 트랜지스터로 하고 있다.
또한, 구동회로(30)로서, n채널형 트랜지스터(231) 및 p채널형 트랜지스터(232)로 된 인버터 회로를 도시하고 있다.
이하, 도 22를 사용하여, 입력장치의 제조방법을 설명한다. 도 21은, 입력장치의 제조방법을 설명하기 위한 단면도이며, 도시하는 방법은 도 21과 같다.
우선, 도 18a∼도 20b로 나타낸 공정에 따라, 표시부의 트랜지스터, 용량 소자 및 포토다이오드 및 구동회로(30)의 트랜지스터, 용량 소자 등을 제조한다. 그 상태를 도 22a에 나타낸다. 또한, 표시 제어용 트랜지스터(222)에 있어서, 절연막(535) 위에 형성된 도전막(601)은 발광소자용 전원선 VL이며, 도전막(602)은 발광소자(223)를 구성하는 화소 전극으로, 반사 전극으로서 기능한다.
다음에 패시베이션 막(545)에 도전막(602)의 표면을 노출하는 개구부를 형성 한다. 패시베이션 막(545) 위에, 도전막(602)의 단부를 피복하는 절연막(603)을 형성한다(도 22b 참조).
절연막(603)은 감광성 수지로 형성하는 것이 바람직하다. 감광성 수지로서는, 폴리이미드, 폴리아미드, 폴리비닐페놀, 벤조시클로부텐, 아크릴, 에폭시 등의 유기 재료 등이 있다. 절연막(603)은, 발광소자(223)의 EL층을 소자마다 분할하기 위한 격벽막으로서 기능한다.
다음에 도전막(602) 위에, EL층(604) 및 대향 전극(605)을 형성한다. EL층(604)으로서는, 적어도 발광층을 형성하고, 상기 발광층 외에 정공 주입층, 정공 수송층, 전자 수송층 또는 전자 주입층을 적절히 형성해도 된다. 유기 화합물을 포함하는 막은, 잉크젯법 등의 도포법이나 증착법에 의해 형성할 수 있다.
대향 전극(605)은 투광성 전극이다. 대향 전극(605)을 구성하는 도전막에는, 산화 인듐에 산화 주석을 섞은 인듐 주석 산화물막, 인듐 주석 산화물에 산화 실리콘을 섞은 인듐 주석 실리콘 산화물막, 산화 인듐에 산화 아연을 섞은 인듐 아연 산화물막, 산화 아연막 또는 산화 주석 막 등을 사용할 수 있다.
이상으로, 도전막(602)과 대향 전극(605) 사이에, 적어도 발광층을 갖는 EL층(604)이 끼워진 발광 소자(223)가 형성된다(도 22b 참조).
다음에 기판(500)의 윗면에 기판(607)을 고정한다(도 21 참조). 본 실시예에서는 기판(500)과 기판(607) 사이에는, 고체인 수지(608)를 설치하고 있다. 수지(608) 대신에, 씰재에 의해 불활성 가스를 기판(500)과 기판(607) 안에 봉입해도 된다. 또한, 대향 전극(605)을 덮도록 질화 실리콘 막 등으로 된 보호막을 형성해 도 된다.
이상의 공정에 의해, 본 형태에 따른 EL패널을 갖는 입력장치가 제조된다. 또한, 본 실시예에서는 발광 소자(223)의 빛은, 도전막(602)에서 반사되고, 기판(607)으로부터 외부로 추출된다. 기판(607)측이 표시부(11)의 화면이 되고, 기판(607)측을 손가락 등으로 접촉함으로써, 표시부(11)에 정보를 입력할 수 있다.
도 1은 입력장치의 구성예를 나타내는 블럭도.
도 2a∼도 2c는 반도체 기판의 구성예를 나타내는 사시도.
도 3은 표시부에 액정소자가 형성된 입력장치의 구성을 설명하기 위한 단면도.
도 4는 표시부에 발광소자가 형성된 입력장치의 구성을 설명하기 위한 단면도.
도 5는 표시부에 발광소자가 형성된 입력장치의 구성을 설명하기 위한 단면도.
도 6a는 액정소자가 형성된 표시부의 구성예를 나타내는 회로도, 도 6b는 화소 회로의 회로도.
도 7은 센서 회로의 동작 방법을 설명하는 타이밍 차트.
도 8a는 발광소자가 형성된 표시부의 구성예를 나타내는 회로도, 도 8b는 화소 회로의 회로도.
도 9는 PDA의 외관도.
도 10은 표시 모드의 화면을 설명하기 위한 PDA의 정면도.
도 11a∼도 11d는 입력 모드 및 표시+입력 모드의 화면을 설명하기 위한 PDA의 정면도.
도 12a∼도 12c는 입력장치를 갖는 전자기기의 외관도.
도 13은 액정소자가 형성된 표시부의 구성예를 나타내는 회로도.
도 14는 발광소자가 형성된 표시부의 구성예를 나타내는 회로도.
도 15a-1∼도 15a-3, 도 15b∼도 15d는 반도체 기판의 제조방법을 설명하는 단면도.
도 16은 화소의 구성을 설명하는 레이아웃도.
도 17은 입력장치의 구조를 설명하는 단면도.
도 18a∼도 18d는 입력장치의 제조방법을 설명하는 단면도.
도 19a∼도 19c는 입력장치의 제조방법을 설명하는 단면도.
도 20a∼도 20c는 입력장치의 제조방법을 설명하는 단면도.
도 21은 입력장치의 구조를 설명하는 단면도.
도 22a, 도 22b는 입력장치의 제조방법을 설명하는 단면도.

Claims (31)

  1. 복수의 화소를 갖는 표시부와,
    상기 복수의 화소에 각각 설치되고, 제1 트랜지스터와 표시소자를 포함하는 화소 회로와,
    상기 복수의 화소의 일부에 설치되고, 광센서와 제2 트랜지스터를 포함하는 센서 회로와,
    상기 화소 회로에 전기적으로 접속되어 있고, 제3 트랜지스터를 포함하는 화소용 구동회로와,
    상기 센서 회로에 전기적으로 접속되어 있고, 제4 트랜지스터를 포함하는 센서용 구동회로와,
    상기 센서용 구동회로 및 상기 화소용 구동회로에 전기적으로 접속된 표시 전환회로와,
    복수의 발광 다이오드를 포함하고 상기 표시부를 조명하는 백라이트 장치를 구비하고,
    상기 복수의 발광 다이오드는 간헐적으로 발광하고,
    상기 광센서의 검출 신호는 상기 복수의 발광 다이오드의 발광 기간과 동기화되어 판독되고,
    상기 화소 회로, 상기 센서 회로, 상기 화소용 구동회로, 및 상기 센서용 구동회로는, 하나의 기판 위에 형성되고,
    상기 제1, 제2, 제3, 제4 트랜지스터는 각각 단결정 반도체층을 포함하는, 표시장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 복수의 화소를 갖는 표시부와,
    상기 복수의 화소에 각각 설치되고, 제1 트랜지스터와 표시소자를 포함하는 화소 회로와,
    상기 복수의 화소에 각각 설치되고, 광센서와 제2 트랜지스터를 포함하는 센서 회로와,
    상기 화소 회로에 전기적으로 접속되어 있고, 제3 트랜지스터를 포함하는 화소용 구동회로와,
    상기 센서 회로에 전기적으로 접속되어 있고, 제4 트랜지스터를 포함하는 센서용 구동회로와,
    상기 센서용 구동회로 및 상기 화소용 구동회로에 전기적으로 접속된 표시 전환회로와,
    복수의 발광 다이오드를 포함하고 상기 표시부를 조명하는 백라이트 장치를 구비하고,
    상기 복수의 발광 다이오드는 간헐적으로 발광하고,
    상기 광센서의 검출 신호는 상기 복수의 발광 다이오드의 발광 기간과 동기화되어 판독되고,
    상기 화소 회로, 상기 센서 회로, 상기 화소용 구동회로, 및 상기 센서용 구동회로는, 하나의 기판 위에 형성되고,
    상기 제1, 제2, 제3, 제4 트랜지스터는 각각 단결정 반도체층을 포함하는, 표시장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제 1 항 또는 제 10항에 있어서,
    상기 광센서의 상기 검출신호는 상기 센서용 구동회로에 입력되고, 상기 센서용 구동회로는 상기 검출신호를 상기 표시전환회로에 출력하고,
    상기 표시전환회로는 상기 센서용 구동회로로부터 입력된 상기 검출신호를 기초로, 상기 표시부의 표시를 전환하는 신호를 상기 화소용 구동회로에 출력하는, 표시장치.
  17. 삭제
  18. 제 1항 또는 제 10항에 있어서,
    상기 백라이트 장치는, 파장 800nm 이상 1μm 이하에서 발광스펙트럼의 피크를 갖는 발광 다이오드를 포함한, 표시장치.
  19. 삭제
  20. 제 1항 또는 제 10항에 있어서,
    상기 하나의 기판은 투광성 기판인, 표시장치.
  21. 제 1항 또는 제 10항에 있어서,
    상기 단결정 반도체층을 사용하여 형성된 상기 광센서의 광전변환층을 더 구비한, 표시장치.
  22. 제 1항 또는 제 10항에 있어서,
    상기 표시소자는 액정소자인, 표시장치.
  23. 제 1항 또는 제 10항에 있어서,
    상기 표시소자는 발광소자인, 표시장치.
  24. 복수의 화소를 갖는 표시부와, 상기 복수의 화소에 각각 설치되고, 제1 트랜지스터와 표시소자를 포함하는 화소 회로와, 상기 복수의 화소의 전부 또는 일부에 설치되고, 광센서와 제2 트랜지스터를 포함하는 센서 회로와, 상기 화소 회로에 전기적으로 접속되어 있는 화소용 구동회로와, 상기 센서 회로에 전기적으로 접속되어 있는 센서용 구동회로를 구비한 표시장치의 제조방법으로서,
    단결정 반도체 기판 및 지지 기판을 준비하는 단계와,
    이온을 상기 단결정 반도체 기판에 첨가함으로써, 상기 단결정 반도체 기판의 표면으로부터 소정 깊이의 영역에 손상 영역을 형성하는 단계와,
    상기 지지 기판과 상기 단결정 반도체 기판의 적어도 하나 위에 버퍼층을 형성하는 단계와,
    상기 버퍼층을 사이에 두고 상기 지지 기판과 상기 단결정 반도체 기판을 밀착시켜서, 상기 버퍼층의 표면과, 상기 버퍼층 표면과 접하여 있는 면을 결합시킴으로써, 상기 지지 기판에 상기 단결정 반도체 기판을 고정하는 단계와,
    상기 단결정 반도체 기판의 가열에 의해 상기 손상 영역에 균열을 일으키게 하여, 상기 단결정 반도체 기판을 상기 지지 기판으로부터 분리함으로써, 상기 단결정 반도체 기판으로부터 분리된 단결정 반도체층이 고정된 상기 지지 기판을 형성하는 단계와,
    상기 단결정 반도체층을 소자마다 분할하여, 복수의 단결정 반도체층을 형성하는 단계와,
    상기 분할된 단결정 반도체층을 사용하여, 상기 화소 회로 및 상기 센서 회로의 트랜지스터들, 상기 화소용 구동회로 및 상기 센서용 구동회로의 트랜지스터들, 및 상기 광센서를 형성하는 단계를 구비하고,
    상기 이온은 H+, H2 +, 및 H3 +를 포함하고,
    상기 이온에 포함된 H3 +는 50%이상인, 표시장치의 제조방법.
  25. 삭제
  26. 삭제
  27. 복수의 화소를 갖는 표시부와, 상기 복수의 화소에 각각 설치되고, 표시소자와 제1 트랜지스터를 포함하는 화소 회로와, 상기 복수의 화소의 전부 또는 일부에 설치되고, 광센서와 제2 트랜지스터를 포함하는 센서 회로와, 상기 화소 회로에 전기적으로 접속되어 있는 화소용 구동회로와, 상기 센서 회로에 전기적으로 접속되어 있는 센서용 구동회로와, 상기 화소용 구동회로와 상기 센서용 구동회로에 전기적으로 접속되어 있는 표시전환회로와, 상기 표시전환회로에 전기적으로 접속되어 있는 메모리 회로를 구비한 표시장치의 제조방법으로서,
    단결정 반도체 기판 및 지지 기판을 준비하는 단계와,
    이온을 상기 단결정 반도체 기판에 첨가함으로써, 상기 단결정 반도체 기판의 표면으로부터 소정 깊이의 영역에 손상 영역을 형성하는 단계와,
    상기 지지 기판과 상기 단결정 반도체 기판의 적어도 하나 위에 버퍼층을 형성하는 단계와,
    상기 버퍼층을 사이에 두고 상기 지지 기판과 상기 단결정 반도체 기판을 밀착시켜서, 상기 버퍼층의 표면과, 상기 버퍼층 표면과 접하여 있는 면을 결합시킴으로써, 상기 지지 기판에 상기 단결정 반도체 기판을 고정하는 단계와,
    상기 단결정 반도체 기판의 가열에 의해 상기 손상 영역에 균열을 일으키게 하여, 상기 단결정 반도체 기판을 상기 지지 기판으로부터 분리함으로써, 상기 단결정 반도체 기판으로부터 분리된 단결정 반도체층이 고정된 상기 지지 기판을 형성하는 단계와,
    상기 단결정 반도체층을 소자마다 분할하여, 복수의 단결정 반도체층을 형성하는 단계와,
    상기 분할된 단결정 반도체층을 사용하여, 상기 화소 회로 및 상기 센서 회로의 트랜지스터들, 상기 화소용 구동회로 및 상기 센서용 구동회로의 트랜지스터들, 및 상기 광센서를 형성하는 단계를 구비하고,
    상기 이온은 H+, H2 +, 및 H3 +를 포함하고,
    상기 이온에 포함된 H3 +는 50%이상인, 표시장치의 제조방법.
  28. 제 24항 또는 제 27항에 있어서,
    상기 표시소자는 액정소자인, 표시장치의 제조방법.
  29. 제 24항 또는 제 27항에 있어서,
    상기 표시소자는 발광소자인, 표시장치의 제조방법.
  30. 삭제
  31. 삭제
KR1020080121662A 2007-12-03 2008-12-03 표시장치 및 그 제조방법 KR101578448B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007312533 2007-12-03
JPJP-P-2007-312533 2007-12-03

Publications (2)

Publication Number Publication Date
KR20090057930A KR20090057930A (ko) 2009-06-08
KR101578448B1 true KR101578448B1 (ko) 2015-12-17

Family

ID=40379029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080121662A KR101578448B1 (ko) 2007-12-03 2008-12-03 표시장치 및 그 제조방법

Country Status (6)

Country Link
US (2) US20090141004A1 (ko)
EP (1) EP2071435A3 (ko)
JP (1) JP5292077B2 (ko)
KR (1) KR101578448B1 (ko)
CN (1) CN101482662B (ko)
TW (1) TWI466076B (ko)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2420913B1 (en) 2007-12-03 2017-09-06 Semiconductor Energy Laboratory Co. Ltd. Mobile phone
JP5175136B2 (ja) * 2008-05-22 2013-04-03 株式会社ジャパンディスプレイウェスト 電気光学装置及び電子機器
KR20100038046A (ko) * 2008-10-02 2010-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 터치 패널의 구동방법
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
JP5202395B2 (ja) * 2009-03-09 2013-06-05 株式会社半導体エネルギー研究所 タッチパネル、電子機器
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
TWI547845B (zh) * 2009-07-02 2016-09-01 半導體能源研究所股份有限公司 觸控面板及其驅動方法
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101291434B1 (ko) 2009-07-31 2013-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
JP5553707B2 (ja) 2009-08-21 2014-07-16 株式会社半導体エネルギー研究所 光検出装置
TWI523240B (zh) * 2009-08-24 2016-02-21 半導體能源研究所股份有限公司 光檢測器和顯示裝置
US8624875B2 (en) * 2009-08-24 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Method for driving touch panel
WO2011024349A1 (ja) * 2009-08-27 2011-03-03 シャープ株式会社 表示装置
JP5740132B2 (ja) 2009-10-26 2015-06-24 株式会社半導体エネルギー研究所 表示装置及び半導体装置
JP2011099982A (ja) * 2009-11-05 2011-05-19 Sony Corp 表示装置及び表示装置の制御方法
KR101727469B1 (ko) 2009-11-06 2017-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2497011A4 (en) * 2009-11-06 2013-10-02 Semiconductor Energy Lab TOUCH PANEL AND METHOD FOR CONTROLLING TOUCH PANEL
KR101333783B1 (ko) * 2009-11-10 2013-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101588001B1 (ko) * 2009-11-16 2016-01-26 삼성디스플레이 주식회사 표시장치
TWI507934B (zh) 2009-11-20 2015-11-11 Semiconductor Energy Lab 顯示裝置
KR101889382B1 (ko) * 2010-01-20 2018-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기 및 전자 시스템
WO2011111504A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device and electronic system
TW201732525A (zh) * 2010-03-08 2017-09-16 半導體能源研究所股份有限公司 電子裝置及電子系統
US8384690B2 (en) * 2010-05-14 2013-02-26 International Business Machines Corp. Interface device with integrated solar cell(S) for power collection
WO2011145666A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, shift register, and display device
TWI409679B (zh) * 2010-06-04 2013-09-21 Au Optronics Corp 光學式觸控面板及觸控顯示裝置及其觸控輸入方法
TWI408437B (zh) * 2010-09-09 2013-09-11 液晶顯示器
DE102010038186A1 (de) * 2010-10-14 2012-04-19 Sick Ag Optoelektronischer Sensor mit Linienanordnung von Einzelemittern
KR101843559B1 (ko) 2010-11-05 2018-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 기능을 구비한 표시 장치 및 그 구동 방법
TWI431514B (zh) * 2010-11-30 2014-03-21 Benq Materials Corp 可切換式觸控顯示裝置及其操作方法
JPWO2013035319A1 (ja) * 2011-09-06 2015-03-23 パナソニック株式会社 表示装置及び表示制御システム
JP2013117890A (ja) * 2011-12-05 2013-06-13 Sony Corp 電子機器及び電子機器の操作方法
JP5360270B2 (ja) * 2011-12-07 2013-12-04 凸版印刷株式会社 液晶表示装置
CN103513806A (zh) * 2012-06-28 2014-01-15 鸿富锦精密工业（深圳）有限公司 触控面板及触摸式液晶显示屏
US9354755B2 (en) * 2012-11-27 2016-05-31 Guardian Industries Corp. Projected capacitive touch panel with a silver-inclusive transparent conducting layer(s)
CN104509210B (zh) * 2013-02-19 2017-06-09 飞利浦灯具控股公司 用于控制照明的方法和装置
KR102070766B1 (ko) * 2013-02-21 2020-04-02 삼성디스플레이 주식회사 표시 기판, 이를 포함하는 표시 패널 및 이의 제조 방법
US9368059B2 (en) 2013-03-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2014186847A (ja) * 2013-03-22 2014-10-02 Fujitsu Ltd 電子機器
JP6118606B2 (ja) * 2013-03-27 2017-04-19 株式会社半導体エネルギー研究所 表示装置
US20150109214A1 (en) * 2013-10-22 2015-04-23 Weidong Shi Methods and Apparatuses of touch-fingerprinting Display
TWI687143B (zh) * 2014-04-25 2020-03-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
CN105047689B (zh) * 2015-08-12 2018-01-12 京东方科技集团股份有限公司 有机发光二极管显示基板及其光反射表面结构识别方法
CN105488497B (zh) * 2016-01-13 2018-12-25 京东方科技集团股份有限公司 指纹探测电路和显示装置
US20190081218A1 (en) * 2016-01-28 2019-03-14 Corning Incorporated Methods for dispensing quantum dot materials
CN106066224B (zh) * 2016-06-03 2018-04-03 京东方科技集团股份有限公司 压力传感器、触控基板和触控显示装置
KR102365543B1 (ko) * 2016-06-10 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 단말
JP2017227829A (ja) * 2016-06-24 2017-12-28 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置
KR20180051692A (ko) * 2016-11-07 2018-05-17 삼성디스플레이 주식회사 지문 센서, 표시 장치 및 표시 장치의 제조 방법
KR20180061482A (ko) 2016-11-28 2018-06-08 삼성디스플레이 주식회사 표시장치
CN106597729A (zh) * 2016-12-20 2017-04-26 北京小米移动软件有限公司 彩膜基板及其制作方法、显示面板和电子设备
KR20180085288A (ko) * 2017-01-18 2018-07-26 삼성전자주식회사 지문 인식 기능을 가지는 전자 장치
KR102503172B1 (ko) 2018-02-13 2023-02-27 삼성디스플레이 주식회사 표시 장치
CN108493201B (zh) * 2018-03-12 2020-10-16 上海天马有机发光显示技术有限公司 一种显示面板、其制造方法及显示装置
CN108538255A (zh) * 2018-04-11 2018-09-14 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、阵列基板和显示装置
US20200349336A1 (en) * 2019-05-03 2020-11-05 Innolux Corporation Electronic device
US11538846B2 (en) 2019-07-30 2022-12-27 Samsung Electronics Co., Ltd. Display, electronic device having the display, and method of estimating bio-information using the electronic device
US11832464B2 (en) 2019-08-02 2023-11-28 Semiconductor Energy Laboratory Co., Ltd. Functional panel, display device, input/output device, and data processing device
CN111653585A (zh) * 2020-06-19 2020-09-11 武汉华星光电技术有限公司 显示面板及其制备方法、显示装置
EP4170416A1 (en) * 2020-06-23 2023-04-26 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel and display device
US11462188B2 (en) * 2020-06-30 2022-10-04 Focal Tech Systems Co., Ltd. Fingerprint display device and integration integrated circuit and method for driving the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007094606A (ja) * 2005-09-28 2007-04-12 Hitachi Displays Ltd 表示装置
JP2007241410A (ja) * 2006-03-06 2007-09-20 Pioneer Electronic Corp 表示装置及び表示制御方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3109968B2 (ja) 1994-12-12 2000-11-20 キヤノン株式会社 アクティブマトリクス回路基板の製造方法及び該回路基板を用いた液晶表示装置の製造方法
JPH10104663A (ja) * 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JPH11326954A (ja) 1998-05-15 1999-11-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6747638B2 (en) * 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4364452B2 (ja) 2000-05-09 2009-11-18 株式会社半導体エネルギー研究所 携帯型情報通信装置
KR100771258B1 (ko) * 2000-05-09 2007-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 본인 인증 시스템과 본인 인증 방법 및 휴대 전화 장치
US7030551B2 (en) * 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
JP2002124652A (ja) * 2000-10-16 2002-04-26 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
US6747290B2 (en) * 2000-12-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Information device
JP2002287900A (ja) 2000-12-12 2002-10-04 Semiconductor Energy Lab Co Ltd 情報装置
CN1127674C (zh) * 2001-03-15 2003-11-12 东南大学 彩色液晶像素驱动晶体管的制造方法
US7006080B2 (en) * 2002-02-19 2006-02-28 Palm, Inc. Display system
US11275405B2 (en) * 2005-03-04 2022-03-15 Apple Inc. Multi-functional hand-held device
JP4289837B2 (ja) * 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法
US7289105B2 (en) * 2003-06-04 2007-10-30 Vrbia, Inc. Real motion detection sampling and recording for tracking and writing instruments using electrically-active viscous material and thin films
JP4554292B2 (ja) * 2003-07-18 2010-09-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
CN1906650B (zh) * 2003-11-14 2012-05-09 株式会社半导体能源研究所 显示装置及其制造方法
JP2006039272A (ja) 2004-07-28 2006-02-09 Sony Corp 表示装置およびその製造方法
JP2006079589A (ja) * 2004-08-05 2006-03-23 Sanyo Electric Co Ltd タッチパネル
US7602380B2 (en) * 2004-08-10 2009-10-13 Toshiba Matsushita Display Technology Co., Ltd. Display device with optical input function
GB2418036B (en) * 2004-09-08 2007-10-31 Advanced Risc Mach Ltd Communication transaction control between independent domains of an integrated circuit
EP1650736A1 (en) * 2004-10-25 2006-04-26 Barco NV Backlight modulation for display
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
JP4645822B2 (ja) * 2005-04-19 2011-03-09 ソニー株式会社 画像表示装置および物体の検出方法
JP4338140B2 (ja) 2005-05-12 2009-10-07 株式会社 日立ディスプレイズ タッチパネル一体表示装置
JP2006349890A (ja) * 2005-06-15 2006-12-28 Seiko Epson Corp 電気光学装置、及びその製造方法、並びに電子機器
JP4542492B2 (ja) * 2005-10-07 2010-09-15 セイコーエプソン株式会社 電気光学装置及びその製造方法、電子機器、並びに半導体装置
KR100650123B1 (ko) * 2005-11-11 2006-11-27 삼성전자주식회사 휴대단말기의 키패드 표시 방법 및 그 장치
JP5042506B2 (ja) * 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
JP4997825B2 (ja) 2006-05-19 2012-08-08 富士電機株式会社 誘導電動機の制御装置
US20070281440A1 (en) 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US8564544B2 (en) * 2006-09-06 2013-10-22 Apple Inc. Touch screen device, method, and graphical user interface for customizing display of content category icons
US20090038669A1 (en) * 2006-09-20 2009-02-12 Translucent Photonics, Inc. Thin Film Solar Cell III
JP4356026B2 (ja) * 2006-10-10 2009-11-04 ソニー株式会社 表示装置、受光方法、および情報処理装置
JP4700659B2 (ja) * 2007-07-24 2011-06-15 株式会社半導体エネルギー研究所 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007094606A (ja) * 2005-09-28 2007-04-12 Hitachi Displays Ltd 表示装置
JP2007241410A (ja) * 2006-03-06 2007-09-20 Pioneer Electronic Corp 表示装置及び表示制御方法

Also Published As

Publication number Publication date
EP2071435A2 (en) 2009-06-17
JP2009157367A (ja) 2009-07-16
TW200947377A (en) 2009-11-16
JP5292077B2 (ja) 2013-09-18
US20130084665A1 (en) 2013-04-04
CN101482662A (zh) 2009-07-15
US8802462B2 (en) 2014-08-12
TWI466076B (zh) 2014-12-21
CN101482662B (zh) 2012-10-10
KR20090057930A (ko) 2009-06-08
EP2071435A3 (en) 2013-03-06
US20090141004A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
KR101578448B1 (ko) 표시장치 및 그 제조방법
JP6126184B2 (ja) 表示装置及び電子機器
US11843714B2 (en) Mobile phone
JP2020167424A (ja) 撮像装置
JP2017130667A (ja) トランジスタ
TWI470807B (zh) 薄膜電晶體和顯示裝置
TW200840073A (en) Photo-detecting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 4