KR101561731B1 - 표면 처리 동박, 그 제조 방법 및 동장 적층 기판 - Google Patents

표면 처리 동박, 그 제조 방법 및 동장 적층 기판 Download PDF

Info

Publication number
KR101561731B1
KR101561731B1 KR1020127016600A KR20127016600A KR101561731B1 KR 101561731 B1 KR101561731 B1 KR 101561731B1 KR 1020127016600 A KR1020127016600 A KR 1020127016600A KR 20127016600 A KR20127016600 A KR 20127016600A KR 101561731 B1 KR101561731 B1 KR 101561731B1
Authority
KR
South Korea
Prior art keywords
copper foil
treatment
copper
layer
treated
Prior art date
Application number
KR1020127016600A
Other languages
English (en)
Other versions
KR20120135197A (ko
Inventor
사토시 후지사와
타케오 우노
코이치 하토리
Original Assignee
후루카와 덴키 고교 가부시키가이샤
신닛테츠 수미킨 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤, 신닛테츠 수미킨 가가쿠 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20120135197A publication Critical patent/KR20120135197A/ko
Application granted granted Critical
Publication of KR101561731B1 publication Critical patent/KR101561731B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34Pretreatment of metallic surfaces to be electroplated
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/01Layered products comprising a layer of metal all layers being exclusively metallic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C19/00Alloys based on nickel or cobalt
    • C22C19/002Alloys based on nickel or cobalt with copper as the next major constituent
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C19/00Alloys based on nickel or cobalt
    • C22C19/03Alloys based on nickel or cobalt based on nickel
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/562Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12431Foil or filament smaller than 6 mils
    • Y10T428/12438Composite
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12451Macroscopically anomalous interface between layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12472Microscopic interfacial wave or roughness
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12556Organic component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12785Group IIB metal-base component
    • Y10T428/12792Zn-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12882Cu-base component alternative to Ag-, Au-, or Ni-base component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12861Group VIII or IB metal-base component
    • Y10T428/12903Cu-base component
    • Y10T428/1291Next to Co-, Cu-, or Ni-base component

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

폴리이미드 등의 절연 수지와의 밀착성, 내열 밀착성, 내약품성, 소프트에칭성을 만족하고, 공업적으로 우수한 표면 처리 동박을 제공한다. 또한, 절연 수지와 동박과의 접착 강도가 강하고, 회로 형성에 있어서는 내약품성을 가지며, 레이저 가공에 의한 비아 형성 후에도 양호한 소프트에칭성을 갖는 표면 처리 동박의 제조 방법을 제공한다. 모재 동박에 대하여, 표면 거칠기 Rz가 1.1㎛ 이하가 되는 조화 처리가 실시되고, 이 조화 처리 표면에 Ni-Zn 합금층이 실시된다. 상기 조화 처리는 조화 처리면에서의 폭이 0.3~0.8㎛, 높이가 0.6~1.8㎛이고, 어스펙트비가 1.2~3.5이며, 선단이 뾰족한 철(凸)부 형상이 되는 조화 처리로서, 상기 모재 동박의 표면 거칠기(Rz)가 0.05~0.3㎛ 증가하는 범위에서 실시되고, 상기 Ni-Zn 합금층은 Zn 함유율(wt%)이 6~30%, Zn 부착량이 0.08㎎/dm2 이상이다.

Description

표면 처리 동박, 그 제조 방법 및 동장 적층 기판{SURFACE-TREATED COPPER FOIL, METHOD FOR PRODUCING SAME AND COPPER CLAD LAMINATED BOARD}
본 발명은 동박과 그 제조 방법, 및 동박을 이용한 동박 적층 기판에 관한 것이다.
본 발명은 특히, 절연 수지와의 초기 밀착성, 내열 밀착성, 내약품성이 뛰어나고, 회로 가공성도 양호하며, 또한 소프트에칭 처리가 용이한 표면 처리 동박 및 그 제조 방법에 관한 것이다.
또한, 본 발명은 표면 처리 동박을 이용한 동장 적층 기판(이하, CCL이라 하는 경우가 있다)에 관한 것이다.
CCL용 동박은, 동박을 절연 수지에 접합시킴에 있어서 그 접착 강도를 향상시키고, 프린트 배선판으로서 필요한 전기 특성, 에칭성, 내열성, 내약품성을 만족시킬 필요가 있다. 그 때문에, 제박 후의 동박(이후 미처리 동박이라 하는 경우가 있다)의 절연 수지와 접합하는 접합 표면에 조화 처리를 실시하고, 또한 이 조화 처리를 실시한 표면 상에 아연(Zn) 도금이나 니켈(Ni) 도금 등을 실시하거나, 다시 이 Zn 도금이나 Ni 도금 등이 처리된 표면 상에 크로메이트 처리 등을 실시하는 등, 각종 연구가 행해지고 있다.
퍼스널 컴퓨터, 휴대 전화나 PDA(Personal Data Assistant)의 표시부인 액정 디스플레이를 구동하는 IC 실장 기판에서는 최근 고밀도화가 진행되어, 그 제조 과정에서 정확한 회로 구성과, 고온 처리에서의 열안정성이 요구되고 있다.
이 요구에 대응하기 위하여, 정확한 도전 회로를 형성하는 전해 동박과 고온에서 사용 가능한 절연 수지를 접착한 CCL의 제공의 검토가 이루어지고 있다. 여기에서의 과제 중 하나는 동박과 절연 수지를 수백도의 고온에서 열접착하기 위하여, 고온에서의 동박과 절연 수지의 접착 강도의 향상이다. 이 과제를 해결하는 방법으로서, 미처리 동박 표면을 Zn 함유 합금으로 조화 처리하는 기술이, 예를 들면 일본 특허공개 2000-269637호 공보에 개시되어 있다.
또한, 동박을 절연 수지와 고온 접착하는 방법으로서, 절연 수지와 접착하는 미처리 동박의 표면에 몰리브덴과, 철, 코발트, 니켈, 텅스텐 중 적어도 1종을 함유하는 전해액으로 표면 처리하고, 이 도금층 위에 Ni 도금층 또는 Zn 도금층 혹은(Ni 도금층 + Zn 도금층)을 설치한 표면 처리 동박이 제안되고 있다(예를 들면, 일본 특허공개 평 11-256389호 공보 참조).
일본 특허공개 2000-269637호 공보 및 일본 특허공개 평 11-256389호 공보에 기재된 Zn층을 포함하는 조화 처리층은 고온에서 동박과 절연 수지 사이에 접착 강도를 향상시킨다는 점에서는 효과가 있다. 그러나, 동박을 절연 수지에 접착 후, 산 용액에 의한 에칭 처리로 배선 회로를 형성하여 회로 기판으로 하면, 아연은 산에 녹기 쉽기 때문에 동박과 절연 수지의 접착 강도가 극단적으로 떨어져, 회로 기판의 사용 중에 배선 회로(동박)가 절연 수지로부터 벗겨질 가능성이 있다. 이런 우려를 방지하기 위하여, 에칭 시간을 짧게 하여, Zn층의 용해 유출을 최소한으로 하고 있지만, 에칭 처리에 고도의 기술과 관리 체제를 필요로 하여 회로 기판의 생산성을 저하시킴과 동시에 고비용을 초래한다.
이와 같이, 일본 특허공개 2000-269637호 공보, 일본 특허공개 평 11-256389호 공보에 개시된 조화 처리로는 상기와 같이 절연 수지와의 접착 강도, 내약품성, 에칭성을 모두 만족시킬 수 없으며, 이들 특성을 만족시키는 표면 처리 동박은 제공되고 있지 않은 것이 현실이다.
그 때문에, 접착 강도, 내약품성, 에칭성을 모두 만족시키는 CCL은 제공되고 있지 않았다.
또한, 예를 들어 일본 특허공개 2005-344174호 공보에는 동박의 표면 처리로서, 도금욕에 피롤린산욕을 사용하여 Ni-Zn 합금 도금을 실시하여, 이 표면 처리 동박과 폴리이미드 필름으로 이루어지는 CCL이 제안되어 있다. 피롤린산욕을 이용함으로써 막두께의 균일성이 우수한 Ni-Zn 합금층이 얻어지고, 회로 형성 후의 단자부에 주석 도금을 수행하여도 회로와 폴리이미드 기재와의 계면에 주석(Sn)의 잠입 현상이 일어나기 어렵다는 인식이 있다.
그러나, 피롤린산욕을 이용한 도금에서는 도금 피막 중에 인(P)이 공석하여, 공석한 P에 의해 도금 피막의 용해성이 높아진다고 알려져 있다.
도금 피막의 용해성이 높아지면 에칭에 의한 회로 형성에 크게 영향을 미쳐, 동박을 에칭으로 회로 형성한 회로에 있어서 단자부에 Sn 도금을 수행하면, Sn 도금액의 잠입 현상(내약품성의 열화)을 충분히 방지할 수 없어, Sn 도금액에 의해 표면 처리층이 열화되어 배선 회로의 밀착성에 악영향을 미치는 문제가 생긴다.
최근에는 회로의 파인 피치화가 진행되어 배선 회로폭이 좁아져 회로와 절연 수지와의 접합 면적이 감소하고 있다. 이와 같은 파인 피치의 회로에 있어서 Sn 도금액의 잠입 현상이 발생하면, 회로의 밀착성이 저하하여 신뢰성의 문제가 생기기 때문에, 이 Sn 도금액의 잠입 현상을 억제할 수 있는 동박이 요구되고 있다.
여기에서, 폴리이미드 등의 얇은 절연 수지의 양면에 동박이 설치된 동장 적층 기판(이하, 단순히 적층 기판이라고도 한다.)에 서브트랙티브법에 의해 배선 패턴을 형성하는 공정의 일예를 간단하게 설명한다.
먼저, 적층 기판의 한 쪽 동박 표면(표면측)에 감광성 필름(레지스트)을 첩부한다. 이 감광성 필름면에 노광 마스크를 장착한 노광 장치를 이용하여, 노광광의 조사에 의해 노광 마스크의 패턴을 감광성 필름 상에 전사(투영)한다. 감광성 필름 중 노광되지 않은 부분을 현상 프로세스로 제거하여 필름 레지스트 패턴(에칭 레지스트)을 형성한다.
이어서, 필름 레지스트 패턴으로 덮여 있지 않은(노출되어 있는) 부분의 동박을 에칭 공정으로 제거(식각)하고, 표면측의 배선을 형성한다. 그 후, 에칭 공정에서 사용이 끝난 필름 레지스트 패턴을, 예를 들면 알칼리 수용액을 이용하여 배선(동박) 상에서 제거한다.
상기와 동일한 공정으로 다른 한 쪽면(이면측)의 동박에도 소정의 배선을 실시한다.
상술한 바와 같이, 표리면에 배선을 형성한 후, 표면측 배선(동박)과 이면측 배선(동박)을 도통하기 위한 블라인드 비아홀을 천공한다.
블라인드 비아홀의 천공은 표면측에 노출된 절연 수지에 CO2 레이저 등의 레이저 빔을 조사하여 구멍을 뚫는다. 이 레이저를 이용한 천공 공정에서는 구멍의 바닥(이면측 배선)에 절연 수지의 찌꺼기가 남는다. 이 찌꺼기를 제거하기 위하여 과망간산칼륨 용액 등의 산화성의 약제를 이용하여 찌꺼기를 제거한다(Desmear 처리를 수행한다).
다음으로, 수지 기판 표리의 동박을 도통시키기 위하여, 형성한 구멍에 무전해 도금이나 전해 도금으로 구리의 막(도통층)을 형성한다. 이를 위한 전처리로서, 구멍의 저부(이면측 배선)를 과산화수소계의 소프트에칭액으로 처리하여, 동박의 표면 처리 금속을 제거한다. 마지막으로 소프트에칭 처리를 수행한 구멍의 저부(이면측 배선)와 천공된 동박(표면측 배선)을 전해 구리 도금으로 도통시켜 배선 기판을 완성시킨다.
또한, 이면측의 동박에 배선을 형성하는 공정은 블라인드 비아홀을 천공한 후에 수행하는 것도 가능하다.
그러나, 이러한 상기 공정에 있어서, 찌꺼기의 제거가 불충분하거나, 소프트에칭 처리시에 구멍의 저부에 도금 성분과는 다른 금속이 잔존해 있으면, 블라인드 비아홀에 처리하는 구리 도금에서의 도통이 불충분해지거나, 구리 도금이 균일하게 되지 않는 등의 문제가 생기는 경우가 있다.
본 발명의 목적은, 표면 처리한 동박과 폴리이미드 등의 절연 수지와의 초기 및 열이력을 받은 후의 밀착성(이하, 내열 밀착성이라 하는 경우가 있다), 내약품성이 우수하고, 블라인드 비아홀 형성 후의 소프트 에칭 처리에서의 에칭성을 만족시켜, 공업적으로 우수한 표면 처리 동박을 제공하는 것이다.
또한, 본 발명이 다른 목적은 상기 표면 처리 동박과 절연 수지, 특히 폴리이미드 등의 접착 강도가 강하고, 회로 형성에 있어서는 내약품성을 가지며, 소프트에칭성을 만족하는 동장 적층판을 제공하는 것에 있다.
본원 발명자들은 연구 검토를 거듭한 결과, 이면측 동박과 무전해 도금으로 형성하는 블라인드 비아홀 내의 도통층 사이에 문제가 있음을 발견하고, 본 발명을 완성하기에 이르렀다.
본 발명의 표면 처리 동박은 모재 동박(미처리 동박)의 적어도 편면에 대하여, 표면 거칠기(Rz)가 1.1㎛ 이하가 되는 조화 처리가 실시되고, 이 조화 처리 표면에 Ni-Zn 합금층이 설치되어 있으며, 상기 조화 처리는 조화 처리면에서의 폭이 0.3~0.8㎛, 높이가 0.6~1.8㎛이고, 어스펙트비[높이/폭]가 1.2~3.5이며, 선단이 뾰족한 철(凸)부 형상이 되는 조화 처리이고, 상기 모재 동박의 표면 거칠기(Rz)가 0.05~0.3㎛ 증가하는 범위에서 실시되며, 상기 Ni-Zn 합금층은 식 1로 표시되는 함유율(wt%)로 Zn이 6~30% 함유되고, Zn 부착량이 0.08㎎/dm2 이상이다.
[식 1]
Zn 함유율(wt%)=Zn 부착량/(Ni 부착량 + Zn 부착량) × 100
본 발명의 표면 처리 동박의 제조 방법은, 모재 동박(미처리 동박)의 적어도 편면에 대하여, 표면 거칠기(Rz)가 1.1㎛ 이하가 되는 조화 처리로 조화 처리 표면을 형성하고, 이 조화 처리 표면에 Ni-Zn 합금층을 설치하는 표면 처리 동박의 제조 방법으로서, 상기 조화 처리면은 조화 처리면에서의 폭이 0.3~0.8㎛, 높이가 0.6~1.8㎛이고, 어스펙트비[높이/폭]가 1.2~3.5이며, 선단이 뾰족한 철(凸)부 형상이 되는 조화 처리로, 상기 모재 동박의 표면 거칠기(Rz)가 0.05~0.3㎛ 증가하는 범위로 형성하고, 상기 Ni-Zn 합금층은 식 1로 표시되는 함유율(wt%)로 Zn이 6~30% 함유되고, Zn 부착량이 0.08㎎/dm2 이상이 되는 층으로 형성하는 제조 방법이다.
본 발명의 동장 적층판은 절연 수지층의 편면 또는 양면에 상기 표면 처리 동박, 또는 상기 제조 방법으로 제조한 표면 처리 동박을 서로 접합하여 이루어지는 것이다.
본 발명의 표면 처리 동박은 폴리이미드 등의 절연 수지와의 밀착성, 내열 밀착성, 내약품성, 소프트에칭성을 만족하고, 공업적으로 우수한 표면 처리 동박이다.
또한, 본 발명의 동장 적층판에 따르면, 절연 수지, 특히 폴리이미드와 동박의 접착 강도가 강하고, 회로 형성에 있어서는 내약품성을 가지며, 에칭성을 만족시킬 수 있다.
도 1은 본 발명의 실시예의 프로세스를 나타내는 도면.
도 2는본 발명의 실시예에 따른 조화 동박의 확대 단면을 나타내는 도면.
본 발명의 실시예에 있어서, 표면 처리를 실시하는 모재 동박(미처리 동박)을 제조한다(도 1, 단계 1). 모재 동박은 전해 동박, 압연 동박 어떤 것이라도 좋다. 또한, 특히 이들을 구별할 필요가 없을 때에는 단순히 동박 또는 모재 동박(미처리 동박)이라고 표현하는 경우가 있다.
미처리 동박의 두께는 5㎛~35㎛가 적합하다. 동박의 두께가 5㎛보다 얇으면 제조 시에, 예를 들면 주름 등이 생겨 얇은 동박의 제조에 비용이 많이 들어 현실적이지 않기 때문이다. 한편, 막두께가 35㎛보다 두꺼운 경우에는 퍼스널 컴퓨터, 휴대 전화나 PDA의 표시부인 액정 디스플레이를 구동하는 IC 실장 기판 등 박형, 소형화의 사양에서 멀어지므로 바람직하지 않다.
모재 동박의 표면은 절연 수지(예를 들면 폴리이미드)와의 밀착성을 개선하기 위하여 조화 처리(도 1, 단계 2, 3)와, 그 위에 방청을 목적으로 한 방청 처리(도 1, 단계 4)의 표면 처리가 이루어진다.
본 발명의 실시예에서는 표면 처리로서, 주로 구리 또는 구리 합금으로 이루어지는 조화 처리(단계 2)와, Ni-Zn 합금 피막으로 이루어지는 조화 처리(단계 3)와, 그 위에 Cr, Si 등의 방청 처리(단계 4)가 수행된다.
동박과 폴리이미드 등의 절연 수지와의 밀착성을 향상시키는 조화 처리는 조화 입자를 거칠게 할수록, 즉 표면의 요철을 거칠게 할수록 밀착성은 향상하지만, 소프트에칭 처리에서의 에칭성이 나빠지는 경향이 있다.
본 발명의 실시예에서는, 단계 2로서, 모재 동박(미처리 동박)의 표면에, 먼저 표면 거칠기(Rz)가 0.05~0.30㎛ 증가하는 조화 처리를 구리 또는 구리 합금으로 실시하여, 조화 처리 후의 Rz가 1.1㎛ 이하로 한 표면 처리 동박으로 한다.
여기에서, 표면 거칠기(Ra)로 표시되는 조화 처리를 0.02~0.05㎛ 증가하는 범위에서 수행하여, 조화 처리 후의 Ra를 0.35㎛ 이하로 하는 것이 바람직하다. 조화 처리 후의 표면 거칠기가 상기 범위에 미치지 않으면, 절연 수지와의 밀착성이 나빠지는 한편, 상기 범위를 넘어 표면이 거칠어지면 후술하는 소프트에칭성이 나빠진다.
본 발명의 실시예에 있어서 특히 표면 거칠기(Rz)를 1.1㎛ 이하로 하는 것은, 이 이상 표면 거칠기가 거칠어지면 후술하는 소프트에칭성이 나빠지기 때문이다. 즉, 표면 처리 동박의 조화 처리 후의 표면 거칠기(Rz)를 1.1㎛ 이하로 함으로써 폴리이미드와의 밀착성이 우수하고, 소프트에칭성이 우수한 표면 처리 동박으로 할 수 있다.
또한, 표면 거칠기(Ra, Rz)는 JIS-B-0601의 규정에 준하여 측정되는 값이다.
또한, 본 발명의 실시예에서는 동박의 조화면은, 조화를 형성하는 철(凸) 형상의 크기가 폭 0.3~0.8㎛, 높이 0.6~1.8㎛의 선단이 뾰족한 형상으로 한다. 이러한 형상으로 함으로써 절연 수지와 접합할 때에 절연 수지에 조화 처리한 요철이 파고들기 쉬워(앵커 효과), 양호한 밀착성을 얻을 수 있기 때문이다. 또한, 철 형상의 크기에 있어서의 폭은 박 표면에 붙은 부분을 측정한 길이이고, 높이는 박 표면으로부터 꼭대기까지의 길이이다.
또한 본 발명의 실시예에서는, 조화 처리면에서의 철(凸)부 형상의 어스펙트비=[높이/폭]은 1.2~3.5로 한다. 어스펙트비[높이/폭]을 1.2~3.5로 하는 이유는 1.2 미만에서는 절연 수지와의 밀착성이 충분하지 않고, 어스펙트비가 3.5보다 크면, 조화한 철(凸) 형상 부분이 동박으로부터 떨어질 가능성이 커져 바람직하지 않기 때문이다.
본 발명의 실시예에 있어서, 단계 3으로서, 조화 처리 동박의 적어도 편면에 Ni-Zn 합금을, 하기의 식 1로 나타내는 Zn 함유율(wt%)이 6%~30%인 동시에 Zn을 0.08㎎/dm2 이상 부착시킨다.
[식 1]
Zn 함유율(wt%)=Zn 부착량/(Ni 부착량 + Zn 부착량) × 100
Zn의 부착량을 규정하는 것은 동박과 절연 수지와의 내열 밀착성과 동박의 내약품성을 개선하기 위함이다. Ni-Zn 합금 중의 Zn 함유율(wt%)이 6% 미만에서는 내열 밀착성이 개선되지 않고, 30%보다 많으면 내약품성이 나빠져 바람직하지 않기 때문이다.
또한, Zn을 0.08㎎/dm2 이상 부착시킨다. Zn을 0.08㎎/dm2 이상 부착시키는 이유는 내열 밀착성을 개선하기 위함으로, 0.08㎎/dm2 미만에서는 내열 밀착성의 효과를 기대할 수 없기 때문이다.
본 발명의 실시예에서는, 표면 거칠기(Rz)가 0.8㎛ 이하인 모재 동박(미처리 동박)에, Rz로 0.05~0.30㎛ 증가하도록 조화 처리한다. 여기에서, 바람직하게는 모재 동박의 Ra는 0.03~0.30㎛인 것을 이용하고, Ra가 0.02~0.05㎛ 증가하는 조화 처리를 실시하는 것이 바람직하다.
여기에서 표면 거칠기를 규정하는 것은, 모재 동박(미처리 동박)의 Rz가 0.8㎛를 넘으면 동박 표면에 대하여 균일하게 요철(조화 처리)이 형성되지 않고, 또한, 증가 조화 처리의 범위를 규정하는 것은, 상기 범위를 벗어나면 소프트에칭성에 악영향을 미치기 때문이다.
또한 본 발명의 실시예에서는 도 2의 A에서 본 돌출부의 이차원 표면적에 대하여, 예를 들면 레이저 마이크로스코프에 의한 삼차원 표면적이 3배 이상이 되는 조화 처리를 실시하는 것이 바람직하다.
이차원 표면적에 대하여 레이저 마이크로스코프에 의한 삼차원 표면적이 3배 이상이 되는 조화 처리를 실시하는 것은, 3배 미만에서는 소프트에칭액이 동박 표면과 접촉하는 면적이 적어 에칭 속도가 늦어지게 되기 때문이며, 또한 절연 수지와의 접촉 면적이 적어짐에 따른 밀착력 저하가 일어나기 때문이다.
본 발명의 실시예에 있어서, 동박에 조화 처리를 실시하는 조화량(조화 처리로 부착하는 조화 입자의 중량)은 1㎡당 3.56~8.91g(두께 환산: 0.4~1.0㎛)인 것이 바람직하다.
조화량을 1㎡당 3.56~8.91g로 하는 것은, 모재 동박(미처리 동박)에 Rz가 0.05~0.30㎛, 또는 Ra가 0.02~0.05㎛ 증가하는 조화 입자를 부착시키기에 최적인 범위가 되기 때문이다.
본 발명의 실시예에 있어서, 단계 3으로서, 조화 처리 동박의 적어도 편면에 Ni-Zn 합금을, Ni 부착량이 0.45~3㎎/dm2 부착시키는 것이 바람직하다. Ni의 부착량을 규정하는 것은 내열 밀착성의 개선과 소프트에칭성에 영향이 있기 때문으로, Ni 부착량이 0.45㎎/dm2 미만에서는 내열 밀착성의 개선을 그만큼 기대할 수 없고, 3㎎/dm2보다 많으면 소프트에칭성에 악영향을 미칠 우려가 있기 때문이다.
상기의 본 발명의 실시예에 있어서, 조화 입자의 형상 및 그 표면 거칠기, 표면적을 제어함으로써, 표면적의 증가나 앵커 효과에 의한 밀착성의 증가, 내열 밀착성의 개선으로 이어지고, 또한 레이저 가공에 의해 블라인드 비아홀을 형성 후, 비아 저부에 대한 desmear 처리시의 조화부로의 수지 잔사를 저감시키는 동시에, 표면적 증가에 따른 단위당 방청 금속량의 저감과 좁은 관리폭에서의 제어가 가능해져, 양호한 소프트에칭성을 가져오는 효과가 발현된다.
본 발명의 실시예에서의 동장 적층판에 이용하는 절연 수지는 특별히 한정되지 않지만, 내열성이나 치수 안정성의 관점에서 폴리이미드인 것이 바람직하다. 폴리이미드층을 구성하는 폴리이미드는 일반적으로 하기 일반식(화학식 1)으로 표시되며, 디아민 성분과 산이무수물 성분을 실질적으로 등몰 사용하여, 유기 극성 용매 중에서 중합하는 공지의 방법에 의해 제조할 수 있다.
[화학식 1]
Figure 112012050749811-pct00001
여기에서, Ar1은 방향족 고리를 1개 이상 갖는 4가의 유기기이고, Ar2는 방향족 고리를 1개 이상 갖는 2가의 유기기이다. 즉, Ar1은 산이무수물의 잔기이고, Ar2는 디아민의 잔기이다.
산이무수물로는 예를 들면, O(CO)2-Ar1-(CO)2O에 의해 표시되는 방향족 테트라카본산이무수물이 바람직하고, 하기 (화학식 2) 방향족 산무수물 잔기를 Ar1으로 제공하는 것이 예시된다.
[화학식 2]
Figure 112012050749811-pct00002
산이무수물은 단독으로 또는 2종 이상 혼합하여 이용할 수 있다. 이들 중에서도, 피로메리트산이무수물(PMDA), 3, 3', 4, 4'-비페닐테트라카본산이무수물(BPDA), 3, 3', 4, 4'-벤조페논테트라카본산이무수물(BTDA), 3, 3', 4, 4'-디페닐술폰테트라카본산이무수물(DSDA), 및 4, 4'-옥시디프탈산이무수물(ODPA)로부터 선택되는 것을 사용하는 것이 바람직하다.
디아민으로는 예를 들면, H2N-Ar2-NH2에 의해 표시되는 방향족 디아민이 바람직하고, 하기 (화학식 3) 방향족 디아민 잔기를 Ar2로 제공하는 방향족 디아민이 예시된다.
[화학식 3]
Figure 112012050749811-pct00003
이들 디아민 중에서도, 디아미노디페닐에테르(DAPE), 2'-메톡시-4, 4'-디아미노벤즈아닐라이드(MABA), 2,2'-디메틸-4, 4'-디아미노비페닐(m-TB), 파라페닐렌디아민(P-PDA), 1, 3-비스(4-아미노페녹시)벤젠(TPE-R), 1, 3-비스(3-아미노페녹시)벤젠(APB), 1, 4-비스(4-아미노페녹시)벤젠(TPE-Q), 및 2, 2-비스[4-(4-아미노페녹시)페닐]프로판(BAPP)이 적합한 것으로 예시된다.
중합에 이용하는 용매에 대해서는 예를 들면, 디메틸아세토아미드, n-메틸피롤리디논, 2-부타논, 디그라임, 자일렌 등을 들 수 있고, 이들에 대해서는 1종 혹은 2종 이상을 병용하여 사용할 수도 있다. 또한, 중합하여 얻어진 폴리아미드산(폴리이미드 전구체)의 수지 점도에 대해서는 500cps~35000cps의 범위로 하는 것이 바람직하다.
본 발명의 실시예의 동장 적층판의 폴리이미드층은 단층으로 이루어진 것이어도 복수층으로 이루어진 것이어도 무방하지만, 플렉시블 동장 적층판의 치수 안정성이나, 동박과의 접착 강도를 우수한 것으로 하기 위해서는 복수층으로 하는 것이 바람직하다.
폴리이미드층을 복수층으로 하는 경우, 선팽창계수(CTE)가 30×10-6[1/K] 이하, 바람직하게는 1×10-6~30×10-6[1/K]의 범위의 저선팽창계수의 수지층을 주된 폴리이미드층(1)으로 하고, 그 편면 또는 양면에 유리 전이 온도가 330℃ 이하인 폴리이미드층(2)을 설치하는 것이 바람직하다.
상기 폴리이미드층(2)은 선팽창계수(CTE)가 30×10-6[1/K]를 넘고, 유리 전이 온도가 330℃ 이하에 있는 것을 이용하는 것이 바람직하고, 보다 바람직하게는 폴리이미드층(2)은 선팽창계수가 30×10-6~60×10-6[1/K]이고, 유리 전이 온도가 200~330℃의 범위에 있는 것이다.
폴리이미드층(1)의 CTE가 30×10-6[1/K]보다 크면, 동장 적층판을 형성했을 때의 컬이 심해질 우려가 있고, 또한 치수 안정성이 저하하기 때문에 제품으로서 바람직하지 않다. 폴리이미드층(1)의 두께는 전체 폴리이미드층의 두께의 50% 이상, 바람직하게는 70~95%인 것이 바람직하다.
상기 폴리이미드층(2)의 두께는 동박의 표면 조도(Rz)의 1.2~2.5배의 범위가 바람직하다. Rz의 값이 1.2배보다 작으면, 폴리이미드층의 동박으로의 충진성이 불충분하기 때문에 양호한 접착성이나 신뢰성을 얻을 수 없다. 또한, Rz의 값이 2.5배보다 크면, 폴리이미드층 내에서의 응집 파괴가 발생하여, 접착성이 저하하기 때문에 바람직하지 않다.
폴리이미드층을 형성하는 방법에 대해서는 특별히 한정되지 않지만, 예를 들면, (a)폴리이미드의 전구체인 폴리아미드산의 수지 용액을, 표면 처리된 동박의 표면에 직접 도포하고, (b)수지 용액에 포함되는 용제를 150℃ 이하의 온도에서 어느 정도 제거한 후, (c)100~450℃, 바람직하게는 300~450℃의 온도 범위에서 5~40분 정도의 열처리를 수행하여, 용매의 건조 및 이미드화를 수행하는 것이 좋다.
2층 이상으로 폴리이미드층을 설치하는 경우에는, (aa)제 1 폴리아미드산의 수지 용액을 도포, 건조한 후, (bb)제 2 폴리아미드산의 수지 용액을 도포, 건조하고, (cc)이하 동일하게 제 3 이하의 폴리아미드산의 수지 용액을 순차, 도포, 건조한 후, (dd)한꺼번에 300~450℃의 온도 범위에서 5~40분간 정도의 열처리를 수행하여, 이미드화를 수행하는 것이 좋다.
열처리의 온도가 100℃보다 낮으면 폴리이미드의 탈수 폐환 반응이 충분히 진행되지 않고, 반대로 450℃를 넘으면, 폴리이미드층 및 동박이 산화 등에 의해 열화할 우려가 있어 바람직하지 않다.
폴리이미드층의 두께는 6~60㎛의 범위인 것이 좋고, 바람직하게는 9~40㎛의 범위이다. 절연층의 두께가 6㎛에 미치지 않으면, 동장 적층판 제조 등에 있어서 반송시에 주름이 생기는 등의 문제가 생길 수 있고, 반대로 60㎛를 넘으면 동장 적층판의 제조시의 치수 안정성이나 굴국성 등에 있어서 문제가 생길 우려가 있다. 또한, 복수층으로 폴리이미드층을 형성하는 경우에는 그 합계의 두께가 상기 범위 내가 되도록 하면 된다.
본 발명의 실시예의 동장 적층판은 폴리이미드층의 편면측에만 동박을 갖는 편면 동장 적층판이어도 물론 좋지만, 폴리이미드층의 양면에 동박을 갖는 양면 동장 적층판이어도 좋다. 또한, 양면 동장 적층판을 얻기 위해서는, 편면 동장 적층판을 형성한 후, 서로 폴리이미드층을 마주보게 하여 열 프레스에 의해 압착하여 형성하는 것이나, 편면 동장 적층판의 폴리이미드층에 동박을 가열 압착하여 형성하는 것 등으로 얻을 수 있다.
본 발명의 실시예에 의해 제공되는 동장 적층판은 동박과 폴리이미드층의 밀착성이 우수하고, 또한 CO2 가스(탄산 가스) 레이저 등의 레이저로 용이하게 비아 형성 가공할 수 있으므로, 에칭, 천공, desmear, 소프트에칭, 도금 등의 가공을 수행하여도 벗겨짐 등의 문제는 없어, 전자 부품으로서 고밀도 실장 가공이 가능하다.
본 발명의 실시예에 의해 제공되는 동장 적층판은, 예를 들면 폴리이미드면으로부터, 에너지 50~150mJ/㎠, 바람직하게는 100~120mJ/㎠의 CO2 레이저를 직접 조사하여 블라인드 비아홀을 형성한다. 또한 상기 레이저종 등의 가공 조건 및 조사 에너지양은 상술한 것에 한정되는 것이 아니라, 수지 두께나 수지 종류에 따라 적절하게, 최적화한 조건을 선택한다. 또한, 동장 적층판으로의 구멍 형성 방법 및, 구멍 형성 후의 비아 저부에 잔존하는 폴리이미드층의 제거(desmear 처리) 방법, 그리고 그 후의 구리 도금에 의한 도통을 얻기 위하여 동박의 방청층 및 조화층을 제거하는 소프트에칭 처리 방법에 대해서는 후술하는 실시예에서 설명한다.
또한 블라인드 비아홀이라 함은, 프린트 배선판의 편측만이 개구하고 있는 비어로서, 사단법인 일본 프린트 회로 공업회편 '프린트 회로 용어' 등에 기재되어 있다.
(실시예)
본 발명의 실시 형태의 표면 처리 동박의 실시예를 상세하게 설명한다.
(1) 제박 공정: 도 1, 단계 1
하기의 도금욕 및 도금 조건으로 미처리 전해 동박을 제조하였다.
(도금욕 및 도금 조건)
황산구리: 구리 농도가 50~80g/L
황산 농도: 30~70g/L
염소 농도: 0.01~30ppm
액온: 35~45℃
전류 밀도: 20~50A/dm2
(2) 조화 처리 공정: 도 1, 단계 2
하기 도금욕, 전해 도금 조건으로 조화 도금 1, 이어서 조화 도금 2의 순으로 표면 처리하여, 선단이 뾰족한 철(凸)부 형상이 되는 조화 처리를 실시하였다.
(조화 도금 1: 단계 2a)
황산구리: 구리 농도가 5~10g/dm3
황산 농도: 30~120g/dm3
액온: 20~60℃
전류 밀도: 10~60A/dm2
(조화 도금 2: 단계 2b)
황산구리: 구리 농도가 20~70g/dm3
황산 농도: 30~120g/dm3
액온: 20~65℃
전류 밀도: 5~65A/dm2
(3)Ni-Zn 합금층 형성 공정: 단계 3
하기의 도금욕 및 전해 도금 조건으로 Ni-Zn 합금 도금을 실시하였다.
(Ni-Zn 합금 도금욕 및 도금 조건)
황산니켈: 니켈 농도가 0.1g/L~200g/L, 바람직하게는 20g/L~60g/L
황산아연: 아연 농도가 0.01g/L~100g/L, 바람직하게는 0.05g/L~50g/L
황산암모늄: 0.1g/L~100g/L, 바람직하게는 0.5g/L~40g/L
액온: 20~60℃
pH: 2~7
전류 밀도: 0.3~10A/dm2
(4)방청 처리: 단계 4
(Cr 도금)
Ni-Zn 합금 도금 후, 이 합금층 표면에 Cr 처리를 실시하였다.
Cr 처리로는 무수크롬산을 이용하고, 이 무수크롬산을 0.1g/L~100g/L이 되는 욕에서, 액온: 20~50℃, 전류 밀도: 0.1~20A/dm2으로 처리를 수행하였다.
(5) 실란 처리: 단계 5
실란 커플링 처리로는 γ-아미노프로필트리메톡시실란을 이용하고, 0.1g/L~10g/L의 욕으로 하여, 액온: 20~50℃로 침적 혹은 스프레이 등의 방법에 의해 처리를 수행하였다.
(6)폴리아미드층
(폴리아미드산 수지의 중합)
합성예 1
열전대 및 교반기를 구비함과 동시에 질소 도입이 가능한 반응 용기에, N,N-디메틸아세토아미드(DMAc)를 넣었다. 이 반응 용기에 2, 2-비스[4-(4-아미노페녹시)페닐]프로판(BAPP)을 용기 중에서 교반하면서 용해시켰다. 다음으로, 디아민 성분과 등몰의 피로메리트산이무수물(PMDA)을 가하고, 그 후, 약 3시간 교반을 계속하여 중합 반응을 수행하여, 고형분 농도 15중량%, 용액 점도가 3000cps인 폴리아미드산a의 수지 용액을 얻었다. 폴리아미드산a를 이용하여 폴리이미드 필름을 작성하고, 그 유리 전이 온도를 측정한 결과, 280℃였고, 선팽창계수를 측정한 결과, 55×10- 6[1/K]였다.
합성예 2
열전대 및 교반기를 구비함과 동시에 질소 도입이 가능한 반응 용기에, DMAc를 넣었다. 이 반응 용기에 2, 2-디메틸-4,4'-디아미노비페닐(m-TB)을 용기 중에서 교반하면서 용해시켰다. 다음으로, 디아민 성분과 등몰의 피로메리트산이무수물(PMDA)을 가하고, 그 후, 약 3시간 교반을 계속하여 중합 반응을 수행하여, 고형분 농도 15중량%, 용액 점도가 20000cps인 폴리아미드산b의 수지 용액을 얻었다. 폴리아미드산b를 이용하여 폴리이미드 필름을 작성하고, 그 선팽창계수를 측정한 결과, 13×10- 6[1/K]였다.
시험편의 작성
제박한 미처리 동박에 상기 폴리아미드산 수지를 각 실시예에 나타내는 방법으로 실시하여 시험편으로 하였다.
-측정 수단, 측정 조건
(1) 금속 부착량의 측정
광성 X선((주) 리가쿠제 ZSXPrimus, 분석경: 35Φ)으로 분석하였다.
(2) 표면 거칠기의 측정
접촉식 표면 거칠기 측정기((주) 코사카 연구소제 SE1700)로 측정하였다.
(3) 어스펙트비의 산출
조화 단면(FIB나 울트라마이크로톰 등으로 가공)의 도 2에 나타내는, 돌출부의 폭(w)·높이(h)를 주사형 전자 현미경(SEM)으로, 폭(w)은 박에 붙은 부분의 길이를, 높이(h)는 박에 붙은 부분부터 꼭대기까지의 길이를 계측하여, [높이/폭]을 어스펙트비로서 산출하였다.
(4) 표면적의 산출
레이저 마이크로스코프((주) 키엔스제 VK8500)로 돌출부를 측정하여, 「표면적비=삼차원 표면적/이차원 표면적」을 산출하였다.
(5) 초기 밀착성의 측정
텐실론 테스터(토요세이키 제작소제)를 사용하여, 폭 1㎜의 배선을 형성하고, 수지측을 양면 테이프로 스테인레스판에 고정하고, 구리 배선을 90도 방향으로 50㎜/분의 속도로 박리하여 구하였다. 판정 기준(산출 방법)은 표 1에 나타낸다.
(6) 내열 밀착성(열처리 후의 밀착 강도)의 측정
폴리이미드와 접착 후의 시험편을, 150℃로 168시간 가열 처리한 후의 밀착성을 측정하였다. 열처리 후의 밀착성의 판정 기준은 초기 밀착성의 90% 이상을 합격으로 하였다.
또한, 판정 기준(산출 방법)은 표 1에 나타낸다.
(7) 내약품성(산 처리 후의 밀착성)의 측정
폴리이미드와 접착 후의 시험편을, 물:염산=1:1의 염산 용액에 상온에서 1시간 침적하여, 그 후의 밀착성을 측정하였다. 판정 기준(산출 방법)은 표 1에 나타낸다.
(8) 소프트에칭성
각 평가 시료 작성 방법에 의해 작성한 동장 적층판을, 이하의 조건에 의해 블라인드 비아홀을 작성하였다. 그 후 작성한 비아홀의 형상을 100배의 광학 현미경으로 관찰하여 비아 형상 및 저부까지의 관통 상태를 확인하였다. 그 후, 비아 저부에 남은 수지층을 이하의 조건으로 desmear 처리를 실시하여 잔수지층을 제거하고, 동박 표면을 이하의 조건으로 소프트에칭 처리하여 방청층 및 조화 처리층을 제거하여, 구리층을 노출시켰다. 구리층이 노출되었는지에 대해서는 SEM, EDX로 확인하였다. 판정 기준(산출 방법)은 표 1에 나타낸다.
블라인드 비아홀 형성:
장치: CO2 가스 레이저 가공기(시부야 공업 주식회사제)
비아 지름: 400㎛Φ
파장: 9.6㎛
에너지: 약 115J/㎠
desmear 처리:
팽윤: 알칼리성 에틸렌글리콜 용액(침적 시간 3분)
에칭: 알칼리성 KMnO4 수용액(침적 시간 6분)
환원: 2wt% 황산 수용액(침적 시간 5분)
소프트에칭 처리:
약액: CPE-920(미츠비시 화학 주식회사제 10배 희석)
온도: 25℃
처리 시간: 60s, 90s
(실시예 1)
표면 거칠기(Ra) 0.08, (Rz) 0.58㎛의 모재 동박(미처리 전해 동박)의 표면에 조화 형성 후의 증가 조화량이 0.03㎛(Ra), 0.15㎛(Rz)가 되도록 미세 조화 처리를 실시하였다. 이 때 조화의 어스펙트비는 1.4이고 표면적비는 3.7이었다.
이 표면에 Ni-Zn으로 이루어지는 표면 처리와 크로메이트 처리층을 형성하고, 3-아미노프로필트리메톡시실란 처리층을 형성하였다. 그때의 동박 표면의 니켈량은 0.91㎎/dm2, 아연량은 0.17㎎/dm2였다.
이 동박 상에, 상기 합성예 1에서 제조한 폴리아미드산a를 이용하여 경화 후의 두께가 2㎛가 되도록 열가소성 폴리이미드층을 형성하고, 그 위에 상기 합성예 2에서 제조한 폴리아미드산b를 이용하여 경화 후의 두께가 21㎛가 되도록 저열팽창성 수지층을, 다시 그 위에 상기 폴리아미드산a를 이용하여 경화 후의 두께가 2㎛가 되도록 폴리이미드층을 형성하여, 플렉시블 편면 동장 적층판을 얻었다.
얻어진 동장 적층판의 초기 밀착성은 1.2kN/m였고, 150℃, 168h 후의 내열 밀착성은 1.1kN/m이었다. 또한 내약품성 시험 후의 밀착성은 1.2kN/m이었다.
이 동장 적층판의 수지면에 상기와 동일한 동박을 라미네이트 프레스하여 양면 동장 적층판을 작성하고, 라미네이트한 동박면에 소정의 패턴을 형성한 후, 개구부에 상기의 레이저 가공 및 그 후의 desmear 처리, 소프트에칭 처리를 실시하였다. 그 결과, 비아 저부의 수지 잔사 및 방청 금속, 조화부의 잔사는 없었으며, 양호한 비아 저부 성상이 얻어졌다.
이들 평가 결과를 표 1에 나타낸다.
(실시예 2~9)
실시예 1에서 이용한 것과 같은 모재 동박(미처리 전해 동박)의 표면에, 표 1에 나타내는 증가 조화량이 되도록 미세 조화 처리를 실시하였다. 이 때의 어스펙트비, 표면적비를 표 1에 나타낸다.
이 표면에 표 1에 나타낸 부착량의 Ni-Zn으로 이루어지는 표면 처리층과 크로메이트 처리층을 형성하고, 실시예 1과 동일한 실란 처리층을 형성하였다.
그 동박 표면에 실시예 1과 동일한 방법으로 폴리이미드층을 형성하고, 그 후, 양면 동장 적층판을 얻었다.
얻어진 동장 적층판의 초기 밀착성, 150℃, 168h 후의 내열 밀착성, 내약품성 시험 후의 밀착성, 소프트에칭 후의 비아 저부 관찰 결과를 표 1에 병기한다.
(실시예 10)
표면 거칠기(Ra) 0.20㎛, (Rz) 0.85㎛의 모재 동박(미처리 전해 동박)의 표면에, 표 1에 나타낸 증가 조화량이 되도록 미세 조화 처리를 실시하였다. 이 때의 어스펙트비, 표면적비를 표 1에 나타낸다.
이 표면에 표 1에 나타내는 부착량의 Ni-Zn으로 이루어지는 표면 처리층과 크로메이트 처리층을 형성하고, 실시예 1과 동일한 실란 처리층을 형성하였다.
그 동박 표면에 실시예 1과 동일한 방법으로 폴리이미드층을 형성하고, 그 후, 양면 동장 적층판을 얻었다.
얻어진 동장 적층판의 초기 밀착성, 150℃, 168h 후의 내열 밀착성, 내약품성 시험 후의 밀착성, 소프트에칭 후의 비아 저부 관찰 결과를 표 1에 병기한다.
(비교예 1)
실시예 1에서 이용한 것과 같은 모재 동박(미처리 전해 동박)의 표면에, 실시예 1과 동일한 크로메이트 처리층, 실란 처리층을 형성하였다. 그 동박 표면에 실시예 1과 동일한 방법으로 폴리이미드층을 형성하고, 그 후, 양면 동장 적층판을 형성하였다. 얻어진 동장 적층판의 초기 밀착성, 150℃, 168h 후의 내열 밀착성, 내약품성 시험 후의 밀착성, 소프트에칭 후의 비아 저부 관찰 결과를 표 1에 병기한다.
(비교예 2)
실시예 1에서 이용한 것과 같은 모재 동박(미처리 전해 동박)의 표면에, 표 1에 나타낸 부착량의 Ni-Zn으로 이루어지는 표면 처리층과 크로메이트 처리층을 형성하고, 실시예 1과 동일한 실란 처리층을 형성하였다. 그 동박 표면에 실시예 1과 동일한 방법으로 폴리이미드층을 형성하고, 그 후, 양면 동장 적층판을 얻었다. 얻어진 동장 적층판의 초기 밀착성, 150℃, 168h 후의 내열 밀착성, 내약품성 시험 후의 밀착성, 소프트에칭 후의 비아 저부 관찰 결과를 표 1에 병기한다.
(비교예 3~7)
실시예 1에서 이용한 것과 같은 모재 동박(미처리 전해 동박)의 표면에, 표 1에 나타낸 증가 조화량이 되도록 미세 조화 처리를 실시하였다. 이 때의 어스펙트비, 표면적비를 표 1에 나타낸다. 이 표면에 표 1에 나타낸 부착량의 Ni-Zn으로 이루어지는 표면 처리층과 크로메이트 처리층을 형성하고, 실시예 1과 동일한 실란 처리층을 형성하였다. 그 동박 표면에 실시예 1과 동일한 방법으로 폴리이미드층을 형성하고, 그 후, 양면 동장 적층판을 얻었다. 얻어진 동장 적층판의 초기 밀착성, 150℃, 168h 후의 내열 밀착성, 내약품성 시험 후의 밀착성, 소프트에칭 후의 비아 저부 관찰 결과를 표 1에 병기한다.
(비교예 8)
실시예 10에서 이용한 것과 같은 모재 동박(미처리 전해 동박)의 표면에, 표 1에 나타낸 증가 조화량이 되도록 미세 조화 처리를 실시하였다. 이 때의 어스펙트비, 표면적비를 표 1에 나타낸다. 이 표면에 표 1에 나타낸 부착량의 Ni-Zn으로 이루어지는 표면 처리층과 크로메이트 처리층을 형성하고, 실시예 1과 동일한 실란 처리층을 형성하였다. 그 동박 표면에 실시예 1과 동일한 방법으로 폴리이미드층을 형성하고, 그 후, 양면 동장 적층판을 얻었다. 얻어진 동장 적층판의 초기 밀착성, 150℃, 168h 후의 내열 밀착성, 내약품성 시험 후의 밀착성, 소프트에칭 후의 비아 저부 관찰 결과를 표 1에 병기한다.
Figure 112012050749811-pct00004
표 1에 나타낸 판단 기준은 각 평가에 있어서, ◎: 양호, ○: 기준 내, ×: 기준 외이다.
각 평가 항목에서의 판단 기준은 이하와 같다.
초기 밀착성(kN/m)
◎: 1.0 이상, ○: 0.8 이상, 1.0 미만, ×: 0.8 미만
내열 밀착성[내열성 시험 후 밀착성(kN/m)]
◎: 0.9 이상, ○: 0.72 이상 0.9 미만, ×: 0.72 미만
내약품성[내약품 시험 후 밀착성(kN/m)]
◎: 1.0 이상, ○: 0.8 이상 1.0 미만, ×: 0.8 미만
소프트에칭성(소프트에칭 후의 비아 저부 관찰 결과)
◎: 처리 시간 60s로 제거, ○: 처리 시간 90s로 제거, ×: 처리 시간 90s로 제거 불가
표 1에 나타내는 바와 같이, 실시예 1~실시예 4는 합금 조성, 조화박 거칠기, 증가 조화량, 어스펙트비, 표면적이 범위 내이기 때문에, 각 평가 항목이 양호한 범위였다.(종합 평가 ◎)
실시예 5는 어스펙트비, 표면적비가 기준 내이지만, 각각 1, 2, 3, 2로 작기 때문에 소프트에칭성이 다소 낮다.(종합 평가 ○)
실시예 6은 Ni 부착량이 기준 내이지만 2.20㎎/dm2으로 다소 많기 때문에, 소프트에칭에 시간이 걸려 소프트에칭성이 다소 낮다.(종합 평가 ○)
실시예 7은 실시예 6보다 Ni 부착량이 3.30㎎/dm2으로 많기 때문에, 실시예 6보다 소프트에칭 처리의 시간이 다소 걸렸다.(종합 평가 ○)
실시예 8은 Ni 부착량이 0.38㎎/dm2로 적기 때문에, 내열 밀착성이 다소 낮다.(종합 평가 ○)
실시예 9는 증가 조화량, 어스펙트비가 범위 내이지만, Rz=0.28㎛, 어스펙트비=2.2로 크기 때문에, 소프트에칭성이 다소 떨어졌다.(종합 평가 ○)
실시예 10은 모재 동박(미처리 전해 동박)의 표면 거칠기가, Rz=1.00㎛, Ra=0.23㎛로 크기 때문에, 소프트에칭성이 다소 떨어졌다.(종합 평가 ○)
비교예 1은 조화 처리를 수행하지 않았고, 또한 Ni-Zn 합금층을 설치하지 않았기 때문에, 소프트에칭성은 양호하지만, 다른 평가 항목은 기준 외였다.(종합 평가 ×)
비교예 2는 Ni-Zn 합금층을 설치하였으나 조화 처리를 수행하지 않았으므로, 소프트에칭성이 기준 외였다. (종합 평가 ×)
비교예 3은 Zn 부착량이 0.08㎎/dm2 이하이기 때문에, 내열 밀착성이 기준 외였다. (종합 평가 ×)
비교예 4는 Zn 함유율이 기준 이하이기 때문에, 내열 밀착성이 기준 외였다. (종합 평가 ×)
비교예 5는 Zn 함유율이 기준 이상이기 때문에, 내약품성이 기준 외였다. (종합 평가 ×)
비교예 6은 증가 조화량이 적고, 조화폭, 조화 높이, 어스펙트비도 작기 때문에, 소프트에칭성이 기준 외였다. (종합 평가 ×)
비교예 7은 증가 조화량, 조화폭, 조화 높이가 기준 이상이고, 소프트에칭성이 기준 외였다. (종합 평가 ×)
비교예 8은 조화박 거칠기가 기준 이상이기 때문에, 소프트에칭성이 기준 외였다. (종합 평가 ×)
상술한 바와 같이, 본 발명의 실시 형태에 기초하는 표면 처리 동박은 폴리이미드와의 초기 밀착성, 내열 밀착성, 내약품성, 소프트에칭성을 만족시켜, 공업적으로 우수한 표면 처리 동박이다.
또한, 본 발명의 표면 처리 동박의 제조 방법에 따르면, 폴리이미드와의 밀착성이 우수하고, 내약품성, 소프트에칭성을 공업적으로 만족시키는 우수한 표면 처리 동박을 제조할 수 있다.
또한, 본 발명의 실시 형태에 기초하는 동장 적층판에 따르면, 절연 수지, 특히 폴리이미드와 동박과의 접착 강도가 강하고, 회로 형성에 있어서는 내산성을 가지며, 에칭성을 만족시키는 우수한 효과를 갖는 것이다.

Claims (10)

  1. 모재 동박(미처리 동박)의 적어도 편면에 구리 또는 구리 합금에 의한 조화 처리로 조화 처리층이 설치되고, 그 조화 처리층 위에 Ni-Zn 합금에 의한 표면 처리로 표면 처리층이 설치된 표면 처리 동박으로서,
    상기 모재 동박(미처리 동박)의 표면 거칠기(Ra)는 0.3μm 이하, Rz는 0.8μm 이하이며,
    상기 조화 처리는 조화 처리면에서의 폭이 0.3∼0.8μm, 높이가 0.6∼1.8μm이고, 어스펙트비[높이/폭]가 1.2∼3.5이고, 선단이 뾰족한 형상이 되는 조화 처리이며,
    또한, 상기 조화 처리층의 표면은, 그 표면 거칠기(Rz)가 1.1μm 이하이고, 이차원 표면적에 대한 레이저(laser) 마이크로스코프(microscope)에 의한 삼차원 표면적의 비가 3배 이상이며,
    상기 표면 처리층의 Ni-Zn 합금의 조성은, 식 1로 나타내어지는 함유율(wt%)로 Zn이 6∼30% 함유되고, Zn부착량이 0.08mg/d㎡ 이상인 표면 처리 동박.
    식 1) Zn 함유율(wt%)=Zn 부착량/(Ni 부착량 + Zn 부착량) × 100
  2. 제1항에 있어서,
    상기 Ni-Zn 합금으로 이루어지는 표면 처리층의 Ni 부착량이 0.45∼3mg/d㎡인 표면 처리 동박.
  3. 제1항에 있어서,
    모재 동박 표면에 실시하는 조화 처리층의 조화량(조화 처리로 부착하는 중량)이, 1㎡당 3.56∼8.91g(두께 환산:0.4∼1.0μm)인 표면 처리 동박.
  4. 표면 거칠기(Ra)가 0.3μm 이하, Rz가 0.8μm 이하의 모재 동박(미처리 동박)의 적어도 편면에 구리 또는 구리 합금에 의한 조화 처리로 조화 처리층을 설치하고, 그 조화 처리층 위에 Ni-Zn 합금에 의한 표면 처리로 표면 처리층을 설치하는 표면 처리 동박의 제조 방법으로서,
    상기 조화 처리는 조화 처리면에서의 폭이 0.3∼0.8μm, 높이가 0.6∼1.8μm이고, 어스펙트비[높이/폭]이 1.2∼3.5이며, 선단이 뾰족한 형상이며,
    또한, 상기 조화 처리층의 표면 거칠기(Rz)가 1.1μm 이하이고,
    이차원 표면적에 대한 레이저 마이크로스코프에 의한 삼차원 표면적의 비가 3배 이상으로 조화 처리하고,
    상기 표면 처리는, Ni-Zn 합금의 조성을, 식 1로 나타내어지는 함유율(wt%)로 Zn이 6∼30%이고, Zn의 부착량을 0.08mg/d㎡ 이상으로 하는 표면 처리 동박의 제조 방법.
    식 1) Zn 함유율(wt%)=Zn 부착량/(Ni 부착량+Zn 부착량)×100
  5. 제4항에 있어서,
    모재 동박 표면에 실시하는 조화 처리층의 조화량(조화 처리로 부착하는 중량)이, 1㎡당 3.56∼8.91g(두께 환산:0.4∼1.0μm)인 표면 처리 동박의 제조 방법.
  6. 절연 수지층의 편면 또는 양면에 청구항 제1항 내지 제3항 중 어느 한 항에 따른 표면 처리 동박을 접합하여 이루어지는 동장 적층판.
  7. 제6항에 있어서,
    절연 수지층이 폴리이미드로 이루어지는 동장 적층판.
  8. 절연 수지층의 편면 또는 양면에 청구항 제4항 또는 제5항에 기재된 제조 방법으로 제조한 표면 처리 동박을 접합하여 이루어지는 동장 적층판.
  9. 제8항에 있어서,
    절연 수지층이 폴리이미드로 이루어지는 동장 적층판.
  10. 삭제
KR1020127016600A 2010-01-22 2011-01-21 표면 처리 동박, 그 제조 방법 및 동장 적층 기판 KR101561731B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-012244 2010-01-22
JP2010012244A JP4927963B2 (ja) 2010-01-22 2010-01-22 表面処理銅箔、その製造方法及び銅張積層基板
PCT/JP2011/051131 WO2011090174A1 (ja) 2010-01-22 2011-01-21 表面処理銅箔、その製造方法及び銅張積層基板

Publications (2)

Publication Number Publication Date
KR20120135197A KR20120135197A (ko) 2012-12-12
KR101561731B1 true KR101561731B1 (ko) 2015-10-19

Family

ID=44306974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127016600A KR101561731B1 (ko) 2010-01-22 2011-01-21 표면 처리 동박, 그 제조 방법 및 동장 적층 기판

Country Status (7)

Country Link
US (1) US8852754B2 (ko)
EP (1) EP2527498A1 (ko)
JP (1) JP4927963B2 (ko)
KR (1) KR101561731B1 (ko)
CN (1) CN102713020B (ko)
TW (1) TWI443231B (ko)
WO (1) WO2011090174A1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5497808B2 (ja) * 2012-01-18 2014-05-21 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた銅張積層板
JPWO2013183605A1 (ja) * 2012-06-04 2016-02-01 Jx日鉱日石金属株式会社 キャリア付金属箔
WO2013183604A1 (ja) * 2012-06-04 2013-12-12 Jx日鉱日石金属株式会社 多層プリント配線板の製造方法
JP6013475B2 (ja) * 2012-06-04 2016-10-25 Jx金属株式会社 キャリア付金属箔
KR102128954B1 (ko) * 2012-06-06 2020-07-01 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 프린트 배선판용 동박, 그 제조방법, 및 그 동박을 사용한 프린트 배선판
CN103887253A (zh) * 2012-12-20 2014-06-25 浙江大学 使用齿状铜片的dbc板
KR102038137B1 (ko) * 2012-12-21 2019-10-30 주식회사 넥스플렉스 다층 연성금속박 적층체 및 이의 제조방법
JP6271134B2 (ja) * 2013-03-05 2018-01-31 Jx金属株式会社 キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板、プリント回路板、銅張積層板、及び、プリント配線板の製造方法
JP6092689B2 (ja) * 2013-03-29 2017-03-08 Jx金属株式会社 表面処理金属材及びそれを用いたコネクタ、端子、積層板、シールドテープ、シールド材、プリント配線板、プリント回路板、金属加工部材の製造方法、及び、電子機器の製造方法
JP6085510B2 (ja) * 2013-03-29 2017-02-22 Jx金属株式会社 表面処理金属材及びそれを用いたコネクタ、端子、積層板、シールドテープ、シールド材、プリント配線板、プリント回路板、金属加工部材、及び、電子機器
JP5470487B1 (ja) * 2013-05-29 2014-04-16 Jx日鉱日石金属株式会社 銅箔、それを用いた半導体パッケージ用銅張積層体、プリント配線板、プリント回路板、樹脂基材、回路の形成方法、セミアディティブ工法、半導体パッケージ用回路形成基板及び半導体パッケージ
CN105408525B (zh) * 2013-07-23 2019-03-08 Jx日矿日石金属株式会社 表面处理铜箔、附载体铜箔、基材、树脂基材、印刷配线板、覆铜积层板及印刷配线板的制造方法
JP6343204B2 (ja) * 2013-08-20 2018-06-13 Jx金属株式会社 表面処理銅箔及びそれを用いたキャリア付銅箔、積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
CN103481583B (zh) * 2013-10-09 2017-01-04 北京科技大学 一种表面具有多孔结构的处理铜箔的制备方法
KR101734795B1 (ko) * 2014-01-27 2017-05-11 미쓰이금속광업주식회사 조화 처리 구리박, 동장 적층판 및 프린트 배선판
JP6297011B2 (ja) * 2014-08-28 2018-03-20 株式会社有沢製作所 3層フレキシブル金属張積層板及び両面3層フレキシブル金属張積層板
CN106795644B (zh) * 2014-09-09 2019-10-01 古河电气工业株式会社 印刷配线板用铜箔及覆铜层压板
JP5877282B1 (ja) * 2014-09-09 2016-03-02 古河電気工業株式会社 プリント配線板用銅箔及び銅張積層板
CN107429417B (zh) * 2015-03-31 2019-11-22 三井金属矿业株式会社 粗糙化处理铜箔、带载体铜箔、覆铜层叠板及印刷电路板
JP6427454B2 (ja) * 2015-03-31 2018-11-21 日鉄ケミカル&マテリアル株式会社 銅張積層板及びプリント配線板
JP6023367B1 (ja) * 2015-06-17 2016-11-09 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP6782561B2 (ja) * 2015-07-16 2020-11-11 Jx金属株式会社 キャリア付銅箔、積層体、積層体の製造方法、プリント配線板の製造方法及び電子機器の製造方法
JP6200042B2 (ja) 2015-08-06 2017-09-20 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
CN108136734A (zh) * 2015-09-30 2018-06-08 积水化学工业株式会社 叠层体
US10448507B2 (en) * 2016-01-15 2019-10-15 Jx Nippon Mining & Metals Corporation Copper foil, copper-clad laminate board, method for producing printed wiring board, method for producing electronic apparatus, method for producing transmission channel, and method for producing antenna
CN108400338B (zh) * 2017-02-03 2021-11-30 Jx金属株式会社 表面处理铜箔以及使用其的集电体、电极及电池
JP7033905B2 (ja) * 2017-02-07 2022-03-11 Jx金属株式会社 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
KR102335444B1 (ko) * 2017-03-30 2021-12-03 후루카와 덴키 고교 가부시키가이샤 표면 처리 동박, 그리고 이를 이용한 동 클래드 적층판 및 프린트 배선판
JP7356209B2 (ja) 2017-03-31 2023-10-04 Jx金属株式会社 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
TWI694180B (zh) * 2017-03-31 2020-05-21 日商Jx金屬股份有限公司 表面處理銅箔、附有樹脂層的表面處理銅箔、附載體銅箔、積層體、印刷配線板的製造方法及電子機器的製造方法
JP6632739B2 (ja) * 2017-04-25 2020-01-22 古河電気工業株式会社 表面処理銅箔
CN107245735A (zh) * 2017-05-26 2017-10-13 东强(连州)铜箔有限公司 一种高耐药性和耐热性合金铜箔的镀液和制备方法
CN111655908B (zh) * 2017-12-05 2022-03-29 古河电气工业株式会社 表面处理铜箔以及使用该表面处理铜箔的覆铜层叠板和印刷布线板
WO2019208520A1 (ja) * 2018-04-27 2019-10-31 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板
EP3825121A4 (en) * 2018-07-18 2021-09-08 Showa Denko Materials Co., Ltd. COPPER-CLAD LAMINATE, CIRCUIT BOARD, SEMI-CONDUCTOR ENCLOSURE AND METHOD FOR MANUFACTURING A COPPER-CLAD LAMINATE
JP7195530B2 (ja) * 2019-01-11 2022-12-26 エルジー・ケム・リミテッド フィルム、金属張積層板、フレキシブル基板、フィルムの製造方法、金属張積層板の製造方法、及びフレキシブル基板の製造方法
US10581081B1 (en) * 2019-02-01 2020-03-03 Chang Chun Petrochemical Co., Ltd. Copper foil for negative electrode current collector of lithium ion secondary battery
JP7014884B1 (ja) * 2020-12-23 2022-02-01 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006103189A (ja) 2004-10-06 2006-04-20 Furukawa Circuit Foil Kk 表面処理銅箔並びに回路基板
JP2007332418A (ja) 2006-06-15 2007-12-27 Fukuda Metal Foil & Powder Co Ltd 表面処理銅箔

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634448B2 (ja) * 1988-07-25 1994-05-02 株式会社日立製作所 多層プリント配線板及びその製造方法
US5861076A (en) * 1991-07-19 1999-01-19 Park Electrochemical Corporation Method for making multi-layer circuit boards
JP2717911B2 (ja) * 1992-11-19 1998-02-25 日鉱グールド・フォイル株式会社 印刷回路用銅箔及びその製造方法
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
TW317575B (ko) * 1994-01-21 1997-10-11 Olin Corp
JP3739929B2 (ja) 1998-03-09 2006-01-25 古河サーキットフォイル株式会社 プリント配線板用銅箔及びその製造方法
US6221176B1 (en) * 1999-03-17 2001-04-24 Gould Electronics, Inc. Surface treatment of copper to prevent microcracking in flexible circuits
JP2000269637A (ja) 1999-03-18 2000-09-29 Furukawa Circuit Foil Kk 高密度超微細配線板用銅箔
US6372113B2 (en) * 1999-09-13 2002-04-16 Yates Foil Usa, Inc. Copper foil and copper clad laminates for fabrication of multi-layer printed circuit boards and process for producing same
US6346335B1 (en) * 2000-03-10 2002-02-12 Olin Corporation Copper foil composite including a release layer
JP2003051673A (ja) * 2001-08-06 2003-02-21 Mitsui Mining & Smelting Co Ltd プリント配線板用銅箔及びそのプリント配線板用銅箔を用いた銅張積層板
US6693793B2 (en) * 2001-10-15 2004-02-17 Mitsui Mining & Smelting Co., Ltd. Double-sided copper clad laminate for capacitor layer formation and its manufacturing method
WO2004005588A1 (ja) * 2002-07-04 2004-01-15 Mitsui Mining & Smelting Co.,Ltd. キャリア箔付電解銅箔
JP2005344174A (ja) 2004-06-03 2005-12-15 Mitsui Mining & Smelting Co Ltd 表面処理銅箔及びその表面処理銅箔を用いて製造したフレキシブル銅張積層板並びにフィルムキャリアテープ
JP4652020B2 (ja) * 2004-11-16 2011-03-16 新日鐵化学株式会社 銅張り積層板
JP4833692B2 (ja) * 2006-03-06 2011-12-07 古河電気工業株式会社 銅箔、銅箔の製造方法および前記銅箔を用いた積層回路基板
TWI414638B (zh) 2006-06-07 2013-11-11 Furukawa Electric Co Ltd A method for manufacturing a surface-treated electrolytic copper foil, and a circuit board
JP5129642B2 (ja) * 2007-04-19 2013-01-30 三井金属鉱業株式会社 表面処理銅箔及びその表面処理銅箔を用いて得られる銅張積層板並びにその銅張積層板を用いて得られるプリント配線板
TWI462826B (zh) 2008-07-22 2014-12-01 Furukawa Electric Co Ltd Flexible copper clad sheet
US8512873B2 (en) 2008-07-22 2013-08-20 Furukawa Electric Co., Ltd. Surface treated copper foil and copper clad laminate
CN101547558B (zh) * 2009-04-21 2011-04-13 无锡宏仁电子材料科技有限公司 一种覆铜箔基板及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006103189A (ja) 2004-10-06 2006-04-20 Furukawa Circuit Foil Kk 表面処理銅箔並びに回路基板
JP2007332418A (ja) 2006-06-15 2007-12-27 Fukuda Metal Foil & Powder Co Ltd 表面処理銅箔

Also Published As

Publication number Publication date
CN102713020A (zh) 2012-10-03
KR20120135197A (ko) 2012-12-12
CN102713020B (zh) 2015-05-13
WO2011090174A1 (ja) 2011-07-28
US20130040162A1 (en) 2013-02-14
TWI443231B (zh) 2014-07-01
JP4927963B2 (ja) 2012-05-09
TW201139752A (en) 2011-11-16
US8852754B2 (en) 2014-10-07
EP2527498A1 (en) 2012-11-28
JP2011149067A (ja) 2011-08-04

Similar Documents

Publication Publication Date Title
KR101561731B1 (ko) 표면 처리 동박, 그 제조 방법 및 동장 적층 기판
KR101674226B1 (ko) 플렉시블 동장 적층판
TWI699459B (zh) 表面處理銅箔及使用其之積層板、附載體銅箔、印刷配線板、電子機器、以及印刷配線板之製造方法
KR101078234B1 (ko) 동박 적층판
JP5181618B2 (ja) 金属箔積層ポリイミド樹脂基板
KR101001429B1 (ko) 수지 부착 금속박, 그를 이용한 프린트 배선판 및 그의 제조 방법
JP5178064B2 (ja) 金属表面粗化層を有する金属層積層体及びその製造方法
TWI384908B (zh) 樹脂複合銅箔,印刷線路板,及其等之製造方法
WO2011090175A1 (ja) 粗化処理銅箔、その製造方法、銅張積層板及びプリント配線板
US20090211786A1 (en) Process for producing polyimide film with copper wiring
JPWO2009054456A1 (ja) プリント配線板の製造方法
TW201515533A (zh) 表面處理銅箔、附載體銅箔、積層板、印刷配線板、電子機器、以及印刷配線板之製造方法
JP6343204B2 (ja) 表面処理銅箔及びそれを用いたキャリア付銅箔、積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP2006289959A (ja) 銅張り積層板
JP2009226874A (ja) フレキシブル銅張積層板
JP6427454B2 (ja) 銅張積層板及びプリント配線板
JP5073801B2 (ja) 銅張り積層板の製造方法
JP2009066860A (ja) 金属張積層体及びその製造方法
JP2009154447A (ja) 金属張積層体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 5