KR101417732B1 - 낮은 전위 밀도를 가지는 ＧａＮ의 성장 공정 - Google Patents

낮은 전위 밀도를 가지는 ＧａＮ의 성장 공정 Download PDF

Info

Publication number
KR101417732B1
KR101417732B1 KR1020137019218A KR20137019218A KR101417732B1 KR 101417732 B1 KR101417732 B1 KR 101417732B1 KR 1020137019218 A KR1020137019218 A KR 1020137019218A KR 20137019218 A KR20137019218 A KR 20137019218A KR 101417732 B1 KR101417732 B1 KR 101417732B1
Authority
KR
South Korea
Prior art keywords
growth
gan
layer
total
temperature
Prior art date
Application number
KR1020137019218A
Other languages
English (en)
Other versions
KR20130097808A (ko
Inventor
베르나르 보몽
장-피에르 포리
피에르 쥐바르
Original Assignee
쌩-고벵 크리스톡스 에 드테끄퇴르
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쌩-고벵 크리스톡스 에 드테끄퇴르 filed Critical 쌩-고벵 크리스톡스 에 드테끄퇴르
Publication of KR20130097808A publication Critical patent/KR20130097808A/ko
Application granted granted Critical
Publication of KR101417732B1 publication Critical patent/KR101417732B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Abstract

3차원 아일랜드 또는 형태가 성장 파라미터의 조절에 의해서만 생성되는 에피택셜 측면 과성장 기술의 새로운 수정을 이용하여 고품질 자립 GaN이 얻어진다. 이후 이러한 아일랜드(2차원 성장)의 평활화는 향상된 측면 성장을 생산하는 성장 조건을 설정함으로써 이루어진다. 3차원-2차원 성장의 반복은 관통 전위의 다중 만곡을 발생시키므로, 106 cm-2 미만의 관통 전위 밀도를 가지는 두꺼운 층 또는 자립 GaN을 생성한다.

Description

낮은 전위 밀도를 가지는 ＧａＮ의 성장 공정{PROCESS FOR GROWTH OF LOW DISLOCATION DENSITY GAN}
본 발명은 기판 상에 낮은 전위 밀도의 GaN을 성장시키는 공정에 관한 것으로서, 더욱 구체적으로는, 재료의 측면 및 수직 성장률이 성장 조건에 의해서만 제어되는 에피택셜 성장(epitaxial growth) 공정에 관한 것이다. 또한, 본 발명은 이러한 방법에 의해 형성된 GaN 결정을 가지는 질화물 반도체 웨이퍼 및 그로부터 제조된 질화물 반도체 장치에 관한 것이다.
질화갈륨(GaN), 3성분계 합금, 질화인듐갈륨(InGaN), 질화갈륨알루미늄(GaAlN) 및 4성분계(AlGaInN)와 같은 GaN에 기초한 화합물 반도체(compound semiconductor)는 다이렉트 밴드 갭 반도체(direct band gap semiconductor)이다. 이들의 밴드 갭은 가시광선에서 UV에 이르는 파장을 커버한다. 앞으로 질화물 합금 반도체는 단파장 방출에 있어 큰 잠재성을 가지는 것으로 인식된다. GaN은 발광 다이오드(LED), 청자색 레이저 다이오드(LD) 및 UV 감지기의 제조에 이용된다. 차세대 고밀도 디스크 시스템(블루레이 DVD 및 HD-DVD)에는 GaN 청자색 LD가 필요하다. 광전자적 특성과 더불어, 고유의 특성(넓은 갭, 높은 열적 화학적 안정성, 높은 전자 포화 속도)로 인해 GaN은 고온 전자 장치의 제조에도 이용된다.
불행하게도, 질화 재료의 개발은 이러한 재료의 처리 기술에 있어서의 문제점으로 인해 방해받고 있다. III-N 소자의 개발에 있어 가장 중요한 문제점 중 하나는 이용 가능한 영역을 수용할 수 있는 질화갈륨 벌크 기판이 부족하거나, 또는, 낮은 결함 밀도를 가지는 III-N 층의 성장을 위한 격자 정합 기판(lattice-matched substrate)이 부족하다는 것이다. GaN은 자연에서 발견되지 않는다; 실리콘, 비화갈륨 또는 사파이어와 같은 원석으로부터 용융시켜 수집할 수 없으며, 그 원인은 통상적인 압력에서 그 이론적인 녹는점이 해리 온도를 초과하기 때문이다. 실질적인 어려움은 장치 제조를 위해 적절한 기판을 제공할 수 있는 임의의 III-N의 큰 면적의 결정을 얻으려 할 때 나타난다. GaN 벌크 결정은 액상 Ga에서 고압 고온 용융 성장에 의해 성장할 수 있다. 이 기술은 이전에 개발되었지만, 기판의 크기(~1 cm2) 및 가능한 대량 생산량이 지금까지도 산업 수요를 충족시키지 못하고 있다. 그럼에도 불구하고, 이 방법을 이용하여 ~102 내지 105 cm-2의 낮은 결함 밀도를 얻는다[I. Grzegory 및 S. Porowski, Thin Solid Films, 367, 281(2000)].
상대적인 고품질의 GaN 및 관련 층을 제조하는 데 현재 이용되는 기술은 적절하지만 이상적이지는 않은 기판 상에 GaN 장치 층의 헤테로에피택셜 증착(heteroepitaxial deposition)을 수반한다. 현재 이러한 기판은 사파이어, 실리콘, GaAs 또는 탄화실리콘을 포함하나 이에 제한되지 않는다. 모든 헤테로에피택셜 기판은 격자 및 열적 불일치의 형태로 GaN의 고품질 증착을 방해한다. 격자 불일치는 상이한 결정에서 원자의 원자간 간극에 있어서의 차이로 인해 발생된다. 열적 불일치는 상이한 재료 사이의 열팽창 계수에 있어서의 차이로 인해 발생된다.
사파이어 기판의 격자 상수는 GaN의 것과 상이하므로, 연속적인 GaN 단일 결정성 필름은 사파이어 기판 상에서 바로 성장할 수 없다. 따라서, 격자의 스트레인은 저온에서 사파이어 기판 상에서 성장한 AlN 또는 GaN의 완충층에서 제거되고, 그 후 GaN이 그 위에서 성장하는 공정이 제안되었고, 현재 일반적으로 이루어진다. 완충층으로서 저온에서 성장한 질화물층의 이용은 GaN의 단일 결정성 에피택셜 성장을 가능하게 한다. 그러나, 이러한 방법도 기판과 결정 사이의 격자 불일치를 완화시킬 수 없고, GaN 필름은 여전히 많은 결함을 가진다.
사파이어 및 SiC는 상당한 격자 불일치에도 불구하고 III-N 성장에 있어서 표준 기판이 되었다. 이러한 큰 불일치는 매우 높은 밀도(~109 cm-2)의 관통 전위(Threading Dislocation; TD)를 형성하여 결과적으로 균열을 유도한다. 열적 불일치도 고려되어야만 한다. 전형적으로, GaN이 성장한 후, 샘플이 실온으로 냉각됨에 따라 열팽창(수축) 속도의 차이가 두 재료 사이의 경계에서 높은 수준의 응력을 발생시킨다. 사파이어는 GaN 보다 높은 열팽창 계수를 가진다. 사파이어 기판 및 GaN 층이 냉각됨에 따라, 경계에서의 불일치는 GaN을 압축시키며, 사파이어를 인장시킨다. 따라서, 응력의 크기는 증착된 GaN의 두께와 직접 관련되고, 따라서, 필름이 두꺼워질수록 응력이 증가한다. 약 10 미크론의 필름 두께를 넘어서면, 응력 수준은 GaN의 파열 한계를 초과하며, 필름의 균열이 발생할 수 있다. 이러한 층의 균열은 그 균열이 장치 구조의 처리 과정에서 전파될 수 있어 높은 전위 밀도보다 더욱 바람직하지 않다. GaN 또는 사파이어 또는 SiC의 에피택시에 대한 모든 기술 개발은 TD 밀도를 감소시키고, 균열 형성을 방지하는 것에 목적을 두고 있다.
확장된 결함(관통 전위, 적층 결함 및 역위상 경계)의 존재는 성능을 크게 악화시키고, 장치의 작동 수명을 단축시킨다. 보다 구체적으로, 전위는 비방사 중심으로서 거동하므로, 이들 재료로 만들어진 발광 다이오드 및 레이저 다이오드의 발광 효율을 감소시킨다. 이들 전위는 암전류를 증가시키기도 한다. 관통 전위가 고휘도의 발광 다이오드의 개발을 방해하지는 않지만, 전위는 고전자 이동도 트랜지스터(high-electron-mobility transistor), 전계 트랜지스터(field-effect transistor) 및 다른 전자 장치와 같은 p-n 접합 장치에서 초과 역 바이어스 누설 전류를 발생시킨다. 또한, 전위는 캐리어에 대해 강한 산란 중심으로서 거동하므로, 전자 및 정공의 이동성을 감소시키고, 많은 반도체 장치의 성능을 제한한다.
TD 및 다른 확장된 결함 밀도를 감소시키기 위한 다양한 방법이 제안되었다.
역사적으로, 수소화물 기상 증착법(Hydride Vapor Phase Epitaxy; HVPE)은 1970년대 초기에 에피택셜층을 생성하기 위한 첫번째 방법이었다. HVPE는 p-타입 GaN을 제조할 수 없으므로, 1980년대 초기에 대부분 폐기되었다. 근래에, 이 방법에 있어서 GaN을 높은 성장률로 성장시켜 모조 기판(pseudo-substrate) 또는 자립(free standing) GaN을 제조할 수 있게 하는 능력이 재조명 받고 있다. 마티스 등(Mathis et al, J. Cryst. Growth, 2001)에 의해 제안된 GaN에서의 감소 메카니즘에 대한 분석은 두께(h)의 함수(h-2/3)로서 TD가 감소한다고 예측한다. 이는 매우 두꺼운 층(~300 ㎛)은 107 cm-2 미만으로 TD를 감소시킬 필요가 있다는 것을 의미한다. 즉, 더 두꺼운 층을 성장시킴으로써, 전위들 사이의 더 많은 상호 작용이 일어날 수 있다. 실제로, 상호 작용은 더욱 혼합된 전위들이 존재하는 경계 가까이에서 더 효율적이다. 층이 두꺼워짐에 따라, 이는 주로 에지 전위를 더 크게 분리시키므로, 상호작용은 더욱 적어지기 쉽고, TD 밀도의 추가 감소는 어려워진다. 3×106 cm-2의 TD 밀도를 가지는 자립 GaN은 이러한 공정에 따라 얻어진다.
다른 HVPE 기술은 전위 루프의 형성을 통해 TD의 소멸을 촉진하기 위하여 성장 초기 단계에서 성장 조건을 조절하는 것[수(Hsu) 등의 US 제6699760호, rough surface]과 같은 다소 비효율적인 TD 소멸 공정을 개선시키도록 개발되고 있다.
사파이어 기판 상에 적은 결함을 가지며 응력이 제거된 HVPE GaN을 얻기 위한 다른 대안이 US 제6673149호에 기재되어 있다. 이러한 기술은 응력을 제거하기 위한 결함이 많은 층의 증착과, 성장 표면을 평활화(smoothing)하며 고품질의 층을 제공하는 다른 층의 증착을 수반한다. 이러한 공정은 고-저 성장률과 같은 두가지 성장 조건에 의존한다.
측면 에피택셜 과성장(Epitaxial Lateral Overgrowth; ELO)을 이용하여 결정성 결함의 밀도를 감소시키기 위한 기술은 널리 공지되어 있다(예컨대, Phys. Stat. Sol., 2001, (b) 227, p 1-43 참조). ELO는 적어도 두가지 성장 단계를 수반한다. ELO는 낮은 전위 밀도(약 107 cm-2 미만)를 생성하도록 하나의 주어진 결정학적 방향으로 GaN이 빠르게 성장한다는 점에서 유용하다. 냄 등(Nam et al, Appl. Phys. Lett., 1997, 71(18), 2638-40)은 ELO를 이용한 III-V 반도체 재료의 생산을 개시한다. 이러한 ELO 방법은 기판 상의 GaN 층의 초기 성장, 성장 반응기로부터의 제거, 현장 외 공정(ex-situ processing), 유전체 마스크의 증착 및 성장 반응기로의 재삽입을 필요로 한다. 다양한 에칭 및 다른 공정 단계가 포함된다.
표준 ELO 기술에 있어서, 성장 공정은 TD가 전파되지 않는 측면 성장을 촉진하도록 맞춰진다. 그러나, TD 전위는 여전히 마스크의 개구 위로 전파되며, LD와 같은 장치가 마스크 영역 위의 스트라이프 상에 만들어져야 한다.
2단계 ELO에 있어서, 이러한 단점은 어느 정도 피할 수 있다. 실제로, 제1 단계에 있어서, GaN의 성장 조건은 {11-22} 측면 패싯을 가지는 삼각 스트라이프를 생성하도록 조절된다. 상부 (0001) 패싯의 성장률(GC)는 경사진 {1122} 측면 패싯의 성장률(GS) 보다 높다. GC/GS 비율은 통상적으로 3이다. 제1 단계는 상부 패싯이 완전히 소멸될 때까지 수행된다. 그 후, 제2 단계에서, 측면 성장은 완전한 합체 및 표면의 평활화가 이루어질 때까지 GS > GC이도록 촉진된다. 측면 성장률의 증가는 온도를 증가시키거나 기상 Mg를 도입하거나, 압력을 감소시킴으로써 이루어질 수 있다. 윈도우 위의 전위는 표준 ELO에서와 같이 우선 수직으로 전파되지만, 이후 (0001) 기초 평면을 따르는 방향을 따라 90°로 구부러진다. 대부분의 전위의 만곡은 필름의 상부에서, 즉, 제1 성장 단계의 말미에 얻어진 피라미드의 높이 보다 더 큰 두께에 있어서 밀도의 급격한 감소를 발생시킨다. 만곡 이후에, 대부분의 전위는 인접한 스트라이프로부터 유래된 과성장 GaN과의 합체 경계로 연장되는 [1-210]에 평행한 라인을 가진다. 따라서, 경계는 결함이 축적된 영역이다. 경계에서 전위의 여러 종류의 행위가 다음과 같이 관찰된다:
- 그 안에서 종결이 일어나는 공동을 향해 아래로 구부러짐.
- 경계에서 위로 구부러지고, 표면을 향해 위로 관통함.
- 동일한 버거 벡터를 가지지만 인접한 과성장부로부터 유래된 두 개의 전위 사이에 반쪽 루프가 형성된다. 그러나, 하향으로 구부러지지 않거나 반쪽 루프를 생성하지 않는 TD는 표면 상에서 병합된다.
TD 만곡은 단순한 자유 에너지 최소화 관점에서 정성적으로 설명될 수 있다.
- TD의 버거스 벡터는 표면에 수직하지 않다; 이는 곧은 전위선이 이를 법선에 대해 소정 각도로 배향하는 경향이 있는 힘을 받게 한다. 이러한 선에 작용하는 힘은 두가지 항의 합으로서, 하나는 선이 회전하도록 작용하므로 표면에 수직하나, 두번째 항은 버거스 벡터를 가진 전위를 정렬하도록 작용한다. 전위의 선 에너지는 그 특성에도 의존하므로, 에너지가 가장 낮으며 에지와 90°를 이루는 각도에서 구부러진 나선의 에너지는 결국 나선 전위를 생성하거나 나선 성분을 도입하므로, 시스템의 엔탈피를 낮춘다. 2S-ELO 기술에 있어서 이러한 TD의 거동은 그 선 방향의 함수로서 GaN의 전위 에너지를 계산하기 위한 비등방 탄성 이론을 이용하여 최근 검증되었다[S. Gradecak et al, Appl. Phys. Lett., 85, 4648 (2004)].
FACELO(Jpn.J. Appl. Phys., 2001, 40, L309) 또는 FIELO(US 제6348096호), 그리고 US 제6599362호에 기재된 캔티레버 에피택시(Cantilever Epitaxy; CE)로도 불리우는 2단계 ELO는 TD 밀도를 감소시키려는 다른 효율적 시도이다. 실제로 이들 방법은 ELO에서의 동일한 기본 메카니즘을 수반한다.
ELO 기술은 HVPE에서도 구현되지만, 높은 성장률로 인해, 마스크에서 ELO 개구의 넓은 피치가 요구되고, 새로운 전위가 흔히 생성된다. HVPE는 두꺼운 GaN 층을 성장시켜 최종적으로 기판으로부터 제거하는 데 현재 널리 이용된다.
마스크 없는 기술도 구현되고 있다. 이 기술 중 대부분은 ELO 공정의 TD 밀도 감소 특성을 유도하기 위해 GaN 층 또는 기판에서의 트렌치 홈파기(grooving trenches)를 필요로 한다. 대안으로, 조직화된 GaN 표면은 US 제2003/0085411호, US 제6500747호 및 US 제2003/0207125호에 개시된 에칭에 의해서도 얻어질 수 있다.
ALFAGEO(Asymmetric Lateral Facet Growth Epitaxial Overgrowth)는 2단계 ELO 기술로부터 유래된 새로운 변형 기술이다(US 제6325850호). 2단계 ELO 기술에 있어서, 성장 패싯에 수직하게 되는 경향이 있는 TD는 (0001)에 수직하거나 두 개의 측면 패싯의 대칭 평면에서 성장 평면의 대칭 구조로부터 영향을 받을 때, TD는 구부러지지 않는다. 이는 삼각 스트라이프의 정점에서 또는 마스크의 중간에서의 TD의 전형적인 거동이다. 이러한 특정 TD의 90°만곡을 유도하기 위해, 새로운 측면 패싯 {1122}이 ELO 공정의 일부 단계에서 생성된다. 이미 90°만곡을 거친 TD의 새로운 만곡을 촉진하기 위해서는, 다시 한번 새로운 측면 패싯이 나타나야 한다. 이러한 다중 만곡은 반쪽 루프의 생성 가능성을 향상시킨다. 이는 ELO가 상이한 크기의 마스크 개구로부터 시작되는 도 1에 도시되어 있다. 마스크의 특정 설계는 측면 패싯을 두 번 나타나게 하고(도 1), 타입 1 또는 2의 TD는 다중 만곡을 겪게 된다. 실제로 이는 상이한 크기의 응집성 GaN 피라미드로부터 측면 성장을 발생시킨다.
본 발명자는 고유 마스크를 반드시 생성시키지 않고서도 성장 조건을 통해 아일랜드 또는 형태가 얻어질 수 있다는 것을 발견하였다. 본 발명에 있어서, 아일랜드의 응집성 배열은 임의의 마스킹(masking), GaN 표면의 조화(roughening), 에칭, 홈파기가 없이도 성장 조건을 적절히 조절함으로써 발생한다. 또한, 이 방법은 MOVPE 뿐만 아니라, HVPE, CSVT 및 LPE에서도 이용될 수 있다.
본 발명은 TD 감소의 ULO(Universal Lateral Overgrowth) 공정에 기초하며, 새로운 TD 감소 메카니즘을 이용하여 낮은 전위 밀도의 자립 GaN을 생성하는 것을 목적으로 한다. 관통 전위 밀도는 에지와 혼합된 전위를 카운트할 수 있게 하는 원자힘 현미경(Atomic Force Microscopy; AFM)에 기초하거나 음극선발광 (Cathodoluminescence; CL)에 의해 평가된다. CL에 있어서, 각각의 병합 전위는 암점(dark spot)을 제공한다.
ULO는 성장 조건의 적절한 조절에 의해서만 제어되므로 발생을 위한 어떠한 외부 작용도 불필요하고, 진행 중 여러 번 적용될 수 있다. ULO는 임의의 현장 외 공정 및 성장 반응기 내로의 재삽입을 피할 수 있다는 추가의 장점을 가진다. 이에 따라 본 발명은 구현이 더욱 용이하고, 쉽게 산업적으로 변환될 수 있는 공정을 제공한다.
도 1은 비대칭 개구로부터 성장한 ELO GaN(ALFAGEO)의 TEM 영상을 도시한다. TD는 측면 패싯 {1-101}(a)을 만나 다중 만곡 메카니즘 (b)의 환경을 거칠 때 여러번 구부러진다.
도 2는 본 발명에 따라 성장한 두꺼운 HVPE 층의 전색성 음극선 발광(panchromatic catholdoluminescence) 및 성장 온도 순서를 도시한다.
도 3은 공정의 상이한 임계 단계에서 본 발명에 따라 성장한 두꺼운 HVPE 층의 μ-광루미네선스(μ-photoluminescence)를 도시한다.
도 4는 MOVPE GaN/Si/사파이어 상에 HVPE에 의해 성장한 GaN의 횡단면 음극선 발광(cross sectional cathodoluminescence) 및 O SIMS 프로파일을 도시한다.
도 5는 ULO 품질의 HVPE GaN을 제조하며 H+ 혼입에 의해 출발 기판을 분리하는 개략적인 공정을 도시한다.
본 발명의 목적은 ULO 공정으로, GaN 표면의 홈파기, 에칭, 조화 및 임의의 마스크를 이용하지 않고, 성장 챔버 내의 작동 압력, 분압, 온도, V/III 비율의 변경에 의해서만, 및/또는 기상의 계면불활성(antisurfactant) 화학종 또는 계면활성제의 첨가에 의해서만 매우 낮은 전위 밀도 및 적은 뒤틀림을 가지는 두꺼운 GaN 기판의 제조 방법을 제공하는 것이다.
또한, 본 발명은 호모에피택시(homoepitaxy)를 위해 GaN에 기초하지 않은 출발 기판의 분리 후에 모조 기판(pseudo-substrate) 또는 기판으로 후속하여 이용하기 위한 두꺼우며 균열이 없는 GaN 층의 제조 방법을 제공한다.
본 발명의 다른 목적은 본 발명에 따른 공정에 의해 얻어지는 자립 GaN을 제공하는 것이다.
개선된 광전자 장치는 106 cm-2 미만의 낮은 관통 전위 밀도를 요구한다. 가장 널리 이용되는 표면은 (0001)Ga 페이스로서, 이 페이스 상의 장치 구조의 직접적인 성장을 위한 표면 에피레디를 가져야 한다. 또한, 결정학상 배향이 (0001) 배향으로부터 벗어나지 않아야 하며, 그렇지 않으면 In 인입의 구배 기울기가 인접 평면 상의 LD 또는 LED 구조의 성장 과정에서 발생할 수 있다.
본 발명의 목적은 낮은 결함 밀도 GaN의 제조 방법을 제공하는 것으로서,
a) 출발 기판 상에서 GaN의 에피택셜층을 성장시키는 단계;
b) 아일랜드 형태를 유도하기 위해 저온에서 GaN 층을 후속 성장시키는 단계;
c) 아일랜드 형태의 완전한 합체 및 평활한 평탄면의 달성 때까지 측면 성장이 촉진되는 조건에서 GaN 층의 상부를 성장시키는 단계를 수반하고,
단계 b)는, GaN 표면의 홈파기, 조화, 에칭 및 임의의 마스크가 없이, 성장 챔버 내의 작동 압력, 분압, 온도, V/III 비율의 변경에 의해서만, 및/또는 기상의 계면불활성 화학종 또는 계면활성제를 첨가함으로써 이루어지는 것을 특징으로 한다.
이러한 제1 GaN 층의 성장 조건은 비평탄 표면을 제조하기 위해 조절되고, 보다 구체적으로는, 이에 따라 상이한 크기를 가지는 아일랜드의 응집성 배열이 ULO 공정을 발생시킨다. TD의 90°만곡은 이들 아일랜드 내측에서 발생한다.
이러한 공정의 추가 단계에 있어서, 성장 조건은 평활 표면을 얻기 위해 응집성 아일랜드의 무작위한 배열로부터 측면 성장을 촉진하도록 변경된다.
이러한 두 개의 성장 단계는 최종적으로 반복되어 TD의 다중 만곡 및 전위 루프의 생성을 유도한다.
따라서, 본 발명의 목적은 상술한 방법으로서, GaN 연쇄 성장에 관한 단계 b) 및 c)는 아일랜드 형태 및 평활 표면을 생성하기 위해 여러번 반복된다.
이러한 단계의 말미에 있어서, 100 ㎛를 초과하는 두께를 가지는 평탄한 GaN 표면이 얻어진다.
결국, 본 발명의 자립 GaN은 106 cm-2 미만의 TD 밀도를 나타낸다.
출발 기판 상에서의 GaN 성장은 MOPVE을 통해서 또는 당업자에게 잘 알려진 임의의 다른 ELO 관련 기술에 의해 일어날 수 있다. 이들 방법에는 HVPE, CSVT 또는 LPE가 포함될 수 있다.
단계 b) 및 c)에서의 GaN 연쇄 성장은 MOVPE, HVPE, CSVT 또는 LPE로 구성된 그룹으로부터 선택된 하나의 방법을 통해 일어날 수도 있다. 바람직하게는, HVPE 기술에 의해 수행된다.
본 발명에 따른 방법에 있어서, 바람직하게는, 출발 기판은 사파이어, 스피넬(spinel), GaN, AlN, GaAs, Si, SiC (6H-, 4H-, 3C-), LiAlO2, LiGaO2, ZrB2 및 HfB2로 형성된 그룹으로부터 선택될 수 있다.
질화갈륨 층과 사파이어 기판 사이의 열팽창 계수 차이로 인해 큰 스트레인이 발생하지만, 사파이어 기판은 레이저 리프트 오프(laser lift off), H+ 주입, 인장 유도 분리(strained induced separation)와 같이 당업자에게 잘 알려진 방법을 이용하여 제거될 수 있으며, 다만 이에 한정되는 것은 아니다.
제1의 바람직한 양태에 있어서, GaN/사파이어 템플레이트는 당업자에게 공지되어 있는 MOVPE 방법에 의해 얻어진다. 그 후, GaN 층의 후속 증착은 HVPE 기술로 수행된다.
HVPE 공정은 고온벽 반응기에서 수행되는 화학적 기상 증착 방법이다. 증착 공정에서 이용되는 갈륨 전구체인 모노염화갈륨(GaCl)은 반응기 내에서, GaN/사파이어 템플레이트로부터 상류로, 액상 Ga와 HCl의 반응에 의해, 고온에서 형성된다. 그 후, GaCl은 캐리어 가스에 의해 반응기 내 하류의 기판으로 이송되며, 반응기에서 GaCl은 800 내지 1200 ℃의 온도에서 NH3과 반응하여 다음 반응식에 따라 GaN을 형성한다.
GaCl + NH3 → GaN + HCl + H2
GaCl의 상대적으로 낮은 증기압으로 인해, 증기는 가열되지 않은 표면 상에 응축되는 경향이 있으며, 이에 따라 고온벽 조건에서 작동하는 반응기 내에서 동일반응계 합성 GaCl(in situ synthesis GaCl)이 요구된다. 이는 외부 기상 전구체를 위해 요구되는 가스 입구 가열 시스템, 복잡한 가스 이송 및 저장을 피할 수 있게 한다.
GaN의 HVPE 성장에 있어서, Ga 금속은 적절하게 설계된 가스 이송 시스템에서 99.9999% 이상의 순도로 쉽게 얻을 수 있고, 99.99% 이상의 순도를 가진 HCl 가스는 적절한 인라인 게터(in line getter)를 이용하여 제공될 수 있다.
용인될 수 있는 전체 공정 기간에 요구되는 많은 처리량을 얻기 위해, 50 ㎛/hr를 초과하는 성장률이 유용하게 이용될 수 있다. 성장은 약 900 내지 약 1150 ℃의 온도에서 바람직하게 수행될 수 있다.
MOVPE/사파이어 템플레이트는 세척 또는 에칭과 같은 어떠한 추가의 기술적 단계 없이 저압에서 작동하는 멀티웨이퍼 HVPE 반응기로 도입된다.
본 발명은 HVPE 질화 성장 반응기를 제공하며, 이 반응기는 특히, 두꺼운 GaN 에피택셜 필름(epitaxial film)의 성장을 위해 설계되었다. 보다 구체적으로, 이 HVPE 반응기는 회전 서셉터(rotating susceptor) 상에 6×2" 웨이퍼를 유지할 수 있게 한다. 반응기는 노가 수직 배향되는 종래 방식의 저항 가열 노관(resistively heated furnace tube)으로 구성된다. 반응기는 별개의 두 부분, 즉, GaCl 합성을 위한 부분과 성장 챔버를 제공한다. 이러한 구성으로, GaCl은 성장 챔버의 상류에서 동일반응계 형성되어, 그 후 성장 챔버로 이송된다. 성장 챔버 내에서, 서셉터는 GaN/사파이어 템플레이트를 6개까지 지지하며, 이 템플레이트 상에서 에피택셜층이 성장한다. GaCl은 서셉터 주변의 성장 챔버로 이송되어 성장 공정이 이루어 진다. NH3도 GaCl과의 미완성 혼합을 피하는 방식으로 서셉터 주변으로 이송된다.
또한, "불순물"(도핑종, 계면활성제, 전이 금속)이 두꺼운 GaN 층 성장 과정에서 첨가될 수 있다. 첨가물은 Mg, Bi, Sb, Si 또는 O로 이루어질 수 있다. 예컨대, Mg 또는 Sb는 상술한 c) 단계에서 기상으로 첨가된다. 대안으로, 실란(silane) 또는 클로로실란(chlorosilane)이 기상으로 첨가될 수 있으며, 특히, b) 및 c) 단계가 HVPE에 의해 이루어질 때 첨가될 수 있다. 이는 Mg가 기상으로 첨가될 때, 고체 마그네슘 공급원에 대한 HCl의 반응에 의해 얻어지는 MgCl2의 형태로, 또는 비스사이클로펜타디에닐 마그네슘(biscyclopentadienyl magnesium)의 형태로 이루어질 수 있다.
본 발명의 특정 양태에 있어서, 계면활성제 또는 계면불활성 화학종이 성장 표면의 형태를 변형시키기 위해 기상으로 첨가된다. 이러한 화학종은 산소일 수 있다.
따라서, 본 발명에 따른 바람직한 방법에 있어서:
b) 단계는 아일랜드 형태를 유도하기 위해 약 1020 ℃의 온도에서 기상 O2를 첨가하여 이루어지고,
c) 단계는 아일랜드 형태의 완전한 합착 및 평활한 평탄면의 달성을 수득하기 위해 O2 없이 1020 ℃에서 이루어진다.
추가 공정에서 유용하며 충분히 두꺼운 자립 GaN을 얻기 위해, HVPE는 여러 시간 동안 지속되어야 한다. 이는 TD의 밀도의 감소 메카니즘, 즉, ULO가 성장 시작점에 일어나야 할 뿐만 아니라 결국 반복될 수 있다는 것을 의미한다.
본 발명의 제2 양태에 있어서, GaN/사파이어 템플레이트 상의 HVPE 성장의 초기 단계에서, 불균일한 피라미드의 응집성 배열로 구성된 표면이 형성된다. 본 발명에 있어서, 이는 다소 낮은 온도에서 GaN이 성장함으로써 발생한다.
다소 낮은 온도에서, GaN은 임의의 크기를 가지며 무작위로 분포된 응집성 아일랜드의 형태로 성장하므로, ULO 공정을 수반한다.
실제로 이러한 첫번째 단계의 전정색 횡단 음극선 발광(Panchromatic Cross Sectional Cathodoluminescence; CL) 조사는 불균일한 암층을 나타내며, 이 암층은 MOVPE 템플레이트 상부의 아일랜드 형태 형성물에 대응한다(도 2). 2단계 ELO의 피라미드 내측에서 근접 밴드갭 CL 세기가 급락하는 것으로 확인된다. 반대로, 이러한 제1 층에서, 성장이 패싯화된 아일랜드로부터 추가적으로 진행된다. 이러한 저온 환경에서, 느린 측면 성장률이 지속된다. 보다 구체적으로는, 패싯화된 아일랜드로부터 성장이 진행되는 반면, (0001) 면은 나타나지 않는다. 그 후, 아일랜드가 형성된 후, 성장이 측면 패싯으로부터 추가적으로 진행된다. CL 세기는 훨씬 높아지며, 측면 패싯 상의 강화된 산소 혼입으로 인해 흰색으로 나타난다.
저온 단계 이후에, 성장 온도가 상승된다.
이러한 새로운 성장 조건에 있어서, 측면 성장률은 향상되며, 층이 평탄해진다. 이러한 고온 성장 단계에 대응하는 CL은 고품질의 GaN 층 및 감소된 산소 혼입으로 인해 회색으로 나타난다.
따라서, 본 발명의 다른 목적은 상술한 바와 같이 결함 밀도가 낮은 GaN을 제조하는 방법에 관한 것으로서, 이 방법에 있어서,
단계 b)는 아일랜드 형태를 유도하기 위해 950 ℃ 미만의 온도에서 이루어지며,
단계 c)는 아일랜드 형태의 완전한 합착 및 평활한 평탄면의 달성을 수득하기 위해 보다 높은 온도에서 이루어진다.
전체 공정은 다음과 같이 이해될 수 있다:
HVPE 성장이 저온에서 수행될 때, 3차원 아일랜드 성장 모드가 발생한다. 기본 메카니즘은 SiN 나노 마스킹(nano-masking)에서 일어나는 바와 유사하고, 보다 구체적으로, TD가 측면 패싯과 만날 때, TD는 90°만곡을 겪게 된다. ULO로 정의되는 이러한 성장 조건에서, 3차원 아일랜드화가 성장이 진행됨에 따라 지속된다. 당업자에게 잘 알려진 바와 같이, 도핑 불순물의 혼입은 패싯에 의존적이므로, SIMS에서 확인할 수 있는 바와 같이(도 2), 산소 혼입은 측면 패싯에서 강화된다.
암모니아의 분압이 더 높으며, 고온인 제2 HVPE 단계에서, 성장은 (0001) 패싯이 재출현할 때까지 측방향으로 일어난다.
90°로 구부러진 TD는 기판 표면에 평행하게 전파되어, 이웃한 성장 패싯과 합착 경계를 생성한다. 이러한 합착 경계에 있어서, TD는 다른 TD와 재병합될 수 있거나, 하향 또는 상향으로 다시 한번 구부러질 수 있다.
평탄한 표면을 복구하고 성장이 2차원으로 된 후, 산소 혼입은 측면 패싯 상에서의 혼입의 1/10로 줄어든다(횡단 SIMS 데이터).
μ-PL 분석은 성장 과정의 깊이있는 이해를 위한 추가 정보를 제공한다(도 4). 가장 저온인 부분에서, 근접 밴드갭 PL 피크는 다소 넓은 반면, 고온에서 성장한 GaN에 있어서는 매우 뾰족하다. 또한, 엑시토닉 피크(excitonic peak)가 고온 부분에서 나타나며, 이는 이 재료의 광학적 품질이 높다는 증거이다. 최상위 부분은 FWHM < 1 meV로 제일 첨예한 μ-PL 피크를 나타내며, 그 에너지 위치는 완전히 이완된 GaN에 대응한다. 당해 기술 분야의 현 상태에 대응하는 출발 GaN 템플레이트의 μ-PL는 ~2 meV의 엑시토닉 피크의 FWHM을 나타낸다.
다양한 이용에 있어서, 자립 GaN 층은 균일한 고품질 GaN 에피택셜층인 것이 바람직하다. 따라서, 본 발명의 바람직한 제3 양태에 있어서, 상술한 제조 방법은 GaN 후막이 초기 기판으로부터 분리되는 단계를 더 포함한다. 이를 위해, ELO 품질 MOVPE 템플레이트는 성장 표면에 평행한 평면에서 충분한 크기의 기계적 약화를 나타내어 상기 평면을 따라 기계적 파손을 진행시키고, 사파이어 기판 및 GaN 층이 성장 후 냉각됨에 따라 생성되는 열 응력으로 인해 에피택셜 질화갈륨층의 박리를 발생시키도록 고유하게 또는 의도적으로 설계된다. 본 발명의 다른 양태에 있어서, 희생층이 사파이어 기판과 두꺼운 HVPE 층 사이에 삽입된다. 얻어진 자립 GaN의 품질을 개선하기 위해, 본 발명에 따른 방법은 얻어진 자유 GaN의 상면 및 저면을 연마함으로써 종결된다.
또한, 본 발명은 본 발명에 따른 방법에 의해 얻어지는 두꺼운 GaN 층에 관한 것이다. 바람직하게는, 상술한 자립 GaN은 400 ps 보다 높은, 더욱 바람직하게는 800 ps 보다 높은 실내 온도에서 0.4 mJ/㎠의 높은 여기 상태에서 전자-정공 플라즈마(electron-hole plasma)에 대응하는 PL 피크의 시분해 광루미네선스(time resolved photoluminescence; TPRL)의 측정 수명을 가진다.
냉각 파괴 및 박리 메카니즘은 이것이 GaN 층의 두께를 통과하는 균열의 일부를 대체하는 응력 제거 공정을 제공하여, 두껍고 균열이 없으며 자립형인 GaN 층을 형성할 수 있게 한다는 점에서 특히 유용하다. GaN 층 박리는 일반적으로 성장 온도 근처에서 일어나는 것으로 예상될 수 있으므로, GaN 층 균열 메카니즘이 억제된다.
본 발명의 범위를 제한함이 없이 다음의 실시예를 참조하여 본 발명을 설명한다.
실시예 1 : MOVPE에 의해 ELO 품질을 가지는 GaN/사파이어 템플레이트의 성장
(0001) 사파이어 기판이 이용된다. 질화실리콘의 매우 얇은 필름이 사파이어의 표면 상에 형성되고, 이 필름은 필름의 두께를 약간의 단층들의 두께 정도로 제한하기에 충분히 짧은 시간 동안에 NH3와 실란(SiH4) 사이의 반응에 의해 얻어진다.
기상 비히클(gaseous vehicle)은 동일한 비율로 혼합된 질소와 수소의 혼합물이다. 암모니아가 수소로 50 ppm으로 희석된 형태로 실란과 함께 도입된다. 이러한 조건에서, 전형적인 NH3 및 SiH4의 반응 시간은 약 30초이다. 이 반응 시간은 360초까지 증가될 수 있다. 이는 연속 SiN 층(반응 시간 60초) 또는 무작위한 크기의 나노홀을 가지는 불연속 SiN 층(증착 시간 360초)을 생성한다.
이어지는 단계는 레이저 반사 측정(laser reflectometry; LR)에 의해 모니터링된다. SiN 층이 코팅된 후에, 20 내지 30 ㎚의 두께를 가지는 연속 질화갈륨층은 600 ℃에서 SiN 필름 상에 증착된다. GaN 층의 증착이 완료된 후에, 약 1080 ℃의 고온에서 어닐링된다. 충분한 양의 수소를 가지는 기상 비히클이 존재하고, GaN 층 아래에 매우 얇은 SiN 필름이 존재하며, 실리콘의 계면불활성 효과가 존재하고, 온도가 증가하는 복합적인 효과에 있어서, GaN 층의 형태는 대량 이송에 의한 고체 상태 재결정화로 발생하는 큰 변화를 겪게 된다. 온도가 1060 ℃에 이를 때, 완충층의 반사도는 갑자기 감소한다. 그 후, 초기의 연속 GaN 완충층은 GaN 피라미드로부터 형성된 불연속 층으로 변환된다. 동일반응계 재결정화 공정의 말미에서, 매우 우수한 결정 품질의 GaN 형태 또는 아일랜드를 얻고, 이는 SiN 층의 매우 작은 두께에 의해 기판과 에피택셜 관계를 유지한다. 질화갈륨의 후속 에피택셜 재성장 과정에서, GaN 형태 또는 아일랜드는 측면 및 수직 성장에 의해 성장한다. 따라서, GaN 층은 약 5×108 cm-2의 결함 밀도를 가지는 GaN 형태의 완전한 합착으로 얻어진다.
이러한 GaN/사파이어 템플레이트는 이하에서 기술하는 HVPE 재성장을 위해 이용될 수 있다.
실시예 2 : 자립 GaN의 형성
실시예 1의 GaN/사파이어 템플레이트를 이용하여, HVPE 성장이 약 950 ℃에서 시작된다. 이러한 HVPE에 의한 두꺼운 GaN 층을 성장시키는 저온 단계에 있어서, 온도는 930 내지 950 ℃로 설정되고, HCl의 부분 압력인 pHCl은 0.03으로, NH3의 분압인 pNH3은 0.24로, 캐리어 가스 H2의 부분 압력인 pH2는 0.73으로 각각 설정된다. 성장 압력은 2.6 kPa이다.
아일랜드를 형성하는 저온 단계 이후에, 성장 온도는 1025 ℃로, 활성 가스 및 캐리어 가스의 분압은 다음 값으로 설정된다.
pHCl 0.02
pNH3 0.31
pH2 0.67
작업 압력 2.6 kPa
이러한 성장 조건에 있어서, 측면 성장률이 향상되며, 층은 평탄해진다. 이러한 고온 성장 단계에 대응하는 CL은 GaN 층의 고품질 및 산소 혼입 감소로 인해 회색으로 나타난다.
공정은 500 ㎛ 내지 2 ㎜의 두께를 얻을 때까지 여러번 반복된다. 고온에서 성장한 GaN의 CL 조사는 높은 세기의 CL 방출에 대응하는 아일랜드 형태의 첫번째 평활화를 보여준다. 그 후, 성장이 2차원으로 되면, CL 세기는 균일해진다. 도 2는 950 내지 1025 ℃ 교대가 3회 구현된 실시예를 도시한다.
본 발명에 따라 성장한 두꺼운 HVPE 층의 횡단면에 대해 수행된 SIMS 분석은 산소 농도가 가장 낮은 성장 온도에 대응하는 부분에 있어서의 농도 보다 10배 정도 높은 것을 보여준다.
이러한 자립 GaN에 대한 횡단 TEM 조사는 경계 근처에서 TD의 다소 조밀한 망을 보여준다. 두께가 증가함에 따라 TD의 밀도가 감소한다. 대부분의 전위는 예상한 바와 같이 기초 평면 내로 90°로 구부러지는 것으로 나타난다.
저온 성장 공정이 여러번 적용될 때, TD 밀도는 각 단계에서의 기초 메카니즘과 동일한 메카니즘에 따라 감소한다.
냉각 과정에서 GaN 층의 분해를 피하기 위해, 기판은 NH3 환경에서 냉각된다.
기판이 냉각되어 반응기로부터 제거되면, 기판은 추가로 처리될 수 있다. 사파이어 기판은 임의의 적절한 공정에 의해 GaN 에피택셜층으로부터 제거될 수 있다.
제1 실시예에 따라 얻어진 자립 GaN은 저온-고온 성장 공정이 한번만 적용될 때 약 5×106 cm-2의 TD 밀도를 나타낸다. 저온-고온 성장 공정이 도 2에서와 같이 3회 구현될 때, TD 밀도는 5×105 cm-2 에 이른다.
실시예 3
본 실시예에서는, 상이한 온도 및 시간으로 3회의 교대 저-고 성장 온도의 성장 공정이 이용된다. 보다 구체적으로는, HVPE 층의 횡단 광전 특성이 성장 공정과 연계된다.
실시예 1의 GaN/사파이어 템플레이트가 HVPE 반응기의 성장 챔버로 도입된다.
HVPE 성장은 약 930 ℃에서 시작된다. 이러한 HVPE에 의한 두꺼운 GaN 층을 성장시키는 저온 단계에 있어서, HCl의 분압인 pHCl은 0.03, NH3의 분압인 pNH3는 0.24, 캐리어 가스 H2의 분압인 pH2는 0.73이다. 성장 압력은 2.6 kPa이다. 이러한 다소 낮은 온도에서, GaN은 임의의 크기로 무작위하게 분포된 응집아일랜드의 형태로 성장하므로, ULO 공정을 수반한다.
저온 단계 이후에, 성장 온도는 1015 내지 1020 ℃로 설정되며, 활성 가스 및 캐리어 가스의 분압은 다음의 값으로 설정된다.
pHCl 0.02
pNH3 0.31
pH2 0.67
작업 압력 2.6 kPa
이러한 성장 조건에서, 측면 성장률이 향상되며, 층은 평탄해진다. 공정은 500 ㎛ 내지 2 ㎜의 두께가 얻어질 때까지 여러번 반복된다.
냉각 과정에서 GaN 층의 분해를 피하기 위해, 기판은 NH3 환경에서 냉각된다.
기판이 냉각되어 반응기로부터 제거되면, 기판은 추가로 처리될 수 있다. 사파이어 기판은 임의의 적절한 공정에 의해 GaN 에피택셜층으로부터 제거될 수 있다. 결국 두꺼운 GaN 층은 자연적으로 박리되고, 수 cm2의 자립 GaN이 얻어진다. 풀 2" 웨이퍼가 주로 얻어진다.
제1 실시예에 따라 얻어지는 자립 GaN은 저-고온 성장 공정이 단 한번만 적용될 때 약 5×106 cm-2의 TD 밀도를 나타낸다. TD 밀도는 저-고온 성장 공정이 도 3에서와 같이 3회 구현될 때 5×105 cm-2에 이른다.
실시예 4
본 실시예에 있어서, 계면불활성제가 기상으로 첨가된다. 보다 구체적으로는, H2 (1%)로 희석된 O2의 형태로 산소가 추가 이송 라인을 이용하여 성장 챔버로 도입된다. 이러한 특정 실시예에 있어서, 아일랜드 (3차원) 전이로의 평활화 (2차원)는 1020 ℃로 일정하게 유지되는 성장 온도에서 O2의 첨가로 조절된다. 산소의 혼입은 패싯 의존적이라는 것, 즉, 상술한 실시예에서 나타낸 바와 같이 산소는 측면 패싯 상에 주로 혼입되는 반면, c-평면 상의 혼입은 거의 1/100로 줄어든다는 것이 잘 알려져 있다.
실시예 1의 GaN/사파이어 템플레이트는 이후 HVPE 반응기의 성장 챔버로 도입된다.
HVPE 성장은 약 1020 ℃에서 일어나며, 활성 가스 및 캐리어 가스의 분압 값은 다음과 같다:
pHCl 0.02
pNH3 0,31
pH2 0.67
작업 압력 26 kPa
이러한 출발 성장 조건에서, 측면 성장률이 향상되고, 층은 평탄하게 유지된다. 산소는 7×10-5의 분압에서 도입되고, 그 후, 산소의 계면불활성 효과로 인해, 패싯을 구비하는 아일랜드의 형성에 의해 성장 표면의 거칠음을 생성한다. 그 후, 산소 이송이 중단된다. 계면불활성제가 중단됨에 따라, 표면은 다시 평탄해진다. 공정은 500 ㎛ 내지 2 ㎜의 두께가 얻어질 때까지 여러번 반복될 수 있다.
냉각 과정에서 GaN 층의 분해를 피하기 위해 기판은 NH3 환경에서 냉각된다.
기판이 냉각되어 반응기로부터 제거되면, 기판은 실시예 3에서 기술한 바와 같이 추가로 처리될 수 있다. 본 실시예에 따라 얻어진 자립 GaN는 산소의 교대 이송이 한번 적용될 때, 약 5×106 cm-2의 TD 밀도를 나타낸다.
실시예 5 : 희생층을 이용한 자립 GaN의 제조
분리 공정은 다른 재료도 이용될 수 있으나 실리시움(Si)의 희생층을 이용하고, 그 두께는 0.3 ㎛이다. (111) Si는 CVD에 의해 (0001) 사파이어 상에 증착된다. <110>과 같은 Si 희생층에 대한 다른 결정학적 방향은 비극성 {11-22} a-평면 GaN의 성장에 특히 적합할 수 있으나, R-평면 사파이어가 출발 기판으로서 요구된다. 바람직하게는, (111) Si 층은 순수 실란으로부터 MOVPE 반응기 내에서 바로 증착된다.
MOVPE에 의한 (111) Si 상의 GaN의 직접 성장은 고품질의 층을 만들어내지 않는다. 반대로, SiC 또는 AlN과 같은 층은 GaN 층의 품질에 유용하다는 것이 증명되었다. 따라서, 0.15 ㎛ 두께의 AlN 층은 당업자에게 잘 알려져 있는 성장 공정을 이용하는 MOVPE에 의해 (111) Si 상에 증착된다.
GaN은 MOVPE에 의해 실시예 1에서 기술한 바와 같은 공지된 기술을 이용하여 캐리어 가스로서의 수소를 가진 암모니아와 트리메틸갈륨(trimethyl gallium)으로부터 성장한다.
희생적 Si 중간층(sacrificial Si interlayer)의 조기 증발을 피하기 위해 성장 온도는 960 ℃ 아래로 유지된다.
본 발명에 따른 다음 단계는 성장의 바로 첫번째 단계에서 ULO 공정을 구현함으로써 TD 밀도를 크게 감소시키기 위한 조건에서 HVPE에 의해 두꺼운 GaN 층을 성장시키는 것이다.
HVPE 성장은 약 950 ℃에서 시작한다. 이러한 HVPE에 의해 두꺼운 GaN층을 성장시키는 저온 단계에 있어서, 온도는 930 내지 950 ℃로 설정되고, HCl의 분압인 pHCl은 0.03으로, NH3의 분압인 pNH3는 0.24로, 캐리어 가스 H2의 분압인 pH2는 0.73으로 각각 설정된다. 성장 압력은 2.6 kPa이다. 성장은 약 100 ㎛/h의 성장률로 10시간 동안 수행된다.
이렇게 다소 낮은 온도에서, GaN은 임의의 크기로 무작위하게 분포되는 응집성 아일랜드의 형태로 성장하므로, ULO 공정을 수반한다.
실제로 이 첫번째 단계의 전색성 횡단 음극선 (panchromatic cross sectional cathodoluminescence; CL) 조사는 불균일성 암층을 나타내고, 이 암층은 MOVPE 템플레이트 상부의 아일랜드 형태 형성물과 대응한다(도 4). 반대로, 이러한 첫번째 층에서, 성장은 패싯화된 아일랜드로부터 추가로 진행된다. 이러한 저온 환경에 있어서, 측면 성장률은 낮게 유지된다. 더욱 구체적으로는, 성장은 패싯화된 아일랜드로부터 진행된다. CL 세기는 더 높아지며, 측면 패싯에서의 강화된 O 혼입으로 인해 흰색으로 나타난다.
저온 단계 이후에, 성장 온도는 1015 내지 1020 ℃로 설정되고, 활성 가스 및 캐리어 가스의 분압은 다음 값으로 설정된다.
pHCl 0.02
pNH3 0.31
pH2 0.67
작업 압력 2.6 kPa
이러한 성장 조건에 있어서, 측면 성장률이 향상되며, 층은 평탄해진다. 그 후, 성장이 2차원적으로 될 때, CL 세기는 균일하다. 성장은 추가로 진행된다. 고온에서 성장한 GaN의 CL 조사는 높은 CL 방출에 대응하는 아일랜드 형태의 첫번째 평활화를 보여주며, 그 후, CL 방출은 균일하게 된다. 이는 기본 평면에 평행한 GaN의 2차원 성장에 대응한다.
SIMS에 의해 측정된 바와 같이 산소 농도는 제1 실시예에서 관찰된 바와 동일한 추세로 나타나며, 산소는 성장 온도가 1015 ℃일 때 거의 1/10로 줄어든다.
측면 성장이 강화된 이러한 제2의 고온 단계에서, 희생성 Si 중간층이 증발하고, 깔끔한 분리가 일어난다.
이러한 공정은 낮은 106cm-2의 TD 밀도를 가지는 자립 GaN 2" 웨이퍼를 생산한다.
샘플 전체 두께에 대한 투과형 전자 현미경(Transmission Electron Microscopy) 조사는 TD 밀도가 초기 경계에서 상부 표면까지 연속적으로 감소하는 것을 보여준다. TD의 90°만곡은 ULO 공정에서 예상된 바와 같이 관찰된다.
MOVPE 반응기 내의 사파이어 상에 증착된 Si 상의 GaN 성장 대신에, C-평면 또는 R-평면 상에서의 상용 사파이어 상의 실리콘(SOS)이 이용될 수 있다.
실시예 5 : 기판으로부터의 분리를 유도하기 위해 이온 주입을 이용하는 자립 GaN의 생산
실시예 1에서 기술한 ELO 품질 GaN/사파이어 템플레이트는 미소공동(5)이 100 ㎚의 깊이에서 생성되는 방식으로 H+ 이온이 주입된다.
80 내지 150 keV의 에너지 범위와 주입 과정에서 GaN/사파이어 템플레이트는 실온으로 유지된다. 원자 재배열이 900 내지 1150 ℃에서 일어난다. H+ 플럭스는 1×1015 내지 5×1017 cm-2이다.
H+가 주입되는 이러한 MOVPE 층은 그 후 HVPE 성장 챔버로 도입된다. 실제로, H+ 주입으로 인한 일부 신장으로 깨지기 쉽지만, 이러한 GaN 주입 층은 쉽게 취급될 수 있다. 전체 공정이 개략적으로 도 5에 도시되어 있다.
HVPE 성장은 약 950 ℃에서 시작한다. HVPE에 의해 두꺼운 GaN층을 성장시키는 이러한 저온 단계에 있어서, 온도는 930 내지 950 ℃로 설정되고, HCl의 분압인 pHCl은 0.03으로, NH3의 분압인 pNH3은 0.24로, 캐리어 가스 H2의 분압인 pH2는 0.73으로 각각 설정된다. 성장 압력은 2.6 kPa이다. 성장은 약 100 ㎛/h의 성장률에서 10 동안 수행된다.
이렇게 다소 낮은 온도에서, GaN은 임의의 크기로 무작위하게 분포된 응집성 아일랜드의 형태로 성장하므로, ULO 공정을 수반한다.
저온 단계 이후에, 성장 온도는 1015 내지 1020 ℃로 설정되고, 활성 가스 및 캐리어 가스의 분압의 값은 다음과 같이 설정된다.
pHCl 0.02
pNH3 0.31
pH2 0.67
작업 압력 2.6 kPa
이러한 성장 조건에서, 측면 성장률이 향상되며, 층은 평탄해진다. 그 후, 성장이 2차원적으로 될 때, CL 세기는 균일하다. 성장은 추가 진행된다.
이러한 HVPE 성장 과정은 고온에서 일어나고, H+ 주입 영역은 GaN과 사파이어 사이의 열팽창 계수의 차이로 인해 냉각 과정에서 최종적으로 촉진되는 자체 분리를 유도하므로, 자연적으로 자립 GaN을 생성한다.
이러한 공정은 낮은 106 cm-2의 TD 밀도를 가지는 자립 GaN 2" 웨이퍼를 생산한다.
MOVPE 반응기에서 사파이어 상에 증착된 Si 상의 GaN 성장 대신에, C-평면 또는 R-평면에서 상용 사파이어 상의 실리콘(SOS)이 이용될 수 있다.

Claims (11)

  1. a) 출발 기판 상에서의 GaN의 에피택셜층의 성장 단계;
    b) 아일랜드(island) 형태를 유도하기 위한 저온에서의 GaN 층의 후속 성장 단계로서, 상기 후속 성장은 혼합되어 제1 총 질소 함량 및 제1 총 수소 함량을 갖는 공급 가스를 사용하여 수행되는 것인 단계; 및
    c) 상기 아일랜드 형태의 완전한 응집 및 평활한 평탄면의 달성 때까지 측면 성장이 촉진되는 조건에서의 GaN 층 상부의 성장 단계로서, 상기 상부의 성장은 혼합되어 제2 총 질소 함량 및 제2 총 수소 함량을 갖는 공급 가스를 사용하여 수행되는 것인 단계
    를 포함하는 낮은 결함 밀도 GaN의 제조 방법으로서,
    1) 제2 총 질소 함량이 제1 총 질소 함량보다 크거나,
    2) 제2 총 수소 함량이 제1 총 수소 함량보다 작거나, 또는
    상기 1) 및 2) 둘 다에 해당하는, 낮은 결함 밀도 GaN의 제조 방법.
  2. 제1항에 있어서, 제2 총 질소 함량이 제1 총 질소 함량보다 크고, 제2 총 수소 함량이 제1 총 수소 함량보다 작은 것을 특징으로 하는 낮은 결함 밀도 GaN의 제조 방법.
  3. 제1항에 있어서, 제2 총 수소 함량이 제1 총 수소 함량보다 작은 것을 특징으로 하는 낮은 결함 밀도 GaN의 제조 방법.
  4. 제1항 또는 제3항에 있어서, 제2 총 질소 함량이 제1 총 질소 함량보다 큰 것을 특징으로 하는 낮은 결함 밀도 GaN의 제조 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, b) 단계가 950 ℃ 이하의 온도에서 수행되고, c) 단계가 b) 단계보다 더 높은 온도에서 수행되는 것을 특징으로 하는 낮은 결함 밀도 GaN의 제조 방법.
  6. 제5항에 있어서, a) 단계가 b) 단계보다 더 낮은 온도에서 수행되는 것을 특징으로 하는 낮은 결함 밀도 GaN의 제조 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 아일랜드 형태 및 평활한 표면을 형성하기 위한 GaN의 후속 성장에 관한 b) 및 c) 단계가 1회 이상 반복되는 것을 특징으로 하는 낮은 결함 밀도 GaN의 제조 방법.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, b) 및 c) 단계가 수소화물 기상 에피택시(Hydride Vapor Phase Epitaxy; HVPE)에 의해 이루어지는 것을 특징으로 하는 낮은 결함 밀도 GaN의 제조 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, c) 단계가 제2 총 질소 함량 및 제2 총 수소 함량을 갖는 공급 가스 내에 도판트를 첨가함으로써 이루어지는, 낮은 결함 밀도 GaN의 제조 방법.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, b) 단계가 GaN 표면의 홈파기, 에칭, 조화(roughening) 및 마스크의 사용없이, 성장 챔버 내의 작동 압력, 부분 압력, 온도, V/III 비율의 변경에 의해서, 및/또는 제1 총 질소 함량 및 제1 총 수소 함량을 갖는 공급 가스 내로 계면불활성(antisurfactant) 화학종 또는 계면활성제를 첨가하는 것에 의해서만 이루어지는, 낮은 결함 밀도 GaN의 제조 방법.
  11. 삭제
KR1020137019218A 2005-12-15 2006-12-15 낮은 전위 밀도를 가지는 ＧａＮ의 성장 공정 KR101417732B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US75138705P 2005-12-15 2005-12-15
US60/751,387 2005-12-15
PCT/EP2006/069767 WO2007068756A1 (en) 2005-12-15 2006-12-15 Process for growth of low dislocation density gan

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020087016789A Division KR101417731B1 (ko) 2005-12-15 2006-12-15 낮은 전위 밀도를 가지는 ＧａＮ의 성장 공정

Publications (2)

Publication Number Publication Date
KR20130097808A KR20130097808A (ko) 2013-09-03
KR101417732B1 true KR101417732B1 (ko) 2014-07-10

Family

ID=37850474

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137019218A KR101417732B1 (ko) 2005-12-15 2006-12-15 낮은 전위 밀도를 가지는 ＧａＮ의 성장 공정
KR1020087016789A KR101417731B1 (ko) 2005-12-15 2006-12-15 낮은 전위 밀도를 가지는 ＧａＮ의 성장 공정

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020087016789A KR101417731B1 (ko) 2005-12-15 2006-12-15 낮은 전위 밀도를 가지는 ＧａＮ의 성장 공정

Country Status (8)

Country Link
US (1) US8283239B2 (ko)
EP (2) EP1977028B1 (ko)
JP (3) JP5367376B2 (ko)
KR (2) KR101417732B1 (ko)
CN (1) CN101336314B (ko)
SG (1) SG170726A1 (ko)
TW (2) TWI408264B (ko)
WO (1) WO2007068756A1 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037157A (en) 1995-06-29 2000-03-14 Abbott Laboratories Method for improving pharmacokinetics
TWI408264B (zh) 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
US8574968B2 (en) 2007-07-26 2013-11-05 Soitec Epitaxial methods and templates grown by the methods
CN101730926B (zh) * 2007-07-26 2012-09-19 硅绝缘体技术有限公司 改进的外延材料的制造方法
US8178427B2 (en) 2009-03-31 2012-05-15 Commissariat A. L'energie Atomique Epitaxial methods for reducing surface dislocation density in semiconductor materials
JP4850960B2 (ja) * 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
WO2011162715A1 (en) * 2010-06-24 2011-12-29 Glo Ab Substrate with buffer layer for oriented nanowire growth
FR2968830B1 (fr) 2010-12-08 2014-03-21 Soitec Silicon On Insulator Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe
EP2748840A4 (en) * 2011-06-27 2015-07-08 Saint Gobain Cristaux Et Detecteurs SEMICONDUCTOR SUBSTRATE AND MANUFACTURING METHOD THEREFOR
KR101420265B1 (ko) * 2011-10-21 2014-07-21 주식회사루미지엔테크 기판 제조 방법
JP6301259B2 (ja) * 2011-11-21 2018-03-28 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 半導体基板および形成方法
TWI460855B (zh) * 2011-12-21 2014-11-11 Ind Tech Res Inst 氮化物半導體結構及其製造方法
CN102560676B (zh) * 2012-01-18 2014-08-06 山东大学 一种使用减薄键合结构进行GaN单晶生长的方法
US10309037B2 (en) 2012-03-21 2019-06-04 Freiberger Compound Materials Gmbh Method for producing III-N templates and the reprocessing thereof and III-N template
CN102881570A (zh) * 2012-07-20 2013-01-16 江苏能华微电子科技发展有限公司 半导体材料的制备方法
US20140264456A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device
TW201438270A (zh) * 2013-03-25 2014-10-01 Tekcore Co Ltd 降低氮化鎵之缺陷密度的成長方法
US9275861B2 (en) 2013-06-26 2016-03-01 Globalfoundries Inc. Methods of forming group III-V semiconductor materials on group IV substrates and the resulting substrate structures
US9287115B2 (en) 2014-03-12 2016-03-15 International Business Machines Corporation Planar III-V field effect transistor (FET) on dielectric layer
KR101589455B1 (ko) * 2014-05-21 2016-02-01 주식회사 루미스탈 결정질 그라데이션층을 이용한 고품질 질화갈륨 기판 제조 방법
JP2016032038A (ja) * 2014-07-29 2016-03-07 住友化学株式会社 窒化物半導体ウエハおよびその製造方法
DE102014116999A1 (de) * 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
FR3029942B1 (fr) 2014-12-11 2020-12-25 Saint Gobain Lumilog Procede de fabrication de plaquettes de nitrure d'element 13 a angle de troncature non nul
KR20160092134A (ko) 2015-01-26 2016-08-04 주식회사 그린파이오니아 미세조류 유래 피코시아닌의 생산 방법
JP6578570B2 (ja) * 2015-03-03 2019-09-25 国立大学法人大阪大学 Ｉｉｉ族窒化物半導体結晶基板の製造方法
DE102015205104A1 (de) 2015-03-20 2016-09-22 Freiberger Compound Materials Gmbh Züchtung von A-B Kristallen ohne Kristallgitter-Krümmung
CN105070652B (zh) * 2015-08-11 2019-01-22 湘能华磊光电股份有限公司 GaN层生长方法及所得LED外延层和LED芯片
FR3048547B1 (fr) 2016-03-04 2018-11-09 Saint-Gobain Lumilog Procede de fabrication d'un substrat semi-conducteur
EP3546622A4 (en) * 2016-11-25 2019-12-04 Osaka University NITRIDE SEMICONDUCTOR SUBSTRATE, PROCESS FOR PRODUCING THE SAME, AND SEMICONDUCTOR DEVICE
US10622447B2 (en) * 2017-03-29 2020-04-14 Raytheon Company Group III-nitride structure having successively reduced crystallographic dislocation density regions
CN109273525A (zh) * 2017-07-18 2019-01-25 上海新昇半导体科技有限公司 一种GaN器件及其制造方法、电子装置
US10566493B1 (en) 2018-07-31 2020-02-18 International Business Machines Corporation Device with integration of light-emitting diode, light sensor, and bio-electrode sensors on a substrate
JP7235456B2 (ja) * 2018-08-14 2023-03-08 株式会社ディスコ 半導体基板の加工方法
CN109148268A (zh) * 2018-09-21 2019-01-04 张海涛 氮化镓基板的制造方法
FR3091008B1 (fr) 2018-12-21 2023-03-31 Saint Gobain Lumilog Substrat semi-conducteur avec couche intermédiaire dopée n
FR3091020B1 (fr) 2018-12-21 2023-02-10 Saint Gobain Lumilog SUBSTRAT SEMI-CONDUCTEUR CO-DOPE n
KR102001791B1 (ko) * 2018-12-26 2019-07-18 한양대학교 산학협력단 이온 주입을 이용한 질화갈륨 기판 제조 방법
JP7326759B2 (ja) * 2019-02-06 2023-08-16 三菱ケミカル株式会社 ＧａＮ単結晶製造方法
CN113454272B (zh) * 2019-02-22 2024-03-08 三菱化学株式会社 GaN结晶和基板
JP7339096B2 (ja) 2019-09-25 2023-09-05 住友化学株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
FR3102776A1 (fr) 2019-11-05 2021-05-07 Saint-Gobain Lumilog Plaquette de nitrure d’élément 13 de variation d’angle de troncature réduite

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
EP1246233A2 (en) * 2001-03-27 2002-10-02 Nec Corporation Semiconductor substrate made of group III nitride, and process for manufacture thereof
US20040124435A1 (en) * 2002-12-27 2004-07-01 General Electric Company Homoepitaxial gallium-nitride-based electronic devices and method for producing same
US20040137732A1 (en) * 2000-07-07 2004-07-15 Eric Frayssinet Process for producing an epitaxial layer of gallium nitride

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4637503B2 (ja) * 1997-04-11 2011-02-23 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP3758390B2 (ja) * 1998-12-14 2006-03-22 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
JP3550070B2 (ja) * 1999-03-23 2004-08-04 三菱電線工業株式会社 ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
JP3591710B2 (ja) * 1999-12-08 2004-11-24 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物層の成長方法およびそれを用いた基板の製造方法
US6531719B2 (en) * 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
JP2001122693A (ja) 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP2001257432A (ja) * 2000-03-10 2001-09-21 Ricoh Co Ltd 半導体基板の作製方法および半導体基板および半導体発光素子
US6534332B2 (en) * 2000-04-21 2003-03-18 The Regents Of The University Of California Method of growing GaN films with a low density of structural defects using an interlayer
KR100471096B1 (ko) * 2004-04-26 2005-03-14 (주)에피플러스 금속 아일랜드를 이용한 반도체 에피택시층 제조방법
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
US6673149B1 (en) * 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
JP3982788B2 (ja) * 2000-09-14 2007-09-26 独立行政法人理化学研究所 半導体層の形成方法
JP2002134416A (ja) * 2000-10-19 2002-05-10 Ricoh Co Ltd ｐ型３族窒化物の結晶成長方法および製造方法、並びに半導体素子
US6599362B2 (en) * 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
JP2003218045A (ja) * 2001-03-28 2003-07-31 Ngk Insulators Ltd Ｉｉｉ族窒化物膜の製造方法
JP3613197B2 (ja) * 2001-04-17 2005-01-26 日亜化学工業株式会社 窒化物半導体基板の成長方法
KR100425343B1 (ko) * 2001-04-17 2004-03-30 삼성전기주식회사 반도체 기판 제조방법
JP4165030B2 (ja) * 2001-04-27 2008-10-15 日亜化学工業株式会社 窒化物半導体から成る単体基板の製造方法
JP2002338396A (ja) * 2001-05-14 2002-11-27 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体基板およびその製造方法
JP2003101157A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置及びその製造方法
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
FR2840452B1 (fr) * 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
US6699760B2 (en) 2002-06-25 2004-03-02 Lucent Technologies, Inc. Method for growing layers of group III-nitride semiconductor having electrically passivated threading defects
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
FR2842832B1 (fr) * 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
JP4781599B2 (ja) * 2002-09-05 2011-09-28 日本碍子株式会社 エピタキシャル基板、及び多層膜構造
KR101293352B1 (ko) * 2002-12-27 2013-08-05 제너럴 일렉트릭 캄파니 갈륨 나이트라이드 결정, 호모에피택셜 갈륨나이트라이드계 디바이스 및 이들의 제조 방법
WO2004105108A2 (en) * 2003-05-21 2004-12-02 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
JP4371202B2 (ja) * 2003-06-27 2009-11-25 日立電線株式会社 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
US6959313B2 (en) * 2003-07-08 2005-10-25 Pillar Data Systems, Inc. Snapshots of file systems in data storage systems
JP2005057224A (ja) * 2003-08-05 2005-03-03 Toshiaki Sakaida 窒化物系化合物半導体の製造方法
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
JP4513326B2 (ja) * 2004-01-14 2010-07-28 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体基板の製造方法
US7445673B2 (en) * 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
JP2006298744A (ja) * 2004-08-06 2006-11-02 Mitsubishi Chemicals Corp Ｇａ含有窒化物半導体単結晶、その製造方法、並びに該結晶を用いた基板およびデバイス
TWI408264B (zh) 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
US20040137732A1 (en) * 2000-07-07 2004-07-15 Eric Frayssinet Process for producing an epitaxial layer of gallium nitride
EP1246233A2 (en) * 2001-03-27 2002-10-02 Nec Corporation Semiconductor substrate made of group III nitride, and process for manufacture thereof
US20040124435A1 (en) * 2002-12-27 2004-07-01 General Electric Company Homoepitaxial gallium-nitride-based electronic devices and method for producing same

Also Published As

Publication number Publication date
KR101417731B1 (ko) 2014-07-09
TWI408264B (zh) 2013-09-11
EP2664696A2 (en) 2013-11-20
US20090278136A1 (en) 2009-11-12
EP1977028B1 (en) 2014-05-07
SG170726A1 (en) 2011-05-30
KR20130097808A (ko) 2013-09-03
WO2007068756A1 (en) 2007-06-21
EP2664696A3 (en) 2014-10-22
TW201346080A (zh) 2013-11-16
CN101336314A (zh) 2008-12-31
JP2013241331A (ja) 2013-12-05
CN101336314B (zh) 2013-04-17
EP1977028A1 (en) 2008-10-08
TW200804636A (en) 2008-01-16
TWI519686B (zh) 2016-02-01
JP6218788B2 (ja) 2017-10-25
KR20080075914A (ko) 2008-08-19
JP2009519198A (ja) 2009-05-14
US8283239B2 (en) 2012-10-09
JP2016041654A (ja) 2016-03-31
JP5367376B2 (ja) 2013-12-11

Similar Documents

Publication Publication Date Title
KR101417732B1 (ko) 낮은 전위 밀도를 가지는 ＧａＮ의 성장 공정
US7560296B2 (en) Process for producing an epitalixal layer of galium nitride
CA2747574C (en) Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof
TWI500827B (zh) 使用奈米結構緩衝層和氫化物氣相沉積（ｈｖｐｅ）來製造高品質化合物半導體材料的成長方法
JP3690326B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
JP2009208991A (ja) 窒化物半導体基板の製造方法
KR19990016925A (ko) ＧａＮ 단결정 제조 방법
JP2005203418A (ja) 窒化物系化合物半導体基板及びその製造方法
JP2005057064A (ja) Ｉｉｉ族窒化物半導体層およびその成長方法
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
Usui Growth of thick GaN layers by hydride vapor‐phase epitaxy
KR100764427B1 (ko) 질화물 단결정 후막 제조방법
KR101155061B1 (ko) 질화물 반도체 기판 및 이의 제조방법
JP2007204319A (ja) 窒化物系半導体基板の製造方法、窒化物系半導体基板、及び窒化物系半導体発光素子
Han Growth of gallium nitride layers with very low threading dislocation densities

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 6