JP5367376B2 - 低転位密度GaNの成長のためのプロセス - Google Patents

低転位密度GaNの成長のためのプロセス Download PDF

Info

Publication number
JP5367376B2
JP5367376B2 JP2008545013A JP2008545013A JP5367376B2 JP 5367376 B2 JP5367376 B2 JP 5367376B2 JP 2008545013 A JP2008545013 A JP 2008545013A JP 2008545013 A JP2008545013 A JP 2008545013A JP 5367376 B2 JP5367376 B2 JP 5367376B2
Authority
JP
Japan
Prior art keywords
growth
gan
layer
temperature
hvpe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008545013A
Other languages
English (en)
Other versions
JP2009519198A (ja
Inventor
ベルナール、ボーモン
ジャン‐ピエール、フォーリー
ピエール、ギバール
Original Assignee
サン−ゴバン クリストー エ デテクトゥール
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サン−ゴバン クリストー エ デテクトゥール filed Critical サン−ゴバン クリストー エ デテクトゥール
Publication of JP2009519198A publication Critical patent/JP2009519198A/ja
Application granted granted Critical
Publication of JP5367376B2 publication Critical patent/JP5367376B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/38Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

発明の分野
本発明は、基板上における低転位密度GaNの成長のためのプロセス、更に詳しくは、物質の横および垂直成長速度が成長条件のみにより制御されるエピタキシャル成長のためのプロセスに関する。それは、このような方法によりGaN結晶を形成させた窒化物半導体ウェハ、およびそこから生産された窒化物半導体デバイスにも関する。
関連技術の説明
GaNベース化合物半導体、例えば窒化ガリウム(GaN)、三元合金、窒化ガリウムインジウム(InGaN)および窒化アルミニウムガリウム(GaAlN)、更には四元系(AlGaInN)は直接バンドギャップ半導体である。それらのバンドギャップは可視からUVに及ぶ波長をカバーしている。今後、窒化物合金半導体は短波長放射の大きな可能性を有すると認められる。GaNは発光ダイオード(LED)、青紫色レーザダイオード(LD)およびUV検出器の製造で用いられる。次世代の高密度ディスクシステム(ブルーレイDVDおよびHD‐DVD)はGaN青紫色LDを要する。オプトエレクトロニクスに加え、その固有特性(ワイドギャップ、高い熱的および化学的安定性、高い電子飽和速度)のおかげで、GaNは高温エレクトロニクスデバイスの作製にも用いられるであろう。
残念ながら、窒化物質の開発はこのような物質のプロセッシング技術の問題により妨げられてきた。III-Nデバイスの開発で最も重要な問題の1つは、低欠陥密度III-N層の成長に向いた、許容される使用可能エリアの窒化ガリウムバルク基板または格子整合基板の欠如である。GaNは自然で見られない;それはブール様シリコン、砒化ガリウムまたはサファイアから融解かつ抜出しできず、常圧におけるその理論的融解温度がその解離温度を超えるからである。デバイス作製用に適した基板を提供しうる何らかのIII族窒化物の大面積結晶を得ようと試みたときに、実質的困難さが示された。GaNバルク結晶は液体Gaで高圧高温溶融成長により成長させうる。この技術は以前に開発されていたが、基板のサイズ(〜1cm)および可能な量産の程度は工業的ニーズにはるかに及ばない。それでも、〜10から10cm−2の低欠陥密度がこの方法を用いて達成されていた(I.Grzegory and S.Porowski,Thin Solid Films,367,281(2000))。
比較的高特性のGaNおよび関連層の作製に現在用いられている技術は、適切だが非理想的な基板へのGaNデバイス層のヘテロエピタキシャル堆積である。現在、このような基板には、サファイア、シリコン、GaAsまたは炭化ケイ素がある(それらに限定されない)。すべてのヘテロエピタキシャル基板は、格子および熱ミスマッチの形で、GaNの高特性堆積に対する問題を呈する。格子ミスマッチは、非類似結晶における原子の原子間間隔の差異に起因している。熱ミスマッチは、非類似物質間の熱膨張係数の差異に起因している。
サファイア基板の格子定数はGaNのものと異なるため、連続GaN単結晶薄膜はサファイア基板上で直接成長させることができない。そこで、格子の歪が低温にてサファイア基板上で成長させたAlNまたはGaNの緩衝層で軽減され、次いでGaNがその上に成長されるプロセスが提案され、現在ルーチンになっている。緩衝層として低温で成長させる窒化物層の使用は、GaNの単結晶エピタキシャル成長を可能にさせた。しかしながら、この方法でも基板と結晶との格子ミスマッチを償えず、GaN薄膜はなお多くの欠陥を有している。
重大な格子ミスマッチにもかかわらず、サファイアおよびSiCはIII-N成長用の標準基板となった。このように大きなミスマッチは、非常に高密度の貫通転位(TD)(〜10cm−2)、最終的にはクラックの形成につながる。熱ミスマッチも考慮されるべきである。典型的には、GaNが成長した後、サンプルが室温まで冷却されると、熱膨張(収縮)率の差異が2物質間の界面で高レベルの応力を生じる。サファイアはGaNより高い熱膨張係数を有している。サファイア基板およびGaN層がクールダウンすると、界面におけるミスマッチはGaNを圧縮下およびサファイアを張力下に置く。このように、応力の量は堆積GaNの厚さと直接関連しており、そのため薄膜が厚くなると応力が大きくなる。約10ミクロンの膜厚を超えると、応力レベルがGaNの破断限界を越え、薄膜のクラッキングが生じうる。この層のクラックはデバイス構造のプロセッシングに際して伝搬することから、それらは高転位密度よりはるかに望ましくない。GaNまたはサファイアまたはSiCのエピタキシーのすべての技術的開発は、TD密度を減らして、クラック形成を避けようとしている。
拡大欠陥(貫通転位、積層欠陥および逆位相境界)の存在は重大な性能劣化につながり、デバイスの動作寿命短縮化を招く。更に詳しくは、転位は非放射状中心として挙動し、そのためこれらの物質から作られた発光ダイオードおよびレーザダイオードの発光効率を減少させてしまう。これらの転位は暗流も増加させる。貫通転位は高輝度発光ダイオードの開発を妨げはしなかったが、転位は高電子移動度トランジスター、電界効果トランジスターおよび他の電子機器のようなp‐n接合デバイスで過度なリバースバイアス漏れ電流を生じる。更に、転位はキャリアにとり強い散乱中心として作用し、そのため電子および正孔の移動度を減少させ、多くの半導体デバイスの性能を制限してしまう。
TDおよび他の拡大欠陥密度を減少させる多くの方法が提案されてきた。
歴史的に、水素化物気相エピタキシー(HVPE)は1970年代初期にエピタキシャル層を生産する最初の方法であった。HVPEはp型GaNを生産できなかったため、それは1980年代初期におおかた放棄された。今日、この方法で復活した関心は、高成長速度でGaNを成長させ、それにより擬似基板または自立GaNの作製を可能にさせうるその能力にある。Mathis et al,J.Cryst.Growth,2001により提案されたGaNにおける減少メカニズムの分析は、h−2/3のように厚さhの関数としてTDの減少を予測している。これは、非常に厚い層(〜300μm)であればTDを10cm−2以下に減少させる必要があることを意味する。換言すると、厚い層へ成長させれば、転位間で更に多くの相互作用が生じうるのである。実際に、より混合された転位が存在する界面に近いほど、相互作用は効率的である。層が厚くなると、これはより分離の大きなエッジ転位を主に残し、したがって相互作用はますます無視し得なくなり、TDの密度の更なる減少が難しくなる。TD密度3×10cm−2の自立GaNがこのプロセスに従い得られた。
成長の初期段階である程度非効率的なTD対消滅プロセス様同調的成長条件を高めて、転位ループの形成によりTDの対消滅に有利となるよう、他のHVPE技術が開発されてきた;Hsuら,US6699760(粗表面)。
サファイア基板上に低欠陥応力軽減HVPE GaNを得る他の代替法がUS6673149で記載されている。このような技術では、欠陥に富む層(応力を除くため)と、成長表面を滑らかにして高特性層をもたらす他の層とを堆積させる。このようなプロセスは高‐低成長速度のような2つの成長条件に依存している。
エピタキシャル・ラテラル・オーバーグロース(ELO)を用いて結晶欠陥の密度を減少させるための技術が広く文書で記載されている;例えばPhys.Stat.Sol.,2001,(b)227,p.1-43参照。ELOは少なくとも2つの成長工程を伴う。ELOは、より低い転位密度(約10cm−2未満)を形成するために、ある所定の結晶方向へのGaNの速い成長を利用している。Namら(Appl.Phys.Lett.,1997,71(18),2638-2640)はELOを用いたIII-V半導体物質の生産について記載している。このELO法は、基板上にGaN層の初期成長、成長リアクタからの取り出し、ex-situプロセッシング、絶縁マスクの堆積および成長リアクタへの再投入を要する。様々なエッチングおよび他のプロセッシング工程が含まれている。
標準ELO技術において、成長プロセスはTDが伝搬しない横方向成長を促すように組み立てられる。しかしながら、TD転位はマスクの開口部より上になお伝搬し、LDのようなデバイスはマスクされたエリアより上にストライプで作られるべきである。
2工程ELOでは、これらの欠点がある程度避けられる。実際に、第一工程において、GaNの成長条件は{11‐22}ラテラルファセットと三角ストライプを形成するよう調整される。トップ(0001)ファセットの成長速度Gcは傾斜{112}ラテラルファセットの成長速度Gsより高い。Gc/Gs比は典型的には3である。第一工程は、トップファセットが完全に消滅するまで遂行される。次いで、第二工程では、完全合体および表面の平滑化まで、横方向成長がGs>Gcで優勢となる。横方向成長速度を増すことは、温度を上げ、または気相にMgを導入し、または圧力を下げることで行なえる。ウインドー上の転位は(標準ELOのように)初め垂直に伝搬するが、その後で(0001)基面に沿う方向を取るように90°で曲がる。転位のほとんどの曲げは薄膜の上部分でそれら密度の劇的減少をもたらし、即ち第一成長工程の最後に得られるピラミッドの高さより大きな厚さのためである。曲げ後、転位のほとんどは、隣接ストライプからくるオーバーグロースGaNとの合体境界まで及ぶ、〔1‐210〕と平行なラインを有する。境界はしたがって欠陥蓄積のエリアである。境界における転位の挙動にはいくつかのタイプが観察されている:
‐ボイドへ下方に曲がり、そこでそれらの終わりを迎える。
‐境界で上方に曲がり、表面まで貫通する。
‐同様のBurgerベクターを有するが隣接オーバーグロースからくる2転位間でハーフループが形成される。しかしながら、下方に曲がらずまたはハーフループを形成しなかったTDは、表面で合併している。
TD曲げは、簡単な自由エネルギー最少化の観点から、定性的に説明できる:
‐TDのBurgersベクターは表面に垂直ではない;これは直線的転位ラインを法線に対しある角度に向けさせやすい力をそれに加える。このようなラインで作用するこれらの力は2項の合計であり、1つは表面に垂直となるように作用してラインを回転させ、一方第二の項は転位をBurgersベクターと整列させるように作用する。転位のラインエネルギーはその特徴にも依存するため、ラセンのエネルギーが最低であれば、エッジの90°曲げは最終的にラセン転位を生じるか、またはラセン成分を導入し、こうしてシステムのエンタルピーを低下させる。2S‐ELO技術におけるTDの挙動が、それらのライン方向の関数としてGaNで転位エネルギーを計算するために、異方性弾性理論を用いて最近定量された;S.Gradecak et al,Appl.Phys.Lett.,85,4648(2004)。
FACELO(Jpn.J.Appl.Phys.,2001,40,L309)またはFIELO(US6348096)とも称される2工程ELO、およびUS6599362で記載されているようなカンチレバーエピタキシー(CE)は、TD密度を減少させる他の効率的な試みである。実際には、これらの方法はELOの場合と同様の基本メカニズムを伴う。
ELO技術はHVPEでも行なわれていたが、高い成長速度のために、マスクでELO開口部の広いピッチが要求され、新たな転位がよく生じる。最終的に基板から除去される厚GaN層を成長させるために、HVPEが現在広く用いられている。
マスクレス技術も行なわれていた。それらのほとんどは、ELOプロセスに特徴的なTD密度減少を誘発するために、GaN層または基板に溝を刻む必要がある。一方、テキスチャー化GaN表面も、US2003/0085411、US6500747およびUS2003/0207125で記載されているようなエッチングにより得られる。
Asymmetric Lateral Facet Growth Epitaxial Overgrowthに関するALFAGEOは、2工程ELO技術から派生した新たなバリエーションである(US6325850)。2工程ELO技術において、成長ファセットと垂直になりやすいTDが、a(0001)に垂直なまたは2ラテラルファセットの対称面で、成長面の対称構造を取るとき、それは曲がらない。これは典型的には三角ストライプの頂点またはマスクの中央におけるTDの挙動である。これら特殊TDの90°曲げを誘発するためには、新たなラテラルファセット{112}がELOプロセスの一部段階で作製されねばならない。既に90°曲げを経験したTDの新たな曲げに有利となるには、もう一度新たなラテラルファセットが出現しなければならない。これらのマルチベンディングはハーフループを形成する可能性を高める。これは図1で示され、そこではELOが異なるサイズのマスク開口部から始められた。マスクの特殊デザインがラテラルファセットの出現を倍加することから(図1)、タイプ1または2のTDはマルチベンディングを経験しうる。これは実際には、コヒーレントだが、異なるサイズのGaNピラミッドからの、横方向成長につながる。
本発明者らは、島または特徴が、必ずしも固有マスクの作製なしに、但し成長条件次第で得られることを発見した。本発明では、島のコヒーレント配列がいかなる類のマスキングからも、GaN表面の粗化、エッチング、溝刻みからも得ずに、成長条件を適正に調整することにより得ている。更に、この方法はMOVPEのみならず、HVPE、CSVTおよびLPEにも適用可能である。
本発明はTDの減少のユニバーサル・ラテラル・オーバーグロース(ULO)プロセスに基づいており、新たなTD減少メカニズムを用いて低転位密度自立GaNを生産する目的である。貫通転位密度は、エッジおよび混合転位をカウントしうる原子間力顕微鏡法(AFM)またはカソードルミネセンス(CL)に基づき評価される。CLでは、各合併転位が暗いスポットを形成している。
ULOは成長条件の適正な調整のみにより制御されることから、それはいかなる外部作用も必要とせず、それはラン(run)に際して数回適用可能である。それは、いかなるex-situプロセッシングおよび成長リアクタへの再投入も避けられる、という別な利点を有している。本発明はこうして、実施が容易で、容易に工業上転化しうるプロセスを提供する。
発明の要旨
本発明の目的は、いかなる類のマスクも、GaN表面の粗化も、エッチングも、溝刻みも用いることなく、成長チャンバの作業圧力、分圧、温度、V/III比を変えること、および/または気相へサーファクタントまたはアンチサーファクタント化学種を加えることのみにより、ULOプロセスにより極めて低い欠陥密度を有して、ゆがみ(warp)および曲がり(bow)のほとんどない、厚GaN基板を製造する方法を提供することである。
本発明は、ホモエピタキシーのために、出発非GaN原基板の分離後、擬似基板または基板として次の使用向けGaNの厚いクラックフリー層の生産のための方法も提供する。
本発明の他の目的は、本発明によるプロセスで得られた自立GaNである。
発明の具体的説明
先端オプトエレクトロニクスデバイスは低い貫通転位密度<10cm−2を要する。最も汎用されている表面は(0001)Ga面であり、これはその上でのデバイス構造の直接成長用にエピレディされた表面を有していなければならない。その他に、結晶の向きは(0001)向きから派生してはならず、そうでなければIn取込率の勾配がLDまたはLED構造に近接面で生じるかもしれない。
本発明の目的は、低欠陥密度GaNを製造する方法であって、
a)出発基板上におけるGaNのエピタキシャル層の成長工程、
b)島状特徴を誘発するための低温におけるGaN層の次なる成長工程、および
c)横方向成長が島状特徴の完全合体および平滑表面の達成まで高められる条件下におけるGaN層の頂上での成長工程
からなり、工程b)が、いかなる類のマスクも、GaN表面の粗化も、エッチングも、溝刻みも用いることなく、成長チャンバの作業圧力、分圧、温度、V/III比を変えること、および/または気相へサーファクタントまたはアンチサーファクタント化学種を加えることのみにより行なわれることを特徴とする方法を提供することである。
この第一GaN層の成長条件は、非平坦表面、更に詳しくは異なるサイズの島のコヒーレント配列を生み出し、それによりULOプロセスを展開するように調整される。TDの90°曲げはこれらの島内で生じる。
本プロセスの更なる工程では、コヒーレント島のランダム配列から横方向への成長を高めて、平滑表面を得られるように、成長条件が変えられる。
これら2つの成長工程は最終的に繰り返され、それによりTDのマルチベンディングおよび転位ループの形成を誘発する。
このように本発明の他の目的は、島状特徴および平滑表面を形成するGaNの次なる成長の工程b)およびc)が数回繰り返される、上記のような方法である。
この工程の最後に、平坦GaN表面が100μmを超える厚さで得られる。
最後に、本発明の自立GaNは<10cm−2のTD密度を示す。
出発基板上におけるGaNの成長は、MOPVEまたは当業者に周知のいずれか他のELO関連技術で行なえる。これら方法の中では、HVPE、CSVTまたはLPEが挙げられる。工程b)およびc)におけるGaNの次の成長も、MOPVE、HVPE、CSVTまたはLPEからなる群で選択される一方法により行なえる。有利には、それはHVPE技術で行なわれる。
本発明による方法において、出発基板は有利にはサファイア、スピネル、GaN、AIN、GaAs、Si、SiC(6H‐、4H‐、3C‐)、LiAlO、LiGaO、ZrBおよびHfBで形成される群から選択される。
窒化ガリウム層とサファイア基板との熱膨張係数の差異に起因する大きな歪がたとえあろうとも、サファイア基板は当業者に周知の方法、例えば、限定されないが、レーザリフトオフ、H注入、歪誘導分離を用いて除去しうる。
好ましい態様の説明
第一の好ましい態様において、GaN/サファイアテンプレートは当業者に周知のMOPVE法で得られる。次いで、GaN層の次の堆積がHVPE技術により行なわれる。
HVPEプロセスはホットウォールリアクタで行なわれる化学蒸着法である。堆積プロセスで用いられるガリウム前駆体、一塩化ガリウムGaClは、高温でHClと液体Gaとの反応により、GaN/サファイアテンプレートから上流に存するリアクタ内で形成される。GaClは次いでリアクタの下流に存する基板へキャリアガスにより運ばれ、そこでそれは800〜1200℃の温度でNHと反応し、下記反応を経てGaNを形成する:
GaCl+NH→GaN+HCl+H
GaClの比較的低い蒸気圧のために、蒸気は非加熱表面上で凝縮しやすく、そのためホットウォール条件下で作業するリアクタ中での現場合成GaClを要する。そうでなければ外部ガス状前駆体および貯蔵に必要とされる複雑なガスデリバリーおよびガス入口加熱システムを、こうすることで避けている。
GaNのHVPE成長では、Ga金属が99.9999%以上の純度で容易に得られ、適正に設計されたガスデリバリーシステムで、純度99.99%以上のHClガスが適切なインラインゲッターを用いて供給される。
許容される全体プロセス期間で望ましい高処理量を得るためには、50μm/hr超の成長速度が好都合に用いられる。成長は約900〜約1150℃の温度で有益に行なわれる。
MOPVE/サファイアテンプレートは、クリーニングまたはエッチングのようないかなる別の技術的工程もなく、低圧で作業するマルチウェハHVPEリアクタへ導入される。
本発明では、GaN厚エピタキシャル薄膜の成長用に特に設計された、HVPE窒化物成長リアクタを用意する。更に詳しくは、このHVPEリアクタは回転サセプタ上に6×2″ウェハを保持しうる。該リアクタは従来通りの抵抗加熱炉管に形状化され、該炉は垂直に向けられる。リアクタは2つの個別パート、即ち、1つはGaCl合成用、および成長チャンバ用を設けている。この形状のとき、GaClが成長チャンバの上流で現場形成され、次いでそこへそれが運ばれる。成長チャンバにおいて、サセプタは6以内のGaN/サファイアテンプレートをサポートし、その上でエピタキシャル層が成長させられる。GaClは成長プロセスを遂行するためにサセプタ付近で成長チャンバへ運ばれる。NHも、GaClとの早期混合が避けられるように、サセプタ付近へ運ばれる。
加えて、“不純物”(ドーピング種、サーファクタント、遷移金属)も厚GaN層の成長時に加えられる。Mg、Bi、Sb、SiまたはOが挙げられる。例として、MgまたはSbが上記方法の工程c)に際して気相へ加えられる。一方、特に工程b)およびc)がHVPEで行なわれるとき、シランまたはクロロシランも気相へ加えてよい。Mgが気相へ加えられるとき、これは固体マグネシウム源とのHClの反応により得られるMgClの形で、またはビスシクロペンタジエニルマグネシウムの形で行なえる。
本発明の具体的な面において、サーファクタントまたはアンチサーファクタント化学種が成長表面の形態を変えるために気相へ加えられる。上記化学種は酸素でもよい。
このように、本発明による好ましい方法において:
‐工程b)が、島状特徴を誘発するために、気相へOを加えて約1020℃で行なわれ、および
‐工程c)が、島状特徴の完全合体と平滑表面の達成を得るために、Oなしに約1020℃の温度で行なわれる。
更なるプロセッシングのために有用な厚い十分な自立GaNを得るために、HVPEは数時間続けるべきである。これは、TDの密度の減少のメカニズム、即ちULOが成長の初めに生じるだけでなく、最終的には繰り返してもよいことを意味する。
本発明の第二態様では、GaN/サファイアテンプレートでHVPE成長の初期段階に、不均一ピラミッドのコヒーレント配列からなる表面が形成される。本発明において、これはある程度低温でGaNを成長させることにより生じる。
このある程度低温のとき、ランダムサイズでランダムに分布し、こうしてULOプロセスを展開しながら、コヒーレント島の形でGaNが成長する。
この第一段階のパンクロマチック断面カソードルミネセンス(CL)検査では実際に不均一な暗い層を示すが、これはMOVPEテンプレートの頂上における島状特徴形成に相当する(図2)。2工程ELOのときピラミッド内で近バンドギャップCL強度が低下することは、十分確立されている。逆に、この第一層では、成長がファセット化島から更に進行する。この低温法において、横方向成長速度は低いままである。更に詳しくは、成長はファセット化島から進行し、一方(0001)面は出現しない。次いで、島が形成された後、成長はラテラルファセットから更に進行する。ラテラルファセットの高酸素取込率のため、CL強度はかなり高くなり、白色として現れる。
低温工程後、成長温度が上げられる。
これらの新たな成長条件で、横方向成長が高められ、層が平坦化する。この高温成長工程に相当するCLは、GaN層の高特性と酸素の低取込率ため、灰色として現れる。
このように、本発明の他の目的は:
‐工程b)が、島状特徴を誘発するために、950℃以下の温度で行なわれ、および
‐工程c)が、島状特徴の完全合体と平滑表面の達成を得るために、より高い温度で行なわれる;
上記のような低欠陥密度GaNを製造する方法に関する。
全プロセスは次のように理解される:
HVPE成長が低温で行なわれるとき、3D島成長モードが生じる。基本メカニズムはSiNナノマスキングで生じるものと類似し、更に詳しくはTDはそれらがラテラルファセットに出会ったとき90°曲げをうけた。ULOとして規定されたこれらの成長条件では、成長が進んでも、3Dアイランディングのままである。ドーピング不純物の取込がファセット依存性であり、したがってSIMS(図2)で証明されているように酸素取込率がラテラルファセットで高められることは、当業者により十分確立されている。
高温で高いアンモニア分圧の第二HVPE工程において、成長は(0001)ファセットの再出現まで横方向に生じる。
90°で曲がったTDは、それらが隣接成長ファセットと合体境界を形成するまで、基板表面と平行に伝搬する。この合体境界で、それらは他のTDと再結合するか、あるいは再度下方または上方へ曲げられる。
平坦表面を回復した後、成長は2Dになる。酸素取込率はラテラルファセットの場合より大きさが1ケタ低い(断面SIMSデータ)。
μ‐PL分析は、成長プロセスの深い理解のために、更なる情報をもたらす(図4)。最冷部分において、近バンドギャップPLピークはむしろ広く、一方それはそれより高温で成長させたGaNで極めて鋭い。加えて、励起子ピークが高温部分で現れ、これはこの物質の高い光学的特性の証拠である。最上部はFWHM<1meVの最鋭角μ‐PLピークを示し、それらのエネルギーポジションは完全緩和GaNに相当する。現行水準に相当する出発GaNテンプレートのμ‐PLは、励起子ピーク〜2meVのFWHMを呈する。
多くの適用にとり、自立GaN層は高特性GaNエピタキシャル層より好まれる。そのため、本発明の第三の好ましい態様において、上記の製造方法はGaNの厚い層が初期基板から分離される工程を更に含む。その目的のため、ELO特性MOVPEテンプレートは、成長表面と平行な面で十分な大きさの機械的弱さを示して、該面に沿う機械的弱化を促し、サファイア基板およびGaN層が成長後に冷却されると生じる熱応力に起因してエピタキシャル窒化ガリウム層の剥離をもたらすように、本来的または意図的に設計される。本発明の他の面において、犠牲層がサファイア基板と厚HVPE層との間に挿入される。得られる自立GaNの特性を高めるために、本発明による方法は得られた自立GaNの上および底表面を磨くことで終える。
本発明は、本発明による方法で得られる厚GaN層にも関する。好ましくは、該自立GaNは、400ps以上、更に好ましくは800ps以上の、室温で高励起0.4mJ/cm下の電子‐正孔プラズマに相当するPLピークの時間分解フォトルミネセンス(TPRL)の測定寿命を有する。
クールダウン破断および剥離メカニズムは、それがGaN層の厚さを通したクラッキングの1つに代わる応力放出のプロセスをもたらし、それにより厚いクラックフリーでかつ自立したGaN層の形成を可能にする、という点で特に有利である。GaN層剥離は通常成長温度近くで生じると予想されるため、GaN層クラッキングメカニズムはしたがって抑制される。
本発明は、本発明の範囲を制限することなく、下記実施例を参照して説明される。
実施例1:MOVPEによるELO特性のGaN/サファイアテンプレートの成長
(0001)サファイア基板を用いる。窒化ケイ素の非常に薄い薄膜をサファイアの表面に形成し、薄膜の厚さを約少数の単層のものに制限しうるほど短い時間でNHとシランSiHとの反応により該薄膜を得る。
ガス状ビヒクルは窒素および水素の等割合混合物である。アンモニアを水素中50ppmに希釈された形でシランと一緒に導入する。これらの条件下、典型的なNHおよびSiH反応時間は30秒間程度である。この反応時間は360秒間まで増やせる。これは連続SiN層(反応時間60秒)またはランダムサイズのナノホールを有する不連続SiN層(堆積時間360秒)を作製する。
連続工程をレーザリフレクトメトリー(LR)でモニターする。SiN層コーティング後、20〜30nmの厚さを有する連続窒化ガリウム層を600℃でSiN薄膜に堆積させる。GaN層の堆積が完了した後、それを1080℃程度の高温でアニールする。十分量の水素のガス状ビヒクル中における存在およびGaN層下における非常に薄いSiN薄膜の存在による温度上昇の組合せ効果と、シリコンのアンチサーファクタント効果との下で、該GaN層の形態はマストランスポートによる固相再結晶化から生じる深修飾をうける。温度が1060℃に近づくと、緩衝層の反射率が突然増加する。初期の連続GaN緩衝層は次いでGaNピラミッドから形成される不連続層へ変わる。この現場再結晶化プロセスの最後に、非常に良い結晶性のGaN特徴または島が得られ、これらが非常に薄い厚さのSiN層のおかげで基板とのエピタキシャル関係を留めている。窒化ガリウムでの次なるエピタキシャル再成長に際して、GaN特徴または島は横および垂直成長により発達する。GaN層がこうして、5×10cm−2程度の欠陥密度を有するGaN特徴の完全合体により得られた。
このようなGaN/サファイアテンプレートが、後で記載されるように、HVPE再成長に用いられる。
実施例2:自立GaNの形成
実施例1のGaN/サファイアテンプレートを用いて、HVPE成長が約950℃で始まる。HVPEで厚GaN層を成長させるこの低温工程において、温度は930〜950℃、HClの分圧、pHClは0.03、NHの分圧、pNHは0.24、キャリアガスHの分圧、pHは0.73に各々調整する。成長圧力は2.6kPaであった。
低温工程、島の形成後、成長温度は1025℃に調整するが、その際に活性およびキャリアガスの分圧は下記値である:
pHCl,0.02
pNH,0.31
pH,0.67
作業圧力:2.6kPa
これらの成長条件で、横方向成長速度が高められ、層が平坦化する。この高温成長工程に相当するCLは、GaN層の高特性と酸素の低取込率のため、灰色として現れる。
500μm〜2mmの厚さが得られるまで、本プロセスを数回繰り返す。高温で成長させたGaNのCL検査では、初めに、高強度CL放射に相当する島状特徴の平滑化を呈する。次いで、成長が2Dになると、CL強度は一定になる。図2は、950‐1025℃が交互に3回行なわれた実施例を示している。
本発明に従い成長させた厚HVPE層の断面で行われたSIMS分析は、酸素濃度が最冷成長温度に相当する部分で1ケタ高いことを示している。
このような自立GaNの断面TEM検査は、界面近くでTDのある程度濃いネットワークを示している。厚さが増すと、TDの密度は減少する。転位のほとんどは、予想通り、基面へ90度で曲がるようである。
本プロセスの低‐高温成長が数回適用されると、TD密度は各工程で同様の基本メカニズムに従い減少する。
クールダウンに際してGaN層の分解を避けるために、NH環境下で基板を冷却する。
基板を冷却し、リアクタから取り出すと、それらは更にプロセッシングしうる。サファイア基板は、いずれか適切なプロセスで、GaNエピタキシャル層から除かれる。
この第一例に従い得られた自立GaNは、低‐高温成長プロセスが1回だけ適用されたとき、5×10cm−2程度のTD密度を示す。低‐高温成長プロセスが図2のように3回行なわれたとき、TD密度は5×10cm−2に達する。
実施例3
この実施例では、異なる温度および期間で3回の交互低‐高成長温度成長プロセスを用いる。更に詳しくは、HVPE層の断面オプトエレクトロニクス性が成長プロセスと関連していることが示される。
実施例1のGaN/サファイアテンプレートを次いでHVPEリアクタの成長チャンバに導入する。
HVPE成長が約930℃で始まる。HVPEで厚GaN層を成長させるこの低温工程において、HClの分圧、pHClは0.03、NHの分圧、pNHは0.24、キャリアガスHの分圧、pHは0.73である。成長圧力は2.6kPaであった。この低い方の温度で、GaNはランダムサイズでランダムに分布するコヒーレント島の形で成長し、こうしてULOプロセスを展開していく。
低温工程後、成長温度は1015〜1020℃に調整するが、その際に活性およびキャリアガスの分圧は下記値である:
pHCl,0.02
pNH,0.31
pH,0.67
作業圧力:2.6kPa
これらの成長条件で、横方向成長速度が高められ、層が平坦化する。500μm〜2mmの厚さが得られるまで、本プロセスを数回繰り返す。
クールダウンに際してGaN層の分解を避けるために、NH環境下で基板を冷却する。
基板を冷却し、リアクタから取り出すと、それらは更にプロセッシングしうる。サファイア基板は、いずれか適切なプロセスで、GaNエピタキシャル層から除かれる。最終的に、厚GaN層は自然に剥離し、数cmの自立GaNが得られる。フル2″ウェハが時々得られる。
この第一例に従い得られた自立GaNは、低‐高温成長プロセスが1回だけ適用されたとき、5×10cm−2程度のTD密度を示す。低‐高温成長プロセスが図3のように3回行なわれたとき、TD密度は5×10cm−2に達する。
実施例4
この実施例では、アンチサーファクタントを気相へ加える。更に詳しくは、追加の輸送ラインを用いて、H中希O(1%)の形で酸素を成長チャンバへ導入する。この特別な例では、スムーズな(2D)トゥオード・島(3D)遷移がOの添加で行われ、成長温度が1020℃で一定に保たれる。酸素の取込がファセット依存性であることは周知であり、換言すれば先の実施例で示されているように、酸素はラテラルファセットで有意に取り込まれ、一方c面における取込はほぼ2ケタの大きさで低い。
実施例1のGaN/サファイアテンプレートを次いでHVPEリアクタの成長チャンバに導入する。
HVPE成長が約1020℃で始まり、その際に活性およびキャリアガスの分圧は下記値である:
pHCl,0.02
pNH,0.31
pH,0.67
作業圧力:26kPa
これらの出発成長条件で、横方向成長速度が高められ、層が平坦なままである。酸素を7×10−5の分圧で導入すると、酸素のアンチサーファクタント効果のため、これはファセットで島の形成により成長表面の粗化を生じる。次いで、酸素デリバリーを停止させる。アンチサーファクタントが止められると、表面は再び平坦化する。500μm〜2mmの厚さが得られるまで、本プロセスは数回繰り返せる。
クールダウンに際してGaN層の分解を避けるために、NH環境下で基板を冷却する。
基板を冷却し、リアクタから取り出すと、それらは実施例3で記載されているように更にプロセッシングしうる。この例に従い得られた自立GaNは、酸素の交互デリバリーが1回だけ適用されたとき、5×10cm−2程度のTD密度を示す。
実施例5:犠牲層を用いた自立GaNの生産
分離プロセスでは厚さが0.3μmであるシリシウム(Si)の犠牲層を用いるが、他の物質も用いられる。(111)Siを(0001)サファイア上にCVDにより堆積させる。Si犠牲層にとり<110>のような他の結晶方向も非極性{11‐22}a面GaNの成長に特に適しているが、しかしながらこれは出発基板としてR面サファイアを要する。有利には(111)Si層をMOVPEリアクタで純粋シリカから直接堆積させる。
MOVPEによる(111)Si上GaNの直接成長は高特性層に至らない。逆に、SiCまたはAINのような層がGaN層の特性に有益であることがわかった。そのため、当業者に周知の成長プロセスを用いて、MOVPEにより(111)Si上に0.15μm厚AIN層を堆積させる。
実施例1で記載されたような周知の技術を用いて、キャリアガスとして水素で、トリメチルガリウムおよびアンモニアからMOVPEによりGaNを成長させる。
犠牲Si中間層の早期蒸発を避けるために、成長温度を960℃以下に維持した。
本発明によると、次の工程は、成長のまさに最初の段階でULOプロセスを行なうことにより、TD密度を有意に減少させるような条件で、HVPEにより厚GaN層を成長させることである。
HVPE成長が約950℃で始まる。HVPEで厚GaN層を成長させるこの低温工程において、温度は930〜950℃、HClの分圧、pHClは0.03、NHの分圧、pNHは0.24、キャリアガスHの分圧、pHは0.73に各々調整する。成長圧力は2.6kPaであった。成長は約100μm/hの成長速度で10時間にわたり行なう。
この低い方の温度で、GaNはランダムサイズでランダムに分布するコヒーレント島の形で成長し、こうしてULOプロセスを展開していく。
この第一段階のパンクロマチック断面カソードルミネセンス(CL)検査では実際に不均一な暗い層を示すが、これはMOVPEテンプレートの頂上における島状特徴形成に相当する(図4)。逆に、この第一層では、成長がファセット化島から更に進行する。この低温法において、横方向成長速度は低いままである。更に詳しくは、成長はファセット化島から進行する。ラテラルファセットの高O取込のため、CL強度はかなり大きくなり、白色として現れる。
低温工程後、成長温度は1015〜1020℃に調整するが、その際に活性およびキャリアガスの分圧は下記値である:
pHCl,0.02
pNH,0.31
pH,0.67
作業圧力:2.6kPa
これらの成長条件で、横方向成長速度が高められ、層が平坦化する。次いで、成長が2Dになると、CL強度は一定である。成長は更に進行する。高温で成長させたGaNのCL検査では、初めに、高CL放射に相当する島状特徴の平滑化を呈し、次いでCL放射が一定になる。これは基面と平行なGaNの2D成長に相当する。
SIMSにより測定されるような酸素濃度は第一態様で観察されたのと同様のトレンドを示し、成長温度が1015℃になると、酸素はほぼ1ケタの大きさで減少する。
横方向成長が高められるこの第二の高温工程時に、犠牲Si中間層が蒸発して、クリーンな分離が生じる。
このようなプロセスは、低10cm−2のTD密度を有する、自立GaN2″ウェハを生産する。
サンプルの全厚にわたる透過型電子顕微鏡検査では、TD密度がトップ表面に達するまで初期界面から連続的に減少することを現わしている。TDの90°曲げがULOプロセスで予想されるように観察される。MOVPEリアクタでサファイアに堆積されたSi上でGaNを成長させる代わりに、市販シリコンもサファイア(SOS)上でCまたはR面に用いられる。
実施例5:基板からの分離を誘発するためにイオン注入を用いた自立GaNの生産
実施例1で記載されたELO特性GaN/サファイアテンプレートへ、マイクロキャビティ5が100nmの深さで作られるように、イオンHで注入する。
エネルギーは80〜150keVであり、注入時にGaN/サファイアテンプレートは室温で維持する。原子変位は900〜1150℃で生じる。H流量は1×1015〜5×1017cm−2であった。
が注入されたこのMOVPE層を次いでHVPE成長チャンバへ導入する。実際に、H注入のためにたとえある程度脆いとしても、このGaN注入層は容易に取り扱える。全プロセスが図5で略記されている。
HVPE成長が約950℃で始まる。HVPEで厚GaN層を成長させるこの低温工程において、温度は930〜950℃、HClの分圧、pHClは0.03、NHの分圧、pNHは0.24、キャリアガスHの分圧、pHは0.73に各々調整する。成長圧力は2.6kPaであった。成長は約100μm/hの成長速度で10時間にわたり行なう。
この低い方の温度で、GaNはランダムサイズでランダムに分布するコヒーレント島の形で成長し、こうしてULOプロセスを展開していく。
低温工程後、成長温度は1015〜1020℃に調整するが、その際に活性およびキャリアガスの分圧は下記値である:
pHCl,0.02
pNH,0.31
pH,0.67
作業圧力:2.6kPa
これらの成長条件で、横方向成長速度が高められ、層が平坦化する。次いで、成長が2Dになると、CL強度は一定である。成長は更に進行する。
このHVPE成長がこの高温で生じているとき、H注入領域は、GaNとサファイアとの熱膨張係数の差異により冷却時に最終的に高められる自己分離を誘導し、こうして自然な自立GaNを生産する。
このようなプロセスは、低10cm−2のTD密度を有する、自立GaN2″ウェハを生産する。
MOVPEリアクタでサファイアに堆積されたSi上でGaNを成長させる代わりに、市販シリコンもサファイア(SOS)上でCまたはR面に用いられる。
非対称開口部から成長させたELO GaNのTEM像(ALFAGEO)である。TDは、それらがラテラルファセット{1‐101}(a)、マルチベンディングメカニズムのスキーム(b)を満たすとき、数回曲げられる。 本発明に従い成長させた厚HVPE層のパンクロマチックカソードルミネセンスと生長温度順序である。 プロセスの異なる臨界工程における、本発明に従い成長させた厚HVPE層のμ‐フォトルミネセンスである。 MOVPE GaN/Si/サファイア上にHVPEで成長させたGaNの断面カソードルミネセンスおよびO SIMSプロファイルである。 ULO特性HVPE GaNを生産し、H注入で出発基板を分離させるための概略プロセスである。

Claims (1)

  1. 低欠陥密度GaNを製造する方法であって、
    a)出発基板上におけるGaNのエピタキシャル層の成長工程、
    b)島状特徴を誘発するための低温におけるGaN層の次なる成長工程、および
    c)横方向成長が島状特徴の完全合体および平滑表面の達成まで高められる条件下におけるGaN層の頂上での成長工程
    からなり、工程b)が、いかなる類のマスクも、GaN表面の粗化も、エッチングも、溝刻みも用いることなく、成長チャンバの作業圧力、分圧、温度、V/III比を変えること、および/または気相へサーファクタントまたはアンチサーファクタント化学種を加えることのみにより行なわれること、および、同工程b)は、島状特徴を誘発するために、気相へO を加えながら行なわれ、かつ、
    工程c)は、島状特徴の完全合体および平滑表面の達成を得るために、O なしに1020℃で行なわれることを特徴とする方法
JP2008545013A 2005-12-15 2006-12-15 低転位密度GaNの成長のためのプロセス Active JP5367376B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US75138705P 2005-12-15 2005-12-15
US60/751,387 2005-12-15
PCT/EP2006/069767 WO2007068756A1 (en) 2005-12-15 2006-12-15 Process for growth of low dislocation density gan

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013134381A Division JP2013241331A (ja) 2005-12-15 2013-06-26 低転位密度GaNの成長のためのプロセス

Publications (2)

Publication Number Publication Date
JP2009519198A JP2009519198A (ja) 2009-05-14
JP5367376B2 true JP5367376B2 (ja) 2013-12-11

Family

ID=37850474

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008545013A Active JP5367376B2 (ja) 2005-12-15 2006-12-15 低転位密度GaNの成長のためのプロセス
JP2013134381A Pending JP2013241331A (ja) 2005-12-15 2013-06-26 低転位密度GaNの成長のためのプロセス
JP2015197042A Active JP6218788B2 (ja) 2005-12-15 2015-10-02 低転位密度GaNの成長のためのプロセス

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2013134381A Pending JP2013241331A (ja) 2005-12-15 2013-06-26 低転位密度GaNの成長のためのプロセス
JP2015197042A Active JP6218788B2 (ja) 2005-12-15 2015-10-02 低転位密度GaNの成長のためのプロセス

Country Status (8)

Country Link
US (1) US8283239B2 (ja)
EP (2) EP2664696A3 (ja)
JP (3) JP5367376B2 (ja)
KR (2) KR101417732B1 (ja)
CN (1) CN101336314B (ja)
SG (1) SG170726A1 (ja)
TW (2) TWI408264B (ja)
WO (1) WO2007068756A1 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037157A (en) 1995-06-29 2000-03-14 Abbott Laboratories Method for improving pharmacokinetics
TWI408264B (zh) 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵(GaN)之生長方法
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
KR101355593B1 (ko) 2007-07-26 2014-01-24 아리조나 보드 오브 리젠츠 퍼 앤 온 비하프 오브 아리조나 스테이트 유니버시티 개선된 에피택시 재료들의 제조 방법
JP5903714B2 (ja) * 2007-07-26 2016-04-13 ソイテックSoitec エピタキシャル方法およびこの方法によって成長させられたテンプレート
US8178427B2 (en) 2009-03-31 2012-05-15 Commissariat A. L'energie Atomique Epitaxial methods for reducing surface dislocation density in semiconductor materials
JP4850960B2 (ja) * 2010-04-07 2012-01-11 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法
CN103098216A (zh) * 2010-06-24 2013-05-08 Glo公司 具有用于定向纳米线生长的缓冲层的衬底
FR2968830B1 (fr) 2010-12-08 2014-03-21 Soitec Silicon On Insulator Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe
WO2013003420A2 (en) * 2011-06-27 2013-01-03 Saint-Gobain Ceramics & Plastics, Inc. A semiconductor substrate and method of manufacturing
KR101420265B1 (ko) * 2011-10-21 2014-07-21 주식회사루미지엔테크 기판 제조 방법
WO2013078136A1 (en) * 2011-11-21 2013-05-30 Saint-Gobain Cristaux Et Detecteurs Semiconductor substrate and method of forming
TWI460855B (zh) * 2011-12-21 2014-11-11 Ind Tech Res Inst 氮化物半導體結構及其製造方法
CN102560676B (zh) * 2012-01-18 2014-08-06 山东大学 一种使用减薄键合结构进行GaN单晶生长的方法
CN104364879B (zh) * 2012-03-21 2017-06-06 弗赖贝格化合物原料有限公司 用于制备iii‑n模板及其继续加工的方法和iii‑n模板
CN102881570A (zh) * 2012-07-20 2013-01-16 江苏能华微电子科技发展有限公司 半导体材料的制备方法
US20140264456A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device
TW201438270A (zh) * 2013-03-25 2014-10-01 Tekcore Co Ltd 降低氮化鎵之缺陷密度的成長方法
US9275861B2 (en) 2013-06-26 2016-03-01 Globalfoundries Inc. Methods of forming group III-V semiconductor materials on group IV substrates and the resulting substrate structures
US9287115B2 (en) 2014-03-12 2016-03-15 International Business Machines Corporation Planar III-V field effect transistor (FET) on dielectric layer
KR101589455B1 (ko) * 2014-05-21 2016-02-01 주식회사 루미스탈 결정질 그라데이션층을 이용한 고품질 질화갈륨 기판 제조 방법
JP2016032038A (ja) * 2014-07-29 2016-03-07 住友化学株式会社 窒化物半導体ウエハおよびその製造方法
DE102014116999A1 (de) * 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
FR3029942B1 (fr) 2014-12-11 2020-12-25 Saint Gobain Lumilog Procede de fabrication de plaquettes de nitrure d'element 13 a angle de troncature non nul
KR20160092134A (ko) 2015-01-26 2016-08-04 주식회사 그린파이오니아 미세조류 유래 피코시아닌의 생산 방법
JP6578570B2 (ja) * 2015-03-03 2019-09-25 国立大学法人大阪大学 Iii族窒化物半導体結晶基板の製造方法
DE102015205104A1 (de) 2015-03-20 2016-09-22 Freiberger Compound Materials Gmbh Züchtung von A-B Kristallen ohne Kristallgitter-Krümmung
CN105070652B (zh) * 2015-08-11 2019-01-22 湘能华磊光电股份有限公司 GaN层生长方法及所得LED外延层和LED芯片
FR3048547B1 (fr) 2016-03-04 2018-11-09 Saint-Gobain Lumilog Procede de fabrication d'un substrat semi-conducteur
US11133435B2 (en) 2016-11-25 2021-09-28 Osaka University Nitride semiconductor substrate, manufacturing method therefor, and semiconductor device
US10622447B2 (en) * 2017-03-29 2020-04-14 Raytheon Company Group III-nitride structure having successively reduced crystallographic dislocation density regions
CN109273525A (zh) * 2017-07-18 2019-01-25 上海新昇半导体科技有限公司 一种GaN器件及其制造方法、电子装置
US10566493B1 (en) 2018-07-31 2020-02-18 International Business Machines Corporation Device with integration of light-emitting diode, light sensor, and bio-electrode sensors on a substrate
JP7235456B2 (ja) * 2018-08-14 2023-03-08 株式会社ディスコ 半導体基板の加工方法
CN109148268A (zh) * 2018-09-21 2019-01-04 张海涛 氮化镓基板的制造方法
FR3091020B1 (fr) 2018-12-21 2023-02-10 Saint Gobain Lumilog SUBSTRAT SEMI-CONDUCTEUR CO-DOPE n
FR3091008B1 (fr) 2018-12-21 2023-03-31 Saint Gobain Lumilog Substrat semi-conducteur avec couche intermédiaire dopée n
KR102001791B1 (ko) * 2018-12-26 2019-07-18 한양대학교 산학협력단 이온 주입을 이용한 질화갈륨 기판 제조 방법
JP7326759B2 (ja) * 2019-02-06 2023-08-16 三菱ケミカル株式会社 GaN単結晶製造方法
KR20210125551A (ko) * 2019-02-22 2021-10-18 미쯔비시 케미컬 주식회사 GaN 결정 및 기판
JP7339096B2 (ja) 2019-09-25 2023-09-05 住友化学株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
FR3102776A1 (fr) 2019-11-05 2021-05-07 Saint-Gobain Lumilog Plaquette de nitrure d’élément 13 de variation d’angle de troncature réduite
JP6986645B1 (ja) * 2020-12-29 2021-12-22 京セラ株式会社 半導体基板、半導体デバイス、電子機器
DE102023201454A1 (de) 2023-02-20 2024-08-22 Freiberger Compound Materials Gesellschaft mit beschränkter Haftung III-N-Verbindungshalbleiterkristall, sowie Verfahren der Herstellung eines III-N-Verbindungshalbleiterkristalls mit Separationsschicht

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP4637503B2 (ja) * 1997-04-11 2011-02-23 日亜化学工業株式会社 窒化物半導体レーザ素子の製造方法
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP3758390B2 (ja) * 1998-12-14 2006-03-22 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
JP3550070B2 (ja) * 1999-03-23 2004-08-04 三菱電線工業株式会社 GaN系化合物半導体結晶、その成長方法及び半導体基材
JP3591710B2 (ja) * 1999-12-08 2004-11-24 ソニー株式会社 窒化物系iii−v族化合物層の成長方法およびそれを用いた基板の製造方法
US6531719B2 (en) * 1999-09-29 2003-03-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
JP2001122693A (ja) 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体
JP2001257432A (ja) * 2000-03-10 2001-09-21 Ricoh Co Ltd 半導体基板の作製方法および半導体基板および半導体発光素子
US6534332B2 (en) * 2000-04-21 2003-03-18 The Regents Of The University Of California Method of growing GaN films with a low density of structural defects using an interlayer
KR100471096B1 (ko) * 2004-04-26 2005-03-14 (주)에피플러스 금속 아일랜드를 이용한 반도체 에피택시층 제조방법
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
US6673149B1 (en) 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
JP3982788B2 (ja) * 2000-09-14 2007-09-26 独立行政法人理化学研究所 半導体層の形成方法
JP2002134416A (ja) * 2000-10-19 2002-05-10 Ricoh Co Ltd p型3族窒化物の結晶成長方法および製造方法、並びに半導体素子
US6599362B2 (en) * 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Iii族窒化物半導体基板およびその製造方法
JP2003218045A (ja) * 2001-03-28 2003-07-31 Ngk Insulators Ltd Iii族窒化物膜の製造方法
JP3613197B2 (ja) * 2001-04-17 2005-01-26 日亜化学工業株式会社 窒化物半導体基板の成長方法
KR100425343B1 (ko) * 2001-04-17 2004-03-30 삼성전기주식회사 반도체 기판 제조방법
JP4165030B2 (ja) * 2001-04-27 2008-10-15 日亜化学工業株式会社 窒化物半導体から成る単体基板の製造方法
JP2002338396A (ja) * 2001-05-14 2002-11-27 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体基板およびその製造方法
JP2003101157A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置及びその製造方法
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
FR2840452B1 (fr) * 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
US6699760B2 (en) * 2002-06-25 2004-03-02 Lucent Technologies, Inc. Method for growing layers of group III-nitride semiconductor having electrically passivated threading defects
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Iii族窒化物半導体基板の製造方法
FR2842832B1 (fr) * 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
JP4781599B2 (ja) * 2002-09-05 2011-09-28 日本碍子株式会社 エピタキシャル基板、及び多層膜構造
US8089097B2 (en) 2002-12-27 2012-01-03 Momentive Performance Materials Inc. Homoepitaxial gallium-nitride-based electronic devices and method for producing same
AU2003299899A1 (en) * 2002-12-27 2004-07-29 General Electric Company Gallium nitride crystal, homoepitaxial gallium-nitride-based devices and method for producing same
EP1625612B1 (en) * 2003-05-21 2015-10-21 Saint-Gobain Cristaux & Détecteurs Manufacturing gallium nitride substrates by lateral overgrowth through masks
JP4371202B2 (ja) * 2003-06-27 2009-11-25 日立電線株式会社 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
US6959313B2 (en) * 2003-07-08 2005-10-25 Pillar Data Systems, Inc. Snapshots of file systems in data storage systems
JP2005057224A (ja) * 2003-08-05 2005-03-03 Toshiaki Sakaida 窒化物系化合物半導体の製造方法
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Iii−v族窒化物系半導体基板及びその製造方法
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
JP4513326B2 (ja) * 2004-01-14 2010-07-28 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体基板の製造方法
JP4333377B2 (ja) * 2004-01-28 2009-09-16 住友電気工業株式会社 GaN単結晶基板およびその製造方法ならびに発光デバイス
US7445673B2 (en) * 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
JP2006298744A (ja) * 2004-08-06 2006-11-02 Mitsubishi Chemicals Corp Ga含有窒化物半導体単結晶、その製造方法、並びに該結晶を用いた基板およびデバイス
TWI408264B (zh) 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵(GaN)之生長方法

Also Published As

Publication number Publication date
JP6218788B2 (ja) 2017-10-25
WO2007068756A1 (en) 2007-06-21
US8283239B2 (en) 2012-10-09
US20090278136A1 (en) 2009-11-12
CN101336314B (zh) 2013-04-17
TWI519686B (zh) 2016-02-01
EP1977028A1 (en) 2008-10-08
JP2009519198A (ja) 2009-05-14
TW201346080A (zh) 2013-11-16
KR101417731B1 (ko) 2014-07-09
JP2013241331A (ja) 2013-12-05
EP1977028B1 (en) 2014-05-07
KR20130097808A (ko) 2013-09-03
KR20080075914A (ko) 2008-08-19
CN101336314A (zh) 2008-12-31
TW200804636A (en) 2008-01-16
KR101417732B1 (ko) 2014-07-10
EP2664696A2 (en) 2013-11-20
EP2664696A3 (en) 2014-10-22
JP2016041654A (ja) 2016-03-31
TWI408264B (zh) 2013-09-11
SG170726A1 (en) 2011-05-30

Similar Documents

Publication Publication Date Title
JP6218788B2 (ja) 低転位密度GaNの成長のためのプロセス
JP5328931B2 (ja) 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス
US7560296B2 (en) Process for producing an epitalixal layer of galium nitride
US7956360B2 (en) Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
US7208393B2 (en) Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
TWI500827B (zh) 使用奈米結構緩衝層和氫化物氣相沉積(hvpe)來製造高品質化合物半導體材料的成長方法
US7488385B2 (en) Method for epitaxial growth of a gallium nitride film separated from its substrate
WO2005122267A2 (en) Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
EP1871928A1 (en) Method for producing iii-n layers, and iii-n layers or iii-n substrates, and devices based thereon

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100729

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110825

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110825

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121214

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121214

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20121214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121011

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20121228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130626

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130911

R150 Certificate of patent or registration of utility model

Ref document number: 5367376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250