KR101414981B1 - 적층 세라믹 콘덴서 및 그 제조 방법 - Google Patents

적층 세라믹 콘덴서 및 그 제조 방법 Download PDF

Info

Publication number
KR101414981B1
KR101414981B1 KR20130087130A KR20130087130A KR101414981B1 KR 101414981 B1 KR101414981 B1 KR 101414981B1 KR 20130087130 A KR20130087130 A KR 20130087130A KR 20130087130 A KR20130087130 A KR 20130087130A KR 101414981 B1 KR101414981 B1 KR 101414981B1
Authority
KR
South Korea
Prior art keywords
particles
dielectric layer
core cell
main component
particle diameter
Prior art date
Application number
KR20130087130A
Other languages
English (en)
Other versions
KR20140041324A (ko
Inventor
코이치로 모리타
요이치 미즈노
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20140041324A publication Critical patent/KR20140041324A/ko
Application granted granted Critical
Publication of KR101414981B1 publication Critical patent/KR101414981B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/20Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

본 발명은 세라믹 유전체층을 박층화한 경우에도 높은 유전율과 양호한 온도 특성을 가지는 적층 세라믹 콘덴서 및 그 제조 방법을 제공한다.
세라믹 유전체층과 도체층을 교호적으로 적층하여 이루어지는 적층 세라믹 콘덴서이며, 코어 셀 구조를 가지는 코어 셀 입자와, 균일하게 고용이 진행한 균일 고용 입자가 혼재하도록 세라믹 유전체층을 소성한다.
세라믹 유전체층을 구성하는 소결체 입자 전체에 대하여 코어 셀 입자의 면적 비율이 5∼15%이며, 코어 셀 입자와 균일 고용 입자를 합친 소결체 입자 전체의 평균 입경이 0.3∼0.5μm인 것을 특징으로 한다.

Description

적층 세라믹 콘덴서 및 그 제조 방법{MULTILAYER CERAMIC CAPACITOR AND MANUFACTURING THEREOF}
본 발명은 세라믹 유전체층과 도체층을 교호(交互)적으로 적층하여 이루어지는 적층 세라믹 콘덴서 및 그 제조 방법에 관한 것이다.
휴대 전화 등의 디지털 전자 기기의 소형화 및 박형화에 따라 전자 회로 기판 등에 면 실장(實裝) 되는 적층 세라믹 콘덴서(MLCC: Multi-Layer ceramic capacitor)의 소형화 및 대용량화가 진행되고 있다. 적층 세라믹 콘덴서는 유전체인 세라믹 유전체층과 내부 전극인 도체층의 각 층이 교호적으로 적층된 구조를 가진다.
일반적으로 콘덴서의 사이즈를 작게 하면, 유전체에 대향하는 내부 전극의 면적이 작아지기 때문에 정전 용량이 줄어드는 관계에 있다. 그렇기 때문에 칩 사이즈의 소형화를 향해서 콘덴서의 정전 용량을 확보하기 위해서는 유전체 및 내부 전극의 층을 얇게 하고, 또한 그들을 다층으로 적층시키는 고밀도 적층화 기술이 불가결하다.
또한 종래 온도 특성이 양호한 유전체 세라믹스로서 소결체(燒結體) 결정(結晶) 입자(粒子)가 코어 셀 구조를 가지는 것이 알려져 있다. 예컨대 티탄산 바륨(BaTiO3)인 주성분에 희토류 원소 등을 포함하는 부성분을 첨가하여 그레인 성장을 억제하면서 소성(燒成)하는 것에 의해 유전율의 온도 변화가 적은 코어 셀 구조의 유전체 세라믹스가 얻어지고 있다(예컨대 특허문헌 1 참조).
종래 코어 셀 구조의 유전체 세라믹스에서는 코어부의 외각(外殼)에 비교적 유전율이 낮은 부성분이 고용(固溶)되어 셀부가 형성되기 때문에 높은 유전율을 얻는 것이 곤란하다는 과제가 있었다. 또한 입성장[粒成長]을 억제하면서 코어 셀 구조가 형성되기 때문에 비교적 작은 그레인 지름의 사이즈 효과에 의해서도 유전율이 억제된다.
한편 코어 셀 구조를 가지는 입자와, 입자 구조가 균일한 입자(본원에서는 이를 「균일 고용 입자」라고 부른다)를 혼재(混在)시키는 것에 의해 소형화 및 대용량화의 요구에 대응하도록 한 적층 세라믹 콘덴서가 제안되고 있다(예컨대 특허문헌 2 참조). 여기서 입자 구조가 균일하다는 것은 세라믹스의 소성 과정에서 코어 내부로의 부성분의 고용 확산이 진행되어 이미 코어 셀 구조를 잃은 상태를 말한다.
예컨대 특허문헌 2의 적층 세라믹 콘덴서에서는 유전체층의 임의의 단면(斷面)에서 코어 셀 구조를 가지는 입자와 균일계 입자의 면적비가 2:8∼4:6의 범위에서 혼재하도록 그 소성 온도 및 소성 시간이 선택된다. 이에 의해 비유전율이 4500이상, JIS규격D를 만족시키는 온도 특성이 얻어진다.
1. 일본 특개 2004-345927호 공보 2. 일본 특개 2001-15374호 공보
최근에서는 보다 하이엔드 사양의 제품용으로서, 보다 대용량(예컨대 유전체층의 두께가 2μm 이하, 비유전율이 5000이상)이고 보다 양호한 온도 특성(예컨대 EIA규격X5R 상당)을 가지는 적층 세라믹 콘덴서가 요구되고 있다.
유전체층에 코어 셀 입자와 균일계 입자가 혼재하는 종래의 적층 세라믹 콘덴서는 유전체층의 두께가 얇을수록 용량의 온도 변화 특성(TCC: temperature coefficient of capacitance)이 악화되는 경향이 있다. 예컨대 특허문헌 2에 개시(開示)되는 조건에서는 유전체층의 두께 4.0μm를 3.0μm로 박층화한 경우에 TCC(20℃∼85℃)가 약 5% 포인트 악화되고 있어, 이미 X5R규격을 만족시키지 못하고 있다.
본 발명은 이와 같은 과제를 해결하기 위해서 이루어졌으며, 세라믹 유전체층의 두께를 예컨대 2μm 이하로 박층화한 경우에도 높은 유전율과 양호한 온도 특성을 가지는 적층 세라믹 콘덴서를 제공하는 것과, 또한 그와 같은 적층 세라믹 콘덴서를 제조하는 방법을 제공하는 것을 목적으로 한다.
전술한 과제를 해결하기 위해서 본 발명에 의한 적층 세라믹 콘덴서는 세라믹 유전체층과 도체층을 교호적으로 적층하여 이루어지는 적층 세라믹 콘덴서이며, 상기 세라믹 유전체층이 코어 셀 구조를 가지는 코어 셀 입자와, 균일하게 고용이 진행된 균일 고용 입자를 포함하는 소결체 입자로 이루어지고, 상기 세라믹 유전체층을 구성하는 소결체 입자 전체에 대하여 차지하는 상기 코어 셀 입자의 면적 비율이 5∼15%이며, 상기 코어 셀 입자와 상기 균일 고용 입자를 합친 소결체 입자 전체의 평균 입경이 0.3∼0.5μm이다.
상기 적층 세라믹 콘덴서는 소성 후의 상기 도체층 사이에서의 상기 세라믹 유전체층의 두께가 2.0μm 이하인 것이 바람직하고, 상기 세라믹 유전체층의 두께가 1.2μm 이하인 것이 더욱 바람직하다.
또한 본 발명에 의한 적층 세라믹 콘덴서의 제조 방법은 세라믹 유전체층과 도체층을 교호적으로 적층하여 이루어지는 적층 세라믹 콘덴서의 제조 방법이며, 상대적으로 작은 지름의 입자로 이루어지는 제1 입경의 주성분 분말과, 상대적으로 큰 지름의 입자로 이루어지는 제2 입경의 주성분 분말을 소정의 배합비로 혼합하는 스텝; 상기 제1 입경 및 제2 입경의 주성분 분말에 대하여 고용 부성분 분말을 첨가하여 유전체 원료 분말을 조제하는 스텝; 상기 유전체 원료 분말을 도공(塗工)하여 그린시트를 제작하는 스텝; 상기 그린시트 상에 도전 페이스트를 배치하여 좌우 2극의 전극에 대응하는 전극 패턴을 각각 형성하는 스텝; 상기 그린시트를 상기 좌우 2극의 전극 패턴이 교호적으로 이루어지도록 적층하는 스텝; 및 상기 세라믹 유전체층을 구성하는 소결체 입자 전체에 대하여 차지하는 코어 셀 입자의 면적 비율이 5∼15%이며, 또한 상기 코어 셀 입자와 균일 고용 입자를 합친 소결체 입자 전체의 평균 입경이 0.3∼0.5μm이 되도록 상기 그린시트의 적층체를 소성하는 스텝;을 포함한다.
상기 적층 세라믹 콘덴서의 제조 방법은 상기 제1 입경의 주성분 분말의 입경에 대한 상기 제2 입경의 주성분 분말의 입경비가 1.1∼1.2배로 조정되고, 상기 제1 입경 및 제2 입경의 주성분 분말의 상기 소정의 배합비(제1 입경의 주성분 분말 : 제2 입경의 주성분 분말)가 체적비로 8:2∼3:7의 범위 내인 것이 바람직하다.
본 발명에 의하면, 세라믹 유전체층의 두께를 2.0μm 이하로 박층화하는 경우에도 유전체층의 비유전율을 5000이상으로 하고, 동시에 예컨대 EIA규격X5R에 적합하는 안정된 정전 용량 온도 특성을 가지는 적층 세라믹 콘덴서를 제공할 수 있다. 따라서 소형화한 적층 세라믹 콘덴서에서의 대용량화와 양호한 온도 특성을 양립시킬 수 있다.
도 1은 적층 세라믹 콘덴서의 개략 구조를 도시하는 종단면도(縱斷面圖).
도 2는 현미경으로 관찰되는 유전체 단면의 확대 화상을 모식적으로 도시하는 도면.
이하, 본 발명의 실시 형태로서 세라믹 유전체층과 도체층을 교호적으로 적층하여 이루어지는 적층 세라믹 콘덴서를 설명한다. 도 1은 본 발명의 하나의 실시 형태에 의한 적층 세라믹 콘덴서(1)의 개략 구조를 도시하는 종단면도다. 적층 세라믹 콘덴서(1)는 규격으로 규정된 칩 치수 및 형상[예컨대 1.0mm×0.5mm×0.5mm의 직방체(直方體)]을 가지는 소결체(10)와, 소결체(10)의 양측에 형성되는 좌우 한 쌍의 외부 전극(20, 20)을 포함하여 구성된다. 소결체(10)는 세라믹 유전체층으로서의 유전체층(12)과, 콘덴서의 내부 전극을 구성하는 도체층으로서의 내부 전극층(13)이 교호적으로 다수 적층되어 이루어지고, 그들의 최외층(最外層)으로서 커버층(15)이 형성된다. 유전체층(12) 및 커버층(15)은 예컨대 BaTiO3을 주성분으로 하는 세라믹스로 이루어지고, 내부 전극층(13)은 예컨대 Ni 및 / 또는 Ag를 포함하는 도전체 금속을 주성분으로 하여 소성된다.
유전체층(12)은 코어 셀 구조를 가지는 코어 셀 입자와, 균일하게 고용이 진행한 균일 고용 입자가 혼재하여 소성된다. 여기서 「코어 셀 구조」란 소결체(10)를 소성하는 과정에서 입자 결정의 중심 부분(코어부)에 주성분을 남기고, 그 외각 부분(셀부)에 부성분이 고용한 상태에서 소성된 결정 입자 구조를 말한다. 「균일 고용 입자」란 코어 내부로의 부성분의 고용 확산이 진행하여 결정 입자 구조가 균일화한 것을 말한다.
본 발명의 실시 형태에 의한 적층 세라믹 콘덴서(1)에서는 유전체층(12)을 단면 관찰하였을 때에 소결체 입자 전체의 면적에 대하여 코어 셀 입자가 차지하는 면적 비율이 5∼15%이다. 그리고 유전체층(12)의 평균 그레인 지름, 즉 코어 셀 입자와 균일 고용 입자를 합친 소결체 입자 전체의 평균 입경이 0.3∼0.5μm인 것이 바람직하다. 또한 소성 후의 내부 전극층(13) 사이의 유전체층(12)의 두께가 2.0μm 이하인 것이 바람직하다. 또한 유전체층(12)의 두께가 1.2μm 이하인 것이 보다 바람직하다.
적층 세라믹 콘덴서(1)는 유전체층(12) 및 내부 전극층(13)의 적층수가 백∼수백의 고밀도 다층 구조를 가진다. 소결체(10)의 최외층 부분에 형성되는 커버층(15)은 유전체층(12) 및 내부 전극층(13)을 외부로부터의 습기나 컨태미네이션 등의 오염으로부터 보호하고, 그들의 경시(經時)적인 열화를 방지하기 위해서 설치된다.
적층 세라믹 콘덴서(1)는 예컨대 다음과 같은 공정을 거쳐서 제조된다. 우선 예컨대 TiO2 및 BaO3 등의 세라믹스 원료를 측량, 혼합하여 임시 소성하고, 주성분 원료를 준비한다. 그리고 준비한 주성분 원료를 상대적으로 작은 지름의 입자[이를 「소경(小徑) 입자」라고 부른다]로 이루어지는 제1 입경의 주성분 분말과, 상대적으로 큰 지름의 입자[이를 「대경(大徑) 입자」라고 부른다]로 이루어지는 제2 입경의 주성분 분말로 분쇄한다. 예컨대 입경이 0.30μm과 0.33μm의 크기가 다른 입경 사이즈의 주성분 분말을 조제할 수 있다. 주성분 분말의 입경 사이즈를 입경 분포에 기초하는 평균 입경(예컨대 메디안 지름d50)으로 관리할 수 있다. 소경 입자(제1 입경의 주성분 분말)의 입경에 대하여 대경 입자(제2 입경의 주성분 분말)의 입경비가 1.1∼1.2배로 조정되는 것이 바람직하다.
또한 대경 입자(제2 입경의 주성분 분말)의 정방정성(正方晶性)(c/a비)은 소경 입자(제1 입경의 주성분 분말)의 정방정성보다 높은 값인 것이 바람직하다. 일 예를 들면, c/a비가 1.0100의 주성분 원료를 분쇄하여 대경 입자를 조제하고, c/a비가 1.0094의 주성분 원료를 분쇄하여 소경 입자를 얻을 수 있다. 소성에 의해 c/a비가 낮은 소경 입자는 대부분이 균일화하는 한편, c/a비가 높은 대경 입자의 일부에는 고용 진행 도중의 코어 셀 구조가 잔존한다. 또한 결정의 정방정성(c/a비)은 X선 회절법(回折法)을 이용한 측정이 가능하다.
따라서 유전체의 주성분 분말에서의 소경 입자와 대경 입자의 배합비를 적절히 조정하는 것에 의해 코어 셀 입자와 균일 고용 입자가 혼재하는 비율 또는 코어 셀 입자의 잔존 비율(면적 비율)을 어느 정도 원하는 범위 내로 제어하는 것이 가능해진다.
다음으로 소경 입자(제1 입경의 주성분 분말)와, 대경 입자(제2 입경의 주성분 분말)를 소정의 배합비로 혼합한다. 소경 입자 : 대경 입자의 배합비는 체적비로 8:2∼3:7의 범위 내인 것이 바람직하다.
소경 입자 및 대경 입자의 주성분 분말에 대하여 셀부를 구성하기 위한 부성분으로서 소정 분량의 고용 부성분 분말을 첨가하여 습식 혼합하여 유전체 원료 분말을 조제한다. 첨가되는 부성분 분말은 예컨대 금속 산화물 및 / 또는 금속 유기 착체로 조성되고, 실시예에 도시하는 바와 같이 Ho, Dy 등의 희토류 및 / 또는 Mg, Mn 등의 원소를 사용할 수 있다.
습식 혼합한 유전체 원료 분말을 건조시킨 후, 유기 바인더를 혼합시켜서 예컨대 닥터 블레이드법에 의해 두께 2μm 이하의 띠 형상[帶狀]의 그린시트에 도공하여 건조시킨다. 그리고 그 그린시트 상에 도전 페이스트를 배치하여 좌우 2극의 내부 전극에 대응하는 내부 전극층(12)의 전극 패턴을 각각 형성한다. 전극 패턴의 형성은 예컨대 그린시트 상에 도전 페이스트를 스크린 인쇄하는 것에 의해 수행할 수 있다.
그린시트를 좌우 2극의 전극 패턴이 교호적으로 이루어지도록 적층하고, 적층한 그린시트의 상하에 커버층(15)이 되는 커버시트를 압착시킨다. 그리고 적층한 그린시트를 소정 칩 치수(예컨대 1.0mm×0.5mm)의 적층체로 자르고, 적층체의 양(兩) 단면을 내부 전극층(13)의 전극 패턴이 노출한 상태로 한다. 계속해서 외부 전극(20, 20)이 되는 도전 페이스트를 각 적층체의 양 단면에 도포하여 건조시킨다. 또한 스퍼터링법에 의해 적층체의 양 단면에 외부 전극(20, 20)을 후막(厚膜) 증착해도 좋다. 이와 같은 공정을 거쳐서 적층 세라믹 콘덴서(1)의 성형체가 얻어진다.
이와 같이 하여 얻어진 콘덴서의 성형체를 약 350℃의 N2분위기 중에서 탈(脫)바인더 한 후에 N2, H2, H2O의 환원성 혼합 가스(산소 분압이 약 1.0×10-11MPa) 분위기 중에서 예컨대 1150℃로부터 1250℃로 승온시켜 예컨대 10분에서 2시간 그 온도를 보지(保持)하여 소성을 수행한다. 그리고 강온하여 소결체를 얻은 후, N2분위기에서 예컨대 800℃로부터 1050℃로 승온하고, 예컨대 30분에서 2시간 그 온도를 보지하여 재산화 처리를 수행한다. 이에 의해 유전체층(12)이 소정의 평균 입경을 가지고 또한 코어 셀 입자와 균일 고용 입자가 소정의 비율로 혼재하는 적층 세라믹 콘덴서(1)를 얻을 수 있다.
소결체 입자 전체의 전술한 바람직한 평균 입경(0.3∼0.5μm)은 소성 공정에서의 승온 속도 등의 소성 조건에 의해 어느 정도 제어가 가능하다. 또한 소결체 입자 전체에 대하여 차지하는 코어 셀 입자의 전술한 바람직한 면적 비율(5∼15%)은 소성 공정에서의 보지 시간 등의 조건 외에도 주성분 분말의 소경 입자와 대경 입자의 배합비, 첨가되는 부성분의 종류, 그들의 조성비 등을 적절히 조정하여 제어할 수 있다.
적층 세라믹 콘덴서(1)의 제조 방법에 관한 다른 실시 형태로서는 외부 전극과 유전체를 다른 공정에서 소성해도 좋다. 예컨대 유전체를 적층한 적층체를 소성한 후에 그 양 단부에 도전 페이스트를 소부(燒付)하여 외부 전극(20, 20)을 형성해도 좋다.
[실시예]
다음으로 본 발명에 따른 적층 세라믹 콘덴서(MLCC)의 실시예를 설명한다. 표 1에 나타내는 각 조건(Group I∼VI : 조건 No.1∼28)으로 적어도 10개 이상의 MLCC을 제작하여 각각 평가하였다. 제작한 MLCC의 칩 치수는 모두 1.0mm×0.5mm×0.5mm(1005사이즈)이다.
<MLCC의 작성>
(1) 유전체 원료 분말의 조제
MLCC의 유전체층을 소성하는 주성분의 출발 원료로서 BaTiO3 분말을 사용하였다(여기서 티탄산 바륨을 「BT」라고 약칭한다). BT를 분쇄하여 각각의 메디안 지름d50이 0.33μm, 0.30μm 및 0.25μm인 3종류의 각 입경 사이즈의 BT분말을 준비하였다. 표 1에 제시되는 바와 같이 BT분말에 대하여 크기가 다른 입경 사이즈의 조(Group I∼VI)를 정하고, 각 조건에 따라 각각의 그룹마다 소경 및 대경 입자의 배합비를 바꾸어서 주성분 분말을 혼합하였다.
BT분말(주성분 분말)에 첨가하는 고용 부성분으로서 Ho2O3, Dy2O3, Gd2O3, MgCO3, MnCO3, V2O5 및 Li와 B를 포함하는 산화물 유리 분말을 사용하였다. 주성분인 BaTiO3이 100mol에 대하여, Ho2O3이 0.2mol, Dy2O3이 0.2mol, Gd2O3이 0.05mol, MgCO3이 0.5mol, MnCO3이 0.2mol, V2O5이 0.1mol, Li와 B를 포함하는 산화물 유리 분말이 1.0mol의 조성비가 되도록 각 부성분의 첨가 분량을 조정하였다.
표 1에 제시되는 바와 같이 Group I 및 IV의 MLCC에서는 소경 입자에 대한 대경 입자의 입경비를 1.1배(=0.33/0.30)로 조정하였다. Group II 및 V의 MLCC에서는 소경 입자에 대한 대경 입자의 입경비를 1.2배(=0.30/0.25)로 조정하였다. Group III 및 VI의 MLCC에서는 소경 입자에 대한 대경 입자의 입경비를 1.32배(=0.33/0.25)로 조정하였다.
(2) MLCC 성형체의 제작
크기가 다른 입경의 BT주성분 분말에 고용 부성분 분말을 첨가하여 얻은 유전체 원료 분말을 폴리비닐아세탈 수지 및 유기 용제를 포함하는 유기 바인더로 습식 혼합하고, 닥터 블레이드법에 의해 1.5μm 및 1.0μm의 2종류의 두께의 그린시트를 작성하였다. 그리고 이 그린시트 상에 Ni도전 페이스트를 스크린 인쇄하는 것에 의해 좌우 2극의 내부 전극에 대응하는 전극 패턴을 형성하였다.
좌우의 전극 패턴이 교호적인 배치가 되도록 합계 101장의 그린시트를 적층하였다. 즉 MLCC의 층수n은 100이다. 적층한 그린시트를 프레스한 후, 소정의 칩 사이즈(1.0mm×0.5mm)로 잘랐다. 그리고 전극 패턴이 노출한 적층체의 양 단면에 Ni도전 페이스트를 도포하여 좌우의 외부 전극(20, 20)을 형성하였다.
(3) MLCC 성형체의 소성
이와 같이 하여 얻은 MLCC의 성형체를 N2분위기 중에서 탈바인더하고, 그 후, N2, H2, H2O의 환원성 혼합 가스(산소 분압이 약 1.0×10-11MPa) 분위기 중에서 1250℃로 승온하였다. 표 1에는 소성 공정에서의 승온 속도의 각 조건이 제시된다. 1250℃에서의 보지 시간을 2시간으로 설정하여 MLCC의 소결체(10)를 얻었다. 소결체(10)를 어닐링한 후, 외부 전극(20, 20)의 표면에는 Ni-Sn 도금 처리를 수행하였다.
<평가 방법>
(1) 코어 셀 입자의 면적 비율
코어 셀 입자와 균일 고용 입자가 혼재하는 세라믹 유전체층에서 소결체 입자 전체에 대하여 코어 셀 입자가 잔존하는 비율을 관찰 단면의 면적 비율에 의해 측정하였다.
구체적으로는 MLCC로부터 내부 전극이 교차하는 층단면을 절출(切出)하고, Ar이온 밀링법으로 150nm의 두께까지 그것을 박편화하여 유전체층 시료(試料)를 얻고, TEM(투과형 전자 현미경)에 의해 100개 이상의 소결체 입자를 관찰할 수 있는 15μm×15μm의 시야를 복수 선택한다. 그리고 적어도 20개소(箇所) 이상의 시야로부터 코어 셀 입자의 면적(단면적)의 총계가 유전체층의 소결체 입자 전체의 총 단면적에 대하여 차지하는 비율을 화상 해석에 의해 산출한다. 이 때 TEM의 시야 외에 일부가 확인된 입자도 면적의 측정에서 고려하였다.
도 2는 유전체 단면의 확대 화상을 모식적으로 도시하는 도면이다. 화상 해석에서는 코어 셀 구조가 관찰되는 입자를 차지하는 픽셀을 선택하고, 선택한 픽셀의 개수를 카운트하는 것에 의해 코어 셀 입자가 차지하는 면적을 산출하였다. 다른 한편, 코어 셀 구조가 관찰되지 않는 균일 고용 입자를 차지하는 픽셀도 마찬가지로 선택하고, 그 픽셀수를 카운트하는 것에 의해 균일 고용 입자가 차지하는 면적을 산출하였다. 코어 셀 입자 및 균일 고용 입자의 면적의 합을 소결체 입자 전체의 면적으로 하여, 이에 대한 코어 셀 입자의 면적 비율을 백분율로 평가하였다.
TEM의 화상 해석에서 코어 셀 입자도 균일 고용 입자도 아닌 개소에 해당되는 픽셀은 유전체 중의 포어[공공(空孔)] 또는 공극(空隙), 또는 불순물이 석출(析出)한 2차 상(相)으로 판단되어 이들의 픽셀에 대해서는 면적의 산출로부터 제외하였다.
(2) 소결체 입자의 평균 입경
MLCC의 측면을 연마하고 내부 전극이 교차하는 층단면을 노출시킨 후, TEM에 의해 그 단면의 유전체층 부분을 촬영한 화상에 기초하여 소결체 입자의 입경을 측정하였다. 촬영한 TEM 화상으로부터 100개 이상의 소결체 입자가 관찰되는 15μm×15μm의 임의의 시야를 적어도 20개소 이상 선택하였다. 도 2에 도시하는 바와 같이 1개의 소결체 입자로 적층 방향 및 그것에 직교(直交)하는 방향에서의 최대의 입계(粒界) 폭D1, D2를 측정하고, 그들을 가산하여 2로 나눈 값을 그 입자의 입자 지름D(=(D1+D2)/2)로 하였다. 각 소결체 입자의 입자 지름을 20개소 이상의 시야를 촬영한 TEM 화상으로 측정하여 그들의 산술 평균을 소결체 입자의 평균 입경으로서 평가하였다.
(3) 비유전율
MLCC의 정전 용량Cm의 측정값으로부터 하기 수학식 1을 이용하여 비유전율ε을 구했다. 본 발명의 실시예에서는 비유전율의 기준을 5000으로 설정하고 그 이상의 수치를 적합한 것으로 평가하였다.
Figure 112013066746377-pat00001
여기서 ε0은 진공의 유전율이며, n, S, t는 각각 유전체층의 층수, 내부 전극층의 면적, 유전체층의 층 두께다.
임피던스 애널라이저를 이용하여 정전 용량Cm을 측정하고, 전압 인가(印加) 조건을 1kHz, 1.0Vrms로 하였다. 실시예에서 이용한 MLCC의 유전체층의 층수n은 100이다. 내부 전극층의 면적은 MLCC에서의 전극 패턴의 설계값으로 추정되는 유효 전극 면적으로 하였다. 유전체층의 층 두께는 제작한 MLCC의 층단면의 TEM 화상으로 구했다.
(4) 온도 특성
MLCC의 정전 용량 온도 변화 특성(TCC)이 EIA규격X5R의 요구(정전 용량의 변화율이 -55∼+85℃의 온도 범위에서 ±15% 이내)를 만족하는지 여부에 따라 온도 특성을 평가하였다. 표 1에는 각 조건으로 제작한 MLCC에 대하여 25℃의 용량C25℃를 기준으로 온도 범위 -55∼85℃에서의 최대의 용량 변화 ΔC(=Cmin-C25℃)로부터 산출한 TCC(=ΔC/C25℃)가 백분율로 제시된다.
<평가 결과>
표 1을 참조하고, 각 조건으로 제작한 MLCC에 관한 특성 결과를 설명한다.
Figure 112013066746377-pat00002
Group I 및 IV(조건 No. 1∼6, No. 15∼20)의 MLCC에서는 입경이 0.30μm의 소경 입자와, 입경이 0.33μm의 대경 입자의 BT분말이 이용되고, 각 조건에 제시하는 각각의 배합비로 세라믹 유전체층을 소성하는 것에 의해, 코어 셀 입자의 잔존 비율을 각 조건으로 변화시켰다. 표 1에 제시되는 바와 같이 Group I와 IV에서는 소성 후의 유전체층의 층 두께가 다르고, 즉 Group I에서는 유전체층의 층 두께가 1.2μm, Group IV에서는 0.8μm이다.
이 Group I 및 IV의 MLCC에서 소경 입자에 대한 대경 입자의 배합비가 작고 코어 셀 입자가 비교적 적은 MLCC(면적 비율이 2%의 조건 No. 1, 15)에서는 온도 특성을 나타내는 TCC가 -15%보다도 악화되었다. 반대로 코어 셀 입자가 많이 잔존하는 MLCC(면적 비율이 17%의 조건 No. 6, 20)에서는 비유전율이 규정의 5000보다도 낮았다.
한편, 조건 No. 2∼5, 16∼19의 MLCC에서는 5000이상의 높은 비유전율과 함께 TCC가 ±15% 이내의 온도 특성을 달성하였다. 양호한 특성 결과가 얻어진 이들 유전체에서의 코어 셀 입자의 면적 비율은 5∼15%이었다.
Group II 및 V(조건 No. 7∼10, No. 21∼24)의 MLCC에서는 입경이 0.25μm의 소경 입자와, 입경이 0.30μm의 대경 입자의 BT원료 분말이 이용되었고, 이들의 소경 입자 및 대경 입자의 배합비를 7:3로 하였다. 소경 입자 및 대경 입자의 배합비를 일정하게 한 것에 의해, 이들의 조건에서 소성 후의 코어 셀 입자의 면적 비율은 모두 5%가 되었다.
Group II 및 V의 MLCC를 이용하여 소성의 승온 속도를 1800∼600℃/h까지 단계적으로 변화시켜서 그 소성 조건의 차이에 의한 특성으로의 영향을 조사하였다. 결과적으로 승온 속도가 1500∼900℃/h에서는 5000이상의 비유전율이 얻어지고, 또한 ±15% 이내의 안정된 TCC가 달성되었다(조건 No. 8, 9, 22, 23). 또한 이들의 조건에서의 소결체 입자의 평균 입경은 0.3∼0.5μm이었다.
정성적으로는 승온 속도가 느릴수록, 즉 소성 시간이 길수록 입성장이 촉진된다고 할 수 있다. 또한 Group II 및 V의 결과로부터 승온 속도가 느릴수록, 즉 소결체 입자의 평균 입경이 커질수록 온도 특성이 양호해지는 경향이 있다는 것을 알 수 있다.
Group III 및 VI(조건 No. 11∼14, No. 25∼28)의 MLCC에서는 입경이 0.25μm의 소경 입자와, 입경이 0.33μm의 대경 입자의 BT원료 분말을 이용하였다. 또한 이들 소경 입자 및 대경 입자의 배합비를 일정한 3:5로 한 것에 의해 이들의 조건에서는 모두 소성 후의 코어 셀 입자의 면적 비율이 비교적 높은 15%가 되었다.
Group III 및 VI의 MLCC에서도 소성의 승온 속도를 2000∼600℃/h의 범위에서 단계적으로 변화시켜서 그 소성 조건의 차이에 의한 특성으로의 영향을 조사하였다. 이들의 조건 중 조건 No. 12, 13, 26, 27(승온 속도가 1800∼900℃/h)의 MLCC에서 5000이상의 비유전율, 또한 ±15% 이내의 TCC가 달성되었다. 또한 특성이 양호하다고 평가된 조건에서의 소결체 입자의 평균 입경은 0.3∼0.5μm이었다.
1: 적층 세라믹 콘덴서 10: 소결체
12: 유전체층(세라믹 유전체층) 13: 내부 전극층(도체층)
15: 커버층 20: 외부 전극

Claims (5)

  1. 세라믹 유전체층과 도체층을 교호(交互)적으로 적층하여 이루어지는 적층 세라믹 콘덴서로서,
    상기 세라믹 유전체층이 코어 셀 구조를 가지는 코어 셀 입자(粒子)와, 균일하게 고용(固溶)이 진행한 균일 고용 입자를 포함하는 소결체(燒結體) 입자로 이루어지고,
    상기 세라믹 유전체층을 구성하는 소결체 입자 전체에 대하여 차지하는 상기 코어 셀 입자의 면적 비율이 5∼15%이고, 상기 코어 셀 입자와 상기 균일 고용 입자를 합친 소결체 입자 전체의 평균 입경이 0.3∼0.5μm인 적층 세라믹 콘덴서.
  2. 제1항에 있어서, 소성(燒成) 후의 상기 도체층 사이에서의 상기 세라믹 유전체층의 두께가 2.0μm 이하인 적층 세라믹 콘덴서.
  3. 제2항에 있어서, 상기 세라믹 유전체층의 두께가 1.2μm 이하인 적층 세라믹 콘덴서.
  4. 세라믹 유전체층과 도체층을 교호적으로 적층하여 이루어지는 적층 세라믹 콘덴서의 제조 방법으로서,
    상대적으로 작은 지름의 입자로 이루어지는 제1 입경의 주성분 분말과, 상대적으로 큰 지름의 입자로 이루어지는 제2 입경의 주성분 분말을 소정의 배합비로 혼합하는 스텝; 상기 제1 입경 및 제2 입경의 주성분 분말에 대하여 고용 부성분 분말을 첨가하여 유전체 원료 분말을 조제하는 스텝; 상기 유전체 원료 분말을 도공(塗工)하여 그린시트를 제작하는 스텝; 상기 그린시트 상에 도전 페이스트를 배치하여 좌우 2극의 전극에 대응하는 전극 패턴을 각각 형성하는 스텝; 상기 그린시트를 상기 좌우 2극의 전극 패턴이 교호적으로 이루어지도록 적층하는 스텝; 및 상기 세라믹 유전체층을 구성하는 소결체 입자 전체에 대하여 차지하는 코어 셀 입자의 면적 비율이 5∼15%이며, 또한 상기 코어 셀 입자와 균일 고용 입자를 합친 소결체 입자 전체의 평균 입경이 0.3∼0.5μm이 되도록 상기 그린시트의 적층체를 소성하는 스텝;을 포함하는 적층 세라믹 콘덴서의 제조 방법.
  5. 제4항에 있어서, 상기 제1 입경의 주성분 분말의 입경에 대한 상기 제2 입경의 주성분 분말의 입경비가 1.1∼1.2배로 조정되고, 상기 제1 입경 및 제2 입경의 주성분 분말의 상기 소정의 배합비(제1 입경의 주성분 분말 : 제2 입경의 주성분 분말)가 체적비로 8:2∼3:7의 범위 내인 적층 세라믹 콘덴서의 제조 방법.
KR20130087130A 2012-09-27 2013-07-24 적층 세라믹 콘덴서 및 그 제조 방법 KR101414981B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-214391 2012-09-27
JP2012214391A JP5668037B2 (ja) 2012-09-27 2012-09-27 積層セラミックコンデンサ及びその製造方法

Publications (2)

Publication Number Publication Date
KR20140041324A KR20140041324A (ko) 2014-04-04
KR101414981B1 true KR101414981B1 (ko) 2014-07-04

Family

ID=50361993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130087130A KR101414981B1 (ko) 2012-09-27 2013-07-24 적층 세라믹 콘덴서 및 그 제조 방법

Country Status (4)

Country Link
US (2) US9105407B2 (ko)
JP (1) JP5668037B2 (ko)
KR (1) KR101414981B1 (ko)
CN (1) CN103700497B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5668037B2 (ja) * 2012-09-27 2015-02-12 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR101489815B1 (ko) * 2013-07-11 2015-02-04 삼성전기주식회사 적층 세라믹 커패시터
JP6525669B2 (ja) * 2015-03-27 2019-06-05 Tdk株式会社 積層セラミック電子部品
WO2017012791A1 (en) * 2015-07-17 2017-01-26 Epcos Ag Dielectric composition, dielectric element, electronic component and laminated electronic component
WO2017012793A1 (en) * 2015-07-17 2017-01-26 Epcos Ag Dielectric composition, dielectric element, electronic component and multi-layer electronic component
US10236123B2 (en) * 2015-07-19 2019-03-19 Vq Research, Inc. Methods and systems to minimize delamination of multilayer ceramic capacitors
US10933679B2 (en) * 2017-03-27 2021-03-02 Taiyo Yuden Co., Ltd. Screen printing plate and manufacturing method of electronic component
KR102292797B1 (ko) * 2019-02-13 2021-08-24 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102333096B1 (ko) * 2019-09-20 2021-12-01 삼성전기주식회사 유전체 조성물 및 이를 포함하는 적층형 전자 부품
CN110698725B (zh) * 2019-10-10 2021-05-18 深圳市峰泳科技有限公司 无机填料及其制备方法和在介电材料中的应用
JP7441110B2 (ja) * 2020-05-07 2024-02-29 太陽誘電株式会社 誘電体、電子部品、および積層セラミックコンデンサ
CN114804859B (zh) * 2022-05-11 2022-11-29 湖南艾迪奥电子科技有限公司 一种高可靠性x7r用陶瓷粉料的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015374A (ja) 1999-06-30 2001-01-19 Murata Mfg Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2001291634A (ja) 2000-02-03 2001-10-19 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2006041371A (ja) 2004-07-29 2006-02-09 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2008297179A (ja) 2007-06-01 2008-12-11 Kyocera Corp 誘電体磁器および積層セラミックコンデンサ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002080276A (ja) * 2000-06-30 2002-03-19 Taiyo Yuden Co Ltd 誘電体磁器組成物及び磁器コンデンサ
US6829136B2 (en) * 2002-11-29 2004-12-07 Murata Manufacturing Co., Ltd. Dielectric ceramic, method for making the same, and monolithic ceramic capacitor
JP4513278B2 (ja) 2003-05-26 2010-07-28 株式会社村田製作所 非還元性誘電体セラミックの製造方法、非還元性誘電体セラミックおよび積層セラミックコンデンサ
JP4779689B2 (ja) * 2005-03-22 2011-09-28 Tdk株式会社 粉末の製造方法、その粉末及びその粉末を用いた積層セラミックコンデンサ
JP4999422B2 (ja) * 2005-10-26 2012-08-15 美濃窯業株式会社 連続式の熱処理方法及び連続式の熱処理炉
JP4992918B2 (ja) * 2009-01-30 2012-08-08 株式会社村田製作所 誘電体セラミックおよび積層セラミックコンデンサ
JP5163905B2 (ja) * 2009-03-16 2013-03-13 横河電機株式会社 測定装置
JP5246185B2 (ja) * 2010-03-11 2013-07-24 株式会社村田製作所 誘電体セラミック、及び積層セラミックコンデンサ
JP5496331B2 (ja) * 2010-06-25 2014-05-21 京セラ株式会社 コンデンサ
JP2012166976A (ja) * 2011-02-14 2012-09-06 Tdk Corp 誘電体磁器組成物およびセラミック電子部品
JP2013197492A (ja) * 2012-03-22 2013-09-30 Kyocera Corp セラミックコンデンサ
JP5668037B2 (ja) * 2012-09-27 2015-02-12 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015374A (ja) 1999-06-30 2001-01-19 Murata Mfg Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2001291634A (ja) 2000-02-03 2001-10-19 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2006041371A (ja) 2004-07-29 2006-02-09 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2008297179A (ja) 2007-06-01 2008-12-11 Kyocera Corp 誘電体磁器および積層セラミックコンデンサ

Also Published As

Publication number Publication date
CN103700497B (zh) 2017-03-01
US20140285950A1 (en) 2014-09-25
US9105407B2 (en) 2015-08-11
US20150310989A1 (en) 2015-10-29
US9406441B2 (en) 2016-08-02
JP2014072203A (ja) 2014-04-21
JP5668037B2 (ja) 2015-02-12
KR20140041324A (ko) 2014-04-04
CN103700497A (zh) 2014-04-02

Similar Documents

Publication Publication Date Title
KR101414981B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR101752196B1 (ko) 적층 세라믹 콘덴서
KR101730813B1 (ko) 적층 세라믹 콘덴서
JP6370744B2 (ja) 積層セラミックコンデンサ及びその製造方法
US9978524B2 (en) Multilayer ceramic capacitor and manufacturing method therefor
US10008327B2 (en) Multilayer ceramic capacitor
WO2013145423A1 (ja) 積層セラミックコンデンサ及びその製造方法
JP5655036B2 (ja) 誘電体セラミックス、誘電体セラミックスの製造方法及び積層セラミックコンデンサ
KR20130122781A (ko) 유전체 세라믹 및 적층 세라믹 콘덴서
KR20120091655A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20180113457A (ko) 적층 세라믹 콘덴서
JP2012182355A (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
US8363383B2 (en) Dielectric ceramic composition and ceramic electronic component
JP6329236B2 (ja) 積層セラミックコンデンサ用誘電体材料および積層セラミックコンデンサ
JP5857116B2 (ja) 積層セラミックコンデンサ及びその製造方法
KR20150023546A (ko) 적층 세라믹 콘덴서 및 그 제조방법
JP2018170526A (ja) 積層セラミックコンデンサ
JP6940398B2 (ja) コンデンサ
JP3908458B2 (ja) 誘電体磁器組成物の製造方法
JP7431858B2 (ja) コンデンサ
JP2022020803A (ja) 積層セラミックコンデンサ
JP6766225B2 (ja) 積層セラミックコンデンサ
JP2018170527A (ja) 積層セラミックコンデンサ
JP6980873B2 (ja) 積層セラミックコンデンサ
WO2023234392A1 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 6